JP2000341957A - Power supply unit - Google Patents
Power supply unitInfo
- Publication number
- JP2000341957A JP2000341957A JP11146939A JP14693999A JP2000341957A JP 2000341957 A JP2000341957 A JP 2000341957A JP 11146939 A JP11146939 A JP 11146939A JP 14693999 A JP14693999 A JP 14693999A JP 2000341957 A JP2000341957 A JP 2000341957A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- level
- signal
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P80/00—Climate change mitigation technologies for sector-wide applications
- Y02P80/10—Efficient use of energy, e.g. using compressed air or pressurized fluid as energy carrier
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、力率改善（ＰＦ
Ｃ）コンバータを用いた電源装置に関するものである。The present invention relates to a power factor improving (PF)
C) A power supply device using a converter.
【０００２】[0002]
【従来の技術】図４は、従来の昇圧チョッパー型ＰＦＣ
コンバータを用いた電源装置の一構成例を示している。
図示のように、この電源装置は、商用電源１を整流する
ブリッジ型全波整流回路２、スイッチング素子３、イン
ダクタンス素子４、出力整流素子５、キャパシタ６、増
幅回路７、乗算器９、駆動回路１０、抵抗素子１１、分
圧用抵抗素子８ａ，８ｂ、１２ａ，１２ｂ及び定電圧源
１３により構成されている。スイッチング素子３は、例
えば、トランジスタにより構成され、インダクタンス素
子４は、例えば、チョークコイルにより構成され、出力
整流素子５は、例えば、ダイオードにより構成されてい
る。2. Description of the Related Art FIG. 4 shows a conventional step-up chopper type PFC.
1 shows a configuration example of a power supply device using a converter.
As shown, this power supply device includes a bridge type full-wave rectifier circuit 2 for rectifying a commercial power supply 1, a switching element 3, an inductance element 4, an output rectifier element 5, a capacitor 6, an amplifier circuit 7, a multiplier 9, a drive circuit. 10, a resistance element 11, voltage dividing resistance elements 8a, 8b, 12a, 12b, and a constant voltage source 13. The switching element 3 is composed of, for example, a transistor, the inductance element 4 is composed of, for example, a choke coil, and the output rectifying element 5 is composed of, for example, a diode.
【０００３】図示の電源装置において、スイッチング素
子３、インダクタンス素子（以下、便宜上単にコイルと
表記する）４、整流素子（以下、単にダイオードと表記
する）５、キャパシタ６及び抵抗素子１１により力率改
善回路（ＰＦＣ）１００が構成されている。駆動回路１
０は、力率改善回路１００を構成するスイッチング素子
３のオン／オフを制御する制御信号ＳC を出力する。ブ
リッジ型全波整流回路（以下、単に整流回路という）２
により、交流電源１、例えば、通常の商用電源から供給
されている交流電圧Ｖacが整流され、当該商用電源周波
数の２倍の周波数を持つ脈流電圧ＶA が発生される。In the illustrated power supply device, a power factor is improved by a switching element 3, an inductance element (hereinafter simply referred to as a coil for convenience) 4, a rectifying element (hereinafter simply referred to as a diode) 5, a capacitor 6 and a resistance element 11. A circuit (PFC) 100 is configured. Drive circuit 1
0 outputs a control signal S C for controlling on / off of the switching element 3 constituting the power factor improvement circuit 100. Bridge type full-wave rectifier circuit (hereinafter simply referred to as rectifier circuit) 2
Accordingly, the AC voltage V ac supplied from the AC power supply 1, for example, a normal commercial power supply, is rectified, and a pulsating voltage VA having a frequency twice the commercial power supply frequency is generated.
【０００４】力率改善回路１００において、駆動回路１
０からの制御信号ＳC に応じて、スイッチング素子３が
高速にオン／オフを繰り返す。以下、スイッチング素子
３のこの動作をスイッチング動作と称する。スイッチン
グ素子３がオンするとき、整流回路２により出力された
電圧ＶA により、コイル４に所定の電流が流れる。この
とき、コイル４に流れる電流に応じたエネルギーが蓄積
される。スイッチング素子３がオフするとき、コイル４
に蓄積したエネルギーが放出される。このとき、コイル
４は、スイッチング素子３がオンするときと同じ電流を
流そうとする。コイル４の発生電流は、ダイオード５を
通してキャパシタ６に蓄えられる。スイッチング素子３
は、上述のように駆動回路１０からの制御信号ＳC に応
じてスイッチング動作を行うので、キャパシタ６は連続
的に充電され、その端子電圧ＶOUT が負荷側、例えば、
ＤＣ−ＤＣコンパレータに出力される。キャパシタ６は
負荷回路に電流を供給するので、その端子電圧ＶOUT が
低下する。このため、力率改善回路１００の出力電圧Ｖ
OUT の電圧レベルをほぼ一定に制御するために、駆動回
路１０を含む制御回路が設けられている。In the power factor correction circuit 100, the driving circuit 1
In response to the control signal S C from 0, the switching element 3 repeats on / off at high speed. Hereinafter, this operation of the switching element 3 is referred to as a switching operation. When the switching element 3 is turned on, a predetermined current flows through the coil 4 by the voltage VA output from the rectifier circuit 2. At this time, energy corresponding to the current flowing through the coil 4 is stored. When the switching element 3 is turned off, the coil 4
The energy stored in is released. At this time, the coil 4 tries to flow the same current as when the switching element 3 is turned on. The current generated by the coil 4 is stored in the capacitor 6 through the diode 5. Switching element 3
Performs a switching operation in response to the control signal S C from the drive circuit 10 as described above, so that the capacitor 6 is continuously charged, and the terminal voltage V OUT is applied to the load side, for example,
Output to DC-DC comparator. Since the capacitor 6 supplies current to the load circuit, its terminal voltage V OUT decreases. Therefore, the output voltage V of the power factor correction circuit 100
A control circuit including the drive circuit 10 is provided to control the voltage level of OUT to be substantially constant.
【０００５】図示のように、制御回路は、整流回路２の
出力電圧ＶA を分圧する分圧用抵抗素子８ａ，８ｂ、乗
算器９、駆動回路１０、出力電圧ＶOUT を分圧する分圧
用抵抗素子１２ａ，１２ｂ、基準電圧源１３及び比較回
路（コンパレータ）７により構成されている。抵抗素子
８ａと８ｂは、整流回路２の出力電圧ＶA を所定の分圧
比で分圧し、分圧電圧ＶD1を出力する。抵抗素子１２ａ
と１２ｂは、力率改善回路１００の出力電圧ＶOUT を所
定の分圧比で分圧し、分圧電圧ＶD2を出力する。コンパ
レータ７は、分圧電圧ＶD2と基準電圧Ｖref1とを比較
し、その結果、比較電圧ＶC1を出力する。乗算器９は、
分圧電圧ＶD1と比較電圧ＶC1との積に応じた乗算信号Ｖ
Mを出力する。As shown in the figure, the control circuit includes voltage dividing resistance elements 8a and 8b for dividing the output voltage VA of the rectifier circuit 2, a multiplier 9, a driving circuit 10, and a voltage dividing resistance element for dividing the output voltage V OUT. It comprises 12a, 12b, a reference voltage source 13, and a comparison circuit (comparator) 7. Resistive elements 8a and 8b are dividing the output voltage V A of the rectifier circuit 2 at a predetermined division ratio and outputs the divided voltage V D1. Resistance element 12a
And 12b divide the output voltage V OUT of the power factor correction circuit 100 at a predetermined division ratio and output a divided voltage V D2 . Comparator 7 compares the divided voltage V D2 and the reference voltage V ref1, the result, and outputs a comparison voltage V C1. The multiplier 9
Multiplied signal V according to the product of divided voltage V D1 and comparison voltage V C1
Output M.
【０００６】駆動回路１０は、乗算器９からの乗算信号
ＶM 及び抵抗素子１１の端子電圧ＶN を受けて、これら
の電圧信号に応じてスイッチング動作を制御する制御信
号ＳC を発生し、スイッチング素子３の制御端子に印加
する。抵抗素子１１の端子電圧ＶN は、スイッチング素
子３がオンするときのコイル４を流れる電流によって決
定されるので、端子電圧ＶN によりコイル４を流れる電
流を検出することができる。また、コンパレータ７から
出力される比較電圧ＶC1は力率改善回路１００の出力電
圧ＶOUT と所定の基準値との誤差を示している。さら
に、乗算器９の出力信号ＶM は、整流回路２から出力さ
れた脈流電圧ＶA に同期した誤差信号となる。このた
め、駆動回路１０によってコイル４を流れる電流及び力
率改善回路１００の出力電圧ＶOUT のレベルに基づき、
スイッチング素子３のスイッチング動作を制御する制御
信号ＳC が出力される。その結果、力率改善回路１００
において、商用電源電圧から流れ込む電流が正弦波状に
なるように制御され、力率が高く保持され、且つその出
力電圧ＶOUT は、設定された所定のレベルに保持され
る。[0006] The drive circuit 10 receives the terminal voltage V N of the multiplied signal V M and the resistance element 11 from the multiplier 9, and generates a control signal S C that controls the switching operation in response to these voltage signals, The voltage is applied to the control terminal of the switching element 3. Since the terminal voltage V N of the resistance element 11 is determined by the current flowing through the coil 4 when the switching element 3 is turned on, the current flowing through the coil 4 can be detected based on the terminal voltage V N. The comparison voltage V C1 output from the comparator 7 indicates an error between the output voltage V OUT of the power factor correction circuit 100 and a predetermined reference value. Further, the output signal V M of the multiplier 9 is a error signal that is synchronized with the pulsating voltage V A output from the rectifier circuit 2. Therefore, based on the current flowing through the coil 4 by the drive circuit 10 and the level of the output voltage V OUT of the power factor correction circuit 100,
A control signal S C for controlling the switching operation of the switching element 3 is output. As a result, the power factor correction circuit 100
In, the current flowing from the commercial power supply voltage is controlled so as to have a sine wave shape, the power factor is kept high, and the output voltage V OUT is kept at a set predetermined level.
【０００７】上述した電源装置において、通常力率改善
回路１００の出力電圧ＶOUT は定格入力電圧Ｖacのピー
ク値以上になるように設定するが、力率改善回路１００
内の部品やその後段のＤＣ−ＤＣコンパレータなどの負
荷回路の耐圧を抑えるため、入力電圧Ｖacのピーク値以
下に設定することもある。力率改善回路１００の出力電
圧ＶOUT が整流回路２の出力電圧ＶA のピーク値以上に
設定可能なので、このような電源装置は、昇圧チョッパ
ー型力率改善コンバータともいう。In the power supply device described above, the output voltage V OUT of the normal power factor correction circuit 100 is set so as to be equal to or higher than the peak value of the rated input voltage V ac.
The input voltage Vac may be set to be equal to or less than the peak value in order to suppress the withstand voltage of the internal components and the load circuit such as the DC-DC comparator in the subsequent stage. Since the output voltage V OUT of the power factor improvement circuit 100 can be set to be equal to or higher than the peak value of the output voltage VA of the rectifier circuit 2, such a power supply device is also referred to as a step-up chopper type power factor improvement converter.
【０００８】図５は、上述した電源装置の動作時の信号
波形を示す波形図である。図示のように、Ａ点の電圧Ｖ
A は、整流回路２の出力電圧であり、入力交流電圧の周
波数の２倍の周波数を持つ脈流電圧である。入力交流電
圧が定格値にあるとき、スイッチング素子３は、駆動回
路１０からの制御信号に応じてスイッチング動作を行
う。なお、図５においてスイッチング素子３がスイッチ
ング動作を行う期間を動作期間とし、スイッチング素子
３がオフ状態のままに保持されている期間をオフ期間と
する。FIG. 5 is a waveform diagram showing signal waveforms during the operation of the power supply device described above. As shown in FIG.
A is the output voltage of the rectifier circuit 2 and is a pulsating voltage having a frequency twice as high as the frequency of the input AC voltage. When the input AC voltage is at the rated value, the switching element 3 performs a switching operation according to a control signal from the drive circuit 10. In FIG. 5, a period during which the switching element 3 performs a switching operation is referred to as an operation period, and a period during which the switching element 3 is kept in an off state is referred to as an off period.
【０００９】交流電圧のレベルが大きくなると、図示の
ように整流回路２の出力電圧ＶA のピーク値も上昇す
る。電圧ＶA のピーク値が出力電圧ＶOUT より大きくな
ると、電圧ＶA がコイル４及びダイオード５を通して、
キャパシタ６を充電させ、これに応じて力率改善回路１
００の出力電圧ＶOUT が上昇する。このとき、駆動回路
１０を含む制御回路の働きにより、スイッチング素子３
がオフ状態に制御される。しかし、電圧ＶA が脈流電圧
であるため、ＶA が出力電圧ＶOUT より低くなると、キ
ャパシタ６が負荷側に放電するのみで、充電されないの
で、出力電圧ＶOUT が低下する。出力電圧ＶOUT が予め
与えられた設定値以下になると、スイッチング素子３が
再びスイッチング動作を行う動作状態に戻り、出力電圧
ＶOUT が設定値に近づくよう上昇する。このため、図５
に示すように、入力交流電圧が定格値を越えたとき、力
率改善回路１００のスイッチング素子３は動作期間とオ
フ期間を繰り返す間欠動作を行うので、出力直流電圧Ｖ
OUT のレベルが上下変動し、出力電圧が不安定になる。When the level of the AC voltage increases, the peak value of the output voltage VA of the rectifier circuit 2 also increases as shown in the figure. When the peak value of the voltage V A becomes greater than the output voltage V OUT, the voltage V A through the coil 4 and the diode 5,
The capacitor 6 is charged, and the power factor improving circuit 1 is accordingly charged.
The output voltage V OUT of 00 increases. At this time, the switching element 3 is driven by the operation of the control circuit including the drive circuit 10.
Is controlled to the off state. However, since the voltage V A is a pulsating voltage, the V A is lower than the output voltage V OUT, only the capacitor 6 is discharged to the load side, since not charged, the output voltage V OUT decreases. When the output voltage V OUT becomes equal to or lower than a predetermined value, the switching element 3 returns to the operation state in which the switching operation is performed again, and rises so that the output voltage V OUT approaches the set value. For this reason, FIG.
As shown in FIG. 7, when the input AC voltage exceeds the rated value, the switching element 3 of the power factor correction circuit 100 performs an intermittent operation in which the operation period and the OFF period are repeated, so that the output DC voltage V
OUT level fluctuates up and down, and the output voltage becomes unstable.
【００１０】[0010]
【発明が解決しようとする課題】ところで、上述した従
来の電源装置において、図５に示すように交流電圧Ｖac
が定格値を越えたとき、スイッチング素子３は、交流電
圧Ｖacのほぼ２倍の周波数で間欠動作を行い、コイル４
には入力交流電圧Ｖacのほぼ２倍の周波数で断続的に電
流が流れるため、この電流による磁歪などで異常音を発
生し、電子機器の性能を低下させる。また、力率改善回
路を用いた電源装置において、その動作原理上、出力電
圧安定化周波数特性を高くすることができないため、応
答遅れがある。このため、図６に示すように、入力交流
電圧Ｖacに瞬時に過大電圧が印加された場合に、整流回
路２の出力電圧ＶA にも瞬時に大電圧が発生し、これに
応じて出力電圧ＶOUTも設定値以上になる。この場合、
電源装置においてしばらく昇圧動作を持続するので、出
力電圧ＶOUT が入力以上の過大電圧になり、各部品にス
トレスを与える不利益が生ずる。[SUMMARY OF THE INVENTION Incidentally, in the conventional power supply apparatus described above, an AC voltage V ac as illustrated in FIG. 5
Exceeds the rated value, the switching element 3 performs an intermittent operation at a frequency approximately twice the AC voltage Vac ,
, An intermittent current flows at a frequency approximately twice as high as the input AC voltage Vac . Therefore, an abnormal sound is generated due to magnetostriction or the like due to the current, and the performance of the electronic device is degraded. Further, in the power supply device using the power factor improvement circuit, the output voltage stabilizing frequency characteristic cannot be increased due to the operation principle, and therefore, there is a response delay. For this reason, as shown in FIG. 6, when an excessive voltage is instantaneously applied to the input AC voltage Vac , a large voltage is also instantaneously generated in the output voltage VA of the rectifier circuit 2, and the output is accordingly adjusted. The voltage V OUT also exceeds the set value. in this case,
Since the boosting operation is continued for a while in the power supply device, the output voltage V OUT becomes an excessive voltage higher than the input voltage, and disadvantageously gives stress to each component.
【００１１】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、入力交流電圧の変動に依存せ
ず、力率改善回路の異常動作を防止でき、安定した直流
電圧を供給できる電源装置を提供することにある。SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and has as its object to prevent abnormal operation of a power factor correction circuit and to supply a stable DC voltage without depending on fluctuations of an input AC voltage. A power supply device is provided.
【００１２】[0012]
【課題を解決するための手段】上記目的を達成するた
め、本発明の電源装置は、交流電圧を整流し、上記交流
電圧の半周期を変動周期とする整流電圧を出力する整流
手段と、上記整流手段の第１及び第２の端子間に直列に
接続されているインダクタンス素子とスイッチング素
子、及び当該インダクタンス素子とスイッチング素子と
の接続点と上記第２の端子との間に直列接続されている
整流素子とキャパシタとを含み、上記スイッチング素子
のスイッチング動作により、所望の直流電圧を出力する
直流変換手段と、上記直流変換手段により出力される直
流電圧及び上記インダクタンス素子を流れる電流に応じ
て、上記スイッチング素子にスイッチング動作を行わ
せ、上記直流変換手段により出力される上記直流電圧を
所望のレベルに制御し、上記整流手段により出力される
上記整流電圧と所定の基準電圧とを比較し、当該比較の
結果、上記整流電圧が上記基準電圧を越えたとき、上記
スイッチング素子に上記スイッチング動作を停止させる
制御手段とを有する。In order to achieve the above object, a power supply apparatus of the present invention rectifies an AC voltage and outputs a rectified voltage having a half cycle of the AC voltage as a fluctuation cycle. An inductance element and a switching element connected in series between the first and second terminals of the rectifier, and a series connection between the connection point between the inductance element and the switching element and the second terminal. A rectifying element and a capacitor, wherein the switching operation of the switching element causes a DC conversion unit to output a desired DC voltage; and a DC voltage output by the DC conversion unit and a current flowing through the inductance element. Causing the switching element to perform a switching operation, controlling the DC voltage output by the DC conversion means to a desired level, Control means for comparing the rectified voltage output by the rectifying means with a predetermined reference voltage, and as a result of the comparison, when the rectified voltage exceeds the reference voltage, the switching element stops the switching operation. Having.
【００１３】また、本発明では、好適には、上記制御手
段は、上記スイッチング動作を停止させた後、上記整流
手段により出力される整流電圧が所定の判定期間におい
て上記基準電圧より低く保持されているとき、上記スイ
ッチング素子に上記スイッチング動作を再開させる。さ
らに好適には、上記制御手段は、上記スイッチング動作
を停止させた後、上記整流手段により出力される整流電
圧が所定の判定期間において上記基準電圧から所定のヒ
ステリシス電圧を減じた第２の基準電圧より低く保持さ
れているとき、上記スイッチング素子に上記スイッチン
グ動作を再開させる。また、好ましくは上記判定期間
が、上記交流電圧の半周期以上に設定されている。In the present invention, preferably, the control means holds the rectified voltage output by the rectifying means lower than the reference voltage during a predetermined determination period after stopping the switching operation. When it is, the switching element restarts the switching operation. More preferably, after stopping the switching operation, the control means outputs a second reference voltage obtained by subtracting a predetermined hysteresis voltage from the reference voltage during a predetermined determination period. When it is kept lower, the switching element restarts the switching operation. Preferably, the determination period is set to a half cycle or more of the AC voltage.
【００１４】また、本発明では、好適には、上記制御手
段は、上記整流手段により出力される整流電圧と上記基
準電圧及び上記第２の基準電圧とを比較するヒステリシ
ス比較手段と、上記ヒステリシス比較手段の出力信号に
対して所定の遅延時間を与える遅延手段と、上記遅延手
段の出力信号に応じて上記スイッチング素子の動作を制
御するスイッチ制御手段とを有し、上記ヒステリシス比
較手段は、上記整流電圧が上昇して、上記基準電圧より
高くなると、第１のレベルの比較信号を出力し、上記整
流電圧が低下して、上記第２の基準電圧より低くなる
と、第２のレベルの比較信号を出力し、上記遅延手段
は、上記ヒステリシス比較手段からの上記比較信号が上
記第１のレベルにあるとき、第１のレベルの信号を出力
し、上記比較信号が上記第１のレベルから上記第２のレ
ベルに変化してから上記判定期間を経過したとき、第２
のレベルの信号を出力し、上記スイッチ制御手段は、上
記遅延回路の出力信号が上記第１のレベルにあるとき、
上記スイッチング素子に上記スイッチング動作を停止さ
せ、上記遅延回路の出力信号が上記第２のレベルにある
とき、上記直流変換手段により出力される上記直流電圧
及び上記インダクタンス素子を流れる電流に応じて、上
記スイッチング素子に上記スイッチング動作を行わせ
る。In the present invention, preferably, the control means includes a hysteresis comparison means for comparing the rectified voltage output by the rectification means with the reference voltage and the second reference voltage, and a hysteresis comparison means. Means for providing a predetermined delay time to the output signal of the means, and switch control means for controlling the operation of the switching element according to the output signal of the delay means, wherein the hysteresis comparing means comprises When the voltage increases and becomes higher than the reference voltage, a first-level comparison signal is output. When the rectified voltage decreases and becomes lower than the second reference voltage, the second-level comparison signal is output. The delay means outputs a signal of a first level when the comparison signal from the hysteresis comparison means is at the first level. When a lapse of the determination time period changes from the first level to the second level, the second
And the switch control means outputs a signal at the first level when the output signal of the delay circuit is at the first level.
The switching element stops the switching operation, and when the output signal of the delay circuit is at the second level, according to the DC voltage output by the DC converter and the current flowing through the inductance element, The switching element performs the switching operation.
【００１５】さらに、本発明では、好適には、上記スイ
ッチング素子は、トランジスタにより構成され、上記ス
イッチ制御手段は、上記遅延回路の出力信号が上記第１
のレベルにあるとき、上記トランジスタをオフ状態に保
持する所定のレベルの制御信号を上記トランジスタの制
御端子に印加し、上記遅延回路の出力信号が上記第２の
レベルにあるとき、上記トランジスタを所定の時間間隔
においてオン／オフを繰り返すスイッチング動作を行わ
せる制御信号を上記トランジスタの制御端子に印加す
る。Further, in the present invention, preferably, the switching element is constituted by a transistor, and the switch control means outputs an output signal of the delay circuit from the first signal.
When the output signal of the delay circuit is at the second level, a control signal of a predetermined level for holding the transistor in the off state is applied to the control terminal of the transistor when the output signal is at the second level. A control signal for causing a switching operation to be repeatedly turned on / off at the time interval of is applied to the control terminal of the transistor.
【００１６】本発明によれば、整流手段により得られた
整流電圧が直流変換手段により、安定したレベルを持つ
直流電圧に変換して出力される。直流変換手段は、直列
接続されているインダクタンス素子、スイッチング素子
及びスイッチング素子と並列に、縦続接続されている整
流素子とキャパシタにより構成されている、いわゆる力
率改善回路により構成されている。制御手段により、直
流変換回路により出力される直流電圧及びインダクタン
ス素子を流れる電流に応じて、上記スイッチング素子に
スイッチング動作をさせる制御信号が発生され、さら
に、上記整流手段から得られた整流電圧に応じて、スイ
ッチング素子を所定の期間において上記スイッチング動
作を停止するオフ状態に設定される。このため、例え
ば、交流電圧が一時的に定格値の範囲を越えて、それに
応じて整流電圧のピーク値が一時的に上昇し、所定の基
準値を越えた場合、スイッチング素子がオフ状態に保持
され、出力される直流電圧の異常な上昇が防止される。
また、交流電圧が定格値に安定し、整流電圧のピーク値
が所定の判定期間において上記基準値以下に保持されて
いるとき、スイッチング素子が動作状態に制御される。
さらに、上記基準値に一定のヒステリシス成分を加える
ことにより、スイッチング素子が動作状態と停止状態を
一定の時間間隔で繰り返す間欠動作の発生が防止され、
安定した直流電圧の供給を実現可能である。According to the present invention, the rectified voltage obtained by the rectifier is converted into a DC voltage having a stable level by the DC converter and output. The DC converter is composed of a so-called power factor improving circuit composed of a series connection of an inductance element, a switching element, and a cascade-connected rectification element and a capacitor in parallel with the switching element. The control means generates a control signal for causing the switching element to perform a switching operation in accordance with the DC voltage output from the DC conversion circuit and the current flowing through the inductance element, and further according to the rectified voltage obtained from the rectifying means. Thus, the switching element is set to an off state in which the switching operation is stopped for a predetermined period. Therefore, for example, when the AC voltage temporarily exceeds the range of the rated value and the peak value of the rectified voltage temporarily increases accordingly and exceeds a predetermined reference value, the switching element is held in the OFF state. This prevents an abnormal increase in the output DC voltage.
Further, when the AC voltage is stabilized at the rated value and the peak value of the rectified voltage is maintained at the reference value or less during the predetermined determination period, the switching element is controlled to the operating state.
Further, by adding a constant hysteresis component to the reference value, the switching element is prevented from generating an intermittent operation in which the operation state and the stop state are repeated at fixed time intervals,
It is possible to supply a stable DC voltage.
【００１７】[0017]
【発明の実施の形態】図１は本発明に係る電源装置の一
実施形態を示す回路図である。図示のように、本実施形
態の電源装置は、交流電源１、ブリッジ型全波整流回路
２、力率改善回路１００及び制御回路２００により構成
されている。FIG. 1 is a circuit diagram showing one embodiment of a power supply device according to the present invention. As illustrated, the power supply device of the present embodiment includes an AC power supply 1, a bridge-type full-wave rectifier circuit 2, a power factor improvement circuit 100, and a control circuit 200.
【００１８】図示のように、ブリッジ型全波整流回路
（以下、単に整流回路という）２は、交流電源１からの
交流電圧を全波整流し、出力端子ＡとＢに整流電圧を出
力する。なお、端子Ａは整流電圧の正側、端子Ｂは整流
電圧の負側となる。また、ここで、端子Ａの電圧をＶA
と表記する。As shown in the figure, a bridge type full-wave rectifier circuit (hereinafter simply referred to as “rectifier circuit”) 2 performs full-wave rectification of an AC voltage from an AC power supply 1 and outputs rectified voltages to output terminals A and B. The terminal A is on the positive side of the rectified voltage, and the terminal B is on the negative side of the rectified voltage. Here, the voltage of terminal A is V A
Notation.
【００１９】力率改善回路１００は、スイッチング素子
３、インダクタンス素子４、整流素子５、キャパシタ６
及び抵抗素子１１により構成されている。スイッチング
素子３は、例えば、トランジスタにより構成され、イン
ダクタンス素子４は、例えば、チョークコイルにより構
成され、整流素子５は、例えば、ダイオードにより構成
されている。以下の説明において、便宜上インダクタン
ス素子をコイル、整流素子をダイオードとそれぞれ表記
する。The power factor improving circuit 100 includes a switching element 3, an inductance element 4, a rectifying element 5, and a capacitor 6.
And a resistance element 11. The switching element 3 is formed of, for example, a transistor, the inductance element 4 is formed of, for example, a choke coil, and the rectifying element 5 is formed of, for example, a diode. In the following description, the inductance element is referred to as a coil and the rectifier is referred to as a diode for convenience.
【００２０】コイル４、スイッチング素子３及び抵抗素
子１１は、整流回路２の出力端子ＡとＢの間に直列接続
されている。スイッチング素子３と並列に、ダイオード
５とキャパシタ６との直列回路が接続されている。The coil 4, switching element 3 and resistance element 11 are connected in series between the output terminals A and B of the rectifier circuit 2. A series circuit of a diode 5 and a capacitor 6 is connected in parallel with the switching element 3.
【００２１】制御回路２００は、増幅回路７、端子Ａの
電圧ＶA を分圧する分圧用抵抗素子８ａ，８ｂ、乗算器
９、駆動回路１０、出力電圧ＶOUT を分圧する分圧用抵
抗素子１２ａ，１２ｂ、定電圧源１３、ヒステリシスコ
ンパレータ２０、定電圧源２１及びタイマー＆ホールド
回路２２により構成されている。The control circuit 200 includes an amplifier circuit 7, dividing resistive elements 8a to divide the voltage V A of the terminal A, 8b, the multiplier 9, the drive circuit 10, voltage dividing resistive elements 12a for dividing the output voltage V OUT, 12b, a constant voltage source 13, a hysteresis comparator 20, a constant voltage source 21, and a timer & hold circuit 22.
【００２２】抵抗素子８ａと８ｂは、整流回路２の出力
電圧ＶA を所定の分圧比で分圧し、分圧電圧ＶD1を出力
する。抵抗素子１２ａと１２ｂは、力率改善回路１００
の出力電圧ＶOUT を所定の分圧比で分圧し、分圧電圧Ｖ
D2を出力する。コンパレータ７は、分圧電圧ＶD2と定電
圧源１３で供給される基準電圧Ｖref1とを比較し、比較
の結果、比較電圧ＶC1を出力する。乗算器９は、分圧電
圧ＶD1と比較電圧ＶC1との積に応じた乗算信号ＶM を出
力する。The resistive element 8a and 8b are dividing the output voltage V A of the rectifier circuit 2 at a predetermined division ratio and outputs the divided voltage V D1. The resistance elements 12a and 12b are connected to the power factor correction circuit 100.
Output voltage V OUT is divided by a predetermined division ratio, and the divided voltage V OUT
Outputs D2 . The comparator 7 compares the divided voltage V D2 with the reference voltage V ref1 supplied from the constant voltage source 13, and outputs a comparison voltage V C1 as a result of the comparison. The multiplier 9 outputs a multiplication signal V M corresponding to the product of the comparison voltage V C1 between the divided voltage V D1.
【００２３】駆動回路１０は、乗算器９からの乗算信号
ＶM 、抵抗素子１１の端子電圧ＶN及びタイマー＆ホー
ルド回路２２からの電圧ＶH を受けて、これらの電圧信
号に応じてスイッチング素子３のスイッチング動作を制
御する制御信号ＳC を発生し、スイッチング素子３の制
御端子に印加する。抵抗素子１１の端子電圧ＶN は、ス
イッチング素子３がオンするときコイル４を流れる電流
によって決定されるので、端子電圧ＶN によりコイル４
を流れる電流を検出することができる。また、コンパレ
ータ７から出力される比較電圧ＶC1は力率改善回路１０
０の出力電圧ＶOUT と所定の基準値との誤差を表す信号
なので、乗算器９からの乗算信号ＶM は、整流回路２か
ら出力された脈流電圧ＶA に同期した誤差信号となる。
このため、駆動回路１０によってコイル４を流れる電流
及び力率改善回路１００の出力電圧ＶOUT のレベルに基
づき、スイッチング素子３にスイッチング動作を行わせ
る制御信号ＳC が出力される。The drive circuit 10 receives the multiplied signal V M, the voltage V H from the terminal voltage V N and a timer and hold circuit 22 of the resistance element 11 from the multiplier 9, the switching element in response to these voltage signals A control signal S C for controlling the switching operation of the switching element 3 is generated and applied to the control terminal of the switching element 3. The terminal voltage V N of the resistance element 11 are determined by the current flowing through the coil 4 when the switching element 3 is turned on, the coil 4 by the terminal voltage V N
Can be detected. The comparison voltage V C1 output from the comparator 7 is equal to the power factor correction circuit 10.
Since the signal representing the error between the output voltage V OUT with a predetermined reference value of 0, the multiplication signal V M from the multiplier 9, becomes an error signal which is synchronized with the pulsating voltage V A output from the rectifier circuit 2.
For this reason, based on the current flowing through the coil 4 and the level of the output voltage V OUT of the power factor improvement circuit 100, the drive circuit 10 outputs a control signal S C for causing the switching element 3 to perform a switching operation.
【００２４】ヒステリシスコンパレータ２０は、抵抗素
子８ａと８ｂにより得られた分圧電圧ＶD1と定電圧源２
１により供給された基準電圧Ｖref2及び予め設定された
ヒステリシス電圧ΔＶr とを比較し、比較の結果に応じ
た比較信号ＶC2を出力する。ここで、定電圧源２１によ
り供給された基準電圧Ｖref2は、端子Ａの電圧ＶA が出
力電圧設定値より若干低い値となるように設定されてい
る。ヒステリシスコンパレータ２０は、分圧電圧ＶD1と
定電圧源２１により供給された基準電圧Ｖref2とを比較
し、分圧電圧ＶD1が上昇して基準電圧Ｖref2より高くな
ると、出力電圧ＶC2をハイレベル“Ｈ”に設定する。一
方、分圧電圧ＶD1が降下して基準電圧Ｖref2とヒステリ
シス電圧ΔＶr との差分より低くなると、出力電圧ＶC2
をローレベル“Ｌ”に設定する。The hysteresis comparator 20 includes a divided voltage V D1 obtained by the resistance elements 8a and 8b and a constant voltage source 2
1 by comparing the supplied reference voltage V ref2 and preset hysteresis voltage [Delta] V r, and outputs a comparison signal V C2 corresponding to the result of the comparison. Here, the reference voltage V ref2 supplied by the constant voltage source 21 is set so that the voltage V A of the terminal A becomes a value slightly lower than the output voltage set value. The hysteresis comparator 20 compares the divided voltage V D1 with the reference voltage V ref2 supplied by the constant voltage source 21. When the divided voltage V D1 rises and becomes higher than the reference voltage V ref2 , the output voltage V C2 is reduced. Set to high level “H”. On the other hand, when the divided voltage V D1 drops and becomes lower than the difference between the reference voltage V ref2 and the hysteresis voltage ΔV r , the output voltage V C2
Is set to low level “L”.
【００２５】タイマー＆ホールド回路２２は、ヒステリ
シスコンパレータ２０からの出力信号ＶC2に応じて出力
電圧ＶH のレベルを制御し、ヒステリシスコンパレータ
２０からの出力信号ＶC2の立ち下がりエッジに対して、
所定の遅延時間を与える。即ち、タイマー＆ホールド回
路２２は、入力信号ＶC2の立ち上がりエッジに応答して
出力信号ＶH を立ち上げ、入力信号ＶC2の立ち下がりエ
ッジに対して、所定の遅延時間を与えてから出力信号Ｖ
H を立ち下げる。例えば、ヒステリシスコンパレータ２
０の出力信号ＶC2がローレベル“Ｌ”からハイレベル
“Ｈ”に切り替わると、タイマー＆ホールド回路２２の
出力もハイレベル“Ｈ”に切り替わる。一方、ヒステリ
シスコンパレータ２０の出力信号ＶC2がハイレベル
“Ｈ”からローレベル“Ｌ”に切り替わると、タイマー
＆ホールド回路２２の出力が時間Ｔ1 の間にハイレベル
“Ｈ”に保持され、その後ローレベル“Ｌ”に切り替わ
る。ここで、時間Ｔ1 は、交流電圧Ｖacの半周期以上に
設定されている。即ち、交流電圧Ｖacの周期をＴacとす
ると、（Ｔ1 ＞Ｔac／２）となる。例えば、商用交流電
源の周波数が５０Ｈｚの場合、Ｔ1 ＞１０ｍｓ、例え
ば、Ｔ1 ＝１５ｍｓ、商用交流電源の周波数が６０Ｈｚ
の場合、Ｔ1 ＞８．３ｍｓ、例えば、Ｔ1 ＝１２ｍｓに
設定すればよい。The timer & hold circuit 22 controls the level of the output voltage V H in accordance with the output signal V C2 from the hysteresis comparator 20, and responds to the falling edge of the output signal V C2 from the hysteresis comparator 20.
Give a predetermined delay time. That is, the timer and hold circuit 22, in response to the rising edge of the input signal V C2 raises the output signal V H, with respect to the falling edge of the input signal V C2, the output signal from giving a predetermined delay time V
Drop H. For example, hysteresis comparator 2
When the output signal V C2 of 0 is switched to the high level "H" from the low level "L", the output of the timer and hold circuit 22 is also switched to the high level "H". On the other hand, when the output signal V C2 of the hysteresis comparator 20 is switched to the low level "L" from the high level "H", the output of the timer and hold circuit 22 is held at the high level "H" during the time T 1, then It switches to low level "L". Here, time T 1 is set to more than a half period of the AC voltage V ac. That is, if the cycle of the AC voltage V ac is T ac , then (T 1 > T ac / 2). For example, when the frequency of the commercial AC power supply is 50 Hz, T 1 > 10 ms, for example, T 1 = 15 ms, and the frequency of the commercial AC power supply is 60 Hz
In this case, T 1 > 8.3 ms, for example, T 1 = 12 ms may be set.
【００２６】駆動回路１０は、タイマー＆ホールド回路
２２の出力電圧ＶH が“Ｈ”のとき、スイッチング素子
３をオフ状態、即ち、スイッチング動作を停止状態に保
持させる制御信号ＳC を出力し、逆にタイマー＆ホール
ド回路２２の出力電圧ＶH が“Ｌ”のとき、乗算器９か
らの乗算信号ＶM 及び抵抗素子１１の端子電圧ＶN に従
って、スイッチング素子３にスイッチング動作を行わせ
る制御信号ＳC を出力する。通常、交流電圧Ｖacのレベ
ルが所定の規格値の範囲内に安定されている。例えば、
商用交流電圧の場合、定格電圧が１１０Ｖまたは２４０
Ｖなどの定格値に安定化されている。しかし、何らかの
原因で、交流電圧が上昇し、定格値を越えてしまうこと
がある。交流電圧Ｖacのレベルが上昇したとき、それに
応じて整流回路２の出力電圧ＶA のピーク値も上昇す
る。電圧ＶA のレベルが所定の設定値ＶS を越えたと
き、抵抗素子８ａと８ｂで得られたその分圧電圧ＶD1の
レベルが基準電圧Ｖref2を越えて、ヒステリシスコンパ
レータ２０の出力信号ＶC2がローレベル“Ｌ”からハイ
レベル“Ｈ”に切り替わる。これに応じてタイマー＆ホ
ールド回路２２の出力信号ＶH もハイレベル“Ｈ”とな
り、駆動回路１０は制御信号ＳC のレベルを制御し、ス
イッチング素子３をオフさせる。The driving circuit 10 when the output voltage V H of the timer and hold circuit 22 is "H", the switching element 3 turned off, i.e., outputs a control signal S C to hold the switching operation in a stopped state, Conversely, when the output voltage V H of the timer and hold circuit 22 is "L", according to the terminal voltage V N of the multiplied signal V M and the resistance element 11 from the multiplier 9, a control signal to perform switching operation in the switching device 3 and outputs the S C. Normally, the level of the AC voltage Vac is stabilized within a range of a predetermined standard value. For example,
For commercial AC voltage, the rated voltage is 110V or 240V
It is stabilized at a rated value such as V. However, the AC voltage may rise for some reason and exceed the rated value. When the level of the AC voltage Vac increases, the peak value of the output voltage VA of the rectifier circuit 2 also increases accordingly. When the level of the voltage V A exceeds a predetermined set value V S , the level of the divided voltage V D1 obtained by the resistance elements 8a and 8b exceeds the reference voltage V ref2, and the output signal V of the hysteresis comparator 20 C2 switches from low level "L" to high level "H". In response to this, the output signal V H of the timer & hold circuit 22 also becomes high level “H”, and the drive circuit 10 controls the level of the control signal S C to turn off the switching element 3.
【００２７】端子Ａの電圧ＶA が脈流電圧であるため、
時間とともに変化し、交流電圧Ｖacの半周期内で、電圧
ＶA が上記設定値ＶS 以下に戻る。これに応じた分圧電
圧ＶD1が基準電圧Ｖref2と予め設定されたヒステリシス
電圧ΔＶr との差分（Ｖref2−ΔＶr ）以下になる。電
圧ＶA が（Ｖref2−ΔＶr ）より低くなると、ヒステリ
シスコンパレータ２０の出力電圧ＶC2がハイレベル
“Ｈ”からローレベル“Ｌ”に切り替わる。しかし、上
述したように、タイマー＆ホールド回路２２は、ヒステ
リシスコンパレータ２０の出力電圧ＶC2が“Ｈ”から
“Ｌ”に変化した後、交流電圧Ｖacの少なくとも半周期
の時間Ｔ1 の間に出力信号ＶH を“Ｈ”のままに維持す
る。このため、ヒステリシスコンパレータ２０の出力電
圧ＶC2が“Ｈ”から“Ｌ”に変化した後、時間Ｔ1 の間
に力率改善回路１００のスイッチング素子３がオフ状態
のままに保持される。[0027] Since the voltage V A of the terminal A is pulsating voltage,
Changes with time, in a half cycle of the AC voltage V ac, the voltage V A back to below the set value V S. The divided voltage V D1 corresponding to this becomes equal to or less than the difference (V ref2 −ΔV r ) between the reference voltage V ref2 and the preset hysteresis voltage ΔV r . When the voltage V A becomes lower than (V ref2 −ΔV r ), the output voltage V C2 of the hysteresis comparator 20 switches from the high level “H” to the low level “L”. However, as described above, after the output voltage V C2 of the hysteresis comparator 20 changes from “H” to “L”, the timer & hold circuit 22 operates during the time T 1 of at least a half cycle of the AC voltage V ac. The output signal V H is maintained at “H”. For this reason, after the output voltage V C2 of the hysteresis comparator 20 changes from “H” to “L”, the switching element 3 of the power factor correction circuit 100 is kept off during the time T 1 .
【００２８】上述したように、本実施形態の電源装置に
おいて、制御回路２００にヒステリシスコンパレータ２
０及びタイマー＆ホールド回路２２を設けて、整流回路
２の出力電圧ＶA のレベルと所定の基準電圧Ｖref2及び
ヒステリシス電圧ΔＶr に応じて比較電圧ＶC2を生成
し、タイマー＆ホールド回路２２を介して駆動回路１０
の制御信号ＳC を制御することにより、交流電圧Ｖacの
レベル変化に対応して、スイッチング素子３の動作を制
御することが可能で、交流電源の変動による影響を抑制
可能である。以下、図２及び図３の波形図を参照しなが
ら、本実施形態の電源装置における動作を説明する。As described above, in the power supply device of the present embodiment, the control circuit 200 includes the hysteresis comparator 2
0 and a timer & hold circuit 22 to generate a comparison voltage V C2 according to the level of the output voltage VA of the rectifier circuit 2 and a predetermined reference voltage V ref2 and a hysteresis voltage ΔV r. Drive circuit 10 via
By controlling the control signals S C, corresponding to the level change of the AC voltage V ac, can control the operation of the switching element 3, it is possible to suppress the effect of variations in the AC power supply. Hereinafter, the operation of the power supply device of the present embodiment will be described with reference to the waveform diagrams of FIGS.
【００２９】整流回路２により、交流電圧Ｖacの２倍の
周波数を有する脈流電圧ＶA が出力される。通常、交流
電圧Ｖacが定格値にあるとき、端子Ａの電圧ＶA （以
下、これを整流電圧ＶA と表記する）は所定の設定値、
即ち、図２における停止設定電圧ＶS 以下に保持されて
いる。この状態においてスイッチング素子３は制御信号
ＳC に応じて、スイッチング動作を行うので、出力電圧
ＶOUT は所定のレベルに保持される。The rectifier circuit 2 outputs a pulsating voltage VA having a frequency twice as high as the AC voltage Vac . Normally, when the AC voltage Vac is at the rated value, the voltage V A of the terminal A (hereinafter, referred to as a rectified voltage V A ) is a predetermined set value,
That is, it is kept below the stop set voltage V S in FIG. In this state, the switching element 3 performs a switching operation in accordance with the control signal S C , so that the output voltage V OUT is maintained at a predetermined level.
【００３０】交流電圧Ｖacが何らかの原因で上昇し、そ
れに応じた整流電圧ＶA のピーク値が停止設定電圧ＶS
を越えたとき、図１に示す制御回路２００において、ヒ
ステリシスコンパレータ２０の出力信号ＶC2がハイレベ
ル“Ｈ”に切り替わり、これに従ってタイマー＆ホール
ド回路２２の出力信号ＶH もハイレベル“Ｈ”になるの
で、駆動回路１０はこれを受けてスイッチング素子３を
オフするように制御信号ＳC を出力する。これに応じて
スイッチング素子３のスイッチング動作が停止し、オフ
状態に保持される。The AC voltage V ac is increased for some reason, the rectified voltage V A peak value stop setting voltage V S of accordingly
1, the output signal V C2 of the hysteresis comparator 20 switches to the high level “H” in the control circuit 200 shown in FIG. 1, and accordingly, the output signal V H of the timer & hold circuit 22 also changes to the high level “H”. Accordingly, the drive circuit 10 outputs a control signal S C to turn off the switching element 3 in response to this. In response, the switching operation of the switching element 3 stops, and the switching element 3 is kept in the off state.
【００３１】図２に示すように、スイッチング素子３が
オフ期間にあるとき、整流電圧ＶAのピーク値が出力電
圧ＶOUT を越えると、整流電圧ＶA がコイル４及びダイ
オード５を通してキャパシタ６に対して充電し、出力電
圧ＶOUT が上昇する。一方、整流電圧ＶA のピーク値が
出力電圧ＶOUT より低くなると、キャパシタ６の充電が
行われない。この場合キャパシタ６が負荷に電流を供給
するので、出力電圧ＶOUT が低下する。整流電圧ＶA が
停止設定電圧ＶS よりさらにヒステリシス電圧ΔＶS 分
下がったとき、即ち、（ＶA ＜ＶS −ΔＶS ）のとき、
ヒステリシスコンパレータ２０において、入力される分
圧電圧ＶD1が基準電圧Ｖref2とヒステリシス電圧ΔＶr
の差分より低くなる。即ち、（ＶD1＜Ｖref2−ΔＶr ）
を満足する。このため、ヒステリシスコンパレータ２０
の出力信号ＶC2がハイレベル“Ｈ”からローレベル
“Ｌ”に切り替わる。しかし、タイマー＆ホールド回路
２２は、入力信号ＶC2の立ち下がりエッジから時間Ｔ1
の間出力信号ＶH をハイレベル“Ｈ”に保持する。As shown in FIG. 2, when the switching element 3 is in the off period, the peak value of the rectified voltage V A exceeds the output voltage V OUT, the capacitor 6 rectified voltage V A is through the coil 4 and the diode 5 And the output voltage V OUT rises. On the other hand, when the peak value of the rectified voltage VA becomes lower than the output voltage V OUT , the capacitor 6 is not charged. In this case, since the capacitor 6 supplies a current to the load, the output voltage V OUT decreases. When rectified voltage V A has decreased further hysteresis voltage [Delta] V S content than the stop setting voltage V S, that is, when (V A <V S -ΔV S ),
In the hysteresis comparator 20, the input divided voltage V D1 is equal to the reference voltage V ref2 and the hysteresis voltage ΔV r.
Lower than the difference of That is, (V D1 <V ref2 −ΔV r )
To be satisfied. Therefore, the hysteresis comparator 20
The output signal V C2 of switches to the low level "L" from the high level "H". However, the timer & hold circuit 22 outputs the time T 1 from the falling edge of the input signal V C2.
During this period, the output signal V H is held at the high level “H”.
【００３２】図２に示すように、交流電圧Ｖacが連続し
て定格値を越えた場合に、整流電圧ＶA のピーク値は交
流電圧Ｖacの半周期毎に停止設定電圧ＶS を越えて、出
力電圧ＶOUT より大きくなることがある。この場合、制
御回路２００において、タイマー＆ホールド回路２２の
遅延時間Ｔ1 が経過する前にヒステリシスコンパレータ
２０の出力信号ＶC2がハイレベル“Ｈ”になるので、タ
イマー＆ホールド回路２２の出力信号ＶH がハイレベル
“Ｈ”のままに保持される。即ち、交流電圧Ｖacが連続
して定格値を越えたとき、スイッチング素子３がオフ状
態に設定され、整流電圧ＶA はそのピーク値付近でコイ
ル４及びダイオード５を通してキャパシタ６を充電し、
出力電圧ＶOUT が上昇し、その後キャパシタ６が負荷側
に電流を供給し、出力電圧ＶOUT が低下する。交流電圧
Ｖacの半周期毎に出力電圧ＶOUTのレベルが微小に上下
変動しながら、ほぼ所定の値付近に維持されている。As shown in FIG. 2, when the AC voltage V ac continuously exceeds the rated value, the peak value of the rectified voltage VA exceeds the stop set voltage V S every half cycle of the AC voltage V ac. As a result, the output voltage may be higher than V OUT . In this case, in the control circuit 200, the output signal V C2 of the hysteresis comparator 20 becomes high level “H” before the delay time T 1 of the timer & hold circuit 22 elapses. H is maintained at the high level “H”. That is, when the AC voltage Vac continuously exceeds the rated value, the switching element 3 is set to the off state, and the rectified voltage VA charges the capacitor 6 through the coil 4 and the diode 5 near its peak value,
The output voltage V OUT increases, and then the capacitor 6 supplies current to the load side, and the output voltage V OUT decreases. The level of the output voltage V OUT slightly fluctuates up and down every half cycle of the AC voltage V ac , and is maintained at about a predetermined value.
【００３３】交流電圧Ｖacが半周期（半サイクル）以上
に定格値に保持されている場合、整流電圧ＶA が（ＶS
−ΔＶS ）より低くなってから、タイマー＆ホールド回
路２２により設定された時間Ｔ1 を経過したとき、タイ
マー＆ホールド回路２２の出力信号ＶH がハイレベル
“Ｈ”からローレベル“Ｌ”に切り替わる。駆動回路１
０は、乗算器９からの乗算信号ＶM 及び抵抗素子１１の
端子電圧ＶN に応じて、制御信号ＳC を発生し、これに
応じてスイッチング素子３は、スイッチング動作を行う
ので、キャパシタ６はコイル４の出力電流により充電さ
れ、出力電圧ＶOU T が一定のレベルに保持される。When the AC voltage V ac is maintained at the rated value for more than a half cycle (half cycle), the rectified voltage V A becomes (V S
−ΔV S ), when the time T 1 set by the timer & hold circuit 22 has elapsed, the output signal V H of the timer & hold circuit 22 changes from high level “H” to low level “L”. Switch. Drive circuit 1
0, depending on the terminal voltage V N of the multiplied signal V M and the resistance element 11 from the multiplier 9, and generates a control signal S C, the switching device 3 according to this, since the switching operation, the capacitor 6 is charged by the output current of the coil 4, the output voltage V OU T is kept at a constant level.
【００３４】以上説明したように、本実施形態の電源装
置において、制御回路２００にタイマー＆ホールド回路
２２を設けて、スイッチング素子３を停止状態からスイ
ッチング動作状態に回復する時間を遅らせることによ
り、図５に示すような従来の電源装置に見られる間欠動
作を回避でき、それにより生じた磁歪などによる異常音
を抑制することができる。As described above, in the power supply device of the present embodiment, the timer & hold circuit 22 is provided in the control circuit 200 to delay the time required for the switching element 3 to recover from the stop state to the switching operation state. 5, the intermittent operation seen in the conventional power supply device can be avoided, and abnormal noise caused by magnetostriction or the like can be suppressed.
【００３５】次に、図３を参照しつつ、本実施形態の電
源装置におけるヒステリシスコンパレータの効果につい
て説明する。図３はヒステリシスコンパレータ２０の代
わりに通常のコンパレータを使用する場合、スイッチン
グ素子３の動作状態及び出力電圧ＶOUT の波形を示して
いる。図示のように、ここで、例えば、通常のコンパレ
ータを用いて、整流電圧ＶAと予め設定された電圧値
（停止設定電圧）ＶS とを比較し、当該比較の結果に応
じて比較信号ＶC2を生成し、タイマー＆ホールド回路２
２に出力する。Next, the effect of the hysteresis comparator in the power supply according to the present embodiment will be described with reference to FIG. FIG. 3 shows the operating state of the switching element 3 and the waveform of the output voltage V OUT when a normal comparator is used instead of the hysteresis comparator 20. As shown in the figure, here, for example, using a normal comparator, the rectified voltage VA is compared with a preset voltage value (stop setting voltage) V S, and a comparison signal V S is set according to the result of the comparison. Generate C2 and timer & hold circuit 2
Output to 2.
【００３６】図３に示すように、整流電圧ＶA が停止設
定電圧ＶS を越えたとき、コンパレータにおいて、入力
された分圧電圧ＶD1が基準電圧Ｖref2より大きくなり、
比較電圧ＶC2がハイレベル“Ｈ”になる。これに応じて
タイマー＆ホールド回路２２の出力信号ＶH もハイレベ
ル“Ｈ”となり、これを受けて駆動回路１０はスイッチ
ング素子３をオフさせる制御信号ＳC を出力する。そし
て、整流電圧ＶA が停止設定電圧ＶS より低くなると、
コンパレータの出力信号ＳC2がローレベル“Ｌ”とな
り、タイマー＆ホールド回路２２は、信号ＳC2の立ち下
がりエッジから時間Ｔ1 を経過したあと、出力信号ＶH
をハイレベル“Ｈ”からローレベル“Ｌ”に切り換え
る。即ち、スイッチング素子３が一旦オフ状態に設定さ
れると、少なくとも時間Ｔ1 の間にそのオフ状態が保持
される。As shown in FIG. 3, when the rectified voltage VA exceeds the stop set voltage V S , the input divided voltage V D1 becomes larger than the reference voltage V ref2 in the comparator.
The comparison voltage V C2 becomes high level “H”. In response to this, the output signal V H of the timer & hold circuit 22 also becomes high level “H”, and in response to this, the drive circuit 10 outputs a control signal S C for turning off the switching element 3. When the rectified voltage V A is lower than the stop setting voltage V S,
After the output signal S C2 of the comparator becomes low level “L”, the timer & hold circuit 22 outputs the output signal V H after the lapse of time T 1 from the falling edge of the signal S C2.
Is switched from high level “H” to low level “L”. That is, when the switching device 3 is temporarily set to the OFF state, the OFF state is maintained during at least the time T 1.
【００３７】スイッチング素子３がオフ期間中、キャパ
シタ６が負荷側に電流を供給し続けて、出力電圧ＶOUT
が低下する。整流電圧ＶA が出力電圧ＶOUT より高くな
ると、整流電圧ＶA がコイル４及びダイオード５を通し
てキャパシタ６に対して充電する。この時の充電電流
は、スイッチング素子３が動作状態のときに比べて、電
流のピーク値が数倍と大きくなる。キャパシタ６が充電
電流により充電され、出力電圧ＶOUT が上昇する。整流
電圧ＶA のレベルが出力電圧ＶOUT 以下になると、キャ
パシタ６の充電が停止する。即ち、スイッチング素子３
がオフ期間にあるとき、整流電圧ＶA のピーク付近のみ
にキャパシタ６が充電される。While the switching element 3 is off, the capacitor 6 continues to supply current to the load side, and the output voltage V OUT
Decrease. When the rectified voltage VA becomes higher than the output voltage V OUT , the rectified voltage VA charges the capacitor 6 through the coil 4 and the diode 5. At this time, the peak value of the charging current is several times larger than when the switching element 3 is in the operating state. The capacitor 6 is charged by the charging current, and the output voltage V OUT rises. When the level of the rectified voltage VA falls below the output voltage V OUT , charging of the capacitor 6 stops. That is, the switching element 3
Is in the off period, the capacitor 6 is charged only near the peak of the rectified voltage VA .
【００３８】タイマー＆ホールド回路２２により設定さ
れた時間Ｔ1 が経過したあと、整流電流ＶA が停止設定
電圧ＶS 以下にあるとき、タイマー＆ホールド回路２２
の出力信号ＶH がローレベル“Ｌ”に切り替わり、これ
に応じて駆動回路１０は、乗算信号ＶM 及び抵抗素子１
１の停止電圧ＶN に応じてスイッチング素子３をスイッ
チング動作させる制御信号ＳC を出力する。このため、
スイッチング素子３がスイッチング動作を行い、これに
応じてコイル４に整流電圧ＶA に応じた電流が流れ、こ
の電流によりキャパシタ６が充電され、出力電圧ＶOUT
が上昇し、設定された所定の値に近づく。After the time T 1 set by the timer & hold circuit 22 has elapsed, when the rectified current VA is lower than the stop set voltage V S , the timer & hold circuit 22
Switches to the output signal V H is the low level "L", the drive circuit 10 in response to this, the multiplied signal V M and the resistor element 1
The switching element 3 outputs a control signal S C to the switching operation in response to the first stop voltage V N. For this reason,
The switching element 3 performs a switching operation, and accordingly, a current corresponding to the rectified voltage VA flows through the coil 4, and the capacitor 6 is charged by the current, and the output voltage V OUT
Rises and approaches a set predetermined value.
【００３９】図３に示すように、整流電圧ＶA のピーク
値が停止設定電圧ＶS とほぼ一致しているとき、スイッ
チング素子３が動作状態とオフ状態が一定の時間間隔、
例えば、交流電圧Ｖacの一周期毎に繰り返す、いわゆる
チャタリング動作を行う。この結果、従来の電源装置と
同じく、コイルの磁歪などによる異常音が発生し、電源
装置の性能が低下するほか、図３に示すように、出力電
圧ＶOUT の変動幅が大きくなる。As shown in FIG. 3, when the peak value of the rectified voltage V A substantially coincides with the stop set voltage V S , the switching element 3 is switched between the operating state and the off state at a constant time interval.
For example, a so-called chattering operation that is repeated every one cycle of the AC voltage Vac is performed. As a result, similarly to the conventional power supply device, an abnormal sound is generated due to the magnetostriction of the coil and the like, and the performance of the power supply device is reduced, and as shown in FIG. 3, the fluctuation range of the output voltage V OUT is increased.
【００４０】本実施形態の電源装置では、上述したよう
に、制御回路２００にヒステリシスコンパレータ２０を
設けて、整流電圧ＶA と所定の停止設定電圧ＶS 及び予
め設定されたヒステリシス成分ΔＶS に従って、比較信
号ＶC2を出力し、タイマー＆ホールド回路２２に供給
し、さらに駆動回路１０によりタイマー＆ホールド回路
２２の出力信号ＶH に応じてスイッチング素子３のスイ
ッチング動作を制御することにより、交流電圧Ｖacの電
圧変動に依存せず、安定した出力電圧ＶOUT を供給でき
るほか、スイッチング素子３の間欠動作を回避でき、磁
歪及びそれによる異常音の発生を抑制できる。さらに、
制御回路２００において、整流電圧ＶA が停止設定値を
越えたとき、ヒステリシスコンパレータ２０の出力信号
ＶC2がハイレベルになり、それに応じてタイマー＆ホー
ルド回路２２の出力信号もハイレベルになるので、スイ
ッチング素子３が瞬時にオフ状態に設定される。このた
め、交流電圧Ｖacに瞬時に過電圧が発生したとき、スイ
ッチング素子３が素早く停止状態に設定され、直流電圧
ＶOUT の異常な上昇を防止可能である。In the power supply device according to the present embodiment, as described above, the hysteresis comparator 20 is provided in the control circuit 200, and according to the rectified voltage V A , the predetermined stop setting voltage V S, and the preset hysteresis component ΔV S. By outputting the comparison signal V C2 and supplying it to the timer & hold circuit 22 and further controlling the switching operation of the switching element 3 according to the output signal V H of the timer & hold circuit 22 by the drive circuit 10, the AC voltage V In addition to supplying a stable output voltage V OUT irrespective of the voltage fluctuation of ac , intermittent operation of the switching element 3 can be avoided, and occurrence of magnetostriction and abnormal noise due to it can be suppressed. further,
In the control circuit 200, when the rectified voltage VA exceeds the stop set value, the output signal V C2 of the hysteresis comparator 20 goes high, and the output signal of the timer & hold circuit 22 goes high accordingly. The switching element 3 is instantly set to the off state. Therefore, when an overvoltage occurs instantaneously in the AC voltage Vac , the switching element 3 is quickly set to the stop state, and it is possible to prevent an abnormal rise in the DC voltage VOUT .
【００４１】[0041]
【発明の効果】以上説明したように、本発明の電源装置
によれば、交流電圧、例えば、商用電源電圧の変動に影
響されることなく、スイッチング素子の間欠動作の発生
を防止でき、安定して直流電圧を供給できるほか、磁歪
によるコイルの異常音の発生を抑制できる。さらに、本
発明の電源装置によれば、交流電圧に瞬時に過電圧が印
加された場合に、出力直流電圧の異常上昇を防止でき、
後段の回路における異常電圧によるストレスを防止でき
る利点がある。As described above, according to the power supply device of the present invention, it is possible to prevent the intermittent operation of the switching element from occurring without being affected by the fluctuation of the AC voltage, for example, the commercial power supply voltage, and to achieve a stable operation. In addition to supplying a DC voltage, abnormal noise of the coil due to magnetostriction can be suppressed. Furthermore, according to the power supply device of the present invention, when an overvoltage is instantaneously applied to the AC voltage, it is possible to prevent an abnormal increase in the output DC voltage,
There is an advantage that stress due to an abnormal voltage in the circuit at the subsequent stage can be prevented.
【図１】本発明に係る電源装置の一実施形態を示す回路
図である。FIG. 1 is a circuit diagram showing an embodiment of a power supply device according to the present invention.
【図２】本発明の電源装置の動作を示す波形図である。FIG. 2 is a waveform chart showing the operation of the power supply device of the present invention.
【図３】本発明の電源装置において、ヒステリシス特性
を有しないコンパレータを用いた場合の動作を示す波形
図である。FIG. 3 is a waveform diagram showing an operation when a comparator having no hysteresis characteristics is used in the power supply device of the present invention.
【図４】従来の電源装置の一例を示す回路図である。FIG. 4 is a circuit diagram illustrating an example of a conventional power supply device.
【図５】従来の電源装置の動作を示す波形図であり、ス
イッチング素子の間欠動作の原因を示す図である。FIG. 5 is a waveform diagram illustrating an operation of the conventional power supply device, and is a diagram illustrating a cause of an intermittent operation of a switching element.
【図６】従来の電源装置において過大入力時の動作を示
す波形図である。FIG. 6 is a waveform diagram showing an operation at the time of excessive input in a conventional power supply device.
１…交流電源、２…ブリッジ型全波整流回路、３…スイ
ッチング素子、４…インダクタンス素子（チョークコイ
ル）、５…整流素子（ダイオード）、６…キャパシタ、
７…コンパレータ、８ａ，８ｂ…分圧用抵抗素子、９…
乗算器、１０…駆動回路、１１…電流検出用抵抗素子、
１２ａ，１２ｂ…分圧用抵抗素子、１３…定電圧源、２
０…ヒステリシスコンパレータ、２１…定電圧源、２２
…タイマー＆ホールド回路、ＧＮＤ…接地電位。REFERENCE SIGNS LIST 1 AC power supply 2 Bridge full-wave rectifier circuit 3 Switching element 4 Inductance element (choke coil) 5 Rectifier element (diode) 6 Capacitor
7: comparator, 8a, 8b: resistive element for voltage division, 9:
Multiplier, 10: drive circuit, 11: resistance element for current detection,
12a, 12b: resistor element for voltage division, 13: constant voltage source, 2
0: hysteresis comparator, 21: constant voltage source, 22
... Timer & hold circuit, GND ... Ground potential.
Claims (7)
を変動周期とする整流電圧を出力する整流手段と、 上記整流手段の第１及び第２の端子間に直列に接続され
ているインダクタンス素子とスイッチング素子、及び当
該インダクタンス素子とスイッチング素子との接続点と
上記第２の端子との間に直列接続されている整流素子と
キャパシタとを含み、上記スイッチング素子のスイッチ
ング動作により、所望の直流電圧を出力する直流変換手
段と、 上記直流変換手段により出力される直流電圧及び上記イ
ンダクタンス素子を流れる電流に応じて、上記スイッチ
ング素子にスイッチング動作を行わせ、上記直流変換手
段により出力される上記直流電圧を所望のレベルに制御
し、上記整流手段により出力される上記整流電圧と所定
の基準電圧とを比較し、当該比較の結果、上記整流電圧
が上記基準電圧を越えたとき、上記スイッチング素子に
上記スイッチング動作を停止させる制御手段とを有する
電源装置。1. A rectifier for rectifying an AC voltage and outputting a rectified voltage having a half cycle of the AC voltage as a fluctuation cycle, and a rectifier connected in series between first and second terminals of the rectifier. An inductance element and a switching element, and a rectifier element and a capacitor connected in series between the connection point between the inductance element and the switching element and the second terminal; DC conversion means for outputting a DC voltage, and in accordance with the DC voltage output by the DC conversion means and the current flowing through the inductance element, the switching element performs a switching operation, and the DC output means outputs the DC voltage. Controlling the DC voltage to a desired level, the rectified voltage output by the rectifier and a predetermined reference voltage Comparison, the result of the comparison, when the rectified voltage exceeds the reference voltage, the power supply device and a control means for stopping the switching operation in the switching element.
停止させた後、上記整流手段により出力される整流電圧
が所定の判定期間において上記基準電圧より低く保持さ
れているとき、上記スイッチング素子に上記スイッチン
グ動作を再開させる請求項１記載の電源装置。2. The control device according to claim 1, wherein, after stopping the switching operation, when the rectified voltage output by the rectifier is kept lower than the reference voltage in a predetermined determination period, the control device controls the switching element to output the rectified voltage. The power supply device according to claim 1, wherein the switching operation is restarted.
上に設定されている請求項２記載の電源装置。3. The power supply device according to claim 2, wherein the determination period is set to be equal to or longer than a half cycle of the AC voltage.
停止させた後、上記整流手段により出力される整流電圧
が所定の判定期間において上記基準電圧から所定のヒス
テリシス電圧を減じた第２の基準電圧より低く保持され
ているとき、上記スイッチング素子に上記スイッチング
動作を再開させる請求項１記載の電源装置。4. The control means according to claim 1, wherein said control means stops said switching operation and sets a second reference voltage obtained by subtracting a predetermined hysteresis voltage from said reference voltage in a predetermined judgment period. 2. The power supply device according to claim 1, wherein the switching device restarts the switching operation when the switching operation is maintained at a lower level.
される整流電圧と上記基準電圧及び上記第２の基準電圧
とを比較するヒステリシス比較手段と、 上記ヒステリシス比較手段の出力信号に対して所定の遅
延時間を与える遅延手段と、 上記遅延手段の出力信号に応じて上記スイッチング素子
の動作を制御するスイッチ制御手段とを有し、 上記ヒステリシス比較手段は、上記整流電圧が上昇し
て、上記基準電圧より高くなると、第１のレベルの比較
信号を出力し、上記整流電圧が低下して、上記第２の基
準電圧より低くなると、第２のレベルの比較信号を出力
し、 上記遅延手段は、上記ヒステリシス比較手段からの上記
比較信号が上記第１のレベルにあるとき、第１のレベル
の信号を出力し、上記比較信号が上記第１のレベルから
上記第２のレベルに変化してから上記判定期間を経過し
たとき、第２のレベルの信号を出力し、 上記スイッチ制御手段は、上記遅延回路の出力信号が上
記第１のレベルにあるとき、上記スイッチング素子に上
記スイッチング動作を停止させ、上記遅延回路の出力信
号が上記第２のレベルにあるとき、上記直流変換手段に
より出力される上記直流電圧及び上記インダクタンス素
子を流れる電流に応じて、上記スイッチング素子に上記
スイッチング動作を行わせる請求項４記載の電源装置。5. The hysteresis comparing means for comparing the rectified voltage output by the rectifying means with the reference voltage and the second reference voltage, wherein the control means is adapted to output a predetermined signal to the output signal of the hysteresis comparing means. And a switch control means for controlling the operation of the switching element according to the output signal of the delay means. The hysteresis comparison means increases the rectified voltage and sets the reference When the voltage becomes higher than the voltage, a first-level comparison signal is output, and when the rectified voltage drops and becomes lower than the second reference voltage, a second-level comparison signal is output. When the comparison signal from the hysteresis comparison means is at the first level, a signal of a first level is output, and the comparison signal is changed from the first level to the second level. When the determination period elapses after the change to the first level, the second level signal is output. When the output signal of the delay circuit is at the first level, The switching operation is stopped, and when the output signal of the delay circuit is at the second level, the switching element is turned on in accordance with the DC voltage output by the DC conversion means and the current flowing through the inductance element. The power supply device according to claim 4, wherein the switching operation is performed.
より構成され、 上記スイッチ制御手段は、上記遅延回路の出力信号が上
記第１のレベルにあるとき、上記トランジスタをオフ状
態に保持する所定のレベルの制御信号を上記トランジス
タの制御端子に印加し、 上記遅延回路の出力信号が上記第２のレベルにあると
き、上記トランジスタを所定の時間間隔においてオン／
オフを繰り返すスイッチング動作を行わせる制御信号を
上記トランジスタの制御端子に印加する請求項５記載の
電源装置。6. The switching element comprises a transistor, and the switch control means controls a predetermined level for keeping the transistor in an off state when an output signal of the delay circuit is at the first level. A signal is applied to the control terminal of the transistor, and when the output signal of the delay circuit is at the second level, the transistor is turned on / off at a predetermined time interval.
6. The power supply device according to claim 5, wherein a control signal for causing a switching operation to be repeatedly turned off is applied to a control terminal of the transistor.
れている請求項１記載の電源装置。7. The power supply device according to claim 1, wherein said rectifying element is constituted by a diode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11146939A JP2000341957A (en) | 1999-05-26 | 1999-05-26 | Power supply unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11146939A JP2000341957A (en) | 1999-05-26 | 1999-05-26 | Power supply unit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000341957A true JP2000341957A (en) | 2000-12-08 |
Family
ID=15419001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11146939A Pending JP2000341957A (en) | 1999-05-26 | 1999-05-26 | Power supply unit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000341957A (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006136046A (en) * | 2004-11-02 | 2006-05-25 | Foster Electric Co Ltd | Power factor improving device |
| KR100648680B1 (en) * | 2005-06-24 | 2006-11-23 | 삼성에스디아이 주식회사 | Power factor correction circuit and conservation method thereof |
| KR100816842B1 (en) | 2006-10-10 | 2008-03-27 | 삼성전기주식회사 | Power supply using synchronous rectifier |
| JP2010114993A (en) * | 2008-11-06 | 2010-05-20 | Fuji Electric Systems Co Ltd | Control system of power factor correction circuit |
| WO2012105200A1 (en) * | 2011-01-31 | 2012-08-09 | 新電元工業株式会社 | Power factor improvement circuit |
| KR20180059268A (en) * | 2016-11-25 | 2018-06-04 | 주식회사 지니틱스 | DC-DC converter having stable output characteristic over wide range of input voltage |
| CN108322020A (en) * | 2018-03-16 | 2018-07-24 | 广州金升阳科技有限公司 | A kind of liter of voltage protection circuit and its control method |
| JP2019129630A (en) * | 2018-01-25 | 2019-08-01 | パナソニックＩｐマネジメント株式会社 | Power conversion device |
| WO2022013367A1 (en) * | 2020-07-16 | 2022-01-20 | B&R Industrial Automation GmbH | Voltage converter having overvoltage protection |
-
1999
- 1999-05-26 JP JP11146939A patent/JP2000341957A/en active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006136046A (en) * | 2004-11-02 | 2006-05-25 | Foster Electric Co Ltd | Power factor improving device |
| JP4608284B2 (en) * | 2004-11-02 | 2011-01-12 | フォスター電機株式会社 | Power factor correction equipment |
| KR100648680B1 (en) * | 2005-06-24 | 2006-11-23 | 삼성에스디아이 주식회사 | Power factor correction circuit and conservation method thereof |
| KR100816842B1 (en) | 2006-10-10 | 2008-03-27 | 삼성전기주식회사 | Power supply using synchronous rectifier |
| JP2010114993A (en) * | 2008-11-06 | 2010-05-20 | Fuji Electric Systems Co Ltd | Control system of power factor correction circuit |
| CN103354972B (en) * | 2011-01-31 | 2016-01-20 | 新电元工业株式会社 | Power factor correction circuit |
| CN103354972A (en) * | 2011-01-31 | 2013-10-16 | 新电元工业株式会社 | Power factor improvement circuit |
| US9083241B2 (en) | 2011-01-31 | 2015-07-14 | Shindengen Electric Manufacturing Co., Ltd. | Power factor correction circuit for providing protection against overvoltage |
| WO2012105200A1 (en) * | 2011-01-31 | 2012-08-09 | 新電元工業株式会社 | Power factor improvement circuit |
| KR20180059268A (en) * | 2016-11-25 | 2018-06-04 | 주식회사 지니틱스 | DC-DC converter having stable output characteristic over wide range of input voltage |
| KR101879653B1 (en) * | 2016-11-25 | 2018-07-19 | 주식회사 지니틱스 | DC-DC converter having stable output characteristic over wide range of input voltage |
| JP2019129630A (en) * | 2018-01-25 | 2019-08-01 | パナソニックＩｐマネジメント株式会社 | Power conversion device |
| CN110086359A (en) * | 2018-01-25 | 2019-08-02 | 松下知识产权经营株式会社 | Power inverter and power transferring method |
| CN110086359B (en) * | 2018-01-25 | 2023-05-16 | 松下知识产权经营株式会社 | Power conversion device and power conversion method |
| CN108322020A (en) * | 2018-03-16 | 2018-07-24 | 广州金升阳科技有限公司 | A kind of liter of voltage protection circuit and its control method |
| WO2022013367A1 (en) * | 2020-07-16 | 2022-01-20 | B&R Industrial Automation GmbH | Voltage converter having overvoltage protection |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4678215B2 (en) | Switching power supply | |
| JP5453508B2 (en) | Isolated flyback converter with efficient light load operation | |
| KR101677728B1 (en) | Power factor correction circuit and driving method thereof | |
| JP6225602B2 (en) | Switching power supply | |
| US7298124B2 (en) | PWM regulator with discontinuous mode and method therefor | |
| US9491819B2 (en) | Hysteretic power factor control method for single stage power converters | |
| US20100061129A1 (en) | Switching power supply apparatus | |
| JP2002281742A (en) | Current mode dc-dc converter | |
| JP2007295761A (en) | Switching power supply | |
| US10630187B2 (en) | Switching power supply device and semiconductor device | |
| JP7101590B2 (en) | Switching regulator | |
| KR101812703B1 (en) | Over voltage repetition prevention circuit, method thereof, and power factor compensation circuit using the same | |
| US10897194B2 (en) | Power factor improvement circuit and semiconductor apparatus | |
| JP5442525B2 (en) | Power factor correction circuit | |
| JP2002252971A (en) | Switching power unit | |
| JP4339129B2 (en) | Switch mode power supply | |
| JP2000341957A (en) | Power supply unit | |
| JP3425403B2 (en) | Semiconductor device and switching power supply device using this semiconductor device | |
| JPH10323028A (en) | Dc-dc converter | |
| JP5222587B2 (en) | Power factor correction circuit | |
| JP6654548B2 (en) | Switching power supply | |
| JP2006042576A (en) | Dc-dc converter | |
| JP3226904B2 (en) | Power factor correction circuit for switching power supply | |
| KR100439848B1 (en) | Power factor compensation circuit, especially including output voltage sensing unit and input current sensing unit and pulse width control unit and soft start current control unit | |
| JP4306238B2 (en) | Switching power supply |