JP4306238B2 - Switching power supply - Google Patents

Switching power supply Download PDF

Info

Publication number
JP4306238B2
JP4306238B2 JP2002358653A JP2002358653A JP4306238B2 JP 4306238 B2 JP4306238 B2 JP 4306238B2 JP 2002358653 A JP2002358653 A JP 2002358653A JP 2002358653 A JP2002358653 A JP 2002358653A JP 4306238 B2 JP4306238 B2 JP 4306238B2
Authority
JP
Japan
Prior art keywords
output
voltage
switching
power supply
switching frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002358653A
Other languages
Japanese (ja)
Other versions
JP2004194412A (en
Inventor
征也 福本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2002358653A priority Critical patent/JP4306238B2/en
Publication of JP2004194412A publication Critical patent/JP2004194412A/en
Application granted granted Critical
Publication of JP4306238B2 publication Critical patent/JP4306238B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Rectifiers (AREA)
  • Dc-Dc Converters (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、スイッチング電源装置に関するものである。
【０００２】
【従来の技術】
図２３は、従来のスイッチング電源装置を示す構成図である。
このスイッチング電源装置は、直流出力電圧を発生する力率改善回路であり、交流電源１から交流信号を入力する全波整流回路２と、コイル５と、ダイオード６と、コンデンサ７と、Ｎチャネル型ＭＯＳＦＥＴ（以下、ＮＭＯＳという）８と、抵抗９とを備えている。
【０００３】
交流電源１の発生する交流電圧が、全波整流回路２に入力される。全波整流回路２は、交流電源１の端子間にブリッジ接続されたダイオードで構成され、交流電圧を整流して脈流電圧を発生する。
ドライバ１６は、セットされた状態で、高レベル（以下、“Ｈ”という）を出力してＮＭＯＳ８をオンさせる。ＮＭＯＳ８がオンすると、全波整流回路２の正極からコイル５、ＮＭＯＳ８、抵抗９及び全波整流回路２の負極の順に、スイッチング電流が流れる。スイッチング電流は、脈流電圧に対応した傾斜の電流であり、時間経過と共に増加し、その傾斜が脈流電圧の電圧値に依存する。このスイッチング電流がコイル５に流れることにより、エネルギーが蓄えられる。
【０００４】
抵抗９は、スイッチング電流に対応する電圧を発生し、比較器１７に与える。比較器１７は、抵抗９から与えられた電圧が基準値に到達したときに、“Ｈ”を出力し、ドライバ１６のリセット端子（Ｒ）に与える。これにより、ドライバ１６がリセットされ、ドライバ１６が、低レベル（以下、“Ｌ”という）を出力する。ドライバ１６が出力する“Ｌ”が、ＮＭＯＳ８のゲートに与えられ、ＮＭＯＳ８がオフする。
【０００５】
ＮＭＯＳ８がオフすると、コイル５に蓄えられていたエネルギーが脈流電圧に加算されてダイオード６を通過する。これにより、コンデンサ７が充電される。コンデンサ７は、平滑化コンデンサであり、コンデンサ７には、全波整流回路２が発生する脈流電圧のピーク値よりも高く昇圧された電圧が、充電される。このコンデンサ７の充電電圧が、直流出力電圧Ｖｏとして図示しない負荷に供給される。
【０００６】
コンデンサ７の両電極間に直列に接続された抵抗１０，１１は、直流出力電圧Ｖｏに対応する電圧信号を発生する。誤差増幅器１８は、抵抗１０，１１が発生する電圧信号と電源１９が発生する電圧とを比較し、その誤差に相当する電圧を出力する。誤差増幅器１８が出力する電圧は、乗算回路２０の一方の入力端子に入力される。
全波整流回路２の正極と負極との間に直列に接続された抵抗３，４は、全波整流回路２が出力する脈流電圧を分圧して、乗算回路２０の他方の入力端子に与える。
【０００７】
乗算回路２０は、抵抗３，４から与えられた電圧と誤差増幅器１８から与えられた電圧とを乗算し、乗算結果を比較器１７へ与える。この乗算回路２０の出力する乗算結果が、比較器１７の基準値になる。
【０００８】
コイル５に電磁結合するコイル１２には、コイル５からのフライバックエネルギーの放出期間中にフライバック電圧が発生し、このコイル１２に発生した電圧が比較器１４の入力端子（＋）に入力される。比較器１４は、直流電源１５が発生する基準電圧とコイル１２に発生した電圧とを比較し、コイル１２に発生した電圧がこの基準電圧以上のときに“Ｈ”を出力する。次に、コイル５からのフライバックエネルギーの放出が終了すると、コイル１２に発生していた電圧が減衰し、比較器１４は、コイル１２の発生電圧が基準電圧以下のときに“Ｌ”を出力する。これにより、ドライバ１６がセット状態になり、ＮＭＯＳ８が再びオンする。
【０００９】
以降、同様の動作が繰り返され、コンデンサ７は一定の電圧に充電される。
即ち、直流出力電圧Ｖｏが一定になるように、ＮＭＯＳ８のオン、オフするタイミングが設定される。また、ＮＭＯＳ８に流れるスイッチング電流のピーク値の時間的推移が、全波整流回路２の発生する脈流電圧の波形の相似形になり、力率が改善される。
【００１０】
【発明が解決しようとする課題】
従来のスイッチング電源装置の課題を、図２４を参照しつつ、説明する。
図２４は、図２３のスイッチング電源装置の入出力特性を示す図である。
従来の図２３のスイッチング電源装置では、ドライバ１６がセットされた状態でＮＭＯＳ８がオンし、その期間にコイル５にエネルギーが蓄積される。このコイル５に蓄積されたエネルギーによって、直流出力電圧Ｖｏが設定される。そして、直流出力電圧Ｖｏが一定値になるように、ＮＭＯＳ８がオフするタイミングが設定される。
【００１１】
ここで、交流電源１から入力される入力電圧が低い場合には、図２４のように、全波整流回路２が出力する脈流電圧のピーク値Ｖｉｐｅａｋも低くなるが、スイッチング電源装置は、直流出力電圧Ｖｏが一定になるように制御する。そのため、直流出力電圧Ｖｏに昇圧するためのエネルギーが、大きくなる。よって、コイル５やＮＭＯＳ８に流れるスイッチング電流が増大し、電力損失が大きくなって、効率が低下していた。
【００１２】
本発明は、以上のような現状を鑑みてなされた発明であり、入力条件或いは出力条件が変化しても、効率の低下を防ぐことが可能なスイッチング電源装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記目的を達成するために、本発明の第１の観点に係るスイッチング電源装置は、コイルと、交流を整流して脈流電圧を発生する整流回路に接続され、繰り返しオン、オフし、オンしているオン期間中に該脈流電圧に対応した傾斜の電流を前記コイルに流してエネルギーを蓄積し、オフしているオフ期間に該電流を遮断するスイッチング素子と、前記オン期間に前記コイルに蓄えられたエネルギーを、直流出力電圧に変換して負荷へ出力する出力回路と、前記コイルから前記エネルギーが放出されたことを検出して前記スイッチング素子をオンさせると共に該スイッチング素子のオン期間を設定する制御信号を生成する制御回路と、繰り返してオン、オフする前記スイッチング素子のスイッチング周波数を検出するスイッチング周波数検出部と、前記検出されたスイッチング周波数に応じて前記制御信号を変化させて前記直流出力電圧を変化させる出力変更部とを備え、前記制御回路は、前記出力回路が出力している直流出力電圧を反映させた帰還信号を生成する帰還回路と、前記帰還信号に基づき前記制御信号を発生する制御信号発生手段とを備え、前記出力変更部は、前記検出されたスイッチング周波数に応じて前記帰還信号を変化させて前記制御信号を変化させることを特徴とする。
【００１４】
このような構成を採用したことにより、制御信号に基づきスイッチング素子が繰り返してオン、オフする。スイッチング素子がオンしたときに、コイルに脈流電圧に対応した傾斜の電流が流れ、スイッチング素子がオフしたときに、そのコイルに流れる電流が遮断される。コイルに電流が流れることにより、コイルにエネルギーが蓄積され、出力回路は、コイルに蓄積されたエネルギーから直流出力電圧を生成する。ここで、出力変更回路は、スイッチング素子のスイッチング周波数に応じて制御信号を変化させ、出力回路が生成する直流出力電圧を変化させる。
従って、入力条件や出力条件が変化してスイッチング素子のスイッチング周波数が変化したときに、そのスイッチング周波数の変化に応じて直流出力信号が変更される。そのため、必要以上の昇圧の回避が可能になる。また、スイッチング素子に流れる電流を低減することができ、効率の低下を防止できる。
【００１６】
この場合、前記出力変更部は、前記検出されたスイッチング周波数に応じ、該スイッチング周波数が低いときよりも該スイッチング周波数が高いときのほうが前記直流出力電圧が高くなるように前記制御信号を変化させてもよい。このようにすると、例えば入力電圧の低下や負荷が重くなることによってスイッチング周波数が低下したときには、直流出力電圧が低くなり、入力電圧の上昇や負荷が軽くなることによってスイッチング周波数が高くなったときには、直流出力電圧が高くなる。即ち、入出力条件に応じて直流出力電圧が制御でき、効率を高めることが可能になる。
【００１７】
一方、前記出力変更部は、前記検出されたスイッチング周波数の変化に応じて前記直流出力電圧を段階的に変化させてもよい。
逆に、前記出力変更部は、前記検出されたスイッチング周波数の変化に応じて前記直流出力電圧をなだらかに変化させてもよい。
この場合、前記直流出力電圧は、上限値及び下限値の両方、又は上限値或いは下限値のいずれか一方を有してもよい。
【００１８】
また、前記出力変更部は、前記検出されたスイッチング周波数の変化に応じて前記直流出力電圧を所定の関数に沿って変化させてもよい。
さらに、前記出力変更部は、前記スイッチング周波数に応じて変化させる前記直流出力電圧にヒステリシスを持たせてもよい。
また、前記出力変更部は、前記直流出力電圧を変化させるタイミングを一定時間遅らせるタイマ手段をさらに備えてもよい。
【００１９】
一方、前記スイッチング周波数検出部は、前記スイッチング素子がオンするごとに所定幅のパルスを発生するワンショットパルス発生回路と、前記ワンショットパルス発生回路が発生したパルスに基づき前記スイッチング周波数を検出して該スイッチング周波数を示す信号を生成する信号化回路と、を備えてもよい。
この場合、前記信号化回路は、前記ワンショットパルス発生回路が発生したパルスを平滑化することにより、前記スイッチング周波数を示す信号を生成してもよい。
【００２０】
また、前記スイッチング周波数検出部は、前記スイッチング素子がオフしている期間を抽出して出力信号に示すオフ期間抽出回路と、前記オフ期間抽出回路の出力信号に応じて前記オフ期間であることを示す信号を生成する信号化回路と、を備えてもよい。
【００２１】
この場合、前記信号化回路は、前記オフ期間抽出回路の出力信号を平滑化することにより、前記オフ期間であることを示す信号を生成してもよい。
【００２２】
また、前記スイッチング周波数検出部は、前記脈流電圧の各周期における前記スイッチング素子のスイッチング周波数の平均値を検出し、前記出力変更部は、前記検出されたスイッチング周波数の平均値に応じて前記制御信号を変化させて前記直流出力電圧を変化させてもよい。
また、前記スイッチング周波数検出部は、前記脈流電圧の各周期における前記スイッチング素子のスイッチング周波数の最大値を検出し、前記出力変更部は、前記検出されたスイッチング周波数の最大値に応じて前記制御信号を変化させて前記直流出力電圧を変化させてもよい。
【００２３】
また、前記スイッチング周波数検出部は、前記脈流電圧の各周期における前記スイッチング素子のスイッチング周波数の最小値を検出し、前記出力変更部は、前記検出されたスイッチング周波数の最小値に応じて前記制御信号を変化させて前記直流出力電圧を変化させてもよい。
【００２４】
また、前記スイッチング周波数検出部は、前記脈流電圧の各周期における所定の位相での前記スイッチング素子のスイッチング周波数を検出し、前記出力変更部は、前記検出されたスイッチング周波数に応じて前記制御信号を変化させて前記直流出力電圧を変化させてもよい。
【００２８】
【発明の実施の形態】
［第１の実施形態］
図１は、本発明の第１の実施形態に係るスイッチング電源装置を示す構成図である。図２は、図１中のスイッチング周波数検出部４６の構成例を示す回路図である。図３は、図１中の出力変更部５２を示す回路図である。図４は、図１のスイッチング電源装置の入出力特性を示す図である。
【００２９】
このスイッチング電源装置は、交流電源３１に接続された全波整流回路３２と、コイル３３と、スイッチング素子であるＮチャネル型ＭＯＳトランジスタ（以下、ＮＭＯＳという）３４と、ダイオード３５と、抵抗３６と、コンデンサ３７と、スイッチング制御部４０とを備えている。
【００３０】
全波整流回路３２は、交流電源３１にブリッジ接続された４個のダイオード３２ａ，３２ｂ，３２ｃ，３２ｄから構成されている。全波整流回路３２の正極に、コイル３３の一端が接続され、コイル３３の他端に、ＮＭＯＳ３４のドレインとダイオード３５のアノードとが接続されている。
全波整流回路３２の負極とＮＭＯＳ３４のソースとの間に、抵抗３６が接続されている。抵抗３６は、ＮＭＯＳ３４がオンしているときにコイル３３に流れるスイッチング電流を電圧に変換し、ＮＭＯＳ３４のソースと抵抗３６との接続点ＮＡから出力する。
【００３１】
ダイオード３５のカソードと全波整流回路３２の負極との間に、コンデンサ３７が接続されている。コンデンサ３７は、図示しない負荷に供給する直流出力電圧Ｖｏを蓄える素子である。全波整流回路３２の負極は、接地されている。このスイッチング電源装置は、力率改善回路であり、スイッチング制御部４０が、ＮＭＯＳ３４をオン、オフするタイミングを設定する。
【００３２】
スイッチング制御部４０には、抵抗４１，４２，４３，４４と、コイル４５と、スイッチング周波数検出部４６と、抵抗４７と、比較器４８と、直流電源４９と、ドライバ５０と、誤差増幅器５１と、出力変更部５２と、乗算回路５３と、比較器５４とが、設けられている。
【００３３】
抵抗４１及び抵抗４２は、全波整流回路３２の正極と負極との間に直列に接続されている。抵抗４１，４２は、抵抗４１と抵抗４２との接続点ＮＢから、全波整流回路３２が出力する脈流電圧を分圧した電圧信号を発生する。抵抗４３及び抵抗４４は、コンデンサ３７の両電極間に直列に接続され、コンデンサ３７で充電されている直流出力電圧Ｖｏを分圧した電圧信号を発生し、抵抗４３と抵抗４４との接続点ＮＣから出力する。
【００３４】
コイル４５は、コイル３３にコアを介して電磁結合する。コイル４５の一端が接地され、コイル４５の他端が抵抗４７の一端に接続されている。抵抗４７の他端は、比較器４８の一方の入力端子（＋）に接続されている。比較器４８の他方の入力端子（−）には、直流電源４９が接続されている。
【００３５】
比較器４８の出力端子は、例えばリセットセットフリップフロップで形成されたドライバ５０のセット端子（Ｓ）に接続されている。ドライバ５０の出力端子ＱがＮＭＯＳ３４のゲートに接続されている。ドライバ５０は、コイル４５、抵抗４７、比較器４８及び比較器５４と相俟って制御回路４０Ａを構成し、ＮＭＯＳ３４をオン、オフするタイミングを設定する制御信号Ｓ５０を発生する。
【００３６】
スイッチング周波数検出部４６は、例えば図２のように、ドライバ５０の出力端子Ｑに直列に接続された奇数段のインバータ４６ａと、２入力ＡＮＤ回路４６ｂと、抵抗４６ｃと、抵抗４６ｄと、コンデンサ４６ｅとを備えている。
奇数段のインバータ４６ａのうちの最終段のインバータ４６ａの出力端子が、ＡＮＤ回路４６ｂの一方の入力端子に接続されている。ＡＮＤ回路４６ｂの他方の入力端子には、ドライバ５０の出力端子が直接に接続されている。ＡＮＤ回路４６ｂの出力端子が、抵抗４６ｃの一端に接続されている。
【００３７】
抵抗４６ｃの他端が、抵抗４６ｄの一端とコンデンサ４６ｅの一方の電極とに接続されている。コンデンサ４６ｅの他方の電極及び抵抗４６ｄの他端は、接地されている。このようなスイッチング周波数検出部４６では、奇数段のインバータ４６ａが、遅延素子となり、ＡＮＤ回路４６ｂは、ドライバ５０が“Ｈ”の制御信号Ｓ５０を発生するごとに、ワンショットのパルスを発生する。
【００３８】
抵抗４６ｃ及び抵抗４６ｄは、ワンショットのパルスの電圧を分圧するとともに、コンデンサ４６ｅに平滑化して充電する。よって、スイッチング周波数検出部４６は、ＮＭＯＳ３４がオン、オフするスイッチング周波数に対応した電圧を充電する。コンデンサ４６ｅと抵抗４６ｃと抵抗４６ｄとの接続点がスイッチング周波数検出部４６の出力端子になり、コンデンサ４６ｅの充電電圧をスイッチング周波数を示す周波数検出信号Ｓ４６として出力する。
【００３９】
出力変更部５２は、図３に示すように、例えば直流電源５２ａと、加算器５２ｂとで構成することができる。直流電源５２ａの正極が、加算器５２ｂの一方の入力端子に接続されている。加算器５２ｂの他方の入力端子は、スイッチング周波数検出部４６の出力端子に接続されている。加算器５２ｂの出力端子が、誤差増幅器５１の一方の入力端子（−）に接続されている。
【００４０】
抵抗４１と抵抗４２との接続点ＮＢと、誤差増幅器５１の出力端子とが、乗算回路５３の各入力端子に接続されている。乗算回路５３の出力端子は、比較器５４の一方の入力端子（−）に接続されている。比較器５４の他方の入力端子（＋）は、ＮＭＯＳ３４のソースと抵抗３６との接続点ＮＡに接続されている。比較器５４の出力端子が、ドライバ５０のリセット端子（Ｒ）に接続されている。
次に、図１〜図３に示されるスイッチング電源装置の動作を、図４を参照しつつ、説明する。
【００４１】
交流電源３１は、例えば正弦波の交流電圧を発生する。全波整流回路３２は、交流電圧を全波整流して脈流電圧に変換する。スイッチング制御回路４０中のドライバ５０は、セットされた状態で、高レベル（以下、“Ｈ”という）の制御信号Ｓ５０を発生し、ＮＭＯＳ３４のゲートに与える。これにより、ＮＭＯＳ３４がオンする。ＮＭＯＳ３４がオンすると、全波整流回路３２の正極から、コイル３３、ＮＭＯＳ３４、抵抗３６、全波整流回路３２の負極の順に、脈流電圧に対応した傾斜のスイッチング電流が流れる。このスイッチング電流がコイル３３に流れることにより、エネルギーが蓄えられる。
【００４２】
スイッチング電流は、時間の経過と共に増加するとともに、その傾きが脈流電圧の瞬時値に依存する。抵抗３６は、スイッチング電流に対応する電圧を発生し、比較器５４の入力端子（＋）に与える。比較器５４は、抵抗３６から与えられた電圧が、その時点で入力端子（−）に入力されている判定用基準値に到達したときに“Ｈ”を出力し、ドライバ５０のリセット端子（Ｒ）に与える。これにより、ドライバ５０がリセットされる。リセットされたドライバ５０は、制御信号Ｓ５０を低レベル（以下、“Ｌ”という）にする。“Ｌ”の制御信号Ｓ５０は、ＮＭＯＳ３４のゲートに与えられ、ＮＭＯＳ３４がオフする。
【００４３】
ＮＭＯＳ４６がオフすると、コイル３３に蓄えられていたエネルギーが脈流電圧に加算されてダイオード３５を通過する。これにより、コンデンサ３７が充電される。コンデンサ３７には、全波整流回路３２が発生する脈流電圧のピーク値よりも高い、昇圧された電圧が充電される。このコンデンサ３７の充電電圧が、直流出力電圧Ｖｏとして図示しない負荷に供給される。
【００４４】
ＮＭＯＳ３４がオフしてコイル３３がフライバックエネルギーを放出している期間中に、コイル３３に電磁結合するコイル４５には、フライバック電圧が発生し、このコイル４５に発生した電圧が比較器４８の入力端子（＋）に入力される。比較器４８は、直流電源４９が発生する基準電圧とコイル４５に発生した電圧とを比較し、コイル４５に発生した電圧が基準電圧以上のときに“Ｈ”を出力する。そして、コイル３３からのフライバックエネルギーの放出が終了すると、コイル４５に発生していた電圧が減衰する。比較器４８は、コイル４５に発生している電圧が直流電源４９が発生する基準電圧以下になったときに“Ｌ”を出力する。これにより、ドライバ５０がセットされ、ＮＭＯＳ３４が再びオンする。
【００４５】
以上のようにして、ＮＭＯＳ３４はオン、オフを繰り返し、コンデンサ３７には、昇圧された直流出力電圧Ｖｏが充電される。
【００４６】
図１のスイッチング電源装置には、従来の図２３のスイッチング電源装置とは異なり、スイッチング周波数検出部４６と出力変更部５２とが設けられている。スイッチング周波数検出部４６には、ドライバ５０の出力する制御信号Ｓ５０が入力される。制御信号Ｓ５０が“Ｌ”で、ＮＭＯＳ３４がオフしている状態で、ＡＮＤ回路４６ｂの一方の入力端子には、奇数段のインバータ４６ａのうちの最終段のインバータ４６ａから“Ｈ”が入力されると共に、“Ｌ”の制御信号Ｓ５０が他方の入力端子に入力されている。よって、ＡＮＤ回路４６ｂは、“Ｌ”を出力している。
【００４７】
ドライバ５０がセットされて制御信号Ｓ５０が“Ｈ”に遷移すると、“Ｈ”の制御信号Ｓ５０が入力されたＡＮＤ回路４６ｂの出力信号は、“Ｌ”から“Ｈ”に遷移する。奇数段のインバータ４６ａは、制御信号Ｓ５０の遷移を遅延して伝搬する。よって、奇数段のインバータ４６ａのうちの最終段のインバータ４６ａの出力信号は、インバータ４６ａのトータルの遅延時間分遅れて、“Ｌ”に変化する。最終段のインバータ４６ａの出力信号が“Ｌ”に遷移したときに、ＡＮＤ回路４６ｂの出力信号は、再び“Ｌ”になる。抵抗４６ｃ及び抵抗４６ｄは、ＡＮＤ回路４６ｂの出力信号を分圧すると共に、コンデンサ４６ｅに平滑化して充電する。
【００４８】
即ち、制御信号Ｓ５０が“Ｈ”になるごとに、ＡＮＤ回路４６ｂはワンショットのパルスを出力し、コンデンサ４６ｅには、そのパルスの電圧が平滑化されて充電される。よって、スイッチング周波数検出部４６は、繰り返しオン、オフするＮＭＯＳ３４のスイッチング周波数を検出し、そのスイッチング周波数に対応する電圧をコンデンサ４６ｅに充電する。コンデンサ４６ｅの充電電圧は、スイッチング周波数を示す周波数検出信号Ｓ４６として出力変更部５２へ与えられる。
【００４９】
出力変更部５２中の加算器５２ｂは、スイッチング周波数検出部４６のコンデンサ４６ｅから与えられた周波数検出信号Ｓ４６と直流電源５２ａから与えられた基準電圧との間の和を求め、この和を示す電圧信号Ｓ５２を出力する。電圧信号Ｓ５２は、その時点のスイッチング周波数と所定値とを比べた結果となる。
【００５０】
出力変更部５２の加算器５２ｂから出力された電圧信号Ｓ５２は、誤差増幅器５１の入力端子（＋）に入力される。誤差増幅器５１の入力端子（−）には、抵抗４３及び抵抗４４が発生した電圧信号が、接続点ＮＣから入力されている。抵抗４３及び抵抗４４が発生する電圧信号は、直流出力電圧Ｖｏに対応したものである。誤差増幅器５１は、加算器５２ｂから与えられた電圧信号Ｓ５２と、接続点ＮＣから与えられた電圧信号との差分を求め、その差分を帰還信号Ｓ５１として乗算回路５３へ与える。
【００５１】
乗算回路５３には、抵抗４１及び抵抗４２で分圧された脈流電圧が入力されている。乗算回路５３は、誤差増幅器５１から与えられた帰還信号Ｓ５１と、分圧された脈流電圧とを乗算し、乗算結果の出力信号Ｓ５３を比較器５４の入力端子（−）に与える。乗算回路５３の出力信号Ｓ５３は、全波整流回路３２が発生する脈流電圧に相似である。この出力信号Ｓ５３が、比較器５４の判定用基準値となる。
【００５２】
以上のようなスイッチング周波数検出部４６と出力変更部５２とが設けられたスイッチング電源装置では、例えば入力電圧が変化したり、負荷の軽重が変わることによって、直流出力電圧Ｖｏが変化する。以下に、その理由を説明する。
例えば、交流電源３１から入力される入力電圧が高くなると、全波整流回路３２が出力する脈流電圧のピーク値Ｖｉｐｅａｋも高くなる。脈流電圧が上昇することにより、ＮＭＯＳ３４がオンしたときに流れるスイッチング電流の傾斜が増加する。スイッチング電流の傾斜が増加すると、抵抗３６が発生する電圧が速く判定用基準値に到達する。これにより、比較器５４の出力信号が“Ｈ”に遷移するタイミングが速まる。よって、ＮＭＯＳ３４のオフするタイミングが速くなる。
【００５３】
ＮＭＯＳ３４のスイッチング周波数が高くなると、それに比例してスイッチング周波数検出部４６が出力する周波数検出信号Ｓ４６が増加する。出力変更部５２で出力する電圧信号Ｓ５２も増加する。その結果、誤差増幅器５１が出力する帰還信号Ｓ５１が増加し、乗算回路５３の出力信号のレベルが高くなる。乗算回路５３の出力信号を判定用基準値として入力する比較器５４では、出力信号が“Ｈ”に遷移するタイミングが遅れるようになる。これにより、ドライバ５０がリセットされるタイミングが遅れ、ＮＭＯＳ３４がオフするタイミングが遅れる。つまり、スイッチング電流が流れている時間が増加する。よって、コイル３３に蓄えられるエネルギーが増加し、直流出力電圧Ｖｏが上昇する。
【００５４】
逆に、交流電源３１からの入力電圧が低くなると、ＮＭＯＳ３４のスイッチング周波数が一旦低下する。これにより、スイッチング周波数検出部４６が出力する周波数検出信号Ｓ４６が降下し、出力変更部５２で出力する電圧信号Ｓ５２も減少する。その結果、誤差増幅器５１が出力する帰還信号Ｓ５１が減少し、乗算回路５３の出力信号のレベルが低下する。乗算回路５３の出力信号のレベルが低くなることにより、比較器５４の出力信号が“Ｈ”に遷移するタイミングが速まり、ＮＭＯＳ３４がオフされるタイミングが速まる。従って、スイッチング電流が流れている時間が減少する。よって、コイル３３に蓄えられるエネルギーが低下し、直流出力電圧Ｖｏが降下する。
【００５５】
従って、交流電源３１から入力される入力電圧に応じて、全波整流回路３２が出力する脈流電圧のピーク値Ｖｉｐｅａｋが直線的に変化し、直流出力電圧Ｖｏが、図４のように、直線的に変化する。入力電圧が低いときには、直流出力電圧Ｖｏが低く、入力電圧が高ければ、直流出力電圧Ｖｏは高くなる。
【００５６】
一方、直流出力電圧Ｖｏの供給を受ける負荷が重くなったときには、放電により、直流出力電圧Ｖｏが低下しようとし、誤差増幅器５１の出力する帰還信号Ｓ５１が増加する。これにより、乗算回路５３の出力信号のレベルが上昇し、比較器５４の出力信号が“Ｈ”に遷移するタイミングが、遅くなる。よって、ＮＭＯＳ３４のスイッチング周波数が低くなる。
スイッチング周波数が低くなると、スイッチング周波数検出部４６の出力電圧が低くなり、出力変更部５２の出力電圧も低くなる。そのため、誤差増幅器５１の基準電圧が低くなって、直流出力電圧Ｖｏが低くなる。
【００５７】
逆に、直流出力電圧Ｖｏの供給を受ける負荷が軽くなったときは、直流出力電圧Ｖｏが増加しようとし、誤差増幅器５１の出力する帰還信号Ｓ５１が減少する。これにより、乗算回路５３の出力信号のレベルが低下し、比較器５４の出力信号が“Ｈ”に遷移するタイミングが、速くなる。よって、ＮＭＯＳ３４のスイッチング周波数が高くなる。
スイッチング周波数が高くなると、スイッチング周波数検出部４６の出力電圧が高くなり、出力変更部５２の出力電圧も高くなる。そのため、誤差増幅器５１の基準電圧が高くなって、直流出力電圧Ｖｏが高くなる。
【００５８】
以上のように、本実施形態のスイッチング電源装置には、次のような利点がある。
（１）スイッチング周波数検出部４６、出力変更部５２を設け、誤差増幅器５１の入力端子（−）に与える基準値を、ＮＭＯＳ３４のスイッチング周波数に応じて変化させるようにしたので、交流電源３１が発生する交流電圧が低い場合には、直流出力電圧Ｖｏを低くでき、交流電圧が高い場合には、直流出力電圧Ｖｏを高くできる。同様に、負荷が軽い場合には、直流出力電圧Ｖｏを高くでき、負荷が重い場合には、直流出力電圧Ｖｏを低くできる。即ち、入出力条件に応じて直流出力電圧Ｖｏを調整できる。よって、昇圧エネルギーを抑制し、スイッチング電流を低減することができ、効率を向上できる。
（２）スイッチング周波数に応じて、直流出力電圧Ｖｏをなだらかに変化させることができる。
【００５９】
［第２の実施形態］
図５は、本発明の第２の実施形態に係るスイッチング電源装置を示す構成図であり、第１の実施形態を示す図１中の要素と共通する要素には、共通の符合が付されている。図６は、図５中の出力変更部６１の構成例を示す回路図である。図７は、図５のスイッチング電源装置の入出力特性を示す図である。
【００６０】
このスイッチング電源装置は、前述の第１の実施形態のスイッチング電源装置中のスイッチング制御部４０をスイッチング制御部６０に変更したものである。スイッチング制御部６０は、スイッチング制御部４０の出力変更部５２を出力変更部６１に置換したものであり、他はスイッチング制御部４０と同様の構成になっている。
【００６１】
出力変更部６１は、直流電源６１ａと、加算器６１ｂと、直流電源６１ｃと、ツェナーダイオード６１ｄと、抵抗６１ｅと、ダイオード６１ｆ，６１ｇとで構成されている。
直流電源６１ａは、加算器６１ｂの一方の入力端子に接続されている。加算器６１ｂの他方の入力端子には、スイッチング周波数検出部４６から、ＮＭＯＳ３４のスイッチング周波数を示す周波数検出信号Ｓ４６が入力されるようになっている。加算器６１ｂの出力端子は、抵抗６１ｅの一端に接続されている。抵抗６１ｅの他端が、ツェナーダイオード６１ｄのカソードに接続されると共に，ダイオード６１ｇのアノードに接続されている。直流電源６１ｃは、ダイオード６１ｆのアノードに接続されている。ダイオード６１ｇ，６１ｆのカソードが、誤差増幅器５１の入力端子（＋）に接続されている。ツェナーダイオード６１ｄのアノードは、接地されている。
【００６２】
次に、このスイッチング電源装置の動作を、説明する。
交流電源３１は、第１の実施形態と同様に、正弦波の交流電圧を発生し、全波整流回路３２は、交流電圧を全波整流して脈流電圧に変換する。脈流電圧に対し、このスイッチング電源装置は、基本的に第１の実施形態のスイッチング電源装置と同様の動作をする。即ち、スイッチング制御部６０中のドライバ５０は、セットされた状態で“Ｈ”の制御信号Ｓ５０を発生し、ＮＭＯＳ３４をオンさせて、コイル３３、ＮＭＯＳ３４、抵抗３６にスイッチング電流を流す。スイッチング電流がコイル３３に流れることにより、エネルギーが蓄えられる。
【００６３】
抵抗３６が、スイッチング電流に対応する電圧を発生し、比較器５４の入力端子（＋）に与える。比較器５４は、抵抗３６から与えられた電圧が、その時点で入力端子（−）に入力されている判定用基準値に到達したときに“Ｈ”を出力し、ドライバ５０のリセット端子（Ｒ）に与える。これにより、ドライバ５０がリセットされる。リセットされたドライバ５０は、制御信号Ｓ５０を“Ｌ”にする。“Ｌ”の制御信号Ｓ５０は、ＮＭＯＳ３４のゲートに与えられ、ＮＭＯＳ３４がオフする。
【００６４】
ＮＭＯＳ４６がオフすることにより、コイル３３に蓄えられていたエネルギーが脈流電圧に加算されてダイオード３５を通過し、コンデンサ３７に充電される。コンデンサ３７には、昇圧された直流出力電圧Ｖｏが充電される。
【００６５】
コイル４５には、コイル３３がフライバックエネルギーを放出している期間中に、フライバック電圧が発生し、このコイル４５が発生した電圧が比較器４８の入力端子（＋）に入力される。比較器４８は、直流電源４９が発生する基準電圧とコイル４５に発生した電圧とを比較し、コイル４５に発生した電圧が基準電圧以上のときに“Ｈ”を出力する。そして、コイル３３からのフライバックエネルギーの放出が終了すると、コイル４５に発生していた電圧が減衰する。比較器４８は、コイル４５に発生している電圧が、直流電源４９の発生する基準電圧以下になったときに“Ｌ”を出力する。これにより、ドライバ５０がセットされ、ＮＭＯＳ３４が再びオンする。
【００６６】
以上のようにして、ＮＭＯＳ３４はオン、オフし、コンデンサ３７には、昇圧された直流出力電圧Ｖｏが充電される。
一方、スイッチング周波数検出部４６は、第１の実施形態と同様に動作し、ドライバ５０の出力する制御信号Ｓ５０に基づき、ＮＭＯＳ３４のスイッチング周波に対応する電圧をコンデンサ４６ｅに充電し、その充電電圧をスイッチング周波数を示す周波数検出信号Ｓ４６として出力変更部６１へ出力する。
出力変更部６１中の加算器６１ｂは、スイッチング周波数検出部４６から与えられた周波数検出信号Ｓ４６と直流電源６１ａから与えられた基準電圧との和を求め、誤差増幅器５１の入力端子（−）へ出力する。
【００６７】
ここで、直流電源６１ｃは、加算器６１ｂの出力信号に対して最低値を設定する。即ち、加算器６１ｂの出力信号が低下し、直流電源６１ｃの発生する電圧より低下しても、直流電源６１ｃは、誤差増幅器５１の入力端子（＋）の電圧を直流電源６１ｃの発生する電圧に固定する。
【００６８】
一方、ツェナーダイオード６１ｄは加算器６１ｂの出力信号に上限値を設定する。即ち、加算器６１ｂの出力信号が上昇したときに、ツェナーダイオード６１ｄが降伏し、誤差増幅器５１の入力端子（＋）の電圧をツェナーダイオード６１ｄの降伏電圧に固定する。
直流電源６１ｃ及びツェナーダイオード６１ｄによって上限或いは下限が設定される加算器６１ｂの出力信号が、出力変更部６１の出力する電圧信号Ｓ６１になる。
誤差増幅器５１の入力端子（−）には、直流出力電圧Ｖｏを分圧した電圧信号が、接続点ＮＣから入力されている。誤差増幅器５１は、出力変更回路６１から与えられた電圧信号Ｓ６１と、接続点ＮＣから与えられた電圧信号との差分を求め、帰還信号Ｓ５１として乗算回路５３へ与える。
乗算回路５３には、抵抗４１及び抵抗４２で分圧された脈流電圧が入力されている。乗算回路５３は、誤差増幅器５１から与えられた帰還信号Ｓ５１と、分圧された脈流電圧とを乗算し、この乗算結果の出力信号を比較器５４の入力端子（−）に与える。乗算回路５３の出力信号は、比較器５４の判定用基準値となる。
【００６９】
乗算回路５３の出力信号は、ＮＭＯＳ３４のスイッチング周波数に応じて変化する。従って、比較器５４の出力信号が“Ｈ”に遷移するタイミングが、スイッチング周波数に依存して変化すると共に、ドライバ５０のリセットされるタイミングが、変化する。これにより、ＮＭＯＳ３４がオフするタイミングが、変化し、コイル３３に蓄積されるエネルギーが変化して、直流出力電圧Ｖｏが変化するように制御される。
例えば、交流電源３１から入力される入力電圧が高くなると、全波整流回路３２が出力する脈流電圧のピーク値Ｖｉｐｅａｋも高くなる。脈流電圧が上昇することにより、抵抗３６が発生する電圧が速く判定用基準値に到達する。これにより、比較器５４の出力信号が“Ｈ”に遷移するタイミングが速まる。よって、ＮＭＯＳ３４がオフするタイミングが速くなる。
【００７０】
ＮＭＯＳ３４がオフするタイミングが速くなって、ＮＭＯＳ３４のスイッチング周波数が高くなると、それに比例してスイッチング周波数検出部４６が出力する周波数検出信号Ｓ４６が増加する。
【００７１】
周波数検出信号Ｓ４６が増加することにより、出力変更部６１中の加算器６１ｂの出力信号が増加する。周波数検出信号Ｓ４６が増加しても、加算器６１ｂの出力信号が上限値或いは下限値に固定される場合には、出力変更部６１が出力する電圧信号Ｓ６１が変化しない。上限値或いは下限値に固定されないときには、出力変更部６１の出力する電圧信号Ｓ６１が上昇する。
【００７２】
電圧信号Ｓ６１が変化して高くなると、誤差増幅器５１の出力する帰還信号Ｓ５１も増加する。帰還信号Ｓ５１が増加すると、乗算回路５３の出力信号のレベルが高くなる。
【００７３】
乗算回路５３の出力信号を判定用基準値として入力する比較器５４では、出力信号が“Ｈ”に遷移するタイミングが遅れるようになる。これにより、ドライバ５０がリセットされるタイミングが遅れ、ＮＭＯＳ３４がオフされるタイミングが遅れる。従って、スイッチング電流が流れている時間が増加する。よって、コイル３３に蓄えられるエネルギーが増加し、直流出力電圧Ｖｏが上昇する。出力変更部６１の出力する電圧信号Ｓ６１が変化しない場合には、乗算回路５３の出力信号か変化せず、直流出力電圧Ｖｏが、変化しない。
【００７４】
交流電源３１から入力する入力電圧が低くなると、ＮＭＯＳ３４のスイッチング周波数が一旦低下する。これにより、スイッチング周波数検出部４６で出力する周波数検出信号Ｓ４６が降下する。
【００７５】
周波数検出信号Ｓ４６が降下することにより、出力変更部６１中の加算器６１ｂの出力信号が低下する。周波数検出信号Ｓ４６が降下しても、加算器６１ｂの出力信号が上限値或いは下限値に固定される場合には、出力変更部６１が出力する電圧信号Ｓ６１が変化しない。上限値或いは下限値に固定されないときには、出力変更部６１の出力する電圧信号Ｓ６１が降下する。
【００７６】
電圧信号Ｓ６１が変化して低くなると、誤差増幅器５１の出力する帰還信号Ｓ５１も低下する。帰還信号Ｓ５１が低下すると、乗算回路５３の出力信号のレベルが低くなる。
【００７７】
乗算回路５３の出力信号を判定用基準値として入力する比較器５４では、出力信号が“Ｈ”に遷移するタイミングが速くなる。これにより、ドライバ５０がリセットされるタイミングが速まり、ＮＭＯＳ３４がオフされるタイミングが速まる。従って、スイッチング電流が流れている時間が少なくなる。よって、コイル３３に蓄えられるエネルギーが減少し、直流出力電圧Ｖｏが低下する。出力変更部６１の出力する電圧信号Ｓ６１が変化しない場合には、乗算回路５３の出力信号が変化せず、直流出力電圧Ｖｏが、変化しない。
【００７８】
従って、交流電源３１から入力される入力電圧に応じて、全波整流回路３２が出力する脈流電圧のピーク値が直線的に変化するが、直流主力電圧Ｖｏが、図７のように、上限値と下限値とを持つ。入力電圧が低いときには、直流出力電圧Ｖｏが低く、入力電圧が高ければ、直流出力電圧Ｖｏは高くなる。
【００７９】
一方、直流出力電圧Ｖｏの供給を受ける負荷が重くなったときには、直流出力電圧Ｖｏが低下しようとし、誤差増幅器５１の出力する帰還信号Ｓ５１が増大する。これにより、乗算回路５３の出力信号のレベルが上昇し、比較器５４の出力信号が“Ｈ”に遷移するタイミングが、遅くなる。よって、ＮＭＯＳ３４のスイッチング周波数が低下する。
スイッチング周波数が低くなると、スイッチング周波数検出部４６の出力電圧が低くなり、出力変更部６１の出力電圧も低くなる。そのため、誤差増幅器５１の基準電圧が低くなるため、直流出力電圧Ｖｏも低くなる。出力変更部６１の出力する電圧信号Ｓ６１が変化しない場合には、乗算回路５３の出力信号が変化せず、直流出力電圧Ｖｏが変化しない。
【００８０】
逆に、直流出力電圧Ｖｏの供給を受ける負荷が軽くなったときは、直流出力電圧Ｖｏが増加しようとし、誤差増幅器５１の出力する帰還信号Ｓ５１が減少する。これにより、乗算回路５３の出力信号のレベルが低下し、比較器５４の出力信号が“Ｈ”に遷移するタイミングが、速くなる。よって、ＮＭＯＳ３４のスイッチング周波数が高くなる。
スイッチング周波数が高くなると、スイッチング周波数検出部４６の出力電圧が高くなり、出力変更部６１の出力電圧も高くなる。そのため、誤差増幅器５１の基準電圧が高くなるため、直流出力電圧Ｖｏも高くなる。出力変更部６１の出力する電圧信号Ｓ６１が変化しない場合には、乗算回路５３の出力信号が変化せず、直流出力電圧Ｖｏが、変化しない。
【００８１】
以上のように、本実施形態に係るスイッチング電源装置は、第１の実施形態に係るスイッチング電源装置と同様の（１），（２）の利点を有すると共に、さらに、次の（３）のような効果が期待できる。
【００８２】
（３） 入出力条件の変化によって制御される直流出力電圧Ｖｏに上限値と下限値が設けられるので、不測の事態が発生しても、必要以上に直流出力電圧Ｖｏが変化することを防止できる。よって、スイッチング電源装置の信頼性を確保できるとともに、負荷に対する安全性も確保できる。
【００８３】
［第３の実施形態］
図８は、本発明の第３の実施形態に係るスイッチング電源装置を示す構成図であり、第１の実施形態を示す図１中の要素と共通する要素には、共通の符合が付されている。図９は、図８中の出力変更部７１の構成例を示す回路図である。図１０は、図８のスイッチング電源装置の入出力特性を示す図である。
【００８４】
このスイッチング電源装置は、前述の第１の実施形態のスイッチング電源装置中のスイッチング制御部４０をスイッチング制御部７０に変更したものである。スイッチング制御部７０は、スイッチング制御部４０の出力変更部５２を出力変更部７１に置換したものであり、他はスイッチング制御部４０と同様の構成になっている。
【００８５】
出力変更部７１は、直流電源７１ａと、比較器７１ｂとを備えている。
直流電源７１ａは、比較器７１ｂの一方の入力端子（−）に接続されている。比較器７１ｂの他方の入力端子（＋）には、スイッチング周波数検出部４６からスイッチング周波数に対応する周波数検出信号Ｓ４６が与えられる。
【００８６】
比較器７１ｂの出力端子には、抵抗７１ｃの一端が接続されている。抵抗７１ｃの他端には、ダイオード７１ｄのカソードが接続されている。ダイオード７１ｄのアノードは、一端が直流電源７１ｆに接続された抵抗７１ｅと、誤差増幅器５１の入力端子（＋）とに接続されている。
【００８７】
次に、このスイッチング電源装置の動作を、説明する。
交流電源３１は、正弦波の交流電圧を発生し、全波整流回路３２は、交流電圧を全波整流して脈流電圧に変換する。脈流電圧に対し、このスイッチング電源装置は、ＮＭＯＳ３４を繰り返してオン、オフし、直流出力電圧Ｖｏをコンデンサ３７に充電して負荷に供給する。直流出力電圧Ｖｏをコンデンサ３７に充電する基本的動作は、第１及び第２の実施形態と同様である。
【００８８】
スイッチング周波数検出部４６は、ドライバ５０の出力する制御信号Ｓ５０に基づき、ＮＭＯＳ３４のスイッチング周波に対応する電圧をコンデンサ４６ｅに充電し、その充電電圧を、スイッチング周波数を示す周波数検出信号Ｓ４６として出力変更部７１へ出力する。
【００８９】
出力変更部７１中の比較器７１ｂは、スイッチング周波数検出部４６から与えられた周波数検出信号Ｓ４６と直流電源７１ａから与えられた基準電圧とを比較する。信号Ｓ４６が直流電源７１ａから与えられた基準電圧よりも高い場合には、比較器７１ｂが“Ｈ”を出力するので、ダイオード７１ｄがオフ状態になる。この場合には、抵抗７１ｅは、直流電源７１ｆが発生する電圧に対応する電圧を発生し、誤差増幅器５１の入力端子（＋）に与える。
【００９０】
逆に、スイッチング周波数検出部４６から与えられた周波数検出信号Ｓ４６が低い場合には、比較器７１ｂが“Ｌ”を出力する。この場合には、ダイオード７１ｄがオン状態になる。これにより、誤差増幅器５１の入力端子（＋）の電圧が低下する。即ち、出力変更部７１の出力する電圧信号Ｓ７１は、ＮＭＯＳ３４のスイッチング周波数に応じて２段階に変化する。
【００９１】
出力変更部７１の出力する電圧信号Ｓ７１は、誤差増幅器５１の入力端子（＋）に入力される。誤差増幅器５１は、電圧信号Ｓ７１と、接続点ＮＣから与えられた電圧信号との差分を求め、この差分を帰還信号Ｓ５１として乗算回路５３へ与える。
【００９２】
乗算回路５３は、誤差増幅器５１から与えられた帰還信号Ｓ５１と、抵抗４１及び抵抗４２で分圧された脈流電圧とを乗算し、乗算結果の出力信号を比較器５４の入力端子（−）に与える。乗算回路５３の出力信号は、比較器５４の基準値になる。
【００９３】
このスイッチング電源装置でも、入力電圧が変化したり、負荷の軽重が変わることによって、直流出力電圧Ｖｏが変化する。
例えば、入力電圧である交流電源３１が発生する交流電圧が高くなると、全波整流回路３２が出力する脈流電圧のピーク値Ｖｉｐｅａｋも高くなる。脈流電圧が上昇することにより、抵抗３６に流れる電流の傾斜が大きくなる。これにより、比較器５４の出力信号が“Ｈ”に遷移するタイミングが速まる。よって、ＮＭＯＳ３４がオフするタイミングが速くなる。
【００９４】
ＮＭＯＳ３４がオフするタイミングが速くなって、ＮＭＯＳ３４のスイッチング周波数が高くなると、それに比例してスイッチング周波数検出部４６で出力する周波数検出信号Ｓ４６が増加する。
【００９５】
周波数検出信号Ｓ４６が増加することにより、それまでオン状態であった出力変更部７１中のダイオード７１ｄがオフすると、出力変更部７１が出力する電圧号Ｓ７１が変化する。周波数検出信号Ｓ４６が増加しても、ダイオード７１ｄがオン状態のままのときには、出力変更部７１が出力する電圧信号Ｓ７１が変化しない。また、すでにダイオード７１ｂがオフ状態になっており、周波数検出信号Ｓ４６が増加しても、ダイオード７１ｂがオン状態にならない場合には、出力変更部７１の出力する電圧信号Ｓ７１が変化しない。
【００９６】
電圧信号Ｓ７１が変化して高くなると、誤差増幅器５１の出力する帰還信号Ｓ５１も増加する。帰還信号Ｓ５１が増加すると、乗算回路５３の出力信号のレベルが高くなる。
【００９７】
乗算回路５３の出力信号を基準電圧として入力する比較器５４では、出力信号が“Ｈ”に遷移するタイミングが遅れるようになる。これにより、ドライバ５０がリセットされるタイミングが遅れ、ＮＭＯＳ３４がオフされるタイミングが遅れる。よって、コイル３３に蓄えられるエネルギーが増加し、直流出力電圧Ｖｏが上昇する。出力変更部７１の出力する電圧信号Ｓ７１が変化しない場合には、乗算回路５３の出力信号が変化せず、直流出力電圧Ｖｏが変化しない。
【００９８】
交流電源３１からの入力電圧が低くなると、ＮＭＯＳ３４のスイッチング周波数が一旦低下する。これにより、スイッチング周波数検出部４６が出力する周波数検出信号Ｓ４６が降下する。
【００９９】
周波数検出信号Ｓ４６が降下することにより、それまでオフ状態であった出力変更部７１中のダイオード７１ｄがオンすると、出力変更部７１が出力する電圧号Ｓ７１が変化する。周波数検出信号Ｓ４６が降下しても、ダイオード７１ｄがオフ状態のままのときには、出力変更部７１が出力する電圧信号Ｓ７１が変化しない。また、すでにダイオード７１ｂがオン状態になっており、周波数検出信号Ｓ４６が降下しても、ダイオード７１ｂがオフ状態にならない場合には、出力変更部７１の出力する電圧信号Ｓ７１が変化しない。
【０１００】
電圧信号Ｓ７１が変化して低くなると、誤差増幅器５１の出力する帰還信号Ｓ５１も低下する。帰還信号Ｓ５１が低下すると、乗算回路５３の出力信号のレベルが低くなる。
【０１０１】
乗算回路５３の出力信号を基準値として入力する比較器５４では、出力信号が“Ｈ”に遷移するタイミングが速くなる。これにより、ドライバ５０がリセットされるタイミングが速まり、ＮＭＯＳ３４がオフされるタイミングが速まる。従って、スイッチング電流が流れている時間が少なくなる。よって、コイル３３に蓄えられるエネルギーが減少し、直流出力電圧Ｖｏが低下する。出力変更部７１の出力する電圧信号Ｓ７１が変化しない場合には、乗算回路５３の出力信号が変化せず、直流出力電圧Ｖｏが変化しない。
【０１０２】
従って、交流電源３１から入力される入力電圧に応じて、全波整流回路３２が出力する脈流電圧のピーク値が直線的に変化するが、直流主力電圧Ｖｏが、図１０のように、段階的に変化する。入力電圧が低いときには、直流出力電圧Ｖｏが低く、入力電圧が高ければ、直流出力電圧Ｖｏは高くなる。
【０１０３】
一方、直流出力電圧Ｖｏの供給を受ける負荷が、重くなったときには、放電により、直流出力電圧Ｖｏが低下しようとし、誤差増幅器５１の出力する帰還信号Ｓ５１が増加する。これにより、乗算回路５３の出力信号のレベルが上昇し、比較器５４の出力信号“Ｈ”に遷移するタイミングが、遅くなる。よって、ＮＭＯＳ３４のスイッチング周波数が低下する。
スイッチング周波数が低くなると、スイッチング周波数検出部４６の出力電圧が低くなり、出力変更部７１の出力電圧も低くなる。そのため、誤差増幅器５１の基準電圧が低くなるため、直流出力電圧Ｖｏも低くなる。出力変更部７１の出力する電圧信号Ｓ７１が変化しない場合には、乗算回路５３の出力信号が変化せず、直流出力電圧Ｖｏが変化しない。
【０１０４】
逆に、直流出力電圧Ｖｏの供給を受ける負荷が軽くなったときは、直流出力電圧Ｖｏが増加しようとし、誤差増幅器５１の出力する電圧信号Ｓ５１が減少する。これにより、乗算回路５３の出力信号のレベルが低下し、比較器５４の出力信号が“Ｈ”に遷移するタイミングが、速くなる。よって、ＮＭＯＳ３４のスイッチング周波数が高くなる。
スイッチング周波数が高くなると、スイッチング周波数検出部４６の出力電圧が高くなり、出力変更部７１の出力電圧も高くなる。そのため、誤差増幅器５１の基準電圧が高くなるため、直流出力電圧Ｖｏも高くなる。出力変更部７１の出力する電圧信号Ｓ７１が変化しない場合には、乗算回路５３の出力信号が変化せず、直流出力電圧Ｖｏが変化しない。
【０１０５】
以上のように、本実施形態に係るスイッチング電源装置は、第１の実施形態に係るスイッチング電源装置と同様の（１）の利点を有すると共に、入力条件或いは出力条件の変化によって制御される直流出力電圧Ｖｏを、段階的に変化させることができる。
【０１０６】
［第４の実施形態］
図１１は、本発明の第４の実施形態に係るスイッチング電源装置を示す構成図であり、第３の実施形態を示す図８と共通する要素には共通の符号が付されている。図１２は、図１１中の出力変更部８１の構成例を示す回路図である。図１３は、図１１のスイッチング電源装置の入出力特性を示す図である。
【０１０７】
このスイッチング電源装置は、前述の第３の実施形態のスイッチング電源装置中のスイッチング制御部７０をスイッチング制御部８０に変更したものである。スイッチング制御部８０は、スイッチング制御部７０の出力変更部７１を出力変更部８１に置換したものであり、他はスイッチング制御部７０と同様の構成になっている。
【０１０８】
出力変更部８１は、直流電源８１ａと、比較器８１ｂとを備えている。
直流電源８１ａは、比較器８１ｂの一方の入力端子（−）に接続されている。比較器８１ｂの他方の入力端子（＋）には、スイッチング周波数検出部４６からスイッチング周波数を示す周波数検出信号Ｓ４６が与えられる。
比較器８１ｂの出力端子には、抵抗８１ｃの一端が接続されている。抵抗８１ｃの他端には、ダイオード８１ｄのカソードが接続されている。ダイオード８１ｄのアノードは、一端が直流電源８１ｆに接続された抵抗８１ｅの他端と、誤差増幅器５１の入力端子（＋）とに接続されている。
【０１０９】
出力変更部８１には、抵抗８１ｇがさらに設けられている。抵抗８１ｇは、比較器８１ｂの入力端子（＋）と、比較器８１ｂの出力端子との間に接続されている。
【０１１０】
即ち、出力変更部８１は、第３の実施形態の出力変更部７１の比較器７１ｂの入力端子（＋）と出力端子との間に抵抗８１ｇを接続したものと同様になっている。
【０１１１】
次に、このスイッチング電源装置の動作を説明する。
出力変更部８１の抵抗８１ｃ、ダイオード８１ｄ，抵抗８１ｅ及び直流電源８１ｆは、第３の実施形態の抵抗７１ｃ、ダイオード７１ｄ，抵抗７１ｅ及び直流電源７１ｆと同様に動作し、出力変更部８１が出力する電圧信号Ｓ８１を２段階に設定する。これに対し、抵抗８１ｇは、比較器８１ｂの出力端子の電圧を比較器８１ｂの入力端子（＋）に与える。そのため、出力変更部８１が出力する電圧信号Ｓ８１は、ヒステリシスを持つようになる。スイッチング制御部８０の他の動作は、第３の実施形態と同様である。よって、入力電圧の変化や負荷の軽重により、直流出力電圧Ｖｏが段階的に変化するが、図１３のように、直流出力電圧Ｖｏがヒステリシスを持つことになる。
【０１１２】
以上のように、本実施形態のスイッチング電源装置では、出力変更部８１に抵抗８１ｇを設け、直流出力電圧Ｖｏがヒステリシスを持つようにしたので、直流出力電圧Ｖｏが変化した後に、その直流出力電圧Ｖｏがふらつくことを防止できる。
【０１１３】
［第５の実施形態］
図１４は、本発明の第５の実施形態に係るスイッチング電源装置を示す構成図であり、第１の実施形態を示す図１中と共通する要素には、共通の符号が付されている。図１５は、図１４中の出力変更部９１の構成例を示す回路図である。
【０１１４】
このスイッチング電源装置は、前述の第１の実施形態のスイッチング電源装置中のスイッチング制御部４０をスイッチング制御部９０に変更したものである。スイッチング制御部９０のスイッチング制御部４０と異なる点は、出力変更部５２を出力変更部９１に置換すると共に、誤差増幅器５１の入力端子（−）に、出力変換部９１の出力端子を接続したことである。
【０１１５】
誤差増幅器５１の入力端子（＋）は、直流電源５１ａと接続され、誤差増幅器５１の入力端子（＋）には、直流電源５１ａから直流電圧が入力される。抵抗４３と抵抗４４との接続点ＮＣは、出力変更部９１に接続され、直流出力電圧Ｖｏが分圧されて、出力変更部９１に入力される。スイッチング制御部９０の他の成は、スイッチング制御部４０と同様である。
【０１１６】
出力変更部９１は、ダイオード９１ａと、ダイオード９１ｂと、加算器９１ｃと、直流電源９１ｄと、で構成されている。ダイオード９１ａは抵抗で構成してもよい。
ダイオード９１ａのアノードには、接続点ＮＣの電圧が入力される。ダイオード９１ａのカソードは、出力変更部９１の出力端子となり、誤差増幅器５１の入力端子（−）に接続されている。加算器９１ｃの一方の入力端子には、スイッチング周波数検出部４６から周波数検出信号Ｓ４６が入力され、加算器９１ｃの他方の入力端子には、直流電源９１ｄが接続されている。加算器９１ｃの出力端子は、ダイオード９１ｂのアノードに接続されている。ダイオード９１ｂのカソードは、誤差増幅器５１の入力端子（−）に接続されている。
【０１１７】
このスイッチング電源装置では、出力変更部９１中の加算器９１ｃの一方の入力端子に、ＮＭＯＳ３４のスイッチング周波数を示す周波数検出信号Ｓ４６が入力され、加算器９１ｃの他方の入力端子に直流電源９１ｄの発生する直流電圧が入力される。加算器９１ｃの出力電圧と、直流出力電圧Ｖｏを分圧した分圧電圧とが、各ダイオード９１ａ，９１ｂをそれぞれ介して、誤差増幅器５１の入力端子（−）に入力される。
通常、周波数検出信号Ｓ４６と直流電源９１ｄの発生する直流電圧との和を出力する加算器９１ｃの出力電圧が、直流電源５１ａの電圧よりも高くなるようにしておく。このようにすると、周波数検出信号Ｓ４６が増加すると、出力変更部が出力する電圧信号Ｓ９１も同様に増加する。周波数検出信号Ｓ４６が低下すると、電圧信号Ｓ９１も同様に低下する。従って、第１の実施形態と同様に動作することになる。
ここで、直流出力電圧Ｖｏが何らかの原因により上昇し、その分圧電圧が直流電源５１ａの発生する電圧を越えると、その分圧電圧が誤差増幅器５１に入力される。その結果、直流出力電圧Ｖｏの上昇が抑制されるように、ＮＭＯＳ３４のスイッチングが制御される。
【０１１８】
以上のように、本実施形態のスイッチング電源装置は、第１の実施形態と同様に動作するので、第１の実施形態と同様の効果が得られる。
【０１１９】
［第６の実施形態］
図１６は、本発明の第６の実施形態に係るスイッチング電源装置を示す構成図であり、第１の実施形態を示す図１中と共通する要素には、共通の符号が付されている。
【０１２０】
このスイッチング電源装置は、前述の第１の実施形態のスイッチング電源装置中のスイッチング制御部４０をスイッチング制御部１００に変更したものである。スイッチング制御部１００のスイッチング制御部４０と異なる点は、出力変更部５２を出力変更部１０１に変更したことであり、他の構成は、スイッチング制御部４０と同様である。出力変更部１０１は、例えばマイクロコンピュータで構成されている。
【０１２１】
前述の第１の実施形態では、入出力条件に応じて直流出力電圧Ｖｏを直線的に変化させる構成であったが、直流出力電圧Ｖｏを所定の関数に沿って変化させてもよい。マイクロコンピュータで構成された出力変更部１０１は、スイッチング周波数検出部４６が出力する周波数検出信号Ｓ４６に基づき、所定の関数に沿った電圧信号Ｓ１０１を発生する。これにより、誤差増幅器５１の出力信号もＮＭＯＳ３４のスイッチング周波数に応じて、所定の関数に基づいた変化をする。乗算回路５３の出力信号も、ＮＭＯＳ３４のスイッチング周波数に応じて、所定の関数に基づいた変化をする。従って、入出力条件が変化したときに、直流出力電圧Ｖｏが、所定の関数に基づいて変化することになる。
【０１２２】
以上のような本実施形態のスイッチング電源装置では、マイクロコンピュータで構成された出力変更部１０１を備えているので、入出力条件に基づき変化する直流出力電圧Ｖｏを、必ずしも直線的でない関数に基づいて変化させることができる。また、その関数を任意に変更できるようにすれば、スイッチング電源装置の自由度が増し、用途を拡げることが可能になる。
【０１２３】
［第７の実施形態］
図１７は、本発明の第７の実施形態に係るスイッチング電源装置を示す構成図であり、第１の実施形態を示す図１中の要素と共通する要素には、共通の符号が付されている。図１８は、図１７のスイッチング電源装置の直流出力電圧を示す説明図である。
【０１２４】
このスイッチング電源装置は、前述の第１の実施形態のスイッチング電源装置中のスイッチング制御部４０をスイッチング制御部１１０に変更したものである。スイッチング制御部１１０とスイッチング制御部４０と異なる点は、タイマ（ＴＳ）を設けたことである。タイマ１１１は、スイッチング周波数検出部４６が出力する周波数検出信号Ｓ４６が変化したときに、出力変更部５２で出力する電圧信号Ｓ５２を一定時間保持させるものであり、出力変更部５２と誤差増幅器５１の入力端子（＋）との間に、或いは周波数検出部４６と出力変更部５２の間に接続される（図１７では、周波数検出部４６と出力変更部５２との間に接続されている）。出力変更部５２と誤差増幅器５１の入力端子（＋）との間に接続された場合には、タイマ１１１は、出力変更部５２の出力電圧を一定時間保持する。周波数検出部４６と出力変更部５２との間に接続された場合には、タイマ１１１は、周波数検出部４６の出力する周波数検出信号Ｓ４６を保持して出力変更部５２に出力電圧を一定時間保持させる。
【０１２５】
このスイッチング電源装置では、入力条件或いは出力条件が変化して、ＮＭＯＳ３４のスイッチング周波数が変化したときに、タイマ１１１は、そのスイッチング周波数が変化したことをスイッチング周波数検出部４６で出力する周波数検出信号Ｓ４６から検出し、その時点で出力変更部５２が出力する電圧信号Ｓ５２を一定時間保持させる。これにより、一定時間が経過するまでは、誤差増幅器５１及び乗算回路５３の出力信号が変化しない。即ち、直流出力電圧Ｖｏが変化しない。
【０１２６】
一定時間が経過した後には、タイマ１１１は、その時点の周波数検出信号Ｓ４６に応じて出力変更部５２が出力する電圧信号Ｓ５２をそのまま誤差増幅器５１へ出力させる。これにより、入出力条件に応じて直流出力電圧Ｖｏが変化する。例えば図１８のように、交流電源３１からの入力電圧が増加して全波整流回路３２が出力する脈流電圧のピーク値が増加したときに、直流出力電圧Ｖｏの上昇が一定時間抑えられる。他の動作は、第１の実施形態に係るスイッチング電源装置と同様である。
【０１２７】
以上のように、本実施形態のスイッチング電源装置は、タイマ１１１を備えているので、例えば意図的に入力電圧を変化させる際に、タイマ１１１を使用することにより、直流出力電圧Ｖｏの変化を遅らせることができる。
【０１２８】
［第８の実施形態］
図１９は、本発明の第８の実施形態に係るスイッチング電源装置を示す構成図であり、第１の実施形態の図１中の要素と共通する要素には共通の符号が付されている。図２０は、図１９中のスイッチング周波数検出部１２１の構成例を示す回路図である。
【０１２９】
このスイッチング電源装置は、前述の第１の実施形態のスイッチング電源装置中のスイッチング制御部４０をスイッチング制御部１２０に変更したものである。スイッチング制御部１２０とスイッチング制御部４０と異なる点は、スイッチング周波数検出部４６をスイッチング周波数検出部１２１に置換したことである。スイッチング周波数検出部１２１には、抵抗４１と抵抗４２との接続点ＮＢから、脈流電圧を分圧した電圧が入力される。スイッチング制御部１２０の他の構成は、スイッチング制御部４０と同様である。
【０１３０】
スイッチング周波数検出部１２１には、スイッチング周波数検出部４６と同様に、ドライバ５０の出力端子に直列に接続された奇数段のインバータ４６ａと、２入力ＡＮＤ回路４６ｂと、抵抗４６ｃと、抵抗４６ｄと、コンデンサ４６ｅとを備えている。
【０１３１】
奇数段のインバータ４６ａのうちの最終段のインバータ４６ａの出力端子が、ＡＮＤ回路４６ｂの一方の入力端子に接続されている。ＡＮＤ回路４６ｂの他方の入力端子には、ドライバ５０の出力端子が直接に接続されている。ＡＮＤ回路４６ｂの出力端子が、抵抗４６ｃの一端に接続されている。抵抗４６ｃの他端が、抵抗４６ｄの一端とコンデンサ４６ｅの一方の電極とに接続されている。コンデンサ４６ｅの他方の電極及び抵抗４６ｄの他端は、接地されている。
【０１３２】
スイッチング周波数検出部１２１には、さらに、位相センサ１２１ａと、スイッチ１２１ｂと、演算増幅器１２１ｃと、コンデンサ１２１ｄと、抵抗１２１ｅとが設けられている。位相センサ１２１ａは、接続点ＮＢから与えられた電圧に基づき、全波整流回路３２が発生する脈流電圧の位相を検出し、所定の位相になったときに、スイッチ１２１ｂを一時的にオンさせる信号をスイッチ１２１ｂに与えるものである。スイッチ１２１ｂの一端は、抵抗４６ｃとコンデンサ４６ｅとの接続点に接続され、スイッチ１２１ｂの他端は、演算増幅器１２１ｃの入力端子（＋）に接続されている。演算増幅器１２１ｃの出力端子が周波数検出部１２１の出力端子になり、出力変更部５２に接続されている。演算増幅器１２１ｃの入力端子（−）は、一方の電極が接地されたコンデンサ１２１ｄの他方の電極に接続されると共に、演算増幅器１２１ｃの出力端子に接続されている。
【０１３３】
前述の第１の実施形態では、スイッチング周波数検出部４６中のコンデンサ４６ｅの容量が大きいものとし、コンデンサ４６ｅには、ＡＮＤ回路４６ｂが発生するパルスの電圧を平均化した電圧が充電されるものとしていた。即ち、スイッチング周波数検出部４６は、ＮＭＯＳ３４のスイッチング周波数の平均値に対応する電圧を、周波数検出信号Ｓ４６として出力していた。ここで、コンデンサ４６ｅの容量を小さくすることで、特定の時期の近傍でのスイッチング周波数を検出することができる。スイッチング周波数検出部１２１は、特定の時期におけるスイッチング周波数を検出する。以下に、スイッチング周波数検出部１２１の動作を説明する。
【０１３４】
奇数段のインバータ４６ａが、遅延素子となり、ドライバ５０が“Ｈ”の制御信号Ｓ５０を発生するごとに、ＡＮＤ回路４６ｂが、ワンショットのパルスを発生する。抵抗４６ｃ及び抵抗４６ｄは、ワンショットのパルスの電圧を分圧し、コンデンサ４６ｅに充電する。コンデンサ４６ｅには、各時刻の近傍のパルスの電圧が充電される。
【０１３５】
一方、位相センサ１２１ａには、全波整流回路３２の発生する脈流電圧が抵抗４１及び抵抗４２によって分圧されて入力される。位相センサ１２１ａは、接続点ＮＢから入力された電圧から、脈流電圧の位相を検出し、脈流電圧が事前に設定された位相になったときを検出し、そのタイミングで、スイッチ１２１ｂをオンさせる信号Ｓ１２１ａを生成してスイッチ１２１ｂに与える。これにより、スイッチ１２１ｂが一定期間オンし、コンデンサ４６ｅに充電されていた電圧が、演算増幅器１２１ｃに出力される。このコンデンサ４６ｅに充電されていた電圧は、スイッチ１２１ｂがオンする直前の短時間の範囲のスイッチング周波数を示す信号である。
スイッチ１２１ｂ、演算増幅器１２１ｃ及びコンデンサ１２１ｄは、サンプルホールド回路として動作し、スイッチ１２１ｂを介して入力した電圧を一定に保つ。演算増幅器１２１ｃの出力信号が、周波数検出信号になる。
【０１３６】
位相センサ１２１ａが信号Ｓ１２１ｂをスイッチ１２１ｂに与えるタイミングは、脈流電圧の各周期において、スイッチング周波数が最大になるタイミングにしてもよいし、スイッチング周波数が最小になるタイミングにしてもよい。
スイッチング電源装置のスイッチング周波数検出部１２１以外の部分は、第１の実施形態と同様である。
【０１３７】
以上のように、本実施形態のスイッチング電源装置は、位相センサ１２１ａを設け、スイッチ１２１ｂをオン、オフさせるので、スイッチング周波数検出部１２１が出力する周波数検出信号の適正化が可能になり、直流出力電圧Ｖｏの変化も適正にできる。
【０１３８】
［第９の実施形態］
図２１は、本発明の第９の実施形態に係るスイッチング電源装置を示す構成図であり、第１の実施形態を示す図１中の要素と共通する要素には、共通の符号が付されている。
【０１３９】
前述の第１〜第８の実施形態に係るスイッチング電源装置は、コイル３３を用いた非絶縁形の力率改善回路であったが、本発明は、絶縁形の力率改善回路にも適用が可能である。
【０１４０】
図２１のスイッチング電源装置は、変成器（以下、トランスという）１３１を備える絶縁型力率改善回路である。トランス１３１の一次巻線１３１ａの一端は全波整流回路３２の正極に接続されている。一次巻線１３１ａの他端が、ＮＭＯＳ３４のドレインに接続されている。一次巻線１３１ａに電磁結合するトランス１３１の二次巻線１３１ｂの一端が、ダイオード３５のアノードに接続されている。ダイオード３５のカソードと二次巻線１３１ｂの他端との間に、コンデンサ３７が接続されている。
【０１４１】
一次巻線１３１ａ及び二次巻線１３１ｂに電磁結合するトランス１３１の三次巻線１３１ｃの一端は、全波整流回路３２の負極と共に接地されている。三次巻線１３１ｃの他端が、抵抗１３２を介して比較器４８の入力端子（＋）に接続されている。
【０１４２】
コンデンサ３７とダイオード３５のカソードとの接続点に抵抗４３の一端が接続されている。抵抗４３の他端が抵抗４４の一端に接続され、抵抗４４の他端が接地されている。他の構成は、第１の実施形態のスイッチング電源装置と同様であり、入出力条件に応じて直流出力電圧Ｖｏを可変にする。
【０１４３】
このスイッチング電源装置では、ドライバ５０がセットされてＮＭＯＳ３４がオンしたときに、トランス１３１の一次巻線１３１ａに電流が流れ、エネルギーが蓄えられる。ドライバ５０がリセットされてＮＭＯＳ３４がオフすると、一次巻線１３１ａに流れていた電流が遮断されるとともに、二次巻線１３１ｂからエネルギーが放出され、ダイオード３５とコンデンサ３７とが、エネルギーの整流と平滑化とを行い、直流出力電圧Ｖｏを生成する。トランス１３１の三次巻線１３１ｃは、第１の実施形態のコイル４５と同様に機能する。図２１のスイッチング電源装置の他の回路及び素子は、第１の実施形態と同様に動作する。
【０１４４】
以上のように、本実施形態のスイッチング電源装置は、非絶縁形の力率改善回路であるスイッチング電源装置にスイッチング周波数検出部４６と出力変更部５２とを設けたので、ＮＭＯＳ３４のスイッチング周波数に基づき、直流出力電圧Ｖｏを可変にできる。よって、第１の実施形態と同様にスイッチング電流の低減が可能になり、効率を向上できる。
【０１４５】
なお、本発明は、上記実施形態に限定されず、種々の変形が可能である。その変形例としては、次のようなものがある。
（ｉ） 上記実施形態では、スイッチング周波数検出部４６，１２１は、ドライバ５０の出力端子Ｑに接続され、スイッチング周波数検出部４６がドライバ５０からの信号に基づきＮＭＯＳ３４のスイッチング周波数を検出しているが、これに限定されるものではない。
【０１４６】
例えば、比較器４８の入力端子（＋）、比較器４８の出力端子、ＮＭＯＳ３４のドレイン或いはソース上の信号から、スイッチング周波数を検出するようにしてもよい。
【０１４７】
（ii） 図２２は、スイッチング周波数検出部の他の構成例を示す回路図である。
第１〜第９の実施形態で示したスイッチング周波数検出部４６，１２１は、ＮＭＯＳ３４がオンするごとに発生するワンショットパルスに基づき、ＮＭＯＳ３４のスイッチング周波数を検出している。しかしながら、ＮＭＯＳ３４がオン、オフする際に、オフしている期間は変動するのに対して、オンしている期間はほぼ一定である。よって、ＮＭＯＳ３４がオフしている期間が、単位時間にどの程度あるかを評価することにより、ＮＭＯＳ３４のスイッチング周波数を検出することが可能である。図２２のスイッチング周波数検出部は、ＮＭＯＳ３４がこのようにしてスイッチング周波数を検出する回路であり、第１から第９の実施形態に示したスイッチング周波数検出部４６，１２１と置き換えることができる。
【０１４８】
図２２のスイッチング周波数検出部は、インバータ１４１と、インバータ１４１の出力信号を分圧して分圧電圧を発生する抵抗１４２，１４３と、その分圧電圧を充電するコンデンサ１４４と、抵抗１４５と、演算増幅器１４６と、直流電源１４７と、抵抗１４８とを、備えている。抵抗１４５、演算増幅器１４６、直流電源１４７及び抵抗１４８は、引き算回路を形成し、コンデンサ１４４の充電電圧を直流電源１４７が発生する電圧から減算する機能を持つ。インバータ１４１が、例えば図１のドライバ５０の出力端子Ｑに接続される。
【０１４９】
ドライバ５０が出力する制御信号Ｓ５０が“Ｌ”のとき、ＮＭＯＳ３４は、オフしている。この状態では、インバータ１４１が“Ｈ”の出力信号を発生する。即ち、インバータ１４１は、ＮＭＯＳ３４のオフ期間を抽出するオフ期間抽出回路として動作する。抵抗１４２，１４３は、インバータ１４１の出力信号を分圧するとともに、コンデンサ１４４に平滑化して充電する。コンデンサ１４４の充電電圧が、ＮＭＯＳ３４のスイッチング周波数の逆数を示す信号となる。引き算回路は、直流電源１４７が発生する電圧からコンデンサ１４４の充電電圧を減算し、擬似的にＮＭＯＳ３４のスイッチング周波数に相当する信号を出力する。
【０１５０】
（iii） スイッチング周波数検出回路１２１の位相センサ１２１ａは、抵抗４１と抵抗４２との接続点ＮＢに接続され、接続点ＮＢ上の信号から、脈流電圧の位相を検出しているが、これに限定されず、例えば全波整流回路３２の正極に接続され、この正極が出力する脈流電圧から位相を検出してもよい。
【０１５１】
（iv） 第８の実施形態では、第１の実施形態に示すスイッチング電源装置のスイッチング周波数検出部４６をスイッチング周波数検出部１２１に変更したものであるが、第２〜７の実施形態のスイッチング電源装置及び第９の実施形態のスイッチング電源装置のスイッチング周波数検出部４６も、スイッチング周波数検出部１２１に置き換えることができる。
【０１５２】
（ｖ） 第７の実施形態では、第１の実施形態に示すスイッチング電源装置にタイマ１１１を設けたスイッチング電源装置を示したが、第２〜６の実施形態のスイッチング電源装置及び第８，９の実施形態のスイッチング電源装置にタイマ１１１を設けてもよい。
【０１５３】
（vi） 第４の実施形態では、第３の実施形態に示すスイッチング電源装置の出力変更部５２を出力変更部７１に変更し、直流出力電圧Ｖｏにヒステリシスを持たせたが、第１，２のスイッチング電源装置及び第５〜９の実施形態のスイッチング電源装置の出力変更部５２，６１，９１，１０１についても、直流出力電圧Ｖｏが、ヒステリシスを持つようにしてもよい。
【０１５４】
【発明の効果】
以上詳細に説明したように、本発明によれば、入力条件或いは出力条件が変化したときに、直流出力電圧が変更されるので、電力効率の低下が抑制可能になる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るスイッチング電源装置を示す構成図である。
【図２】図１中のスイッチング周波数検出部の構成例を示す図である。
【図３】図１中の出力変更部を示す回路図である。
【図４】図１の入力電圧と出力直流電圧の関係を示す特性図である。
【図５】本発明の第２の実施形態に係るスイッチング電源装置を示す構成図である。
【図６】図５中の出力変更部の構成例を示す回路図である。
【図７】図５のスイッチング電源装置の入出力特性を示す図である。
【図８】本発明の第３の実施形態に係るスイッチング電源装置の構成図である。
【図９】図８中の出力変更部の構成例を示す回路図である。
【図１０】図８のスイッチング電源装置の入出力特性を示す図である。
【図１１】本発明の第４の実施形態に係るスイッチング電源装置を示す構成図である。
【図１２】図１１中の出力変更部の構成例を示す回路図である。
【図１３】図１１のスイッチング電源装置の入出力特性を示す図である。
【図１４】本発明の第５の実施形態に係るスイッチング電源装置を示す構成図である。
【図１５】図１４中の出力変更部の構成例を示す回路図である。
【図１６】本発明の第６の実施形態に係るスイッチング電源装置を示す構成図である。
【図１７】本発明の第７の実施形態に係るスイッチング電源装置を示す構成図である。
【図１８】図１７のスイッチング電源装置の直流出力電圧を示す説明図である。
【図１９】本発明の第８の実施形態に係るスイッチング電源装置を示す構成図である。
【図２０】図２０は、図１９中のスイッチング周波数検出部の構成例を示す回路図である。
【図２１】本発明の第９の実施形態に係るスイッチング電源装置を示す構成図である。
【図２２】スイッチング周波数検出部の他の構成例を示す回路図である。
【図２３】従来のスイッチング電源装置を示す構成図である。
【図２４】図２３のスイッチング電源装置の入出力特性を示す図である。
【符号の説明】
３１ 交流電源
３２ 全波整流回路
３３ コイル
３４ ＮＭＯＳ
３５ ダイオード
３７ コンデンサ
４０，６０，７０，８０，９０，１００，１１０，１２０
スイッチング制御部
４６，１２１ スイッチング周波数検出部
５２，６１，７１，８１，９１，１０１
出力変更部
１１１ タイマ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a switching power supply device. In place It is related.
[0002]
[Prior art]
FIG. 23 is a block diagram showing a conventional switching power supply device.
This switching power supply device is a power factor correction circuit that generates a DC output voltage, and is a full-wave rectifier circuit 2 that receives an AC signal from an AC power supply 1, a coil 5, a diode 6, a capacitor 7, and an N-channel type. A MOSFET (hereinafter referred to as NMOS) 8 and a resistor 9 are provided.
[0003]
An AC voltage generated by the AC power supply 1 is input to the full-wave rectifier circuit 2. The full-wave rectifier circuit 2 is composed of a diode that is bridge-connected between terminals of the AC power supply 1 and rectifies the AC voltage to generate a pulsating voltage.
In a set state, the driver 16 outputs a high level (hereinafter referred to as “H”) to turn on the NMOS 8. When the NMOS 8 is turned on, a switching current flows in the order from the positive electrode of the full-wave rectifier circuit 2 to the coil 5, the NMOS 8, the resistor 9, and the negative electrode of the full-wave rectifier circuit 2. The switching current is a current having a slope corresponding to the pulsating voltage, and increases with time. The slope depends on the voltage value of the pulsating voltage. Energy is stored by this switching current flowing through the coil 5.
[0004]
The resistor 9 generates a voltage corresponding to the switching current and supplies it to the comparator 17. When the voltage supplied from the resistor 9 reaches the reference value, the comparator 17 outputs “H” and supplies it to the reset terminal (R) of the driver 16. As a result, the driver 16 is reset, and the driver 16 outputs a low level (hereinafter referred to as “L”). "L" output from the driver 16 is applied to the gate of the NMOS 8, and the NMOS 8 is turned off.
[0005]
When the NMOS 8 is turned off, the energy stored in the coil 5 is added to the pulsating voltage and passes through the diode 6. Thereby, the capacitor 7 is charged. The capacitor 7 is a smoothing capacitor, and the capacitor 7 is charged with a voltage boosted higher than the peak value of the pulsating voltage generated by the full-wave rectifier circuit 2. The charging voltage of the capacitor 7 is supplied as a DC output voltage Vo to a load (not shown).
[0006]
Resistors 10 and 11 connected in series between both electrodes of the capacitor 7 generate a voltage signal corresponding to the DC output voltage Vo. The error amplifier 18 compares the voltage signal generated by the resistors 10 and 11 with the voltage generated by the power source 19 and outputs a voltage corresponding to the error. The voltage output from the error amplifier 18 is input to one input terminal of the multiplier circuit 20.
The resistors 3 and 4 connected in series between the positive electrode and the negative electrode of the full-wave rectifier circuit 2 divide the pulsating voltage output from the full-wave rectifier circuit 2 and apply the divided voltage to the other input terminal of the multiplier circuit 20. .
[0007]
The multiplication circuit 20 multiplies the voltage supplied from the resistors 3 and 4 and the voltage supplied from the error amplifier 18 and supplies the multiplication result to the comparator 17. The multiplication result output from the multiplication circuit 20 becomes the reference value of the comparator 17.
[0008]
The coil 12 that is electromagnetically coupled to the coil 5 generates a flyback voltage during the release period of flyback energy from the coil 5, and the voltage generated in the coil 12 is input to the input terminal (+) of the comparator 14. The The comparator 14 compares the reference voltage generated by the DC power supply 15 with the voltage generated in the coil 12, and outputs “H” when the voltage generated in the coil 12 is equal to or higher than the reference voltage. Next, when the release of flyback energy from the coil 5 is completed, the voltage generated in the coil 12 is attenuated, and the comparator 14 outputs “L” when the generated voltage of the coil 12 is lower than the reference voltage. To do. As a result, the driver 16 is set and the NMOS 8 is turned on again.
[0009]
Thereafter, the same operation is repeated, and the capacitor 7 is charged to a constant voltage.
That is, the timing for turning on and off the NMOS 8 is set so that the DC output voltage Vo is constant. Further, the temporal transition of the peak value of the switching current flowing through the NMOS 8 becomes similar to the waveform of the pulsating voltage generated by the full-wave rectifier circuit 2, and the power factor is improved.
[0010]
[Problems to be solved by the invention]
The problem of the conventional switching power supply device will be described with reference to FIG.
FIG. 24 is a diagram showing input / output characteristics of the switching power supply device of FIG.
In the conventional switching power supply device of FIG. 23, the NMOS 8 is turned on with the driver 16 set, and energy is stored in the coil 5 during that period. The DC output voltage Vo is set by the energy accumulated in the coil 5. The timing at which the NMOS 8 is turned off is set so that the DC output voltage Vo becomes a constant value.
[0011]
Here, when the input voltage input from the AC power supply 1 is low, the peak value Vi of the pulsating voltage output from the full-wave rectifier circuit 2 as shown in FIG. peak However, the switching power supply device controls the DC output voltage Vo to be constant. Therefore, the energy for boosting to the DC output voltage Vo increases. Therefore, the switching current flowing through the coil 5 and the NMOS 8 is increased, the power loss is increased, and the efficiency is lowered.
[0012]
The present invention has been made in view of the present situation as described above, and is a switching power supply device that can prevent a decrease in efficiency even when input conditions or output conditions change. Place The purpose is to provide.
[0013]
[Means for Solving the Problems]
In order to achieve the above object, a switching power supply device according to a first aspect of the present invention is connected to a coil and a rectifier circuit that rectifies an alternating current to generate a pulsating voltage, and repeatedly turns on, off, and on. A switching element that accumulates energy by flowing a current of a slope corresponding to the pulsating voltage to the coil during the ON period, and interrupts the current during the OFF period, and to the coil during the ON period. An output circuit that converts the stored energy into a DC output voltage and outputs it to a load; detects that the energy has been released from the coil; turns on the switching element; and sets an ON period of the switching element A control circuit for generating a control signal to be switched, and a switching frequency detector for detecting a switching frequency of the switching element that is repeatedly turned on and off , An output changing unit for changing the DC output voltage by changing the control signals in response to the detected switching frequency And the control circuit includes a feedback circuit that generates a feedback signal reflecting the DC output voltage output from the output circuit, and a control signal generation unit that generates the control signal based on the feedback signal. The output changing unit changes the control signal by changing the feedback signal according to the detected switching frequency. It is characterized by that.
[0014]
By adopting such a configuration, the switching element is repeatedly turned on and off based on the control signal. When the switching element is turned on, a current having a slope corresponding to the pulsating voltage flows through the coil, and when the switching element is turned off, the current flowing through the coil is interrupted. When current flows through the coil, energy is stored in the coil, and the output circuit generates a DC output voltage from the energy stored in the coil. Here, the output changing circuit changes the control signal according to the switching frequency of the switching element, and changes the DC output voltage generated by the output circuit.
Therefore, when the input condition or the output condition is changed and the switching frequency of the switching element is changed, the DC output signal is changed according to the change of the switching frequency. For this reason, it is possible to avoid unnecessary boosting. In addition, the current flowing through the switching element can be reduced, and a reduction in efficiency can be prevented.
[0016]
In this case, the output changing unit changes the control signal according to the detected switching frequency so that the DC output voltage is higher when the switching frequency is higher than when the switching frequency is low. Also good. In this way, for example, when the switching frequency decreases due to a decrease in input voltage or a heavy load, the DC output voltage decreases, and when the switching frequency increases due to a light input increase or load, DC output voltage increases. That is, the DC output voltage can be controlled according to the input / output conditions, and the efficiency can be increased.
[0017]
On the other hand, the output changing unit may change the DC output voltage stepwise according to the detected change of the switching frequency.
Conversely, the output changing unit may change the DC output voltage gently in accordance with the detected change in the switching frequency.
In this case, the DC output voltage may have both an upper limit value and a lower limit value, or either an upper limit value or a lower limit value.
[0018]
The output changing unit may change the DC output voltage along a predetermined function according to the detected change in the switching frequency.
Furthermore, the output changing unit may add hysteresis to the DC output voltage that is changed according to the switching frequency.
The output changing unit may further include timer means for delaying a timing at which the DC output voltage is changed by a predetermined time.
[0019]
Meanwhile, the switching frequency detection unit detects a switching frequency based on a one-shot pulse generation circuit that generates a pulse having a predetermined width each time the switching element is turned on, and a pulse generated by the one-shot pulse generation circuit. And a signal generation circuit that generates a signal indicating the switching frequency.
In this case, the signal converting circuit may generate a signal indicating the switching frequency by smoothing a pulse generated by the one-shot pulse generating circuit.
[0020]
Further, the switching frequency detecting unit extracts an off-period extracting circuit that extracts a period in which the switching element is off and indicates an output signal, and an off-period according to the output signal of the off-period extracting circuit. And a signal conversion circuit that generates a signal to be displayed.
[0021]
In this case, the signal converting circuit may generate a signal indicating the off period by smoothing the output signal of the off period extracting circuit.
[0022]
The switching frequency detection unit detects an average value of the switching frequency of the switching element in each cycle of the pulsating voltage, and the output change unit controls the control according to the detected average value of the switching frequency. The DC output voltage may be changed by changing a signal.
The switching frequency detection unit detects a maximum value of the switching frequency of the switching element in each cycle of the pulsating voltage, and the output changing unit controls the control according to the detected maximum value of the switching frequency. The DC output voltage may be changed by changing a signal.
[0023]
The switching frequency detection unit detects a minimum value of the switching frequency of the switching element in each cycle of the pulsating voltage, and the output change unit controls the control according to the detected minimum value of the switching frequency. The DC output voltage may be changed by changing a signal.
[0024]
Further, the switching frequency detection unit detects a switching frequency of the switching element at a predetermined phase in each cycle of the pulsating voltage, and the output change unit detects the control signal according to the detected switching frequency. The DC output voltage may be changed by changing.
[0028]
DETAILED DESCRIPTION OF THE INVENTION
[First Embodiment]
FIG. 1 is a configuration diagram showing a switching power supply device according to a first embodiment of the present invention. FIG. 2 is a circuit diagram showing a configuration example of the switching frequency detector 46 in FIG. FIG. 3 is a circuit diagram showing the output changing unit 52 in FIG. FIG. 4 is a diagram showing input / output characteristics of the switching power supply device of FIG.
[0029]
This switching power supply device includes a full-wave rectifier circuit 32 connected to an AC power supply 31, a coil 33, an N-channel MOS transistor (hereinafter referred to as NMOS) 34 as a switching element, a diode 35, a resistor 36, A capacitor 37 and a switching control unit 40 are provided.
[0030]
The full-wave rectifier circuit 32 includes four diodes 32a, 32b, 32c, and 32d that are bridge-connected to the AC power supply 31. One end of the coil 33 is connected to the positive electrode of the full-wave rectifier circuit 32, and the drain of the NMOS 34 and the anode of the diode 35 are connected to the other end of the coil 33.
A resistor 36 is connected between the negative electrode of the full-wave rectifier circuit 32 and the source of the NMOS 34. The resistor 36 converts a switching current flowing through the coil 33 when the NMOS 34 is turned on into a voltage, and outputs the voltage from a connection point NA between the source of the NMOS 34 and the resistor 36.
[0031]
A capacitor 37 is connected between the cathode of the diode 35 and the negative electrode of the full-wave rectifier circuit 32. The capacitor 37 is an element that stores a DC output voltage Vo supplied to a load (not shown). The negative electrode of the full wave rectifier circuit 32 is grounded. This switching power supply device is a power factor correction circuit, and the switching control unit 40 sets the timing for turning on and off the NMOS 34.
[0032]
The switching controller 40 includes resistors 41, 42, 43, 44, a coil 45, a switching frequency detector 46, a resistor 47, a comparator 48, a DC power supply 49, a driver 50, an error amplifier 51, and the like. , An output changing unit 52, a multiplication circuit 53, and a comparator 54 are provided.
[0033]
The resistor 41 and the resistor 42 are connected in series between the positive electrode and the negative electrode of the full-wave rectifier circuit 32. The resistors 41 and 42 generate a voltage signal obtained by dividing the pulsating voltage output from the full-wave rectifier circuit 32 from the connection point NB between the resistors 41 and 42. The resistor 43 and the resistor 44 are connected in series between both electrodes of the capacitor 37, generate a voltage signal obtained by dividing the DC output voltage Vo charged by the capacitor 37, and a connection point NC between the resistor 43 and the resistor 44. Output from.
[0034]
The coil 45 is electromagnetically coupled to the coil 33 via the core. One end of the coil 45 is grounded, and the other end of the coil 45 is connected to one end of the resistor 47. The other end of the resistor 47 is connected to one input terminal (+) of the comparator 48. A DC power source 49 is connected to the other input terminal (−) of the comparator 48.
[0035]
The output terminal of the comparator 48 is connected to the set terminal (S) of the driver 50 formed by, for example, a reset set flip-flop. The output terminal Q of the driver 50 is connected to the gate of the NMOS 34. The driver 50 forms a control circuit 40A in combination with the coil 45, the resistor 47, the comparator 48, and the comparator 54, and generates a control signal S50 that sets the timing for turning on and off the NMOS 34.
[0036]
For example, as shown in FIG. 2, the switching frequency detector 46 includes an odd-numbered inverter 46a connected in series to the output terminal Q of the driver 50, a two-input AND circuit 46b, a resistor 46c, a resistor 46d, and a capacitor 46e. And.
The output terminal of the final-stage inverter 46a among the odd-numbered inverters 46a is connected to one input terminal of the AND circuit 46b. The output terminal of the driver 50 is directly connected to the other input terminal of the AND circuit 46b. The output terminal of the AND circuit 46b is connected to one end of the resistor 46c.
[0037]
The other end of the resistor 46c is connected to one end of the resistor 46d and one electrode of the capacitor 46e. The other electrode of the capacitor 46e and the other end of the resistor 46d are grounded. In such a switching frequency detector 46, the odd-numbered inverters 46a serve as delay elements, and the AND circuit 46b generates a one-shot pulse each time the driver 50 generates the control signal S50 of “H”.
[0038]
The resistor 46c and the resistor 46d divide the voltage of the one-shot pulse and smooth the capacitor 46e for charging. Therefore, the switching frequency detector 46 charges a voltage corresponding to the switching frequency at which the NMOS 34 is turned on / off. A connection point between the capacitor 46e, the resistor 46c, and the resistor 46d serves as an output terminal of the switching frequency detector 46, and the charging voltage of the capacitor 46e is output as a frequency detection signal S46 indicating the switching frequency.
[0039]
As shown in FIG. 3, the output changing unit 52 can be constituted by, for example, a DC power supply 52a and an adder 52b. The positive electrode of the DC power supply 52a is connected to one input terminal of the adder 52b. The other input terminal of the adder 52 b is connected to the output terminal of the switching frequency detector 46. The output terminal of the adder 52 b is connected to one input terminal (−) of the error amplifier 51.
[0040]
A connection point NB between the resistor 41 and the resistor 42 and an output terminal of the error amplifier 51 are connected to each input terminal of the multiplication circuit 53. The output terminal of the multiplier circuit 53 is connected to one input terminal (−) of the comparator 54. The other input terminal (+) of the comparator 54 is connected to a connection point NA between the source of the NMOS 34 and the resistor 36. The output terminal of the comparator 54 is connected to the reset terminal (R) of the driver 50.
Next, the operation of the switching power supply device shown in FIGS. 1 to 3 will be described with reference to FIG.
[0041]
The AC power supply 31 generates a sinusoidal AC voltage, for example. The full-wave rectification circuit 32 performs full-wave rectification on the AC voltage and converts it into a pulsating voltage. The driver 50 in the switching control circuit 40 generates a high-level (hereinafter referred to as “H”) control signal S50 in a set state, and supplies it to the gate of the NMOS 34. As a result, the NMOS 34 is turned on. When the NMOS 34 is turned on, a switching current having a slope corresponding to the pulsating voltage flows from the positive electrode of the full-wave rectifier circuit 32 in the order of the coil 33, the NMOS 34, the resistor 36, and the negative electrode of the full-wave rectifier circuit 32. Energy is stored by the switching current flowing through the coil 33.
[0042]
The switching current increases with time, and its slope depends on the instantaneous value of the pulsating voltage. The resistor 36 generates a voltage corresponding to the switching current and applies it to the input terminal (+) of the comparator 54. The comparator 54 outputs “H” when the voltage supplied from the resistor 36 reaches the determination reference value input to the input terminal (−) at that time, and outputs the reset terminal (R ). As a result, the driver 50 is reset. The reset driver 50 sets the control signal S50 to a low level (hereinafter referred to as “L”). The “L” control signal S50 is applied to the gate of the NMOS 34, and the NMOS 34 is turned off.
[0043]
When the NMOS 46 is turned off, the energy stored in the coil 33 is added to the pulsating voltage and passes through the diode 35. Thereby, the capacitor 37 is charged. The capacitor 37 is charged with a boosted voltage that is higher than the peak value of the pulsating voltage generated by the full-wave rectifier circuit 32. The charging voltage of the capacitor 37 is supplied to a load (not shown) as a DC output voltage Vo.
[0044]
During the period in which the NMOS 34 is turned off and the coil 33 is releasing flyback energy, a flyback voltage is generated in the coil 45 that is electromagnetically coupled to the coil 33, and the voltage generated in the coil 45 is supplied to the comparator 48. Input to the input terminal (+). The comparator 48 compares the reference voltage generated by the DC power supply 49 with the voltage generated in the coil 45, and outputs “H” when the voltage generated in the coil 45 is equal to or higher than the reference voltage. When the release of flyback energy from the coil 33 is completed, the voltage generated in the coil 45 is attenuated. The comparator 48 outputs “L” when the voltage generated in the coil 45 becomes equal to or lower than the reference voltage generated by the DC power supply 49. As a result, the driver 50 is set and the NMOS 34 is turned on again.
[0045]
As described above, the NMOS 34 is repeatedly turned on and off, and the capacitor 37 is charged with the boosted DC output voltage Vo.
[0046]
Unlike the conventional switching power supply device of FIG. 23, the switching power supply device of FIG. A control signal S50 output from the driver 50 is input to the switching frequency detector 46. In a state where the control signal S50 is “L” and the NMOS 34 is turned off, “H” is input to one input terminal of the AND circuit 46b from the inverter 46a in the final stage among the inverters 46a in the odd stages. At the same time, the “L” control signal S50 is input to the other input terminal. Therefore, the AND circuit 46b outputs “L”.
[0047]
When the driver 50 is set and the control signal S50 transits to “H”, the output signal of the AND circuit 46b to which the “H” control signal S50 is inputted transits from “L” to “H”. The odd-numbered inverter 46a propagates with a delay in the transition of the control signal S50. Therefore, the output signal of the last-stage inverter 46a among the odd-numbered inverters 46a changes to “L” with a delay corresponding to the total delay time of the inverter 46a. When the output signal of the final stage inverter 46a transits to "L", the output signal of the AND circuit 46b becomes "L" again. The resistor 46c and the resistor 46d divide the output signal of the AND circuit 46b and smooth the capacitor 46e for charging.
[0048]
That is, every time the control signal S50 becomes “H”, the AND circuit 46b outputs a one-shot pulse, and the capacitor 46e is charged with the voltage of the pulse smoothed. Therefore, the switching frequency detector 46 detects the switching frequency of the NMOS 34 that is repeatedly turned on and off, and charges the capacitor 46e with a voltage corresponding to the switching frequency. The charging voltage of the capacitor 46e is given to the output changing unit 52 as a frequency detection signal S46 indicating the switching frequency.
[0049]
The adder 52b in the output changing unit 52 obtains a sum between the frequency detection signal S46 given from the capacitor 46e of the switching frequency detecting unit 46 and the reference voltage given from the DC power source 52a, and a voltage indicating this sum The signal S52 is output. The voltage signal S52 is a result of comparing the switching frequency at that time with a predetermined value.
[0050]
The voltage signal S52 output from the adder 52b of the output changing unit 52 is input to the input terminal (+) of the error amplifier 51. The voltage signal generated by the resistor 43 and the resistor 44 is input to the input terminal (−) of the error amplifier 51 from the connection point NC. The voltage signals generated by the resistors 43 and 44 correspond to the DC output voltage Vo. The error amplifier 51 obtains a difference between the voltage signal S52 given from the adder 52b and the voltage signal given from the connection point NC, and gives the difference to the multiplication circuit 53 as a feedback signal S51.
[0051]
A pulsating voltage divided by the resistor 41 and the resistor 42 is input to the multiplier circuit 53. The multiplication circuit 53 multiplies the feedback signal S51 given from the error amplifier 51 and the divided pulsating voltage, and gives an output signal S53 as a multiplication result to the input terminal (−) of the comparator. The output signal S53 of the multiplier circuit 53 is similar to the pulsating voltage generated by the full-wave rectifier circuit 32. This output signal S53 becomes a reference value for determination of the comparator 54.
[0052]
In the switching power supply device provided with the switching frequency detection unit 46 and the output change unit 52 as described above, the DC output voltage Vo changes, for example, when the input voltage changes or the load weight changes. The reason will be described below.
For example, when the input voltage input from the AC power supply 31 increases, the peak value Vi of the pulsating voltage output from the full-wave rectifier circuit 32. peak Also gets higher. As the pulsating voltage rises, the slope of the switching current that flows when the NMOS 34 is turned on increases. When the slope of the switching current increases, the voltage generated by the resistor 36 quickly reaches the determination reference value. As a result, the timing at which the output signal of the comparator 54 transitions to “H” is accelerated. Therefore, the timing for turning off the NMOS 34 is accelerated.
[0053]
As the switching frequency of the NMOS 34 increases, the frequency detection signal S46 output from the switching frequency detector 46 increases in proportion thereto. The voltage signal S52 output from the output changing unit 52 also increases. As a result, the feedback signal S51 output from the error amplifier 51 increases, and the level of the output signal of the multiplication circuit 53 increases. In the comparator 54 that inputs the output signal of the multiplier circuit 53 as a determination reference value, the timing at which the output signal transitions to “H” is delayed. As a result, the timing at which the driver 50 is reset is delayed, and the timing at which the NMOS 34 is turned off is delayed. That is, the time during which the switching current is flowing increases. Therefore, the energy stored in the coil 33 increases and the DC output voltage Vo increases.
[0054]
Conversely, when the input voltage from the AC power supply 31 is lowered, the switching frequency of the NMOS 34 is once lowered. As a result, the frequency detection signal S46 output from the switching frequency detection unit 46 drops, and the voltage signal S52 output from the output change unit 52 also decreases. As a result, the feedback signal S51 output from the error amplifier 51 decreases, and the level of the output signal of the multiplier circuit 53 decreases. As the level of the output signal of the multiplier circuit 53 is lowered, the timing at which the output signal of the comparator 54 transitions to “H” is accelerated, and the timing at which the NMOS 34 is turned off is accelerated. Accordingly, the time during which the switching current is flowing is reduced. Therefore, the energy stored in the coil 33 is reduced, and the DC output voltage Vo is lowered.
[0055]
Therefore, the peak value Vi of the pulsating voltage output from the full-wave rectifier circuit 32 in accordance with the input voltage input from the AC power supply 31. peak Changes linearly, and the DC output voltage Vo changes linearly as shown in FIG. When the input voltage is low, the DC output voltage Vo is low, and when the input voltage is high, the DC output voltage Vo is high.
[0056]
On the other hand, when the load receiving the DC output voltage Vo becomes heavy, the DC output voltage Vo tends to decrease due to the discharge, and the feedback signal S51 output from the error amplifier 51 increases. As a result, the level of the output signal of the multiplication circuit 53 increases, and the timing at which the output signal of the comparator 54 transitions to “H” is delayed. Therefore, the switching frequency of the NMOS 34 is lowered.
When the switching frequency is lowered, the output voltage of the switching frequency detector 46 is lowered, and the output voltage of the output changing unit 52 is also lowered. For this reason, the reference voltage of the error amplifier 51 is lowered, and the DC output voltage Vo is lowered.
[0057]
On the contrary, when the load that receives the supply of the DC output voltage Vo becomes lighter, the DC output voltage Vo tries to increase, and the feedback signal S51 output from the error amplifier 51 decreases. As a result, the level of the output signal of the multiplication circuit 53 decreases, and the timing at which the output signal of the comparator 54 transitions to “H” is accelerated. Therefore, the switching frequency of the NMOS 34 is increased.
As the switching frequency increases, the output voltage of the switching frequency detector 46 increases and the output voltage of the output changer 52 also increases. For this reason, the reference voltage of the error amplifier 51 is increased, and the DC output voltage Vo is increased.
[0058]
As described above, the switching power supply device of this embodiment has the following advantages.
(1) Since the switching frequency detecting unit 46 and the output changing unit 52 are provided and the reference value given to the input terminal (−) of the error amplifier 51 is changed according to the switching frequency of the NMOS 34, the AC power supply 31 is generated. When the AC voltage to be applied is low, the DC output voltage Vo can be reduced, and when the AC voltage is high, the DC output voltage Vo can be increased. Similarly, the DC output voltage Vo can be increased when the load is light, and the DC output voltage Vo can be decreased when the load is heavy. That is, the DC output voltage Vo can be adjusted according to the input / output conditions. Therefore, the boost energy can be suppressed, the switching current can be reduced, and the efficiency can be improved.
(2) The DC output voltage Vo can be changed gently according to the switching frequency.
[0059]
[Second Embodiment]
FIG. 5 is a block diagram showing a switching power supply device according to the second embodiment of the present invention. Elements common to those in FIG. 1 showing the first embodiment are given common reference numerals. Yes. FIG. 6 is a circuit diagram showing a configuration example of the output changing unit 61 in FIG. FIG. 7 is a diagram showing input / output characteristics of the switching power supply device of FIG.
[0060]
In this switching power supply device, the switching control unit 40 in the switching power supply device of the first embodiment is changed to a switching control unit 60. The switching control unit 60 is obtained by replacing the output changing unit 52 of the switching control unit 40 with an output changing unit 61, and the other configuration is the same as that of the switching control unit 40.
[0061]
The output changing unit 61 includes a DC power supply 61a, an adder 61b, a DC power supply 61c, a Zener diode 61d, a resistor 61e, and diodes 61f and 61g.
The DC power supply 61a is connected to one input terminal of the adder 61b. A frequency detection signal S46 indicating the switching frequency of the NMOS 34 is input from the switching frequency detector 46 to the other input terminal of the adder 61b. The output terminal of the adder 61b is connected to one end of the resistor 61e. The other end of the resistor 61e is connected to the cathode of the Zener diode 61d and to the anode of the diode 61g. The DC power supply 61c is connected to the anode of the diode 61f. The cathodes of the diodes 61g and 61f are connected to the input terminal (+) of the error amplifier 51. The anode of the Zener diode 61d is grounded.
[0062]
Next, the operation of this switching power supply device will be described.
The AC power supply 31 generates a sinusoidal AC voltage as in the first embodiment, and the full-wave rectification circuit 32 performs full-wave rectification on the AC voltage to convert it into a pulsating voltage. In response to the pulsating voltage, this switching power supply basically operates in the same manner as the switching power supply of the first embodiment. That is, the driver 50 in the switching control unit 60 generates a control signal S50 of “H” in the set state, turns on the NMOS 34, and causes a switching current to flow through the coil 33, the NMOS 34, and the resistor 36. Energy is stored by the switching current flowing through the coil 33.
[0063]
The resistor 36 generates a voltage corresponding to the switching current and applies it to the input terminal (+) of the comparator 54. The comparator 54 outputs “H” when the voltage supplied from the resistor 36 reaches the determination reference value input to the input terminal (−) at that time, and outputs the reset terminal (R ). As a result, the driver 50 is reset. The reset driver 50 sets the control signal S50 to “L”. The “L” control signal S50 is applied to the gate of the NMOS 34, and the NMOS 34 is turned off.
[0064]
When the NMOS 46 is turned off, the energy stored in the coil 33 is added to the pulsating voltage, passes through the diode 35, and is charged in the capacitor 37. The capacitor 37 is charged with the boosted DC output voltage Vo.
[0065]
A flyback voltage is generated in the coil 45 while the coil 33 is releasing flyback energy, and the voltage generated by the coil 45 is input to the input terminal (+) of the comparator 48. The comparator 48 compares the reference voltage generated by the DC power supply 49 with the voltage generated in the coil 45, and outputs “H” when the voltage generated in the coil 45 is equal to or higher than the reference voltage. When the release of flyback energy from the coil 33 is completed, the voltage generated in the coil 45 is attenuated. The comparator 48 outputs “L” when the voltage generated in the coil 45 becomes equal to or lower than the reference voltage generated by the DC power supply 49. As a result, the driver 50 is set and the NMOS 34 is turned on again.
[0066]
As described above, the NMOS 34 is turned on and off, and the capacitor 37 is charged with the boosted DC output voltage Vo.
On the other hand, the switching frequency detection unit 46 operates in the same manner as in the first embodiment, and charges the capacitor 46e with a voltage corresponding to the switching frequency of the NMOS 34 based on the control signal S50 output from the driver 50, and uses the charging voltage. It outputs to the output change part 61 as frequency detection signal S46 which shows a switching frequency.
The adder 61b in the output changing unit 61 obtains the sum of the frequency detection signal S46 given from the switching frequency detection unit 46 and the reference voltage given from the DC power supply 61a, and supplies the sum to the input terminal (−) of the error amplifier 51. Output.
[0067]
Here, the DC power supply 61c sets a minimum value for the output signal of the adder 61b. That is, even if the output signal of the adder 61b decreases and falls below the voltage generated by the DC power supply 61c, the DC power supply 61c changes the voltage at the input terminal (+) of the error amplifier 51 to the voltage generated by the DC power supply 61c. Fix it.
[0068]
On the other hand, the Zener diode 61d sets an upper limit value for the output signal of the adder 61b. That is, when the output signal of the adder 61b rises, the Zener diode 61d breaks down, and the voltage at the input terminal (+) of the error amplifier 51 is fixed to the breakdown voltage of the Zener diode 61d.
The output signal of the adder 61b whose upper limit or lower limit is set by the DC power supply 61c and the Zener diode 61d is the voltage signal S61 output by the output changing unit 61.
A voltage signal obtained by dividing the DC output voltage Vo is input to the input terminal (−) of the error amplifier 51 from the connection point NC. The error amplifier 51 obtains a difference between the voltage signal S61 given from the output change circuit 61 and the voltage signal given from the connection point NC, and gives it to the multiplication circuit 53 as a feedback signal S51.
A pulsating voltage divided by the resistor 41 and the resistor 42 is input to the multiplier circuit 53. The multiplication circuit 53 multiplies the feedback signal S51 given from the error amplifier 51 and the divided pulsating voltage, and gives the output signal of the multiplication result to the input terminal (−) of the comparator. The output signal of the multiplier circuit 53 becomes a reference value for determination of the comparator 54.
[0069]
The output signal of the multiplier circuit 53 changes according to the switching frequency of the NMOS 34. Therefore, the timing at which the output signal of the comparator 54 transitions to “H” varies depending on the switching frequency, and the timing at which the driver 50 is reset varies. As a result, the timing at which the NMOS 34 is turned off is changed, the energy accumulated in the coil 33 is changed, and the DC output voltage Vo is controlled to change.
For example, when the input voltage input from the AC power supply 31 increases, the peak value Vi of the pulsating voltage output from the full-wave rectifier circuit 32. peak Also gets higher. As the pulsating voltage increases, the voltage generated by the resistor 36 quickly reaches the determination reference value. As a result, the timing at which the output signal of the comparator 54 transitions to “H” is accelerated. Therefore, the timing at which the NMOS 34 is turned off is accelerated.
[0070]
When the timing at which the NMOS 34 is turned off is accelerated and the switching frequency of the NMOS 34 is increased, the frequency detection signal S46 output from the switching frequency detector 46 is increased in proportion thereto.
[0071]
As the frequency detection signal S46 increases, the output signal of the adder 61b in the output changing unit 61 increases. Even if the frequency detection signal S46 increases, if the output signal of the adder 61b is fixed to the upper limit value or the lower limit value, the voltage signal S61 output by the output changing unit 61 does not change. When the upper limit value or the lower limit value is not fixed, the voltage signal S61 output from the output changing unit 61 increases.
[0072]
As the voltage signal S61 changes and becomes higher, the feedback signal S51 output from the error amplifier 51 also increases. When the feedback signal S51 increases, the level of the output signal of the multiplication circuit 53 increases.
[0073]
In the comparator 54 that inputs the output signal of the multiplier circuit 53 as a determination reference value, the timing at which the output signal transitions to “H” is delayed. As a result, the timing at which the driver 50 is reset is delayed, and the timing at which the NMOS 34 is turned off is delayed. Therefore, the time during which the switching current is flowing increases. Therefore, the energy stored in the coil 33 increases and the DC output voltage Vo increases. When the voltage signal S61 output from the output changing unit 61 does not change, the output signal of the multiplication circuit 53 does not change and the DC output voltage Vo does not change.
[0074]
When the input voltage input from the AC power supply 31 decreases, the switching frequency of the NMOS 34 temporarily decreases. As a result, the frequency detection signal S46 output by the switching frequency detector 46 drops.
[0075]
As the frequency detection signal S46 falls, the output signal of the adder 61b in the output changing unit 61 falls. Even if the frequency detection signal S46 drops, if the output signal of the adder 61b is fixed to the upper limit value or the lower limit value, the voltage signal S61 output by the output changing unit 61 does not change. When the upper limit value or the lower limit value is not fixed, the voltage signal S61 output from the output changing unit 61 drops.
[0076]
When the voltage signal S61 changes and becomes low, the feedback signal S51 output from the error amplifier 51 also decreases. When the feedback signal S51 decreases, the level of the output signal of the multiplier circuit 53 decreases.
[0077]
In the comparator 54 that inputs the output signal of the multiplier circuit 53 as a determination reference value, the timing at which the output signal transitions to “H” is accelerated. As a result, the timing at which the driver 50 is reset is accelerated, and the timing at which the NMOS 34 is turned off is accelerated. Therefore, the time during which the switching current flows is reduced. Therefore, the energy stored in the coil 33 is reduced and the DC output voltage Vo is lowered. When the voltage signal S61 output from the output changing unit 61 does not change, the output signal of the multiplication circuit 53 does not change and the DC output voltage Vo does not change.
[0078]
Therefore, the peak value of the pulsating voltage output from the full-wave rectifier circuit 32 changes linearly according to the input voltage input from the AC power supply 31, but the DC main voltage Vo is the upper limit as shown in FIG. Value and lower limit. When the input voltage is low, the DC output voltage Vo is low, and when the input voltage is high, the DC output voltage Vo is high.
[0079]
On the other hand, when the load receiving the supply of the DC output voltage Vo becomes heavy, the DC output voltage Vo tends to decrease, and the feedback signal S51 output from the error amplifier 51 increases. As a result, the level of the output signal of the multiplication circuit 53 increases, and the timing at which the output signal of the comparator 54 transitions to “H” is delayed. Therefore, the switching frequency of the NMOS 34 is lowered.
When the switching frequency is lowered, the output voltage of the switching frequency detector 46 is lowered, and the output voltage of the output changing unit 61 is also lowered. Therefore, since the reference voltage of the error amplifier 51 is lowered, the DC output voltage Vo is also lowered. When the voltage signal S61 output from the output changing unit 61 does not change, the output signal of the multiplication circuit 53 does not change and the DC output voltage Vo does not change.
[0080]
On the contrary, when the load that receives the supply of the DC output voltage Vo becomes lighter, the DC output voltage Vo tries to increase, and the feedback signal S51 output from the error amplifier 51 decreases. As a result, the level of the output signal of the multiplication circuit 53 decreases, and the timing at which the output signal of the comparator 54 transitions to “H” is accelerated. Therefore, the switching frequency of the NMOS 34 is increased.
As the switching frequency increases, the output voltage of the switching frequency detector 46 increases and the output voltage of the output changer 61 also increases. Therefore, since the reference voltage of the error amplifier 51 is increased, the DC output voltage Vo is also increased. When the voltage signal S61 output from the output changing unit 61 does not change, the output signal of the multiplication circuit 53 does not change and the DC output voltage Vo does not change.
[0081]
As described above, the switching power supply according to the present embodiment has the same advantages (1) and (2) as the switching power supply according to the first embodiment, and further has the following (3). Can be expected.
[0082]
(3) Since an upper limit value and a lower limit value are provided for the DC output voltage Vo controlled by changes in input / output conditions, it is possible to prevent the DC output voltage Vo from changing more than necessary even if an unexpected situation occurs. . Therefore, the reliability of the switching power supply device can be ensured and the safety against the load can be ensured.
[0083]
[Third Embodiment]
FIG. 8 is a block diagram showing a switching power supply apparatus according to the third embodiment of the present invention. Elements common to those in FIG. 1 showing the first embodiment are denoted by common reference numerals. Yes. FIG. 9 is a circuit diagram showing a configuration example of the output changing unit 71 in FIG. FIG. 10 is a diagram showing input / output characteristics of the switching power supply device of FIG.
[0084]
In this switching power supply device, the switching control unit 40 in the switching power supply device of the first embodiment is changed to a switching control unit 70. The switching control unit 70 is configured by replacing the output changing unit 52 of the switching control unit 40 with an output changing unit 71, and the other configuration is the same as that of the switching control unit 40.
[0085]
The output changing unit 71 includes a DC power source 71a and a comparator 71b.
The DC power supply 71a is connected to one input terminal (−) of the comparator 71b. A frequency detection signal S46 corresponding to the switching frequency is supplied from the switching frequency detector 46 to the other input terminal (+) of the comparator 71b.
[0086]
One end of a resistor 71c is connected to the output terminal of the comparator 71b. The other end of the resistor 71c is connected to the cathode of a diode 71d. One end of the diode 71d is connected to the resistor 71e connected to the DC power supply 71f and the input terminal (+) of the error amplifier 51.
[0087]
Next, the operation of this switching power supply device will be described.
The AC power supply 31 generates a sinusoidal AC voltage, and the full-wave rectification circuit 32 performs full-wave rectification on the AC voltage to convert it into a pulsating voltage. In response to the pulsating voltage, this switching power supply device repeatedly turns the NMOS 34 on and off, charges the DC output voltage Vo to the capacitor 37 and supplies it to the load. The basic operation of charging the capacitor 37 with the DC output voltage Vo is the same as in the first and second embodiments.
[0088]
The switching frequency detector 46 charges the capacitor 46e with a voltage corresponding to the switching frequency of the NMOS 34 based on the control signal S50 output from the driver 50, and outputs the charging voltage as a frequency detection signal S46 indicating the switching frequency. To 71.
[0089]
The comparator 71b in the output changing unit 71 compares the frequency detection signal S46 given from the switching frequency detection unit 46 with the reference voltage given from the DC power source 71a. When the signal S46 is higher than the reference voltage supplied from the DC power supply 71a, the comparator 71b outputs “H”, so that the diode 71d is turned off. In this case, the resistor 71e generates a voltage corresponding to the voltage generated by the DC power supply 71f and applies it to the input terminal (+) of the error amplifier 51.
[0090]
Conversely, when the frequency detection signal S46 provided from the switching frequency detector 46 is low, the comparator 71b outputs “L”. In this case, the diode 71d is turned on. As a result, the voltage at the input terminal (+) of the error amplifier 51 decreases. That is, the voltage signal S71 output from the output changing unit 71 changes in two stages according to the switching frequency of the NMOS 34.
[0091]
The voltage signal S71 output from the output changing unit 71 is input to the input terminal (+) of the error amplifier 51. The error amplifier 51 obtains a difference between the voltage signal S71 and the voltage signal given from the connection point NC, and gives this difference to the multiplication circuit 53 as a feedback signal S51.
[0092]
The multiplication circuit 53 multiplies the feedback signal S51 given from the error amplifier 51 by the pulsating voltage divided by the resistor 41 and the resistor 42, and the output signal of the multiplication result is input to the input terminal (−) of the comparator 54. To give. The output signal of the multiplier circuit 53 becomes a reference value for the comparator 54.
[0093]
Also in this switching power supply device, the DC output voltage Vo changes as the input voltage changes or the load weight changes.
For example, when the AC voltage generated by the AC power supply 31 that is the input voltage increases, the peak value Vi of the pulsating voltage output from the full-wave rectifier circuit 32. peak Also gets higher. As the pulsating voltage increases, the slope of the current flowing through the resistor 36 increases. As a result, the timing at which the output signal of the comparator 54 transitions to “H” is accelerated. Therefore, the timing at which the NMOS 34 is turned off is accelerated.
[0094]
When the timing at which the NMOS 34 is turned off is accelerated and the switching frequency of the NMOS 34 is increased, the frequency detection signal S46 output from the switching frequency detection unit 46 is increased in proportion thereto.
[0095]
When the frequency detection signal S46 increases and the diode 71d in the output changing unit 71 that has been in the on state is turned off, the voltage number S71 output by the output changing unit 71 changes. Even if the frequency detection signal S46 increases, the voltage signal S71 output from the output changing unit 71 does not change when the diode 71d remains on. Further, if the diode 71b is already turned off and the diode 71b is not turned on even if the frequency detection signal S46 increases, the voltage signal S71 output from the output changing unit 71 does not change.
[0096]
When the voltage signal S71 changes and becomes higher, the feedback signal S51 output from the error amplifier 51 also increases. When the feedback signal S51 increases, the level of the output signal of the multiplication circuit 53 increases.
[0097]
In the comparator 54 that inputs the output signal of the multiplier circuit 53 as a reference voltage, the timing at which the output signal transitions to “H” is delayed. As a result, the timing at which the driver 50 is reset is delayed, and the timing at which the NMOS 34 is turned off is delayed. Therefore, the energy stored in the coil 33 increases and the DC output voltage Vo increases. When the voltage signal S71 output from the output changing unit 71 does not change, the output signal of the multiplication circuit 53 does not change and the DC output voltage Vo does not change.
[0098]
When the input voltage from the AC power supply 31 decreases, the switching frequency of the NMOS 34 temporarily decreases. As a result, the frequency detection signal S46 output from the switching frequency detector 46 drops.
[0099]
When the frequency detection signal S46 drops, when the diode 71d in the output changing unit 71 that has been in the off state is turned on, the voltage number S71 output by the output changing unit 71 changes. Even if the frequency detection signal S46 drops, the voltage signal S71 output from the output changing unit 71 does not change when the diode 71d remains in the OFF state. Further, if the diode 71b is already turned on and the diode 71b is not turned off even if the frequency detection signal S46 falls, the voltage signal S71 output from the output changing unit 71 does not change.
[0100]
When the voltage signal S71 changes and becomes low, the feedback signal S51 output from the error amplifier 51 also decreases. When the feedback signal S51 decreases, the level of the output signal of the multiplier circuit 53 decreases.
[0101]
In the comparator 54 that inputs the output signal of the multiplication circuit 53 as a reference value, the timing at which the output signal transitions to “H” is accelerated. As a result, the timing at which the driver 50 is reset is accelerated, and the timing at which the NMOS 34 is turned off is accelerated. Therefore, the time during which the switching current flows is reduced. Therefore, the energy stored in the coil 33 is reduced and the DC output voltage Vo is lowered. When the voltage signal S71 output from the output changing unit 71 does not change, the output signal of the multiplication circuit 53 does not change and the DC output voltage Vo does not change.
[0102]
Accordingly, the peak value of the pulsating voltage output from the full-wave rectifier circuit 32 changes linearly according to the input voltage input from the AC power supply 31, but the DC main voltage Vo is stepped as shown in FIG. Changes. When the input voltage is low, the DC output voltage Vo is low, and when the input voltage is high, the DC output voltage Vo is high.
[0103]
On the other hand, when the load receiving the DC output voltage Vo becomes heavy, the DC output voltage Vo tends to decrease due to the discharge, and the feedback signal S51 output from the error amplifier 51 increases. As a result, the level of the output signal of the multiplication circuit 53 increases, and the timing of transition to the output signal “H” of the comparator 54 is delayed. Therefore, the switching frequency of the NMOS 34 is lowered.
When the switching frequency is lowered, the output voltage of the switching frequency detector 46 is lowered, and the output voltage of the output changing unit 71 is also lowered. Therefore, since the reference voltage of the error amplifier 51 is lowered, the DC output voltage Vo is also lowered. When the voltage signal S71 output from the output changing unit 71 does not change, the output signal of the multiplication circuit 53 does not change and the DC output voltage Vo does not change.
[0104]
Conversely, when the load that receives the supply of the DC output voltage Vo becomes lighter, the DC output voltage Vo tends to increase, and the voltage signal S51 output from the error amplifier 51 decreases. As a result, the level of the output signal of the multiplication circuit 53 decreases, and the timing at which the output signal of the comparator 54 transitions to “H” is accelerated. Therefore, the switching frequency of the NMOS 34 is increased.
As the switching frequency increases, the output voltage of the switching frequency detector 46 increases and the output voltage of the output changer 71 also increases. Therefore, since the reference voltage of the error amplifier 51 is increased, the DC output voltage Vo is also increased. When the voltage signal S71 output from the output changing unit 71 does not change, the output signal of the multiplication circuit 53 does not change and the DC output voltage Vo does not change.
[0105]
As described above, the switching power supply according to the present embodiment has the same advantage (1) as the switching power supply according to the first embodiment, and is controlled by a change in input conditions or output conditions. The voltage Vo can be changed stepwise.
[0106]
[Fourth Embodiment]
FIG. 11 is a block diagram showing a switching power supply apparatus according to the fourth embodiment of the present invention. Elements common to FIG. 8 showing the third embodiment are denoted by common reference numerals. FIG. 12 is a circuit diagram showing a configuration example of the output changing unit 81 in FIG. FIG. 13 is a diagram showing input / output characteristics of the switching power supply device of FIG.
[0107]
In this switching power supply device, the switching control unit 70 in the switching power supply device of the third embodiment is changed to a switching control unit 80. The switching control unit 80 is obtained by replacing the output change unit 71 of the switching control unit 70 with an output change unit 81, and the other configuration is the same as that of the switching control unit 70.
[0108]
The output changing unit 81 includes a DC power source 81a and a comparator 81b.
The DC power supply 81a is connected to one input terminal (−) of the comparator 81b. A frequency detection signal S46 indicating a switching frequency is supplied from the switching frequency detection unit 46 to the other input terminal (+) of the comparator 81b.
One end of a resistor 81c is connected to the output terminal of the comparator 81b. The other end of the resistor 81c is connected to the cathode of a diode 81d. One end of the diode 81d is connected to the other end of the resistor 81e connected to the DC power supply 81f and the input terminal (+) of the error amplifier 51.
[0109]
The output changing unit 81 is further provided with a resistor 81g. The resistor 81g is connected between the input terminal (+) of the comparator 81b and the output terminal of the comparator 81b.
[0110]
That is, the output changing unit 81 is the same as that in which the resistor 81g is connected between the input terminal (+) and the output terminal of the comparator 71b of the output changing unit 71 of the third embodiment.
[0111]
Next, the operation of this switching power supply device will be described.
The resistor 81c, diode 81d, resistor 81e, and DC power supply 81f of the output changing unit 81 operate in the same manner as the resistor 71c, diode 71d, resistor 71e, and DC power supply 71f of the third embodiment, and the output changing unit 81 outputs. The voltage signal S81 is set in two stages. On the other hand, the resistor 81g gives the voltage of the output terminal of the comparator 81b to the input terminal (+) of the comparator 81b. Therefore, the voltage signal S81 output from the output changing unit 81 has hysteresis. Other operations of the switching control unit 80 are the same as those in the third embodiment. Therefore, the DC output voltage Vo changes stepwise due to the change in input voltage and the weight of the load, but the DC output voltage Vo has hysteresis as shown in FIG.
[0112]
As described above, in the switching power supply according to the present embodiment, the output changing unit 81 is provided with the resistor 81g so that the DC output voltage Vo has hysteresis, so that the DC output voltage Vo changes after the DC output voltage Vo changes. Vo can be prevented from wobbling.
[0113]
[Fifth Embodiment]
FIG. 14 is a block diagram showing a switching power supply device according to the fifth embodiment of the present invention. Elements common to those in FIG. 1 showing the first embodiment are denoted by common reference numerals. FIG. 15 is a circuit diagram illustrating a configuration example of the output changing unit 91 in FIG.
[0114]
In this switching power supply device, the switching control unit 40 in the switching power supply device of the first embodiment is changed to a switching control unit 90. The difference between the switching control unit 40 of the switching control unit 90 is that the output changing unit 52 is replaced with the output changing unit 91 and the output terminal of the output converting unit 91 is connected to the input terminal (−) of the error amplifier 51. It is.
[0115]
The input terminal (+) of the error amplifier 51 is connected to the DC power source 51a, and a DC voltage is input to the input terminal (+) of the error amplifier 51 from the DC power source 51a. A connection point NC between the resistor 43 and the resistor 44 is connected to the output changing unit 91, and the DC output voltage Vo is divided and input to the output changing unit 91. Other components of the switching control unit 90 are the same as those of the switching control unit 40.
[0116]
The output changing unit 91 includes a diode 91a, a diode 91b, an adder 91c, and a DC power supply 91d. The diode 91a may be configured with a resistor.
The voltage at the connection point NC is input to the anode of the diode 91a. The cathode of the diode 91 a serves as the output terminal of the output changing unit 91 and is connected to the input terminal (−) of the error amplifier 51. A frequency detection signal S46 is input from the switching frequency detector 46 to one input terminal of the adder 91c, and a DC power supply 91d is connected to the other input terminal of the adder 91c. The output terminal of the adder 91c is connected to the anode of the diode 91b. The cathode of the diode 91 b is connected to the input terminal (−) of the error amplifier 51.
[0117]
In this switching power supply device, the frequency detection signal S46 indicating the switching frequency of the NMOS 34 is input to one input terminal of the adder 91c in the output changing unit 91, and the DC power supply 91d is generated to the other input terminal of the adder 91c. DC voltage is input. The output voltage of the adder 91c and the divided voltage obtained by dividing the DC output voltage Vo are input to the input terminal (−) of the error amplifier 51 through the diodes 91a and 91b, respectively.
Usually, the output voltage of the adder 91c that outputs the sum of the frequency detection signal S46 and the DC voltage generated by the DC power supply 91d is set higher than the voltage of the DC power supply 51a. In this way, when the frequency detection signal S46 increases, the voltage signal S91 output from the output changing unit also increases in the same manner. When the frequency detection signal S46 is lowered, the voltage signal S91 is similarly lowered. Therefore, the operation is the same as in the first embodiment.
Here, when the DC output voltage Vo rises for some reason and the divided voltage exceeds the voltage generated by the DC power supply 51 a, the divided voltage is input to the error amplifier 51. As a result, switching of the NMOS 34 is controlled so that an increase in the DC output voltage Vo is suppressed.
[0118]
As described above, the switching power supply device according to the present embodiment operates in the same manner as in the first embodiment, so that the same effect as in the first embodiment can be obtained.
[0119]
[Sixth Embodiment]
FIG. 16 is a configuration diagram showing a switching power supply device according to the sixth embodiment of the present invention, and elements common to those in FIG. 1 showing the first embodiment are denoted by common reference numerals.
[0120]
In this switching power supply device, the switching control unit 40 in the switching power supply device of the first embodiment is changed to a switching control unit 100. The difference of the switching control unit 100 from the switching control unit 40 is that the output changing unit 52 is changed to the output changing unit 101, and the other configuration is the same as that of the switching control unit 40. The output changing unit 101 is composed of, for example, a microcomputer.
[0121]
In the first embodiment described above, the DC output voltage Vo is linearly changed according to the input / output conditions. However, the DC output voltage Vo may be changed along a predetermined function. The output changing unit 101 configured by a microcomputer generates a voltage signal S101 according to a predetermined function based on the frequency detection signal S46 output from the switching frequency detection unit 46. As a result, the output signal of the error amplifier 51 also changes based on a predetermined function according to the switching frequency of the NMOS 34. The output signal of the multiplier circuit 53 also changes based on a predetermined function according to the switching frequency of the NMOS 34. Therefore, when the input / output conditions change, the DC output voltage Vo changes based on a predetermined function.
[0122]
Since the switching power supply according to the present embodiment as described above includes the output changing unit 101 configured by a microcomputer, the DC output voltage Vo that changes based on input / output conditions is not necessarily based on a function that is not linear. Can be changed. Further, if the function can be arbitrarily changed, the degree of freedom of the switching power supply device can be increased and the application can be expanded.
[0123]
[Seventh Embodiment]
FIG. 17 is a configuration diagram showing a switching power supply device according to the seventh embodiment of the present invention. Elements common to those in FIG. 1 showing the first embodiment are denoted by common reference numerals. Yes. FIG. 18 is an explanatory diagram showing a DC output voltage of the switching power supply device of FIG.
[0124]
In this switching power supply device, the switching control unit 40 in the switching power supply device of the first embodiment is changed to a switching control unit 110. The difference between the switching control unit 110 and the switching control unit 40 is that a timer (TS) is provided. The timer 111 holds the voltage signal S52 output from the output changing unit 52 for a certain period of time when the frequency detection signal S46 output from the switching frequency detecting unit 46 changes. It is connected between the input terminal (+) or between the frequency detection unit 46 and the output change unit 52 (in FIG. 17, it is connected between the frequency detection unit 46 and the output change unit 52). When connected between the output changing unit 52 and the input terminal (+) of the error amplifier 51, the timer 111 holds the output voltage of the output changing unit 52 for a certain period of time. When connected between the frequency detection unit 46 and the output change unit 52, the timer 111 holds the frequency detection signal S46 output from the frequency detection unit 46 and holds the output voltage in the output change unit 52 for a certain period of time. Let
[0125]
In this switching power supply device, when an input condition or an output condition is changed and the switching frequency of the NMOS 34 is changed, the timer 111 outputs a frequency detection signal S46 output by the switching frequency detector 46 that the switching frequency has changed. The voltage signal S52 output from the output changing unit 52 at that time is held for a certain period of time. As a result, the output signals of the error amplifier 51 and the multiplier circuit 53 do not change until a certain time has elapsed. That is, the DC output voltage Vo does not change.
[0126]
After a predetermined time has elapsed, the timer 111 causes the error amplifier 51 to output the voltage signal S52 output from the output changing unit 52 in accordance with the frequency detection signal S46 at that time. As a result, the DC output voltage Vo changes according to the input / output conditions. For example, as shown in FIG. 18, when the input voltage from the AC power supply 31 increases and the peak value of the pulsating voltage output from the full-wave rectifier circuit 32 increases, the increase in the DC output voltage Vo is suppressed for a certain time. Other operations are the same as those of the switching power supply according to the first embodiment.
[0127]
As described above, since the switching power supply device of the present embodiment includes the timer 111, for example, when the input voltage is intentionally changed, the change of the DC output voltage Vo is delayed by using the timer 111. be able to.
[0128]
[Eighth Embodiment]
FIG. 19 is a block diagram showing a switching power supply apparatus according to the eighth embodiment of the present invention. Elements common to those in FIG. 1 of the first embodiment are denoted by common reference numerals. FIG. 20 is a circuit diagram showing a configuration example of the switching frequency detection unit 121 in FIG.
[0129]
In this switching power supply device, the switching control unit 40 in the switching power supply device of the first embodiment is changed to a switching control unit 120. The difference between the switching control unit 120 and the switching control unit 40 is that the switching frequency detection unit 46 is replaced with a switching frequency detection unit 121. A voltage obtained by dividing the pulsating voltage is input to the switching frequency detector 121 from the connection point NB between the resistor 41 and the resistor 42. Other configurations of the switching control unit 120 are the same as those of the switching control unit 40.
[0130]
Similarly to the switching frequency detection unit 46, the switching frequency detection unit 121 includes an odd number of inverters 46a connected in series to the output terminal of the driver 50, a two-input AND circuit 46b, a resistor 46c, a resistor 46d, And a capacitor 46e.
[0131]
The output terminal of the final-stage inverter 46a among the odd-numbered inverters 46a is connected to one input terminal of the AND circuit 46b. The output terminal of the driver 50 is directly connected to the other input terminal of the AND circuit 46b. The output terminal of the AND circuit 46b is connected to one end of the resistor 46c. The other end of the resistor 46c is connected to one end of the resistor 46d and one electrode of the capacitor 46e. The other electrode of the capacitor 46e and the other end of the resistor 46d are grounded.
[0132]
The switching frequency detection unit 121 further includes a phase sensor 121a, a switch 121b, an operational amplifier 121c, a capacitor 121d, and a resistor 121e. The phase sensor 121a detects the phase of the pulsating voltage generated by the full-wave rectifier circuit 32 based on the voltage applied from the connection point NB, and temporarily turns on the switch 121b when the phase reaches a predetermined phase. A signal is given to the switch 121b. One end of the switch 121b is connected to a connection point between the resistor 46c and the capacitor 46e, and the other end of the switch 121b is connected to the input terminal (+) of the operational amplifier 121c. The output terminal of the operational amplifier 121 c becomes the output terminal of the frequency detection unit 121 and is connected to the output change unit 52. The input terminal (−) of the operational amplifier 121c is connected to the other electrode of the capacitor 121d whose one electrode is grounded and to the output terminal of the operational amplifier 121c.
[0133]
In the first embodiment described above, it is assumed that the capacitance of the capacitor 46e in the switching frequency detector 46 is large, and the capacitor 46e is charged with a voltage obtained by averaging the voltage of the pulse generated by the AND circuit 46b. It was. That is, the switching frequency detection unit 46 outputs a voltage corresponding to the average value of the switching frequency of the NMOS 34 as the frequency detection signal S46. Here, by reducing the capacitance of the capacitor 46e, the switching frequency in the vicinity of a specific time can be detected. The switching frequency detection unit 121 detects a switching frequency at a specific time. Hereinafter, the operation of the switching frequency detector 121 will be described.
[0134]
Each time the odd-numbered inverter 46a becomes a delay element and the driver 50 generates the control signal S50 of "H", the AND circuit 46b generates a one-shot pulse. The resistor 46c and the resistor 46d divide the voltage of the one-shot pulse and charge the capacitor 46e. The capacitor 46e is charged with a voltage of a pulse in the vicinity of each time.
[0135]
On the other hand, the pulsating voltage generated by the full-wave rectifier circuit 32 is divided and input by the resistor 41 and the resistor 42 to the phase sensor 121a. The phase sensor 121a detects the phase of the pulsating voltage from the voltage input from the connection point NB, detects when the pulsating voltage has reached a preset phase, and turns on the switch 121b at that timing. A signal S121a to be generated is generated and given to the switch 121b. Thereby, the switch 121b is turned on for a certain period, and the voltage charged in the capacitor 46e is output to the operational amplifier 121c. The voltage charged in the capacitor 46e is a signal indicating a switching frequency in a short time range immediately before the switch 121b is turned on.
The switch 121b, the operational amplifier 121c, and the capacitor 121d operate as a sample-and-hold circuit and keep the voltage input through the switch 121b constant. The output signal of the operational amplifier 121c becomes a frequency detection signal.
[0136]
The timing at which the phase sensor 121a gives the signal S121b to the switch 121b may be the timing at which the switching frequency is maximized or the timing at which the switching frequency is minimized in each cycle of the pulsating voltage.
Portions other than the switching frequency detector 121 of the switching power supply device are the same as those in the first embodiment.
[0137]
As described above, the switching power supply device according to the present embodiment includes the phase sensor 121a and turns on and off the switch 121b. Therefore, it is possible to optimize the frequency detection signal output from the switching frequency detection unit 121, and to output the direct current. The change of the voltage Vo can also be made appropriate.
[0138]
[Ninth Embodiment]
FIG. 21 is a block diagram showing a switching power supply device according to the ninth embodiment of the present invention. Elements common to those in FIG. 1 showing the first embodiment are denoted by common reference numerals. Yes.
[0139]
Although the switching power supply according to the first to eighth embodiments described above is a non-insulated power factor correction circuit using the coil 33, the present invention is also applicable to an insulating power factor correction circuit. Is possible.
[0140]
The switching power supply device of FIG. 21 is an insulated power factor correction circuit including a transformer 131 (hereinafter referred to as a transformer). One end of the primary winding 131 a of the transformer 131 is connected to the positive electrode of the full-wave rectifier circuit 32. The other end of the primary winding 131a is connected to the drain of the NMOS 34. One end of the secondary winding 131b of the transformer 131 that is electromagnetically coupled to the primary winding 131a is connected to the anode of the diode 35. A capacitor 37 is connected between the cathode of the diode 35 and the other end of the secondary winding 131b.
[0141]
One end of the tertiary winding 131c of the transformer 131 that is electromagnetically coupled to the primary winding 131a and the secondary winding 131b is grounded together with the negative electrode of the full-wave rectifier circuit 32. The other end of the tertiary winding 131 c is connected to the input terminal (+) of the comparator 48 via the resistor 132.
[0142]
One end of a resistor 43 is connected to a connection point between the capacitor 37 and the cathode of the diode 35. The other end of the resistor 43 is connected to one end of the resistor 44, and the other end of the resistor 44 is grounded. Other configurations are the same as those of the switching power supply device of the first embodiment, and the DC output voltage Vo is made variable according to input / output conditions.
[0143]
In this switching power supply device, when the driver 50 is set and the NMOS 34 is turned on, a current flows through the primary winding 131a of the transformer 131, and energy is stored. When the driver 50 is reset and the NMOS 34 is turned off, the current flowing through the primary winding 131a is cut off, and energy is released from the secondary winding 131b, and the diode 35 and the capacitor 37 cause rectification and smoothing of energy. To generate a DC output voltage Vo. The tertiary winding 131c of the transformer 131 functions in the same manner as the coil 45 of the first embodiment. Other circuits and elements of the switching power supply device of FIG. 21 operate in the same manner as in the first embodiment.
[0144]
As described above, the switching power supply according to the present embodiment includes the switching frequency detection unit 46 and the output changing unit 52 in the switching power supply that is a non-insulated power factor correction circuit. The DC output voltage Vo can be made variable. Therefore, similarly to the first embodiment, the switching current can be reduced, and the efficiency can be improved.
[0145]
In addition, this invention is not limited to the said embodiment, A various deformation | transformation is possible. Examples of such modifications are as follows.
(I) In the above embodiment, the switching frequency detectors 46 and 121 are connected to the output terminal Q of the driver 50, and the switching frequency detector 46 detects the switching frequency of the NMOS 34 based on the signal from the driver 50. However, the present invention is not limited to this.
[0146]
For example, the switching frequency may be detected from signals on the input terminal (+) of the comparator 48, the output terminal of the comparator 48, and the drain or source of the NMOS 34.
[0147]
(Ii) FIG. 22 is a circuit diagram showing another configuration example of the switching frequency detector.
The switching frequency detectors 46 and 121 shown in the first to ninth embodiments detect the switching frequency of the NMOS 34 based on a one-shot pulse generated each time the NMOS 34 is turned on. However, when the NMOS 34 is turned on and off, the off period varies, whereas the on period is substantially constant. Therefore, it is possible to detect the switching frequency of the NMOS 34 by evaluating how many periods the NMOS 34 is off per unit time. The switching frequency detector of FIG. 22 is a circuit in which the NMOS 34 detects the switching frequency in this way, and can be replaced with the switching frequency detectors 46 and 121 shown in the first to ninth embodiments.
[0148]
22 includes an inverter 141, resistors 142 and 143 that divide the output signal of the inverter 141 to generate a divided voltage, a capacitor 144 that charges the divided voltage, a resistor 145, and an arithmetic operation. An amplifier 146, a DC power supply 147, and a resistor 148 are provided. The resistor 145, the operational amplifier 146, the DC power supply 147, and the resistor 148 form a subtraction circuit, and have a function of subtracting the charging voltage of the capacitor 144 from the voltage generated by the DC power supply 147. For example, the inverter 141 is connected to the output terminal Q of the driver 50 shown in FIG.
[0149]
When the control signal S50 output from the driver 50 is “L”, the NMOS 34 is off. In this state, the inverter 141 generates an “H” output signal. That is, the inverter 141 operates as an off period extraction circuit that extracts the off period of the NMOS 34. The resistors 142 and 143 divide the output signal of the inverter 141 and smooth the capacitor 144 for charging. The charging voltage of the capacitor 144 is a signal indicating the reciprocal of the switching frequency of the NMOS 34. The subtraction circuit subtracts the charging voltage of the capacitor 144 from the voltage generated by the DC power supply 147, and outputs a signal corresponding to the switching frequency of the NMOS 34 in a pseudo manner.
[0150]
(Iii) The phase sensor 121a of the switching frequency detection circuit 121 is connected to the connection point NB between the resistor 41 and the resistor 42, and detects the phase of the pulsating voltage from the signal on the connection point NB. For example, the phase may be detected from the pulsating voltage output from the positive electrode connected to the positive electrode of the full-wave rectifier circuit 32.
[0151]
(Iv) In the eighth embodiment, the switching frequency detection unit 46 of the switching power supply device shown in the first embodiment is changed to the switching frequency detection unit 121, but the switching power supply of the second to seventh embodiments. The switching frequency detector 46 of the apparatus and the switching power supply device of the ninth embodiment can also be replaced with the switching frequency detector 121.
[0152]
(V) In the seventh embodiment, the switching power supply device in which the timer 111 is provided in the switching power supply device shown in the first embodiment is shown. However, the switching power supply devices in the second to sixth embodiments and the eighth and ninth embodiments are described. The timer 111 may be provided in the switching power supply device of the embodiment.
[0153]
(Vi) In the fourth embodiment, the output changing unit 52 of the switching power supply device shown in the third embodiment is changed to the output changing unit 71, and the DC output voltage Vo is given hysteresis. The DC output voltage Vo may have a hysteresis also in the output power changing units 52, 61, 91, and 101 of the switching power supply device and the switching power supply devices of the fifth to ninth embodiments.
[0154]
【The invention's effect】
As described above in detail, according to the present invention, when the input condition or the output condition changes, the DC output voltage is changed, so that it is possible to suppress a decrease in power efficiency.
[Brief description of the drawings]
FIG. 1 is a configuration diagram showing a switching power supply device according to a first embodiment of the present invention.
FIG. 2 is a diagram illustrating a configuration example of a switching frequency detection unit in FIG. 1;
FIG. 3 is a circuit diagram showing an output changing unit in FIG. 1;
4 is a characteristic diagram showing a relationship between an input voltage and an output DC voltage in FIG. 1. FIG.
FIG. 5 is a configuration diagram showing a switching power supply device according to a second embodiment of the present invention.
6 is a circuit diagram showing a configuration example of an output changing unit in FIG. 5. FIG.
7 is a diagram showing input / output characteristics of the switching power supply device of FIG. 5;
FIG. 8 is a configuration diagram of a switching power supply device according to a third embodiment of the present invention.
9 is a circuit diagram showing a configuration example of an output changing unit in FIG. 8. FIG.
10 is a diagram showing input / output characteristics of the switching power supply device of FIG. 8;
FIG. 11 is a configuration diagram showing a switching power supply device according to a fourth embodiment of the present invention.
12 is a circuit diagram illustrating a configuration example of an output changing unit in FIG. 11. FIG.
13 is a diagram showing input / output characteristics of the switching power supply device of FIG. 11;
FIG. 14 is a configuration diagram showing a switching power supply device according to a fifth embodiment of the present invention.
15 is a circuit diagram illustrating a configuration example of an output changing unit in FIG. 14;
FIG. 16 is a configuration diagram showing a switching power supply device according to a sixth embodiment of the present invention.
FIG. 17 is a configuration diagram showing a switching power supply device according to a seventh embodiment of the present invention.
18 is an explanatory diagram showing a DC output voltage of the switching power supply device of FIG. 17;
FIG. 19 is a configuration diagram showing a switching power supply device according to an eighth embodiment of the present invention.
FIG. 20 is a circuit diagram illustrating a configuration example of a switching frequency detection unit in FIG. 19;
FIG. 21 is a configuration diagram showing a switching power supply device according to a ninth embodiment of the present invention.
FIG. 22 is a circuit diagram showing another configuration example of the switching frequency detection unit.
FIG. 23 is a block diagram showing a conventional switching power supply device.
24 is a diagram showing input / output characteristics of the switching power supply device of FIG. 23;
[Explanation of symbols]
31 AC power supply
32 Full-wave rectifier circuit
33 coils
34 NMOS
35 diodes
37 capacitors
40, 60, 70, 80, 90, 100, 110, 120
Switching control unit
46, 121 switching frequency detector
52, 61, 71, 81, 91, 101
Output change section
111 timer

Claims (16)

コイルと、
交流を整流して脈流電圧を発生する整流回路に接続され、繰り返しオン、オフし、オンしているオン期間中に該脈流電圧に対応した傾斜の電流を前記コイルに流してエネルギーを蓄積し、オフしているオフ期間に該電流を遮断するスイッチング素子と、
前記オン期間に前記コイルに蓄えられたエネルギーを、直流出力電圧に変換して負荷へ出力する出力回路と、
前記コイルから前記エネルギーが放出されたことを検出して前記スイッチング素子をオンさせると共に該スイッチング素子のオン期間を設定する制御信号を生成する制御回路と、
繰り返してオン、オフする前記スイッチング素子のスイッチング周波数を検出するスイッチング周波数検出部と、
前記検出されたスイッチング周波数に応じて前記制御信号を変化させて前記直流出力電圧を変化させる出力変更部とを備え、
前記制御回路は、前記出力回路が出力している直流出力電圧を反映させた帰還信号を生成する帰還回路と、前記帰還信号に基づき前記制御信号を発生する制御信号発生手段とを備え、
前記出力変更部は、前記検出されたスイッチング周波数に応じて前記帰還信号を変化させて前記制御信号を変化させることを特徴とするスイッチング電源装置。Coils,
Connected to a rectifier circuit that rectifies alternating current to generate a pulsating voltage, repeatedly turns on and off, and accumulates energy by flowing a current corresponding to the pulsating voltage to the coil during the ON period when it is on. And a switching element that cuts off the current during an off period in which it is off,
An output circuit that converts the energy stored in the coil during the on-period into a DC output voltage and outputs it to a load;
A control circuit for detecting that the energy is released from the coil and turning on the switching element and generating a control signal for setting an ON period of the switching element;
A switching frequency detector that detects the switching frequency of the switching element that is repeatedly turned on and off;
An output changing unit that changes the DC output voltage by changing the control signal according to the detected switching frequency ;
The control circuit includes a feedback circuit that generates a feedback signal reflecting a DC output voltage output from the output circuit, and a control signal generation unit that generates the control signal based on the feedback signal.
The output changing unit changes the control signal by changing the feedback signal in accordance with the detected switching frequency . 前記出力変更部は、前記検出されたスイッチング周波数に応じ、該スイッチング周波数が低いときよりも該スイッチング周波数が高いときの方が前記直流出力電圧が高くなるように前記制御信号を変化させることを特徴とする請求項１に記載のスイッチング電源装置。The output changing unit changes the control signal according to the detected switching frequency so that the DC output voltage is higher when the switching frequency is higher than when the switching frequency is low. The switching power supply device according to claim 1 . 前記出力変更部は、前記検出されたスイッチング周波数の変化に応じて前記直流出力電圧を段階的に変化させることを特徴とする請求項１または２に記載のスイッチング電源装置。The output changing unit, switching power supply device according to claim 1 or 2, characterized in that stepwise changes the DC output voltage in response to a change in the detected switching frequency. 前記出力変更部は、前記検出されたスイッチング周波数の変化に応じて前記直流出力電圧をなだらかに変化させることを特徴とする請求項１または２に記載のスイッチング電源装置。The output changing unit, switching power supply device according to claim 1 or 2, characterized in that to gently change the DC output voltage in response to a change in the detected switching frequency. 前記直流出力電圧は、上限値及び下限値の両方、又は上限値或いは下限値のいずれか一方を有することを特徴とする請求項４に記載のスイッチング電源装置。The switching power supply according to claim 4 , wherein the DC output voltage has both an upper limit value and a lower limit value, or one of an upper limit value and a lower limit value. 前記出力変更部は、前記検出されたスイッチング周波数の変化に応じて前記直流出力電圧を所定の関数に沿って変化させることを特徴とする請求項１または２に記載のスイッチング電源装置。The output changing unit, switching power supply device according to claim 1 or 2, characterized in that varying along the DC output voltage to a predetermined function in response to a change in the detected switching frequency. 前記出力変更部は、前記スイッチング周波数に応じて変化させる前記直流出力電圧にヒステリシスを持たせることを特徴とする請求項１乃至６のいずれか１項に記載のスイッチング電源装置。The output changing unit, switching power supply device according to any one of claims 1 to 6, characterized in that a hysteresis to said DC output voltage is changed according to the switching frequency. 前記出力変更部は、前記直流出力電圧を変化させるタイミングを一定時間遅らせるタイマ手段をさらに備えることを特徴とする請求項１乃至６のいずれか１項に記載のスイッチング電源装置。The output changing unit, switching power supply device according to any one of claims 1 to 6, further comprising a timer means for delaying a predetermined time the timing of changing the DC output voltage. 前記スイッチング周波数検出部は
、前記スイッチング素子がオンするごとに所定幅のパルスを発生するワンショットパルス発生回路と、
前記ワンショットパルス発生回路が発生したパルスに基づき前記スイッチング周波数を検出して該スイッチング周波数を示す信号を生成する信号化回路と、
を備えることを特徴とする請求項１乃至８のいずれか１項に記載のスイッチング電源装置。The switching frequency detector includes a one-shot pulse generation circuit that generates a pulse having a predetermined width each time the switching element is turned on,
A signal generation circuit that detects the switching frequency based on a pulse generated by the one-shot pulse generation circuit and generates a signal indicating the switching frequency;
The switching power supply device according to any one of claims 1 to 8 , further comprising: 前記信号化回路は、前記ワンショットパルス発生回路が発生したパルスを平滑化することにより、前記スイッチング周波数を示す信号を生成することを特徴とする請求項９に記載のスイッチング電源装置。The switching power supply device according to claim 9 , wherein the signal generating circuit generates a signal indicating the switching frequency by smoothing a pulse generated by the one-shot pulse generating circuit. 前記スイッチング周波数検出部は、前記スイッチング素子がオフしているオフ期間を抽出して出力信号に示すオフ期間抽出回路と、
前記オフ期間抽出回路の出力信号に応じて前記オフ期間であることを示す信号を生成する信号化回路と、
を備えることを特徴とする請求項１乃至８のいずれか１項に記載のスイッチング電源装置。The switching frequency detection unit extracts an off period during which the switching element is off and indicates an output period as an off period extraction circuit;
A signal generation circuit that generates a signal indicating the off-period according to an output signal of the off-period extraction circuit;
The switching power supply device according to any one of claims 1 to 8 , further comprising: 前記信号化回路は、前記オフ期間抽出回路の出力信号を平滑化することにより、前記オフ期間であることを示す信号を生成することを特徴とする請求項１１に記載のスイッチング電源装置。12. The switching power supply device according to claim 11 , wherein the signal generation circuit generates a signal indicating the off period by smoothing an output signal of the off period extraction circuit. 前記スイッチング周波数検出部は、前記脈流電圧の各周期における前記スイッチング素子のスイッチング周波数の平均値を検出し、
前記出力変更部は、前記検出されたスイッチング周波数の平均値に応じて前記制御信号を変化させて前記直流出力電圧を変化させることを特徴とする請求項１乃至１２のいずれか１項に記載のスイッチング電源装置。The switching frequency detector detects an average value of the switching frequency of the switching element in each cycle of the pulsating voltage,
The said output change part changes the said DC signal by changing the said control signal according to the average value of the said detected switching frequency, The one of Claim 1 thru | or 12 characterized by the above-mentioned. Switching power supply. 前記スイッチング周波数検出部は、前記脈流電圧の各周期における前記スイッチング素子のスイッチング周波数の最大値を検出し、
前記出力変更部は、前記検出されたスイッチング周波数の最大値に応じて前記制御信号を変化させて前記直流出力電圧を変化させることを特徴とする請求項１乃至１２のいずれか１項に記載のスイッチング電源装置。The switching frequency detector detects the maximum value of the switching frequency of the switching element in each cycle of the pulsating voltage,
The said output change part changes the said DC signal by changing the said control signal according to the maximum value of the said detected switching frequency, The one of Claim 1 thru | or 12 characterized by the above-mentioned. Switching power supply. 前記スイッチング周波数検出部は、前記脈流電圧の各周期における前記スイッチング素子のスイッチング周波数の最小値を検出し、
前記出力変更部は、前記検出されたスイッチング周波数の最小値に応じて前記制御信号を変化させて前記直流出力電圧を変化させることを特徴とする請求項１乃至１２のいずれか１項に記載のスイッチング電源装置。The switching frequency detector detects a minimum value of the switching frequency of the switching element in each cycle of the pulsating voltage,
The said output change part changes the said control signal according to the minimum value of the said detected switching frequency, The said DC output voltage is changed, The any one of Claim 1 thru | or 12 characterized by the above-mentioned. Switching power supply. 前記スイッチング周波数検出部は、前記脈流電圧の各周期における所定の位相での前記スイッチング素子のスイッチング周波数を検出し、
前記出力変更部は、前記検出されたスイッチング周波数に応じて前記制御信号を変化させて前記直流出力電圧を変化させることを特徴とする請求項１乃至１２のいずれか１項に記載のスイッチング電源装置。The switching frequency detector detects a switching frequency of the switching element at a predetermined phase in each cycle of the pulsating voltage;
The switching power supply device according to any one of claims 1 to 12 , wherein the output changing unit changes the DC output voltage by changing the control signal in accordance with the detected switching frequency. .
JP2002358653A 2002-12-10 2002-12-10 Switching power supply Expired - Fee Related JP4306238B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002358653A JP4306238B2 (en) 2002-12-10 2002-12-10 Switching power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002358653A JP4306238B2 (en) 2002-12-10 2002-12-10 Switching power supply

Publications (2)

Publication Number Publication Date
JP2004194412A JP2004194412A (en) 2004-07-08
JP4306238B2 true JP4306238B2 (en) 2009-07-29

Family

ID=32758315

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002358653A Expired - Fee Related JP4306238B2 (en) 2002-12-10 2002-12-10 Switching power supply

Country Status (1)

Country Link
JP (1) JP4306238B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7888917B2 (en) * 2008-04-23 2011-02-15 Honeywell International Inc. Systems and methods for producing a substantially constant output voltage in a power source boost system
JP5238447B2 (en) * 2008-10-14 2013-07-17 オリジン電気株式会社 DC-DC converter
CN102308462B (en) * 2009-03-24 2014-07-02 株式会社村田制作所 Switching power supply device
JP5170117B2 (en) * 2010-01-18 2013-03-27 株式会社村田製作所 Switching control circuit and switching power supply device
KR101567648B1 (en) * 2013-12-18 2015-11-10 현대자동차주식회사 Method and system for controlling battery recharge

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09238470A (en) * 1996-02-29 1997-09-09 Toshiba Lighting & Technol Corp Power supply equipment, discharge lamp lighting equipment, and lighting system
JP3528917B2 (en) * 2000-11-10 2004-05-24 サンケン電気株式会社 Switching power supply
JP3988724B2 (en) * 2002-01-08 2007-10-10 サンケン電気株式会社 Power factor improving converter and control method thereof

Also Published As

Publication number Publication date
JP2004194412A (en) 2004-07-08

Similar Documents

Publication Publication Date Title
KR100796890B1 (en) Switching power source device
US7352599B2 (en) Switching power source apparatus
US7778050B2 (en) Energy transfer device and energy transfer control semiconductor device
US20200389087A1 (en) Power factor improvement circuit and switching power supply device using same
JP5489502B2 (en) Power supply
US20040156217A1 (en) Single conversion power converter with hold-up time
KR100806774B1 (en) Ac-to-dc converter and method for converting ac to dc using the same
WO2007072075A2 (en) Switch mode power supply controllers
JP4963068B2 (en) Power factor correction circuit
JP6272691B2 (en) Amplitude normalization circuit, power supply device and electronic device
KR101858059B1 (en) Switch control circuit, power factor corrector comprising the same, and driving mehtod of the power factor corrector
KR101812703B1 (en) Over voltage repetition prevention circuit, method thereof, and power factor compensation circuit using the same
CN109687702B (en) DC-DC converter
JP2005518177A (en) Power converter noise reduction
JP4854556B2 (en) Power supply
KR101183493B1 (en) Dc power supply apparatus
JP6635439B2 (en) Power supply
JP2004364433A (en) Dc voltage conversion circuit
US6867634B2 (en) Method for detecting the null current condition in a PWM driven inductor and a relative driving circuit
JP4306238B2 (en) Switching power supply
KR100881253B1 (en) Power source apparatus
JP6640036B2 (en) Power supply control device, semiconductor integrated circuit, and resonant converter
JP2003299354A (en) Synchronous rectifier circuit for flyback converter
JP2000341957A (en) Power supply unit
WO2017203687A1 (en) Switching power supply control circuit and switching power supply apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090318

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090414

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090427

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120515

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120515

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130515

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140515

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees