JP2006042576A - Dc-dc converter - Google Patents

Dc-dc converter Download PDF

Info

Publication number
JP2006042576A
JP2006042576A JP2004223455A JP2004223455A JP2006042576A JP 2006042576 A JP2006042576 A JP 2006042576A JP 2004223455 A JP2004223455 A JP 2004223455A JP 2004223455 A JP2004223455 A JP 2004223455A JP 2006042576 A JP2006042576 A JP 2006042576A
Authority
JP
Japan
Prior art keywords
switching element
circuit
output voltage
overvoltage
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004223455A
Other languages
Japanese (ja)
Inventor
Tomoya Shigemi
智也 重見
Takashi Ryu
隆 龍
Mikio Motomori
幹夫 元森
Hirohisa Tanabe
裕久 田辺
Takuya Ishii
卓也 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004223455A priority Critical patent/JP2006042576A/en
Publication of JP2006042576A publication Critical patent/JP2006042576A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a DC-DC converter that detects an overvoltage state, quickly reduces an output voltage for returning to normal control, and prevents the occurrence of undershoot. <P>SOLUTION: The DC-DC converter comprises a control circuit 100 for alternately turning on and off a main switching element 1, a rectifying switching element 2, an inductor 4, a smoothing means 5, and a main switching element 1 for controlling an output voltage and the rectifying switching element 2 by a prescribed on/off time ratio; and an overvoltage protection circuit 50a for detecting the overvoltage state of the output voltage Vout, and connecting a resistor circuit 3 having a prescribed resistance value to the switching element 2 for rectification in parallel when the overvoltage state is detected. Discharging is made via the resistance circuit 3 when an overvoltage is detected, thus gently reducing the output voltage for suppressing the occurrence of undershoot. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、各種電子機器に用いられるスイッチング方式のDC−DCコンバータに関し、特に過電圧保護回路を有するDC−DCコンバータに関する。   The present invention relates to a switching DC-DC converter used in various electronic devices, and more particularly to a DC-DC converter having an overvoltage protection circuit.

直流電源においては、安定した出力電圧を得るために、通常、過電圧保護回路を必要とする。従来、出力の過電圧状態を検出するとコンバータの動作を過電圧状態から脱するまで停止させる。しかし、この方法では出力電圧の低下は負荷への放電のみに頼るため、軽負荷時には過電圧状態が持続されてしまう。このため、特許文献1の回路が提案されている。   In a DC power supply, an overvoltage protection circuit is usually required in order to obtain a stable output voltage. Conventionally, when an output overvoltage state is detected, the operation of the converter is stopped until the converter is released from the overvoltage state. However, in this method, the decrease in the output voltage depends only on the discharge to the load, so that the overvoltage state is maintained at a light load. For this reason, the circuit of Patent Document 1 has been proposed.

特許文献1の過電圧保護回路について図7を用いて説明する。図7に示す電源回路は電源Vinと接地の間に直列に接続されたPチャンネルMOSFETからなる主スイッチング素子1及びNチャンネルMOSFETからなる整流スイッチング素子2と、インダクタ4と、平滑コンデンサ5と、過電圧保護回路50と、制御回路102とを有する。   The overvoltage protection circuit of Patent Document 1 will be described with reference to FIG. The power supply circuit shown in FIG. 7 includes a main switching element 1 composed of a P-channel MOSFET and a rectifying switching element 2 composed of an N-channel MOSFET, an inductor 4, a smoothing capacitor 5, and an overvoltage connected in series between a power supply Vin and ground. A protection circuit 50 and a control circuit 102 are included.

主スイッチング素子1および整流スイッチング素子2と、インダクタ4とは降圧コンバータを構成し、平滑コンデンサ5を介して電圧Voutが出力される。過電圧保護回路50において、過電圧検出用比較器6は、出力電圧Voutと所定の基準電圧Vref1を比較し、出力電圧Voutが基準電圧Vref1より大きいときは、High信号を出力する。比較器7は、出力電圧Voutと所定の基準電圧Vref2を比較し、出力電圧Voutが基準電圧Vref2より大きいときは、High信号を出力する。制御回路102は比較器7の出力に基づき主スイッチング素子1への駆動信号と、整流スイッチング素子2への駆動信号とを出力する。保護回路50のOR回路13は、過電圧検出用比較器6の出力と制御回路102が出力する駆動信号とを入力し、整流スイッチング素子2への駆動信号を出力する。   Main switching element 1 and rectifying switching element 2 and inductor 4 constitute a step-down converter, and voltage Vout is output through smoothing capacitor 5. In the overvoltage protection circuit 50, the overvoltage detection comparator 6 compares the output voltage Vout with a predetermined reference voltage Vref1, and outputs a High signal when the output voltage Vout is greater than the reference voltage Vref1. The comparator 7 compares the output voltage Vout with a predetermined reference voltage Vref2, and outputs a High signal when the output voltage Vout is greater than the reference voltage Vref2. The control circuit 102 outputs a drive signal to the main switching element 1 and a drive signal to the rectifying switching element 2 based on the output of the comparator 7. The OR circuit 13 of the protection circuit 50 inputs the output of the overvoltage detection comparator 6 and the drive signal output from the control circuit 102 and outputs the drive signal to the rectifying switching element 2.

過電圧検出用比較器6の出力信号は、出力電圧Voutが基準電圧Vref1以下であるとき、Low状態になっているので、整流スイッチング素子2の動作は制御回路102の信号出力にのみ従う。すなわち、主スイッチング素子1および整流スイッチング素子2は交互にオンオフ動作する。この時、主スイッチング素子1への駆動信号は、出力電圧Voutを第2の基準電圧Vref2と実質的に等しくなるように、パルス幅が変調されている。   Since the output signal of the overvoltage detection comparator 6 is in a low state when the output voltage Vout is equal to or lower than the reference voltage Vref1, the operation of the rectifying switching element 2 follows only the signal output of the control circuit 102. That is, the main switching element 1 and the rectifying switching element 2 are turned on and off alternately. At this time, the pulse width of the drive signal to the main switching element 1 is modulated so that the output voltage Vout is substantially equal to the second reference voltage Vref2.

一方、出力電流の急変などで出力電圧Voutが上昇して基準電圧Vref1以上となると、過電圧検出用比較器6はOR回路13を介して整流スイッチング素子2へHigh信号を出力し、整流スイッチング素子2をオン状態にする。これにより、出力端子がインダクタ4を介して接地点に短絡され、出力電圧Voutは強制的に放電されて低下する。このようにして、出力過電圧状態から脱する。
特開平11−187651号公報
On the other hand, when the output voltage Vout rises to the reference voltage Vref1 or more due to a sudden change in the output current or the like, the overvoltage detection comparator 6 outputs a High signal to the rectifying switching element 2 via the OR circuit 13, and the rectifying switching element 2 Turn on the. As a result, the output terminal is short-circuited to the ground via the inductor 4, and the output voltage Vout is forcibly discharged and lowered. In this way, the output overvoltage state is released.
JP-A-11-187651

図8は従来のDC−DCコンバータの出力電流の急減時における各部動作波形図であり、(a)は出力電流Ioutとインダクタ4の電流ILを、(b)は出力電圧Voutを、(c)は過電圧検出用比較器6の出力V6を、(d)は整流スイッチング素子2の駆動信号Vg2をそれぞれ示す。   FIG. 8 is an operation waveform diagram of each part when the output current of the conventional DC-DC converter suddenly decreases. FIG. 8A shows the output current Iout and the current IL of the inductor 4, FIG. 8B shows the output voltage Vout, and FIG. Indicates the output V6 of the overvoltage detection comparator 6, and (d) indicates the drive signal Vg2 of the rectifying switching element 2.

上記従来の過電圧保護回路では、図8の動作波形図に示したように、過電圧状態を検出している期間中、整流スイッチング素子2が強制的にオンされることにより、平滑コンデンサ5から急速に電流が放電される。このため、過電圧状態を脱した時点では平滑コンデンサ5からの放電電流が過大となり、アンダーシュートが発生する恐れがある。   In the conventional overvoltage protection circuit, as shown in the operation waveform diagram of FIG. 8, the rectifying switching element 2 is forcibly turned on during the period of detecting the overvoltage state, so that the smoothing capacitor 5 rapidly turns on. The current is discharged. For this reason, when the overvoltage state is released, the discharge current from the smoothing capacitor 5 becomes excessive, which may cause undershoot.

本発明は、過電圧状態を検出し、速やかに出力電圧Voutを低下させ通常制御への復帰を行なうとともに、アンダーシュートの発生を防止するDC−DCコンバータの提供を目的とする。   An object of the present invention is to provide a DC-DC converter that detects an overvoltage state, quickly reduces the output voltage Vout to return to normal control, and prevents the occurrence of undershoot.

本発明に係るDC−DCコンバータは、入力した直流電圧を所定の出力電圧に変換するDC−DCコンバータである。DC−DCコンバータは、直流電源と接地間に直列接続されて配置された主スイッチング素子及び整流用スイッチング素子と、主スイッチング素子と整流用スイッチング素子の接続点に一端が接続されたインダクタと、インダクタの他端に接続された平滑手段と、出力電圧を制御するために主スイッチング素子と整流用スイッチング素子とを所定のオンオフ時間比で交互にオン・オフ動作させる制御回路と、出力電圧の過電圧状態を検出し、過電圧状態が検出されたときに、所定の抵抗値を有する抵抗回路を整流用スイッチング素子に並列に接続する過電圧保護回路とを有する。   The DC-DC converter according to the present invention is a DC-DC converter that converts an input DC voltage into a predetermined output voltage. A DC-DC converter includes a main switching element and a rectifying switching element arranged in series between a DC power source and a ground, an inductor having one end connected to a connection point between the main switching element and the rectifying switching element, and an inductor Smoothing means connected to the other end of the output, a control circuit for alternately turning on and off the main switching element and the rectifying switching element at a predetermined on / off time ratio in order to control the output voltage, and an overvoltage state of the output voltage And an overvoltage protection circuit for connecting a resistance circuit having a predetermined resistance value in parallel with the rectifying switching element when an overvoltage state is detected.

過電圧保護回路は、出力電圧を所定値と比較し、その比較結果を示す信号を出力する比較回路を備えてもよい。このとき、抵抗回路は、比較回路からの出力信号に応じてオン・オフし、オンした時に所定の抵抗値を与える。出力電圧が所定値より小さい通常動作時は、整流用スイッチング素子と抵抗回路とは同時にオンオフされてもよい。また、抵抗回路は整流用スイッチング素子と同じチャネルのMOSFETを含んでもよい。   The overvoltage protection circuit may include a comparison circuit that compares the output voltage with a predetermined value and outputs a signal indicating the comparison result. At this time, the resistance circuit is turned on / off according to the output signal from the comparison circuit, and gives a predetermined resistance value when turned on. During normal operation in which the output voltage is smaller than a predetermined value, the rectifying switching element and the resistance circuit may be turned on / off simultaneously. The resistance circuit may include a MOSFET having the same channel as the rectifying switching element.

出力電圧の過電圧状態が検出されている間、主スイッチング素子と整流スイッチング素子はともにオフ状態にされてもよい。   While the overvoltage state of the output voltage is detected, both the main switching element and the rectifying switching element may be turned off.

または、出力電圧の過電圧状態が検出されている間、主スイッチング素子はオフ状態にされるとともに、整流用スイッチング素子は、過電圧状態の検出開始から一定期間の間オン状態にされた後にオフ状態にされてもよい。   Alternatively, the main switching element is turned off while the overvoltage state of the output voltage is detected, and the rectifying switching element is turned off after being turned on for a certain period from the start of detection of the overvoltage state. May be.

過電圧保護回路における所定の抵抗値は整流用スイッチング素子のオン抵抗の値よりも大きいことが好ましい。   The predetermined resistance value in the overvoltage protection circuit is preferably larger than the on-resistance value of the rectifying switching element.

本発明によれば、過電圧を検出し、速やかに出力電圧Voutを低下させ通常制御への復帰を行なう際、アンダーシュートを防止することが可能となる。   According to the present invention, undershoot can be prevented when an overvoltage is detected and the output voltage Vout is quickly reduced to return to normal control.

以下、本発明に係るDC−DCコンバータの実施形態について添付の図面を参照しながら説明する。   Hereinafter, embodiments of a DC-DC converter according to the present invention will be described with reference to the accompanying drawings.

(第1の実施形態)
図1(a)は本発明の第1の実施形態におけるDC−DCコンバータの回路構成図である。本実施形態のDC−DCコンバータは入力電圧Vinを所定電圧に降圧して出力電圧Voutとして出力する降圧型コンバータである。DC−DCコンバータは、PチャンネルMOSFETからなる主スイッチング素子1と、NチャンネルMOSFETからなる整流機能を有するスイッチング素子(以下「整流スイッチング素子」という。)2と、インダクタ4と、平滑コンデンサ5と、制御回路100と、保護回路50aと、比較器7とを含む。DC−DCコンバータの出力電圧Voutはインダクタ4と平滑コンデンサ5の接続点から取り出される。
(First embodiment)
FIG. 1A is a circuit configuration diagram of a DC-DC converter according to the first embodiment of the present invention. The DC-DC converter of the present embodiment is a step-down converter that steps down an input voltage Vin to a predetermined voltage and outputs it as an output voltage Vout. The DC-DC converter includes a main switching element 1 composed of a P-channel MOSFET, a switching element (hereinafter referred to as “rectifying switching element”) 2 composed of an N-channel MOSFET, an inductor 4, a smoothing capacitor 5, A control circuit 100, a protection circuit 50a, and a comparator 7 are included. The output voltage Vout of the DC-DC converter is taken out from the connection point between the inductor 4 and the smoothing capacitor 5.

主スイッチング素子1および整流スイッチング素子2は直列に接続され、主スイッチング素子1のソース端子は入力電圧Vinに接続され、整流スイッチング素子2のソース端子は接地されている。主スイッチング素子1および整流スイッチング素子2のゲート端子には制御回路100からの駆動信号が入力される。   The main switching element 1 and the rectifying switching element 2 are connected in series, the source terminal of the main switching element 1 is connected to the input voltage Vin, and the source terminal of the rectifying switching element 2 is grounded. A drive signal from the control circuit 100 is input to the gate terminals of the main switching element 1 and the rectifying switching element 2.

インダクタ4は、その一端が主スイッチング素子1および整流スイッチング素子2の接続点(すなわち、両スイッチング素子1、2のドレイン端子)に接続される。平滑コンデンサ5は、インダクタ4の他端に接続され、逆側は接地されている。   One end of the inductor 4 is connected to the connection point of the main switching element 1 and the rectifying switching element 2 (that is, the drain terminals of both switching elements 1 and 2). The smoothing capacitor 5 is connected to the other end of the inductor 4 and the opposite side is grounded.

比較器7の非反転入力端子には出力電圧Voutが入力され、反転入力端子に基準電圧源9の出力する基準電圧Vref2が入力されている。比較器7の出力は制御回路100に入力される。制御回路100は、保護回路50aの出力と比較器7の出力に基づいて主スイッチング素子1の駆動信号となる第1の駆動信号Vg1と整流スイッチング素子2の駆動信号となる第2の駆動信号Vg2を出力する。   The output voltage Vout is input to the non-inverting input terminal of the comparator 7, and the reference voltage Vref2 output from the reference voltage source 9 is input to the inverting input terminal. The output of the comparator 7 is input to the control circuit 100. The control circuit 100 includes a first drive signal Vg1 which is a drive signal for the main switching element 1 and a second drive signal Vg2 which is a drive signal for the rectifying switching element 2 based on the output of the protection circuit 50a and the output of the comparator 7. Is output.

保護回路50aは出力電圧Voutに基づき過電圧状態を検出し、過電圧状態であると検出されたときに保護動作を行う。このため、保護回路50aは抵抗回路3、過電圧検出用比較器6及びOR回路11を含む。   The protection circuit 50a detects an overvoltage state based on the output voltage Vout, and performs a protection operation when the overvoltage state is detected. Therefore, the protection circuit 50 a includes the resistance circuit 3, the overvoltage detection comparator 6, and the OR circuit 11.

過電圧検出用比較器6の非反転入力端子には出力電圧Voutが入力され、反転入力端子には、基準電圧源8の出力する過電圧状態の判定基準となる基準電圧Vref1が入力される。過電圧検出用比較器6の出力は制御回路100とOR回路11に入力される。OR回路11は過電圧検出用比較器6の出力信号と、制御回路100からの第2の駆動信号Vg2とを入力し、論理和演算を行い、その結果を制御信号Vg3として抵抗回路3に出力する。   The output voltage Vout is input to the non-inverting input terminal of the overvoltage detection comparator 6, and the reference voltage Vref <b> 1 serving as a determination criterion for the overvoltage state output from the reference voltage source 8 is input to the inverting input terminal. The output of the overvoltage detection comparator 6 is input to the control circuit 100 and the OR circuit 11. The OR circuit 11 inputs the output signal of the overvoltage detection comparator 6 and the second drive signal Vg2 from the control circuit 100, performs a logical OR operation, and outputs the result to the resistor circuit 3 as the control signal Vg3. .

抵抗回路3は制御端子3aを有し、その制御端子3aを介してOR回路11から信号Vg3を受け、その信号Vg3に応じて整流スイッチング素子2に並列に抵抗素子の接続/切断動作を行う。本実施形態では、抵抗回路3は図1(b)に示すようにNチャンネルMOSFETで構成しており、そのオン抵抗を整流スイッチング素子2に並列に接続する抵抗素子として利用する。そのNチャンネルMOSFETのドレイン端子は主スイッチング素子1と整流スイッチング素子2の接続点に接続されており、ソース端子は接地されている。NチャンネルMOSFETは、ゲート電位がHighになったときにオン状態となり、そのときのオン抵抗は整流スイッチング素子2よりも大きくしている。例えば、整流スイッチング素子2のオン抵抗が1Ωの場合、抵抗回路3のオン抵抗は100Ω程度とする。抵抗回路3はゲートが異なるだけで構造上整流スイッチング素子2の一部分として構成してもよく、このように構成しても通常動作への影響は無い。   The resistance circuit 3 has a control terminal 3a, receives a signal Vg3 from the OR circuit 11 through the control terminal 3a, and performs connection / disconnection operation of the resistance element in parallel with the rectifying switching element 2 according to the signal Vg3. In the present embodiment, the resistance circuit 3 is composed of an N-channel MOSFET as shown in FIG. 1B, and its on-resistance is used as a resistance element connected in parallel to the rectifying switching element 2. The drain terminal of the N-channel MOSFET is connected to the connection point between the main switching element 1 and the rectifying switching element 2, and the source terminal is grounded. The N-channel MOSFET is turned on when the gate potential becomes High, and the on-resistance at that time is larger than that of the rectifying switching element 2. For example, when the on-resistance of the rectifying switching element 2 is 1Ω, the on-resistance of the resistor circuit 3 is about 100Ω. The resistor circuit 3 may be configured as a part of the rectifying switching element 2 only in that the gate is different. Even if configured in this way, there is no influence on the normal operation.

以上のように構成される本実施形態のDC−DCコンバータの動作を説明する。まず、出力電圧Voutが基準電圧Vref1以下である通常動作時の動作について説明する。   The operation of the DC-DC converter of the present embodiment configured as described above will be described. First, an operation during normal operation in which the output voltage Vout is equal to or lower than the reference voltage Vref1 will be described.

通常動作時では、過電圧検出用比較器6の出力信号V6はLowとなる。従って、制御回路100は比較器7の出力信号にのみ基づいて主スイッチング素子1および整流スイッチング素子2に対して駆動信号Vg1および駆動信号Vg2を生成し、出力する。即ち、主スイッチング素子1および整流スイッチング素子2は交互にオンオフ動作する。この時、主スイッチング素子1への駆動信号は、出力電圧Voutを第2の基準電圧Vref2と実質的に等しくなるように、そのパルス幅が変調されている。また、整流スイッチング素子2への駆動信号Vg2はOR回路11を介して抵抗回路3の制御端子3aに入力されるので、抵抗回路3は整流スイッチング素子2と同時にオンオフ動作を行なう。前述のように抵抗回路3のオン抵抗は整流スイッチング素子2のオン抵抗よりも大きく設定されている。抵抗回路3は、ゲートが異なるだけで構造上整流スイッチング素子2の一部分として構成してもよく、通常動作への影響は無い。   During normal operation, the output signal V6 of the overvoltage detection comparator 6 is low. Therefore, the control circuit 100 generates and outputs the drive signal Vg1 and the drive signal Vg2 to the main switching element 1 and the rectifying switching element 2 based only on the output signal of the comparator 7. That is, the main switching element 1 and the rectifying switching element 2 are alternately turned on and off. At this time, the pulse width of the drive signal to the main switching element 1 is modulated so that the output voltage Vout is substantially equal to the second reference voltage Vref2. Further, since the drive signal Vg <b> 2 to the rectifying switching element 2 is input to the control terminal 3 a of the resistance circuit 3 through the OR circuit 11, the resistance circuit 3 performs an on / off operation simultaneously with the rectifying switching element 2. As described above, the on-resistance of the resistance circuit 3 is set larger than the on-resistance of the rectifying switching element 2. The resistance circuit 3 may be configured as a part of the rectifying switching element 2 only in the gate but having no influence on normal operation.

次に、過電圧状態検出時の動作について説明する。出力電流Ioutの急変などで出力電圧Voutが上昇して基準電圧Vref1以上となると、過電圧状態であると検出され、過電圧検出用比較器6は、出力電圧V6がHighとなり、制御回路100とOR回路11にHighの信号が出力される。制御回路100は、この信号が入力されると、主スイッチング素子1および整流スイッチング素子2の動作をともにオフ状態に制御する。抵抗回路3の制御端子3aに、過電圧検出用比較器6の出力V6がOR回路11を介して入力されると、抵抗回路3はオン状態となり、整流スイッチング素子2に並列に抵抗素子(オン抵抗)が接続され、放電経路が形成される。これにより、平滑コンデンサ5からインダクタ4および抵抗回路3を介して放電電流が流れ、出力電圧Voutを低下させる。このとき、抵抗回路3の抵抗素子(オン抵抗)の抵抗値は、整流スイッチング素子2の抵抗値よりも大きな値としているため、放電電流は緩やかに流れ、出力電圧Voutの急激な低下を防止でき、アンダーシュートの発生を防止できる。   Next, the operation when an overvoltage state is detected will be described. When the output voltage Vout increases due to a sudden change in the output current Iout and becomes equal to or higher than the reference voltage Vref1, it is detected as an overvoltage state, and the overvoltage detection comparator 6 causes the output voltage V6 to become High, and the OR circuit 11 outputs a high signal. When this signal is input, the control circuit 100 controls the operations of the main switching element 1 and the rectifying switching element 2 to be turned off. When the output V6 of the overvoltage detection comparator 6 is input to the control terminal 3a of the resistance circuit 3 via the OR circuit 11, the resistance circuit 3 is turned on, and the resistance element (ON resistance) is connected in parallel to the rectifying switching element 2. ) Are connected to form a discharge path. As a result, a discharge current flows from the smoothing capacitor 5 through the inductor 4 and the resistance circuit 3 to reduce the output voltage Vout. At this time, since the resistance value of the resistance element (ON resistance) of the resistance circuit 3 is larger than the resistance value of the rectifying switching element 2, the discharge current flows gently, and the sudden decrease in the output voltage Vout can be prevented. , Undershoot can be prevented.

図2は、本実施形態のDC−DCコンバータの各部の動作波形を示す図である。同図では、通常動作時から、過電圧状態を検出し、出力電圧Voutを低下させて通常動作に復帰するまでの波形を示している。   FIG. 2 is a diagram showing operation waveforms of each part of the DC-DC converter of the present embodiment. This figure shows waveforms from the time of normal operation until an overvoltage state is detected and the output voltage Vout is reduced to return to normal operation.

図2において、(a)は出力電流Ioutとインダクタ4の電流IL、(b)は出力電圧Vout、(c)は過電圧検出用比較器6の出力電圧V6、(d)は主スイッチング素子1に対する駆動信号Vg1、(e)は整流スイッチング素子2に対する駆動信号Vg2、(f)は抵抗回路3に対する制御信号Vg3をそれぞれ示す。   2, (a) is the output current Iout and the current IL of the inductor 4, (b) is the output voltage Vout, (c) is the output voltage V6 of the overvoltage detection comparator 6, and (d) is for the main switching element 1. The drive signals Vg1 and (e) indicate the drive signal Vg2 for the rectifying switching element 2, and (f) indicates the control signal Vg3 for the resistor circuit 3, respectively.

出力電流Ioutが重負荷から軽負荷に急変したとき、出力電圧Voutは平滑コンデンサ5への充電電流が過大となって電圧が上昇する。出力電圧Voutが基準電圧Vref1を超えると過電圧状態が検出され、過電圧検出用比較器6の出力V6がHighとなる。この過電圧状態の期間、主スイッチング素子1に対する駆動信号Vg1はHigh、整流スイッチング素子2に対する駆動信号Vg2はLowとなり、主スイッチング素子1および整流スイッチング素子2はともにオフ状態となる。一方、抵抗回路3に対する制御信号Vg3は、過電圧状態を検出し続けている間はHighとなり抵抗回路3はオン状態となり、抵抗素子(オン抵抗)を整流スイッチング素子2に並列に接続する。よって、抵抗回路3によって平滑コンデンサ5が放電されることにより、過電圧状態の出力電圧Voutは低下する。抵抗回路3の抵抗素子(オン抵抗)の抵抗値が整流スイッチング素子2の抵抗値より小さくないことから、抵抗回路3による平滑コンデンサ5からの放電電流は過大ではなく、アンダーシュートの発生を抑制しながらスムーズに通常動作へ復帰する。   When the output current Iout suddenly changes from a heavy load to a light load, the output voltage Vout increases as the charging current to the smoothing capacitor 5 becomes excessive. When the output voltage Vout exceeds the reference voltage Vref1, an overvoltage state is detected, and the output V6 of the overvoltage detection comparator 6 becomes High. During this overvoltage state, the drive signal Vg1 for the main switching element 1 is high, the drive signal Vg2 for the rectifying switching element 2 is low, and both the main switching element 1 and the rectifying switching element 2 are in the off state. On the other hand, the control signal Vg3 to the resistance circuit 3 becomes High while the overvoltage state is continuously detected, the resistance circuit 3 is turned on, and the resistance element (on resistance) is connected to the rectifying switching element 2 in parallel. Therefore, when the smoothing capacitor 5 is discharged by the resistor circuit 3, the output voltage Vout in the overvoltage state decreases. Since the resistance value of the resistance element (ON resistance) of the resistance circuit 3 is not smaller than the resistance value of the rectifying switching element 2, the discharge current from the smoothing capacitor 5 by the resistance circuit 3 is not excessive and suppresses the occurrence of undershoot. It returns to normal operation smoothly.

(第2の実施形態)
本発明に係るDC−DCコンバータの別の構成例を説明する。図3に本発明の第2の実施形態におけるDC−DCコンバータの回路構成図を示す。本実施形態と第1の実施形態とは以下の点が異なる。すなわち、本実施形態のDC−DCコンバータはさらに、OR回路12とワンショットパルス発生回路14を備え、過電圧検出用比較器6の出力V6が、制御回路100とOR回路11とともにワンショットパルス発生回路14に入力される。ワンショットパルス発生回路14の出力と制御回路100の出力する整流スイッチング素子2に対する第2の駆動信号Vg2とが、OR回路12に入力され、OR回路12の出力が整流スイッチング素子2への駆動信号Vg20となる。
(Second Embodiment)
Another configuration example of the DC-DC converter according to the present invention will be described. FIG. 3 shows a circuit configuration diagram of a DC-DC converter according to the second embodiment of the present invention. This embodiment differs from the first embodiment in the following points. That is, the DC-DC converter of the present embodiment further includes an OR circuit 12 and a one-shot pulse generation circuit 14, and the output V 6 of the overvoltage detection comparator 6 together with the control circuit 100 and the OR circuit 11 is a one-shot pulse generation circuit. 14 is input. The output of the one-shot pulse generation circuit 14 and the second drive signal Vg2 for the rectifying switching element 2 output from the control circuit 100 are input to the OR circuit 12, and the output of the OR circuit 12 is the drive signal to the rectifying switching element 2. Vg20.

本実施形態のDC−DCコンバータにおいて出力電圧Voutが基準電圧Vref1以下である通常動作時の動作は第1の実施形態の場合と同様であるので説明は省略し、出力電流の急変などで出力電圧Voutが上昇して基準電圧Vref1以上となる過電圧状態の動作について、以下に説明する。   In the DC-DC converter according to the present embodiment, the operation during the normal operation in which the output voltage Vout is equal to or lower than the reference voltage Vref1 is the same as that in the first embodiment, so that the description is omitted. An operation in an overvoltage state in which Vout increases and becomes equal to or higher than the reference voltage Vref1 will be described below.

過電圧状態では、過電圧検出用比較器6からHigh信号が制御回路100、OR回路11およびワンショットパルス生成回路14に入力される。このとき、制御回路100は、主スイッチング素子1および整流スイッチング素子2をともにオフ状態にさせるように第1の駆動信号Vg1をHighに、第2の駆動信号Vg20をLowにする。しかし、本実施形態では、ワンショットパルス生成回路14が、過電圧検出用比較器6の出力V6の立ち上がりタイミングに同期して所定のパルス幅を持ったパルスを生成し、OR回路12を介して整流スイッチング素子2のゲート端子に出力する。従って、過電圧状態検出後の一定期間(ワンショットパルス生成回路14の出力パルスのパルス幅に対応した期間)は、主スイッチング素子1はオフ状態、整流スイッチング素子2はオン状態となる。一方、過電圧検出用比較器6の出力はOR回路11を介して抵抗回路3の制御端子に入力され、抵抗回路3は過電圧状態の期間中オン状態となる。   In the overvoltage state, the High signal is input from the overvoltage detection comparator 6 to the control circuit 100, the OR circuit 11, and the one-shot pulse generation circuit 14. At this time, the control circuit 100 sets the first drive signal Vg1 to High and the second drive signal Vg20 to Low so that both the main switching element 1 and the rectifying switching element 2 are turned off. However, in the present embodiment, the one-shot pulse generation circuit 14 generates a pulse having a predetermined pulse width in synchronization with the rising timing of the output V6 of the overvoltage detection comparator 6, and rectifies it via the OR circuit 12. Output to the gate terminal of the switching element 2. Therefore, during a certain period after the overvoltage state is detected (a period corresponding to the pulse width of the output pulse of the one-shot pulse generation circuit 14), the main switching element 1 is in the off state and the rectifying switching element 2 is in the on state. On the other hand, the output of the overvoltage detection comparator 6 is input to the control terminal of the resistor circuit 3 via the OR circuit 11, and the resistor circuit 3 is turned on during the overvoltage state.

以上のように、本実施形態では、過電圧検出時から一定期間は、整流スイッチング素子2と抵抗回路3の双方がオンとなり、2系統の放電経路が形成される。そして、一定期間経過後は、整流スイッチング素子2はオフ状態となり、抵抗回路3のみがオン状態となり、放電経路は一系統となる。このため、過電圧検出時から一定期間は、2系統の放電経路を介して過電圧状態から急速に脱し、その後、一定期間が経過すると、抵抗回路3のみの放電経路により放電が緩和され、通常の制御への緩やかな復帰を実現する。   As described above, in this embodiment, both the rectifying switching element 2 and the resistance circuit 3 are turned on for a certain period from the detection of the overvoltage, and two discharge paths are formed. After a certain period of time, the rectifying switching element 2 is turned off, only the resistance circuit 3 is turned on, and the discharge path becomes one system. For this reason, a certain period from the detection of the overvoltage rapidly escapes from the overvoltage state via the two discharge paths, and after that, when the certain period elapses, the discharge is alleviated by the discharge path of only the resistance circuit 3, and normal control Realize a gradual return to

図4は、本実施形態のDC−DCコンバータの各部の動作波形図である。同図では、通常動作時から過電圧状態を検出し、出力電圧Voutを低下させて通常動作に復帰するまでの波形を示している。   FIG. 4 is an operation waveform diagram of each part of the DC-DC converter of this embodiment. This figure shows a waveform from the time of normal operation until an overvoltage state is detected and the output voltage Vout is lowered to return to normal operation.

図4において、(a)は出力電流Ioutとインダクタ4の電流IL、(b)は出力電圧Vout、(c)は過電圧検出用比較器6の出力電圧V6、(d)はワンショットパルス生成回路14の出力電圧Vp、(e)は制御回路100からの主スイッチング素子1への駆動信号Vg1、(f)は制御回路100からの整流スイッチング素子2への駆動信号Vg20、(g)はOR回路12からの整流スイッチング素子2への駆動信号Vg2、(h)は抵抗回路3のゲート電圧Vg3の波形をそれぞれ示す。   4, (a) is the output current Iout and the current IL of the inductor 4, (b) is the output voltage Vout, (c) is the output voltage V6 of the overvoltage detection comparator 6, and (d) is the one-shot pulse generation circuit. 14 is an output voltage Vp, (e) is a drive signal Vg1 from the control circuit 100 to the main switching element 1, (f) is a drive signal Vg20 from the control circuit 100 to the rectifying switching element 2, and (g) is an OR circuit. Drive signals Vg2 and (h) from 12 to the rectifying switching element 2 indicate waveforms of the gate voltage Vg3 of the resistor circuit 3, respectively.

出力電流Ioutが重負荷から軽負荷に急変したとき、出力電圧Voutは平滑コンデンサ5への充電電流が過大となって電圧が上昇する。出力電圧Voutが基準電圧Vref1を超えると過電圧状態が検出され、過電圧検出用比較器6の出力V6がHighとなる。主スイッチング素子1の駆動信号Vg1は強制的にLowとなってオフ状態となる。一方、整流スイッチング素子2の駆動信号Vg2は、ワンショットパルス生成回路14からの出力Vpによって、一定期間だけ強制的にHighにされるため、整流スイッチング素子2は一定期間オン状態となる。また、過電圧状態が検出され続けている間、抵抗回路3の制御信号Vg3はHighとなり、抵抗回路3はオン状態となる。   When the output current Iout suddenly changes from a heavy load to a light load, the output voltage Vout increases as the charging current to the smoothing capacitor 5 becomes excessive. When the output voltage Vout exceeds the reference voltage Vref1, an overvoltage state is detected, and the output V6 of the overvoltage detection comparator 6 becomes High. The drive signal Vg1 of the main switching element 1 is forcibly set to Low and turned off. On the other hand, the drive signal Vg2 for the rectifying switching element 2 is forcibly set to High only for a certain period by the output Vp from the one-shot pulse generation circuit 14, so that the rectifying switching element 2 is turned on for a certain period. Further, while the overvoltage state continues to be detected, the control signal Vg3 of the resistance circuit 3 becomes High, and the resistance circuit 3 is turned on.

よって、過電圧状態検出開始から一定期間の間は、整流スイッチング素子2と抵抗回路3によって平滑コンデンサ5が放電されることによって出力電圧Voutは急速に低下し、一定期間経過後、整流スイッチング素子2がオフした後は抵抗回路3のみを介した放電によって、出力電圧Voutは緩やかに低下する。そして出力電圧Voutが第1の基準電圧Vref1を下回る時、抵抗回路3のオン抵抗が整流スイッチング素子2ほど小さくないことから、抵抗回路3による平滑コンデンサ5からの放電電流は過大ではなく、アンダーシュートの発生を抑制しながらスムーズに通常動作への復帰を実現する。   Therefore, during a certain period from the start of the overvoltage state detection, the smoothing capacitor 5 is discharged by the rectifying switching element 2 and the resistance circuit 3, so that the output voltage Vout rapidly decreases. After being turned off, the output voltage Vout gradually decreases due to discharge only through the resistance circuit 3. When the output voltage Vout is lower than the first reference voltage Vref1, the on-resistance of the resistor circuit 3 is not as small as that of the rectifying switching element 2, so that the discharge current from the smoothing capacitor 5 by the resistor circuit 3 is not excessive and undershoot. Smoothly returns to normal operation while suppressing the occurrence of noise.

尚、上記の説明において、過電圧検出開始後に整流用スイッチング素子2が強制的にオン状態となる一定期間は、ワンショットパルス生成回路14からの出力によって設定されているが、以下に示すような他の設定方法も考えられる。例えば、基準電圧Vref1より高い基準電圧Vref3を設定し、過電圧検出レベルとして、出力電圧Voutが基準電圧Vref1を超え、基準電圧Vref3以下となる第1のレベルと、基準電圧Vref3を超える第2のレベルの2段階のレベルを設定しておき、第1のレベルの過電圧状態では抵抗回路3をオン状態、第2のレベルの過電圧状態では抵抗回路3とともに整流用スイッチング素子2をオン状態にするようにしてもよい。あるいは、整流用スイッチング素子2の電流を検知しておき、過電圧状態では整流用スイッチング素子2の電流が所定値を下回るまでの間のみ、抵抗回路3とともに整流用スイッチング素子2をオン状態とするようにしてもよい。この所定値は平滑コンデンサ5からの放電電流となるゼロ以下の値が好ましい。   In the above description, the fixed period in which the rectifying switching element 2 is forcibly turned on after the start of overvoltage detection is set by the output from the one-shot pulse generation circuit 14. The setting method of can also be considered. For example, a reference voltage Vref3 higher than the reference voltage Vref1 is set, and as an overvoltage detection level, a first level in which the output voltage Vout exceeds the reference voltage Vref1 and becomes equal to or lower than the reference voltage Vref3, and a second level exceeding the reference voltage Vref3 These two levels are set so that the resistor circuit 3 is turned on in the first level overvoltage state, and the rectifying switching element 2 is turned on together with the resistor circuit 3 in the second level overvoltage state. May be. Alternatively, the current of the rectifying switching element 2 is detected, and in the overvoltage state, the rectifying switching element 2 is turned on together with the resistance circuit 3 only until the current of the rectifying switching element 2 falls below a predetermined value. It may be. The predetermined value is preferably a value equal to or less than zero, which is the discharge current from the smoothing capacitor 5.

(第3の実施形態)
第2の実施形態では降圧型DC−DCコンバータを用いて説明したが、本発明の思想は昇圧型DC−DCコンバータにも適用できる。以下では、昇圧型コンバータへの適用例を説明する。
(Third embodiment)
Although the second embodiment has been described using a step-down DC-DC converter, the idea of the present invention can also be applied to a step-up DC-DC converter. In the following, an example of application to a boost converter will be described.

図5(a)は、本発明の技術思想を昇圧型のDC−DCコンバータへ適用した場合の構成例を示した図である。本実施形態のDC−DCコンバータは入力電圧Vinを所定電圧に昇圧して出力電圧Voutとして出力する昇圧型コンバータである。DC−DCコンバータは、NチャンネルMOSFETからなる主スイッチング素子21と、PチャンネルMOSFETからなる整流機能を有するスイッチング素子(整流スイッチング素子)22と、インダクタ20と、平滑コンデンサ24と、制御回路101と、保護回路50cと、比較器27とを含む。DC−DCコンバータの出力電圧Voutは平滑コンデンサ24から取り出される。   FIG. 5A is a diagram showing a configuration example when the technical idea of the present invention is applied to a step-up DC-DC converter. The DC-DC converter of this embodiment is a boost converter that boosts an input voltage Vin to a predetermined voltage and outputs the boosted voltage as an output voltage Vout. The DC-DC converter includes a main switching element 21 composed of an N-channel MOSFET, a switching element (rectifying switching element) 22 composed of a P-channel MOSFET, a inductor 20, a smoothing capacitor 24, a control circuit 101, A protection circuit 50c and a comparator 27 are included. The output voltage Vout of the DC-DC converter is taken out from the smoothing capacitor 24.

主スイッチング素子21および整流スイッチング素子22のゲート端子には制御回路101からの駆動信号Vg21およびVg22が入力される。   Drive signals Vg21 and Vg22 from the control circuit 101 are input to the gate terminals of the main switching element 21 and the rectifying switching element 22.

保護回路50cは、抵抗回路23、過電圧検出用比較器26、NOR回路31、32、及びワンショットパルス発生回路34を含む。過電圧検出用比較器26は、非反転入力端子に出力電圧Voutが入力され、反転入力端子に基準電圧Vref1が入力されている。過電圧検出用比較器26の出力は制御回路101、NOR回路32及びワンショットパルス発生回路34に入力されている。抵抗回路23の制御端子23aには、NOR回路32の出力が入力され、制御端子23aの電位がLowになると抵抗素子として動作する。本実施形態では、抵抗回路23は図5(b)に示すようにPチャンネMOSFETで構成され、整流スイッチング素子22と並列に接続されている。抵抗回路23の抵抗素子はPチャンネMOSFETのオン抵抗を利用する。抵抗回路23のオン時の抵抗値は整流スイッチング素子22のオン抵抗値よりも大きく設定されている。なお、抵抗回路23はゲートが異なるだけで構造上整流スイッチング素子22の一部分として構成してもよく、このように構成しても通常動作への影響は無い。   The protection circuit 50 c includes a resistance circuit 23, an overvoltage detection comparator 26, NOR circuits 31 and 32, and a one-shot pulse generation circuit 34. In the overvoltage detection comparator 26, the output voltage Vout is input to the non-inverting input terminal, and the reference voltage Vref1 is input to the inverting input terminal. The output of the overvoltage detection comparator 26 is input to the control circuit 101, the NOR circuit 32, and the one-shot pulse generation circuit 34. The output of the NOR circuit 32 is input to the control terminal 23a of the resistance circuit 23, and operates as a resistance element when the potential of the control terminal 23a becomes Low. In the present embodiment, the resistance circuit 23 is composed of a P-channel MOSFET as shown in FIG. 5B and is connected in parallel with the rectifying switching element 22. The resistance element of the resistance circuit 23 uses the on-resistance of the P-channel MOSFET. The resistance value when the resistance circuit 23 is on is set to be larger than the on-resistance value of the rectifying switching element 22. Note that the resistor circuit 23 may be configured as a part of the rectifying switching element 22 only in the gate, and even if configured in this way, there is no influence on normal operation.

比較器27は、非反転入力端子に出力電圧Voutが入力され、反転入力端子に基準電圧源29の出力する基準電圧Vref2が入力されている。比較器27の出力は制御回路101に入力される。制御回路101は過電圧検出用比較器26と比較器27の出力に基づいて主スイッチング素子21の駆動信号となる第1の駆動信号Vg21と、整流スイッチング素子22の駆動信号となる第2の駆動信号Vg220を出力する。ワンショットパルス発生回路34の出力Vpと、制御回路101の出力する第2の信号Vg220とがNOR回路31に入力され、NOR回路31の出力が整流スイッチング素子22への駆動信号Vg22となる。NOR回路32は過電圧検出用比較器26の出力信号Vpと制御回路101からの第2の駆動信号Vg220とが入力される。NOR回路32の出力信号Vg23は抵抗回路23の制御端子23aに入力される。   In the comparator 27, the output voltage Vout is input to the non-inverting input terminal, and the reference voltage Vref2 output from the reference voltage source 29 is input to the inverting input terminal. The output of the comparator 27 is input to the control circuit 101. Based on the outputs of the overvoltage detection comparator 26 and the comparator 27, the control circuit 101 has a first drive signal Vg21 which is a drive signal for the main switching element 21 and a second drive signal which is a drive signal for the rectifying switching element 22. Vg220 is output. The output Vp of the one-shot pulse generation circuit 34 and the second signal Vg220 output from the control circuit 101 are input to the NOR circuit 31, and the output of the NOR circuit 31 becomes the drive signal Vg22 to the rectifying switching element 22. The NOR circuit 32 receives the output signal Vp of the overvoltage detection comparator 26 and the second drive signal Vg 220 from the control circuit 101. The output signal Vg23 of the NOR circuit 32 is input to the control terminal 23a of the resistance circuit 23.

以上のように構成されるDC−DCコンバータの動作を説明する。
まず、出力電圧Voutが基準電圧Vref1以下である通常動作時の動作について説明する。通常動作時の場合、過電圧検出用比較器26の出力信号V26はLowとなる。従って、制御回路101は比較器27の出力信号にのみ基づいて主スイッチング素子21および整流スイッチング素子22のそれぞれに対して駆動信号Vg21、Vg220を出力する。即ち、主スイッチング素子21および整流スイッチング素子22は交互にオンオフ動作する。この時、主スイッチング素子21への駆動信号は、出力電圧Voutを第2の基準電圧Vref2と実質的に等しくなるように、パルス幅が変調されている。また、整流スイッチング素子22への駆動信号Vg220は、NOR回路32を介して抵抗回路23の制御端子23aにも入力されるので、抵抗回路23は整流スイッチング素子22と同時にオンオフ動作を行なう。
The operation of the DC-DC converter configured as described above will be described.
First, an operation during normal operation in which the output voltage Vout is equal to or lower than the reference voltage Vref1 will be described. In the normal operation, the output signal V26 of the overvoltage detection comparator 26 is Low. Therefore, the control circuit 101 outputs drive signals Vg21 and Vg220 to the main switching element 21 and the rectifying switching element 22 based only on the output signal of the comparator 27. That is, the main switching element 21 and the rectifying switching element 22 are alternately turned on and off. At this time, the pulse width of the drive signal to the main switching element 21 is modulated so that the output voltage Vout is substantially equal to the second reference voltage Vref2. Further, since the drive signal Vg 220 to the rectifying switching element 22 is also input to the control terminal 23 a of the resistance circuit 23 via the NOR circuit 32, the resistance circuit 23 performs an on / off operation simultaneously with the rectifying switching element 22.

次に、本実施形態のDC−DCコンバータの過電圧状態時の動作を説明する。
出力電流の急変などで出力電圧Voutが上昇して基準電圧Vref1以上となると、過電圧状態が検出されて過電圧検出用比較器26からHigh信号が制御回路101とNOR回路32およびワンショットパルス生成回路34に入力される。このとき、制御回路101は、第1の信号Vg21をLowに、第2の信号Vg220をHighにし、スイッチング素子21および整流スイッチング素子22をともにオフ状態にするよう制御する。しかし、整流スイッチング素子22に関しては、ワンショットパルス生成回路34により所定のパルス幅を持ったパルスが生成され、NOR回路31を介して整流スイッチング素子22のゲート端子に入力される。従って、過電圧状態検出開始後の一定期間は、主スイッチング素子21はオフ状態、整流スイッチング素子22はオン状態となる。一方、抵抗回路23の制御端子23aに対し、過電圧検出用比較器26の出力がNOR回路32を介して入力されるため、抵抗回路23は過電圧状態検出の間オン状態となり、その抵抗成分が整流スイッチング素子22に並列に接続されて放電経路を形成する。
Next, the operation in the overvoltage state of the DC-DC converter of this embodiment will be described.
When the output voltage Vout rises to the reference voltage Vref1 or more due to a sudden change in the output current or the like, an overvoltage state is detected, and a high signal is sent from the overvoltage detection comparator 26 to the control circuit 101, the NOR circuit 32, and the one-shot pulse generation circuit 34. Is input. At this time, the control circuit 101 controls the first signal Vg21 to be Low, the second signal Vg220 to be High, and both the switching element 21 and the rectifying switching element 22 to be turned off. However, with respect to the rectifying switching element 22, a pulse having a predetermined pulse width is generated by the one-shot pulse generation circuit 34 and is input to the gate terminal of the rectifying switching element 22 via the NOR circuit 31. Therefore, the main switching element 21 is in the off state and the rectifying switching element 22 is in the on state for a certain period after the start of the overvoltage state detection. On the other hand, since the output of the overvoltage detection comparator 26 is input to the control terminal 23a of the resistance circuit 23 via the NOR circuit 32, the resistance circuit 23 is turned on during detection of the overvoltage state, and the resistance component is rectified. A discharge path is formed by being connected in parallel to the switching element 22.

よって、過電圧検出開始時から一定期間内は、整流スイッチング素子22及び抵抗回路23による放電経路が形成されるため、過電圧状態から急速に脱することができる。そして、過電圧検出開始から一定期間経過後は、抵抗回路23のみがオン状態となり、抵抗値の大きい抵抗回路23のみが放電経路となるため、緩やかな通常の制御への復帰が実現される。   Therefore, since a discharge path is formed by the rectifying switching element 22 and the resistance circuit 23 within a certain period from the start of overvoltage detection, it is possible to quickly escape from the overvoltage state. Then, after the elapse of a certain period from the start of overvoltage detection, only the resistance circuit 23 is turned on, and only the resistance circuit 23 having a large resistance value becomes a discharge path, so that a gentle return to normal control is realized.

図6は本実施形態の昇圧型DC−DCコンバータの各部動作波形図である。同図は、通常動作時から過電圧状態を検出し、出力電圧Voutを低下させて通常動作に復帰するまでの波形を示している。   FIG. 6 is an operation waveform diagram of each part of the step-up DC-DC converter of this embodiment. This figure shows waveforms from the time of normal operation until an overvoltage state is detected and the output voltage Vout is reduced to return to normal operation.

図6において、(a)は出力電流Ioutとインダクタ20の電流IL、(b)は出力電圧Vout、(c)は過電圧検出用比較器26の出力電圧V26、(d)はワンショットパルス生成回路34の出力電圧Vp、(e)は整流スイッチング素子22の駆動信号Vg22、(f)は主スイッチング素子21の駆動信号Vg21、(g)は抵抗回路23の制御信号Vg23の波形をそれぞれ示す。   6, (a) is the output current Iout and the current IL of the inductor 20, (b) is the output voltage Vout, (c) is the output voltage V26 of the overvoltage detection comparator 26, and (d) is the one-shot pulse generation circuit. The output voltage Vp of 34, (e) shows the drive signal Vg22 of the rectifying switching element 22, (f) shows the drive signal Vg21 of the main switching element 21, and (g) shows the waveform of the control signal Vg23 of the resistance circuit 23, respectively.

出力電流Ioutが重負荷から軽負荷に急変したとき、出力電圧Voutは平滑コンデンサ24への充電電流が過大となって電圧が上昇する。出力電圧Voutが基準電圧Vref1を超えると過電圧状態が検出され、過電圧検出用比較器26の出力V26がHighとなる。スイッチング素子21のゲート電圧Vg21は強制的にLowとなってオフ状態となる。同時に抵抗素子23のゲート電圧Vg23は、過電圧状態を検出し続けている間はHighとなり抵抗素子23はオン状態となる。このとき、整流スイッチング素子22に対する駆動信号Vg22は、ワンショットパルス生成回路34からの出力Vpによって、過電圧状態の検出開始時から一定期間だけLowとなる。これにより、過電圧状態の検出開始時から一定期間だけ抵抗回路23はオン状態となる。よって、整流スイッチング素子22と抵抗回路23の2つの電流経路によって平滑コンデンサ24が放電されることによって、出力電圧Voutは急速に低下する。過電圧状態の検出開始時から一定期間経過後の整流スイッチング素子22のオフ後は抵抗素子23のみによって、出力電圧Voutは緩やかに低下する。そして出力電圧Voutが第1の基準電圧Vref1を下回る時、抵抗素子23のオン抵抗が整流スイッチング素子22ほど小さくないことから、抵抗素子23による平滑コンデンサ24からの放電電流は過大ではなく、アンダーシュートの発生を抑制しながらスムーズに通常動作へ復帰する。   When the output current Iout suddenly changes from a heavy load to a light load, the output voltage Vout rises because the charging current to the smoothing capacitor 24 becomes excessive. When the output voltage Vout exceeds the reference voltage Vref1, an overvoltage state is detected, and the output V26 of the overvoltage detection comparator 26 becomes High. The gate voltage Vg21 of the switching element 21 is forcibly set to Low and turned off. At the same time, the gate voltage Vg23 of the resistance element 23 becomes High while the overvoltage state is continuously detected, and the resistance element 23 is turned on. At this time, the drive signal Vg22 for the rectifying switching element 22 becomes Low for a certain period from the start of detection of the overvoltage state by the output Vp from the one-shot pulse generation circuit 34. As a result, the resistance circuit 23 is turned on for a certain period from the start of detection of the overvoltage state. Therefore, the smoothing capacitor 24 is discharged by the two current paths of the rectifying switching element 22 and the resistance circuit 23, so that the output voltage Vout rapidly decreases. After the rectification switching element 22 is turned off after a predetermined period has elapsed from the start of detection of the overvoltage state, the output voltage Vout gradually decreases only by the resistance element 23. When the output voltage Vout is lower than the first reference voltage Vref1, the on-resistance of the resistance element 23 is not as small as that of the rectifying switching element 22. Therefore, the discharge current from the smoothing capacitor 24 by the resistance element 23 is not excessive and undershoot. Smoothly returns to normal operation while suppressing the occurrence of

なお、以上の実施形態において説明した、オン時に所定の抵抗値を持つ放電経路を形成する抵抗回路3、23は、NチャンネルまたはPチャンネルMOSFETで構成したが、同様の機能を実現できるのであれば、他の回路構成でもよい。   The resistor circuits 3 and 23 that form the discharge path having a predetermined resistance value when turned on, which are described in the above embodiments, are configured by N-channel or P-channel MOSFETs. However, as long as similar functions can be realized. Other circuit configurations may be used.

本発明の過電圧保護回路は、例えば、DC−DCコンバータなどさまざまな電子回路の出力電圧の過電圧状態を検出し、過電圧状態から速やかに通常制御の状態へ復帰することを可能とし、スイッチング方式のDC−DCコンバータに有用である。   The overvoltage protection circuit of the present invention can detect an overvoltage state of an output voltage of various electronic circuits such as a DC-DC converter, and can quickly return to the normal control state from the overvoltage state. -Useful for DC converters.

本発明の実施形態1におけるDC−DCコンバータの構成図1 is a configuration diagram of a DC-DC converter according to Embodiment 1 of the present invention. 実施形態1のDC−DCコンバータ各部の動作波形図Operation Waveform Diagram of Each Part of DC-DC Converter of Embodiment 1 本発明の実施形態2におけるDC−DCコンバータの構成図Configuration diagram of DC-DC converter in Embodiment 2 of the present invention 実施形態2のDC−DCコンバータ各部の動作波形図Operation Waveform Diagram of Each Part of DC-DC Converter of Embodiment 2 本発明の実施形態3におけるDC−DCコンバータの構成図Configuration diagram of DC-DC converter in Embodiment 3 of the present invention 実施形態3のDC−DCコンバータ各部の動作波形図Operation Waveform Diagram of Each Part of DC-DC Converter of Embodiment 3 従来のDC−DCコンバータの回路図Circuit diagram of conventional DC-DC converter 従来のDC−DCコンバータ各部の動作波形図Operation waveform diagram of each part of conventional DC-DC converter

符号の説明Explanation of symbols

1,22 PチャンネルMOSFET
2,21 NチャンネルMOSFET
3,23 抵抗回路
4,20 インダクタ
5,24 平滑コンデンサ
6,26 過電圧検出用比較器
7,27 比較器
8,28 基準電圧源Vref1
9,29 基準電圧源Vref2
11〜13 OR回路
14,34 ワンショットパルス発生回路
31,32 NOR回路
50a〜50c 過電圧保護回路
100〜102 制御回路
1,22 P-channel MOSFET
2,21 N-channel MOSFET
3,23 Resistor circuit 4,20 Inductor 5,24 Smoothing capacitor 6,26 Overvoltage detection comparator 7,27 Comparator 8,28 Reference voltage source Vref1
9,29 Reference voltage source Vref2
11-13 OR circuit 14, 34 One-shot pulse generation circuit 31, 32 NOR circuit 50a-50c Overvoltage protection circuit 100-102 Control circuit

Claims (7)

入力した直流電圧を所定の出力電圧に変換するDC−DCコンバータであって、
直流電源と接地間に直列接続されて配置された主スイッチング素子及び整流用スイッチング素子と、
前記主スイッチング素子と前記整流用スイッチング素子の接続点に一端が接続されたインダクタと、
該インダクタの他端に接続された平滑手段と、
前記出力電圧を制御するために前記主スイッチング素子と前記整流用スイッチング素子とを所定のオンオフ時間比で交互にオン・オフ動作させる制御回路と、
前記出力電圧の過電圧状態を検出し、過電圧状態が検出されたときに所定の抵抗値を有する抵抗回路を前記整流用スイッチング素子に並列に接続する過電圧保護回路と
を有することを特徴とするDC−DCコンバータ。
A DC-DC converter that converts an input DC voltage into a predetermined output voltage,
A main switching element and a rectifying switching element arranged in series between the DC power source and the ground;
An inductor having one end connected to a connection point between the main switching element and the rectifying switching element;
Smoothing means connected to the other end of the inductor;
A control circuit for alternately turning on and off the main switching element and the rectifying switching element at a predetermined on / off time ratio in order to control the output voltage;
An overvoltage protection circuit for detecting an overvoltage state of the output voltage and connecting a resistance circuit having a predetermined resistance value in parallel with the rectifying switching element when the overvoltage state is detected; DC converter.
前記過電圧保護回路は、前記出力電圧を所定値と比較し、その比較結果を示す信号を出力する比較回路を備え、前記抵抗回路は前記比較回路からの出力信号に応じてオン・オフし、オンしたときに所定の抵抗値を与えることを特徴とする請求項1記載のDC−DCコンバータ。   The overvoltage protection circuit includes a comparison circuit that compares the output voltage with a predetermined value and outputs a signal indicating the comparison result, and the resistance circuit is turned on / off in response to an output signal from the comparison circuit. 2. The DC-DC converter according to claim 1, wherein a predetermined resistance value is given when the DC-DC converter is operated. 前記出力電圧が所定値より小さい通常動作時は、前記整流用スイッチング素子と前記抵抗回路とは同時にオンオフされることを特徴とする請求項2記載のDC−DCコンバータ。   3. The DC-DC converter according to claim 2, wherein the rectifying switching element and the resistance circuit are simultaneously turned on and off during a normal operation in which the output voltage is smaller than a predetermined value. 前記抵抗回路は前記整流用スイッチング素子と同じチャネルのMOSFETを含むことを特徴とする請求項2記載のDC−DCコンバータ。   3. The DC-DC converter according to claim 2, wherein the resistance circuit includes a MOSFET having the same channel as that of the rectifying switching element. 前記出力電圧の過電圧状態が検出されている間、前記主スイッチング素子と前記整流スイッチング素子はともにオフ状態にされることを特徴とする請求項1記載のDC−DCコンバータ。   The DC-DC converter according to claim 1, wherein both the main switching element and the rectifying switching element are turned off while an overvoltage state of the output voltage is detected. 前記出力電圧の過電圧状態が検出されている間、前記主スイッチング素子はオフ状態にされるとともに、前記整流用スイッチング素子は、過電圧状態の検出開始から一定期間の間オン状態にされた後にオフ状態にされることを特徴とする請求項1記載のDC−DCコンバータ。   While the overvoltage state of the output voltage is detected, the main switching element is turned off, and the rectifying switching element is turned off after being turned on for a certain period from the start of detection of the overvoltage state. The DC-DC converter according to claim 1, wherein: 前記所定の抵抗値は前記整流用スイッチング素子のオン抵抗の値よりも大きいことを特徴とする請求項1記載のDC−DCコンバータ。
2. The DC-DC converter according to claim 1, wherein the predetermined resistance value is larger than an on-resistance value of the rectifying switching element.
JP2004223455A 2004-07-30 2004-07-30 Dc-dc converter Withdrawn JP2006042576A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004223455A JP2006042576A (en) 2004-07-30 2004-07-30 Dc-dc converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004223455A JP2006042576A (en) 2004-07-30 2004-07-30 Dc-dc converter

Publications (1)

Publication Number Publication Date
JP2006042576A true JP2006042576A (en) 2006-02-09

Family

ID=35906940

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004223455A Withdrawn JP2006042576A (en) 2004-07-30 2004-07-30 Dc-dc converter

Country Status (1)

Country Link
JP (1) JP2006042576A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009153235A (en) * 2007-12-18 2009-07-09 Fuji Electric Device Technology Co Ltd Control circuit for switching power supplies and switching power supply using this control circuit
JP2011211901A (en) * 2011-05-27 2011-10-20 Toshiba Corp Semiconductor device
JP2013084992A (en) * 2013-01-21 2013-05-09 Toshiba Corp Semiconductor device
KR101271420B1 (en) 2008-08-25 2013-06-05 주식회사 만도 Dc to dc conveter with dead zone state
JP2014171295A (en) * 2013-03-01 2014-09-18 Auto Network Gijutsu Kenkyusho:Kk Voltage conversion circuit and overvoltage protection method
US9166476B2 (en) 2010-12-28 2015-10-20 Asahi Kasei Microdevices Corporation Charge extraction circuit for voltage converter
JP2017153179A (en) * 2016-02-22 2017-08-31 株式会社デンソー Switching power supply
JP2019213317A (en) * 2018-06-01 2019-12-12 ローム株式会社 Semiconductor device
JP2019221099A (en) * 2018-06-22 2019-12-26 ローム株式会社 Switching power supply device and semiconductor device

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009153235A (en) * 2007-12-18 2009-07-09 Fuji Electric Device Technology Co Ltd Control circuit for switching power supplies and switching power supply using this control circuit
KR101271420B1 (en) 2008-08-25 2013-06-05 주식회사 만도 Dc to dc conveter with dead zone state
US9166476B2 (en) 2010-12-28 2015-10-20 Asahi Kasei Microdevices Corporation Charge extraction circuit for voltage converter
JP2011211901A (en) * 2011-05-27 2011-10-20 Toshiba Corp Semiconductor device
JP2013084992A (en) * 2013-01-21 2013-05-09 Toshiba Corp Semiconductor device
JP2014171295A (en) * 2013-03-01 2014-09-18 Auto Network Gijutsu Kenkyusho:Kk Voltage conversion circuit and overvoltage protection method
JP2017153179A (en) * 2016-02-22 2017-08-31 株式会社デンソー Switching power supply
JP2019213317A (en) * 2018-06-01 2019-12-12 ローム株式会社 Semiconductor device
JP7100499B2 (en) 2018-06-01 2022-07-13 ローム株式会社 Semiconductor equipment
JP2019221099A (en) * 2018-06-22 2019-12-26 ローム株式会社 Switching power supply device and semiconductor device
JP7058186B2 (en) 2018-06-22 2022-04-21 ローム株式会社 Switching power supply and semiconductor devices

Similar Documents

Publication Publication Date Title
US7298124B2 (en) PWM regulator with discontinuous mode and method therefor
US8248040B2 (en) Time-limiting mode (TLM) for an interleaved power factor correction (PFC) converter
US7872458B2 (en) DC-to-DC converter
US8058858B2 (en) High efficiency voltage regulator with auto power-save mode
JP4912067B2 (en) Semiconductor integrated circuit and electronic device having the same
US7714556B2 (en) Quick response switching regulator and control method thereof
EP2364061B1 (en) Circuits and methods for driving light sources
US11177734B2 (en) Digital like short circuit to ground protection for DC-DC converter
JP5125066B2 (en) Control circuit for synchronous rectification type DC-DC converter, synchronous rectification type DC-DC converter and control method therefor
JP4841329B2 (en) DC-DC converter
JP2006288156A (en) Dc-dc converter
KR102641551B1 (en) Step-down DC-DC converter
US20180183331A1 (en) Pulse width modulation device and dc-to-dc converter including the same
JP2006311689A (en) Dc-dc converter
US20100046124A1 (en) Boost DC-DC converter control circuit and boost DC-DC converter having protection circuit interrupting overcurrent
JP2012253953A (en) Step-up dc-dc converter
JP6860118B2 (en) Power factor improvement circuit and semiconductor device
CN106558979B (en) Semiconductor device with a plurality of semiconductor chips
JP5282067B2 (en) Power factor correction circuit and start-up operation control method thereof
CN112865525B (en) Adaptive frequency adjustment system
JP4548100B2 (en) DC-DC converter
JP2008067454A (en) Dc-dc converter
JP2006042576A (en) Dc-dc converter
US20090128111A1 (en) Reverse current protection apparatus for a synchronous switching voltage converter
US8476883B2 (en) Compensation circuits and control methods of switched mode power supply

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061026

RD03 Notification of appointment of power of attorney

Effective date: 20061026

Free format text: JAPANESE INTERMEDIATE CODE: A7423

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070731