KR20180054729A - Multi-layer wiring board and manufacturing method thereof - Google Patents

Multi-layer wiring board and manufacturing method thereof Download PDF

Info

Publication number
KR20180054729A
KR20180054729A KR1020187010614A KR20187010614A KR20180054729A KR 20180054729 A KR20180054729 A KR 20180054729A KR 1020187010614 A KR1020187010614 A KR 1020187010614A KR 20187010614 A KR20187010614 A KR 20187010614A KR 20180054729 A KR20180054729 A KR 20180054729A
Authority
KR
South Korea
Prior art keywords
layer circuit
inner layer
board
wiring board
wiring
Prior art date
Application number
KR1020187010614A
Other languages
Korean (ko)
Other versions
KR102104185B1 (en
Inventor
히로유키 야마구치
Original Assignee
히타치가세이가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히타치가세이가부시끼가이샤 filed Critical 히타치가세이가부시끼가이샤
Publication of KR20180054729A publication Critical patent/KR20180054729A/en
Application granted granted Critical
Publication of KR102104185B1 publication Critical patent/KR102104185B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

표층 회로 및 내층 회로가 형성된 표층 회로 기판과, 내층 회로가 형성된 내층 회로 기판과, 상기 표층 회로 기판 또는 상기 내층 회로 기판을 관통하며, 상기 표층 회로와 내층 회로 또는 내층 회로끼리를 접속하는 비관통 비아와, 전체 판 두께 방향을 관통하는 관통 스루홀을 갖고, 상기 비관통 비아에 대응하는 판 두께 방향의 위치의 내층 회로 기판에, 내층 회로가 배치되는 다층 배선판 및 그의 제조 방법.A surface layer circuit substrate on which a surface layer circuit and an inner layer circuit are formed, an inner layer circuit substrate on which an inner layer circuit is formed, and a non-penetrating via hole penetrating the surface layer circuit substrate or the inner layer circuit substrate, And an inner layer circuit disposed on the innerlayer circuit board at a position in the thickness direction corresponding to the non-penetrating via, the innerlayer circuit having a through hole penetrating the entire thickness direction of the board.

Description

다층 배선판 및 그의 제조 방법Multi-layer wiring board and manufacturing method thereof

본 발명은 다층 배선판에 관한 것이고, 특히 배선의 자유도가 높아지고, 배선 수용성이 높은, 고주파에 대응이 가능한 다층 배선판이다.The present invention relates to a multilayer wiring board, and more particularly, to a multilayer wiring board which has a high degree of freedom of wiring and is highly water-soluble and capable of coping with high frequencies.

근년 전자 기기의 고기능화에 수반하여, 고주파 대응이나 배선의 수용량 향상이 요구되고 있다. 이와 같은 요구에 대하여 다층 배선판에서는, 고주파 대응 기재의 채용이나 고다층화로 대응하는 것이 일반적이다.2. Description of the Related Art In recent years, as electronic devices have become more sophisticated, it is required to cope with high frequencies and improve the capacity of wiring. With respect to such a demand, it is general that the multilayer wiring board is adapted to adopt a high-frequency-compatible substrate or to have a multi-layered structure.

다층 배선판의 제조 방법으로는, 내층 회로를 갖는 복수의 회로 기판을 적층하고, 최외층인 표층 구리박의 불필요한 부분을 에칭 제거하여 형성하는 방법과, 필요한 부분에 구리 도금하여 형성하는 방법 등이 있다.As a manufacturing method of the multilayer wiring board, there are a method of laminating a plurality of circuit boards having an inner layer circuit, removing unnecessary portions of the outermost layer of the surface copper foil by etching, and a method of forming the necessary portions by copper plating .

또한, 복수의 회로 기판을 적층 접착하는 방법으로서는, 복수의 회로 기판과 절연층이 되는 프리프레그 등을 위치 정렬핀을 사용하여 교대로 겹쳐, 가열, 가압하여 적층하는 핀 라미네이션법과, 내층 회로를 형성한 회로 기판 상에 접착제 부착 구리박을 겹쳐 적층 일체화한 후, 구리박의 불필요한 부분을 에칭 제거하여 회로 형성을 행하고, 이것을 반복하는 빌드업법이 있다.As a method for laminating and bonding a plurality of circuit boards, there are a pin lamination method in which a plurality of circuit boards and a prepreg or the like serving as an insulating layer are alternately stacked by using alignment pins and laminated by heating and pressing, There is a build-up method in which a copper foil with an adhesive is stacked on a circuit board to form a laminated body, an unnecessary portion of the copper foil is removed by etching to form a circuit, and this is repeated.

또한, 내층의 배선을 접속하는 방법으로서는, 관통 구멍을 뚫어 스루홀로서 접속하는 방법, 비관통 구멍을 뚫어 비관통 비아로서 접속하는 방법(특허문헌 1)이 있다.As a method of connecting wirings in the inner layer, there are a method of connecting through holes by drilling through holes, and a method of drilling non-through holes and connecting them as non-through vias (Patent Document 1).

일본 특허 공고 평09-162550호 공보Japanese Patent Publication No. 09-162550

그런데, 근년 전자 기기의 고속화가 진행되어, 배선판 내를 흐르는 전기 신호는 단시간에 보다 많은 정보를 전달하기 위해서, 주파수가 점점 높아지고 있다. 고주파 대응의 배선판 설계에서는, 도체 손실과 유전 손실을 고려할 필요가 있으며, 도체 손실을 저감시키기 위해서는 신호선의 도체를 굵게 하는 것이 유효하고, 유전 손실을 저감시키기 위해서는 사용하는 기재나 프리프레그 등 신호선 주위에 배치되는 재료의 비유전율이나 유전 정접을 낮추는 것이 유효하지만, 고밀도화한 배선판에서는, 대응할 수 있는 신호선의 도체폭에 제한이 있다.However, in recent years, the speed of electronic devices has been increasing, and electric signals flowing in the wiring board have been increasing in frequency in order to transmit more information in a short time. In designing a wiring board corresponding to a high frequency, it is necessary to consider conductor loss and dielectric loss. To reduce the conductor loss, it is effective to make the conductor of the signal line thick. In order to reduce the dielectric loss, It is effective to lower the relative permittivity and the dielectric tangent of the material to be disposed, but there is a limitation in the conductor width of a signal line that can be coped with in a densified wiring board.

또한, 고속화에 대한 요구에 더하여 배선판의 신호 배선 증가에 대한 대응도 필요해지고 있다. 신호 배선의 증가 대응에는 배선층을 나누어 다층화하는 방법을 생각할 수 있지만, 판 두께의 제한이 있어 고다층화는 곤란한 케이스가 많다.In addition to the demand for higher speed, it is also necessary to cope with an increase in the signal wiring of the wiring board. For increasing the signal wiring, a method of dividing the wiring layers into multiple layers is conceivable. However, there are many cases where it is difficult to form a multi-layered structure due to the limitation of the plate thickness.

또한, 관통 구멍에 의한 스루홀을 사용하여 판 두께 방향의 접속을 형성하는 방법에서는, 관통 구멍을 뚫기 위해서, 관통 구멍과 접속시키는 배선층 이외의 다른 층에서는 관통 구멍을 피해서 배선할 필요가 있다. 이 때문에, 배선의 수용량을 확보하기 위해 다층화함으로써, 판 두께의 제한을 초과해버리는 문제가 있다. 또한, 다층화함으로써 두꺼운 판 두께가 되어, 관통 구멍의 구멍 위치 정밀도나 도금성이 저하되는 등, 드릴 직경의 축소화가 필요한 협소 피치에는 대응할 수 없는 문제가 있다. 또한, 관통 구멍이 많은 기판에서는, 배선폭이나 배선 거리도 제한되는 점에서, 특히 고속 신호가 필요한 고주파 대응 배선에서는, 배선의 설계 자유도도 적어져, 충분한 전기 특성을 얻을 수 없는 경우가 있다.Further, in the method of forming the connection in the thickness direction by using the through hole by the through hole, it is necessary to conduct wiring in the other layer than the wiring layer to be connected to the through hole in order to penetrate the through hole. For this reason, there is a problem that the thickness of the wiring is exceeded by multilayering the wiring in order to secure the capacity of the wiring. Further, there is a problem that it is not possible to cope with narrow pitches in which reduction in drill diameter is required, such as a reduction in hole position accuracy and plating performance of through holes, due to the multilayered structure. Further, in a substrate having a large number of through holes, the wiring width and wiring distance are also restricted. In particular, in a high frequency corresponding wiring requiring a high-speed signal, the degree of freedom in designing wiring is reduced, and sufficient electric characteristics may not be obtained.

본 발명은 배선의 자유도가 높아지고, 배선 수용성이 높은, 고주파에 대응할 수 있는 다층 배선판을 제공하는 것을 목적으로 한다.An object of the present invention is to provide a multilayer wiring board capable of coping with high frequency with high degree of freedom of wiring and high water-solubility.

본 발명은 이하에 관한 것이다.The present invention relates to the following.

(1) 표층 회로 및 내층 회로가 형성된 표층 회로 기판과, 내층 회로가 형성된 내층 회로 기판과, 상기 표층 회로 기판 또는 상기 내층 회로 기판을 관통하며, 상기 표층 회로와 내층 회로 또는 내층 회로끼리를 접속하는 비관통 비아와, 전체 판 두께 방향을 관통하는 관통 스루홀을 갖고, 상기 비관통 비아에 대응하는 판 두께 방향의 위치의 내층 회로 기판에, 내층 회로가 배치되는 다층 배선판.(1) A surface-layer circuit board having a surface-layer circuit and an inner-layer circuit formed thereon, an inner-layer circuit board having an inner-layer circuit formed thereon, and a connecting member connecting the surface-layer circuit and the inner- Wherein the inner layer circuit is disposed on the innerlayer circuit board at a position in the thickness direction corresponding to the non-through vias, the non-through vias having a through-hole penetrating through the entire plate thickness direction.

(2) 상기 비관통 비아에 접속하는 내층 회로와, 상기 비관통 비아에 대응하는 판 두께 방향의 위치의 내층 회로 기판에 배치된 내층 회로가, 다른 배선폭을 갖는 항 1에 기재된 다층 배선판.(2) The multilayer wiring board according to item 1, wherein the inner layer circuit connected to the non-through vias and the inner layer circuit disposed in the inner layer circuit board at the position in the plate thickness direction corresponding to the non-through vias have different wiring widths.

(3) 상기 내층 회로의 적어도 일부가 절연 피복 와이어로 형성되는 항 1 또는 2에 기재된 다층 배선판.(3) The multilayer wiring board according to item 1 or 2, wherein at least a part of the inner layer circuit is formed of an insulating coating wire.

(4) 항 1 내지 3 중 어느 1항의 다층 배선판의 제조 방법으로서, 표층 회로 및 내층 회로가 형성된 표층 회로 기판과, 내층 회로가 형성된 내층 회로 기판과, 상기 표층 회로 기판 또는 상기 내층 회로 기판을 관통하며, 상기 표층 회로와 내층 회로 또는 내층 회로끼리를 접속하는 비관통 비아를 갖고, 상기 비관통 비아에 대응하는 판 두께 방향의 위치의 내층 회로 기판에, 내층 회로가 배치되는 유닛 기판 A 및 C를 형성함과 함께, 내층 회로가 형성된 내층 회로 기판을 갖고, 상기 비관통 비아에 대응하는 판 두께 방향의 위치의 내층 회로 기판에, 내층 회로가 배치되는 유닛 기판 B를 형성하는 공정 (a)와, 상기 유닛 기판 A, B, C를, 이 순서로 판 두께 방향으로 적층하는 공정 (b)를 갖는 다층 배선판의 제조 방법.(4) A method of manufacturing a multilayer wiring board according to any one of items (1) to (3), comprising the steps of: providing a surface layer circuit substrate having a surface layer circuit and an inner layer circuit formed thereon, an inner layer circuit substrate having an inner layer circuit formed thereon, And the unit circuits A and C each having the non-through vias connecting the surface layer circuit and the inner layer circuits or the inner layer circuits and the inner layer circuits disposed on the inner layer circuit board at the position in the plate thickness direction corresponding to the non- (A) forming a unit substrate B having an inner layer circuit formed with an inner layer circuit and having an inner layer circuit disposed on an inner layer circuit board at a position in the thickness direction corresponding to the non-through via, (B) of laminating the unit substrates A, B, and C in the thickness direction in this order.

본 발명에 따르면, 막힌 구멍과 관통 구멍을 가짐으로써, 배선의 자유도가 높아지고, 배선 수용성이 높은, 고주파에 대응할 수 있는 다층 배선판을 제공할 수 있다.According to the present invention, it is possible to provide a multi-layered wiring board capable of coping with a high frequency, which has a high degree of freedom of wiring and high water-solubility by having a blind hole and a through hole.

도 1은 본 발명의 일 실시 형태의 다층 배선판의 개략 단면도를 나타낸다.
도 2는 본 발명의 일 실시 형태의 다층 배선판의 제조 공정의 개요를 나타낸다.
1 is a schematic cross-sectional view of a multilayer wiring board according to an embodiment of the present invention.
2 shows an outline of a manufacturing process of a multilayer wiring board according to an embodiment of the present invention.

(다층 배선판)(Multilayer wiring board)

본 발명의 다층 배선판의 일 실시 형태를, 도 1을 사용하여 설명한다. 본 실시 형태의 다층 배선판은, 먼저, 표층 회로(12) 및 내층 회로(2)가 형성된 표층 회로 기판(1a)을 갖고 있다. 표층 회로(12)는 다층 배선판으로서의 최표층에 배치되는 회로이며, 표면 회로 기판(1a)은 다층 배선판으로서의 최표층에 배치되는 회로 기판이다. 표면 회로 기판(1a)은, 양면 동장 적층판의 양면 구리박에 대하여 회로 가공하여 얻어지는, 절연층(기재(18))의 양면에 회로를 형성한 회로 기판이다. 이 때문에, 한쪽 면에 표층 회로(12)를 가짐과 함께, 다른 쪽 면에는 내층 회로(2)를 갖고 있다.One embodiment of the multilayer wiring board of the present invention will be described with reference to Fig. The multilayer wiring board of the present embodiment first has a surface layer circuit board 1a on which a surface layer circuit 12 and an inner layer circuit 2 are formed. The surface layer circuit 12 is a circuit disposed on the outermost layer as a multilayer wiring board, and the surface circuit board 1a is a circuit board disposed on the outermost layer as a multilayer wiring board. The surface circuit board 1a is a circuit board obtained by forming a circuit on both surfaces of an insulating layer (substrate 18) obtained by performing circuit processing on a double-side copper foil of a double-sided copper clad laminate. Therefore, the surface layer circuit 12 is provided on one side and the inner layer circuit 2 is provided on the other side.

본 실시 형태의 다층 배선판은, 내층 회로가 형성된 내층 회로 기판을 갖고 있다. 내층 회로 기판이란, 다층 배선판으로서의 내층에 배치되는 회로 기판이다. 내층 회로 기판은, 양면 동장 적층판의 양면 구리박에 대하여 회로 가공하여 얻어지는, 절연층의 양면에 회로를 형성한 회로 기판이다. 이 때문에, 양면에 내층 회로를 갖고 있다.The multilayer wiring board of the present embodiment has an inner layer circuit board on which an inner layer circuit is formed. The inner-layer circuit board is a circuit board disposed on the inner layer as a multilayer wiring board. The inner-layer circuit board is a circuit board obtained by performing circuit processing on the both-side copper foil of the double-sided copper-plated laminated board, and circuits are formed on both surfaces of the insulating layer. Therefore, it has an inner layer circuit on both sides.

본 실시 형태의 다층 배선판은, 표층 회로 기판 또는 상기 내층 회로 기판을 관통하며, 표층 회로와 내층 회로 또는 내층 회로끼리를 접속하는 비관통 비아를 갖고 있다. 즉, 도 1에 도시한 바와 같이, 본 실시 형태의 다층 배선판은, 비관통 비아로서, 표층 회로 기판(1a)만을 관통하며, 표층 회로(12)와 그 이면의 내층 회로(2)만을 접속하는 SVH(surface via hole)(7), 표층 회로 기판(1a)과 내층 회로 기판(1b)의 양쪽을 관통하며, 표층 회로(12)와 그 이면의 내층 회로(2)보다도 내층에 위치하는 내층 회로(3, 4, 5)를 접속하는 IVH(interstitial via hole)(8)를 갖고 있다. 도 1에서는 도시하지 않지만, 내층 회로 기판(1b)만을 관통하며, 내층 회로(2, 3, 4, 5)끼리만을 접속하는 BVH(blind via hole)를 가져도 된다. 내층 회로(2, 3, 4, 5)끼리를 접속하는 BVH에는, 또한 동일한 내층 회로 기판(1b)의 표리 내층 회로를 접속하는 것, 당해 내층 회로 기판(1b)의 내층 회로와, 다른 내층 회로 기판(1b)의 내층 회로를 접속하는 것이 있다.The multilayer wiring board according to the present embodiment has non-through vias which penetrate the surface layer circuit board or the inner layer circuit board and connect the surface layer circuit and the inner layer circuit or inner layer circuit. That is, as shown in Fig. 1, the multilayer wiring board according to the present embodiment is a non-penetrating via which penetrates only the surface-layer circuit board 1a and connects only the surface-layer circuit 12 and the inner- A surface via hole (SVH) 7, and an inner layer circuit (not shown) which penetrates both the surface layer circuit board 1a and the inner layer circuit board 1b and which is located on the inner layer than the surface layer circuit 12 and the inner layer circuit 2 (Interstitial via holes) 8 connecting the electrodes 3, 4, and 5, respectively. Although not shown in Fig. 1, a blind via hole (BVH) may be provided which penetrates only the inner layer circuit board 1b and connects only the inner layer circuits 2, 3, 4, and 5 to each other. The BVH connecting the inner layer circuits 2, 3, 4 and 5 is also connected to the inner layer circuit of the same inner layer circuit board 1b, the inner layer circuit of the inner layer circuit board 1b, And an inner layer circuit of the substrate 1b is connected.

비관통 비아는 비관통의 층간 접속 구멍을 말하며, 다른 배선층의 회로를 전기적으로 접속하는 것이다. 비관통 구멍을 레이저 가공, 드릴 가공 등에 의해 형성한 후, 도금 등에 의해 도전성을 부여함으로써 형성할 수 있다.The non-through vias are non-through interlayer connection holes and electrically connect circuits of other wiring layers. Through holes may be formed by laser processing, drilling, or the like, and then, by plating or the like, conductivity is imparted.

본 실시 형태의 다층 배선판은, 전체 판 두께 방향을 관통하는 관통 스루홀을 갖고 있다. 관통 스루홀은 전체 판 두께 방향을 관통한 층간 접속 구멍을 말하며, 다른 배선층의 회로를 전기적으로 접속하는 것이다. 관통 구멍을 레이저 가공, 드릴 가공 등에 의해 형성한 후, 도금 등에 의해 도전성을 부여함으로써 형성할 수 있다.The multilayer wiring board of this embodiment has through-hole penetrating through the entire plate thickness direction. The through-hole is an interlayer connection hole penetrating through the entire plate thickness direction, and electrically connects circuits of other wiring layers. For example, by forming through holes by laser processing, drilling, or the like, and then imparting conductivity by plating or the like.

본 실시 형태의 다층 배선판은, 상기 비관통 비아에 대응하는 판 두께 방향의 위치의 내층 회로 기판에, 내층 회로가 배치된다. 비관통 비아에 대응하는 판 두께 방향의 위치란, 비관통 비아 대신에 관통 스루홀을 형성했다고 하면, 관통 스루홀이 형성되는 위치를 말한다. 본 실시 형태의 다층 배선판은, 이 위치를 포함하도록, 비관통 비아가 형성된 내층 회로 기판 이외의 내층 회로 기판에 내층 회로가 배치된다.In the multilayer wiring board of the present embodiment, the inner layer circuit is disposed on the innerlayer circuit board at the position in the thickness direction corresponding to the non-through vias. The position in the plate thickness direction corresponding to the non-through vias refers to the position where the through-hole is formed if a through-hole is formed instead of the non-through vias. In the multilayer wiring board of this embodiment, the inner layer circuit is disposed on the innerlayer circuit board other than the innerlayer circuit board on which the non-through vias are formed so as to include this position.

(작용 효과)(Action effect)

본 실시 형태의 다층 배선판에 의하면, 내층 회로는, 비관통 비아의 대응하는 판 두께 방향의 내층 회로 기판 상에도 배치되기 때문에, 관통 스루홀을 사용하여 층간 접속을 형성하는 경우에는 회로를 배치할 수 없었던 내층 회로 기판의 영역에도 내층 회로를 배치할 수 있으므로, 배선 수용량을 향상시킬 수 있다. 이에 의해, 배선의 자유도가 높아지고, 배선폭이나 배선 거리의 제한도 작아지는 점에서, 특히 고속 신호가 필요한 고주파 대응 배선에서는, 배선의 설계 자유도가 커져서, 충분한 전기 특성을 얻을 수 있게 된다. 따라서, 배선의 자유도가 높아지고, 배선 수용성이 높은, 고주파에 대응할 수 있는 다층 배선판을 제공하는 것이 가능해진다.According to the multilayer wiring board of the present embodiment, since the innerlayer circuit is also disposed on the innerlayer circuit board in the corresponding thickness direction of the non-through vias, when the interlayer connection is formed by using the through hole, It is possible to arrange the inner layer circuit even in the region of the inner layer circuit substrate which has not been provided, and thus the wiring capacity can be improved. As a result, the degree of freedom of the wiring is increased and the limitations of the wiring width and the wiring distance are also reduced. In particular, in the high frequency corresponding wiring requiring a high speed signal, the degree of freedom in designing the wiring becomes large and sufficient electric characteristics can be obtained. Accordingly, it becomes possible to provide a multilayer wiring board which can increase the degree of freedom of wiring, have high water-solubility, and can cope with high frequencies.

(변형예 1)(Modified Example 1)

비관통 비아에 접속하는 내층 회로와, 비관통 비아에 대응하는 판 두께 방향의 위치의 내층 회로 기판에 배치된 내층 회로가, 다른 배선폭을 가져도 된다. 예를 들어, 도 1에 도시한 바와 같이, SVH(7)와 접속된 내층 회로(2)의 배선폭보다도, SVH(7)에 대응하는 위치의 보다 내층측에 배치된 내층 회로(3)는, 배선폭이 넓은 신호선이지만, 이렇게 배선폭을 굵게 하면, 고주파에 대응할 수 있다. 한편, 예를 들어 도 1에 도시한 바와 같이, SVH(7)와 접속된 내층 회로(2)의 배선폭보다도, SVH(7)에 대응하는 위치의 보다 내층측에 배치된 내층 회로(4)는, 배선폭이 좁은 신호선이지만, 이렇게 배선폭을 가늘게 하면, 고밀도화에 대응할 수 있어, 배선의 고수용화가 도모된다. 이에 의해, 배선 수용성이 높은, 고주파에 대응할 수 있는 다층 배선판을 제공할 수 있다.The inner layer circuit connected to the non-through vias and the inner layer circuit disposed in the inner layer circuit board at the position in the plate thickness direction corresponding to the non-through vias may have different wiring widths. For example, as shown in Fig. 1, the inner layer circuit 3 disposed on the inner layer side of the position corresponding to the SVH 7, rather than the wiring width of the innerlayer circuit 2 connected to the SVH 7, , And a signal line having a wide wiring width. However, if the wiring width is made wider, it can cope with a high frequency. On the other hand, as shown in Fig. 1, for example, the inner layer circuit 4 disposed on the inner layer side of the position corresponding to the SVH 7, rather than the wiring width of the inner layer circuit 2 connected to the SVH 7, Is a signal line having a narrow wiring width. However, if the wiring width is narrowed, it is possible to cope with high density, and the number of wirings can be increased. Thereby, it is possible to provide a multilayer wiring board which is highly water-soluble and can cope with high frequencies.

(변형예 2)(Modified example 2)

내층 회로의 적어도 일부가 절연 피복 와이어(도시하지 않음)로 형성되어도 된다. 내층 회로를 절연 피복 와이어로 형성함으로써, 동일한 배선층에서 절연 피복 와이어를 교차시킴으로써 다층 배선할 수 있으므로, 배선 수용량이 더욱 향상된다.At least a part of the inner layer circuit may be formed of an insulating coating wire (not shown). Since the inner layer circuit is formed of the insulated coated wire, the multilayer wiring can be achieved by crossing the insulated coated wire in the same wiring layer, thereby further improving the wiring capacity.

(다층 배선판의 제조 방법)(Manufacturing Method of Multilayer Wiring Board)

본 발명의 다층 배선판의 제조 방법의 일 실시 형태를, 도 2를 사용하여 설명한다. 본 실시 형태의 다층 배선판의 제조 방법은, 먼저 도 2의 (a)에 나타내는 바와 같이, 표층 회로(12) 및 내층 회로(2)가 형성된 표층 회로 기판(1a)과, 내층 회로(3, 4, 5)가 형성된 내층 회로 기판(1b)과, 표층 회로 기판(1a) 또는 내층 회로 기판(1b)을 관통하며, 표층 회로(12)와 내층 회로(2) 또는 내층 회로(3, 4, 5)끼리를 접속하는 비관통 비아(7, 8)를 갖고, 상기 비관통 비아(7, 8)에 대응하는 판 두께 방향의 위치의 내층 회로 기판(1b)에, 내층 회로(3)가 배치되는 유닛 기판 A15 및 C17을 형성함과 함께, 내층 회로(4, 5)가 형성된 내층 회로 기판(1b)을 갖고, 상기 비관통 비아(7, 8)에 대응하는 판 두께 방향의 위치의 내층 회로 기판(1b)에, 내층 회로(4, 5)가 배치되는 유닛 기판 B16을 형성하는 공정 (a)를 갖고 있다.One embodiment of a method for manufacturing a multilayer wiring board of the present invention will be described with reference to FIG. As shown in FIG. 2A, a method for manufacturing a multilayer wiring board according to the present embodiment is a method for manufacturing a multilayered circuit board in which a surface layer circuit board 1a in which a surface layer circuit 12 and an inner layer circuit 2 are formed, The inner layer circuit 2 and the inner layer circuits 3 and 4 and 5 which penetrate through the surface layer circuit board 1a or the inner layer circuit board 1b and the surface layer circuit 12 and the inner layer circuit 2, And the inner layer circuit 3 is disposed on the inner layer circuit board 1b at the position in the plate thickness direction corresponding to the non-through vias 7, 8 Layer circuit board 1b in which unit circuits A15 and C17 are formed and in which inner layer circuits 4 and 5 are formed and in which the inner layer circuit board 1b at positions in the plate thickness direction corresponding to the non- (A) for forming the unit substrate B16 on which the inner layer circuits 4 and 5 are disposed.

이어서, 공정 (a)에서 제작한 유닛 기판 A, B, C를, 이 순서로 판 두께 방향으로 적층하는 공정 (b)를 갖고 있다.Next, the step (b) of stacking the unit substrates A, B and C produced in the step (a) in this order in the thickness direction is provided.

이어서, 도시하지 않지만, 적층 후의 다층 배선판의 전체 판 두께 방향을 관통하는 관통 구멍을 형성하고, 스루홀 도금을 행하여 관통 스루홀을 형성한 후, 관통 스루홀 내에 구멍 매립 수지를 충전하고, 관통 스루홀의 입구에 덮개 도금을 행하고, 이 덮개 도금을 포함하는 다층 배선판의 표층의 구리 도금에 대하여 회로 가공을 행하여, 표층 회로를 형성하는 공정을 갖고 있다.Then, though not shown, a through hole penetrating through the entire multilayer wiring board after lamination is formed, through-hole plating is performed to form a through-hole, the hole-filling resin is filled in the through-hole, And a step of forming a surface layer circuit by performing circuit processing on the copper plating of the surface layer of the multilayer wiring board including the cover plating.

(작용 효과)(Action effect)

본 실시 형태의 다층 배선판의 제조 방법에 의하면, 비관통 비아나 관통 스루홀을 갖는 유닛 기판 A, B, C로 나누어 유닛화하고, 이들을 적층하여 일체화하므로, 적층 일체화 후의 다층 배선판에는, SVH, IVH, BVH라는 각종 비관통 비아를 원하는 위치에 설치할 수 있다. 이 때문에, 관통 스루홀을 사용하여 층간 접속을 형성하는 경우에는 회로를 배치할 수 없었던 내층 회로 기판의 영역에도 내층 회로를 배치할 수 있으므로, 배선 수용량을 향상시킬 수 있다. 이에 의해, 배선의 자유도가 높아지고, 배선폭이나 배선 거리의 제한도 작아지는 점에서, 특히 고속 신호가 필요한 고주파 대응 배선에서는, 배선의 설계 자유도가 커지고, 충분한 전기 특성을 얻어지게 된다. 따라서, 배선의 자유도가 높아지고, 배선 수용성이 높은, 고주파에 대응할 수 있는 다층 배선판을 제공하는 것이 가능해진다.According to the method for manufacturing a multilayer wiring board of the present embodiment, unit substrates A, B and C each having a non-through vias or through-hole are unitized into a unit and laminated and integrated. Various non-through vias called BVH can be installed at desired positions. Therefore, in the case of forming the interlayer connection by using the through-hole, the inner layer circuit can be arranged in the region of the inner-layer circuit board where the circuit can not be arranged, and therefore the wiring capacity can be improved. As a result, the degree of freedom of the wiring is increased, the limitation of the wiring width and the wiring distance is also reduced, and the degree of freedom in designing the wiring becomes high and sufficient electric characteristics can be obtained particularly in the high frequency corresponding wiring requiring a high speed signal. Accordingly, it becomes possible to provide a multilayer wiring board which can increase the degree of freedom of wiring, have high water-solubility, and can cope with high frequencies.

실시예Example

도 1, 도 2는, 본 발명의 다층 배선판을 유닛화하여 제작한 일례이다. 도 1에 도시한 바와 같이, SVH(7)에 대응하는 판 두께 방향의 위치에도 내층 회로(3, 4, 5)를 배치하여 배선 수용량을 향상시키고, 또한 다른 배선폭으로 한 점에서, 굵은 배선폭으로 고속 신호에 대응시키고, 가는 배선폭으로 배선 수용량을 향상시켰다. 도 2의 (a)에 나타내는 바와 같이, 유닛 기판 A15, C17은, 다층화한 후에 SVH(7)와 IVH(8)를 직경 0.25mm의 드릴로 구멍을 뚫어, 구리 도금(11)(무전해 구리 도금, 두께 30㎛)을 형성한 후에 불필요한 부분을 에칭 제거한 기판이다. 도 2의 (b)에 나타내는 바와 같이, 별도로 다층화까지 제작한 유닛 기판 B16과 적층 일체화한 후, 직경 0.25mm의 드릴로 관통 구멍(9)을 뚫어, 구리 도금(11)(무전해 구리 도금, 두께 30㎛)을 형성한 후에 불필요한 부분을 에칭 제거하고, 관통 스루홀(9)의 구멍 내를 구멍 매립 수지(10)로 구멍 매립한 후에, 구리 도금(11)(무전해 구리 도금, 두께 30㎛)으로 덮개 도금(11)을 형성한 후에 불필요한 부분을 에칭 제거하고, 도 1의 다층 배선판을 형성하였다.1 and 2 show an example in which the multilayer wiring board of the present invention is made into a unit. As shown in Fig. 1, the inner layer circuits 3, 4 and 5 are also arranged at the position in the plate thickness direction corresponding to the SVH 7 to improve the wiring capacity, and at one point with a different wiring width, Width, and the wiring capacity is improved by a narrow wiring width. As shown in FIG. 2A, the SVH 7 and the IVH 8 are drilled with a drill having a diameter of 0.25 mm after the unit substrates A15 and C17 are multilayered, and copper plating 11 (electroless copper Plating, thickness 30 占 퐉), and unnecessary portions were removed by etching. As shown in FIG. 2 (b), the through holes 9 are drilled with a drill having a diameter of 0.25 mm, and then the copper plating 11 (electroless copper plating, After the formation of the copper plating 11 (electroless copper plating, thickness 30 占 퐉), an unnecessary portion is etched away and the hole in the through-hole 9 is filled with a hole- Mu] m, and unnecessary portions were removed by etching to form the multilayer wiring board of Fig.

이상과 같이 하여, SVH를 가지고, SVH에 대응하는 판 두께 방향의 위치에 내층 회로를 배치함으로써, 배선의 자유도가 높고 배선 수용성이 높은, 고주파에 대응할 수 있는 다층 배선판이 얻어졌다.As described above, by providing the SVH and the inner layer circuit at the position in the plate thickness direction corresponding to the SVH, a multilayer wiring board with high degree of freedom of wiring, high water-solubility, and high frequency response was obtained.

1… 회로 형성한 동장 적층판 또는 회로 기판
1a… 표층 회로 기판
1b… 내층 회로 기판
2… (SVH와 접속된) 내층 회로
3… (SVH에 대응하는 위치에 배치된) 내층 회로: 배선폭이 넓은 신호선
4… (SVH에 대응하는 위치에 배치된) 내층 회로: 배선폭이 좁은 신호선
5… (SVH에 대응하는 위치에 배치된) 내층 회로: 그라운드
6… 다층화 접착 프리프레그 또는 프리프레그층
7… 비관통 비아 또는 SVH: 표층만을 관통하며, 표면 회로와 바로 아래의 내층 회로만을 접속
8… 비관통 비아 또는 IVH: 표층 회로와 바로 아래 이외의 내층 회로와의 접속 있음
9… 관통 구멍 또는 관통 스루홀
10… 구멍 매립 수지
11… 덮개 도금 또는 구리 도금
12… 표층 회로
15… 유닛 기판 A
16… 유닛 기판 B
17… 유닛 기판 C
18… 기재 또는 절연층
One… Circuit-formed laminated plate or circuit board
1a ... Surface layer circuit board
1b ... Inner layer circuit board
2… (Connected to SVH) inner layer circuit
3 ... (Disposed at a position corresponding to SVH) Inner layer circuit: Signal line
4… (Disposed at a position corresponding to SVH) Inner layer circuit: Signal line with narrow wiring width
5 ... (Placed at a position corresponding to SVH) Inner layer circuit: Ground
6 ... The multilayered adhesive prepreg or prepreg layer
7 ... Non-through vias or SVH: Only through the surface layer, only the surface circuit and the inner layer circuit immediately below
8… Non-through vias or IVH: Connection between surface layer circuit and inner layer circuit other than directly below
9 ... Through hole or through-hole
10 ... Hole filling resin
11 ... Cover plating or copper plating
12 ... Surface layer circuit
15 ... Unit substrate A
16 ... Unit board B
17 ... Unit substrate C
18 ... Substrate or insulating layer

Claims (4)

표층 회로 및 내층 회로가 형성된 표층 회로 기판과, 내층 회로가 형성된 내층 회로 기판과, 상기 표층 회로 기판 또는 상기 내층 회로 기판을 관통하며, 상기 표층 회로와 내층 회로 또는 내층 회로끼리를 접속하는 비관통 비아와, 전체 판 두께 방향을 관통하는 관통 스루홀을 갖고,
상기 비관통 비아에 대응하는 판 두께 방향의 위치의 내층 회로 기판에, 내층 회로가 배치되는 다층 배선판.
A surface layer circuit substrate on which a surface layer circuit and an inner layer circuit are formed, an inner layer circuit substrate on which an inner layer circuit is formed, and a non-penetrating via hole penetrating the surface layer circuit substrate or the inner layer circuit substrate, And through-hole penetrating through the entire plate thickness direction,
Layer circuit is disposed on an inner-layer circuit board at a position in the thickness direction corresponding to the non-through vias.
제1항에 있어서, 상기 비관통 비아에 접속하는 내층 회로와, 상기 비관통 비아에 대응하는 판 두께 방향의 위치의 내층 회로 기판에 배치된 내층 회로가, 다른 배선폭을 갖는 다층 배선판.The multilayer wiring board according to claim 1, wherein the inner layer circuit connected to the non-through vias and the inner layer circuit disposed in the inner layer circuit board at the position in the plate thickness direction corresponding to the non-through vias have different wiring widths. 제1항 또는 제2항에 있어서, 상기 내층 회로의 적어도 일부가 절연 피복 와이어로 형성되는 다층 배선판.The multilayer wiring board according to claim 1 or 2, wherein at least a part of the inner layer circuit is formed of an insulating coated wire. 제1항 내지 제3항 중 어느 한 항에 기재된 다층 배선판의 제조 방법으로서,
표층 회로 및 내층 회로가 형성된 표층 회로 기판과, 내층 회로가 형성된 내층 회로 기판과, 상기 표층 회로 기판 또는 상기 내층 회로 기판을 관통하며, 상기 표층 회로와 내층 회로 또는 내층 회로끼리를 접속하는 비관통 비아를 갖고, 상기 비관통 비아에 대응하는 판 두께 방향의 위치의 내층 회로 기판에, 내층 회로가 배치되는 유닛 기판 A 및 C를 형성함과 함께, 내층 회로가 형성된 내층 회로 기판을 갖고, 상기 비관통 비아에 대응하는 판 두께 방향의 위치의 내층 회로 기판에, 내층 회로가 배치되는 유닛 기판 B를 형성하는 공정 (a)와,
상기 유닛 기판 A, B, C를, 이 순서로 판 두께 방향으로 적층하는 공정 (b)
를 갖는 다층 배선판의 제조 방법.
A method for manufacturing a multilayer wiring board according to any one of claims 1 to 3,
A surface layer circuit substrate on which a surface layer circuit and an inner layer circuit are formed, an inner layer circuit substrate on which an inner layer circuit is formed, and a non-penetrating via hole penetrating the surface layer circuit substrate or the inner layer circuit substrate, And an inner-layer circuit board having an inner-layer circuit formed thereon, the inner-layer circuit board having an inner-layer circuit formed thereon, the unit substrates A and C having an inner- (A) forming a unit substrate B on which an inner layer circuit is disposed, in an inner layer circuit board at a position in a plate thickness direction corresponding to the via,
(B) of laminating the unit substrates A, B, and C in the thickness direction in this order;
Of the first wiring layer.
KR1020187010614A 2015-09-29 2015-11-30 Multilayer wiring board and its manufacturing method KR102104185B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015191301A JP2017069319A (en) 2015-09-29 2015-09-29 Multilayer wiring board
JPJP-P-2015-191301 2015-09-29
PCT/JP2015/083603 WO2017056340A1 (en) 2015-09-29 2015-11-30 Multilayer wiring board and method for manufacturing same

Publications (2)

Publication Number Publication Date
KR20180054729A true KR20180054729A (en) 2018-05-24
KR102104185B1 KR102104185B1 (en) 2020-04-23

Family

ID=58423235

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187010614A KR102104185B1 (en) 2015-09-29 2015-11-30 Multilayer wiring board and its manufacturing method

Country Status (3)

Country Link
JP (1) JP2017069319A (en)
KR (1) KR102104185B1 (en)
WO (1) WO2017056340A1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03180096A (en) * 1989-12-08 1991-08-06 Hitachi Chem Co Ltd Manufacture of wiring board
JPH09162550A (en) 1995-12-08 1997-06-20 Hitachi Aic Inc Manufacture of mutilayered wiring board
JP2003174265A (en) * 2001-09-28 2003-06-20 Fujitsu Ltd Multilayer wiring circuit substrate
JP2005116811A (en) * 2003-10-08 2005-04-28 Fujitsu Ltd Multilayer wiring board and method for manufacturing the same
JP2012074577A (en) * 2010-09-29 2012-04-12 Hitachi Chem Co Ltd Multi-layer wiring substrate with svh

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03180096A (en) * 1989-12-08 1991-08-06 Hitachi Chem Co Ltd Manufacture of wiring board
JPH09162550A (en) 1995-12-08 1997-06-20 Hitachi Aic Inc Manufacture of mutilayered wiring board
JP2003174265A (en) * 2001-09-28 2003-06-20 Fujitsu Ltd Multilayer wiring circuit substrate
JP2005116811A (en) * 2003-10-08 2005-04-28 Fujitsu Ltd Multilayer wiring board and method for manufacturing the same
JP2012074577A (en) * 2010-09-29 2012-04-12 Hitachi Chem Co Ltd Multi-layer wiring substrate with svh

Also Published As

Publication number Publication date
WO2017056340A1 (en) 2017-04-06
KR102104185B1 (en) 2020-04-23
JP2017069319A (en) 2017-04-06

Similar Documents

Publication Publication Date Title
US9040837B2 (en) Wiring board and method for manufacturing the same
US6444922B1 (en) Zero cross-talk signal line design
KR101051491B1 (en) Manufacturing method of multilayer flexible printed circuit board and multilayer flexible printed circuit board
WO2013097539A1 (en) Printed circuit board and fabricating method thereof
KR101613388B1 (en) Multilayer wiring board
JP2005142178A (en) Multilayer printed wiring board with built-in electronic component
KR20130110448A (en) Method of manufacturing a multi-layer printed circuit board and a multi-layer printed circuit board manufactured by the same
JP2006210748A (en) Structure and processing method of built-up printed-wiring board
US11903146B2 (en) Printed wiring board and method for manufacturing printed wiring board
JP6421968B2 (en) Manufacturing method of multilayer wiring board
JP4705400B2 (en) Manufacturing method of multilayer printed wiring board
TWI578873B (en) Manufacturing method of high-density multilayer board
JP2015185735A (en) Multilayer wiring board and manufacturing method therefor
KR101023372B1 (en) Pcb manufacturing method with a plurality of differently-layered structures and pcb thereby
JP4485975B2 (en) Manufacturing method of multilayer flexible circuit wiring board
WO2014128892A1 (en) Printed circuit board and production method for printed circuit board
KR102104185B1 (en) Multilayer wiring board and its manufacturing method
JP2019071318A (en) Multilayer wiring board and manufacturing method therefor
JP2017069318A (en) Multilayer wiring board
JP6963726B2 (en) Multi-layer wiring board and its manufacturing method
JP2019029559A (en) Multilayer wiring board and manufacturing method thereof
US11122674B1 (en) PCB with coin and dielectric layer
KR100298896B1 (en) A printed circuit board and a method of fabricating thereof
KR100722742B1 (en) Printed circuit board and the manufacturing method thereof
KR100567088B1 (en) Component inserting hole processing method from printed circuit board

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)