KR20180053675A - 전자 소자 및 그 소자를 구비한 전자 신호 처리 장치 - Google Patents

전자 소자 및 그 소자를 구비한 전자 신호 처리 장치 Download PDF

Info

Publication number
KR20180053675A
KR20180053675A KR1020187008895A KR20187008895A KR20180053675A KR 20180053675 A KR20180053675 A KR 20180053675A KR 1020187008895 A KR1020187008895 A KR 1020187008895A KR 20187008895 A KR20187008895 A KR 20187008895A KR 20180053675 A KR20180053675 A KR 20180053675A
Authority
KR
South Korea
Prior art keywords
substrate
capacitance
electrical
strips
connecting plate
Prior art date
Application number
KR1020187008895A
Other languages
English (en)
Inventor
보리스 포로트니코브
올레크산더 루반
마이콜라 쉬베로프
슈테판 프라이슬레벤
게오르기 제프스키
패트릭 하이데
Original Assignee
스냅트랙, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스냅트랙, 인코포레이티드 filed Critical 스냅트랙, 인코포레이티드
Publication of KR20180053675A publication Critical patent/KR20180053675A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H01G4/385—Single unit multiple capacitors, e.g. dual capacitor in one coil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/01—Form of self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/252—Terminals the terminals being coated on the capacitive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1254—Ceramic dielectrics characterised by the ceramic dielectric material based on niobium or tungsteen, tantalum oxides or niobates, tantalates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

본 발명은 적어도 제1 기판 및 제2 기판(2a, 2b)과 연결 판(3)을 포함하되, 제1 기판(2a)과 연결 판(3) 사이에 제1 전기 커패시턴스(C1)가 형성되고 제2 기판(2b)과 연결 판(3) 사이에 제2 전기 커패시턴스(C2)가 형성되어 제1 전기 커패시턴스 및 제2 전기 커패시턴스(C1, C2)가 제1 기판과 제2 기판(2a, 2b) 사이의 전기적 직렬 커패시턴스를 형성하는 전자 소자(1)에 관한 것이다. 본 발명에 따르면, 연결 판(3)은 제1 전기 커패시턴스 및 제2 전기 커패시턴스(C1, C2)가 각각 다수(N)의 전기 기본 커패시턴스(Ce)로 분할되도록 다수(N)의 서로 접촉하지 않는 스트립(6)으로 분할되고, 스트립(6)에 의해 제1 기판과 제2 기판(2a, 2b) 사이에 다수(N)의 병렬 접속된 전기 기본 직렬 커패시턴스(Cse)가 형성된다. 그리하여, 특정의 스트립(6')에서의 단락(K)이 소자(1)의 전체 커패시턴스(Cs)의 변동에 단지 미미한 영향만을 미치게 된다.

Description

전자 소자 및 그 소자를 구비한 전자 신호 처리 장치
본 발명은 적어도 제1 기판 및 제2 기판과 연결 판(coupling plate)을 포함하되, 제1 기판과 연결 판 사이에 제1 전기 커패시턴스가 형성되고 제2 기판과 연결 판 사이에 제2 전기 커패시턴스가 형성되어 제1 전기 커패시턴스 및 제2 전기 커패시턴스가 제1 기판과 제2 기판 사이의 전기적 직렬 커패시턴스를 형성하는 전자 소자에 관한 것이다.
그러한 형태의 전자 소자는 예컨대 SAW 필터 또는 BAW 필터(SAW는 표면 탄성파(surface acoustic wave)를 의미하고, BAW는 체적 탄성파(bulk acoustic wave)를 의미함), 신호 추출기, 멀티플렉서, 무선 주파수(RF) 모듈 또는 고주파 모듈 등과 같은 전자 신호 처리 장치들에서 소위 캐스케이드(cascade) 커패시터 소자들로서 널리 보급되어 사용되고 있다.
그러한 캐스케이드 커패시터 소자들의 제조 시에는, 제조 조건에 기인하여 소자의 개별 부품들 사이에서 단락이 일어날 수 있다. 그러한 단락은 소자의 매우 작은 해당 영역에서 발생할 수 있기는 하지만, 그것은 지대한 영향을 미치게 된다. 즉, 단락은 예컨대 전술된 형태의 소자에서 2개의 커패시턴스가 직렬 연결된 경우에 그 2개의 커패시턴스 중의 하나가 단락되는 결과를 가져올 수 있다.
그와 같이 발생하는 단락의 문제점은 소자의 전체 커패시턴스 값이 크게 변동된다는데 있다. 직렬 커패시턴스의 2개의 동일 크기의 커패시턴스 중의 하나가 단락되면, 그로 인해 예컨대 직렬 커패시턴스의 전체 커패시턴스 값이 2배로 배가되는 결과가 초래될 수 있다. 그러한 커패시턴스 변동은 부품 성능을 크게 악화시킬 수 있고, 결국에는 전체 부품의 장애라는 결과를 낳을 수 있다.
종래에는, 제조 방법 내지 공정 품질의 기술적 개선으로써 그러한 문제에 대처하여 왔다. 그러나 그러한 접근법은 거액의 투자를 필요로 하고, 전술한 결과를 갖는 소자에서의 단락의 위험을 단지 제한적으로만 방지해준다.
본 발명의 과제는 전술한 형태의 전자 소자를 간단하지만 효과적으로 소자에서의 단락 발생의 지대한 영향으로부터 보호하거나, 단락 발생의 영향을 현격히 감소시키는 것이다.
그러한 과제는 서두에 전술한 형태의 전자 소자에서, 제1 전기 커패시턴스 및 제2 전기 커패시턴스가 각각 다수의 전기 기본 커패시턴스(elementary capacitance)로 분할되도록 연결 판이 다수의 서로 접촉하지 않는 스트립으로 분할되고, 그 다수의 스트립에 의해 제1 기판과 제2 기판 사이에 다수의 병렬 접속된 전기 기본 직렬 커패시턴스가 형성되도록 함으로써 해결된다.
그와 같이 구성되는 소자의 이점은 부품의 상대적으로 작은 영역에서의 단락이 그러한 형태의 종래의 소자에서보다 훨씬 적은 영향을 미친다는데 있다. 연결 판이 다수의 서로 접촉하지 않는 스트립들로 분할되도록 함으로써, 연결 판의 작은 영역에서의 단락이 오로지 하나의 또는 단지 몇 개의 스트립에만 영향을 미치게 된다. 그것은 연결 판과 제1 기판 또는 제2 기판 사이의 기본 커패시턴스도 역시 단지 하나 또는 몇 개만 단락된다는 것을 의미한다. 따라서 오직 연결 판의 하나의 또는 몇 개의 스트립을 따른 하나의 또는 몇 개의 기본 직렬 커패시턴스의 커패시턴스 값만이 변동된다. 그 결과, 전자 소자의 전체 커패시턴스 값이 단지 매우 작은 정도로만 변동되게 된다. 그와 같이 하여, 소자의 작은 영역에서의 단락이 소자의 기능 및 동작 거동에 단지 적은 영향만을 미치게 된다.
따라서 본 발명의 전체적인 이점은 소자의 제조 공정에서의 복잡한 변경을 수행할 필요가 없이 소자에서의 간단한 구조적 조치 내지 적은 설계 변경에 의해 소자의 전체적인 품질 및 우수성을 현격히 개선할 수 있다는데 있다.
일 실시 형태에 따르면, 연결 판의 스트립은 각각 제1 기판의 일부뿐만 아니라 제2 기판의 일부와도 합치되어 전기 기본 커패시턴스를 형성하도록 그 길이 방향으로 연장된다. 연결 판의 스트립은 동일한 크기로 되는 것이(제작 조건상 허용 가능한 편차의 범위 내에서), 즉 균일한 길이와 폭을 갖는 것이 바람직하다. 그와 같이 하여, 제1 기판 또는 제2 기판과 연결 판 사이에서 각각의 스트립에 형성되는 기본 커패시턴스가 대략 동일한 크기로 설정되게 된다. 그것은 연결 판의 하나의 스트립에서의 단락이 연결 판의 또 다른 스트립에서의 단락과 거의 동일한 영향을 미치게 되는 효과를 갖는다. 연결 판의 하나의 스트립에서 단락이 발생하면, 그 영향을 예측하는 것이 가능하고, 구체적으로 산출하는 것이 가능하게 된다. 또한, 그 영향을 예컨대 보상 전자 공학 또는 보상 제어 공학을 통해 보상하는 것도 고려될 수 있다.
일 실시 형태에 있어서, 연결 판의 2개씩의 스트립 사이의 간격은 각각의 스트립의 폭보다 적어도 한 자릿수의 크기(order of magnitude)만큼 더 작다. 예컨대, 스트립의 폭은 15 μm에 달하는 반면, 2개씩의 스트립 사이의 간격은 단지 1 μm에 불과하다. 그러한 크기 설정은 연결 판을 다수의 스트립으로 분할하는 것이 전체 소자의 크기 설정에 단지 매우 미미한 영향만을 미쳐 그 크기가 종래의 소자와 대비해서 거의 변함이 없게 될 수 있는 이점이 있다. 따라서 전술한 형태에 따른 연결 판의 설계에 있어서의 변경이 소자의 치수에 미치는 영향만 단지 매우 미미한 정도에 불과하다.
일 실시 형태에 있어서, 소자는 다층 구조로 구성되되, 제1 기판과 제2 기판이 하부 층을 형성하고, 연결 판이 상부 층을 형성하며, 상부 층과 하부 층 사이에 중간 층이 형성된다. 일 실시 형태에 있어서, 제1 기판과 제2 기판 및 연결 판은 전기 전도 재료로 이뤄지되, 중간 층은 유전체로 된다. 예컨대, 중간 층은 산화규소, 예를 들어 이산화규소(SiO2)일 수 있다. 또한, 니오브산리튬(lithium niobate; LiNbO3) 또는 탄탈산리튬(lithium tantalate; LiTaO3)과 같은 재료도 고려된다. 소자의 설계 및 용도에 따라 다른 재료들도 역시 고려될 수 있다.
전술한 형태의 전자 소자는 전자 신호 처리 장치에 사용되는 것이 바람직한데, 여기서 신호 처리 장치는 SAW 필터 또는 BAW 필터, 신호 추출기, 멀티플렉서, 무선 주파수(RF) 모듈, 또는 그 조합으로서 구현된다.
이하, 본 발명을 여러 도면들에 의거하여 더욱 상세히 설명하기로 한다.
첨부 도면들 중에서,
도 1a는 선행 기술에 따른 전자 소자의 개략적인 평면도이고,
도 1b는 단락 발생 시의 도 1a에 따른 평면도이며,
도 2a는 단면 축선 S-S'을 따라 취한 도 1a에 따른 소자의 단면도이고,
도 2b는 단면 축선 S-S'을 따라 취한 도 1b에 따른 소자의 단면도이며,
도 3a는 도 1a 및 도 2a에 따른 소자의 등가 회로도이고,
도 3b는 도 1b 및 도 2b에 따른 소자의 등가 회로도이며,
도 4a는 본 발명에 따른 전자 소자의 일 실시 형태의 개략적인 평면도이고,
도 4b는 단락 발생 시의 도 4 에 따른 평면도이며,
도 5a는 단면 축선 S-S'을 따라 취한 도 4a에 따른 소자의 단면도이고,
도 5b는 단면 축선 S-S'을 따라 취한 도 4b에 따른 소자의 단면도이며,
도 6a는 도 4a 및 도 5a에 따른 소자의 등가 회로도이고,
도 6b는 도 4b 및 도 5b에 따른 소자의 등가 회로도이다.
도 1a는 선행 기술에 따른 전자 소자(1)를 도시하고 있다. 그 소자(1)는 제1 기판(2a) 및 제2 기판(2b)과 연결 판(3)을 포함한다. 또한, 제1 기판(2a)에는 제1 전기 접속 접점이 배치되는데, 그 제1 전기 전속 접점은 여기서는 소자(1)의 입력 단자(4)로서의 기능을 한다. 제2 기판(2b)에는 제2 전기 접속 접점이 배치되는데, 그 제2 전기 접속 접점은 여기서는 소자(1)의 출력 단자(5)로서의 기능을 한다. 그 2개의 전기 접속 점점(4, 5)에 의해, 소자(1)가 전자 회로에서 또 다른 소자들과 전기적으로 접촉될 수 있다.
소자(1)는 제1 기판(2a)과 제2 기판(2b) 사이에 직렬 커패시턴스를 갖는 커패시터 소자로서 구성된다. 구체적으로, 제1 기판(2a)과 연결 판(3) 사이에 제1 전기 커패시턴스(C1)가 형성되고, 제2 기판(2b)과 연결 판(3) 사이에 제2 전기 커패시턴스(C2)가 형성된다(도 2a의 개략적인 도시를 참조). 제1 전기 커패시턴스 및 제2 전기 커패시턴스(C1, C2)는 제1 기판과 제2 기판(2a, 2b)에 전기 직렬 커패시턴스(Cs)를 형성한다. 소자(1)의 그러한 전기적 거동은 도 3a에 따른 등가 회로도에도 도시되어 있다. 커패시턴스(C1)와 커패시턴스(C2)가 예컨대 동일한 크기로 설정되어 각각 커패시턴스 값 C를 갖는다면, 전기 직렬 커패시턴스(Cs)는 회로 공학적으로 다음과 같이 계산된다:
Cs= C/2.
소자(1)는 다층 구조로 구성되는데, 이때 제1 기판과 제2 기판(2a, 2b)은 하부 층을 형성하고, 연결 판(3)은 상부 층을 형성하며, 상부 층과 하부 층 사이에 중간 층(7)이 형성된다(도 2a의 구조를 참조). 특히, 제1 기판 및 제2 기판(2a, 2b)과 연결 판(3)은 전기 전도 재료로 제작된다. 중간 층(7)은 유전체로 된다. 중간 층(7)은 예컨대 산화규소, 예컨대 이산화규소(SiO2)일 수 있다. 또한, 소자(1)의 용도에 따라 서는 니오브산리튬(LiNbO3) 또는 탄탈산리튬(LiTaO3)이 중간 층의 재료로서 고려되기도 한다.
도 1b는 도 1a의 구조에 따른 소자(1)를 나타내 것으로, 제2 기판(2b)의 영역에서 연결 판(3)과 제2 기판(2b) 사이에 단락(K)이 발생한 상태이다. 그러한 단락(K)은 예컨대 소자(1)의 제조 방법 중에 제작 조건에 기인하여 일어날 수 있다. 그러한 단락(K)으로 인해, 도 2b 및 도 3b에 도시된 바와 같이, 연결 판(3)과 제2 기판(2b) 사이의 제2 커패시턴스(C2)가 전기적으로 브리지된다. 따라서 전체 커패시턴스(Cs)가 전적으로 커패시턴스(C1)에 의해서만 형성되게 된다. 그에 관해서는, 도 3b를 참조하면 된다. 또한, 커패시턴스(C1)에 대해 값 C를 가정하면, 도 3b에 따른 전체 직렬 커패시턴스(Cs)는 이제 Cs = C가 된다.
즉, 단락(K)으로 인해, 전체 커패시턴스(Cs)가 도 1a, 도 2a, 및 도 3a에 따른 배열에 비해 2배로 배가되게 된다. 따라서 소자(1)의 커패시턴스(Cs)가 도 1b, 도 2b, 및 도 3b에 도시된 바와 같이 단락(K)으로 인해 대폭적으로 변동된다. 그러한 변동은 결과적으로 소자 성능을 현저히 악화시키고, 심지어 전체 소자(1)의 장애까지 일으킬 수 있다.
그러한 문제를 회피하기 위해, 도 4a는 본 발명에 따른 전자 소자(1)의 가능한 일 실시 형태를 도시하고 있다. 소자(1)는 전반적으로 도 1a에 따른 소자(1)와 동일하게 구성된다. 다만, 연결 판(3)이 다수의 스트립(6)으로 분할되는데, 그 스트립(6)은 각각 제1 기판(2a)의 일부뿐만 아니라 제2 기판(2b)의 일부와도 합치되어 전기 커패시턴스를 형성하도록 제1 기판과 제2 기판(2a, 2b) 사이에서 길이 방향으로 길이 L로 연장된다. 그와 같이 하여, 스트립(6)은 도 1a에 따른 연결 판(3)에 필적하는 동등한 기능을 충족시킨다.
그러나 도 1a에 따른 소자(1)와는 달리, 각각의 스트립(6)에는 제1 기판과 제2 기판(2a, 2b)에 대해 각각 전기 기본 커패시턴스(Ce)가 형성되는데, 제1 기판과 제2 기판(2a, 2b) 사이에서 각각의 스트립(6)을 따라 2개씩의 기본 커패시턴스(Ce)가 전기 기본 직렬 커패시턴스(Cse)를 형성한다. 그에 대해서는 역시 도 4a의 단면 축선 S-S'를 따라 취한 도 5a의 단면도를 참조하면 된다.
도 6a의 등가 회로도에 도시된 바와 같이, 모든 스트립(6)(도 4a에 따른 실시예에서는 5개의 스트립이 배치되어 있음)이 함께 다수의 병렬 접속된 전기 기본 직렬 커패시턴스(Cse)를 형성한다. 따라서 5개의 스트립(6)에서는, 5개의 병렬 접속된 기본 직렬 커패시턴스(Cse)가 생기게 된다. 또한, 스트립(6)과 제1 기판(2a) 사이 내지 스트립(6)과 제2 기판(2b) 사이의 모든 전기 커패시턴스에 대해 각각 커패시턴스 값 C를 가정하면, 기본 커패시턴스(Ce)의 값은 값 Ce = C/N이 되고, 여기서 N은 스트립(6)의 개수(도 4a에 따른 실시예에서는 N = 5)를 나타낸다. 따라서 스트립(6)을 따른 기본 직렬 커패시턴스(Cse)는 다음의 값을 갖는다:
Figure pct00001
.
따라서 병렬 접속된 기본 직렬 커패시턴스들(Cse)의 합으로 이뤄지는 소자(1)의 전체 커패시턴스(Cs)는 회로 공학적으로 다음과 같이 계산될 수 있다:
Figure pct00002
.
기본 커패시턴스(Ce)에 대한 상기 값을 대입하면, 전체 직렬 커패시턴스(Cs)에 대한 도 3a에 따른 설명과 비슷하게 다음의 값이 나오게 된다:
Figure pct00003
.
스트립(6)은 소정의 길이(L)와 소정의 폭(B)을 갖고, 그 기능에 있어 도 1a에 따른 연결 판(3)에 필적하도록 서로 접촉 없이 각각의 간격(A)을 두고 배열된다. 2개씩의 스트립(6) 사이의 간격(A)은 예컨대 각각의 스트립의 폭(B)보다 적어도 한 자릿수의 크기(order of magnitude)만큼 더 작을 수 있다. 구체적으로, 스트립(6)은 예컨대 15 μm의 폭을 갖는데 반해, 간격(A)은 1 μm이다. 물론, 적용례에 따라 다른 치수 및 크기 설정도 고려될 수 있다. 그러한 크기 설정에 의거하여, 소자(1)의 다른 치수들이 도 1a에 따른 실시 형태와 대비하여 거의 변함이 없이 그대로 유지된다. 따라서 스트립(6)으로 분할된 연결 판(6)의 변경된 설계에도 불구하고, 전자 소자(1)의 크기 설정은 종래의 설계에 대해 거의 변함이 없는 채로 유지되게 된다.
도 4b는 도 4a에 따른 소자(1)를 나타낸 것으로, 특정의 스트립(6')에서 스트립(6')과 제2 기판(2b) 사이에 전기 단락(K)이 발생한 상태이다. 따라서 그러한 단락(K)으로 인해, 도 4b에 따른 단면 축선(S-S')을 따라 취한 도 5b의 단면도 및 도 6b의 등가 회로도에도 도시된 바와 같이, 스트립(6')과 제2 기판(2b) 사이의 기본 커패시턴스(Ce)가 전기적으로 브리지된다.
연결 판(3)을 다수의 스트립(6)으로 분할하는 것의 이점은 특정의 스트립(6')에만 관련된 단락(K)으로 인해서는 단지 그 특정의 스트립(6')에서의 개별 기본 커패시턴스(Ce)만이 브리지된다는 것이다(도 6b 참조). 따라서 단지 특정의 스트립(6')에서의 개별적인 기본 직렬 커패시턴스(Cse)를 따라서만 커패시턴스 값이
Figure pct00004
Figure pct00005
로부터
Figure pct00006
로 상승한다. 나머지 모든 기본 직렬 커패시턴스들(Cse)은 여전히 전기적으로 2개의 기본 커패시턴스(Ce)의 병렬 접속으로 형성되고, 각각 변동이 없는 값
Figure pct00007
를 갖는다. 도 4b 및 도 5b에 따른 단락(k)의 경우에, 소자(1)의 전체 커패시턴스는 다음과 같이 계산될 수 있다:
Figure pct00008
.
K개의 다수의 단락의 경우, 전체 커패시턴스는 일반적으로 다음과 같이 계산된다:
Figure pct00009
.
도 4b 및 도 5b에 따른 배열에 대해서도 역시 기본 커패시턴스(Ce)를 역시
Figure pct00010
으로 두면, 도 6b의 등가 회로도에 따른 전체 커패시턴스에 대해 다음의 값이 주어지게 된다:
Figure pct00011
.
따라서 N = 5개의 스트립(6)에서, 도 4b, 도 5b, 및 도 6b에 도시된 바와 같은 개별 단락의 경우에는 전체 커패시턴스가 도 4a, 도 5a, 및 도 6a에 따른 배열과 대비하여
Figure pct00012
로부터
Figure pct00013
으로 변동된다.
그와 같이 하여, 도 4b에 따른 개별 단락의 경우에 도 4a의 구성에 따른 소자(1)에서의 전체 커패시턴스(Cs)는 단락이 없는 경우의 전체 커패시턴스와 대비하여 단지 미미한 정도로만 변동된다. 따라서 연결 판(3)을 다수의 스트립(6)으로 분할하는 간단한 변경에 의해, 소자(1)에서의 단락에 따른 문제점에 간단하면서도 효과적으로 대처할 수 있게 된다. 단락의 경우, 전체 커패시턴스가 단지 약간만 변동되어 소자 성능이 그대로 유지되게 된다.
도시되지 않은 실시 형태들에서는, 소자(1)가2개의 기판(2a, 2b) 대신에 상응하는 연결 판(3)에 의해 직렬 접속되는 예컨대 4개, 6개, 8개, 또는 임의의 짝수의 기판을 포함할 수 있는데, 해당 연결 판(3)은 각각 2개의 기판과 합치되어 각각의 기판과 해당 기판 사이에 해당 커패시턴스(C1, C2)를 수립한다. 모든 연결 판(3)은 도 4a에 대해 설명한 바와 같이 다수의 스트립(6)으로 분할되는 것이 바람직하다.
설명된 형태의 전자 소자(1)는 예컨대 SAW 필터 또는 BAW 필터, 신호 추출기, 멀티플렉서, 무선 주파수(RF) 모듈, 또는 그 조합으로서 구성되는 전자 신호 처리 장치에 사용되는 것이 바람직하다.
도시되고 설명된 모든 실시예는 단지 예시적인 것으로 선정된 것에 불과하다.
1 전기 소자
2a, 2b 기판
3 연결 판
4 입력 단자
5 출력 단자
6 연결 판의 스트립
6' 연결 판의 특정의 스트립
7 중간 층
A 간격
B 스트립의 폭
C1, C2 제1/제2 커패시턴스
Cs 직렬커패시턴스
Ce 기본 커패시턴스
Cse 기본 직렬 커패시턴스
K 단락 경로
L 스트립의 길이
N 스트립의 개수
S-S' 단면 축선

Claims (6)

  1. 적어도 제1 기판 및 제2 기판(2a, 2b)과 연결 판(3)을 포함하되, 상기 제1 기판(2a)과 상기 연결 판(3) 사이에 제1 전기 커패시턴스(C1)가 형성되고 상기 제2 기판(2b)과 상기 연결 판(3) 사이에 제2 전기 커패시턴스(C2)가 형성되어 상기 제1 전기 커패시턴스 및 제2 전기 커패시턴스(C1, C2)가 상기 제1 기판과 제2 기판(2a, 2b) 사이의 전기적 직렬 커패시턴스를 형성하는 전자 소자(1)에 있어서,
    상기 연결 판(3)은 상기 제1 전기 커패시턴스 및 제2 전기 커패시턴스(C1, C2)가 각각 다수(N)의 전기 기본 커패시턴스(Ce)로 분할되도록 다수(N)의 서로 접촉하지 않는 스트립(6)으로 분할되고, 상기 다수의 스트립(6)에 의해 상기 제1 기판과 제2 기판(2a, 2b) 사이에 다수(N)의 병렬 접속된 전기 기본 직렬 커패시턴스(Cse)가 형성되는 것을 특징으로 하는 전자 소자(1).
  2. 제 1 항에 있어서, 상기 연결 판(3)의 상기 스트립(6)은 각각 상기 제1 기판(2a)의 일부뿐만 아니라 제2 기판(2b)의 일부와도 합치되어 전기 기본 커패시턴스(ce)를 형성하도록 그 길이 방향(L)으로 연장되는 것을 특징으로 하는 전자 소자(1).
  3. 제 1 항 또는 제 2 항에 있어서, 상기 연결 판(3)의 2개씩의 상기 스트립(6) 사이의 간격(A)은 각각의 상기 스트립(6)의 폭보다 적어도 한 자릿수의 크기(order of magnitude)만큼 더 작은 것을 특징으로 하는 전자 소자(1).
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 소자(1)는 다층 구조로 구성되되, 상기 제1 기판 및 제2 기판(2a, 2b)은 하부 층을 형성하고, 상기 연결 판(3)은 상부 층을 형성하며, 상기 상부 층과 하부 층 사이에 중간 층(7)이 형성되는 것을 특징으로 하는 전자 소자(1).
  5. 제 4 항에 있어서, 상기 제1 기판 및 제2 기판(2a, 2b)과 상기 연결 판(3)은 전기 전도 재료로 이뤄지고, 상기 중간 층(7)은 유전체로 되는 것을 특징으로 하는 전자 소자(1).
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 따른 적어도 하나의 전자 소자(1)를 포함하는 전자 신호 처리 장치로서,
    상기 전자 신호 처리 장치는 SAW 필터 또는 BAW 필터, 신호 추출기, 멀티플렉서, 무선 주파수(RF) 모듈, 또는 그 조합으로서 구성되는 것을 특징으로 하는 전자 신호 처리 장치.
KR1020187008895A 2015-09-14 2016-08-03 전자 소자 및 그 소자를 구비한 전자 신호 처리 장치 KR20180053675A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102015115442.0 2015-09-14
DE102015115442.0A DE102015115442A1 (de) 2015-09-14 2015-09-14 Elektronisches Bauelement und elektronische Signalverarbeitungseinheit mit einem solchen Bauelement
PCT/EP2016/068573 WO2017045836A1 (de) 2015-09-14 2016-08-03 Elektronisches bauelement und elektronische signalverarbeitungseinheit mit einem solchen bauelement

Publications (1)

Publication Number Publication Date
KR20180053675A true KR20180053675A (ko) 2018-05-23

Family

ID=56799409

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187008895A KR20180053675A (ko) 2015-09-14 2016-08-03 전자 소자 및 그 소자를 구비한 전자 신호 처리 장치

Country Status (6)

Country Link
US (1) US20190252124A1 (ko)
EP (1) EP3350819A1 (ko)
KR (1) KR20180053675A (ko)
CN (1) CN108140487A (ko)
DE (1) DE102015115442A1 (ko)
WO (1) WO2017045836A1 (ko)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4035675A (en) * 1976-04-08 1977-07-12 University Of Illinois Foundation Capacitive tap weighted surface acoustic wave transducers
JP4654854B2 (ja) * 2005-09-13 2011-03-23 パナソニック株式会社 積層コンデンサ及びモールドコンデンサ
JP5214169B2 (ja) * 2007-05-17 2013-06-19 ルネサスエレクトロニクス株式会社 半導体装置
US8125761B2 (en) * 2008-02-22 2012-02-28 Industrial Technology Research Institute Capacitor devices with co-coupling electrode planes
KR101289982B1 (ko) * 2009-01-09 2013-07-26 다이요 유덴 가부시키가이샤 필터 소자, 분파기 및 전자 장치
DE102012108035B4 (de) * 2012-08-30 2016-06-16 Epcos Ag Kondensator mit verbessertem linearen Verhalten
US9508788B2 (en) 2013-03-13 2016-11-29 Infineon Technologies Ag Capacitors in integrated circuits and methods of fabrication thereof

Also Published As

Publication number Publication date
WO2017045836A1 (de) 2017-03-23
US20190252124A1 (en) 2019-08-15
DE102015115442A1 (de) 2017-03-30
EP3350819A1 (de) 2018-07-25
CN108140487A (zh) 2018-06-08

Similar Documents

Publication Publication Date Title
US10050601B2 (en) Elastic wave apparatus
US9166556B2 (en) Elastic wave device
US10911019B2 (en) Multiplexer
CN110063024B (zh) 弹性波装置
CN110114973B (zh) 弹性波装置
EP3148076B1 (en) Piezoelectric component
US4287493A (en) Piezoelectric filter
KR20180053675A (ko) 전자 소자 및 그 소자를 구비한 전자 신호 처리 장치
JP6981772B2 (ja) 弾性波デバイス
JP6813092B2 (ja) 弾性波フィルタ装置
JP6593554B2 (ja) 弾性表面波共振子、弾性表面波フィルタおよびデュプレクサ
CN109478875B (zh) 弹性波装置以及梯型滤波器
CN100536329C (zh) 表面声波滤波器
US20170373667A1 (en) Elastic wave device
US20220131522A1 (en) Resonator and filter
US20180367120A1 (en) Elastic wave apparatus and duplexer
US10181838B2 (en) Elastic wave apparatus
JP2000077967A (ja) 弾性表面波装置
DE112015003080T5 (de) Rf-filterschaltung, rf-filter mit verbesserter dämpfung und duplexer mit verbesserter isolierung
US20180145642A1 (en) Radio-frequency module
US20070146098A1 (en) Compact printed filters with self-connected LC resonators
JP2018098691A (ja) マルチプレクサ
US20230246628A1 (en) Longitudinally coupled resonator acoustic wave filter
JP2000196408A (ja) 弾性表面波素子
JP2012010069A (ja) 伝送線路