KR20180046982A - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20180046982A
KR20180046982A KR1020160142378A KR20160142378A KR20180046982A KR 20180046982 A KR20180046982 A KR 20180046982A KR 1020160142378 A KR1020160142378 A KR 1020160142378A KR 20160142378 A KR20160142378 A KR 20160142378A KR 20180046982 A KR20180046982 A KR 20180046982A
Authority
KR
South Korea
Prior art keywords
electrode
substrate
electrode layer
layer
gate
Prior art date
Application number
KR1020160142378A
Other languages
English (en)
Other versions
KR102347961B1 (ko
Inventor
송승기
배성환
유찬솔
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160142378A priority Critical patent/KR102347961B1/ko
Priority to US15/792,703 priority patent/US10133127B2/en
Publication of KR20180046982A publication Critical patent/KR20180046982A/ko
Priority to US16/194,531 priority patent/US10571760B2/en
Priority to US16/746,298 priority patent/US10866470B2/en
Application granted granted Critical
Publication of KR102347961B1 publication Critical patent/KR102347961B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136268—Switch defects

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 개시는 표시 장치 및 그 제조 방법에 관한 것으로, 일 실시예에 의한 표시 장치는 제1 기판, 상기 제1 기판의 가장자리 위에 위치하는 제1 전극층, 상기 제1 전극층 위에 위치하는 제2 전극층, 상기 제1 전극층과 상기 제2 전극층 사이에 위치하는 공간, 상기 공간 내에 위치하는 금속 슬러지, 및 상기 제1 기판의 측면을 덮고, 상기 공간 내에 위치하여 상기 제1 전극층, 상기 제2 전극층, 및 상기 금속 슬러지와 접촉하는 연결 전극을 포함한다.

Description

표시 장치 및 그 제조 방법{DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}
본 개시는 표시 장치 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 들어 있는 액정층으로 이루어지며, 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
액정 표시 장치를 구성하는 두 장의 표시판은 박막 트랜지스터 표시판과 대향 표시판으로 이루어질 수 있다. 박막 트랜지스터 표시판에는 게이트 신호를 전송하는 게이트선과 데이터 신호를 전송하는 데이터선이 서로 교차하여 형성되고, 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터와 연결되어 있는 화소 전극 등이 형성될 수 있다. 대향 표시판에는 차광부재, 색필터, 공통 전극 등이 형성될 수 있다. 경우에 따라 차광 부재, 색필터, 공통 전극이 박막 트랜지스터 표시판에 형성될 수도 있다.
박막 트랜지스터 표시판의 가장자리에는 게이트선 및 데이터선의 단부와 연결되어 있는 패드부가 위치한다. 이러한 패드부는 집적 회로와 연결되어 소정의 신호를 인가 받아 게이트선 및 데이터선으로 전달할 수 있다. 이때, 패드부와 집적 회로 사이의 접촉 저항이 높을 경우 신호의 전달이 제대로 이루어지지 않는다는 문제점이 있다.
실시예들은 패드부를 구성하는 전극층들의 접촉 면적을 넓혀 저항을 낮춤으로써, 안정적인 신호 전달이 이루어지도록 하기 위한 것이다.
일 실시예에 의한 표시 장치는 제1 기판, 상기 제1 기판의 가장자리 위에 위치하는 제1 전극층, 상기 제1 전극층 위에 위치하는 제2 전극층, 상기 제1 전극층과 상기 제2 전극층 사이에 위치하는 공간, 상기 공간 내에 위치하는 금속 슬러지, 및 상기 제1 기판의 측면을 덮고, 상기 공간 내에 위치하여 상기 제1 전극층, 상기 제2 전극층, 및 상기 금속 슬러지와 접촉하는 연결 전극을 포함한다.
상기 금속 슬러지는 상기 제1 전극층 및 상기 제2 전극층 중 적어도 하나와 동일한 물질을 포함할 수 있다.
상기 제1 전극층과 상기 제2 전극층은 동일한 물질을 포함할 수 있다.
일 실시예에 의한 표시 장치는 상기 제1 기판과 마주보는 제2 기판, 및 상기 제1 기판과 상기 제2 기판 사이에 위치하는 댐을 더 포함할 수 있다.
평면 상에서 상기 댐은 상기 연결 전극을 둘러싸는 형태를 가질 수 있다.
일 실시예에 의한 표시 장치는 상기 제2 기판 아래에 위치하는 공통 전극을 더 포함하고, 상기 댐은 상기 공통 전극과 상기 연결 전극 사이에 위치할 수 있다.
일 실시예에 의한 표시 장치는 상기 댐과 상기 제2 기판 사이에 위치하는 간격재를 더 포함할 수 있다.
상기 연결 전극은 제2 기판의 측면을 덮고, 상기 제2 전극층과 상기 제2 기판 사이에 더 위치할 수 있다.
상기 제1 전극층 및 상기 제2 전극층이 게이트 패드부를 구성할 수 있다.
상기 제1 기판 위에 위치하는 게이트 전극, 상기 게이트 전극과 중첩하는 반도체, 및 상기 반도체 위에 위치하는 소스 전극 및 드레인 전극을 더 포함하고, 상기 게이트 패드부는 상기 게이트 전극과 동일한 물질을 포함할 수 있다.
일 실시예에 의한 표시 장치의 제조 방법은 제1 기판 위에 제1 금속 물질층을 형성하는 단계, 상기 제1 금속 물질층의 가장자리 위에 감광막을 형성하는 단계, 상기 제1 금속 물질층 및 상기 감광막 위에 제2 금속 물질층을 형성하는 단계, 상기 제1 금속 물질층 및 상기 제2 금속 물질층을 패터닝하여, 제1 전극층 및 상기 제1 전극 위에 위치하는 제2 전극층을 형성하는 단계, 상기 감광막을 제거하여 상기 제1 전극층과 상기 제2 전극층 사이에 공간을 형성하는 단계, 상기 제1 기판의 가장자리를 연마하는 단계, 및 상기 제1 기판의 측면에 연결 전극을 형성하는 단계를 포함한다.
상기 제1 기판의 가장자리를 연마하는 단계에서, 상기 제1 전극층 또는 제2 전극층이 연마되어 금속 슬러지가 발생하고, 상기 금속 슬러지는 상기 공간 내에 위치할 수 있다.
상기 금속 슬러지는 상기 제1 전극층 및 상기 제2 전극층 중 적어도 하나와 동일한 물질을 포함할 수 있다.
일 실시예에 의한 표시 장치의 제조 방법은 상기 제1 기판 위에 댐을 형성하는 단계, 및 상기 제1 기판과 마주보도록 제2 기판을 형성하는 단계를 더 포함할 수 있다.
평면 상에서 상기 댐은 상기 연결 전극을 둘러싸는 형태를 가질 수 있다.
일 실시예에 의한 표시 장치의 제조 방법은 상기 제2 기판 아래에 공통 전극을 형성하는 단계를 더 포함하고, 상기 댐은 상기 공통 전극과 상기 연결 전극 사이에 위치할 수 있다.
일 실시예에 의한 표시 장치의 제조 방법은 상기 제2 기판 아래에 상기 댐과 중첩하도록 간격재를 형성하는 단계를 더 포함할 수 있다.
상기 연결 전극은 상기 제1 기판의 측면, 상기 제2 기판의 측면, 상기 제1 기판과 상기 제2 기판의 사이, 및 상기 공간 내에 위치할 수 있다.
상기 제1 전극층 및 상기 제2 전극층이 게이트 패드부를 구성할 수 있다.
일 실시예에 의한 표시 장치의 제조 방법은 상기 제1 기판 위에 게이트 전극을 형성하는 단계, 상기 게이트 전극과 중첩하는 반도체를 형성하는 단계, 및 상기 반도체 위에 소스 전극 및 드레인 전극을 형성하는 단계를 더 포함하고, 상기 게이트 패드부 및 상기 게이트 전극을 동시에 형성할 수 있다.
실시예들에 따르면 패드부를 구성하는 전극층들의 접촉 면적을 넓혀 저항을 낮춤으로써, 안정적인 신호 전달이 이루어지도록 할 수 있다.
도 1은 일 실시예에 의한 표시 장치를 나타내는 평면도이다.
도 2는 일 실시예에 의한 표시 장치의 주변 영역을 나타낸 평면도이고, 도 3은 도 2의 III-III선을 따라 나타낸 단면도이다.
도 4는 일 실시예에 의한 표시 장치의 표시 영역을 나타낸 평면도이고, 도 5는 도 4의 V-V선을 따라 나타낸 단면도이다.
도 6 및 도 7은 다른 실시예에 의한 표시 장치를 나타낸 단면도이다.
도 8 내지 도 13은 일 실시예에 의한 표시 장치의 제조 방법을 나타낸 공정 단면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
먼저, 도 1을 참조하여 본 발명의 일 실시예에 의한 표시 장치에 대해 설명하면 다음과 같다.
도 1은 일 실시예에 의한 표시 장치를 나타내는 평면도이다.
일 실시예에 의한 표시 장치는 서로 마주보는 제1 기판(110) 및 제2 기판(210)을 포함한다.
제1 기판(110) 및 제2 기판(210)은 표시 영역(DA)과 주변 영역(PA)으로 나뉘어진다. 표시 영역(DA)은 제1 기판(110) 및 제2 기판(210)의 중심부에 위치하고, 주변 영역(PA)은 표시 영역(DA)의 가장자리를 둘러싸는 형태로 이루어진다. 표시 영역(DA)은 화상을 표시하는 영역이고, 주변 영역(PA)에는 표시 영역(DA)에서 화상이 표시될 수 있도록 구동 신호들을 전달하는 구동부가 위치할 수 있다.
표시 영역(DA)에는 복수의 게이트선(G1…Gn)이 서로 나란한 방향으로 형성되어 있고, 복수의 데이터선(D1…Dm)이 서로 나란한 방향으로 형성되어 있다. 복수의 게이트선(G1…Gn)과 복수의 데이터선(D1…Dm)은 서로 절연되어 있으며, 교차하여 복수의 화소를 정의한다.
각 화소에는 박막 트랜지스터(Q), 액정 축전기(Clc), 및 유지 축전기(Cst)가 형성되어 있다. 박막 트랜지스터(Q)의 제어 단자는 복수의 게이트선(G1…Gn) 중 어느 하나에 연결되어 있고, 입력 단자는 복수의 데이터선(D1…Dm) 중 어느 하나에 연결되어 있으며, 출력 단자는 액정 축전기(Clc)의 일측 단자 및 유지 축전기(Cst)의 일측 단자에 연결되어 있다. 액정 축전기(Clc)의 타측 단자는 공통 전압을 인가 받고, 유지 축전기(Cst)의 타측 단자는 기준 전압을 인가 받을 수 있다.
게이트선(G1…Gn) 및 데이터선(D1…Dm)은 주변 영역(PA)에까지 연장되어 있다. 주변 영역(PA)에는 게이트선(G1…Gn)과 연결되어 있는 게이트 패드부(GP)가 위치하고, 데이터선(D1…Dm)과 연결되어 있는 데이터 패드부(DP)가 위치한다. 게이트 패드부(GP)는 외부의 단자와 연결될 수 있으며, 게이트 구동부로부터 게이트 신호를 인가 받아 게이트선(G1…Gn)으로 전달한다. 데이터 패드부(DP)는 외부의 단자와 연결될 수 있으며, 데이터 구동부로부터 데이터 신호를 인가 받아 데이터선(D1…Dm)으로 전달한다.
도 1에서 게이트 패드부(GP)는 표시 영역(DA)의 우측 가장자리에 위치하는 것으로 도시되어 있으나, 본 발명은 이에 한정되지 않으며, 게이트 패드부(GP)의 위치는 다양하게 변경될 수 있다. 또한, 게이트 패드부(GP)가 표시 영역(DA)의 양측 가장자리에 위치할 수도 있다.
도 1에서 데이터 패드부(DP)는 표시 영역(DA)의 상측 가장자리에 위치하는 것으로 도시되어 있으나, 본 발명은 이에 한정되지 않으며, 데이터 패드부(DP)의 위치는 다양하게 변경될 수 있다. 또한, 데이터 패드부(DP)가 표시 영역(DA)의 양측 가장자리에 위치할 수도 있다.
이하에서는 도 2 및 도 3을 참조하여 일 실시예에 의한 표시 장치의 주변 영역에 대해 설명한다.
도 2는 일 실시예에 의한 표시 장치의 주변 영역을 나타낸 평면도이고, 도 3은 도 2의 III-III선을 따라 나타낸 단면도이다.
일 실시예에 의한 표시 장치는 서로 마주하는 하부 표시판(100)과 상부 표시판(200), 그리고 두 표시판(100, 200) 사이에 개재되어 있는 액정층(3)을 포함한다.
먼저, 하부 표시판(100)에 대하여 설명한다.
제1 기판(110) 위에는 게이트 패드부(127)가 위치한다. 게이트 패드부(127)는 제1 기판(110) 위에 위치하는 제1 전극층(127a) 및 제1 전극층(127a) 위에 위치하는 제2 전극층(127b)을 포함한다.
제1 전극층(127a)은 구리와 같은 저저항 금속 물질로 이루어질 수 있다. 제1 전극층(127a)은 제1 기판(110) 바로 위에 위치할 수 있다.
제2 전극층(127b)은 제1 전극층(127a)과 동일한 물질로 이루어질 수 있다. 예를 들면, 제2 전극층(127b)은 구리와 같은 저저항 금속 물질로 이루어질 수 있다. 제2 전극층(127b)은 제1 전극층(127a)과 상이한 물질로 이루어질 수도 있다. 예를 들면, 제1 전극층(127a)은 구리를 포함하고, 제2 전극층(127b)은 알루미늄을 포함할 수 있다.
일부 영역에서는 제2 전극층(127b)이 제1 전극층(127a) 바로 위에 위치하여, 제2 전극층(127b)이 제1 전극층(127a)과 접촉한다. 다른 일부 영역에서는 제2 전극층(127b)과 제1 전극층(127a) 사이에 공간(490)이 위치하고 있어, 제2 전극층(127b)과 제1 전극층(127a)이 서로 접촉하고 있지 않다. 제2 전극층(127b)은 공간(490)의 상부면과 측면을 덮고 있다. 이때, 제2 전극층(127b)은 공간(490)의 측면의 일부를 덮고 있지 않다. 표시 장치의 최외곽에 위치하는 공간(490)의 측면은 제2 전극층(127b)에 의해 덮여 있지 않다.
공간(490) 내에는 금속 슬러지(510)가 위치하고 있다. 금속 슬러지(510)는 제1 전극층(127a) 및 제2 전극층(127b) 중 적어도 하나와 동일한 물질을 포함할 수 있다. 예를 들면, 금속 슬러지(510)는 구리, 알루미늄 등을 포함할 수 있다. 제1 전극층(127a) 및 제2 전극층(127b)은 제1 기판(110)의 가장자리 위에 형성되어 있다. 제1 전극층(127a) 및 제2 전극층(127b)의 측면은 제1 기판(110)의 측면과 동일선상에 일치할 수 있다. 제1 기판(110)을 연마하는 공정에서 제1 전극층(127a) 및 제2 전극층(127b)도 함께 연마될 수 있으며, 금속 슬러지(510)는 이러한 연마 공정에서 발생하는 부산물일 수 있다.
공간(490)의 위아래에 각각 위치하는 제1 전극층(127a)의 부분과 제2 전극층(127b)의 부분은 서로 직접적으로 연결되어 있지는 않고, 금속 슬러지(510)를 통해 연결되어 있다. 즉, 제1 전극층(127a)과 금속 슬러지(510)가 직접적으로 연결되어 있고, 제2 전극층(127b)과 금속 슬러지(510)가 직접적으로 연결되어 있으므로, 제1 전극층(127a)과 제2 전극층(127b)은 금속 슬러지(510)를 통해 연결되어 있다.
이어, 상부 표시판(200)에 대하여 설명한다.
제2 기판(210) 아래에 차광 부재(220)가 형성되어 있다. 차광 부재(220)는 블랙 매트릭스라고도 하며 빛샘을 막아준다. 차광 부재(220)는 주변 영역(PA) 전체에 형성될 수 있다.
본 실시예에서는 차광 부재(220)가 상부 표시판(200)에 형성되는 것으로 설명하였으나, 본 발명은 이에 한정되지 않는다. 차광 부재(220)는 하부 표시판(100)에 형성될 수도 있다.
차광 부재(220) 아래에는 덮개막(240)이 형성되어 있으며, 경우에 따라 생략될 수도 있다.
덮개막(240) 아래에는 공통 전극(270)이 형성되어 있다. 공통 전극(270)은 인듐-주석 산화물(ITO, Indium Tin Oxide), 인듐-아연 산화물(IZO, Indium Zinc Oxide) 등과 같은 투명한 도전 물질로 이루어질 수 있다. 공통 전극(270)에는 공통 전압이 인가될 수 있다.
제1 기판(110)과 제2 기판(210) 사이에는 댐(350)이 위치한다. 댐(350)은 유기 절연 물질 또는 무기 절연 물질로 이루어질 수 있다. 댐(350)은 단일층 또는 다중층으로 이루어질 수 있다. 댐(350)은 기둥 형태로 이루어질 수 있다. 댐(350)은 공간(490)보다 내측에 위치하고 있다.
댐(350)과 제2 기판(210) 사이에는 간격재(370)가 위치한다. 댐(350)과 간격재(370)의 두께의 합은 표시 장치의 셀 갭에 대응할 수 있다.
제1 기판(110)과 제2 기판(210)의 측면에는 연결 전극(520)이 위치한다. 연결 전극(520)은 은과 같은 저저항 금속으로 이루어질 수 있다. 연결 전극(520)은 제1 기판(110) 및 제2 기판(210)의 측면을 덮고 있으며, 제1 기판(110)과 제2 기판(210) 사이에도 위치한다. 연결 전극(520)은 공간(490) 내에도 위치하고 있다. 즉, 연결 전극(520)은 제1 전극층(127a)과 제2 전극층(127b) 사이에 위치하고 있다. 또한, 연결 전극(520)은 제2 전극층(127b)과 제2 기판(210) 사이에도 위치하고 있다. 제1 기판(110)과 제2 기판(210)의 측면을 덮도록 금속 페이스트를 인쇄하면, 모세관력에 의해 금속 페이스트가 제1 기판(110)과 제2 기판(210) 사이로 들어가게 된다. 연결 전극(520)은 제1 전극층(127a), 제2 전극층(127b) 및 금속 슬러지(510)와 접촉한다.
도시는 생략하였으나, 연결 전극(520)은 구동부와 연결될 수 있다. 예를 들면, 연결 전극(520)은 게이트 구동 집적 회로와 연결되어 게이트 구동 신호를 인가 받아 게이트 패드부(127)로 전달할 수 있다. 연결 전극(520)은 제1 전극층(127a), 제2 전극층(127b) 및 금속 슬러지(510)와 접촉하고 있어 접촉 면적이 넓으므로 구동부와 게이트 패드부(127) 사이의 접촉 저항을 줄일 수 있다.
평면 상에서 댐(350)은 연결 전극(520)을 둘러싸는 형태를 가지고 있다. 복수의 연결 전극(520)은 각 게이트 패드부(127)마다 독립적으로 접촉이 이루어진다. 댐(350)은 인접한 게이트 패드부(127)가 서로 연결되는 것을 방지하는 역할을 한다. 또한, 공통 전극(270)은 댐(350)보다 내측에 위치하고 있다. 즉, 댐(350)은 공통 전극(270)과 연결 전극(520) 사이에 위치하게 된다. 댐(350)은 공통 전극(270)과 연결 전극(520)이 단락되는 것을 방지하는 역할을 한다.
이하에서는 도 4 및 도 5를 참조하여 일 실시예에 의한 표시 장치의 표시 영역에 위치하는 하나의 화소에 대해 설명한다.
도 4는 일 실시예에 의한 표시 장치의 표시 영역을 나타낸 평면도이고, 도 5는 도 4의 V-V선을 따라 나타낸 단면도이다.
먼저, 하부 표시판(100)에 대하여 설명한다.
제1 기판(110) 위에 게이트선(121) 및 게이트선(121)으로부터 돌출되어 있는 게이트 전극(124)이 위치한다.
게이트선(121)은 대략 가로 방향으로 연장되어 있으며 게이트 신호를 전달한다. 게이트 전극(124)은 평면도 상에서 게이트선(121)의 상측으로 돌출되어 있다. 다만, 본 발명은 이에 한정되지 아니하며, 게이트 전극(124)의 돌출 형태는 다양하게 변형이 가능하다. 또한, 게이트 전극(124)은 게이트선(121)으로부터 돌출되지 않고, 게이트선(121) 상에 위치할 수 있다.
게이트 전극(124)은 하부 게이트 전극(124a) 및 상부 게이트 전극(124b)을 포함하는 이중층으로 이루어질 수 있다. 다만 본 발명은 이에 한정되지 않으며, 게이트 전극(124)은 단일층으로 이루어질 수도 있고, 세 개 이상의 층을 포함하는 다중층으로 이루어질 수도 있다.
게이트 패드부(도 3의 127)는 게이트 전극(124)과 동일한 물질을 포함할 수 있다. 이때, 게이트 패드부(도 3의 127)의 제1 전극층(도 3의 127a)은 하부 게이트 전극(124a)과 동일한 물질로 이루어질 수 있다. 게이트 패드부(도 3의 127)의 제2 전극층(도 3의 127b)은 상부 게이트 전극(124b)과 동일한 물질로 이루어질 수 있다.
마찬가지로 게이트선(121)도 이중층으로 이루어질 수 있으며, 게이트 패드부(도 3의 127)와 동일한 물질로 이루어질 수 있다. 게이트 패드부(도 3의 127)는 게이트선(121)의 단부와 연결될 수 있다.
제1 기판(110) 위에는 기준 전압선(131) 및 기준 전압선(131)으로부터 돌출되어 있는 유지 전극(135a, 135b)이 더 위치할 수 있다.
기준 전압선(131)은 게이트선(121)과 대략 나란한 방향으로 뻗어 있으며, 게이트선(121)과 이격되어 있다. 기준 전압선(131)에는 일정한 전압이 인가될 수 있다. 유지 전극(135a, 135b)은 기준 전압선(131)에 대해 실질적으로 수직으로 뻗은 한 쌍의 제1 유지 전극(135a) 및 한 쌍의 제1 유지 전극(135a)을 연결하는 제2 유지 전극(135b)을 포함한다. 기준 전압선(131) 및 유지 전극(135a, 135b)은 이후에 설명하게 되는 화소 전극(191)을 둘러싸는 형태를 가질 수 있다.
게이트선(121), 게이트 전극(124), 기준 전압선(131), 및 유지 전극(135a, 135b) 위에는 게이트 절연막(140)이 위치한다. 게이트 절연막(140)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등과 같은 무기 절연 물질로 이루어질 수 있다. 또한, 게이트 절연막(140)은 단일막 또는 다중막으로 이루어질 수 있다.
게이트 절연막(140) 위에는 반도체(154)가 위치한다. 반도체(154)는 게이트 전극(124) 위에 위치할 수 있다. 반도체(154)는 비정질 실리콘(amorphous silicon), 다결정 실리콘(polycrystalline silicon), 금속 산화물(metal oxide) 등으로 이루어질 수 있다.
반도체(154) 위에는 저항성 접촉 부재(도시하지 않음)가 더 위치할 수 있다. 저항성 접촉 부재는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어질 수 있다.
반도체(154) 및 게이트 절연막(140) 위에는 데이터선(171), 소스 전극(173) 및 드레인 전극(175)이 위치한다.
데이터선(171)은 데이터 신호를 전달하며 대략 세로 방향으로 뻗어 게이트선(121) 및 기준 전압선(131)과 교차한다. 소스 전극(173)은 데이터선(171)으로부터 게이트 전극(124) 위로 돌출되어 있어 있으며, U자형으로 구부러질 수 있다. 드레인 전극(175)은 넓은 한 쪽 끝 부분과 막대형인 다른 쪽 끝 부분을 포함한다. 드레인 전극(175)의 넓은 끝 부분은 화소 전극(191)과 중첩하고 있다. 드레인 전극(175)의 막대형 끝 부분은 소스 전극(173)에 의해 일부 둘러싸여 있다. 다만, 본 발명은 이에 한정되지 않으며, 소스 전극(173) 및 드레인 전극(175)의 형상은 다양하게 변경될 수 있다.
게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체(154)와 함께 하나의 박막 트랜지스터(Q)를 이룬다. 이때, 박막 트랜지스터(Q)의 채널은 소스 전극(173)과 드레인 전극(175) 사이의 반도체(154)에 형성되어 있다.
데이터선(171), 소스 전극(173), 드레인 전극(175) 위에는 보호막(180)이 위치한다. 보호막(180)은 소스 전극(173)과 드레인 전극(175) 사이로 노출되어 있는 반도체(154) 위에도 위치한다. 보호막(180)은 유기 절연 물질 또는 무기 절연 물질로 이루어질 수 있으며, 단일막 또는 다중막으로 이루어질 수 있다.
보호막(180)에는 드레인 전극(175)의 적어도 일부와 중첩하는 접촉 구멍(181)이 형성되어 있다. 접촉 구멍(181)은 드레인 전극(175)의 넓은 끝 부분을 노출시킬 수 있다.
보호막(180) 위에는 화소 전극(191)이 형성되어 있다. 화소 전극(191)은 인듐-주석 산화물(ITO, Indium Tin Oxide), 인듐-아연 산화물(IZO, Indium Zinc Oxide) 등과 같은 투명한 도전 물질로 이루어질 수 있다. 화소 전극(191)은 접촉 구멍(181)을 통해 드레인 전극(175)과 연결되어 있다. 따라서, 박막 트랜지스터(Q)가 온 상태일 때 화소 전극(191)은 드레인 전극(175)을 통해 데이터 전압을 인가 받게 된다.
화소 전극(191)의 전체적인 모양은 사각형이며, 화소 전극(191)은 서로 교차하는 가로 줄기부(193)와 세로 줄기부(192), 이들로부터 뻗어 있는 미세 가지부(194)를 포함한다. 화소 전극(191)은 가로 줄기부(193)와 세로 줄기부(192)에 의해 4개의 부영역으로 나뉘어진다. 미세 가지부(194)는 가로 줄기부(193) 및 세로 줄기부(192)로부터 비스듬하게 뻗어 있으며, 그 뻗는 방향은 게이트선(121) 또는 가로 줄기부(193)와 대략 45도 또는 135도의 각을 이룰 수 있다.
본 실시예에서 화소 전극(191)은 부화소의 외곽을 둘러싸는 외곽 줄기부를 더 포함할 수 있다.
상기에서 설명한 부화소의 배치 형태, 박막 트랜지스터의 구조 및 화소 전극의 형상은 하나의 예에 불과하며, 본 발명은 이에 한정되지 아니하고 다양한 변형이 가능하다. 예를 들면, 하나의 부화소가 복수의 영역을 포함하고, 각 영역에 차등 전압이 인가되는 구조를 가질 수도 있다. 이를 위해 하나의 부화소에 복수의 박막 트랜지스터가 형성될 수도 있다.
도시는 생략하였으나, 하부 표시판(100)의 안쪽 면에는 제1 배향막이 형성될 수 있다. 제1 배향막은 화소 전극(191) 위에 위치할 수 있다.
이어, 상부 표시판(200)에 대하여 설명한다.
제2 기판(210) 아래에는 차광 부재(220)가 형성되어 있다. 차광 부재(220)는 게이트선(121), 데이터선(171), 및 박막 트랜지스터(Q) 등과 중첩할 수 있다. 즉, 차광 부재(220)는 각 화소의 경계부에 형성될 수 있다.
제2 기판(210) 아래에는 복수의 색 필터(230)가 형성되어 있다. 색 필터(230)는 차광 부재(220)로 둘러싸인 영역 내에 대부분 존재하며, 화소 전극(191) 열을 따라서 세로 방향으로 길게 뻗을 수 있다. 각 색 필터(230)는 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있다. 기본색의 예로는 적색, 녹색, 청색 등 삼원색 또는 황색(yellow), 청록색(cyan), 자홍색(magenta) 등을 들 수 있다. 본 실시예에서는 색 필터(230)가 상부 표시판(200)에 형성되는 것으로 설명하였으나, 본 발명은 이에 한정되지 않는다. 색 필터(230)는 하부 표시판(100)에 형성될 수도 있다.
색 필터(230) 및 차광 부재(220) 아래에는 덮개막(240)이 형성되어 있다. 덮개막(240)은 유기 절연 물질로 만들어질 수 있으며, 색 필터(230)가 노출되는 것을 방지하고 평탄면을 제공한다.
덮개막(240) 아래에는 공통 전극(270)이 형성되어 있다.
도시는 생략하였으나, 상부 표시판(200)의 안쪽 면에는 제2 배향막이 형성될 수 있다. 제2 배향막은 공통 전극(270) 아래에 위치할 수 있다.
액정층(3)은 음의 유전율 이방성을 가지는 복수의 액정 분자(310)들로 이루어질 수 있으며, 액정층(3)의 액정 분자(310)들은 전기장이 없는 상태에서 그 장축이 두 표시판(100, 200)의 표면에 대하여 수직을 이루도록 배향될 수 있다.
데이터 전압이 인가된 화소 전극(191)은 공통 전극(270)과 함께 전기장을 생성함으로써, 두 전극(191, 270) 사이에 위치하는 액정층(3)의 액정 분자(310)의 방향을 결정한다. 이와 같이 결정된 액정 분자(310)의 방향에 따라 액정층(3)을 통과하는 빛의 휘도가 달라진다.
본 실시예에서 게이트 패드부가 두 개의 전극층을 포함하고, 두 개의 전극층 사이에는 공간이 위치하며, 공간 내에 금속 슬러지가 위치하여, 게이트 패드부와 연결 전극 사이의 접촉 저항을 줄일 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 데이터 패드부도 두 개의 전극층을 포함하고, 두 개의 전극층 사이에는 공간이 위치하며, 공간 내에 금속 슬러지가 위치하여, 데이터 패드부와 연결 전극 사이의 접촉 저항을 줄일 수도 있다.
다음으로 도 6 및 도 7을 참조하여 다른 실시예에 의한 표시 장치에 대해 설명한다.
도 6 및 도 7은 다른 실시예에 의한 표시 장치를 나타낸 단면도이다.
도 6에 도시된 바와 같이, 도 3에 도시된 실시예에 의한 표시 장치에 비해 공간의 높이를 더 낮게 형성할 수도 있다. 즉, 제1 전극층(127a)과 제2 전극층(127b) 사이의 간격을 줄일 수 있다.
도 7에 도시된 바와 같이, 도 3에 도시된 실시예에 의한 표시 장치에 비해 공간의 높이를 더 높게 형성할 수도 있다. 즉, 제1 전극층(127a)과 제2 전극층(127b) 사이의 간격을 늘릴 수도 있다.
이처럼 공간의 높이를 적절하게 조절할 수 있다. 마찬가지로 공간의 폭을 적절하게 조절할 수도 있다. 공간의 높이와 폭은 금속 슬러지의 크기, 양 등을 고려하여 적절하게 선택하여 실시할 수 있다.
다음으로, 도 8 내지 도 13을 참조하여 일 실시예에 의한 표시 장치의 제조 방법에 대해 설명하면 다음과 같다.
도 8 내지 도 13은 일 실시예에 의한 표시 장치의 제조 방법을 나타낸 공정 단면도이다. 도 8 내지 도 13은 표시 영역과 주변 영역을 도시하고 있다. 점선을 기준으로 좌측이 표시 영역을 나타내고, 우측이 주변 영역을 나타낸다.
도 8에 도시된 바와 같이, 제1 기판(110) 위에 제1 금속 물질층(410)을 형성한다. 제1 금속 물질층(410)은 구리와 같은 저저항 금속 물질로 이루어질 수 있다.
이어 제1 금속 물질층(410) 위에 감광막(450)을 형성한다. 감광막(450)은 제1 금속 물질층(410)의 가장자리 위에 위치하도록 패터닝한다.
도 9에 도시된 바와 같이, 제1 금속 물질층(410) 및 감광막(450) 위에 제2 금속 물질층(420)을 형성한다. 제2 금속 물질층(420)은 제1 금속 물질층(410)과 동일한 물질로 이루어질 수 있다. 예를 들면, 제2 금속 물질층(420)은 구리와 같은 저저항 금속 물질로 이루어질 수 있다. 제2 금속 물질층(420)은 제1 금속 물질층(410)과 상이한 물질로 이루어질 수도 있다. 예를 들면, 제1 금속 물질층(410)은 구리를 포함하고, 제2 금속 물질층(420)은 알루미늄을 포함할 수 있다.
일부 영역에서는 제2 금속 물질층(420)이 제1 금속 물질층(410) 바로 위에 위치하여, 제2 금속 물질층(420)이 제1 금속 물질층(410)과 접촉한다. 다른 일부 영역에서는 제2 금속 물질층(420)과 제1 금속 물질층(410) 사이에 감광막(450)이 위치하고 있어, 제2 금속 물질층(420)과 제1 금속 물질층(410)이 서로 접촉하고 있지 않다. 제2 금속 물질층(420)은 감광막(450)의 상부면과 측면을 덮고 있다. 이때, 제2 금속 물질층(420)은 감광막(450)의 측면의 일부를 덮고 있지 않다. 표시 장치의 최외곽에 위치하는 감광막(450)의 측면은 제2 금속 물질층(420)에 의해 덮여 있지 않다. 제2 금속 물질층(420)에 의해 덮여 있지 않은 감광막(450)의 측면은 제1 기판(110)의 측면과 동일선상에 위치할 수 있다.
제2 금속 물질층(420) 위에 다른 감광막(460)을 형성하고, 패터닝한다. 패터닝된 감광막(460)을 이용하여 제1 금속 물질층(410) 및 제2 금속 물질층(420)을 식각함으로써, 도 10에 도시된 바와 같이 게이트 전극(124) 및 게이트 패드부(127)를 형성한다.
게이트 전극(124)은 하부 게이트 전극(124a) 및 상부 게이트 전극(124b)을 포함할 수 있다. 게이트 패드부(127)는 제1 전극층(127a) 및 제2 전극층(127b)을 포함할 수 있다. 게이트 전극(124)과 게이트 패드부(127)는 동일한 공정에서 동시에 형성되며, 동일한 물질로 이루어질 수 있다. 제1 전극층(127a)은 하부 게이트 전극(124a)과 동일한 물질로 이루어질 수 있고, 제2 전극층(127b)은 상부 게이트 전극(124b)과 동일한 물질로 이루어질 수 있다.
이어 감광막(450, 460)을 제거한다. 제1 금속 물질층(410)과 제2 금속 물질층(420) 사이에 위치하는 감광막(450)이 제거되면서, 제1 전극층(127a)과 제2 전극층(127b) 사이에는 공간(490)이 발생한다. 공간(490)의 형상은 감광막(450)의 형상에 대응한다. 감광막(450)의 형상을 다양하게 설계 변경함으로써, 공간(490)의 형상을 다양하게 변경할 수 있다. 감광막(450)의 높이와 폭 등을 적절하게 선택하여, 공간(490)의 폭과 높이를 결정할 수 있다.
도 11에 도시된 바와 같이, 게이트 전극(124) 위에 게이트 절연막(140)을 형성하고, 게이트 절연막(140) 위에 반도체(154)를 형성한다. 반도체(154) 위에 소스 전극(173) 및 드레인 전극(175)을 형성하고, 소스 전극(173) 및 드레인 전극(175) 위에 보호막(180)을 형성한다. 드레인 전극(175)의 적어도 일부가 드러나도록 보호막(180)을 패터닝하여 접촉 구멍(181)을 형성한다. 보호막(180) 위에 화소 전극(191)을 형성한다. 화소 전극(191)은 접촉 구멍(181)을 통해 드레인 전극(175)과 연결된다.
도 12에 도시된 바와 같이, 제2 전극층(127b) 위에 댐(350)을 형성한다. 댐(350)은 유기 절연 물질 또는 무기 절연 물질로 이루어질 수 있다. 댐(350)은 단일층 또는 다중층으로 이루어질 수 있다. 댐(350)은 기둥 형태로 이루어질 수 있다. 댐(350)은 공간(490)보다 내측에 위치하고 있다.
제2 기판(210) 아래에 차광 부재(220) 및 색 필터(230)를 형성한다. 차광 부재(220) 및 색 필터(230)를 덮도록 덮개막(240)을 형성하여, 평탄화시킨다.
덮개막(240) 아래에 공통 전극(270)을 형성한다. 공통 전극(270)은 표시 영역에는 전체적으로 형성되고, 주변 영역에서는 일부 영역에만 형성되고, 다른 일부 영역에는 형성되지 않는다.
덮개막(240) 아래에 간격재(370)를 형성할 수 있다. 공통 전극(270)은 간격재(370)보다 내측에 위치하고 있다.
제1 기판(110)과 제2 기판(210)을 합착하고, 제1 기판(110)과 제2 기판(210) 사이에 액정 분자(310)들을 포함하는 액정층(3)을 형성한다. 이때, 댐(350)과 간격재(370)를 중첩시킨다. 상기에서 댐(350)을 제1 기판(110) 위에 형성하고, 간격재(370)를 제2 기판(210) 아래에 형성하는 것으로 설명하였으나, 본 발명은 이에 한정되지 않는다. 댐(350)과 간격재(370)를 모두 제1 기판(110) 위에 형성할 수도 있다. 또한, 댐(350)과 간격재(370)를 모두 제2 기판(210) 아래에 형성할 수도 있다.
도 13에 도시된 바와 같이, 제1 기판(110)과 제2 기판(210)의 가장자리를 연마한다. 제1 전극층(127a) 및 제2 전극층(127b)은 제1 기판(110)의 가장자리까지 형성되어 있으며, 제1 기판(110)을 연마함에 따라 제1 전극층(127a)과 제2 전극층(127b)도 함께 연마될 수 있다. 제1 전극층(127a) 또는 제2 전극층(127b)이 연마되면서 금속 슬러지(510)가 발생하게 된다. 금속 슬러지(510)는 제1 전극층(127a) 및 제2 전극층(127b) 중 적어도 하나와 동일한 물질을 포함할 수 있다. 금속 슬러지(510)는 제1 전극층(127a)과 제2 전극층(127b) 사이의 공간(490) 내에 위치할 수 있다.
제1 기판(110)과 제2 기판(210)의 측면에 금속 페이스트를 인쇄하여 연결 전극(520)을 형성한다. 제1 기판(110)과 제2 기판(210)의 측면을 덮도록 금속 페이스트를 인쇄하면, 모세관력에 의해 금속 페이스트가 제1 기판(110)과 제2 기판(210) 사이로 들어가게 된다. 제1 기판(110)과 제2 기판(210) 사이에는 댐(350)이 위치하고 있으므로, 금속 페이스트가 댐(350)에 의해 막혀 연결 전극(520)은 댐(350)의 바깥쪽에만 형성된다. 댐(350)은 공통 전극(270)과 연결 전극(520) 사이에 위치하므로, 연결 전극(520)이 공통 전극(270)과 단락되는 것을 방지할 수 있다. 평면 상에서 댐(350)은 연결 전극(520)을 둘러싸는 형태를 가지고 있다. 복수의 연결 전극(520)은 각 게이트 패드부(127)마다 독립적으로 접촉이 이루어진다. 댐(350)은 인접한 게이트 패드부(127)가 서로 연결되는 것을 방지하는 역할을 한다.
연결 전극(520)은 제1 기판(110)의 측면, 제2 기판(210)의 측면, 및 제1 기판(110)과 제2 기판(210) 사이에 위치하게 된다. 연결 전극(520)은 제1 전극층(127a)과 제2 전극층(127b) 사이의 공간(490) 내에도 위치하게 된다. 또한, 연결 전극(520)은 제2 전극층(127b)과 제2 기판(210) 사이에도 위치하게 된다. 연결 전극(520)은 제1 전극층(127a), 제2 전극층(127b) 및 금속 슬러지(510)와 접촉한다.
도시는 생략하였으나, 연결 전극(520)은 구동부와 연결될 수 있다. 예를 들면, 연결 전극(520)은 게이트 구동 집적 회로와 연결되어 게이트 구동 신호를 인가 받아 게이트 패드부(127)로 전달할 수 있다. 연결 전극(520)은 제1 전극층(127a), 제2 전극층(127b) 및 금속 슬러지(510)와 접촉하고 있어 접촉 면적이 넓으므로 구동부와 게이트 패드부(127) 사이의 접촉 저항을 줄일 수 있다.
본 실시예에서 게이트 패드부가 두 개의 전극층을 포함하고, 두 개의 전극층 사이에는 공간이 위치하며, 공간 내에 금속 슬러지가 위치하여, 게이트 패드부와 연결 전극 사이의 접촉 저항을 줄일 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 데이터 패드부도 두 개의 전극층을 포함하고, 두 개의 전극층 사이에는 공간이 위치하며, 공간 내에 금속 슬러지가 위치하여, 데이터 패드부와 연결 전극 사이의 접촉 저항을 줄일 수도 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
110: 제1 기판
121: 게이트선
124: 게이트 전극
124a: 하부 게이트 전극
124b: 상부 게이트 전극
127: 게이트 패드부
127a: 제1 전극층
127b: 제2 전극층
350: 댐
370: 간격재
410: 제1 금속 물질층
420: 제2 금속 물질층
450, 460: 감광막
490: 공간
510: 금속 슬러지
520: 연결 전극

Claims (20)

  1. 제1 기판,
    상기 제1 기판의 가장자리 위에 위치하는 제1 전극층,
    상기 제1 전극층 위에 위치하는 제2 전극층,
    상기 제1 전극층과 상기 제2 전극층 사이에 위치하는 공간,
    상기 공간 내에 위치하는 금속 슬러지, 및
    상기 제1 기판의 측면을 덮고, 상기 공간 내에 위치하여 상기 제1 전극층, 상기 제2 전극층, 및 상기 금속 슬러지와 접촉하는 연결 전극을 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 금속 슬러지는 상기 제1 전극층 및 상기 제2 전극층 중 적어도 하나와 동일한 물질을 포함하는 표시 장치.
  3. 제2 항에 있어서,
    상기 제1 전극층과 상기 제2 전극층은 동일한 물질을 포함하는 표시 장치.
  4. 제1 항에 있어서,
    상기 제1 기판과 마주보는 제2 기판, 및
    상기 제1 기판과 상기 제2 기판 사이에 위치하는 댐을 더 포함하는 표시 장치.
  5. 제4 항에 있어서,
    평면 상에서 상기 댐은 상기 연결 전극을 둘러싸는 형태를 가지는 표시 장치.
  6. 제4 항에 있어서,
    상기 제2 기판 아래에 위치하는 공통 전극을 더 포함하고,
    상기 댐은 상기 공통 전극과 상기 연결 전극 사이에 위치하는 표시 장치.
  7. 제4 항에 있어서,
    상기 댐과 상기 제2 기판 사이에 위치하는 간격재를 더 포함하는 표시 장치.
  8. 제4 항에 있어서,
    상기 연결 전극은 제2 기판의 측면을 덮고, 상기 제2 전극층과 상기 제2 기판 사이에 더 위치하는 표시 장치.
  9. 제1 항에 있어서,
    상기 제1 전극층 및 상기 제2 전극층이 게이트 패드부를 구성하는 표시 장치.
  10. 제9 항에 있어서,
    상기 제1 기판 위에 위치하는 게이트 전극,
    상기 게이트 전극과 중첩하는 반도체, 및
    상기 반도체 위에 위치하는 소스 전극 및 드레인 전극을 더 포함하고,
    상기 게이트 패드부는 상기 게이트 전극과 동일한 물질을 포함하는 표시 장치.
  11. 제1 기판 위에 제1 금속 물질층을 형성하는 단계,
    상기 제1 금속 물질층의 가장자리 위에 감광막을 형성하는 단계,
    상기 제1 금속 물질층 및 상기 감광막 위에 제2 금속 물질층을 형성하는 단계,
    상기 제1 금속 물질층 및 상기 제2 금속 물질층을 패터닝하여, 제1 전극층 및 상기 제1 전극 위에 위치하는 제2 전극층을 형성하는 단계,
    상기 감광막을 제거하여 상기 제1 전극층과 상기 제2 전극층 사이에 공간을 형성하는 단계,
    상기 제1 기판의 가장자리를 연마하는 단계, 및
    상기 제1 기판의 측면에 연결 전극을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  12. 제11 항에 있어서,
    상기 제1 기판의 가장자리를 연마하는 단계에서,
    상기 제1 전극층 또는 제2 전극층이 연마되어 금속 슬러지가 발생하고,
    상기 금속 슬러지는 상기 공간 내에 위치하는 표시 장치의 제조 방법.
  13. 제12 항에 있어서,
    상기 금속 슬러지는 상기 제1 전극층 및 상기 제2 전극층 중 적어도 하나와 동일한 물질을 포함하는 표시 장치의 제조 방법.
  14. 제11 항에 있어서,
    상기 제1 기판 위에 댐을 형성하는 단계, 및
    상기 제1 기판과 마주보도록 제2 기판을 형성하는 단계를 더 포함하는 표시 장치의 제조 방법.
  15. 제14 항에 있어서,
    평면 상에서 상기 댐은 상기 연결 전극을 둘러싸는 형태를 가지는 표시 장치의 제조 방법.
  16. 제14 항에 있어서,
    상기 제2 기판 아래에 공통 전극을 형성하는 단계를 더 포함하고,
    상기 댐은 상기 공통 전극과 상기 연결 전극 사이에 위치하는 표시 장치의 제조 방법.
  17. 제14 항에 있어서,
    상기 제2 기판 아래에 상기 댐과 중첩하도록 간격재를 형성하는 단계를 더 포함하는 표시 장치의 제조 방법.
  18. 제14 항에 있어서,
    상기 연결 전극은 상기 제1 기판의 측면, 상기 제2 기판의 측면, 상기 제1 기판과 상기 제2 기판의 사이, 및 상기 공간 내에 위치하는 표시 장치의 제조 방법.
  19. 제11 항에 있어서,
    상기 제1 전극층 및 상기 제2 전극층이 게이트 패드부를 구성하는 표시 장치의 제조 방법.
  20. 제19 항에 있어서,
    상기 제1 기판 위에 게이트 전극을 형성하는 단계,
    상기 게이트 전극과 중첩하는 반도체를 형성하는 단계, 및
    상기 반도체 위에 소스 전극 및 드레인 전극을 형성하는 단계를 더 포함하고,
    상기 게이트 패드부 및 상기 게이트 전극을 동시에 형성하는 표시 장치의 제조 방법.
KR1020160142378A 2016-10-28 2016-10-28 표시 장치 및 그 제조 방법 KR102347961B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020160142378A KR102347961B1 (ko) 2016-10-28 2016-10-28 표시 장치 및 그 제조 방법
US15/792,703 US10133127B2 (en) 2016-10-28 2017-10-24 Display device and manufacturing method thereof
US16/194,531 US10571760B2 (en) 2016-10-28 2018-11-19 Display device and manufacturing method thereof
US16/746,298 US10866470B2 (en) 2016-10-28 2020-01-17 Display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160142378A KR102347961B1 (ko) 2016-10-28 2016-10-28 표시 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20180046982A true KR20180046982A (ko) 2018-05-10
KR102347961B1 KR102347961B1 (ko) 2022-01-06

Family

ID=62019850

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160142378A KR102347961B1 (ko) 2016-10-28 2016-10-28 표시 장치 및 그 제조 방법

Country Status (2)

Country Link
US (3) US10133127B2 (ko)
KR (1) KR102347961B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102347961B1 (ko) * 2016-10-28 2022-01-06 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20210012087A (ko) * 2019-07-23 2021-02-03 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN112083593B (zh) 2020-09-29 2021-12-03 Tcl华星光电技术有限公司 显示面板及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050095409A1 (en) * 2003-10-06 2005-05-05 Hiroshi Koeda Method for manufacturing substrate conjugate, substrate conjugate, method for manufacturing electro-optical apparatus, and electro optical apparatus
KR20090011713A (ko) * 2007-07-27 2009-02-02 주식회사 네패스 반도체 장치 및 그 제조 방법
US20100007033A1 (en) * 2008-07-14 2010-01-14 Takashi Kitae Method for connecting between substrates, flip-chip mounting structure, and connection structure between substrates
US20110222197A1 (en) * 2008-11-26 2011-09-15 Murata Manufacturing Co., Ltd. Esd protection device and method for manufacturing the same
KR20150011731A (ko) * 2013-07-23 2015-02-02 엘지디스플레이 주식회사 보더리스 타입의 액정 표시 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100796490B1 (ko) 2001-12-29 2008-01-21 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
KR101947165B1 (ko) 2012-10-16 2019-02-13 삼성디스플레이 주식회사 유기 발광 표시 장치와 이의 제조 방법 및 회로 필름의 회전 장치
KR20150059375A (ko) 2013-11-22 2015-06-01 삼성전기주식회사 터치센서 모듈 및 그 제조 방법
KR101555915B1 (ko) 2013-11-28 2015-10-07 한국성전(주) 터치 패널 기판 주변부의 은 페이스트 연결선 형성방법
KR20160117789A (ko) 2015-03-31 2016-10-11 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR102526508B1 (ko) * 2016-06-30 2023-04-26 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 액정 표시 장치
KR102347961B1 (ko) * 2016-10-28 2022-01-06 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050095409A1 (en) * 2003-10-06 2005-05-05 Hiroshi Koeda Method for manufacturing substrate conjugate, substrate conjugate, method for manufacturing electro-optical apparatus, and electro optical apparatus
KR20090011713A (ko) * 2007-07-27 2009-02-02 주식회사 네패스 반도체 장치 및 그 제조 방법
US20100007033A1 (en) * 2008-07-14 2010-01-14 Takashi Kitae Method for connecting between substrates, flip-chip mounting structure, and connection structure between substrates
US20110222197A1 (en) * 2008-11-26 2011-09-15 Murata Manufacturing Co., Ltd. Esd protection device and method for manufacturing the same
KR20150011731A (ko) * 2013-07-23 2015-02-02 엘지디스플레이 주식회사 보더리스 타입의 액정 표시 장치

Also Published As

Publication number Publication date
US10571760B2 (en) 2020-02-25
US10866470B2 (en) 2020-12-15
KR102347961B1 (ko) 2022-01-06
US20200150480A1 (en) 2020-05-14
US10133127B2 (en) 2018-11-20
US20190107745A1 (en) 2019-04-11
US20180120609A1 (en) 2018-05-03

Similar Documents

Publication Publication Date Title
US7872699B2 (en) Thin film transistor array panel and liquid crystal display including the panel
US8035779B2 (en) Thin film transistor display panel, liquid crystal display having the same, and method of manufacturing liquid crystal display
JP4851696B2 (ja) 液晶表示装置
US8692756B2 (en) Liquid crystal display device and method for manufacturing same
EP2752879B1 (en) Thin film transistor array panel
US7639339B2 (en) Liquid crystal display device having substrate spacers engaging with contact holes that contact pixel electrode with the electrodes of switching elements
US20100007811A1 (en) Thin film transistor array panel and liquid crystal display having the same
EP2940521B1 (en) Liquid crystal display device and method of manufacturing the same
KR20140025081A (ko) 액정 표시 장치 및 그 제조 방법
KR20150001177A (ko) 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
US10866470B2 (en) Display device and manufacturing method thereof
US10067393B2 (en) Thin film display panel and liquid crystal display device including the same
US7932522B2 (en) Thin film transistor array panel and method for manufacturing the same
US9835906B2 (en) Liquid crystal display and method for manufacturing the same
US20190155098A1 (en) Display device
US20120081273A1 (en) Pixel structure, pixel array and display panel
WO2004017129A1 (en) Pixel array for display device and liquid crystal display
JP5135076B2 (ja) 液晶表示装置
KR20170133557A (ko) 표시 장치
KR20120007323A (ko) 고 개구율을 갖는 액정표시장치 및 그 제조 방법
JP2019028108A (ja) アレイ基板と当該アレイ基板を有する液晶表示装置
KR20130117106A (ko) 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR20080019134A (ko) 액정표시장치
JP2006322978A (ja) 液晶ディスプレイパネルの画素保存コンデンサ構造
KR20170109154A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant