KR20180028889A - Display drive IC (DDI) of display panel - Google Patents

Display drive IC (DDI) of display panel Download PDF

Info

Publication number
KR20180028889A
KR20180028889A KR1020170027774A KR20170027774A KR20180028889A KR 20180028889 A KR20180028889 A KR 20180028889A KR 1020170027774 A KR1020170027774 A KR 1020170027774A KR 20170027774 A KR20170027774 A KR 20170027774A KR 20180028889 A KR20180028889 A KR 20180028889A
Authority
KR
South Korea
Prior art keywords
data
selection signal
data lines
switching circuit
display panel
Prior art date
Application number
KR1020170027774A
Other languages
Korean (ko)
Inventor
김지활
공기호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US15/685,468 priority Critical patent/US20180075817A1/en
Publication of KR20180028889A publication Critical patent/KR20180028889A/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Abstract

A display drive IC (DDI) for driving a display panel is disclosed. The DDI is implemented as a single semiconductor chip that includes a driver circuit part and a switching circuit. The driving circuit part outputs image signals to be displayed on pixel groups connected to one gate line of the display panel to a plurality of channels. The switching circuit selectively connects each of the plurality of channels and the data lines of the pixel group according to a selection signal indicating the display order of the pixel groups during a horizontal time, and provides the image signals to the selected data lines. The display driving IC can operate with low power.

Description

디스플레이 패널을 구동하는 디스플레이 구동 집적 회로 {Display drive IC (DDI) of display panel}[0001] The present invention relates to a display drive IC (DDI)

본 발명은 반도체 장치에 관한 것으로서, 특히 디스플레이 패널의 데이터 라인들을 구동하는 디스플레이 구동 집적 회로 및 이를 포함하는 디스플레이 장치에 관한 것이다. The present invention relates to a semiconductor device, and more particularly to a display driving integrated circuit for driving data lines of a display panel and a display device including the same.

디스플레이 장치는 이미지를 표시하는 디스플레이 패널 및 디스플레이 패널을 구동하는 디스플레이 구동 집적 회로(Display Drive IC: DDI)를 포함한다. 디스플레이 장치는 저전력 소모를 요구하는 전자 장치들의 응용에 적합하게 저전력으로 동작하도록 요구된다.The display device includes a display panel for displaying an image and a display drive IC (DDI) for driving the display panel. Display devices are required to operate at low power to suit the application of electronic devices requiring low power consumption.

본 발명의 목적은 저전력으로 동작할 수 있는 디스플레이 구동 집적 회로 및 디스플레이 장치를 제공하는데 있다.It is an object of the present invention to provide a display driving integrated circuit and a display device which can operate at low power.

본 발명의 실시예들에 따르면, 단일 반도체 칩으로 구현되는 디스플레이 구동 집적 회로는, 하나의 수평 시간 동안 디스플레이 패널의 하나의 게이트 라인에 연결된 화소 그룹들에 디스플레이될 영상 신호들을 복수의 채널들로 출력하는 구동 회로부와, 화소 그룹들의 디스플레이 순서를 나타내는 선택 신호에 따라 복수의 채널들 각각과 해당 화소 그룹의 데이터 라인들을 선택적으로 연결시키고 영상 신호들을 선택된 데이터 라인들에 제공하는 스위칭 회로를 포함한다.According to embodiments of the present invention, a display driving integrated circuit implemented as a single semiconductor chip outputs video signals to be displayed on pixel groups connected to one gate line of a display panel during a single horizontal time period by a plurality of channels And a switching circuit for selectively connecting each of the plurality of channels and the data lines of the corresponding pixel group according to the selection signal indicating the display order of the pixel groups and for providing the video signals to the selected data lines.

본 발명의 실시예들에 따르면, 디스플레이 장치는, 복수의 화소들을 포함하는 디스플레이 패널, 디스플레이 패널에 디스플레이될 영상 데이터에 기초하여 하나의 수평 시간 동안 시분할적으로 구동되는 화소 그룹들의 구동 순서를 결정하고 구동 순서에 따라 선택 신호를 생성하는 타이밍 컨트롤러, 그리고 선택 신호에 따라 영상 데이터를 영상 신호로 변환하여 디스플레이 패널의 데이터 라인들로 제공하는 단일 반도체 칩의 디스플레이 구동 집적 회로를 포함한다. 디스플레이 구동 집적 회로는 영상 신호들을 복수의 채널들로 출력하는 구동 회로부와, 선택 신호에 따라 복수의 채널들 각각과 해당 화소 그룹의 데이터 라인들을 선택적으로 연결하는 스위칭 회로를 포함한다.According to embodiments of the present invention, a display apparatus includes a display panel including a plurality of pixels, a driving sequence of pixel groups that are time-divisionally driven for one horizontal time based on image data to be displayed on the display panel, A timing controller for generating a selection signal in accordance with the driving sequence, and a display driver integrated circuit of a single semiconductor chip for converting the image data into a video signal according to the selection signal and providing the video signal to the data lines of the display panel. The display driving integrated circuit includes a driving circuit for outputting the video signals to a plurality of channels and a switching circuit for selectively connecting each of the plurality of channels and the data lines of the corresponding pixel group according to the selection signal.

본 발명의 디스플레이 장치는 디스플레이 패널에 디스플레이될 영상 신호들을 출력하는 구동 회로부의 채널 앰프들과 디스플레이 패널의 데이터 라인들을 연결시키는 스위칭 회로를 디스플레이 구동 집적 회로(DDI) 내부에 배치시킴에 따라 로드 커패시터를 구동할 필요가 없으므로, DDI 및 디스플레이 장치의 소비 전력을 줄일 수 있다.The display device of the present invention has a switching circuit for connecting the channel amplifiers of the driving circuit portion for outputting the video signals to be displayed on the display panel and the data lines of the display panel to the display driving integrated circuit (DDI) The power consumption of the DDI and the display device can be reduced.

도 1은 본 발명의 일실시예에 따른 디스플레이 장치를 설명하는 블록도이다.
도 2는 도 1의 디스플레이 패널과 DDI의 일부를 설명하는 도면이다.
도 3은 도 2의 디스플레이 장치의 구동 파형을 설명하는 도면이다.
도 4는 도 2의 비교예로서, 스위칭부가 디스플레이 패널 일부에 배치되는 예를 보여주는 도면이다.
도 5는 본 발명의 다른 실시예에 따른 디스플레이 장치를 설명하는 도면이다.
도 6은 본 발명의 다른 실시예에 따른 디스플레이 장치를 설명하는 도면이다.
도 7은 도 6의 디스플레이 장치의 구동 파형을 설명하는 도면이다.
도 8은 본 발명의 실시예들에 따른 디스플레이 장치를 포함하는 디스플레이 모듈을 보여주는 도면이다.
도 9는 본 발명의 실시예들에 따른 디스플레이 장치가 적용된 터치 스크린 모듈을 보여주는 도면이다.
도 10은 본 발명의 실시예들에 따른 디스플레이 장치를 모바일 장치에 응용한 예를 나타내는 블록도이다.1 is a block diagram illustrating a display device according to an embodiment of the present invention.
Fig. 2 is a view for explaining a part of the display panel and the DDI of Fig. 1. Fig.
3 is a view for explaining a driving waveform of the display device of Fig.
Fig. 4 is a view showing an example in which the switching unit is disposed in a part of the display panel, as a comparative example of Fig. 2;
5 is a view for explaining a display device according to another embodiment of the present invention.
6 is a view for explaining a display device according to another embodiment of the present invention.
7 is a diagram for explaining a driving waveform of the display device of Fig.
8 is a view illustrating a display module including a display device according to embodiments of the present invention.
9 is a diagram illustrating a touch screen module to which a display device according to embodiments of the present invention is applied.
10 is a block diagram showing an example of application of a display device according to embodiments of the present invention to a mobile device.

이하, 첨부된 도면을 참조하여 다양한 실시예들에 따른 디스플레이 장치에 대해서 살펴본다. 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이하에서 기술하는 실시 예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.Hereinafter, a display device according to various embodiments will be described with reference to the accompanying drawings. It will be understood by those skilled in the art that the present invention may be embodied in other specific forms without departing from the spirit or essential characteristics thereof. Therefore, it should be understood that the embodiments described below are illustrative in all aspects and not restrictive.

도 1은 본 발명의 일실시예에 따른 디스플레이 장치를 설명하는 블록도이다.1 is a block diagram illustrating a display device according to an embodiment of the present invention.

도 1을 참조하면, 디스플레이 장치(100)는 디스플레이 패널(110), 디스플레이 드라이버 집적 회로(120), 이하 `DDI`라고 칭한다), 게이트 드라이버(130) 및 타이밍 컨트롤러(140)를 포함할 수 있다.1, a display device 100 may include a display panel 110, a display driver integrated circuit 120, a `DDI`, a gate driver 130, and a timing controller 140 .

예시적으로, 디스플레이 장치(100)는, 이미지 표시 기능이 포함된 전자 장치일 수 있다. 예를 들어, 전자 장치는 스마트 폰(smartphone), 태블릿 PC(tablet personal computer), 이동 전화기(mobile phone), 화상 전화기, 전자북 리더기(e-book reader), 데스크탑 PC(desktop personal computer), 랩탑 PC(laptop personal computer), 넷북 컴퓨터(netbook computer), PDA(personal digital assistant), PMP(portable multimedia player), MP3 플레이어, 모바일 의료기기, 카메라(camera), 또는 웨어러블 장치(wearable device)(예: 전자 안경과 같은 head-mounted-device(HMD), 전자 의복, 전자 팔찌, 전자 목걸이, 전자 앱세서리(appcessory), 전자 문신, 또는 스마트 와치(smart watch))중 적어도 하나를 포함할 수 있다. Illustratively, the display device 100 may be an electronic device including an image display function. For example, the electronic device may be a smartphone, a tablet personal computer, a mobile phone, a videophone, an e-book reader, a desktop personal computer, Such as a laptop personal computer (PC), a netbook computer, a personal digital assistant (PDA), a portable multimedia player (PMP), an MP3 player, a mobile medical device, a camera, or a wearable device Such as a head-mounted device (HMD) such as electronic glasses, an electronic garment, an electronic bracelet, an electronic necklace, an electronic app apparel, an electronic tattoo, or a smart watch.

실시예에 따라, 디스플레이 장치(100)는 이미지 표시 기능을 갖춘 스마트 가전 제품(smart home appliance)일 수 있다. 예를 들어, 스마트 가전 제품은 텔레비전, DVD(digital video disk) 플레이어, 오디오, 냉장고, 에어컨, 청소기, 오븐, 전자레인지, 세탁기, 공기 청정기, 셋톱 박스(set-top box), TV 박스(예를 들면, 삼성 HomeSyncTM, 애플 TVTM, 또는 구글 TVTM), 게임 콘솔(game consoles), 전자 사전, 전자 키, 캠코더(camcorder), 또는 전자 액자 중 적어도 하나를 포함할 수 있다.According to an embodiment, the display device 100 may be a smart home appliance with an image display function. For example, smart home appliances can be used in a variety of applications, including television, digital video disk (DVD) player, audio, refrigerator, air conditioner, vacuum cleaner, oven, microwave oven, washing machine, air purifier, set- (E.g., Samsung HomeSync ™, Apple TV ™, or Google TV ™), game consoles, electronic dictionaries, electronic keys, camcorders, or electronic frames.

다른 실시예에 따라, 디스플레이 장치(100)는 각종 의료기기(예: MRA(magnetic resonance angiography), MRI(magnetic resonance imaging), CT(computed tomography), 촬영기, 초음파기 등), 네비게이션(navigation) 장치, GPS 수신기(global positioning system receiver), EDR(event data recorder), FDR(flight data recorder), 자동차 인포테인먼트(infotainment) 장치, 선박용 전자 장비(예: 선박용 항법 장치 및 자이로 콤파스 등), 항공 전자기기(avionics), 보안 기기, 차량용 헤드 유닛, 산업용 또는 가정용 로봇, 금융 기관의 ATM(automatic teller's machine) 또는 상점의 POS(point of sales) 중 적어도 하나를 포함할 수 있다.According to another embodiment, the display device 100 may include various medical devices (e.g., magnetic resonance angiography (MRA), magnetic resonance imaging (MRI), computed tomography (CT), a camera, an ultrasonic device, A global positioning system receiver, an EDR (event data recorder), a flight data recorder (FDR), an automotive infotainment device, a marine electronic device (such as a marine navigation device and a gyrocompass), avionics ), A security device, a car head unit, an industrial or home robot, an ATM (automatic teller's machine) of a financial institution, or a point of sale (POS) of a store.

다른 실시예에 따라, 디스플레이 장치(100)는 이미지 표시 기능을 포함한 가구(furniture) 또는 건물/구조물의 일부, 전자 보드(electronic board), 전자 사인 입력장치(electronic signature receiving device), 프로젝터(projector), 또는 각종 계측기기(예: 수도, 전기, 가스, 또는 전파 계측 기기 등) 중 적어도 하나를 포함할 수 있다.According to another embodiment, the display device 100 may be a piece of furniture or a structure / structure including an image display function, an electronic board, an electronic signature receiving device, a projector, , Or various measuring instruments (e.g., water, electricity, gas, or radio wave measuring instruments, etc.).

본 발명의 다양한 실시예들에 따른 디스플레이 장치(100)를 포함하는 전자 장치는 상술한 다양한 장치들 중 하나 또는 그 이상의 조합일 수 있다. 또한, 디스플레이 장치(100)는 플렉서블 장치일 수 있다. 본 발명의 다양한 실시예들에 따른 디스플레이 장치는 상술한 기기들에 한정되지 않는다.An electronic device including the display device 100 according to various embodiments of the present invention may be one or more of the various devices described above. Further, the display device 100 may be a flexible device. The display device according to various embodiments of the present invention is not limited to the above-mentioned devices.

디스플레이 패널(110)은 매트릭스 형태로 배열되는 다수의 화소(PX)들을 포함한다. 디스플레이 패널(110)은 프레임 단위로 이미지를 디스플레이할 수 있다. 디스플레이 패널(110)은 LCD(liquid crystal display), LED(light emitting diode) 디스플레이, OLED(organic LED) 디스플레이, AMOLED(active-matrix OLED) 디스플레이, ECD(Electrochromic Display), DMD(Digital Mirror Device), AMD(Actuated Mirror Device), GLV(Grating Light Value), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 중 하나로 구현될 수 있고, 그 밖에 다른 종류의 평판 디스플레이 또는 플렉서블 디스플레이로 구현될 수 있다. 설명의 편의상, 본 발명의 디스플레이 패널(110)을 설명함에 있어서 OLED 패널을 예로 들어 설명하기로 한다. The display panel 110 includes a plurality of pixels PX arranged in a matrix form. The display panel 110 may display an image on a frame-by-frame basis. The display panel 110 may include at least one of a liquid crystal display (LCD), an LED (light emitting diode) display, an OLED display, an AMOLED (active matrix OLED) display, an ECD (Electrochromic Display), a DMD (LCD), an Actuated Mirror Device (AMD), a Grating Light Value (GLV), a Plasma Display Panel (PDP), an Electro Luminescent Display (ELD), or a Vacuum Fluorescent Display (VFD) Display. ≪ / RTI > For convenience of explanation, the display panel 110 of the present invention will be described by taking an OLED panel as an example.

디스플레이 패널(110)은 행방향으로 배열된 게이트 라인들(GL1~GLn), 열방향으로 배열된 데이터 라인들(DL1~DLm), 그리고 게이트 라인들(GL1~GLn) 및 데이터 라인들(DL1~DLm)의 교차 지점에 형성된 화소들(PX)을 포함한다. 디스플레이 패널(110)은 복수의 수평 라인을 포함하며, 하나의 수평 라인은 하나의 게이트 라인에 연결되는 화소(PX)들로 구성된다. 1 수평 시간(horizontal time: 1H 시간) 동안, 하나의 수평 라인의 화소(PX)들이 구동되며, 다음 1H 시간 동안, 다른 하나의 수평 라인의 화소(PX)들이 구동될 수 있다.The display panel 110 includes gate lines GL1 to GLn arranged in the row direction, data lines DL1 to DLm arranged in the column direction, gate lines GL1 to GLn and data lines DL1 to DLn, And pixels PX formed at the intersections of the pixels DLm and DLm. The display panel 110 includes a plurality of horizontal lines, and one horizontal line is composed of pixels PX connected to one gate line. The pixels PX of one horizontal line are driven for one horizontal time (1H time), and the pixels PX of the other horizontal line are driven for the next 1H time.

화소들(PX)은 발광 다이오드(Light Emitting Diode)와 발광 다이오드를 독립적으로 구동하는 다이오드 구동 회로를 포함할 수 있다. 다이오드 구동 회로는 하나의 게이트 라인과 하나의 데이터 라인에 연결되고, 발광 다이오드는 다이오드 구동 회로와 전원 전압(예컨대, 접지 전압) 사이에 연결될 수 있다.The pixels PX may include a diode driving circuit that independently drives the light emitting diode and the light emitting diode. The diode driving circuit is connected to one gate line and one data line, and the light emitting diode can be connected between the diode driving circuit and a power supply voltage (for example, a ground voltage).

다이오드 구동 회로는 게이트 라인(GL1~GLn)에 접속된 스위칭 소자, 예컨대 박막 트랜지스터(TFT; Thin Film Transister)를 포함할 수 있다. 게이트 라인(GL1~GLn)으로부터 게이트 온 신호가 인가되어 스위칭 소자(TFT)가 턴온되면, 다이오드 구동 회로는 다이오드 구동 회로에 연결된 데이터 라인(DL1~DLm)으로부터 수신되는 영상 신호(또는 화소 신호라고 함)를 발광 다이오드로 공급할 수 있다. 발광 다이오드는 영상 신호에 대응하는 광 신호를 출력할 수 있다.The diode driving circuit may include a switching element, for example, a thin film transistor (TFT) connected to the gate lines GL1 to GLn. When the gate-on signal is applied from the gate lines GL1 to GLn to turn on the switching element TFT, the diode driving circuit outputs a video signal (or pixel signal) received from the data lines DL1 to DLm connected to the diode driving circuit Can be supplied to the light emitting diode. The light emitting diode can output an optical signal corresponding to a video signal.

디스플레이 패널(110)에서, 적색(R), 녹색(G), 청색(B) 광을 출력하는 화소(PX)들(이하, 적색 화소, 녹색 화소 및 청색 화소라고 지칭하기로 한다)이 반복 배열될 수 있다.In the display panel 110, pixels PX (hereinafter referred to as red pixels, green pixels and blue pixels) for outputting red (R), green (G) and blue .

실시예에 따라, 디스플레이 패널(110)의 화소(PX)들이 R, G, B, G 또는 B, G, R, G 등의 순서로 반복 배열될 수도 있다. 이러한 화소(PX)들의 배열 구조는 펜타일(pentile) 구조라고 지칭될 수 있다. 펜타일 구조의 디스플레이 패널(110)은 화소(PX)들이 R, G, B, G 순서로 배열되는 오드(odd) 수평 라인들과 B, G, R, G 순서로 배열되는 이븐(even) 수평 라인들로 구성될 수 있다.The pixels PX of the display panel 110 may be repeatedly arranged in order of R, G, B, G, or B, G, R, G, The arrangement structure of such pixels PX may be referred to as a pentile structure. The display panel 110 of the pentagonal structure includes an odd horizontal lines arranged in the order of R, G, B and G and even horizontal lines arranged in the order of B, G, R, Lines. ≪ / RTI >

실시예에 따라, 디스플레이 패널(110)의 화소(PX)들이 R, G, B 또는 B, G, R 순서로 반복 배열될 수 있다. 이러한 화소(PX)들의 배열 구조는 RGB 스트라이프 구조라고 지칭될 수 있다.The pixels PX of the display panel 110 may be repeatedly arranged in the order of R, G, B, or B, G, and R according to an embodiment. The arrangement structure of such pixels PX may be referred to as an RGB stripe structure.

게이트 드라이버(120)는 게이트 제어 신호(CNTL1)에 응답하여 게이트 라인들(GL1~GLn)에 게이트 온 신호를 순차적으로 제공할 수 있다. 예를 들어, 게이트 제어 신호(CNTL1)는 게이트 온 신호의 출력 시작을 지시하는 게이트 스타트 펄스(GSP; Gate Start Pulse) 및 게이트 온 신호의 출력 시점을 제어하는 게이트 쉬프트 클럭(GSC; Gate Shift Clock) 등을 포함할 수 있다.The gate driver 120 may sequentially provide a gate-on signal to the gate lines GL1 to GLn in response to the gate control signal CNTL1. For example, the gate control signal CNTL1 includes a gate start pulse (GSP) for indicating the start of the output of the gate-on signal and a gate shift clock (GSC) for controlling the output time of the gate- And the like.

게이트 드라이버(120)는 게이트 스타트 펄스(GSP)가 인가되면, 게이트 쉬프트 클럭(GSC)에 응답하여 게이트 온 신호(예를 들어, 논리 하이의 게이트 전압)을 순차적으로 생성하고, 게이트 온 신호를 게이트 라인들(GL1~GLn)에 순차적으로 제공할 수 있다. 이때, 게이트 라인들(GL1~GLn)에 게이트 온 신호가 제공되지 않는 기간에는 게이트 오프 신호(예를 들어, 논리 로우의 게이트 전압)가 게이트 라인들(GL1~GLn)에 공급된다.The gate driver 120 sequentially generates a gate-on signal (for example, a gate voltage of a logic high) in response to the gate shift clock GSC when the gate-start pulse GSP is applied, To the lines GL1 to GLn sequentially. At this time, a gate off signal (for example, a gate voltage of a logic low) is supplied to the gate lines GL1 to GLn during a period in which no gate on signal is provided to the gate lines GL1 to GLn.

DDI(130)는 데이터 제어 신호(CNTL2) 및 선택 신호(CLS)에 응답하여, 디지털 영상 데이터(DATA)를 아날로그 영상 신호들로 변환하여 데이터 라인들(DL1~DLm)에 제공할 수 있다. DDI(130)는 1H 시간 동안, 하나의 수평 라인분의 영상 신호를 데이터 라인들(DL1~DLm)에 제공할 수 있다.The DDI 130 may convert the digital video data DATA into analog video signals and provide them to the data lines DL1 to DLm in response to the data control signal CNTL2 and the selection signal CLS. The DDI 130 may provide a video signal for one horizontal line to the data lines DL1 to DLm for an hour.

DDI(130)는 구동 회로부(132)와 스위칭 회로(134)를 포함하는 단일 반도체 칩(IC)으로 구현될 수 있다. 구동 회로부(132)는 데이터 제어 신호(CNTL2)에 응답하여 영상 데이터(DATA)를 영상 신호들로 변환할 수 있다. 구동 회로부(132)는 영상 데이터(DATA)에 대응하는 계조 전압으로 영상 신호들을 출력하고, 영상 신호들을 복수의 채널들(CH1~CHk)로 출력할 수 있다. 예를 들어, 데이터 제어 신호(CNTL2)는 소스 스타트 신호(SSP; Source Start Pulse), 소스 쉬프트 클럭(SSC; Source Shift Clock), 소스 출력 인에이블(SOE; Source Output Enable) 신호 등을 포함할 수 있다.The DDI 130 may be implemented as a single semiconductor chip (IC) including a driver circuit portion 132 and a switching circuit 134. [ The driving circuit unit 132 may convert the video data (DATA) into video signals in response to the data control signal CNTL2. The driving circuit 132 outputs video signals at a gray scale voltage corresponding to the video data DATA and outputs video signals to the plurality of channels CH1 to CHk. For example, the data control signal CNTL2 may include a Source Start Pulse (SSP), a Source Shift Clock (SSC), a Source Output Enable (SOE) signal, have.

스위칭 회로(134)는 선택 신호(CLS)에 응답하여 복수의 채널들(CH1~CHk) 각각을 2개의 데이터 라인들(DL1~DLm)에 연결할 수 있다. 예를 들어, 선택 신호(CLS)는 제1 선택 신호(CLA)와 제2 선택 신호(CLB)를 포함할 수 있다.The switching circuit 134 may connect each of the plurality of channels CH1 to CHk to the two data lines DL1 to DLm in response to the selection signal CLS. For example, the selection signal CLS may include a first selection signal CLA and a second selection signal CLB.

예시적으로, 스위칭 회로(134)는 제1 선택 신호(CLA)에 응답하여 채널들(CH1~CHk) 각각을 홀수열의 데이터 라인(DL1, DL3, … , DLm-1)에 연결시키고, 제2 선택 신호(CLB)에 응답하여 채널들(CH1~CHk) 각각을 짝수열의 데이터 라인(DL2, DL4, … , DLm)에 연결시킬 수 있다. 이에 따라, 디스플레이 패널(110)에서, 홀수열의 데이터 라인들(DL1, DL3, … , DLm-1)에 연결된 화소들이 선택되어 해당 채널(CH1~CHk)의 영상 신호가 디스플레이되고, 짝수열의 데이터 라인들(DL2, DL4, … , DLm)에 연결된 화소들이 선택되어 해당 채널(CH1~CHk)의 영상 신호가 디스플레이될 수 있다.Illustratively, the switching circuit 134 connects each of the channels CH1 to CHk to the odd-numbered column of data lines DL1, DL3, ..., DLm-1 in response to the first selection signal CLA, It is possible to connect each of the channels CH1 to CHk to the even-numbered data lines DL2, DL4, ..., DLm in response to the selection signal CLB. Accordingly, in the display panel 110, pixels connected to the odd-numbered data lines DL1, DL3, ..., DLm-1 are selected to display video signals of the corresponding channels CH1 to CHk, The pixels connected to the data lines DL2, DL4, ..., DLm are selected and the video signals of the channels CH1 to CHk can be displayed.

실시예에 따라, 스위칭 회로(134)는 제1 내지 제3 선택 신호들(CLA, CLB, CLC)에 응답하여 복수의 채널들(CH1~CHk) 각각을 3개의 데이터 라인들(DL1~DLm)에 연결할 수 있다.According to the embodiment, the switching circuit 134 outputs each of the plurality of channels CH1 to CHk to three data lines DL1 to DLm in response to the first to third selection signals CLA, CLB, and CLC. Lt; / RTI >

타이밍 콘트롤러(140)는 외부로부터 비디오 영상 데이터(RGB)를 수신하고, 비디오 영상 데이터(RGB)를 영상 처리하거나 또는 디스플레이 패널(110)의 구조에 맞도록 변환하여 영상 데이터(DATA)를 생성할 수 있다. 타이밍 콘트롤러(140)는 영상 데이터(DATA)를 DDI(130)에 전송할 수 있다.The timing controller 140 receives the video image data RGB from the outside and converts the video image data RGB to image processing or the structure of the display panel 110 to generate image data DATA have. The timing controller 140 can transmit the image data (DATA) to the DDI 130. [

타이밍 콘트롤러(140)는 외부의 호스트 장치로부터 다수의 제어 신호들을 수신할 수 있다. 제어 신호들에는 수평 동기 신호(Hsync), 수직 동기 신호(Vsync), 클럭 신호(DCLK) 및 데이터 인에이블 신호(DE)가 포함될 수 있다.The timing controller 140 may receive a plurality of control signals from an external host device. The control signals may include a horizontal synchronization signal Hsync, a vertical synchronization signal Vsync, a clock signal DCLK, and a data enable signal DE.

타이밍 콘트롤러(140)는 수신된 제어 신호들에 기초하여 게이트 드라이버(120)와 DDI(130)를 제어하기 위한 게이트 제어 신호(CNTL1), 데이터 제어 신호(CNTL2) 및 선택 신호(CLS)를 생성할 수 있다. 타이밍 콘트롤러(140)는 게이트 제어 신호(CNTL1), 데이터 제어 신호(CNTL2) 및 선택 신호(CLS)에 따라 게이트 드라이버(120)와 DDI(130)의 다양한 동작 타이밍을 제어할 수 있다.The timing controller 140 generates a gate control signal CNTL1, a data control signal CNTL2 and a selection signal CLS for controlling the gate driver 120 and the DDI 130 based on the received control signals . The timing controller 140 can control various operation timings of the gate driver 120 and the DDI 130 according to the gate control signal CNTL1, the data control signal CNTL2, and the selection signal CLS.

타이밍 콘트롤러(140)는 게이트 제어 신호(CNTL1)에 의해 게이트 드라이버(120)가 게이트 라인들(GL1~GLn)을 구동하도록 제어할 수 있다. 타이밍 콘트롤러(140)는 데이터 제어 신호(CNTL2)에 의해 DDI(130)가 디스플레이 패널(110)의 데이터 라인들(DL1~DLm)에 영상 신호를 디스플레이하도록 제어할 수 있다.The timing controller 140 can control the gate driver 120 to drive the gate lines GL1 to GLn by the gate control signal CNTL1. The timing controller 140 may control the DDI 130 to display the image signal on the data lines DL1 to DLm of the display panel 110 by the data control signal CNTL2.

도 2는 도 1의 디스플레이 패널과 DDI의 일부를 설명하는 도면이다.Fig. 2 is a view for explaining a part of the display panel and the DDI of Fig. 1. Fig.

도 2를 참조하면, 디스플레이 패널(110)은 복수의 데이터 라인들(DL1~DLm) 중에서 제1 내지 제4 데이터 라인들(DL1~DL4)을 보여준다. 제1 내지 제4 데이터 라인들(DL1~DL4)에는 복수의 화소들(PX11~PX14, PX21~PX24)이 연결된다. 제1 수평 라인의 화소들(PX11~PX14)는 제1 게이트 라인(GL1)에 연결되고, 제2 수평 라인의 화소들(PX21~PX24)은 제2 게이트 라인(GL2)에 연결된다. 제1 및 제2 게이트 라인들(GL1, GL2)은 게이트 드라이버(120, 도 1)에 의해 구동될 것이다.Referring to FIG. 2, the display panel 110 includes first to fourth data lines DL1 to DL4 among a plurality of data lines DL1 to DLm. A plurality of pixels PX11 to PX14 and PX21 to PX24 are connected to the first to fourth data lines DL1 to DL4. The pixels PX11 to PX14 of the first horizontal line are connected to the first gate line GL1 and the pixels PX21 to PX24 of the second horizontal line are connected to the second gate line GL2. The first and second gate lines GL1 and GL2 will be driven by the gate driver 120 (Fig. 1).

DDI(130)는 구동 회로부(132)와 스위칭 회로(134)를 포함한다. 구동 회로부(132)는 복수의 구동부들(210, 220)을 포함하고, 스위칭 회로(134)는 복수의 스위치들(SW11, SW12, SW21, SW22)을 포함한다.The DDI 130 includes a driving circuit portion 132 and a switching circuit 134. The driving circuit unit 132 includes a plurality of driving units 210 and 220 and the switching circuit 134 includes a plurality of switches SW11, SW12, SW21, and SW22.

본 실시예에서는 DDI(130)가 디스플레이 패널(110)의 제1 내지 제4 데이터 라인들(DL1~DL4)을 구동하는 동작을 구체적으로 설명한다. 이에 따라, 구동 회로부(132)에는 2개의 구동부들(210, 220)이 포함되고, 스위칭 회로(134)에는 4개의 스위치들(SW11, SW12, SW21, SW22)이 포함된다. 실시예에 따라, 구동부들(210, 220)과 스위치들(SW11, SW12, SW21, SW22)의 수는 디스플레이 패널(110)의 해상도 및/또는 데이터 라인들의 수에 따라 가변될 수 있다.In this embodiment, the operation of the DDI 130 driving the first to fourth data lines DL1 to DL4 of the display panel 110 will be described in detail. Accordingly, the driving circuit unit 132 includes two driving units 210 and 220, and the switching circuit 134 includes four switches SW11, SW12, SW21, and SW22. The number of drivers 210 and 220 and the number of switches SW11, SW12, SW21 and SW22 may vary depending on the resolution of the display panel 110 and / or the number of data lines.

구동부들(210, 220) 각각은 채널 앰프(10) 및 디코더(20)를 포함할 수 있다. 구동부들(210, 220)은 타이밍 콘트롤러(140)로부터 수신되는 영상 데이터(DATA1, DATA2)를 영상 신호로 변환하여 채널들(CH1, CH2)로 출력할 수 있다.Each of the driving units 210 and 220 may include a channel amplifier 10 and a decoder 20. The driving units 210 and 220 may convert the video data DATA1 and DATA2 received from the timing controller 140 into video signals and output the video signals to the channels CH1 and CH2.

제1 구동부(210)의 디코더(20)는 복수의 감마 전압들(VGM)과 제1 영상 데이터(DATA1)를 수신할 수 있다. 디코더(20)는 복수의 감마 전압들(VGM) 중 제1 영상 데이터(DATA1)에 대응하는 감마 전압을 선택하여 출력할 수 있다. 복수의 감마 전압들(VGM)은 예컨대, 제1 내지 제256 감마 전압(V0~V256)을 포함할 수 있다.The decoder 20 of the first driving unit 210 may receive the plurality of gamma voltages VGM and the first video data DATA1. The decoder 20 may select and output the gamma voltage corresponding to the first image data DATA1 among the plurality of gamma voltages VGM. The plurality of gamma voltages VGM may include, for example, first through 256th gamma voltages V0 through V256.

디스플레이 패널(110)에서 화소들(PX)의 계조는 영상 신호의 전압 레벨에 따라 선형적으로 변하게 되는 것이 아니라 비선형적으로 변한다. 이러한 감마 특성으로 인해 화질이 열화되는 것을 방지하기 위하여, 감마 특성을 반영한 복수의 감마 전압들(VGM)이 디코더(20)로 제공될 수 있다. 디코더(20)는 제1 영상 데이터(DATA1)에 대응하는 감마 전압을 선택하여 채널 앰프(10)로 제공한다.The gradation of the pixels PX in the display panel 110 does not change linearly according to the voltage level of the image signal but changes nonlinearly. In order to prevent the image quality from deteriorating due to such gamma characteristics, a plurality of gamma voltages (VGM) reflecting gamma characteristics may be provided to the decoder 20. The decoder 20 selects a gamma voltage corresponding to the first image data DATA1 and provides the selected gamma voltage to the channel amplifier 10. [

제1 구동부(210)의 채널 앰프(10)는 디코더(20)로부터 수신되는 제1 영상 데이터(DATA1)에 대응하는 감마 전압을 영상 신호로서 제1 채널(CH1)로 출력할 수 있다. 제1 채널(CH1)은 스위칭 회로(134)의 제1 및 제2 스위치들(SW11, SW12)을 통해 제1 및 제2 데이터 라인(DL1, DL2)과 선택적으로 연결될 수 있다.The channel amplifier 10 of the first driving unit 210 can output the gamma voltage corresponding to the first video data DATA1 received from the decoder 20 as the video signal on the first channel CH1. The first channel CH1 may be selectively connected to the first and second data lines DL1 and DL2 through the first and second switches SW11 and SW12 of the switching circuit 134. [

제2 구동부(220)는 제2 영상 데이터(DATA2)를 수신하고, 복수의 감마 전압들(VGM) 중 제2 영상 데이터(DATA2)에 대응하는 감마 전압을 선택하고, 선택된 감마 전압을 영상 신호로서 제2 채널(CH2)로 출력할 수 있다. 제2 채널(CH2)은 스위칭 회로(134)의 제3 및 제4 스위치들(SW21, SW22)을 통해 제3 및 제4 데이터 라인(DL3, DL4)과 선택적으로 연결될 수 있다.The second driver 220 receives the second image data DATA2 and selects a gamma voltage corresponding to the second image data DATA2 among the plurality of gamma voltages VGM and outputs the selected gamma voltage as a video signal And output to the second channel (CH2). The second channel CH2 may be selectively connected to the third and fourth data lines DL3 and DL4 through the third and fourth switches SW21 and SW22 of the switching circuit 134. [

스위칭 회로(134)의 제1 및 제2 스위치들(SW11, SW12) 각각은 제1 채널(CH1)과 제1 및 제2 데이터 라인들(DL1, DL2) 사이에 연결될 수 있다. 그리고, 스위칭 회로(134)의 제3 및 제4 스위치들(SW21, SW22) 각각은 제2 채널(CH2)과 제3 및 제4 데이터 라인들(DL3, DL4) 사이에 연결될 수 있다. 제1 내지 제4 스위치들(SW11, SW12, SW21, SW22)은 DDI(130) 내부에 MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 제조 공정으로 구현될 수 있다.Each of the first and second switches SW11 and SW12 of the switching circuit 134 may be connected between the first channel CH1 and the first and second data lines DL1 and DL2. Each of the third and fourth switches SW21 and SW22 of the switching circuit 134 may be connected between the second channel CH2 and the third and fourth data lines DL3 and DL4. The first to fourth switches SW11, SW12, SW21, and SW22 may be implemented in a MOSFET (Metal Oxide Semiconductor Field Effect Transistor) manufacturing process in the DDI 130.

제1 스위치(SW11)는 제1 선택 신호(CLA)에 응답하여 턴온되고, 제2 스위치(SW2)는 제2 선택 신호(CLB)에 응답하여 턴온된다. 제1 채널(CH1)에 연결된 제1 및 제2 스위치(SW11, SW12) 각각은 제1 및 제2 선택 신호들(CLA, CLB)에 응답하여 제1 구동부(210)의 채널 앰프(10)의 출력을 제1 및 제2 데이터 라인들(DL1, DL2) 중 하나에 제공할 수 있다. 제1 및 제2 스위치들(SW11, SW12)은 제1 채널(CH1)을 제1 또는 제2 데이터 라인(DL1, DL2)과 연결시키는 멀티플렉서로 동작할 수 있다.The first switch SW11 is turned on in response to the first selection signal CLA and the second switch SW2 is turned on in response to the second selection signal CLB. Each of the first and second switches SW11 and SW12 connected to the first channel CH1 is connected to the first and second switches SW11 and SW12 of the channel amplifier 10 of the first driver 210 in response to the first and second selection signals CLA and CLB. And may provide an output to one of the first and second data lines DL1 and DL2. The first and second switches SW11 and SW12 may operate as a multiplexer for connecting the first channel CH1 to the first or second data lines DL1 and DL2.

제3 스위치(SW21)는 제1 선택 신호(CLA)에 응답하여 턴온되고, 제4 스위치(SW22)는 제2 선택 신호(CLB)에 응답하여 턴온된다. 제2 채널(CH2)에 연결된 제3 및 제4 스위치(SW21, SW22) 각각은 제1 및 제2 선택 신호들(CLA, CLB)에 응답하여 제2 구동부(220)의 채널 앰프(10)의 출력을 제3 및 제4 데이터 라인들(DL3, DL4) 중 하나에 제공할 수 있다. 제3 및 제4 스위치들(SW21, SW22)은 제2 채널(CH2)을 제3 또는 제4 데이터 라인(DL3, DL4)과 연결시키는 멀티플렉서로 동작할 수 있다.The third switch SW21 is turned on in response to the first select signal CLA and the fourth switch SW22 is turned on in response to the second select signal CLB. Each of the third and fourth switches SW21 and SW22 connected to the second channel CH2 is connected to the channel amplifier 10 of the second driver 220 in response to the first and second selection signals CLA and CLB. And may provide an output to one of the third and fourth data lines DL3 and DL4. The third and fourth switches SW21 and SW22 may operate as a multiplexer for connecting the second channel CH2 to the third or fourth data lines DL3 and DL4.

제1 내지 제4 스위치들(SW11, SW12, SW21, SW22)은 제1 선택 신호(CLA) 및 제2 선택 신호(CLB)에 응답하여, 수평 시간 동안 서로 다른 시간에 턴온될 수 있다. 제 및 제2 선택 신호들(CLA, CLB)은, 도 3에 도시된 바와 같이, 매 수평 시간(H1, H2, H3, H4) 마다 교번적으로 생성될 수 있다.The first to fourth switches SW11, SW12, SW21 and SW22 may be turned on at different times during the horizontal time in response to the first selection signal CLA and the second selection signal CLB. The first and second selection signals CLA and CLB may be alternately generated for every horizontal time H1, H2, H3, and H4, as shown in FIG.

제1 내지 제4 스위치들(SW11, SW12, SW21, SW22)에 의해 제1 수평 라인의 제1 및 제2 화소(PX11, PX12)와 제3 및 제4 화소(PX13, PX14)에 시분할적으로 영상 신호가 제공될 수 있다. 예컨대, 제1 수평 시간(H1)에, PX11, PX13 화소들이 동시에 구동되고, PX12 및 PX14 화소들이 동시에 구동될 수 있다. 그리고, 제2 수평 시간(H2)에 PX21 및 PX23 화소들이 동시에 구동되고, PX22 및 PX24 화소들이 동시에 구동될 수 있다. The first and second pixels PX11 and PX12 of the first horizontal line and the third and fourth pixels PX13 and PX14 of the first horizontal line are divided by the first to fourth switches SW11, SW12, SW21 and SW22 in a time- A video signal may be provided. For example, in the first horizontal time H1, the PX11 and PX13 pixels can be driven simultaneously, and the PX12 and PX14 pixels can be simultaneously driven. Then, the PX21 and PX23 pixels are simultaneously driven in the second horizontal time H2, and the PX22 and PX24 pixels can be driven simultaneously.

디스플레이 패널(110)의 화소들(PX11~PX24) 중 제1 선택 신호(CLA)에 응답하는 제1 및 제3 스위치들(SW11, SW21)에 연결되는 화소들(PX11, PX13, PX21, PX23)을 제1 화소 그룹이라 칭하자. 제1 화소 그룹의 화소들(PX11, PX13, PX21, PX23)은 디스플레이 패널(110)의 오드 데이터 라인들(DL1, DL3)에 연결된다. The pixels PX11, PX13, PX21, and PX23 connected to the first and third switches SW11 and SW21 responsive to the first selection signal CLA among the pixels PX11 to PX24 of the display panel 110, Will be referred to as a first pixel group. The pixels PX11, PX13, PX21 and PX23 of the first pixel group are connected to the odd data lines DL1 and DL3 of the display panel 110. [

디스플레이 패널(110)의 화소들(PX11~PX24) 중 제2 선택 신호(CLB)에 응답하는 제2 및 제4 스위치들(SW12, SW22)에 연결되는 화소들(PX12, PX14, PX22, PX24)을 제2 화소 그룹이라 칭하자. 제2 화소 그룹의 화소들(PX12, PX14, PX22, PX24)은 디스플레이 패널(110)의 이븐 데이터 라인들(DL2, DL4)에 연결된다.The pixels PX12, PX14, PX22, and PX24 connected to the second and fourth switches SW12 and SW22 responding to the second selection signal CLB of the pixels PX11 to PX24 of the display panel 110, Will be referred to as a second pixel group. The pixels PX12, PX14, PX22 and PX24 of the second pixel group are connected to the even data lines DL2 and DL4 of the display panel 110, respectively.

디스플레이 패널(110)에서, 하나의 수평 시간에 동일한 화소 그룹에 포함되는 화소들이 동시에 구동될 수 있다. 제1 수평 시간(H1)에서, 오드 데이터 라인들(DL1, DL3)에 연결된 제1 화소 그룹의 화소들(PX11, PX13)이 동시에 구동되고, 이븐 데이터 라인들(DL2, DL4)에 연결된 제2 화소 그룹의 화소들(PX12, PX14)이 동시에 구동될 수 있다. 제2 수평 시간(H2)에서, 오드 데이터 라인들(DL1, DL3)에 연결된 제1 화소 그룹의 화소들(PX21, PX23)이 동시에 구동되고, 이븐 데이터 라인들(DL2, DL4)에 연결된 제2 화소 그룹의 화소들(PX22, PX24)이 동시에 구동될 수 있다. In the display panel 110, pixels included in the same pixel group in one horizontal time can be simultaneously driven. The pixels PX11 and PX13 of the first pixel group connected to the odd data lines DL1 and DL3 are simultaneously driven at the first horizontal time H1 and the pixels PX11 and PX13 of the second pixel group connected to the odd data lines DL2 and DL4 are simultaneously driven, The pixels PX12 and PX14 of the pixel group can be simultaneously driven. The pixels PX21 and PX23 of the first pixel group connected to the odd data lines DL1 and DL3 are simultaneously driven in the second horizontal time H2 and the pixels PX21 and PX23 connected to the even data lines DL2 and DL4 are simultaneously driven, The pixels PX22 and PX24 of the pixel group can be simultaneously driven.

본 실시예에서, 구동부(210, 220) 내 채널 앰프(10)는 2개의 데이터 라인들 즉, 오드 데이터 라인(DL1, DL3)과 이븐 데이터 라인(DL2, DL4)을 교대로 구동할 수 있다. 이는 채널 앰프(10)가 하나의 데이터 라인(DL1, DL2, DL3, DL4)에 대응적으로 배치되어 해당 데이터 라인(DL1, DL2, DL3, DL4)을 구동하는 것에 비하여, 채널 앰프들(10)의 수를 줄일 수 있다. 이에 따라, DDI(130)의 칩 면적을 줄일 수 있다. 또한, 스위칭 회로(134)의 스위치들(SW11, SW12, SW21, SW22)이 DDI(130) 내부에 배치됨으로써, DDI(130)의 소비 전력을 줄일 수 있다. 이는 도 4의 비교예를 참조하여 설명된다.The channel amplifier 10 in the driving units 210 and 220 can alternately drive the two data lines, that is, the odd data lines DL1 and DL3 and the even data lines DL2 and DL4. This is because the channel amplifiers 10 are arranged corresponding to one data line DL1, DL2, DL3 and DL4 to drive the corresponding data lines DL1, DL2, DL3 and DL4, Can be reduced. Accordingly, the chip area of the DDI 130 can be reduced. Further, the switches SW11, SW12, SW21, and SW22 of the switching circuit 134 are disposed in the DDI 130, so that the power consumption of the DDI 130 can be reduced. This will be described with reference to the comparative example of Fig.

도 4는 도 2의 비교예로서, 스위칭부가 디스플레이 패널 일부에 배치되는 예를 보여주는 도면이다.Fig. 4 is a view showing an example in which the switching unit is disposed in a part of the display panel, as a comparative example of Fig. 2;

도 4를 참조하면, 스위칭부(134)의 제1 및 제2 스위치들(SW11, SW12)은, 도 2와 비교하여, 디스플레이 스크린의 일부분인 디스플레이 패널(110) 상에 TFT로 구현될 수 있다. 채널 앰프(10)의 출력이 제1 채널(CH1)로 제공되고, 제1 채널(CH1)은 스위칭부(134)의 제1 및 제2 스위치들(SW11, SW12)과 연결될 수 있다. 제1 채널(CH1)과 제1 및 제2 스위치들(SW11, SW12) 사이에는 디스플레이 패널(110) 상의 배선에 따라 로드 저항(Rs)과 로드 커패시터(Cs)가 존재할 수 있다.Referring to FIG. 4, the first and second switches SW11 and SW12 of the switching unit 134 may be implemented as a TFT on the display panel 110, which is a part of the display screen, as compared with FIG. 2 . The output of the channel amplifier 10 is provided to the first channel CH1 and the first channel CH1 may be connected to the first and second switches SW11 and SW12 of the switching unit 134. [ A load resistance Rs and a load capacitor Cs may exist between the first channel CH1 and the first and second switches SW11 and SW12 according to the wiring on the display panel 110. [

제1 스위치(SW11)와 제2 스위치(SW12)를 구동하는 제1 선택 신호(CLA)와 제2 선택 신호(CLB)는 DDI(130)에서 제공될 수 있다. 제1 및 제2 선택 신호들(CLA, CLB) 각각은, 도 3에 도시된 바와 같이, 하나의 수평 시간을 주기로 하는 펄스로 제공될 수 있다. DDI(130)에서 제1 및 제2 선택 신호들(CLA, CLB)이 제공되면, 로드 커패시터(Cs)로 인한 수학식 1과 같은 동작 전류(I)가 발생할 수 있다.The first selection signal CLA and the second selection signal CLB for driving the first switch SW11 and the second switch SW12 may be provided in the DDI 130. [ Each of the first and second selection signals CLA and CLB may be provided as a pulse with one horizontal time period as shown in Fig. When the first and second selection signals CLA and CLB are provided in the DDI 130, an operation current I as expressed by Equation 1 due to the load capacitor Cs may be generated.

Figure pat00001
Figure pat00001

여기에서, V는 채널 앰프(10)의 출력 전압이고, f는 수평 시간의 주기를 나타낸다.Here, V is the output voltage of the channel amplifier 10, and f indicates the period of the horizontal time.

로드 커패시터(Cs)로 인한 동작 전류(I) 때문에, 채널 앰프(10)의 구동 전류가 증가되어 DDI(130)의 소비 전력이 증가될 수 있다. DDI(130)의 소비 전력을 줄이기 위하여, 도 2에서 설명된 바와 같이, 스위칭부 회로(134)의 스위치들(SW11, SW12)은 DDI(130) 내부에 배치된다.The driving current of the channel amplifier 10 is increased due to the operation current I due to the load capacitor Cs and the power consumption of the DDI 130 can be increased. In order to reduce the power consumption of the DDI 130, as shown in FIG. 2, the switches SW11 and SW12 of the switching unit circuit 134 are disposed in the DDI 130.

도 5는 본 발명의 다른 실시예에 따른 디스플레이 장치를 설명하는 도면이다. 도 5의 디스플레이 장치(500)는 디스플레이 패널(110)의 화소(PX)들이 R, G, B, G 또는 B, G, R, G 등의 순서로 반복 배열되는 펜타일(pentile) 구조를 보여준다. 펜타일 구조의 디스플레이 패널(110)에서, 오드 게이트 라인들에 연결된 화소들(PX)은 R, G, B, G 순서로 배열되고, 이븐 게이트 라인들에 연결된 화소들(PX)은 B, G, R, G 순서로 배열될 수 있다.5 is a view for explaining a display device according to another embodiment of the present invention. 5 shows a pentile structure in which pixels PX of the display panel 110 are repeatedly arranged in order of R, G, B, G or B, G, R, G, . Pixels PX connected to the odd gate lines are arranged in the order of R, G, B, G, and pixels PX connected to odd gate lines are arranged in the order of B, G , R, G, respectively.

도 5를 참조하면, 디스플레이 장치(500)는 도 2의 디스플레이 장치(100)와 비교하여, DDI(130)와 디스플레이 패널(110)에서 차이가 있고, 나머지 구성 요소들은 동일하다. 이하, 도 2와의 차이점을 중심으로 설명된다.Referring to FIG. 5, the display device 500 differs from the display device 100 of FIG. 2 in the DDI 130 and the display panel 110, and the remaining components are the same. Hereinafter, the difference from FIG. 2 will be mainly described.

DDI(130)는 구동 회로부(132)와 스위칭 회로(134)를 포함하는 단일 반도체 칩(IC)으로 구현될 수 있다. 구동 회로부(132)는 복수의 구동부들(510, 520)을 포함하고, 스위칭 회로(134)는 복수의 스위치들(SW11, SW12, SW21, SW22)을 포함한다.The DDI 130 may be implemented as a single semiconductor chip (IC) including a driver circuit portion 132 and a switching circuit 134. [ The driving circuit unit 132 includes a plurality of driving units 510 and 520 and the switching circuit 134 includes a plurality of switches SW11, SW12, SW21, and SW22.

구동부들(510, 520) 각각은 채널 앰프(10), 디코더(20), 멀티플렉서(30) 및 래치(40)를 포함할 수 있다. 래치(40)에는 구동부(510, 520)가 구동하는 화소들에 대응하는 복수의 화소 데이터가 라인 단위로 저장될 수 있다. 제1 구동부(510)는 제1 및 제2 데이터 라인(DL1, DL2)에 연결되는 화소들(PX11, PX12, PX21, PX22)을 구동하고, 제2 구동부(520)는 제3 및 제4 데이터 라인(DL3, DL4)에 연결되는 화소들(PX13, PX14, PX23, PX24)을 구동할 수 있다.Each of the drivers 510 and 520 may include a channel amplifier 10, a decoder 20, a multiplexer 30, and a latch 40. A plurality of pixel data corresponding to pixels driven by the driving units 510 and 520 may be stored in the latch 40 on a line-by-line basis. The first driver 510 drives the pixels PX11, PX12, PX21 and PX22 connected to the first and second data lines DL1 and DL2 and the second driver 520 drives the third and fourth data It is possible to drive the pixels PX13, PX14, PX23, and PX24 connected to the lines DL3 and DL4.

디스플레이 패널(110)의 오드 게이트 라인 (예, 제1 게이트 라인(GL1))이 구동될 때, 제1 구동부(510)의 래치(40)에는 적색(R) 데이터와 녹색(G1) 데이터가 저장될 수 있다. R 데이터 및 G1 데이터는 멀티플랙서(30)에 인가되고, 데이터 선택 신호(SEL)에 따라 선택되어 디코더(20)로 출력될 수 있다. 제2 구동부(520)의 래치(40)에는 청색(B) 데이터와 녹색(G2) 데이터가 저장될 수 있다. B 데이터 및 G2 데이터는 멀티플랙서(30)에 인가되고, 데이터 선택 신호(SEL)에 따라 선택되어 디코더(20)로 출력될 수 있다. 데이터 선택 신호(SEL)는 제1 및 제2 선택 신호들(CLA, CLB) 중 하나에 동기되어 활성화될 수 있다.(R) data and green (G1) data are stored in the latch 40 of the first driver 510 when the odd gate line (e.g., the first gate line GL1) of the display panel 110 is driven . The R data and G1 data are applied to the multiplexer 30 and can be selected according to the data selection signal SEL and output to the decoder 20. [ Blue (B) data and green (G2) data may be stored in the latch 40 of the second driver 520. [ The B data and the G2 data are applied to the multiplexer 30 and can be selected according to the data selection signal SEL and output to the decoder 20. [ The data selection signal SEL may be activated in synchronization with one of the first and second selection signals CLA and CLB.

제1 구동부(510)의 디코더(20)는 복수의 감마 전압(VGM1) 중 데이터 선택 신호(SEL)에 의해 선택된 R 데이터 또는 G1 데이터에 대응하는 감마 전압을 선택하여 출력할 수 있다. 디코더(20)는 R 데이터 또는 G1 데이터에 대응하는 감마 전압을 선택하여 채널 앰프(10)로 출력할 수 있다. 채널 앰프(10)는 디코더(20)로부터 수신되는 감마 전압을 영상 신호로서 출력할 수 있다. 채널 앰프(10)는 제1 채널(CH1)을 통해 영상 신호를 출력할 수 있다.The decoder 20 of the first driving unit 510 can select and output the gamma voltage corresponding to the R data or G1 data selected by the data selection signal SEL among the plurality of gamma voltages VGM1. The decoder 20 can select the gamma voltage corresponding to the R data or G1 data and output it to the channel amplifier 10. [ The channel amplifier 10 can output the gamma voltage received from the decoder 20 as a video signal. The channel amplifier 10 can output a video signal through the first channel CH1.

제2 구동부(520)의 디코더(20)는 복수의 감마 전압(VGM2) 중 데이터 선택 신호(SEL)에 의해 선택된 B 데이터 또는 G2 데이터에 대응하는 감마 전압을 선택하여 출력할 수 있다. 디코더(20)는 B 데이터 또는 G2 데이터에 대응하는 감마 전압을 선택하여 채널 앰프(10)로 출력할 수 있다. 채널 앰프(10)는 디코더(20)로부터 수신되는 감마 전압을 영상 신호로서 출력할 수 있다. 채널 앰프(10)는 제2 채널(CH2)을 통해 영상 신호를 출력할 수 있다.The decoder 20 of the second driving unit 520 can select and output the gamma voltage corresponding to the B data or G2 data selected by the data selection signal SEL among the plurality of gamma voltages VGM2. The decoder 20 can select the gamma voltage corresponding to the B data or the G2 data and output it to the channel amplifier 10. [ The channel amplifier 10 can output the gamma voltage received from the decoder 20 as a video signal. The channel amplifier 10 can output a video signal through the second channel CH2.

디스플레이 패널(110)의 오드 게이트 라인 구동 시, 스위칭 회로(134)의 제1 스위치(SW11)와 제3 스위치(SW21)가 제1 선택 신호(CLA)에 응답하여 턴온된다. 제1 구동부(510)의 멀티플렉서(30)는 데이터 선택 신호(SEL)에 응답하여 R 데이터를 디코더(20)로 출력하고, 채널 앰프(10)는 R 데이터에 대응하는 감마 전압을 출력할 수 있다. 또한, 제2 구동부(520)의 멀티플렉서(30)는 데이터 선택 신호(SEL)에 응답하여 B 데이터를 디코더(20)로 출력하고, 채널 앰프(10)는 B 데이터에 대응하는 감마 전압을 출력할 수 있다. 제1 및 제2 구동부(510, 520) 각각의 채널 앰프(10)에서 출력된 R 데이터와 B 데이터는 PX11, PX13 화소들에 영상 신호로 제공될 것이다.When the odd gate line of the display panel 110 is driven, the first switch SW11 and the third switch SW21 of the switching circuit 134 are turned on in response to the first selection signal CLA. The multiplexer 30 of the first driving unit 510 outputs the R data to the decoder 20 in response to the data selection signal SEL and the channel amplifier 10 can output the gamma voltage corresponding to the R data . The multiplexer 30 of the second driving unit 520 outputs the B data to the decoder 20 in response to the data selection signal SEL and the channel amplifier 10 outputs the gamma voltage corresponding to the B data . R data and B data output from the channel amplifier 10 of each of the first and second driving units 510 and 520 will be provided as video signals to the PX11 and PX13 pixels.

이 후, 스위칭 회로(134)의 제2 스위치(SW12)와 제4 스위치(SW22)가 제2 선택 신호(CLB)에 응답하여 턴온된다. 제1 구동부(510)의 멀티플렉서(30)는 데이터 선택 신호(SEL)에 응답하여 G1 데이터를 디코더(20)로 출력하고, 채널 앰프(10)는 G1 데이터에 대응하는 감마 전압을 출력할 수 있다. 또한, 제2 구동부(520)의 멀티플렉서(30)는 데이터 선택 신호(SEL)에 응답하여 G2 데이터를 디코더(20)로 출력하고, 채널 앰프(10)는 G2 데이터에 대응하는 감마 전압을 출력할 수 있다. 제1 및 제2 구동부(510, 520) 각각의 채널 앰프(10)에서 출력된 G1 데이터와 G2 데이터는 PX12, PX14 화소들에 영상 신호로 제공될 것이다.Thereafter, the second switch SW12 and the fourth switch SW22 of the switching circuit 134 are turned on in response to the second selection signal CLB. The multiplexer 30 of the first driving unit 510 outputs the G1 data to the decoder 20 in response to the data selection signal SEL and the channel amplifier 10 can output the gamma voltage corresponding to the G1 data . The multiplexer 30 of the second driving unit 520 outputs the G2 data to the decoder 20 in response to the data selection signal SEL and the channel amplifier 10 outputs the gamma voltage corresponding to the G2 data . The G1 data and the G2 data output from the channel amplifier 10 of each of the first and second driving units 510 and 520 will be provided as image signals to the pixels PX12 and PX14.

디스플레이 패널(110)의 이븐 게이트 라인 (예, 제2 게이트 라인(GL2))이 구동될 때, 제1 구동부(510)의 래치(40)에는 B 데이터와 G2 데이터가 저장될 수 있다. B 데이터 및 G2 데이터는 멀티플랙서(30)에 인가되고, 데이터 선택 신호(SEL)에 따라 선택되어 디코더(20)로 출력될 수 있다.B data and G2 data may be stored in the latch 40 of the first driver 510 when the even gate line (e.g., the second gate line GL2) of the display panel 110 is driven. The B data and the G2 data are applied to the multiplexer 30 and can be selected according to the data selection signal SEL and output to the decoder 20. [

제1 구동부(510)의 디코더(20)는 복수의 감마 전압(VGM1) 중 데이터 선택 신호(SEL)에 의해 선택된 B 데이터 또는 G2 데이터에 대응하는 감마 전압을 선택하여 출력할 수 있다. 디코더(20)는 B 데이터 또는 G2 데이터에 대응하는 감마 전압을 선택하여 채널 앰프(10)로 출력할 수 있다. 채널 앰프(10)는 디코더(20)로부터 수신되는 감마 전압을 영상 신호로서 제1 채널(CH1)로 출력할 수 있다.The decoder 20 of the first driving unit 510 may select and output the gamma voltage corresponding to the B data or G2 data selected by the data selection signal SEL among the plurality of gamma voltages VGM1. The decoder 20 can select the gamma voltage corresponding to the B data or the G2 data and output it to the channel amplifier 10. [ The channel amplifier 10 may output the gamma voltage received from the decoder 20 as a video signal on the first channel CH1.

제2 구동부(520)의 래치(40)에는 R 데이터와 G1 데이터가 저장될 수 있다. R 데이터 및 G1 데이터는 멀티플랙서(30)에 인가되고, 데이터 선택 신호(SEL)에 따라 선택되어 디코더(20)로 출력될 수 있다.R data and G1 data may be stored in the latch 40 of the second driving unit 520. [ The R data and G1 data are applied to the multiplexer 30 and can be selected according to the data selection signal SEL and output to the decoder 20. [

제2 구동부(520)의 디코더(20)는 복수의 감마 전압(VGM2) 중 데이터 선택 신호(SEL)에 의해 선택된 R 데이터 또는 G1 데이터에 대응하는 감마 전압을 선택하여 출력할 수 있다. 디코더(20)는 R 데이터 또는 G1 데이터에 대응하는 감마 전압을 선택하여 채널 앰프(10)로 출력할 수 있다. 채널 앰프(10)는 디코더(20)로부터 수신되는 감마 전압을 영상 신호로서 제2 채널(CH2)로 출력할 수 있다.The decoder 20 of the second driving unit 520 can select and output the gamma voltage corresponding to the R data or G1 data selected by the data selection signal SEL among the plurality of gamma voltages VGM2. The decoder 20 can select the gamma voltage corresponding to the R data or G1 data and output it to the channel amplifier 10. [ The channel amplifier 10 may output the gamma voltage received from the decoder 20 as a video signal in the second channel CH2.

디스플레이 패널(110)의 이븐 게이트 라인 구동 시, 스위칭 회로(134)의 제1 스위치(SW11)와 제3 스위치(SW21)가 제1 선택 신호(CLA)에 응답하여 턴온되고, 제1 구동부(510)의 멀티플렉서(30)는 데이터 선택 신호(SEL)에 응답하여 B 데이터를 디코더(20)로 출력하고, 채널 앰프(10)는 B 데이터에 대응하는 감마 전압을 출력할 수 있다. 또한, 제2 구동부(520)의 멀티플렉서(30)는 데이터 선택 신호(SEL)에 응답하여 R 데이터를 디코더(20)로 출력하고, 채널 앰프(10)는 R 데이터에 대응하는 감마 전압을 출력할 수 있다. 제1 및 제2 구동부(510, 520) 각각의 채널 앰프(10)에서 출력된 B 데이터와 R 데이터는 PX21, PX23 화소들에 영상 신호로 제공될 것이다.When the even gate line of the display panel 110 is driven, the first switch SW11 and the third switch SW21 of the switching circuit 134 are turned on in response to the first selection signal CLA, The multiplexer 30 outputs the B data to the decoder 20 in response to the data selection signal SEL and the channel amplifier 10 can output the gamma voltage corresponding to the B data. The multiplexer 30 of the second driving unit 520 outputs the R data to the decoder 20 in response to the data selection signal SEL and the channel amplifier 10 outputs the gamma voltage corresponding to the R data . B data and R data output from the channel amplifier 10 of each of the first and second driving units 510 and 520 will be provided as image signals to the PX21 and PX23 pixels.

이 후, 스위칭 회로(134)의 제2 스위치(SW12)와 제4 스위치(SW22)가 제2 선택 신호(CLB)에 응답하여 턴온되고, 제1 구동부(510)의 멀티플렉서(30)는 데이터 선택 신호(SEL)에 응답하여 G2 데이터를 디코더(20)로 출력하고, 채널 앰프(10)는 G2 데이터에 대응하는 감마 전압을 출력할 수 있다. 또한, 제2 구동부(520)의 멀티플렉서(30)는 데이터 선택 신호(SEL)에 응답하여 G1 데이터를 디코더(20)로 출력하고, 채널 앰프(10)는 G1 데이터에 대응하는 감마 전압을 출력할 수 있다. 제1 및 제2 구동부(510, 520) 각각의 채널 앰프(10)에서 출력된 G2 데이터와 G1 데이터는 PX22, PX24 화소들에 영상 신호로 제공될 것이다.Thereafter, the second switch SW12 and the fourth switch SW22 of the switching circuit 134 are turned on in response to the second selection signal CLB, and the multiplexer 30 of the first driving unit 510 selects the data The G2 data is output to the decoder 20 in response to the signal SEL, and the channel amplifier 10 can output the gamma voltage corresponding to the G2 data. The multiplexer 30 of the second driving unit 520 outputs the G1 data to the decoder 20 in response to the data selection signal SEL and the channel amplifier 10 outputs the gamma voltage corresponding to the G1 data . G2 data and G1 data output from the channel amplifier 10 of each of the first and second driving units 510 and 520 will be provided as video signals to the PX22 and PX24 pixels.

본 실시예에서는 펜타일 구조의 디스플레이 패널(110)을 구동하는 DDI(130) 내부에 스위칭 회로(134)의 스위치들(SW11. SW12, SW21, SW22)을 배치한다. 이에 따라, 디스플레이 장치(500)에는 도 4의 로드 저항(Rs)과 로드 커패시터(Cs)가 존재하지 않는다. DDI(130)는 로드 커패시터(Cs)로 인한 동작 전류가 발생하지 않기 때문에, DDI(130)의 소비 전력을 줄일 수 있다.In this embodiment, the switches SW11, SW12, SW21, and SW22 of the switching circuit 134 are disposed in the DDI 130 that drives the display panel 110 of a pental structure. Accordingly, the display device 500 does not have the load resistance Rs and the load capacitor Cs shown in FIG. Since the DDI 130 does not generate an operation current due to the load capacitor Cs, the power consumption of the DDI 130 can be reduced.

도 6은 본 발명의 다른 실시예에 따른 디스플레이 장치를 설명하는 도면이다. 도 6의 디스플레이 장치(600)는 디스플레이 패널(110)의 화소(PX)들이 R, G, B 순서로 반복 배열되는 RGB 스트라이프 구조를 보여준다. 실시예에 따라, 디스플레이 패널(110)의 화소(PX)들은 B, G, R 순서로 반복 배열될 수 있다.6 is a view for explaining a display device according to another embodiment of the present invention. The display device 600 of FIG. 6 shows an RGB stripe structure in which pixels PX of the display panel 110 are repeatedly arranged in the order of R, G, and B. According to an embodiment, the pixels PX of the display panel 110 may be repeatedly arranged in order of B, G, and R.

도 6을 참조하면, 디스플레이 장치(600)는 도 2의 디스플레이 장치(100)와 비교하여, DDI(130)와 디스플레이 패널(110)에서 차이가 있고, 나머지 구성 요소들은 동일하다. 이하, 도 2와의 차이점을 중심으로 설명된다.Referring to FIG. 6, the display device 600 differs from the display device 100 of FIG. 2 in the DDI 130 and the display panel 110, and the remaining components are the same. Hereinafter, the difference from FIG. 2 will be mainly described.

DDI(130)는 구동 회로부(132)와 스위칭 회로(134)를 포함하는 단일 반도체 칩(IC)으로 구현될 수 있다. 구동 회로부(132)는 복수의 구동부들(610, 620)을 포함하고, 스위칭 회로(134)는 복수의 스위치들(SW11, SW12, SW13, SW21, SW22, SW23)을 포함한다.The DDI 130 may be implemented as a single semiconductor chip (IC) including a driver circuit portion 132 and a switching circuit 134. [ The driving circuit unit 132 includes a plurality of driving units 610 and 620 and the switching circuit 134 includes a plurality of switches SW11, SW12, SW13, SW21, SW22, and SW23.

구동부들(610, 620) 각각은 채널 앰프(10), 디코더(20), 멀티플렉서(30) 및 래치(50)를 포함할 수 있다. 래치(50)에는 구동부(610, 620)가 구동하는 화소들에 대응하는 복수의 화소 데이터가 라인 단위로 저장될 수 있다. 제1 구동부(610)는 제1 내지 제3 데이터 라인(DL1-DL3)에 연결되는 화소들(PX11, PX12, PX13, PX21, PX22, PX23)을 구동할 수 있다. 제2 구동부(520)는 제4 내지 제6 데이터 라인(DL3, DL4)에 연결되는 화소들(PX14, PX15, PX16, PX24, PX25, PX26)을 구동할 수 있다.Each of the drivers 610 and 620 may include a channel amplifier 10, a decoder 20, a multiplexer 30, and a latch 50. A plurality of pixel data corresponding to pixels driven by the driving units 610 and 620 may be stored in the latch 50 on a line-by-line basis. The first driver 610 may drive the pixels PX11, PX12, PX13, PX21, PX22, and PX23 connected to the first to third data lines DL1 to DL3. The second driver 520 may drive the pixels PX14, PX15, PX16, PX24, PX25, PX26 connected to the fourth to sixth data lines DL3, DL4.

디스플레이 패널(110)의 게이트 라인 (예, 제1 게이트 라인(GL1))이 구동될 때, 제1 및 제2 구동부(610, 620)의 래치(50)에는 적색(R) 데이터, 녹색(G) 데이터 및 청색(B) 데이터가 저장될 수 있다. R 데이터, G 데이터 및 B 데이터는 멀티플랙서(30)에 인가되고, 데이터 선택 신호(SEL)에 따라 선택되어 디코더(20)로 출력될 수 있다. 데이터 선택 신호(SEL)는 제1 내지 제3 선택 신호들(CLA, CLB, CLC) 중 하나에 동기되어 활성화될 수 있다. 제1 내지 제3 선택 신호들(CLA, CLB, CLC) 각각은 하나의 수평 시간을 주기로 하는 펄스로 제공될 수 있다.The red (R) data, the green (G) data, and the green (G) data are applied to the latches 50 of the first and second driving units 610 and 620 when the gate line (e.g., the first gate line GL1) ) Data and blue (B) data can be stored. The R data, the G data and the B data are applied to the multiplexer 30 and can be selected according to the data selection signal SEL and output to the decoder 20. [ The data selection signal SEL may be activated in synchronization with one of the first to third selection signals CLA, CLB, and CLC. Each of the first to third selection signals CLA, CLB, and CLC may be provided as a pulse with one horizontal period as a period.

제1 구동부(610)의 디코더(20)는 복수의 감마 전압(VGM1) 중 데이터 선택 신호(SEL)에 의해 선택된 R 데이터, G 데이터 또는 B 데이터에 대응하는 감마 전압을 선택하여 출력할 수 있다. 디코더(20)는 제1 선택 신호(CLA)에 동기되는 데이터 선택 신호(SEL)에 의해 R 데이터에 대응하는 감마 전압을 선택하여 채널 앰프(10)로 출력할 수 있다. 디코더(20)는 제2 선택 신호(CLB)에 동기되는 데이터 선택 신호(SEL)에 의해 G 데이터에 대응하는 감마 전압을 선택하여 채널 앰프(10)로 출력할 수 있다. 디코더(20)는 제3 선택 신호(CLC)에 동기되는 데이터 선택 신호(SEL)에 의해 B 데이터에 대응하는 감마 전압을 선택하여 채널 앰프(10)로 출력할 수 있다. The decoder 20 of the first driving unit 610 can select and output the gamma voltage corresponding to the R data, G data, or B data selected by the data selection signal SEL among the plurality of gamma voltages VGM1. The decoder 20 can select the gamma voltage corresponding to the R data by the data selection signal SEL synchronized with the first selection signal CLA and output it to the channel amplifier 10. [ The decoder 20 can select the gamma voltage corresponding to the G data by the data selection signal SEL synchronized with the second selection signal CLB and output it to the channel amplifier 10. [ The decoder 20 can select the gamma voltage corresponding to the B data by the data selection signal SEL synchronized with the third selection signal CLC and output it to the channel amplifier 10. [

제1 구동부(610)의 채널 앰프(10)는 디코더(20)로부터 수신되는 감마 전압을 영상 신호로서 출력할 수 있다. 채널 앰프(10)는 제1 채널(CH1)을 통해 영상 신호를 출력할 수 있다. 제1 채널(CH1)은 스위칭 회로(134)의 제1 내지 제3 스위치들(SW11, SW12, SW13)을 통해 제1 내지 제3 데이터 라인(DL1, DL2, DL3)과 선택적으로 연결될 수 있다.The channel amplifier 10 of the first driving unit 610 can output the gamma voltage received from the decoder 20 as a video signal. The channel amplifier 10 can output a video signal through the first channel CH1. The first channel CH1 may be selectively connected to the first through third data lines DL1, DL2, and DL3 through the first through third switches SW11, SW12, and SW13 of the switching circuit 134.

제2 구동부(620)의 디코더(20)는 복수의 감마 전압(VGM2) 중 데이터 선택 신호(SEL)에 의해 선택된 R 데이터, G 데이터 또는 B 데이터에 대응하는 감마 전압을 채널 앰프(10)로 출력할 수 있다. 채널 앰프(10)는 디코더(20)로부터 수신되는 감마 전압을 영상 신호로서 제2 채널(CH2)을 통해 영상 신호를 출력할 수 있다. 제2 채널(CH2)은 스위칭 회로(134)의 제4 내지 제6 스위치들(SW21, SW22, SW23)을 통해 제4 내지 제6 데이터 라인(DL4, DL5, DL6)과 선택적으로 연결될 수 있다.The decoder 20 of the second driving unit 620 outputs the gamma voltage corresponding to the R data, G data or B data selected by the data selection signal SEL among the plurality of gamma voltages VGM2 to the channel amplifier 10 can do. The channel amplifier 10 may output a video signal through the second channel CH2 as a video signal, which is a gamma voltage received from the decoder 20. [ The second channel CH2 may be selectively connected to the fourth through sixth data lines DL4, DL5, and DL6 through the fourth through sixth switches SW21, SW22, and SW23 of the switching circuit 134.

스위칭 회로(134)의 제1 내지 제3 스위치들(SW11, SW12, SW13) 각각은 제1 채널(CH1)과 제1 내지 제3 데이터 라인들(DL1, DL2, DL3) 사이에 각각 연결될 수 있다. 그리고, 제4 내지 제6 스위치들(SW21, SW22, SW23) 각각은 제2 채널(CH2)과 제4 내지 제6 데이터 라인들(DL4, DL5, DL6) 사이에 각각 연결될 수 있다.Each of the first to third switches SW11, SW12 and SW13 of the switching circuit 134 may be connected between the first channel CH1 and the first to third data lines DL1, DL2 and DL3, respectively . Each of the fourth to sixth switches SW21, SW22 and SW23 may be connected between the second channel CH2 and the fourth to sixth data lines DL4, DL5 and DL6, respectively.

제1 채널(CH1)에 연결된 제1 내지 제3 스위치(SW11, SW12, SW13) 각각은, 제1 내지 제3 선택 신호들(CLA, CLB, CLC)에 응답하여 제1 채널(CH1)을 제1 내지 제3 데이터 라인들(DL1, DL2, DL3) 중 하나와 연결시킬 수 있다. 제1 스위치(SW11)는 제1 선택 신호(CLA)에 응답하여 제1 채널(CH1)을 제1 데이터 라인(DL1)과 연결시키고, 제2 스위치(SW2)는 제2 선택 신호(CLB)에 응답하여 제1 채널(CH1)을 제2 데이터 라인(DL2)과 연결시키고, 제3 스위치(SW13)는 제3 선택 신호(CLC)에 응답하여 제1 채널(CH1)을 제3 데이터 라인(DL3)과 연결시킨다. 제1 내지 제3 스위치들(SW11, SW12, SW13)은 제1 채널(CH1)을 제1 내지 제3 데이터 라인(DL1, DL2, DL3)과 연결시키는 멀티플렉서로 동작할 수 있다.Each of the first to third switches SW11, SW12 and SW13 connected to the first channel CH1 is connected to the first channel CH1 in response to the first to third selection signals CLA, CLB and CLC. 1 to the third data lines DL1, DL2, and DL3. The first switch SW11 couples the first channel CH1 to the first data line DL1 in response to the first selection signal CLA and the second switch SW2 couples the first selection signal CLA to the second selection signal CLB The third switch SW13 connects the first channel CH1 to the third data line DL3 in response to the third selection signal CLC in response to the first selection signal CLC, ). The first to third switches SW11, SW12 and SW13 may operate as a multiplexer for connecting the first channel CH1 to the first to third data lines DL1, DL2 and DL3.

제2 채널(CH2)에 연결된 제4 내지 제6 스위치(SW21, SW22, SW23) 각각은 제1 내지 제3 선택 신호들(CLA, CLB, CLC)에 응답하여 제2 채널(CH2)을 제4 내지 제6 데이터 라인들(DL4, DL5, DL6) 중 하나와 연결시킬 수 있다. 제4 스위치(SW21)는 제1 선택 신호(CLA)에 응답하여 제2 채널(CH2)을 제4 데이터 라인(DL4)과 연결시키고, 제5 스위치(SW22)는 제2 선택 신호(CLB)에 응답하여 제2 채널(CH2)을 제5 데이터 라인(DL5)과 연결시키고, 제6 스위치(SW23)는 제3 선택 신호(CLC)에 응답하여 제2 채널(CH2)을 제6 데이터 라인(DL6)과 연결시킨다. 제4 내지 제6 스위치들(SW21, SW22, SW23)은 제2 채널(CH2)을 제4 내지 제6 데이터 라인(DL4, DL5, DL6)과 연결시키는 멀티플렉서로 동작할 수 있다.Each of the fourth to sixth switches SW21, SW22 and SW23 connected to the second channel CH2 is responsive to the first to third selection signals CLA, CLB and CLC to supply the second channel CH2 to the fourth To the sixth data lines DL4, DL5, and DL6. The fourth switch SW21 connects the second channel CH2 to the fourth data line DL4 in response to the first selection signal CLA and the fifth switch SW22 is connected to the second selection signal CLB in response to the first selection signal CLA. The sixth switch SW23 connects the second channel CH2 to the fifth data line DL5 in response to the third selection signal CLC in response to the third selection signal CLC, ). The fourth to sixth switches SW21, SW22 and SW23 may operate as a multiplexer for connecting the second channel CH2 to the fourth to sixth data lines DL4, DL5 and DL6.

제1 내지 제6스위치들(SW11, SW12, SW13, SW21, SW22, SW23)은 제1 내지 제3 선택 신호(CLA, CLB, CLC)에 응답하여, 수평 시간 동안 서로 다른 시간에 턴온될 수 있다. 제1 내지 제3 선택 신호들(CLA, CLB, CLC)은, 도 7에 도시된 바와 같이, 매 수평 시간(H1, H2, H3, H4) 마다 교번적으로 생성될 수 있다. 이에 따라, 제1 수평 라인의 제1 및 제4 화소(PX11, PX14), 제2 및 제5 화소(PX12, PX15) 그리고 제3 및 제6 화소(PX13, PX16)에 시분할적으로 영상 신호가 제공될 수 있다.The first to sixth switches SW11 to SW23 may be turned on at different times during the horizontal time in response to the first to third selection signals CLA, CLB, and CLC . The first to third selection signals CLA, CLB, and CLC may be alternately generated for every horizontal time H1, H2, H3, and H4, as shown in FIG. Accordingly, a video signal is supplied to the first and fourth pixels PX11 and PX14, the second and fifth pixels PX12 and PX15, and the third and sixth pixels PX13 and PX16 of the first horizontal line in a time- Can be provided.

제1 수평 시간(H1) 동안, 제1 선택 신호(CLA)에 의해 PX11, PX14 화소들이 R 데이터에 대응하는 영상 신호로 동시에 구동되고, 제2 선택 신호(CLB)에 의해 PX12 및 PX15 화소들이 G 데이터에 대응하는 영상 신호로 동시에 구동되고, 제3 선택 신호(CLC)에 의해 PX13 및 PX16 화소들이 B 데이터에 대응하는 영상 신호로 동시에 구동될 수 있다.The pixels PX11 and PX14 are driven simultaneously with the video signal corresponding to the R data by the first selection signal CLA during the first horizontal time H1 and the pixels PX12 and PX15 are driven by the second selection signal CLB by the G And the pixels PX13 and PX16 can be driven simultaneously with the video signal corresponding to the B data by the third selection signal CLC.

제2 수평 시간(H2) 동안, 제1 선택 신호(CLA)에 의해 PX21, PX24 화소들이 R 데이터에 대응하는 영상 신호로 동시에 구동되고, 제2 선택 신호(CLB)에 의해 PX22 및 PX25 화소들이 G 데이터에 대응하는 영상 신호로 동시에 구동되고, 제3 선택 신호(CLC)에 의해 PX23 및 PX26 화소들이 B 데이터에 대응하는 영상 신호로 동시에 구동될 수 있다.PX21 and PX24 pixels are simultaneously driven to the video signal corresponding to the R data by the first selection signal CLA during the second horizontal time H2 and the PX22 and PX25 pixels are driven by the second selection signal CLB to the G And the PX23 and PX26 pixels can be driven simultaneously with the video signal corresponding to the B data by the third selection signal CLC.

본 실시예에서, 구동부(610, 620) 내 채널 앰프(10)는 3개의 데이터 라인들(DL1-DL3, DL4-DL6)을 교대로 구동할 수 있다. 이에 따라, 채널 앰프(10)의 수를 줄임으로써, DDI(130)의 칩 면적을 줄일 수 있다. 또한, 스위칭 회로(134)의 스위치들(SW11, SW12, SW13, SW21, SW22, SW23)이 DDI(130) 내부에 배치됨으로써, DDI(130)의 소비 전력을 줄일 수 있다.In this embodiment, the channel amplifiers 10 in the drivers 610 and 620 can alternately drive the three data lines DL1-DL3 and DL4-DL6. Accordingly, by reducing the number of channel amplifiers 10, the chip area of the DDI 130 can be reduced. Further, the switches SW11, SW12, SW13, SW21, SW22, SW23 of the switching circuit 134 are disposed inside the DDI 130, so that the power consumption of the DDI 130 can be reduced.

도 8은 본 발명의 실시예들에 따른 디스플레이 장치를 포함하는 디스플레이 모듈을 보여주는 도면이다.8 is a view illustrating a display module including a display device according to embodiments of the present invention.

도 8을 참조하면, 디스플레이 모듈(800)에는 디스플레이 패널(810)과 DDI(830)가 포함될 수 있다. DDI(830)는 타이밍 콘트롤러(831), 데이터 구동 회로부(832) 및 스위칭 회로(834)가 포함된 단일 반도체 칩(IC)으로 구현될 수 있다. Referring to FIG. 8, the display module 800 may include a display panel 810 and a DDI 830. The DDI 830 may be implemented as a single semiconductor chip (IC) including a timing controller 831, a data driving circuit portion 832 and a switching circuit 834. [

DDI(830)는 디스플레이 패널(810)이 형성된 하부 기판(840) 상에 COG(Chip On Glass) 형태로 실장될 수 있다. DDI(830)에서 출력되는 신호들은 기판(840) 상에 패터닝된 배선을 통하여 디스플레이 패널(810)로 제공될 수 있다. DDI(830)에 내장된 스위칭 회로(834)는 도 1 내지 도 7에서 설명된 스위칭 회로(132)에 대응할 것이다. 스위칭 회로(834)는 디스플레이 패널(810)의 하나의 게이트 라인에 연결된 화소 그룹들에 디스플레이될 영상 신호들을 출력하는 복수의 채널들과 디스플레이 패널(810)의 데이터 라인들과 연결시킬 수 있다. 스위칭 회로부(834)는 화소 그룹들의 디스플레이 순서를 나타내는 선택 신호에 따라 복수의 채널들 각각과 해당 화소 그룹의 데이터 라인들을 선택적으로 연결시키고 영상 신호들을 선택된 데이터 라인들에 제공할 수 있다.The DDI 830 may be mounted on a lower substrate 840 having a display panel 810 in a COG (Chip On Glass) form. Signals output from the DDI 830 may be provided to the display panel 810 through the patterned wiring on the substrate 840. The switching circuit 834 incorporated in the DDI 830 will correspond to the switching circuit 132 described in Figs. The switching circuit 834 may couple the plurality of channels for outputting the video signals to be displayed on the pixel groups connected to one gate line of the display panel 810 and the data lines of the display panel 810. The switching circuit unit 834 may selectively connect each of the plurality of channels and the data lines of the corresponding pixel group according to the selection signal indicating the display order of the pixel groups, and may provide the video signals to the selected data lines.

디스플레이 모듈(800)은 스마트폰, 태블릿 PC, 스마트 와치 등 중, 소형 전자 기기에 탑재될 수 있다.The display module 800 may be mounted on a small or small electronic device such as a smart phone, a tablet PC, or a smart watch.

도 9는 본 발명의 실시예들에 따른 디스플레이 장치가 적용된 터치 스크린 모듈을 보여주는 도면이다.9 is a diagram illustrating a touch screen module to which a display device according to embodiments of the present invention is applied.

도 9를 참조하면, 터치 스크린 모듈(900)은 디스플레이 장치(910), 편광판(920), 터치 패널(930), 터치 컨트롤러(940) 및 윈도우 글라스(950)를 포함할 수 있다. 디스플레이 장치(910)는 디스플레이 패널(912), 기판(914) 및 DDI(916)를 포함할 수 있다. 디스플레이 장치(910)는 도 1 내지 도 7을 참조하여 설명한 디스플레이 장치(100, 500, 600)에 대응할 것이다.9, the touch screen module 900 may include a display device 910, a polarizer 920, a touch panel 930, a touch controller 940, and a window glass 950. Display device 910 may include a display panel 912, a substrate 914, and a DDI 916. The display device 910 will correspond to the display devices 100, 500 and 600 described with reference to Figs.

윈도우 글라스(950)는 아크릴이나 강화유리 등의 소재로 제작되어, 외부 충격이나 반복적인 터치에 의한 긁힘으로부터 터치 스크린 모듈(900)을 보호한다. 편광판(920)은 디스플레이 패널(912)의 광학적 특성을 좋게 하기 위하여 포함될 수 있다. 디스플레이 패널(912)은 기판(914) 상에 투명전극이 패터닝되어 형성될 수 있다. 디스플레이 패널(912)은 이미지 프레임을 디스플레이하기 위한 복수의 픽셀들을 포함할 수 있다.The window glass 950 is made of acrylic or tempered glass to protect the touch screen module 900 from external impact or scratches due to repetitive touches. The polarizing plate 920 may be included to improve the optical characteristics of the display panel 912. [ The display panel 912 may be formed by patterning a transparent electrode on a substrate 914. Display panel 912 may include a plurality of pixels for displaying image frames.

디스플레이 패널(912)은 액정 패널일 수 있다. 그러나 이에 제한되는 것은 아니고, 디스플레이 패널(912)은 다양한 종류의 디스플레이 소자들을 포함할 수 있다. 예컨대, 디스플레이 패널(912)은 OLED(Organic Light Emitting Diode), ECD(Electrochromic Display), DMD(Digital Mirror Device), AMD(Actuated Mirror Device), GLV(Grating Light Value), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), LED(Light Emitting Diode) 디스플레이, VFD(Vacuum Fluorescent Display) 중 하나 일 수 있다.The display panel 912 may be a liquid crystal panel. However, it is not limited thereto, and the display panel 912 may include various kinds of display elements. For example, the display panel 912 may be an OLED (Organic Light Emitting Diode), an ECD (Electrochromic Display), a DMD (Digital Mirror Device), an AMD (Actuated Mirror Device), a GLV (Grating Light Value), a PDP An ELD (Electro Luminescent Display), an LED (Light Emitting Diode) display, or a VFD (Vacuum Fluorescent Display).

DDI(916)는 디스플레이 패널(912)의 데이터 라인들을 구동하는 구동 회로부와 스위칭 회로가 포함된 단일 반도체 칩(IC)으로 구현될 수 있다. 스위칭 회로는 디스플레이 패널(912)의 하나의 게이트 라인에 연결된 화소 그룹들에 디스플레이될 영상 신호들을 출력하는 복수의 채널들과 디스플레이 패널(912)의 데이터 라인들과 연결시킬 수 있다. 스위칭 회로는 화소 그룹들의 디스플레이 순서를 나타내는 선택 신호에 따라 복수의 채널들 각각과 해당 화소 그룹의 데이터 라인들을 선택적으로 연결시키고 영상 신호들을 선택된 데이터 라인들에 제공할 수 있다. 실시예에 따라, DDI(916)에는 디스플레이 패널(912)의 게이트 라인들을 구동하는 게이트 드라이버가 포함될 수 있다.The DDI 916 may be implemented as a single semiconductor chip (IC) including a driving circuit for driving the data lines of the display panel 912 and a switching circuit. The switching circuit may connect the plurality of channels for outputting the video signals to be displayed on the pixel groups connected to one gate line of the display panel 912 and the data lines of the display panel 912. The switching circuit may selectively connect each of the plurality of channels and the data lines of the corresponding pixel group according to a selection signal indicating the display order of the pixel groups, and may provide the video signals to the selected data lines. According to an embodiment, the DDI 916 may include a gate driver for driving the gate lines of the display panel 912.

DDI(916)는 유리 소재의 기판(914) 상에 COG(Chip On Glass) 형태로 실장될 수 있다. 실시예에 따라, DDI(916)는 COF(Chip on Film), COB(chip on board) 등과 같이 다양한 형태로 실장될 수 있다. The DDI 916 may be mounted on a glass substrate 914 in the form of a chip on glass (COG). In accordance with an embodiment, the DDI 916 may be implemented in various forms, such as chip on film (COF), chip on board (COB), and the like.

터치 스크린 모듈(900)은 터치 패널(930) 및 터치 콘트롤러(940)를 더 포함할 수 있다. 터치 패널(930)은 유리기판이나 PET(Polyethylene Terephthlate) 필름 위에 ITO(Indium Tin Oxide)와 같은 투명 전극이 패터닝되어 형성될 수 있다. 실시예에 따라, 터치 패널(930)은 디스플레이 패널(912) 상에 형성될 수 있다. 터치 패널(930)의 픽셀은 디스플레이 패널(912)의 픽셀과 병합되어 형성될 수 있다.The touch screen module 900 may further include a touch panel 930 and a touch controller 940. The touch panel 930 may be formed by patterning a transparent electrode such as ITO (Indium Tin Oxide) on a glass substrate or a PET (polyethylene terephthalate) film. According to an embodiment, a touch panel 930 may be formed on the display panel 912. [ The pixels of the touch panel 930 may be formed by merging with the pixels of the display panel 912. [

터치 콘트롤러(940)는 터치 패널(930)상의 터치 발생을 감지하여 터치 좌표를 계산하여 호스트로 전달한다. 실시예에 따라, 터치 콘트롤러(940)는 DDI(916)와 하나의 반도체 칩에 집적될 수도 있다.The touch controller 940 senses the occurrence of a touch on the touch panel 930, calculates touch coordinates, and transmits the coordinates to the host. According to an embodiment, the touch controller 940 may be integrated with the DDI 916 in one semiconductor chip.

도 10은 본 발명의 실시예들에 따른 디스플레이 장치를 모바일 장치에 응용한 예를 나타내는 블록도이다. 모바일 장치는 모바일 폰 또는 스마트 폰일 수 있다.10 is a block diagram showing an example of application of a display device according to embodiments of the present invention to a mobile device. The mobile device may be a mobile phone or a smart phone.

도 10을 참조하면, 모바일 장치(1000)는 GSM (Global System for Mobile communication) 블록(1010), NFC (Near Field Communication) 송수신기(1020), 입출력 블록(1030), 어플리케이션 블록(1040), 메모리(1050), 그리고 디스플레이 장치(1060)를 포함한다. 도 10에서 모바일 장치(1000)의 구성 요소들/블록들은 예시적으로 도시되어 있다. 모바일 장치(1000)는 더 많은 또는 더 적은 구성 요소들/블록들을 포함할 수 있다. 또한, 본 실시예에서는 GSM 기술을 사용하는 것으로 도시되어 있지만, 모바일 장치(1000)는 CDMA (Code Division Multiple Access)와 같은 다른 기술들을 이용하여 구현될 수 있다. 도 10의 블록들은 집적 회로 형태로 구현될 것이다. 또는, 블록들 중 몇몇은 집적 회로 형태로 구현되는 반면에 다른 블록들은 별개의 형태로 구현될 것이다.10, the mobile device 1000 includes a Global System for Mobile communication (GSM) block 1010, a Near Field Communication (NFC) transceiver 1020, an input / output block 1030, an application block 1040, a memory 1050), and a display device 1060. In FIG. 10, the components / blocks of the mobile device 1000 are illustratively shown. Mobile device 1000 may include more or fewer components / blocks. Also, while the present embodiment is shown using GSM technology, the mobile device 1000 may be implemented using other technologies such as Code Division Multiple Access (CDMA). The blocks of FIG. 10 will be implemented in the form of an integrated circuit. Alternatively, some of the blocks may be implemented in an integrated circuit fashion while other blocks may be implemented in a separate form.

GSM 블록(1010)은 안테나(1011)에 연결되며, 알려진 방식으로 무선 전화기 동작을 제공하도록 동작할 수 있다. GSM 블록(1010)은 내부적으로 수신기 및 송신기를 포함하여 대응하는 수신 및 송신 동작들을 수행할 수 있다.The GSM block 1010 is coupled to the antenna 1011 and is operable to provide wireless telephone operation in a known manner. The GSM block 1010 may internally include a receiver and a transmitter to perform corresponding receive and transmit operations.

NFC 송수신기(1020)는 무선 통신을 위해 유도 결합(inductive coupling)을 이용하여 NFC 신호들을 송수신하도록 구성될 수 있다. NFC 송수신기(1020)는 NFC 신호들을 NFC 안테나 매칭 네트워크 시스템(1021)에 제공하고, NFC 안테나 매칭 네트워크 시스템(1021)은 유도 결합을 통해 NFC 신호들을 전송할 수 있다. NFC 안테나 매칭 네트워크 시스템(1021)은 다른 NFC 장치로부터 제공되는 NFC 신호들을 수신하고, 수신된 NFC 신호들을 NFC 송수신기(1020)로 제공할 수 있다.The NFC transceiver 1020 may be configured to transmit and receive NFC signals using inductive coupling for wireless communication. NFC transceiver 1020 provides NFC signals to NFC antenna matching network system 1021 and NFC antenna matching network system 1021 can transmit NFC signals through inductive coupling. The NFC antenna matching network system 1021 may receive NFC signals provided from other NFC devices and provide the received NFC signals to the NFC transceiver 1020. [

어플리케이션 블록(1040)은 하드웨어 회로들, 예를 들면, 하나 또는 그 보다 많은 프로세서들을 포함하고, 모바일 장치(1000)에 의해서 제공되는 다양한 사용자 어플리케이션들을 제공하도록 동작할 수 있다. 사용자 어플리케이션들은 음성 호출 동작들, 데이터 전송, 데이터 스왑 등을 포함할 수 있다. 어플리케이션 블락(1040)은 GSM 블록(1010) 및/또는 NFC 송수신기(1020)와 함께 동작하여 GSM 블록(1010) 및/또는 NFC 송수신기(1020)의 동작 특징들을 제공할 수 있다. 또는, 어플리케이션 블록(1040)은 모바일 포스(Point Of Sales: POS)를 위한 프로그램을 포함할 수 있다. 이러한 프로그램은 모바일 폰, 즉 스마트 폰을 이용한 신용카드 구매 및 결재 기능을 제공할 수 있다.The application block 1040 may comprise hardware circuits, e.g., one or more processors, and may be operable to provide various user applications provided by the mobile device 1000. User applications may include voice call operations, data transmission, data swapping, and the like. The application block 1040 may operate in conjunction with the GSM block 1010 and / or the NFC transceiver 1020 to provide operating characteristics of the GSM block 1010 and / or the NFC transceiver 1020. Alternatively, application block 1040 may include a program for Point Of Sale (POS). Such a program can provide a credit card purchase and payment function using a mobile phone, i.e., a smart phone.

디스플레이 장치(1060)는 어플리케이션 블록(1040)으로부터 수신된 디스플레이 신호들에 응답하여 영상을 디스플레이할 수 있다. 영상은 어플리케이션 블록(1040)에서 제공되거나 모바일 장치(1000)에 내장된 카메라에 의해서 생성될 수 있다. 디스플레이 장치(1060)는 픽셀 값들의 임시 저장을 위하여 내부적으로 프레임 버퍼를 포함하며, 관련된 제어 회로들과 함께 액정 디스플레이 스크린으로 구성될 수 있다.Display device 1060 may display an image in response to display signals received from application block 1040. The video may be provided by application block 1040 or by a camera embedded in mobile device 1000. Display device 1060 includes a frame buffer internally for temporal storage of pixel values and may be configured as a liquid crystal display screen with associated control circuits.

예를 들면, 디스플레이 장치(1060)는 도 1 내지 도 9에서 설명된 디스플레이 장치, 디스플레이 모듈 또는 터치 스크린 모듈(100, 500, 600, 800, 900)에 대응할 것이다. 디스플레이 장치(1060)는, 복수의 화소들을 포함하는 디스플레이 패널, 디스플레이 패널에 디스플레이될 영상 데이터에 기초하여 하나의 수평 시간 동안 시분할적으로 구동되는 화소 그룹들의 구동 순서를 결정하고 구동 순서에 따라 선택 신호를 생성하는 타이밍 컨트롤러, 그리고 선택 신호에 따라 영상 데이터를 영상 신호로 변환하여 디스플레이 패널의 데이터 라인들로 제공하는 단일 반도체 칩의 디스플레이 구동 집적 회로를 포함할 수 있다. 디스플레이 구동 집적 회로는 영상 신호들을 복수의 채널들로 출력하는 구동 회로부와, 선택 신호에 따라 복수의 채널들 각각과 해당 화소 그룹의 데이터 라인들을 선택적으로 연결하는 스위칭 회로를 포함할 수 있다.For example, the display device 1060 may correspond to the display device, display module or touch screen module 100, 500, 600, 800, 900 described in FIGS. The display device 1060 includes a display panel including a plurality of pixels, a driving sequence of pixel groups that are time-divisionally driven for one horizontal time based on image data to be displayed on the display panel, And a display driver integrated circuit of a single semiconductor chip that converts the image data into a video signal according to a selection signal and provides the video signal to the data lines of the display panel. The display driving integrated circuit may include a driving circuit for outputting the video signals to a plurality of channels and a switching circuit for selectively connecting each of the plurality of channels and the data lines of the corresponding pixel group according to the selection signal.

입출력 블록(1030)은 사용자에게 입력 기능을 제공하고, 어플리케이션 블록(1040)을 통해 수신될 출력들을 제공한다.The input / output block 1030 provides an input function to the user and provides outputs to be received via the application block 1040.

메모리(1050)는 어플리케이션 블록(1040)에 의해서 사용될 프로그램 (명령들) 및/또는 데이터를 저장하며, RAM, ROM, 플래시 메모리 등으로 구현될 수 있다. 따라서, 메모리(1050)는 휘발성뿐만 아니라 불휘발성 저장 소자들을 포함할 수 있다.Memory 1050 stores programs (instructions) and / or data to be used by application block 1040 and may be implemented as RAM, ROM, flash memory, and the like. Thus, the memory 1050 may include non-volatile storage elements as well as volatile.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.While the present invention has been described with reference to exemplary embodiments, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, is intended to cover various modifications and equivalent arrangements included within the spirit and scope of the appended claims. Accordingly, the true scope of the present invention should be determined by the technical idea of the appended claims.

Claims (10)

단일 반도체 칩으로 구현되는 디스플레이 구동 집적 회로에 있어서,
하나의 수평 시간 동안, 디스플레이 패널의 하나의 게이트 라인에 연결된 화소 그룹들에 디스플레이될 영상 신호들을 복수의 채널들로 출력하는 구동 회로부; 및
상기 화소 그룹들의 디스플레이 순서를 나타내는 선택 신호에 따라, 상기 복수의 채널들 각각과 해당 화소 그룹의 데이터 라인들을 선택적으로 연결시키고 상기 영상 신호들을 선택된 데이터 라인들에 제공하는 스위칭 회로를 포함하는 디스플레이 구동 집적 회로.A display driver integrated circuit implemented as a single semiconductor chip,
A driving circuit for outputting video signals to be displayed on pixel groups connected to one gate line of the display panel in a plurality of channels during one horizontal time; And
And a switching circuit for selectively connecting each of the plurality of channels and data lines of the corresponding pixel group according to a selection signal indicating a display order of the pixel groups and providing the video signals to selected data lines, Circuit. 제1항에 있어서, 상기 구동 회로부는
디지털 영상 데이터를 수신하고, 상기 디지털 영상 데이터에 대응하는 계조 전압으로 변환하여 상기 영상 신호들로 출력하는 것을 특징으로 하는 디스플레이 구동 집적 회로.The driving circuit according to claim 1,
And converts the digital image data into a gray scale voltage corresponding to the digital image data, and outputs the gray scale voltage as the video signals. 제1항에 있어서, 상기 스위칭 회로는
상기 복수의 채널들 각각과 상기 디스플레이 패널의 데이터 라인들 사이에 연결되는 모스 트랜지스터(MOSFET)로 구현된 스위치들을 포함하는 것을 특징으로 하는 디스플레이 구동 집적 회로.2. The switching circuit according to claim 1, wherein the switching circuit
And switches implemented with a MOS transistor connected between each of the plurality of channels and the data lines of the display panel. 제3항에 있어서, 상기 스위칭 회로는
제1 선택 신호에 응답하여 상기 영상 신호들을 제1 화소 그룹의 상기 데이터 라인들에 제공하는 제1 스위치; 및
제2 선택 신호에 응답하여 상기 영상 신호들을 제2 화소 그룹의 상기 데이터 라인들에 제공하는 제2 스위치를 포함하는 것을 특징으로 하는 디스플레이 구동 집적 회로.4. The switching circuit according to claim 3, wherein the switching circuit
A first switch for providing the video signals to the data lines of the first pixel group in response to a first selection signal; And
And a second switch for providing the video signals to the data lines of the second pixel group in response to a second selection signal. 제3항에 있어서, 상기 스위칭 회로는
제1 선택 신호에 응답하여 상기 영상 신호들을 제1 화소 그룹의 상기 데이터 라인들에 제공하는 제1 스위치;
제2 선택 신호에 응답하여 상기 영상 신호들을 제2 화소 그룹의 상기 데이터 라인들에 제공하는 제2 스위치; 및
제3 선택 신호에 응답하여 상기 영상 신호들을 제3 화소 그룹의 상기 데이터 라인들에 제공하는 제3 스위치를 포함하는 것을 특징으로 하는 디스플레이 구동 집적 회로.4. The switching circuit according to claim 3, wherein the switching circuit
A first switch for providing the video signals to the data lines of the first pixel group in response to a first selection signal;
A second switch for providing the video signals to the data lines of the second pixel group in response to a second selection signal; And
And a third switch for providing the video signals to the data lines of the third pixel group in response to a third selection signal. 복수의 화소들을 포함하는 디스플레이 패널;
상기 디스플레이 패널에 디스플레이될 영상 데이터에 기초하여 하나의 수평 시간 동안 시분할적으로 구동되는 화소 그룹들의 구동 순서를 결정하고, 상기 구동 순서에 따라 선택 신호를 생성하는 타이밍 컨트롤러; 및
상기 선택 신호에 따라, 상기 영상 데이터를 영상 신호로 변환하여 상기 디스플레이 패널의 데이터 라인들로 제공하는 단일 반도체 칩의 디스플레이 구동 집적 회로를 포함하고,
상기 디스플레이 구동 집적 회로는
상기 영상 신호들을 복수의 채널들로 출력하는 구동 회로부; 및
상기 선택 신호에 따라 상기 복수의 채널들 각각과 해당 화소 그룹의 데이터 라인들을 선택적으로 연결하는 스위칭 회로를 포함하는 디스플레이 장치.A display panel including a plurality of pixels;
A timing controller for determining a driving sequence of pixel groups that are time-divisionally driven for one horizontal time based on image data to be displayed on the display panel and generating a selection signal in accordance with the driving sequence; And
And a display driver integrated circuit of a single semiconductor chip for converting the video data into video signals and providing the video data to the data lines of the display panel according to the selection signal,
The display driving integrated circuit
A driving circuit for outputting the video signals as a plurality of channels; And
And a switching circuit for selectively connecting each of the plurality of channels and the data lines of the corresponding pixel group according to the selection signal. 제6항에 있어서, 상기 구동 회로부는
상기 영상 데이터에 대응하는 계조 전압으로 변환하여 상기 영상 신호들로 출력하는 것을 특징으로 하는 디스플레이 장치.The driving circuit according to claim 6,
And converts the gradation voltage into a gradation voltage corresponding to the image data, and outputs the gradation voltage as the image signals. 제6항에 있어서, 상기 스위칭 회로는
상기 복수의 채널들 각각과 상기 디스플레이 패널의 데이터 라인들 사이에 연결되는 모스 트랜지스터(MOSFET)로 구현된 스위치들을 포함하는 것을 특징으로 하는 디스플레이 장치.7. The switching circuit according to claim 6, wherein the switching circuit
And switches implemented with a MOS transistor connected between each of the plurality of channels and the data lines of the display panel. 제8항에 있어서, 상기 스위칭 회로는
제1 선택 신호에 응답하여 상기 영상 신호들을 제1 화소 그룹의 데이터 라인들에 제공하는 제1 스위치; 및
제2 선택 신호에 응답하여 상기 영상 신호들을 제2 화소 그룹의 데이터 라인들에 제공하는 제2 스위치를 포함하는 것을 특징으로 하는 디스플레이 장치.9. The switching circuit according to claim 8, wherein the switching circuit
A first switch for providing the video signals to data lines of a first pixel group in response to a first selection signal; And
And a second switch for providing the video signals to the data lines of the second pixel group in response to the second selection signal. 제8항에 있어서, 상기 스위칭 회로는
제1 선택 신호에 응답하여 상기 영상 신호들을 제1 화소 그룹의 데이터 라인들에 제공하는 제1 스위치;
제2 선택 신호에 응답하여 상기 영상 신호들을 제2 화소 그룹의 데이터 라인들에 제공하는 제2 스위치; 및
제3 선택 신호에 응답하여 상기 영상 신호들을 제3 화소 그룹의 데이터 라인들에 제공하는 제3 스위치를 포함하는 것을 특징으로 하는 디스플레이 장치.9. The switching circuit according to claim 8, wherein the switching circuit
A first switch for providing the video signals to data lines of a first pixel group in response to a first selection signal;
A second switch for providing the video signals to data lines of a second pixel group in response to a second selection signal; And
And a third switch for providing the video signals to the data lines of the third pixel group in response to the third selection signal.
KR1020170027774A 2016-09-09 2017-03-03 Display drive IC (DDI) of display panel KR20180028889A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/685,468 US20180075817A1 (en) 2016-09-09 2017-08-24 Display driver integrated circuit for driving display panel

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20160116581 2016-09-09
KR1020160116581 2016-09-09

Publications (1)

Publication Number Publication Date
KR20180028889A true KR20180028889A (en) 2018-03-19

Family

ID=61911095

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170027774A KR20180028889A (en) 2016-09-09 2017-03-03 Display drive IC (DDI) of display panel

Country Status (1)

Country Link
KR (1) KR20180028889A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200018753A (en) * 2018-08-10 2020-02-20 매그나칩 반도체 유한회사 Display driver device and display device including the same
US10957231B2 (en) 2018-09-04 2021-03-23 Lg Display Co., Ltd. Display apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200018753A (en) * 2018-08-10 2020-02-20 매그나칩 반도체 유한회사 Display driver device and display device including the same
US10957231B2 (en) 2018-09-04 2021-03-23 Lg Display Co., Ltd. Display apparatus

Similar Documents

Publication Publication Date Title
US20180075817A1 (en) Display driver integrated circuit for driving display panel
KR102512990B1 (en) Display driving circuit and display device comprising thereof
CN108022553B (en) Flexible display panel and flexible display apparatus including the same
US9997095B2 (en) Display driving circuit and display apparatus including the same
US10656743B2 (en) Display apparatus
CN106933405B (en) Touch driving signal generation and touch driving device, display device and driving method
CN106598320B (en) Display device having touch sensor and driving method thereof
KR101572378B1 (en) Display device having touch sensors
KR102138369B1 (en) Display drive circuit, display device and portable terminal comprising thereof
US9542030B2 (en) Display device with integrated touch screen having varied touch driving time and method of driving the same
US9947282B2 (en) Gate driver, display driver circuit, and display device including same
US20140160041A1 (en) Display device with integrated touch screen and method of driving the same
US20160109934A1 (en) Display driver circuit including high power/low power interfaces and display system
KR20180082692A (en) Display device and driving method thereof
KR102298488B1 (en) Display device having touch sensors and gate driving circuit thereof
KR102390982B1 (en) Display device, and driving device and method thereof
US11282426B2 (en) Display device having a switch unit for power switching operation and method of driving the same
TW201426455A (en) Display device with integrated touch screen and method of driving the same
KR102235497B1 (en) Display device
KR102649350B1 (en) Interpolation amplifier and source driver comprising thereof
KR20180028889A (en) Display drive IC (DDI) of display panel
CN104113320B (en) The equipment for output buffering with half amplitude of oscillation track to track structure
KR102034057B1 (en) Flat panel display
KR101749828B1 (en) Driving apparatus for pixel array having touch sensors
KR102391616B1 (en) Gate driver and touch screen integrated display device including the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application