KR20180020348A - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20180020348A
KR20180020348A KR1020160104285A KR20160104285A KR20180020348A KR 20180020348 A KR20180020348 A KR 20180020348A KR 1020160104285 A KR1020160104285 A KR 1020160104285A KR 20160104285 A KR20160104285 A KR 20160104285A KR 20180020348 A KR20180020348 A KR 20180020348A
Authority
KR
South Korea
Prior art keywords
dummy pattern
pad
layer
electrode
substrate
Prior art date
Application number
KR1020160104285A
Other languages
English (en)
Other versions
KR102650552B1 (ko
Inventor
임태우
권성규
박최상
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160104285A priority Critical patent/KR102650552B1/ko
Priority to US15/470,418 priority patent/US20180053787A1/en
Publication of KR20180020348A publication Critical patent/KR20180020348A/ko
Application granted granted Critical
Publication of KR102650552B1 publication Critical patent/KR102650552B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133377—Cells with plural compartments or having plurality of liquid crystal microcells partitioned by walls, e.g. one microcell per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1341—Filling or closing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

본 개시는 표시 장치 및 그 제조 방법에 관한 것으로, 본 발명의 일 실시예에 의한 표시 장치는 표시 영역 및 주변 영역을 포함하는 기판, 상기 기판의 표시 영역 위에 위치하는 박막 트랜지스터, 상기 박막 트랜지스터에 연결되어 있는 제1 전극, 상기 제1 전극 위에 위치하고, 상기 제1 전극과 미세 공간을 사이에 두고 이격되어 있는 지붕층, 상기 지붕층 위에 위치하는 덮개막, 상기 기판의 주변 영역 위에 위치하는 패드, 상기 패드와 중첩하고, 상기 패드와 연결되어 있는 패드 보조 부재, 및 상기 패드 보조 부재와 인접하고, 투명한 도전 물질로 이루어진 더미 패턴을 포함한다.

Description

표시 장치 및 그 제조 방법{DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}
본 개시는 표시 장치 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 들어 있는 액정층으로 이루어지며, 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
액정 표시 장치를 구성하는 두 장의 표시판은 박막 트랜지스터 표시판과 대향 표시판으로 이루어질 수 있다. 박막 트랜지스터 표시판에는 게이트 신호를 전송하는 게이트선과 데이터 신호를 전송하는 데이터선이 서로 교차하여 형성되고, 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터와 연결되어 있는 화소 전극 등이 형성될 수 있다. 대향 표시판에는 차광부재, 색필터, 공통 전극 등이 형성될 수 있다. 경우에 따라 차광 부재, 색필터, 공통 전극이 박막 트랜지스터 표시판에 형성될 수도 있다.
그러나, 종래의 액정 표시 장치에서는 두 장의 기판이 필수적으로 사용되고, 두 장의 기판 위에 각각의 구성 요소들을 형성함으로써, 표시 장치가 무겁고, 두꺼우며, 비용이 많이 들고, 공정 시간이 오래 걸리는 등의 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로, 하나의 기판을 이용하여 표시 장치를 제조함으로써, 무게, 두께, 비용 및 공정 시간을 줄일 수 있는 표시 장치 및 그 제조 방법을 제공하는데 그 목적이 있다.
이처럼 하나의 기판을 이용하여 표시 장치를 제조할 경우, 액정층을 밀봉하기 위한 덮개막이 형성될 수 있다. 패드부가 외부의 단자와 연결되도록 하기 위해서, 패드부가 덮개막에 의해 덮여 있지 않도록 형성해야 한다.
따라서, 기판 위에 전체적으로 덮개막을 형성한 후, 기판의 주변 영역에 위치하는 덮개막을 제거하는 공정을 진행할 수 있다. 이때, 덮개막의 일부가 제거되지 않고, 남아있을 수 있다. 기판의 주변 영역 위에 남아있는 덮개막은 이후 공정에서 이물질로 작용하여 신뢰성을 저하시키는 등의 문제점이 있다.
본 발명은 이러한 문제점을 해결하기 위한 것으로써, 기판의 주변 영역 위에 덮개막이 남아있지 않도록 하는 표시 장치 및 그 제조 방법을 제공하는데 그 목적이 있다.
상기와 같은 목적에 따른 본 발명의 일 실시예에 의한 표시 장치는 표시 영역 및 주변 영역을 포함하는 기판, 상기 기판의 표시 영역 위에 위치하는 박막 트랜지스터, 상기 박막 트랜지스터에 연결되어 있는 제1 전극, 상기 제1 전극 위에 위치하고, 상기 제1 전극과 미세 공간을 사이에 두고 이격되어 있는 지붕층, 상기 지붕층 위에 위치하는 덮개막, 상기 기판의 주변 영역 위에 위치하는 패드, 상기 패드와 중첩하고, 상기 패드와 연결되어 있는 패드 보조 부재, 및 상기 패드 보조 부재와 인접하고, 투명한 도전 물질로 이루어진 더미 패턴을 포함한다.
상기 더미 패턴은 상기 패드 보조 부재 및 상기 제1 전극과 동일한 층에 위치하고, 동일한 물질로 이루어질 수 있다.
상기 더미 패턴은 인듐-주석 산화물 또는 인듐-아연 산화물로 이루어질 수 있다.
상기 패드 및 상기 패드 보조 부재는 제1 방향을 따라 연장되어 있고, 상기 더미 패턴은 상기 제1 방향을 따라 상기 패드 보조 부재와 인접하는 제1 더미 패턴을 포함할 수 있다.
상기 더미 패턴의 폭은 20㎛ 이상일 수 있다.
상기 더미 패턴은 플로팅될 수 있다.
상기 더미 패턴은 평면 상에서 원형 또는 다각형으로 이루어질 수 있다.
상기 더미 패턴은 상기 제1 방향에 대해 수직인 제2 방향을 따라 상기 패드 보조 부재와 인접하는 제2 더미 패턴을 더 포함할 수 있다.
상기 기판의 주변 영역 위에 복수의 패드가 위치하고, 상기 제2 더미 패턴은 상기 복수의 패드 중 인접한 두 개의 패드 사이에 위치할 수 있다.
상기 패드 보조 부재와 상기 더미 패턴은 일체형으로 이루어질 수 있다.
본 발명의 일 실시예에 의한 표시 장치의 제조 방법은 표시 영역 및 주변 영역을 포함하는 기판의 표시 영역 위에 박막 트랜지스터를 형성하는 단계, 상기 기판의 주변 영역 위에 패드를 형성하는 단계, 상기 박막 트랜지스터와 연결되도록 제1 전극을 형성하는 단계, 상기 패드와 연결되도록 패드 보조 부재를 형성하는 단계, 상기 패드 보조 부재와 인접하도록 투명한 도전 물질로 더미 패턴을 형성하는 단계, 상기 제1 전극, 상기 패드 보조 부재 및 상기 더미 패턴 위에 희생층을 형성하는 단계, 상기 희생층 위에 절연층을 형성하는 단계, 상기 절연층 위에 지붕층을 형성하는 단계, 상기 희생층을 제거하여 상기 제1 전극과 상기 절연층 사이에 미세 공간을 형성하고, 상기 패드 보조 부재와 상기 절연층 사이 및 상기 더미 패턴과 상기 절연층 사이에 더미 미세 공간을 형성하는 단계, 상기 지붕층 위에 덮개막을 형성하는 단계, 및 상기 기판의 주변 영역 위에 위치하는 상기 덮개막 및 상기 절연막을 제거하는 단계를 포함한다.
본 발명의 일 실시예에 의한 표시 장치의 제조 방법은 상기 절연층을 패터닝하여 상기 더미 미세 공간의 적어도 일부를 노출시키는 주입구를 형성하는 단계를 더 포함하고, 상기 주입구는 상기 패드 보조 부재 및 상기 더미 패턴과 중첩할 수 있다.
상기 더미 패턴은 상기 패드 보조 부재 및 상기 제1 전극과 동일한 층에 위치하고, 동일한 물질로 이루어지고, 상기 더미 패턴은 인듐-주석 산화물 또는 인듐-아연 산화물로 이루어질 수 있다.
상기 패드 및 상기 패드 보조 부재는 제1 방향을 따라 연장되어 있고, 상기 더미 패턴은 상기 제1 방향을 따라 상기 패드 보조 부재와 인접하는 제1 더미 패턴을 포함할 수 있다.
상기 더미 패턴의 폭은 20㎛ 이상일 수 있다.
상기 더미 패턴은 플로팅될 수 있다.
상기 더미 패턴은 평면 상에서 원형 또는 다각형으로 이루어질 수 있다.
상기 더미 패턴은 상기 제1 방향에 대해 수직인 제2 방향을 따라 상기 패드 보조 부재와 인접하는 제2 더미 패턴을 더 포함할 수 있다.
상기 기판의 주변 영역 위에 복수의 패드가 위치하고, 상기 제2 더미 패턴은 상기 복수의 패드 중 인접한 두 개의 패드 사이에 위치할 수 있다.
상기 패드 보조 부재와 상기 더미 패턴은 일체형으로 이루어질 수 있다.
실시예들에 따르면, 기판의 주변 영역 위에 덮개막이 남지 않을 수 있다.
도 1은 일 실시예에 의한 표시 장치를 나타낸 평면도이다.
도 2는 일 실시예에 의한 표시 장치의 표시 영역에 위치하는 하나의 화소를 나타낸 평면도이다.
도 3은 도 2의 III-III선을 따라 나타낸 일 실시예에 의한 표시 장치의 단면도이다.
도 4는 도 2의 IV-IV선을 따라 나타낸 일 실시예에 의한 표시 장치의 단면도이다.
도 5는 일 실시예에 의한 표시 장치의 주변 영역을 나타낸 평면도이다.
도 6은 도 5의 VI-VI선을 따라 나타낸 일 실시예에 의한 표시 장치의 단면도이다.
도 7은 일 실시예에 의한 표시 장치의 주변 영역을 나타낸 평면도이다.
도 8은 일 실시예에 의한 표시 장치의 주변 영역을 나타낸 평면도이다.
도 9는 일 실시예에 의한 표시 장치의 주변 영역을 나타낸 평면도이다.
도 10 내지 도 25는 본 발명의 일 실시예에 의한 표시 장치의 제조 방법을 나타낸 공정 단면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
먼저, 도 1을 참조하여 일 실시예에 의한 표시 장치에 대해 설명하면 다음과 같다.
도 1은 일 실시예에 의한 표시 장치를 나타낸 평면도이다.
일 실시예에 의한 표시 장치는 유리 또는 플라스틱 등과 같은 재료로 만들어진 기판(110)을 포함한다.
기판(110)은 표시 영역(DA)과 주변 영역(PA)으로 나뉘어진다. 표시 영역(DA)은 기판(110)의 중심부에 위치하고, 주변 영역(PA)은 표시 영역(DA)의 가장자리를 둘러싸는 형태로 이루어진다. 표시 영역(DA)은 화상을 표시하는 영역이고, 주변 영역(PA)에는 표시 영역(DA)에서 화상이 표시될 수 있도록 구동 신호들을 전달하는 구동부가 위치하고 있다.
표시 영역(DA)에는 복수의 게이트선(G1…Gn)이 서로 나란한 방향으로 형성되어 있고, 복수의 데이터선(D1…Dm)이 서로 나란한 방향으로 형성되어 있다. 복수의 게이트선(G1…Gn)과 복수의 데이터선(D1…Dm)은 서로 절연되어 있으며, 교차하여 복수의 화소를 정의한다.
각 화소에는 박막 트랜지스터(Q), 액정 축전기(Clc), 및 유지 축전기(Cst)가 형성되어 있다. 박막 트랜지스터(Q)의 제어 단자는 복수의 게이트선(G1…Gn) 중 어느 하나에 연결되어 있고, 입력 단자는 복수의 데이터선(D1…Dm) 중 어느 하나에 연결되어 있으며, 출력 단자는 액정 축전기(Clc)의 일측 단자 및 유지 축전기(Cst)의 일측 단자에 연결되어 있다. 액정 축전기(Clc)의 타측 단자는 공통 전압을 인가 받고, 유지 축전기(Cst)의 타측 단자는 기준 전압을 인가 받을 수 있다.
게이트선(G1…Gn) 및 데이터선(D1…Dm)은 주변 영역(PA)에까지 연장되어 있다. 주변 영역(PA)에는 게이트선(G1…Gn)과 연결되어 있는 게이트 패드부(GP)가 위치하고, 데이터선(D1…Dm)과 연결되어 있는 데이터 패드부(DP)가 위치한다. 게이트 패드부(GP)는 외부의 단자와 연결될 수 있으며, 게이트 구동부로부터 게이트 신호를 인가 받아 게이트선(G1…Gn)으로 전달한다. 데이터 패드부(DP)는 외부의 단자와 연결될 수 있으며, 데이터 구동부로부터 데이터 신호를 인가 받아 데이터선(D1…Dm)으로 전달한다.
도 1에서 게이트 패드부(GP)는 표시 영역(DA)의 좌측 가장자리에 위치하는 것으로 도시되어 있으나, 본 발명은 이에 한정되지 않으며, 게이트 패드부(GP)의 위치는 다양하게 변경될 수 있다. 또한, 게이트 패드부(GP)가 표시 영역(DA)의 양측 가장자리에 위치할 수도 있다.
도 1에서 데이터 패드부(DP)는 표시 영역(DA)의 상측 가장자리에 위치하는 것으로 도시되어 있으나, 본 발명은 이에 한정되지 않으며, 데이터 패드부(DP)의 위치는 다양하게 변경될 수 있다. 또한, 데이터 패드부(DP)가 표시 영역(DA)의 양측 가장자리에 위치할 수도 있다.
이하에서 도 2 내지 도 4를 참조하여 일 실시예에 의한 표시 장치의 표시 영역에 위치하는 하나의 화소에 대해 설명한다.
도 2는 일 실시예에 의한 표시 장치의 표시 영역에 위치하는 하나의 화소를 나타낸 평면도이고, 도 3은 도 2의 III-III선을 따라 나타낸 일 실시예에 의한 표시 장치의 단면도이며, 도 4는 도 2의 IV-IV선을 따라 나타낸 일 실시예에 의한 표시 장치의 단면도이다.
도 2 내지 도 4를 참조하면, 기판(110) 위에 게이트선(121) 및 게이트선(121)으로부터 돌출되어 있는 게이트 전극(124)이 위치한다.
게이트선(121)은 대략 가로 방향으로 연장되어 있으며 게이트 신호를 전달한다. 게이트 전극(124)은 평면도 상에서 게이트선(121)의 상측으로 돌출되어 있다. 다만, 본 발명은 이에 한정되지 아니하며, 게이트 전극(124)의 돌출 형태는 다양하게 변형이 가능하다. 또한, 게이트 전극(124)은 게이트선(121)으로부터 돌출되지 않고, 게이트선(121) 상에 위치할 수 있다. 게이트선(121) 및 게이트 전극(124)은 표시 영역(DA)에 위치하고, 게이트선(121)은 주변 영역(PA)까지 연장되어 있다.
기판(110) 위에는 기준 전압선(131) 및 기준 전압선(131)으로부터 돌출되어 있는 유지 전극(135a, 135b)이 더 위치할 수 있다.
기준 전압선(131)은 게이트선(121)과 대략 나란한 방향으로 뻗어 있으며, 게이트선(121)과 이격되어 있다. 기준 전압선(131)에는 일정한 전압이 인가될 수 있다. 유지 전극(135a, 135b)은 기준 전압선(131)에 대해 실질적으로 수직으로 뻗은 한 쌍의 제1 유지 전극(135a) 및 한 쌍의 제1 유지 전극(135a)을 연결하는 제2 유지 전극(135b)을 포함한다. 기준 전압선(131) 및 유지 전극(135a, 135b)은 이후에 설명하게 되는 화소 전극(191)을 둘러싸는 형태를 가질 수 있다.
게이트선(121), 게이트 전극(124), 기준 전압선(131), 및 유지 전극(135a, 135b) 위에는 게이트 절연막(140)이 위치한다. 게이트 절연막(140)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등과 같은 무기 절연 물질로 이루어질 수 있다. 또한, 게이트 절연막(140)은 단일막 또는 다중막으로 이루어질 수 있다.
게이트 절연막(140) 위에는 반도체(154)가 위치한다. 반도체(154)는 게이트 전극(124) 위에 위치할 수 있다. 반도체(154)는 비정질 실리콘(amorphous silicon), 다결정 실리콘(polycrystalline silicon), 금속 산화물(metal oxide) 등으로 이루어질 수 있다.
반도체(154) 위에는 저항성 접촉 부재(도시하지 않음)가 더 위치할 수 있다. 저항성 접촉 부재는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어질 수 있다.
반도체(154) 및 게이트 절연막(140) 위에는 데이터선(171, data line), 소스 전극(173, source electrode) 및 드레인 전극(175, drain electrode)이 위치한다.
데이터선(171)은 데이터 신호를 전달하며 대략 세로 방향으로 뻗어 게이트선(121) 및 기준 전압선(131)과 교차한다. 소스 전극(173)은 데이터선(171)으로부터 게이트 전극(124) 위로 돌출되어 있어 있으며, U자형으로 구부러질 수 있다. 드레인 전극(175)은 넓은 한 쪽 끝 부분과 막대형인 다른 쪽 끝 부분을 포함한다. 드레인 전극(175)의 넓은 끝 부분은 화소 전극(191)과 중첩하고 있다. 드레인 전극(175)의 막대형 끝 부분은 소스 전극(173)에 의해 일부 둘러싸여 있다. 다만, 본 발명은 이에 한정되지 않으며, 소스 전극(173) 및 드레인 전극(175)의 형상은 다양하게 변경될 수 있다. 데이터선(171), 소스 전극(173), 및 드레인 전극(175)은 표시 영역(DA)에 위치하고, 데이터선(171)은 주변 영역(PA)까지 연장되어 있다.
게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)(Q)를 이룬다. 이때, 박막 트랜지스터(Q)의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 반도체(154)에 형성되어 있다.
데이터선(171), 소스 전극(173), 드레인 전극(175), 소스 전극(173)과 드레인 전극(175) 사이로 노출되어 있는 반도체(154), 데이터 패드(177) 위에는 보호막(180)이 위치한다. 보호막(180)은 유기 절연 물질 또는 무기 절연 물질로 이루어질 수 있으며, 단일막 또는 다중막으로 이루어질 수 있다.
보호막(180) 위에는 각 화소 내에 색 필터(230)가 위치한다.
각 색 필터(230)는 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있다. 색 필터(230)는 적색, 녹색, 및 청색의 삼원색에 한정되지 아니하고, 청록색(cyan), 자홍색(magenta), 옐로(yellow), 화이트 계열의 색 등을 표시할 수도 있다.
이웃하는 색 필터(230) 사이의 영역에는 차광 부재(220)가 형성되어 있다. 차광 부재(220)는 화소의 경계부에 위치하며, 게이트선(121), 데이터선(171), 및 박막 트랜지스터(Q)와 중첩하여 빛샘을 방지할 수 있다. 다만, 본 발명은 이에 한정되지 아니하며, 차광 부재(220)는 게이트선(121) 및 박막 트랜지스터(Q)와는 중첩하고, 데이터선(171)과는 중첩하지 않을 수 있다. 이때, 데이터선(171)과 중첩하는 부분에서는 이웃하는 색 필터(230)가 서로 중첩하도록 하여 빛샘을 방지할 수도 있다. 색 필터(230)와 차광 부재(220)는 일부 영역에서 서로 중첩될 수도 있다.
색 필터(230) 및 차광 부재(220) 위에는 제1 절연층(240)이 더 형성될 수 있다. 제1 절연층(240)은 유기 절연 물질로 이루어질 수 있으며, 색 필터(230) 및 차광 부재(220)의 상부면을 평탄화시키는 역할을 할 수 있다. 제1 절연층(240)은 유기 절연 물질로 이루어진 층과 무기 절연 물질로 이루어진 층을 포함하는 이중층으로 이루어질 수도 있다. 또한, 제1 절연층(240)은 경우에 따라 생략될 수도 있다.
제1 절연층(240), 차광 부재(220), 및 보호막(180)에는 드레인 전극(175)의 적어도 일부와 중첩하는 접촉 구멍(181)이 형성되어 있다. 접촉 구멍(181)은 드레인 전극(175)의 넓은 끝 부분을 노출시킬 수 있다.
제1 절연층(240) 위에는 화소 전극(191)이 형성되어 있다. 화소 전극(191)은 인듐-주석 산화물(ITO, Indium Tin Oxide), 인듐-아연 산화물(IZO, Indium Zinc Oxide) 등과 같은 투명한 도전 물질로 이루어질 수 있다. 화소 전극(191)은 접촉 구멍(181)을 통해 드레인 전극(175)과 연결되어 있다. 따라서, 박막 트랜지스터(Q)가 온 상태일 때 화소 전극(191)은 드레인 전극(175)을 통해 데이터 전압을 인가 받게 된다.
화소 전극(191)의 전체적인 모양은 사각형이며, 화소 전극(191)은 서로 교차하는 가로 줄기부(193)와 세로 줄기부(192), 이들로부터 뻗어 있는 미세 가지부(194)를 포함한다. 화소 전극(191)은 가로 줄기부(193)와 세로 줄기부(192)에 의해 4개의 부영역으로 나뉘어진다. 미세 가지부(194)는 가로 줄기부(193) 및 세로 줄기부(192)로부터 비스듬하게 뻗어 있으며, 그 뻗는 방향은 게이트선(121) 또는 가로 줄기부(193)와 대략 45도 또는 135도의 각을 이룰 수 있다. 또한 이웃하는 두 부영역의 미세 가지부(194)가 뻗어 있는 방향은 서로 직교할 수 있다.
본 실시예에서 화소 전극(191)은 화소의 외곽을 둘러싸는 외곽 줄기부를 더 포함할 수 있다.
상기에서 설명한 화소의 배치 형태, 박막 트랜지스터의 구조 및 화소 전극의 형상은 하나의 예에 불과하며, 본 발명은 이에 한정되지 아니하고 다양한 변형이 가능하다. 예를 들면, 하나의 화소가 복수의 부화소를 포함하고, 각 부화소에 차등 전압이 인가되는 구조를 가질 수도 있다. 이를 위해 하나의 화소에 복수의 박막 트랜지스터가 형성될 수도 있다.
화소 전극(191) 위에는 화소 전극(191)으로부터 소정의 거리를 가지고 이격되도록 공통 전극(270)이 형성되어 있다. 화소 전극(191)과 공통 전극(270) 사이에는 미세 공간(microcavity, 305)이 형성되어 있다. 즉, 미세 공간(305)은 화소 전극(191) 및 공통 전극(270)에 의해 둘러싸여 있다. 공통 전극(270)은 행 방향으로 연장될 수 있다. 공통 전극(270)은 미세 공간(305)의 상부면과 측면의 일부를 덮고 있다. 미세 공간(305)의 크기는 표시 장치의 크기 및 해상도에 따라 다양하게 변경될 수 있다.
기판(110) 위에는 복수의 미세 공간(305)이 위치하고 있으며, 하나의 미세 공간(305)은 하나의 화소에 대응하는 것으로 도시되어 있다. 다만, 본 발명은 이에 한정되지 않으며, 미세 공간(305)이 복수의 화소에 대응할 수도 있고, 미세 공간(305)이 화소의 일부에 대응할 수도 있다. 하나의 화소가 두 개의 부화소로 이루어지는 경우, 미세 공간(305)이 하나의 부화소에 대응할 수도 있다. 또한, 미세 공간(305)이 서로 이웃하는 두 개의 부화소에 대응할 수도 있다.
공통 전극(270)은 인듐-주석 산화물(ITO, Indium Tin Oxide), 인듐-아연 산화물(IZO, Indium Zinc Oxide) 등과 같은 투명한 도전 물질로 이루어질 수 있다. 공통 전극(270)에는 일정한 전압이 인가될 수 있고, 화소 전극(191)과 공통 전극(270) 사이에 전계가 형성될 수 있다.
화소 전극(191) 위와 공통 전극(270) 아래에는 배향막(11, 21)이 형성되어 있다.
배향막(11, 21)은 제1 배향막(11)과 제2 배향막(21)을 포함한다. 제1 배향막(11)과 제2 배향막(21)은 수직 배향막으로 이루어질 수 있고, 폴리 아믹산(Polyamic acid), 폴리 실록산(Polysiloxane), 폴리 이미드(Polyimide) 등의 배향 물질로 이루어질 수 있다. 제1 및 제2 배향막(11, 21)은 미세 공간(305)의 가장자리의 측벽에서 연결될 수 있다.
제1 배향막(11)은 화소 전극(191) 위에 형성되어 있다. 제1 배향막(11)은 화소 전극(191)에 의해 덮여있지 않은 제1 절연층(240) 바로 위에도 형성될 수 있다.
제2 배향막(21)은 제1 배향막(11)과 마주보도록 공통 전극(270) 아래에 형성되어 있다.
화소 전극(191)과 공통 전극(270) 사이에 위치한 미세 공간(305) 내에는 액정 분자(310)들로 이루어진 액정층이 형성되어 있다. 액정 분자(310)들은 음의 유전율 이방성을 가질 수 있고, 전계가 인가되지 않은 상태에서 기판(110)에 수직한 방향으로 서 있을 수 있다. 즉, 수직 배향이 이루어질 수 있다.
데이터 전압이 인가된 화소 전극(191)은 공통 전극(270)과 함께 전기장을 생성함으로써 두 전극(191, 270) 사이의 미세 공간(305) 내에 위치한 액정 분자(310)의 방향을 결정한다. 이와 같이 결정된 액정 분자(310)의 방향에 따라 액정층을 통과하는 빛의 휘도가 달라진다.
공통 전극(270) 위에는 제2 절연층(350)이 더 형성될 수 있다. 제2 절연층(350)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등과 같은 무기 절연 물질로 이루어질 수 있으며, 경우에 따라 생략될 수도 있다.
제2 절연층(350) 위에는 지붕층(360)이 형성되어 있다. 지붕층(360)은 유기 물질 또는 무기 물질로 이루어질 수 있다. 또한, 지붕층(360)은 단일층 또는 다중층으로 이루어질 수 있다. 지붕층(360)은 행 방향으로 연장될 수 있다. 지붕층(360)은 미세 공간(305)의 상부면과 측면의 일부를 덮고 있다. 지붕층(360)은 경화 공정에 의해 단단해져 미세 공간(305)의 형상을 유지시키는 역할을 할 수 있다. 지붕층(360)은 미세 공간(305)을 사이에 두고 화소 전극(191)과 이격되도록 형성되어 있다.
도면에서 색 필터(230)는 미세 공간(305)의 아래에 위치하는 것으로 도시되어 있으나, 본 발명은 이에 한정되지 않는다. 색 필터(230)의 위치는 변경될 수 있다. 예를 들면, 지붕층(360)이 색 필터 물질로 이루어질 수 있으며, 이때 색 필터(230)는 미세 공간(305)의 위에 위치하게 된다.
공통 전극(270) 및 지붕층(360)은 미세 공간(305)의 가장자리의 측면의 일부를 덮지 않고 있으며, 미세 공간(305)이 공통 전극(270) 및 지붕층(360)에 의해 덮여있지 않은 부분을 주입구(307a, 307b)라 한다. 주입구(307a, 307b)는 미세 공간(305)의 제1 가장자리의 측면에 위치하는 제1 주입구(307a) 및 미세 공간(305)의 제2 가장자리의 측면에 위치하는 제2 주입구(307b)를 포함한다. 제1 가장자리와 제2 가장자리는 서로 마주보는 가장자리로서, 예를 들면, 평면도 상에서 제1 가장자리가 미세 공간(305)의 상측 가장자리이고, 제2 가장자리가 미세 공간(305)의 하측 가장자리일 수 있다. 표시 장치의 제조 과정에서 주입구(307a, 307b)에 의해 미세 공간(305)이 노출되므로, 주입구(307a, 307b)를 통해 미세 공간(305) 내부로 배향액 또는 액정 물질 등을 주입할 수 있다.
지붕층(360) 위에는 제3 절연층(370)이 더 형성될 수 있다. 제3 절연층(370)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등과 같은 무기 절연 물질로 이루어질 수 있다. 제3 절연층(370)은 지붕층(360)의 상부면 및/또는 측면을 덮도록 형성될 수 있다. 제3 절연층(370)은 유기 물질로 이루어진 지붕층(360)을 보호하는 역할을 하며, 경우에 따라 생략될 수도 있다.
제3 절연층(370) 위에는 덮개막(390, encapsulation layer)이 형성되어 있다. 덮개막(390)은 미세 공간(305)의 가장자리에 위치하는 주입구(307a, 307b)를 덮는다. 즉, 덮개막(390)은 미세 공간(305)의 내부에 위치하는 액정 분자(310)가 외부로 나오지 않도록 미세 공간(305)을 밀봉할 수 있다. 덮개막(390)은 액정 분자(310)와 접촉하게 되므로, 액정 분자(310)과 반응하지 않는 물질로 이루어지는 것이 바람직하다. 예를 들면, 덮개막(390)은 페릴렌(Perylene) 등으로 이루어질 수 있다.
덮개막(390)은 이중막, 삼중막 등과 같이 다중막으로 이루어질 수도 있다. 이중막은 서로 다른 물질로 이루어진 두 개의 층으로 이루어져 있다. 삼중막은 세 개의 층으로 이루어지고, 서로 인접하는 층의 물질이 서로 다르다. 예를 들면, 덮개막(390)은 유기 절연 물질로 이루어진 층과 무기 절연 물질로 이루어진 층을 포함할 수 있다.
도시는 생략하였으나, 표시 장치의 상하부 면에는 편광판이 더 형성될 수 있다. 편광판은 제1 편광판 및 제2 편광판으로 이루어질 수 있다. 제1 편광판은 기판(110)의 하부 면에 부착되고, 제2 편광판은 덮개막(390)의 상부 면에 부착될 수 있다.
이하에서 도 5 및 도 6을 참조하여 일 실시예에 의한 표시 장치의 주변 영역에 대해 설명한다.
도 5는 일 실시예에 의한 표시 장치의 주변 영역을 나타낸 평면도이고, 도 6은 도 5의 VI-VI선을 따라 나타낸 일 실시예에 의한 표시 장치의 단면도이다.
표시 영역(DA)과 마찬가지로 기판(110)의 주변 영역(PA) 위에는 게이트 절연막(140)이 위치한다.
게이트 절연막(140) 위에는 데이터 패드(177)가 위치한다. 앞서 설명한 바와 같이, 데이터선(171)은 주변 영역(PA)까지 연장되어 있으며, 데이터 패드(177)는 데이터선(171)에 연결되어 있다. 데이터 패드(177)는 평면 상에서 데이터선(171)의 연장 방향을 따라 연장되어 있는 막대 형상으로 이루어질 수 있다. 예를 들면, 데이터선(171) 및 데이터 패드(177)는 대략 세로 방향으로 연장될 수 있다. 데이터 패드(177)는 데이터선(171), 소스 전극(173), 및 드레인 전극(175)과 동일한 물질로 이루어질 수 있으며, 동일한 층에 위치할 수 있다.
데이터 패드(177) 위에는 보호막(180)이 위치한다. 기판(110)의 주변 영역(PA) 위에는 색 필터(230), 차광 부재(220) 및 제1 절연층(240)이 전혀 위치하지 않는 것으로 도시되어 있다. 다만, 본 실시예는 이에 한정되지 않으며, 색 필터(230), 차광 부재(220) 및 제1 절연층(240)이 기판(110)의 주변 영역(PA)의 일부 위에도 위치할 수 있다.
보호막(180)에는 데이터 패드(177)의 적어도 일부 중첩하는 접촉 구멍(187)이 형성되어 있다. 하나의 데이터 패드(177)와 복수의 접촉 구멍(187)이 중첩할 수 있다.
보호막(180) 위에는 데이터 패드 보조 부재(197)가 위치한다. 데이터 패드 보조 부재(197)는 평면 상에서 데이터 패드(177)의 연장 방향을 따라 연장되어 있는 막대 형상으로 이루어질 수 있다. 예를 들면, 데이터 패드 보조 부재(197)는 대략 세로 방향으로 연장될 수 있다.
데이터 패드 보조 부재(197)는 접촉 구멍(187)을 통해 데이터 패드(177)와 연결되어 있다. 데이터 패드 보조 부재(197)는 화소 전극(191)과 동일한 물질로 이루어질 수 있고, 동일한 층에 위치할 수 있다. 데이터 패드(177) 및 데이터 패드 보조 부재(197)가 적층되어 데이터 패드부(DP)를 이룬다.
데이터 패드 보조 부재(197)와 인접하도록 더미 패턴(199)이 위치한다. 더미 패턴(199)은 데이터 패드 보조 부재(197)의 연장 방향을 따라 데이터 패드 보조 부재(197)와 인접할 수 있다. 즉, 더미 패턴(199)은 대략 세로 방향을 따라 데이터 패드 보조 부재(197)와 인접할 수 있다. 더미 패턴(199)은 평면 상에서 사각형으로 이루어질 수 있다. 다만, 본 실시예는 이에 한정되지 않으며, 더미 패턴(199)의 형상은 다양하게 변경이 가능하다. 예를 들면, 더미 패턴(199)은 삼각형, 오각형 등의 다각형으로 이루어질 수 있다.
더미 패턴(199)의 폭은 약 20㎛ 이상일 수 있다. 더미 패턴(199)은 데이터 패드 보조 부재(197)와 실질적으로 동일한 폭으로 이루어질 수 있다.
더미 패턴(199)은 데이터 패드 보조 부재(197)와 이격되어 있으며, 플로팅되어 있다. 하나의 데이터 패드 보조 부재(197)의 연장 선 상에 복수의 더미 패턴(199)이 위치하고 있으며, 복수의 더미 패턴(199) 중 일부는 데이터 패드(177)와 중첩하고, 나머지 일부는 데이터 패드(177)와 중첩하지 않는다.
더미 패턴(199)은 화소 전극(191) 및 데이터 패드 보조 부재(197)와 동일한 물질로 이루어질 수 있다. 즉, 더미 패턴(199)은 인듐-주석 산화물(ITO, Indium Tin Oxide), 인듐-아연 산화물(IZO, Indium Zinc Oxide) 등과 같은 투명한 도전 물질로 이루어질 수 있다. 덮개막(390)과 더미 패턴(199) 사이의 접착력은 덮개막(390)과 기판(110), 덮개막(390)과 차광 부재(220), 덮개막(390)과 지붕층(360) 사이의 접착력에 비해 매우 낮다. 따라서, 더미 패턴(199) 바로 위에 덮개막(390)이 부착된 후, 덮개막(390)을 떼어낼 경우 대부분이 제거될 수 있다.
기판(110)의 주변 영역(PA) 위에는 공통 전극(270), 액정층, 제2 절연층(350), 제3 절연층(370) 및 덮개막(390)이 전혀 위치하지 않는 것으로 도시되어 있다. 다만, 공통 전극(270), 액정층, 제2 절연층(350), 제3 절연층(370) 및 덮개막(390)이 기판(110)의 주변 영역(PA)의 일부 위에도 위치할 수 있다. 이때, 공통 전극(270), 액정층, 제2 절연층(350), 제3 절연층(370) 및 덮개막(390)이 기판(110)의 주변 영역(PA)의 일부 위에 위치하더라도, 데이터 패드부(DP)를 덮지는 않는다. 즉, 데이터 패드부(DP)는 외부로 노출될 수 있다.
상기에서 데이터 패드부(DP)에 대해 설명하였으나, 일 실시예에 의한 표시 장치의 주변 영역에는 게이트 패드부(GP)도 형성되어 있다. 도시는 생략하였으나, 게이트 패드부(GP)는 데이터 패드부(DP)와 유사하게 게이트 패드 및 게이트 패드 보조 부재를 포함할 수 있다. 또한, 게이트 접촉 부재와 인접하도록 더미 패턴이 형성될 수 있다.
다음으로, 도 7을 참조하여 일 실시예에 의한 표시 장치에 대해 설명하면 다음과 같다.
도 7에 도시된 일 실시예에 의한 표시 장치는 도 1 내지 도 6에 도시된 일 실시예에 의한 표시 장치와 동일한 부분이 상당하므로 이에 대한 설명은 생략한다. 본 실시예에서는 더미 패턴의 평면 형상이 앞선 실시예와 상이하며, 이하에서 더욱 설명한다.
도 7은 일 실시예에 의한 표시 장치의 주변 영역을 나타낸 평면도이다.
앞선 실시예와 마찬가지로, 기판(110)의 주변 영역(PA) 위에 데이터 패드(177)가 위치하고, 데이터 패드(177)와 중첩하고 데이터 패드(177)와 연결되어 있는 데이터 패드 보조 부재(197)가 위치한다. 데이터 패드 보조 부재(197)와 인접하도록 더미 패턴(199)이 위치한다.
앞선 실시예에서 더미 패턴(199)의 평면 형상은 사각형으로 이루어져 있고, 본 실시예에서 더미 패턴(199)의 평면 형상은 원형으로 이루어져 있다. 다만, 본 실시예는 이에 한정되지 않으며, 더미 패턴(199)의 평면 형상은 타원형 등으로 이루어질 수 있다.
다음으로, 도 8을 참조하여 일 실시예에 의한 표시 장치에 대해 설명하면 다음과 같다.
도 8에 도시된 일 실시예에 의한 표시 장치는 도 1 내지 도 6에 도시된 일 실시예에 의한 표시 장치와 동일한 부분이 상당하므로 이에 대한 설명은 생략한다. 본 실시예에서는 인접한 두 개의 패드 사이에 더미 패턴이 더 위치한다는 점에서 앞선 실시예와 상이하며, 이하에서 더욱 설명한다.
도 8은 일 실시예에 의한 표시 장치의 주변 영역을 나타낸 평면도이다.
앞선 실시예와 마찬가지로, 기판(110)의 주변 영역(PA) 위에 데이터 패드(177)가 위치하고, 데이터 패드(177)와 중첩하고 데이터 패드(177)와 연결되어 있는 데이터 패드 보조 부재(197)가 위치한다. 또한, 데이터 패드 보조 부재(197)와 인접하도록 더미 패턴(199)이 위치한다.
더미 패턴(199)은 제1 더미 패턴(1199) 및 제2 더미 패턴(2199)을 포함한다. 제1 더미 패턴(1199)은 데이터 패드 보조 부재(197)의 연장 방향을 따라 데이터 패드 보조 부재(197)와 인접할 수 있다. 즉, 제1 더미 패턴(1199)은 대략 세로 방향을 따라 데이터 패드 보조 부재(197)와 인접할 수 있다. 제2 더미 패턴(2199)은 데이터 패드 보조 부재(197)의 연장 방향에 수직한 방향을 따라 데이터 패드 보조 부재(197)와 인접할 수 있다. 즉, 제2 더미 패턴(2199)은 대략 가로 방향을 따라 데이터 패드 보조 부재(197)와 인접할 수 있다. 기판(110)의 주변 영역(PA) 위에는 복수의 데이터 패드(177)가 위치하고, 제2 더미 패턴(2199)은 복수의 데이터 패드(177) 중 인접한 두 개의 데이터 패드(177) 사이에 위치할 수 있다.
다음으로, 도 9를 참조하여 일 실시예에 의한 표시 장치에 대해 설명하면 다음과 같다.
도 9에 도시된 일 실시예에 의한 표시 장치는 도 1 내지 도 6에 도시된 일 실시예에 의한 표시 장치와 동일한 부분이 상당하므로 이에 대한 설명은 생략한다. 본 실시예에서는 더미 패턴이 플로팅되어 있지 않다는 점에서 앞선 실시예와 상이하며, 이하에서 더욱 설명한다.
도 9는 일 실시예에 의한 표시 장치의 주변 영역을 나타낸 평면도이다.
앞선 실시예에서 더미 패턴(199)은 플로팅되어 있는 반면에, 본 실시예에서 더미 패턴(199)은 데이터 패드 보조 부재(197)와 연결되어 있다. 즉, 데이터 패드 보조 부재(197)와 더미 패턴(199)은 일체형으로 이루어진다. 따라서, 더미 패턴(199)에 데이터 신호가 인가될 수 있다. 더미 패턴(199)은 데이터 패드 보조 부재(197)의 연장 방향을 따라 연장되어 있다.
다음으로, 도 10 내지 도 25를 참조하여 일 실시예에 의한 표시 장치의 제조 방법에 대해 설명하면 다음과 같다. 아울러, 도 1 내지 도 6을 함께 참조하여 설명한다.
도 10 내지 도 25는 본 발명의 일 실시예에 의한 표시 장치의 제조 방법을 나타낸 공정 단면도이다.
도 10 내지 도 12에 도시된 바와 같이, 유리 또는 플라스틱 등으로 이루어진 기판(110) 위에 대략 가로 방향으로 연장되어 있는 게이트선(121), 게이트선(121)으로부터 돌출되는 게이트 전극(124)을 형성한다.
게이트선(121)을 형성하는 단계에서 게이트선(121)과 이격되도록 기준 전압선(131) 및 기준 전압선(131)으로부터 돌출되는 유지 전극(135a, 135b)을 함께 형성할 수 있다. 기준 전압선(131)은 게이트선(121)과 나란한 방향으로 뻗어 있다. 유지 전극(135a, 135b)은 기준 전압선(131)에 대해 실질적으로 수직으로 뻗은 한 쌍의 제1 유지 전극(135a) 및 한 쌍의 제1 유지 전극(135a)을 연결하는 제2 유지 전극(135b)을 포함한다. 기준 전압선(131) 및 유지 전극(135a, 135b)은 이후에 설명하게 되는 화소 전극(191)을 둘러싸는 형태를 가질 수 있다.
이어, 게이트선(121), 게이트 전극(124), 기준 전압선(131), 및 유지 전극(135a, 135b) 위에 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등과 같은 무기 절연 물질을 이용하여 게이트 절연막(140)을 형성한다. 게이트 절연막(140)은 단일막 또는 다중막으로 이루어질 수 있다.
이어, 게이트 절연막(140) 위에 비정질 실리콘(amorphous silicon), 다결정 실리콘(polycrystalline silicon), 금속 산화물(metal oxide) 등과 같은 반도체 물질을 증착한다. 이어, 금속 물질을 증착한 후 금속 물질 및 반도체 물질을 패터닝하여 반도체(154), 데이터선(171), 소스 전극(173), 드레인 전극(175), 및 데이터 패드(177)를 형성한다. 금속 물질은 단일층 또는 다중층으로 이루어질 수 있다.
반도체(154)는 게이트 전극(124) 위에 위치하며, 데이터선(171), 소스 전극(173), 드레인 전극(175) 및 데이터 패드(177) 아래에도 위치한다. 상기에서 반도체 물질과 금속 물질을 연속 증착한 후 이를 동시에 패터닝하는 방법에 대해 설명하였으나, 본 발명은 이에 한정되지 않는다. 반도체 물질을 증착하고 이를 패터닝하여 반도체(154)를 먼저 형성한 후, 금속 물질을 증착하고 이를 패터닝하여 데이터선(171)을 형성할 수도 있다. 이때, 반도체(154)는 데이터선(171) 및 데이터 패드(177) 아래에는 위치하지 않을 수 있다.
데이터선(171)은 대략 세로 방향으로 연장되어, 게이트선(121) 및 기준 전압선(131)과 교차한다. 소스 전극(173)은 데이터선(171)으로부터 게이트 전극(124) 위로 돌출되어 있고, 드레인 전극(175)의 일부는 소스 전극(173)에 의해 둘러싸여 있다. 데이터선(171), 소스 전극(173), 및 드레인 전극(175)은 표시 영역(DA)에 위치하고, 데이터선(171)은 주변 영역(PA)까지 연장되어 있다.
데이터 패드(177)는 데이터선(171)에 연결되어 있다. 데이터 패드(177)는 데이터선(171)의 단부로부터 연장되어 있다. 데이터선(171)의 단부는 주변 영역(PA)에 위치하고 있으며, 데이터 패드(177)는 주변 영역(PA)에 위치한다. 데이터 패드(177)는 데이터선(171), 소스 전극(173), 및 드레인 전극(175)과 동일한 물질로 이루어질 수 있으며, 동일한 층에 위치할 수 있다.
게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체(154)와 함께 하나의 박막 트랜지스터(Thin Film Transistor, TFT)(Q)를 이룬다. 박막 트랜지스터(Q)는 데이터선(171)의 데이터 전압을 전달하는 스위칭 소자로서 기능할 수 있다. 이때, 스위칭 소자의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 반도체(154)에 형성되어 있다.
이어, 데이터선(171), 소스 전극(173), 드레인 전극(175) 및 반도체(154)의 노출된 부분 위에 보호막(180)을 형성한다. 보호막(180)은 유기 절연 물질 또는 무기 절연 물질로 이루어질 수 있으며, 단일막 또는 다중막으로 이루어질 수 있다.
도 13 내지 도 15에 도시된 바와 같이, 보호막(180) 위에 색 필터(230)를 형성한다. 색 필터(230)는 각 화소 내에 형성하고, 화소의 경계부에는 형성하지 않을 수 있다. 서로 다른 파장을 통과시키는 복수의 색 필터(230)를 형성할 수 있으며, 이때 열 방향을 따라 동일한 색의 색 필터(230)를 형성할 수 있다. 세 가지 색의 색 필터(230)를 형성하는 경우 제1 색의 색 필터(230)를 먼저 형성하고, 마스크를 쉬프트 시켜 제2 색의 색 필터(230)를 형성하고, 마스크를 쉬프트시켜 제3 색의 색 필터를 형성할 수 있다.
이어, 광을 차단할 수 있는 물질을 이용하여 보호막(180) 위에 차광 부재(220)를 형성한다. 차광 부재(220)는 화소의 경계부에 위치하며, 게이트선(121), 데이터선(171), 및 박막 트랜지스터(Q)와 중첩하여 빛샘을 방지할 수 있다. 다만, 본 발명은 이에 한정되지 아니하며, 차광 부재(220)는 게이트선(121) 및 박막 트랜지스터(Q)와는 중첩하고, 데이터선(171)과는 중첩하지 않을 수 있다.
이어, 색 필터(230) 및 차광 부재(220) 위에 제1 절연층(240)을 형성한다. 제1 절연층(240)은 유기 절연 물질로 형성할 수 있으며, 색 필터(230) 및 차광 부재(220)의 상부면을 평탄화시키는 역할을 할 수 있다. 제1 절연층(240)은 유기 절연 물질로 이루어진 층과 무기 절연 물질로 이루어진 층을 연속 증착하여 이중층으로 형성할 수도 있다.
색 필터(230), 차광 부재(220) 및 제1 절연층(240)은 기판(110)의 주변 영역(PA)에는 위치하지 않을 수 있다.
이어, 제1 절연층(240), 차광 부재(220), 및 보호막(180)을 패터닝하여 드레인 전극(175)의 적어도 일부를 드러내는 접촉 구멍(181)을 형성하고, 데이터 패드(177)의 적어도 일부를 드러내는 접촉 구멍(187)을 형성할 수 있다.
이어, 제1 절연층(240) 위에 인듐-주석 산화물(ITO, Indium Tin Oxide), 인듐-아연 산화물(IZO, Indium Zinc Oxide) 등과 같은 투명한 도전 물질을 증착한 후 이를 패터닝하여 화소 전극(191)을 형성한다. 화소 전극(191)은 접촉 구멍(181)을 통해 드레인 전극(175)과 연결된다. 화소 전극(191)의 전체적인 모양은 사각형이고, 서로 교차하는 가로 줄기부(193)와 세로 줄기부(192), 이들로부터 뻗어 있는 미세 가지부(194)를 포함할 수 있다.
화소 전극(191)을 형성하는 단계에서 데이터 패드 보조 부재(197) 및 더미 패턴(199)을 함께 형성한다. 데이터 패드 보조 부재(197)는 접촉 구멍(187)을 통해 데이터 패드(177)와 연결된다. 더미 패턴(199)은 데이터 패드 보조 부재(197)와 인접하도록 위치한다. 더미 패턴(199)은 데이터 패드 보조 부재(197)의 연장 방향을 따라 데이터 패드 보조 부재(197)와 인접할 수 있다. 즉, 더미 패턴(199)은 대략 세로 방향을 따라 데이터 패드 보조 부재(197)와 인접할 수 있다. 더미 패턴(199)은 데이터 패드 보조 부재(197)와 이격되어 있으며, 플로팅되어 있다.
데이터 패드 보조 부재(197) 및 더미 패턴(199)은 화소 전극(191)과 동일한 물질로 이루어질 수 있고, 동일한 층에 위치할 수 있다. 즉, 더미 패턴(199)은 인듐-주석 산화물(ITO, Indium Tin Oxide), 인듐-아연 산화물(IZO, Indium Zinc Oxide) 등과 같은 투명한 도전 물질로 이루어질 수 있다.
도 16 내지 도 18에 도시된 바와 같이, 화소 전극(191), 제1 절연층(240), 데이터 패드 보조 부재(197) 및 더미 패턴(199) 위에 희생층(300)을 형성한다. 희생층(300)은 기판(110)의 표시 영역(DA) 및 주변 영역(PA) 위에 형성될 수 있다. 기판(110)의 표시 영역(DA) 위에서 희생층(300)은 화소 전극(191)과 중첩할 수 있다. 기판(110)의 표시 영역(DA) 위에서 희생층(300)의 상부면은 평탄하게 이루어질 수 있다. 기판(110)의 주변 영역(PA) 위에서 희생층(300)은 데이터 패드 보조 부재(197) 및 더미 패턴(199)과 중첩할 수 있다. 기판(110)의 주변 영역(PA) 위에서 희생층(300)의 상부면은 요철 형상을 가질 수 있다. 즉, 기판(110)의 주변 영역(PA) 위에서 희생층(300)의 상부면은 평탄하지 않게 이루어질 수 있다. 희생층(300)의 일부 영역은 평탄하게 형성하고, 다른 일부 영역은 요철 형상을 가지도록 형성하기 위해 하프톤 마스크 또는 슬릿 마스크를 이용할 수 있다.
도 19 내지 도 21에 도시된 바와 같이, 희생층(300) 위에 인듐-주석 산화물(ITO, Indium Tin Oxide), 인듐-아연 산화물(IZO, Indium Zinc Oxide) 등과 같은 투명한 도전 물질을 증착하여 공통 전극(270)을 형성한다.
이어, 공통 전극(270) 위에 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등과 같은 무기 절연 물질로 제2 절연층(350)을 형성할 수 있다.
기판(110)의 주변 영역(PA) 위에서 희생층(300)의 상부면은 요철 형상을 가지므로, 기판(110)의 주변 영역(PA) 위에서 희생층(300) 위에 위치하는 공통 전극(270), 제2 절연층(350)의 상부면도 요철 형상을 가질 수 있다.
이어, 제2 절연층(350) 위에 유기 물질을 도포하고, 패터닝하여 기판(110)의 표시 영역(DA) 위에 지붕층(360)을 형성하고, 기판(110)의 주변 영역(PA) 위에 격벽(360a)을 형성한다. 이때, 기판(110)의 표시 영역(DA) 위에서 게이트선(121) 및 박막 트랜지스터(Q)와 중첩하는 부분의 유기 물질이 제거되도록 패터닝할 수 있다. 이에 따라 지붕층(360)은 평면 상에서 대략 가로 방향을 따라 연장되는 형태를 가질 수 있다. 기판(110)의 주변 영역(PA) 위에서는 인접한 두 희생층(300) 사이의 영역에 유기 물질이 남도록 패터닝할 수 있다. 이에 따라 격벽(360a)이 희생층(300)의 측면 및 가장자리의 상부면을 덮을 수 있다.
지붕층(360) 및 격벽(360a)을 형성한 후에 지붕층(360) 및 격벽(360a)에 광을 조사하여 경화 공정을 진행하게 된다. 경화 공정을 거치면 지붕층(360) 및 격벽(360a)이 단단해지므로 지붕층(360) 및 격벽(360a) 아래에 소정의 공간이 발생하더라도 그 형태를 유지할 수 있다.
이어, 제2 절연층(350) 및 공통 전극(270)을 패터닝하여, 기판(110)의 표시 영역(DA) 위에서 게이트선(121) 및 박막 트랜지스터(Q)와 중첩하는 부분의 제2 절연층(350) 및 공통 전극(270)을 제거한다. 또한, 기판(110)의 주변 영역(PA) 위에서 희생층(300) 위에 위치하는 제2 절연층(350) 및 공통 전극(270)의 일부를 제거한다.
이어, 지붕층(360) 위에 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등과 같은 무기 절연 물질을 증착하고, 이를 패터닝하여 제3 절연층(370)을 형성할 수 있다. 기판(110)의 주변 영역(PA) 위에서 희생층(300)의 상부면은 요철 형상을 가지므로, 기판(110)의 주변 영역(PA) 위에서 희생층(300) 위에 위치하는 제3 절연층(370)도 요철 형상을 가질 수 있다.
기판(110)의 표시 영역(DA) 위에서 게이트선(121) 및 박막 트랜지스터(Q)와 중첩하는 부분의 무기 절연 물질이 제거되도록 패터닝할 수 있다. 기판(110)의 주변 영역(PA) 위에서는 희생층(300) 위에 위치하는 제2 절연층(350) 및 공통 전극(270)의 일부를 제거한다. 제3 절연층(370)은 지붕층(360)의 상부면을 덮게 되며, 나아가 지붕층(360)의 측면을 덮을 수도 있다. 또한, 제3 절연층(370)은 격벽(360a)의 상부면 및 측면을 덮을 수 있다.
지붕층(360), 제2 절연층(350), 공통 전극(270), 및 제3 절연층(370)을 패터닝함에 따라 희생층(300)의 일부가 외부로 노출된다.
노출된 희생층(300) 위에 현상액 또는 스트리퍼 용액 등을 공급하여 희생층(300)을 전면 제거하거나, 애싱(ashing) 공정을 이용하여 희생층(300)을 전면 제거하면, 도 22 내지 도 24에 도시된 바와 같이, 희생층(300)이 위치하였던 자리에 미세 공간(305) 및 더미 미세 공간(305a)이 생긴다. 미세 공간(305)은 기판(110)의 표시 영역(DA) 위에 위치하고, 더미 미세 공간(305a)은 기판(110)의 주변 영역(PA) 위에 위치한다.
기판(110)의 표시 영역(DA) 위에서 화소 전극(191)과 지붕층(360)은 미세 공간(305)을 사이에 두고 서로 이격되어 있다. 기판(110)의 주변 영역(PA) 위에서 데이터 패드 보조 부재(197)와 제2 절연층(350)은 더미 미세 공간(305a)을 사이에 두고 서로 이격되어 있다. 지붕층(360)은 미세 공간(305)의 상부면과 측면 일부를 덮고 있다. 제2 절연층(350)은 더미 미세 공간(305)의 상부면 일부와 측면을 덮고 있다.
기판(110)의 표시 영역(DA) 위에서 공통 전극(270), 제2 절연층(350), 지붕층(360) 및 제3 절연층(370)이 제거된 부분을 통해 미세 공간(305)은 외부로 노출되어 있으며, 미세 공간(305)이 노출되어 있는 부분을 주입구(307a, 307b)라 한다. 하나의 미세 공간(305)에는 두 개의 주입구(307a, 307b)를 형성할 수 있으며, 예를 들면, 미세 공간(305)의 제1 가장자리의 측면을 노출시키는 제1 주입구(307a) 및 미세 공간(305)의 제2 가장자리의 측면의 노출시키는 제2 주입구(307b)를 형성할 수 있다. 제1 가장자리 및 제2 가장자리는 서로 마주보는 가장자리로써, 예를 들면, 평면 상에서 제1 가장자리가 미세 공간(305)의 상측 가장자리이고, 제2 가장자리가 미세 공간(305)의 하측 가장자리일 수 있다. 기판(110)의 주변 영역(PA) 위에서 공통 전극(270), 제2 절연층(350), 격벽(360a) 및 제3 절연층(370)이 제거된 부분을 통해 더미 미세 공간(305a)은 외부로 노출되어 있으며, 더미 미세 공간(305a)이 노출되어 있는 부분을 주입구(307c)라 한다. 주입구(307c)는 더미 미세 공간(305a)의 상부면을 노출시킬 수 있다. 주입구(307c)는 데이터 패드 보조 부재(197) 및 더미 패턴(199)과 중첩한다.
이어, 스핀 코팅 방식 또는 잉크젯 방식으로 배향 물질이 포함되어 있는 배향액을 기판(110)의 표시 영역(DA) 위에 떨어뜨리면, 배향액이 주입구(307a, 307b)를 통해 미세 공간(305) 내부로 주입된다. 배향액을 미세 공간(305)의 내부로 주입한 후 경화 공정을 진행하면 용액 성분은 증발하고, 배향 물질이 미세 공간(305) 내부의 벽면에 남게 된다.
따라서, 화소 전극(191) 위에 제1 배향막(11)을 형성하고, 공통 전극(270) 아래에 제2 배향막(21)을 형성할 수 있다. 제1 배향막(11)과 제2 배향막(21)은 미세 공간(305)을 사이에 두고 서로 마주보도록 형성되고, 미세 공간(305)의 가장자리의 측벽에서는 서로 연결되도록 형성된다.
이때, 제1 및 제2 배향막(11, 21)은 미세 공간(305)의 측면을 제외하고는 기판(110)에 대해 수직한 방향으로 배향이 이루어질 수 있다.
이어, 잉크젯 방식 또는 디스펜싱 방식으로 액정 물질을 기판(110)의 표시 영역(DA) 및 주변 영역(PA) 위에 떨어뜨리면, 모세관력(capillary force)에 의해 액정 물질이 주입구(307a, 307b)를 통해 미세 공간(305) 내부로 주입되고, 주입구(307c)를 통해 더미 미세 공간(305a) 내부로 주입된다. 따라서, 미세 공간(305) 내부에 액정 분자(310)들로 이루어진 액정층이 형성되고, 더미 미세 공간(305a) 내부에 액정 분자(310a)들로 이루어진 액정층이 형성된다.
이어, 제3 절연층(370) 위에 액정 분자(310)와 반응하지 않는 물질을 이용하여 덮개막(390)을 형성한다. 덮개막(390)은 주입구(307a, 307b)를 덮도록 형성되어, 미세 공간(305)의 내부에 위치하는 액정 분자(310)가 외부로 나오지 않도록 미세 공간(305)을 밀봉한다. 또한, 덮개막(390)은 주입구(307c)를 덮도록 형성되어, 더미 미세 공간(305a)의 내부에 위치하는 액정 분자(310a)가 외부로 나오지 않도록 더미 미세 공간(305a)을 밀봉한다. 이때, 덮개막(390)을 형성하는 공정에서 덮개막(390)이 더미 미세 공간(305a) 내부로 침투할 수 있다. 덮개막(390)은 주입구(307c) 아래에 위치하는 액정 분자(310a)에 압력을 가하여 밀어 낼 수 있다. 따라서, 덮개막(390)이 주입구(307c) 아래에 형성될 수 있다. 주입구(307c)는 데이터 패드 보조 부재(197) 및 더미 패턴(199)과 중첩하며, 더미 미세 공간(305a) 내부로 침투한 덮개막(390)은 데이터 패드 보조 부재(197) 및 더미 패턴(199) 바로 위에 위치할 수 있다.
이어, 기판(110)의 표시 영역(DA)과 주변 영역(PA) 사이의 경계 위에 위치하는 덮개막(390) 위에 레이저를 조사하고, 주변 영역(PA)의 가장자리에 위치하는 덮개막(390) 위에 레이저를 조사하여 덮개막(390) 및 그 아래에 위치하는 제3 절연층(370), 제2 절연층(350) 및 공통 전극(270)을 절단(cutting)한다. 상기에서 덮개막(390) 등을 절단하는 공정에서 레이저를 이용하였으나, 본 실시예는 이에 한정되지 않으며, 다른 방법으로 절단 공정을 진행할 수도 있다.
레이저 조사 위치들 사이에 위치하는 덮개막(390), 제3 절연층(370), 제2 절연층(350) 및 공통 전극(270)을 기판(110)으로부터 분리 시키면, 도 25에 도시된 바와 같이 더미 미세 공간(305a) 및 더미 미세 공간(305a) 내에 위치하는 액정층이 제거된다. 앞서 설명한 바와 같이, 덮개막(390)은 더미 미세 공간(305a) 내부로 침투할 수 있으며, 이때 더미 미세 공간(305a) 내부에서 덮개막(390)이 접하게 되는 층과의 접착력이 클 경우 덮개막(390)이 제거되지 않고 남을 수 있다. 본 실시예에서는 주입구(307c) 아래에 데이터 패드 보조 부재(197) 및 더미 패턴(199)을 위치시킴으로써, 덮개막(390)이 더미 미세 공간(305a)의 내부로 침투할 경우 데이터 패드 보조 부재(197) 및 더미 패턴(199)과 접촉하도록 한다. 데이터 패드 보조 부재(197) 및 더미 패턴(199)은 인듐-주석 산화물(ITO, Indium Tin Oxide), 인듐-아연 산화물(IZO, Indium Zinc Oxide) 등과 같은 투명한 도전 물질로 이루어지며, 이러한 물질은 덮개막(390)과의 접착력이 상대적으로 낮다. 예를 들면, 기판(110), 차광 부재(220) 및 보호막(180) 중 어느 하나와 덮개막(390) 사이의 접착력은 투명한 도전 물질과 덮개막(390) 사이의 접착력보다 높다. 따라서, 덮개막(390)을 제거하는 공정에서, 덮개막(390)이 데이터 패드 보조 부재(197) 및 더미 패턴(199)으로부터 용이하게 분리될 수 있다.
기판(110)의 주변 영역(PA) 위에는 데이터 패드(177), 데이터 패드 보조 부재(197), 더미 패턴(199)이 남는다. 이때, 데이터 패드 보조 부재(197) 및 더미 패턴(199)은 외부로 노출되어 있다.
이어, 기판(110)의 주변 영역(PA)의 가장자리를 연마하여, 기판(110)의 주변 영역(PA)의 가장자리에 남아 있는 덮개막(390), 제3 절연층(370), 제2 절연층(350), 공통 전극(270)을 제거한다.
이어, 도시는 생략하였으나, 표시 장치의 상하부 면에 편광판을 더 부착할 수 있다. 편광판은 제1 편광판과 제2 편광판으로 이루어질 수 있다. 기판(110)의 하부 면에 제1 편광판을 부착하고, 덮개막(390) 위에 제2 편광판을 부착할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
110: 기판 191: 화소 전극
197: 데이터 패드 보조 부재 199: 더미 패턴
270: 공통 전극 300: 희생층
305: 미세 공간 305a: 더미 미세 공간
350: 제2 절연층 360: 지붕층
360a: 격벽 370: 제3 절연층
390: 덮개막

Claims (20)

  1. 표시 영역 및 주변 영역을 포함하는 기판,
    상기 기판의 표시 영역 위에 위치하는 박막 트랜지스터,
    상기 박막 트랜지스터에 연결되어 있는 제1 전극,
    상기 제1 전극 위에 위치하고, 상기 제1 전극과 미세 공간을 사이에 두고 이격되어 있는 지붕층,
    상기 지붕층 위에 위치하는 덮개막,
    상기 기판의 주변 영역 위에 위치하는 패드,
    상기 패드와 중첩하고, 상기 패드와 연결되어 있는 패드 보조 부재, 및
    상기 패드 보조 부재와 인접하고, 투명한 도전 물질로 이루어진 더미 패턴을 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 더미 패턴은 상기 패드 보조 부재 및 상기 제1 전극과 동일한 층에 위치하고, 동일한 물질로 이루어지는 표시 장치.
  3. 제1 항에 있어서,
    상기 더미 패턴은 인듐-주석 산화물 또는 인듐-아연 산화물로 이루어지는 표시 장치.
  4. 제1 항에 있어서,
    상기 패드 및 상기 패드 보조 부재는 제1 방향을 따라 연장되어 있고,
    상기 더미 패턴은 상기 제1 방향을 따라 상기 패드 보조 부재와 인접하는 제1 더미 패턴을 포함하는 표시 장치.
  5. 제4 항에 있어서,
    상기 더미 패턴의 폭은 20㎛ 이상인 표시 장치.
  6. 제4 항에 있어서,
    상기 더미 패턴은 플로팅되어 있는 표시 장치.
  7. 제4 항에 있어서,
    상기 더미 패턴은 평면 상에서 원형 또는 다각형으로 이루어지는 표시 장치.
  8. 제4 항에 있어서,
    상기 더미 패턴은 상기 제1 방향에 대해 수직인 제2 방향을 따라 상기 패드 보조 부재와 인접하는 제2 더미 패턴을 더 포함하는 표시 장치.
  9. 제8 항에 있어서,
    상기 기판의 주변 영역 위에 복수의 패드가 위치하고, 상기 제2 더미 패턴은 상기 복수의 패드 중 인접한 두 개의 패드 사이에 위치하는 표시 장치.
  10. 제1 항에 있어서,
    상기 패드 보조 부재와 상기 더미 패턴은 일체형으로 이루어지는 표시 장치.
  11. 표시 영역 및 주변 영역을 포함하는 기판의 표시 영역 위에 박막 트랜지스터를 형성하는 단계,
    상기 기판의 주변 영역 위에 패드를 형성하는 단계,
    상기 박막 트랜지스터와 연결되도록 제1 전극을 형성하는 단계,
    상기 패드와 연결되도록 패드 보조 부재를 형성하는 단계,
    상기 패드 보조 부재와 인접하도록 투명한 도전 물질로 더미 패턴을 형성하는 단계,
    상기 제1 전극, 상기 패드 보조 부재 및 상기 더미 패턴 위에 희생층을 형성하는 단계,
    상기 희생층 위에 절연층을 형성하는 단계,
    상기 절연층 위에 지붕층을 형성하는 단계,
    상기 희생층을 제거하여 상기 제1 전극과 상기 절연층 사이에 미세 공간을 형성하고, 상기 패드 보조 부재와 상기 절연층 사이 및 상기 더미 패턴과 상기 절연층 사이에 더미 미세 공간을 형성하는 단계,
    상기 지붕층 위에 덮개막을 형성하는 단계, 및
    상기 기판의 주변 영역 위에 위치하는 상기 덮개막 및 상기 절연막을 제거하는 단계를 포함하는 표시 장치의 제조 방법.
  12. 제11 항에 있어서,
    상기 절연층을 패터닝하여 상기 더미 미세 공간의 적어도 일부를 노출시키는 주입구를 형성하는 단계를 더 포함하고,
    상기 주입구는 상기 패드 보조 부재 및 상기 더미 패턴과 중첩하는 표시 장치의 제조 방법.
  13. 제11 항에 있어서,
    상기 더미 패턴은 상기 패드 보조 부재 및 상기 제1 전극과 동일한 층에 위치하고, 동일한 물질로 이루어지고,
    상기 더미 패턴은 인듐-주석 산화물 또는 인듐-아연 산화물로 이루어지는 표시 장치의 제조 방법.
  14. 제11 항에 있어서,
    상기 패드 및 상기 패드 보조 부재는 제1 방향을 따라 연장되어 있고,
    상기 더미 패턴은 상기 제1 방향을 따라 상기 패드 보조 부재와 인접하는 제1 더미 패턴을 포함하는 표시 장치의 제조 방법.
  15. 제14 항에 있어서,
    상기 더미 패턴의 폭은 20㎛ 이상인 표시 장치의 제조 방법.
  16. 제14 항에 있어서,
    상기 더미 패턴은 플로팅되어 있는 표시 장치의 제조 방법.
  17. 제14 항에 있어서,
    상기 더미 패턴은 평면 상에서 원형 또는 다각형으로 이루어지는 표시 장치의 제조 방법.
  18. 제14 항에 있어서,
    상기 더미 패턴은 상기 제1 방향에 대해 수직인 제2 방향을 따라 상기 패드 보조 부재와 인접하는 제2 더미 패턴을 더 포함하는 표시 장치의 제조 방법.
  19. 제18 항에 있어서,
    상기 기판의 주변 영역 위에 복수의 패드가 위치하고, 상기 제2 더미 패턴은 상기 복수의 패드 중 인접한 두 개의 패드 사이에 위치하는 표시 장치의 제조 방법.
  20. 제11 항에 있어서,
    상기 패드 보조 부재와 상기 더미 패턴은 일체형으로 이루어지는 표시 장치의 제조 방법.
KR1020160104285A 2016-08-17 2016-08-17 표시 장치 및 그 제조 방법 KR102650552B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160104285A KR102650552B1 (ko) 2016-08-17 2016-08-17 표시 장치 및 그 제조 방법
US15/470,418 US20180053787A1 (en) 2016-08-17 2017-03-27 Display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160104285A KR102650552B1 (ko) 2016-08-17 2016-08-17 표시 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20180020348A true KR20180020348A (ko) 2018-02-28
KR102650552B1 KR102650552B1 (ko) 2024-03-22

Family

ID=61192119

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160104285A KR102650552B1 (ko) 2016-08-17 2016-08-17 표시 장치 및 그 제조 방법

Country Status (2)

Country Link
US (1) US20180053787A1 (ko)
KR (1) KR102650552B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI706194B (zh) * 2019-09-06 2020-10-01 友達光電股份有限公司 液晶面板及其製作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030057141A (ko) * 2001-12-28 2003-07-04 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR20050002243A (ko) * 2003-06-30 2005-01-07 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR20140089015A (ko) * 2012-12-31 2014-07-14 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030057141A (ko) * 2001-12-28 2003-07-04 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR20050002243A (ko) * 2003-06-30 2005-01-07 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR20140089015A (ko) * 2012-12-31 2014-07-14 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Also Published As

Publication number Publication date
US20180053787A1 (en) 2018-02-22
KR102650552B1 (ko) 2024-03-22

Similar Documents

Publication Publication Date Title
US9482917B2 (en) Display device and manufacturing method thereof
US9291841B2 (en) Display device and method of manufacturing the same
US9595549B2 (en) Display device comprising a plurality of microcavities and an encapsulation layer that seals the plurality of microcavities and method of manufacturing the same
EP3012684B1 (en) Liquid crystal display
KR20150097897A (ko) 표시 장치
KR20140141364A (ko) 표시 장치 및 그 제조 방법
KR101682079B1 (ko) 표시 장치 및 그 제조 방법
JP2016128906A (ja) 液晶表示装置及びその製造方法
KR20150000215A (ko) 표시 장치 및 그 제조 방법
JP2015135466A (ja) 表示装置及びその製造方法
KR20160014847A (ko) 액정 표시 장치 및 그 제조 방법
KR20170085622A (ko) 표시 장치 및 그 제조 방법
KR102650552B1 (ko) 표시 장치 및 그 제조 방법
US9851595B2 (en) Display device and manufacturing method thereof
KR101676771B1 (ko) 표시 장치 및 그 제조 방법
KR20150122898A (ko) 표시 장치 및 이의 제조 방법
KR20160002449A (ko) 표시 장치 및 그 제조 방법
US20150168786A1 (en) Display device and manufacturing method thereof
KR20170070367A (ko) 표시 장치 및 그 제조 방법
KR20160047649A (ko) 표시 장치 및 그 제조 방법
KR20160122933A (ko) 표시 장치 및 그 제조 방법
US9709857B2 (en) Display device and manufacturing method thereof
KR20150050997A (ko) 표시 장치 및 그 제조 방법
US20160202567A1 (en) Liquid crystal display device
KR20160084551A (ko) 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant