KR20180016657A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20180016657A
KR20180016657A KR1020160099250A KR20160099250A KR20180016657A KR 20180016657 A KR20180016657 A KR 20180016657A KR 1020160099250 A KR1020160099250 A KR 1020160099250A KR 20160099250 A KR20160099250 A KR 20160099250A KR 20180016657 A KR20180016657 A KR 20180016657A
Authority
KR
South Korea
Prior art keywords
signal
addressing signal
sensing
output
input
Prior art date
Application number
KR1020160099250A
Other languages
English (en)
Other versions
KR102482334B1 (ko
Inventor
박세혁
김종수
박근정
송명섭
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160099250A priority Critical patent/KR102482334B1/ko
Publication of KR20180016657A publication Critical patent/KR20180016657A/ko
Application granted granted Critical
Publication of KR102482334B1 publication Critical patent/KR102482334B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

표시 장치는 복수의 화소들을 포함하는 표시 패널, 표시 구간들에서 화소들에 스캔 신호를 제공하는 스캔 구동부, 표시 구간들에서 화소들에 데이터 신호를 제공하는 데이터 구동부, 서로 직렬로 연결되는 복수의 구동칩들을 포함하고 센싱 구간들에서 복수의 센싱 제어 라인들을 통해 화소들에 센싱 제어 신호를 제공하는 센싱 구동부, 및 센싱 구간들에서 화소들의 특성을 측정하는 리드아웃 회로를 포함한다. 구동칩들 각각은 입력 어드레싱 신호로서 초기 어드레싱 신호 또는 이전 구동칩의 출력 어드레싱 신호를 수신하고, 입력 어드레싱 신호의 펄스 개수에 기초하여 어드레스를 설정하며, 입력 어드레싱 신호의 펄스 개수를 증가시킴으로써 출력 어드레싱 신호를 생성한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로, 보다 상세하게는 복수의 구동칩들을 포함하는 표시 장치에 관한 것이다.
유기 발광 다이오드는 양극으로부터 제공되는 정공들과 음극으로부터 제공되는 전자들이 양극 및 음극 사이의 발광층에서 결합하여 발광한다. 유기 발광 다이오드를 사용하면, 시야각이 넓고, 응답속도가 빠르며, 두께가 얇고, 전력소모가 낮은 표시 장치를 구현할 수 있다.
유기 발광 표시 장치는 화소의 특성(예를 들어, 구동 트랜지스터의 문턱 전압 또는 이동도)을 측정하는 리드아웃 회로들을 구비함으로써 화소의 편차 또는 화소의 열화를 보상할 수 있다. 하지만, 센싱 제어 라인들을 따라 순차적으로 측정하는 경우, 센싱 구간에서 화소에 인가되는 신호들에 의해 표시 품질이 저하되는 문제점이 있다.
본 발명의 일 목적은 복수의 구동칩들을 어드레싱할 수 있는 표시 장치를 제공하는 것이다.
다만, 본 발명의 목적은 상기 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는 복수의 화소들을 포함하는 표시 패널, 표시 구간들에서 상기 화소들에 스캔 신호를 제공하는 스캔 구동부, 상기 표시 구간들에서 상기 화소들에 데이터 신호를 제공하는 데이터 구동부, 서로 직렬로 연결되는 복수의 구동칩들을 포함하고 센싱 구간들에서 복수의 센싱 제어 라인들을 통해 상기 화소들에 센싱 제어 신호를 제공하는 센싱 구동부, 및 상기 센싱 구간들에서 상기 화소들의 특성을 측정하는 리드아웃 회로를 포함할 수 있다. 상기 구동칩들 각각은 입력 어드레싱 신호로서 초기 어드레싱 신호 또는 이전 구동칩의 출력 어드레싱 신호를 수신하고, 상기 입력 어드레싱 신호의 펄스 개수에 기초하여 어드레스를 설정하며, 상기 입력 어드레싱 신호의 펄스 개수를 증가시킴으로써 출력 어드레싱 신호를 생성할 수 있다.
일 실시예에 의하면, 상기 구동칩들 각각은 상기 입력 어드레싱 신호의 상기 펄스 개수를 산출하는 펄스 카운터, 상기 어드레스를 상기 입력 어드레싱 신호의 상기 펄스 개수로 설정하는 어드레스 설정부, 상기 입력 어드레싱 신호의 상기 펄스 개수를 증가시킴으로써 상기 출력 어드레싱 신호를 생성하는 펄스 추가부, 및 상기 어드레스에 기초하여 복수의 센싱 제어 라인들 중 적어도 하나에 상기 센싱 제어 신호를 제공하는 센싱 제어 신호 제공부를 포함할 수 있다.
일 실시예에 의하면, 상기 펄스 카운터는 상기 입력 어드레싱 신호를 인에이블 신호로서 수신하며, 클럭 신호 및 상기 인에이블 신호에 기초하여 입력 데이터를 래치하는 제1 래치부, 및 상기 제1 래치부의 출력 데이터를 증가시킴으로써 상기 제1 래치부의 상기 입력 데이터를 생성하는 가산기를 포함할 수 있다.
일 실시예에 의하면, 상기 펄스 추가부는 클럭 신호에 기초하여 상기 입력 어드레싱 신호를 래치하는 제2 래치부, 및 상기 입력 어드레싱 신호 및 상기 제2 래치부의 출력 데이터에 대한 논리합 연산을 수행하는 논리합 게이트를 포함할 수 있다.
일 실시예에 의하면, 상기 센싱 구간들 각각은 상기 표시 구간들 사이에 위치할 수 있다.
일 실시예에 의하면, 상기 센싱 구동부는 상기 센싱 제어 라인들에 상기 센싱 제어 신호를 비순차적으로 출력할 수 있다.
일 실시예에 의하면, 상기 센싱 구동부는 상기 센싱 제어 라인들에 기 설정된 순서로 상기 센싱 제어 신호를 출력할 수 있다.
일 실시예에 의하면, 상기 센싱 구동부는 상기 센싱 제어 라인들에 랜덤으로 선정된 순서로 상기 센싱 제어 신호를 출력할 수 있다.
일 실시예에 의하면, 상기 센싱 구동부는 상기 센싱 구간들 중 하나에서 상기 센싱 제어 라인들 중 일부에 상기 센싱 제어 신호를 출력할 수 있다.
일 실시예에 의하면, 상기 구동칩들 각각은 상기 어드레스를 저장하는 메모리 장치를 포함할 수 있다.
일 실시예에 의하면, 상기 어드레스는 상기 표시 패널의 초기화 구간에서 상기 메모리 장치에 저장될 수 있다.
일 실시예에 의하면, 상기 구동칩들은 연결 라인을 통해 서로 직렬로 연결되고, 상기 초기화 구간에서 상기 출력 어드레싱 신호를 상기 연결 라인에 출력하며, 상기 표시 패널의 구동 구간에서 상기 연결 라인에 구동 설정 신호를 출력할 수 있다.
본 발명의 다른 목적을 달성하기 위하여, 발명의 실시예들에 따른 표시 장치는 복수의 화소들을 포함하는 표시 패널, 및 상기 화소들에 구동 신호를 제공하고, 서로 직렬로 연결되는 복수의 구동칩들을 포함할 수 있다. 상기 구동칩들 각각은 입력 어드레싱 신호로서 초기 어드레싱 신호 또는 이전 구동칩의 출력 어드레싱 신호를 수신하고, 상기 입력 어드레싱 신호의 펄스 개수에 기초하여 어드레스를 설정하며, 상기 입력 어드레싱 신호의 펄스 개수를 변경함으로써 출력 어드레싱 신호를 생성할 수 있다.
일 실시예에 의하면, 상기 구동칩들 각각은 상기 입력 어드레싱 신호의 상기 펄스 개수를 산출하는 펄스 카운터, 상기 어드레스를 상기 입력 어드레싱 신호의 상기 펄스 개수로 설정하는 어드레스 설정부, 및 상기 입력 어드레싱 신호의 상기 펄스 개수를 증가시킴으로써 상기 출력 어드레싱 신호를 생성하는 펄스 추가부를 포함할 수 있다.
일 실시예에 의하면, 상기 펄스 카운터는 상기 입력 어드레싱 신호를 인에이블 신호로서 수신하며, 클럭 신호 및 상기 인에이블 신호에 기초하여 입력 데이터를 래치하는 제1 래치부, 및 상기 제1 래치부의 출력 데이터를 증가시킴으로써 상기 제1 래치부의 상기 입력 데이터를 생성하는 가산기를 포함할 수 있다.
일 실시예에 의하면, 상기 펄스 추가부는 클럭 신호에 기초하여 상기 입력 어드레싱 신호를 래치하는 제2 래치부, 및 상기 입력 어드레싱 신호 및 상기 제2 래치부의 출력 데이터에 대한 논리합 연산을 수행하는 논리합 게이트를 포함할 수 있다.
일 실시예에 의하면, 상기 구동칩들 각각은 상기 어드레스를 저장하는 메모리 장치를 포함할 수 있다.
일 실시예에 의하면, 상기 어드레스는 상기 표시 패널의 초기화 구간에서 상기 메모리 장치에 저장될 수 있다.
일 실시예에 의하면, 상기 구동칩들은 연결 라인을 통해 서로 직렬로 연결되고, 상기 초기화 구간에서 상기 출력 어드레싱 신호를 상기 연결 라인에 출력하며, 상기 표시 패널의 구동 구간에서 상기 연결 라인에 구동 설정 신호를 출력할 수 있다.
일 실시예에 의하면, 상기 구동칩들 각각은 매 프레임 구간에서 상기 어드레스를 설정할 수 있다.
본 발명의 실시예들에 따른 표시 장치는 직렬로 연결된 복수의 구동칩들을 포함하고, 구동칩들 각각은 입력 어드레싱 신호의 펄스 개수에 기초하여 어드레스를 설정하고 입력 어드레싱 신호의 펄스 개수를 증가하여 다음 구동칩으로 제공함으로써, 구동칩들의 어드레싱을 위해 필요한 회로를 단순하게 구현할 수 있다. 따라서, 상기 표시 장치는 높은 해상도를 가진 경우에도 센싱 제어 신호를 센싱 제어 라인들에 랜덤(또는 비순차) 방식으로 출력할 수 있다.
또한, 표시 장치는 복수의 구동칩들의 어드레싱을 위해 필요한 회로를 단순하게 구현함으로써 영상이 표시되지 않는 데드 스페이스(dead space)의 면적을 줄이고 작은 크기로 구현될 수 있다.
다만, 본 발명의 효과는 상기 효과들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 표시 장치에 포함된 센싱 구동부의 일 예를 나타내는 블록도이다.
도 3은 도 2의 센싱 구동부에 포함된 각 구동칩의 펄스 카운터 및 펄스 추가부의 일 예를 나타내는 도면이다.
도 4는 도 2의 구동칩들의 어드레싱을 위한 신호들을 나타내는 파형도이다.
도 5, 도 6a, 및 도 6b는 표시 구간 및 센싱 구간에서 표시 패널이 구동되는 방법을 설명하기 위한 도면들이다.
도 7은 도 1의 표시 장치에 포함된 화소 및 리드아웃 회로의 일 예를 나타내는 도면이다.
도 8은 본 발명의 다른 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 9는 도 8의 표시 장치에 포함된 구동칩들의 일 예를 나타내는 블록도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들을 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성 요소에 대해서는 동일하거나 유사한 참조 부호를 사용한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 표시 장치(1000)는 표시 패널(100), 스캔 구동부(200), 센싱 구동부(300), 데이터 구동부(400), 및 리드아웃 회로(500), 및 제어부(700)를 포함할 수 있다.
표시 패널(100)은 복수의 화소(PX)들을 포함할 수 있다. 예를 들어, 표시 패널(100)은 스캔 라인들(SL1 내지 SLn) 및 데이터 라인들(DL1 내지 DLm)의 교차부마다 위치되는 n*m 개의 화소(PX)들을 포함할 수 있다.
스캔 구동부(200)는 표시 구간들에서 제1 제어 신호(CTL1)에 기초하여 스캔 라인들(SL1 내지 SLn)을 통해 화소(PX)들에 스캔 신호를 제공할 수 있다.
센싱 구동부(300)는 센싱 구간들에서 제2 제어 신호(CTL2)에 기초하여 센싱 제어 라인들(SC1 내지 SCn)을 통해 화소(PX)들에 센싱 제어 신호를 제공할 수 있다. 센싱 구동부(300)는 서로 직렬로 연결되는 복수의 구동칩들을 포함할 수 있다. 구동칩들 각각은 입력 어드레싱 신호로서 초기 어드레싱 신호 또는 이전 구동칩의 출력 어드레싱 신호를 수신하고, 입력 어드레싱 신호의 펄스 개수에 기초하여 어드레스를 설정하며, 입력 어드레싱 신호의 펄스 개수를 변동시킴으로써 출력 어드레싱 신호를 생성할 수 있다. 구동칩의 구조 및 구동칩의 어드레싱 동작에 대해서는 도 2 내지 도 4를 참조하여 자세히 설명하기로 한다.
데이터 구동부(400)는 표시 구간들에서 제3 제어 신호(CTL3)에 기초하여 데이터 라인들(DL1 내지 DLm)을 통해 화소(PX)들에 데이터 신호를 제공할 수 있다.
리드아웃 회로(500)는 센싱 구간들에서 화소(PX)들의 특성 편차 또는 열화 정도를 측정할 수 있다. 리드아웃 회로(500)는 복수의 리드아웃 라인들(RL1 내지 RLm)을 통해 화소(PX)들에 연결될 수 있다. 예를 들어, 리드아웃 회로(500)는 화소(PX)들에 인가되는 센싱 기준 전압에 따라 화소(PX)들에 흐르는 센싱 전류를 센싱하고, 화소(PX)에 포함된 구동 트랜지스터의 이동도를 측정할 수 있다. 리드아웃 회로(500)는 센싱 전류에 대한 센싱 데이터(SD)를 제어부(700)에 제공할 수 있다.
제어부(700)는 센싱 전류에 대한 센싱 데이터(SD)를 수신할 수 있다. 제어부(700)는 센싱 전류로부터 센싱 전류 변화량을 산출하고, 화소(PX)들의 편차 데이터를 이용하여 화소(PX)들의 특성 편차 또는 열화를 보상할 수 있다. 또한, 제어부(700)는 스캔 구동부(200), 센싱 제어 구동부(300), 및 데이터 구동부(400)를 제어하기 위해 제1 내지 제3 제어 신호들(CTL1 내지 CTL3)를 생성할 수 있다.
따라서, 표시 장치(1000)에서 구동칩들의 어드레싱을 위해 필요한 회로가 단순하게 구현될 수 있으므로, 표시 패널(100)이 높은 해상도를 가진 경우에도, 센싱 구동부(300)는 센싱 제어 신호를 센싱 제어 라인들에 랜덤(또는 비순차) 방식으로 출력할 수 있다. 예를 들어, 비교예 표시 장치에서, 하이 레벨 신호 또는 로우 레벨 신호를 수신하는 복수의 어드레싱 라인을 이용하여 구동칩들에 유일한 어드레스를 부여할 수 있다. 이 경우, 구동칩의 개수가 k일 때 적어도 log2(k)개 이상의 어드레싱 라인이 필요할 수 있다. 즉, 구동칩 개수가 증가함에 따라, 구동칩들의 어드레싱을 위한 라인들의 개수가 증가한다. 반면에, 본 발명은 하나의 라인을 이용하여 구동칩들의 어드레싱을 수행할 수 있으므로, 회로를 단순화하고 비표시 영역의 크기를 줄일 수 있다.
도 2는 도 1의 표시 장치에 포함된 센싱 구동부의 일 예를 나타내는 블록도이다. 도 3은 도 2의 센싱 구동부에 포함된 각 구동칩의 펄스 카운터 및 펄스 추가부의 일 예를 나타내는 도면이다.
도 2 및 도 3을 참조하면, 센싱 구동부(300)는 연결 라인을 통해 서로 직렬로 연결되는 제1 내지 제i 구동칩들(IC1 내지 IC(i))을 포함할 수 있다. 제j(단, j는 1과 i 사이의 정수) 구동칩(IC(j))은 펄스 카운터(310-j), 펄스 추가부(320-j), 어드레스 설정부(330-j), 및 센싱 제어 신호 제공부(340-j)를 포함할 수 있다. 제1 내지 제i 구동칩들(IC1 내지 IC(i))은 각각에 연결된 센싱 제어 라인들에 센싱 제어 신호를 출력할 수 있다. 제1 구동칩(IC1)은 제1 내지 제k (단, k는 1이상의 정수) 센싱 제어 라인들(SC1 내지 SCk)에 센싱 제어 신호를 출력할 수 있다. 제2 구동칩(IC2)은 제(k+1) 내지 제(2k) 센싱 제어 라인들(SC(k+1) 내지 SC(2k))에 센싱 제어 신호를 출력할 수 있다. 제i 구동칩(IC(i))은 제(ik-k+1) 내지 제(n) 센싱 제어 라인들(SC(ik-k+1) 내지 SCn))에 센싱 제어 신호를 출력할 수 있다. 예를 들어, 각 구동칩이 최대 250개의 센싱 제어 라인들에 연결되고, 표시 패널이 4096개의 센싱 제어 라인들을 포함하는 경우(즉, n = 4096), 9개의 구동칩을 이용하여 센싱 제어 신호를 화소들에 제공할 수 있다.
펄스 카운터(310-j)는 입력 어드레싱 신호의 펄스 개수를 산출할 수 있다. 여기서, 입력 어드레싱 신호는 초기 어드레싱 신호(PL_ST) 또는 이전 구동칩(IC(j-1))의 출력 어드레싱 신호(PL(j-1))일 수 있다. 예를 들어, 제1 구동칩(IC1)의 펄스 카운터(310-1)는 입력 어드레싱 신호로서 초기 어드레싱 신호(PL_ST)를 수신하고, 초기 어드레싱 신호(PL_ST)의 펄스 개수를 산출할 수 있다. 나머지 구동칩(ICj)의 펄스 카운터(310-j)는 입력 어드레싱 신호로서 이전 구동칩(IC(j-1))의 출력 어드레싱 신호(PL(j-1))를 수신하고, 이전 구동칩(IC(j-1))의 출력 어드레싱 신호(PL(j-1))의 펄스 개수를 산출할 수 있다.
일 실시예에서, 도 3에 도시된 바와 같이, 펄스 카운터(310-j)는 제1 래치부(312-j) 및 가산기(311-j)를 포함할 수 있다.
제1 래치부(312-j)는 입력 어드레싱 신호(PL_ST 또는 PL(j-1))를 인에이블 신호로서 수신하며, 클럭 신호(CK) 및 인에이블 신호에 기초하여 입력 데이터를 래치할 수 있다. 예를 들어, 제1 래치부(312-j)는 가산기(311-j)의 출력 신호(C[0-4])을 D 입력 신호로서 수신하고, 클럭 신호(CK) 및 입력 어드레싱 신호(PL_ST 또는 PL(j-1))를 인에이블 신호로서 수신하며, 클럭 신호(CK) 및 입력 어드레싱 신호(PL_ST 또는 PL(j-1))에 기초하여 D 입력 신호를 래치함으로써 Q 출력 신호를 생성하는 D 래치를 포함할 수 있다.
가산기(311-j)는 제1 래치부(312-j)의 출력 데이터(A[0-4])를 증가시킴으로써 제1 래치부(312-j)의 입력 데이터를 생성할 수 있다. 즉, 가산기(311-j)는 제1 래치부(312-j)의 출력 데이터(A[0-4])와 가산값(B[0-4])을 더한값을 출력 신호[C[0-4]]로서 제1 래치부(311-j)에 제공할 수 있다. 예를 들어, 가산값(B[0-4])은 1로 설정되고, 인에이블 신호에 펄스가 입력될 때마다 1씩 증가됨으로써, 펄스 카운터(310-j)는 입력 어드레싱 신호의 펄스 개수(ICNT[0-4]) 또는 펄스 개수에 상응하는 데이터를 출력할 수 있다. 일 실시예에서, 제1 래치부(312-j)의 D 래치는 클럭 신호(CK)와 동기하여 Q 출력 신호를 리셋(reset) (예를 들어, 0으로 설정)하는 리셋 신호를 더 수신할 수 있다. 예를 들어, 리셋 신호는 표시 구간들에서 활성화되고, 센싱 구간에서 비활성화될 수 있다.
펄스 추가부(320-j)는 입력 어드레싱 신호의 펄스 개수를 증가시킴으로써 출력 어드레싱 신호(PL(j))를 생성할 수 있다. 예를 들어, 펄스 추가부(320-j)는 입력 어드레싱 신호의 마지막 펄스 이후 펄스를 추가함으로써 출력 어드레싱 신호(PL(j))를 생성하고, 출력 어드레싱 신호(PL(j))를 다음 구동칩(IC(j+1))에 제공할 수 있다.
일 실시예에서, 도 3에 도시된 바와 같이, 펄스 추가부(320-j)는 제2 래치부(321-j) 및 논리합 게이트(322-j)를 포함할 수 있다.
제2 래치부(321-j)는 클럭 신호(CK)에 기초하여 입력 어드레싱 신호(즉, 초기 어드레싱 신호(PL_ST) 또는 이전 구동칩(IC(j-1))의 출력 어드레싱 신호(PL(j-1)))를 래치할 수 있다. 예를 들어, 제2 래치부(321-j)는 입력 어드레싱 신호(PL_ST 또는 PL(j-1))를 D 입력 신호로서 수신하고, 클럭 신호(CK)에 기초하여 D 입력 신호를 래치함으로써 Q 출력 신호를 생성하는 D 래치를 포함할 수 있다. 일 실시예에서, 제2 래치부(321-j)의 D 래치는 클럭 신호(CK)와 동기하여 Q 출력 신호를 리셋(reset) (예를 들어, 0으로 설정)하는 리셋 신호를 더 수신할 수 있다.
논리합 게이트(322-j)는 입력 어드레싱 신호(PL_ST 또는 PL(j-1)) 및 제2 래치부(321-j)의 출력 데이터에 대한 논리합 연산을 수행할 수 있다. 이에 따라, 논리합 게이트(322-j)는 입력 어드레싱 신호(PL_ST 또는 PL(j-1)) 에 하나의 펄스가 추가된 출력 어드레싱 신호(PL(j))를 생성할 수 있다. 논리합 게이트(322-j)는 출력 어드레싱 신호(PL(j))를 다음 구동칩(IC(j+1))에 제공할 수 있다.
어드레스 설정부(330-j)는 어드레스(ADR(j))를 입력 어드레싱 신호의 펄스 개수(ICNT(j))로 설정할 수 있다. 일 실시예에서, 어드레스 설정부(330-j)는 어드레스(ADR(j))를 메모리 장치(335-j)에 저장할 수 있다. 예를 들어, 어드레스 설정부(330-j)는 구동칩들이 어드레싱 동작을 반복적으로 수행하지 않도록 표시 패널이 초기화되는 표시 패널의 초기화 구간에서 어드레스를 메모리 장치(335-j)에 저장할 수 있다. 이에 따라, 구동칩들은 초기화 구간에서 출력 어드레싱 신호(PL(j))를 연결 라인에 출력하며, 표시 패널의 구동 구간에서 구동 설정 신호를 연결 라인에 출력할 수 있다. 여기서, 구동 설정 신호는 복수의 구동칩들(IC1 내지 IC(i))을 이용하여 표시 장치를 구동하기 위한 다양한 설정 신호(예를 들어, 구동 주파수 정보, 동기화 신호, 등)일 수 있다. 따라서, 구동칩들(IC1 내지 IC(i))은 하나의 라인을 통해 어드레싱 동작을 위한 신호뿐만 아니라 구동 설정 신호를 공유함으로써, 회로를 단순화하고 비표시 영역의 크기를 줄일 수 있다.
센싱 제어 신호 제공부(340-j)는 어드레스(ADR(j))에 기초하여 연결된 센싱 제어 라인들 중 적어도 하나에 센싱 제어 신호를 제공할 수 있다. 예를 들어, 센싱 제어 신호 제공부(340-j)는 제어부로부터 구동 제어 신호(DCS)를 수신하고, 어드레스(ADR(j))가 구동 제어 신호(DCS)의 어드레스 정보에 상응하는 경우, 연결된 센싱 제어 라인들(SC1 내지 SCk) 중 구동 제어 신호(DCS)의 라인 정보에 대응하는 하나에 센싱 제어 신호를 출력할 수 있다.
비록, 상기에서는 어드레스 설정부가 어드레스를 입력 어드레싱 신호의 펄스 개수로 설정하였으나, 이에 한정되지 않는다. 예를 들어, 어드레스 설정부는 어드레스를 증가된 펄스 개수로 설정하거나 입력 어드레싱 신호의 펄스 개수에 대응하는 값으로 설정할 수 있다.
도 4는 도 2의 구동칩들의 어드레싱을 위한 신호들을 나타내는 파형도이다.
도 2 및 도 4를 참조하면, 서로 직렬로 연결되는 복수의 구동칩들은 구동칩을 통과할 때마다 출력 어드레싱 신호의 펄스의 개수를 하나씩 증가시킬 수 있다. 이에 따라, 구동칩은 입력 어드레싱 신호의 펄스 개수에 기초하여 어드레스로 설정할 수 있다.
구체적으로, 제1 구동칩(IC1)은 입력 어드레싱 신호로서 하나의 펄스를 포함하는 초기 어드레싱 신호(PL_ST)를 수신할 수 있다. 제1 구동칩(IC1)은 초기 어드레싱 신호(PL_ST)의 펄스 개수(즉, 1)에 대응하는 어드레스를 설정하고, 초기 어드레싱 신호(PL_ST)에 하나의 펄스를 추가한 제1 출력 어드레싱 신호(PL1)를 출력할 수 있다.
제2 구동칩(IC2)은 입력 어드레싱 신호로서 제1 구동칩(IC1)의 제1 출력 어드레싱 신호(PL1)를 수신할 수 있다. 제2 구동칩(IC2)은 제1 출력 어드레싱 신호(PL1)의 펄스 개수(즉, 2)에 대응하는 어드레스를 설정하고, 제1 출력 어드레싱 신호(PL1)에 하나의 펄스를 추가한 제2 출력 어드레싱 신호(PL2)를 출력할 수 있다.
또한, 제(i) 구동칩(IC(i))은 입력 어드레싱 신호로서 제(i-1) 구동칩(IC(i-1))의 제1 출력 어드레싱 신호(PL(i-1))를 수신할 수 있다. 제(i) 구동칩(IC(i))은 제(i-1) 출력 어드레싱 신호(PL(i-1))의 펄스 개수(즉, i)에 대응하는 어드레스를 설정할 수 있다.
비록, 도 4에서는 구동칩을 통과할 때마다 펄스의 개수가 1씩 증가하는 것으로 설명하였으나, 구동칩을 통과할 때마다 펄스의 개수가 변경되는 다양한 방법으로 구현될 수 있다. 일 예에서, 구동칩을 통과할 때마다 펄스의 개수는 2씩 증가할 수 있다. 다른 예에서, 구동칩을 통과할 때마다 펄스의 개수는 1씩 감소할 수 있다.
도 5, 도 6a, 및 도 6b는 표시 구간 및 센싱 구간에서 표시 패널이 구동되는 방법을 설명하기 위한 도면들이다.
도 5, 도 6a, 및 도 6b를 참조하면, 하나의 프레임 구간(FRAME1, FRAME2)은 표시 구간(DP1, DP2) 및 센싱 구간(SEN1, SEN2)을 포함할 수 있다. 예를 들어, 제1 센싱 구간(SEN1)은 제1 표시 구간(DP1) 및 제2 표시 구간(DP2) 사이에 위치할 수 있다. 이에 따라, 센싱 구간(SEN1, SEN2)에서 화소에 인가되는 신호들에 의해 표시 품질이 낮아지는 현상을 개선하기 위해, 센싱 구간(SEN1, SEN2)에서 센싱 구동 회로는 센싱 제어 신호를 센싱 제어 라인들에 비순차적으로 출력할 수 있다.
도 6a에 도시된 바와 같이, 표시 구간(DP1, DP2)에서, 스캔 구동부는 스캔 신호를 제1 내지 제n 스캔 라인들(SL1 내지 SLn)에 순차적으로 출력할 수 있다. 이에 따라, 데이터 구동부로부터 제공되는 데이터 신호가 화소에 충전되고, 화소는 데이터 신호에 상응하는 빛을 발광할 수 있다.
도 6b에 도시된 바와 같이, 센싱 구간(SEN1, SEN2)에서, 센싱 제어 구동부는 센싱 제어 신호를 제1 내지 제n 센싱 제어 라인들(SC1 내지 SCn) 중 일부에 비순차적으로 출력할 수 있다. 즉, 표시 품질이 저하되지 않도록 하나의 센싱 구간에서 신호를 제1 내지 제n 센싱 제어 라인들(SC1 내지 SCn) 중 일부에 연결된 화소의 특성을 측정할 수 있다. 이 때, 센싱 제어 신호를 제1 내지 제n 센싱 제어 라인들(SC1 내지 SCn) 중 일부에 비순차적으로 출력함으로써 사용자에게 시인될 수 있는 줄무늬 현상을 개선할 수 있다. 일 실시예에서, 센싱 구동부는 센싱 제어 라인들에 기 설정된 순서로 센싱 제어 신호를 출력할 수 있다. 즉, 복수의 센싱 구간들에 거쳐 기 설정된 순서대로 제1 내지 제n 센싱 제어 라인들(SC1 내지 SCn)에 센싱 제어 신호를 출력할 수 있다. 예를 들어, 도 6b와 같이, 센싱 구동부는 하나의 센싱 구간에서 제a 센싱 제어 라인, 제c 센싱 제어 라인, 제b 센싱 제어 라인, 제d 센싱 제어 라인, ...의 순서로 센싱 제어 신호를 출력할 수 있다. 다른 실시예에서, 센싱 구동부는 센싱 제어 라인들에 랜덤으로 선정된 순서로 센싱 제어 신호를 출력할 수 있다.
도 7은 도 1의 표시 장치에 포함된 화소 및 리드아웃 회로의 일 예를 나타내는 도면이다.
도 7을 참조하면, 화소(PX)는 스위칭 트랜지스터(M1), 저장 커패시터(Cst), 구동 트랜지스터(M2), 유기 발광 다이오드(OLED) 및 센싱 트랜지스터(M3)를 포함할 수 있다. 화소(PX)는 데이터 라인(DL) 및 리드아웃 라인(RL)에 연결될 수 있다.
스위칭 트랜지스터(M1)는 데이터 라인(DL)과 제2 노드(ND2) 사이에 연결되고, 스캔 신호에 응답하여 턴-온될 수 있다. 저장 커패시터(Cst)는 제1 전원 전압(ELVDD)과 제2 노드(ND2) 사이에 연결될 수 있다. 스위칭 트랜지스터(M1)가 턴-온될 때, 저장 커패시터(Cst)는 데이터 라인(DL)을 통해 공급되는 데이터 신호에 대응하는 전압을 충전할 수 있다. 구동 트랜지스터(M2)는 저장 커패시터(Cst)에 충전된 전압에 대응하는 구동 전류를 유기 발광 다이오드(OLED)에 제공할 수 있다. 유기 발광 다이오드(OLED)는 제1 노드(ND1)와 제2 전원 전압(ELVSS) 사이에 연결되고, 제1 노드(ND1)와 제2 전원 전압(ELVSS) 사이에 흐르는 구동 전류에 대응하는 휘도로 발광할 수 있다. 센싱 트랜지스터(M3)는 리드아웃 라인(RL)과 제1 노드(ND1) 사이에 연결되고, 센싱 제어 신호에 응답하여 턴-온될 수 있다.
일 실시예에서, 화소(PX)는 제2 스위치(SW2)와 제3 스위치(SW3)를 더 포함할 수 있다. 제2 스위치(SW2)는 구동 트랜지스터(M2)와 제1 노드(ND1) 사이에 연결될 수 있다. 제3 스위치(SW3)는 제1 노드(ND1)와 유기 발광 다이오드(OLED) 사이에 연결될 수 있다. 센싱 구간에서, 제2 스위치(SW2)는 턴-온 되고, 제3 스위치(SW3)는 턴-오프될 수 있다. 이 경우, 제1 전원 전압(ELVDD)과 리드아웃 회로(500) 사이에 전류 이동 경로가 형성되고, 리드아웃 라인(RL)에는 센싱 전류(IS)가 흐를 수 있다.
리드아웃 회로(500)는 적분기(510) 및 변환기(520)를 포함할 수 있다.
적분기(510)는 센싱 구간 동안 리드아웃 라인(RL)을 통해 화소(PX)로부터 공급되는 센싱 전류(IS)를 적분할 수 있다. 적분기(510)는 증폭기(AMP) 및 제2 커패시터(C2)를 포함할 수 있다. 증폭기(AMP)는 리드아웃 라인(RL)에 연결되는 제1 입력 단자, 센싱 기준 전압(VSET)을 수신하는 제2 입력 단자, 및 변환기(520)에 연결되는 출력 단자를 포함할 수 있다. 제2 커패시터(C2)는 증폭기(AMP)의 제1 입력 단자와 증폭기(AMP)의 출력 단자 사이에 연결될 수 있다. 일 실시예에서, 적분기(510)는 증폭기(AMP)의 제1 입력 단자와 증폭기(AMP)의 출력 단자 사이에 연결되는 제1 스위치(SW1)를 더 포함할 수 있다. 제1 스위치(SW1)는 리셋 구간동안 턴-온될 수 있다. 제1 스위치(SW1)는 리셋 구간동안 적분기(510)를 리셋할 수 있다. 즉, 제1 스위치(SW1)는 리셋 구간동안 제2 커패시터(C2)에 충전된 전압을 방전시킬 수 있다.
일 실시예에서, 리드아웃 회로(500)는 적분기(510)의 출력 전압(VOUT)을 일시적으로 저장하는 제1 커패시터(C1)를 더 포함할 수 있다. 제1 커패시터(C1)는 증폭기(AMP)의 출력 단자와 접지 전압 사이에 연결되고, 제1 센싱 구간 또는 제2 센싱 구간 동안 출력 전압(VOUT)을 일시적으로 저장할 수 있다.
변환기(520)는 적분기(510)의 출력 전압(VOUT)에 기초하여 센싱 데이터(SD)를 생성할 수 있다. 예를 들어, 변환기(520)는 적분기(510)의 출력 전압(Vout)을 설정 전압(또는, 센싱 기준 전압(VSET))과 비교하는 비교기를 포함할 수 있다.
비록, 도 7에서는 구동 트랜지스터(M2)의 이동도를 측정하기 위한 화소(PX) 및 리드아웃 회로(500)의 일 예를 도시하였으나, 화소 및 리드아웃 회로는 화소 또는 유기 발광 다이오드의 특성 또는 열화를 측정하기 위한 다양한 구조를 가질 수 있다.
도 8은 본 발명의 다른 실시예에 따른 표시 장치를 나타내는 블록도이다. 도 9는 도 8의 표시 장치에 포함된 구동칩들의 일 예를 나타내는 블록도이다.
도 8 및 도 9를 참조하면, 표시 장치(2000)는 표시 패널(800), 및 복수의 구동칩들(900-1 내지 900-i)을 포함할 수 있다. 여기서,
표시 패널(800)은 복수의 화소들을 포함할 수 있다. 표시 패널(800)은 복수의 표시 영역들(850-1 내지 850-i)로 구분될 수 있다. 표시 영역들(850-1 내지 850-i)은 구동칩들(900-1 내지 900-i)과 각각 대응할 수 있다. 표시 영역들(850-1 내지 850-i)은 구동칩들(900-1 내지 900-i)에 복수의 구동 라인들을 통해 각각 연결될 수 있다.
구동칩들(900-1 내지 900-i)은 화소들에 구동 신호를 제공하고, 서로 직렬로 연결될 수 있다. 예를 들어, 구동칩들(900-1 내지 900-i) 각각은 제어부와 구동부가 하나로 통합된 구조를 가질 수 있으며, 상응하는 표시 영역의 화소들에 데이터 신호를 제공할 수 있다. 구동칩들(900-1 내지 900-i) 각각은 입력 어드레싱 신호로서 초기 어드레싱 신호(PL_ST) 또는 이전 구동칩의 출력 어드레싱 신호를 수신하고, 입력 어드레싱 신호의 펄스 개수에 기초하여 어드레스를 설정하며, 입력 어드레싱 신호의 펄스 개수를 변경함으로써 출력 어드레싱 신호를 생성할 수 있다. 일 실시예에서, 구동칩들(900-1 내지 900-i)은 입력 어드레싱 신호의 펄스 개수를 기 지정된 개수(예를 들어, 1)만큼 증가시킴으로써 출력 어드레싱 신호를 생성할 수 있다. 다른 실시예에서, 구동칩들(900-1 내지 900-i)은 입력 어드레싱 신호의 펄스 개수를 기 지정된 개수(예를 들어, 1)만큼 감소시킴으로써 출력 어드레싱 신호를 생성할 수 있다.
도 9에 도시된 바와 같이, 제j(여기서, j는 1과 i 사이의 정수) 구동칩(900-j)은 펄스 카운터(910-j), 펄스 추가부(920-j), 어드레스 설정부(930-j), 및 데이터 신호 제공부(940-j)를 포함할 수 있다.
펄스 카운터(910-j)는 입력 어드레싱 신호의 펄스 개수를 산출할 수 있다. 입력 어드레싱 신호는 초기 어드레싱 신호(PL_ST) 또는 이전 구동칩(900-(j-1))의 출력 어드레싱 신호(PL(j-1))일 수 있다. 일 실시예에서, 펄스 카운터(910-j)는 입력 어드레싱 신호를 인에이블 신호로서 수신하며, 클럭 신호 및 인에이블 신호에 기초하여 입력 데이터를 래치하는 제1 래치부, 및 제1 래치부의 출력 데이터를 증가시킴으로써 제1 래치부의 입력 데이터를 생성하는 가산기를 포함할 수 있다. 다만, 제1 래치부 및 가산기를 포함하는 펄스 카운터의 구조에 대해서는 상술한 바 있으므로, 그에 대한 중복되는 설명은 생략하기로 한다.
펄스 추가부(920-j)는 입력 어드레싱 신호의 펄스 개수를 증가시킴으로써 출력 어드레싱 신호를 생성할 수 있다. 일 실시예에서, 펄스 추가부(920-j)는 클럭 신호에 기초하여 입력 어드레싱 신호를 래치하는 제2 래치부, 및 입력 어드레싱 신호 및 제2 래치부의 출력 데이터에 대한 논리합 연산을 수행하는 논리합 게이트를 포함할 수 있다. 다만, 제2 래치부 및 논리합 게이트를 포함하는 펄스 추가부의 구조에 대해서는 상술한 바 있으므로, 그에 대한 중복되는 설명은 생략하기로 한다.
어드레스 설정부(930-j)는 어드레스를 입력 어드레싱 신호의 펄스 개수로 설정할 수 있다. 일 실시예에서, 어드레스 설정부(330-j)는 어드레스를 메모리 장치에 저장할 수 있다. 예를 들어, 어드레스 설정부(930-j)는 구동칩들(900-1 내지 900-i)이 어드레싱 동작을 반복적으로 수행하지 않도록 표시 패널(800)이 초기화되는 표시 패널(800)의 초기화 구간에서 어드레스를 메모리 장치에 저장할 수 있다. 이에 따라, 구동칩들(900-1 내지 900-i)은 초기화 구간에서 출력 어드레싱 신호를 연결 라인에 출력하며, 표시 패널(800)의 구동 구간에서 구동 설정 신호를 연결 라인에 출력할 수 있다. 여기서, 구동 설정 신호는 복수의 구동칩들(900-1 내지 900-i)을 이용하여 표시 장치(2000)를 구동하기 위한 다양한 설정 신호(예를 들어, 구동 주파수 정보, 동기 신호, 등)일 수 있다. 따라서, 구동칩들(900-1 내지 900-i)은 하나의 라인을 통해 어드레싱 동작을 위한 신호뿐만 아니라 구동 설정 신호를 공유함으로써, 회로를 단순화하고 비표시 영역의 크기를 줄일 수 있다. 다른 실시예에서, 매 프레임 구간에서 입력 어드레싱 신호의 펄스 개수가 산출되고, 어드레스 설정부(930-j)는 어드레스를 입력 어드레싱 신호의 펄스 개수로 설정할 수 있다. 이 경우, 어드레스를 저장하기 위한 추가적인 메모리가 필요하지 않으므로, 제조 비용이 절감될 수 있다.
데이터 신호 제공부(940-j)는 어드레스에 기초하여 화소들에 데이터 신호를 제공할 수 있다. 예를 들어, 데이터 신호 제공부(940-j)는 어드레스 상응하는 신호를 수신하는 경우, 연결된 데이터 라인들(예를 들어, DL(k(j-1)+1) 내지 DL(jk))에 데이터 신호를 출력할 수 있다.
이상, 본 발명의 실시예들에 따른 표시 장치에 대하여 도면을 참조하여 설명하였지만, 상기 설명은 예시적인 것으로서 본 발명의 기술적 사상을 벗어나지 않는 범위에서 해당 기술 분야에서 통상의 지식을 가진 자에 의하여 수정 및 변경될 수 있을 것이다. 예를 들어, 상기에서는 표시 장치가 유기 발광 표시 장치인 것으로 설명하였으나, 표시 장치의 종류는 이에 한정되는 것이 아니다.
본 발명은 표시 장치를 구비한 전자 기기에 다양하게 적용될 수 있다. 예를 들어, 본 발명은 컴퓨터, 노트북, 휴대폰, 스마트폰, 스마트패드, 피엠피(PMP), 피디에이(PDA), MP3 플레이어, 디지털 카메라, 비디오 캠코더 등에 적용될 수 있다.
상기에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야에서 통상의 지식을 가진 자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
100: 표시 장치 200: 스캔 구동부
300: 센싱 구동부 IC1 내지 IC(i): 구동칩
310-1 내지 310-i: 펄스 카운터
320-1 내지 320-i: 펄스 추가부
330-1 내지 330-i: 어드레스 설정부
340-1 내지 340-i: 센싱 제어 신호 제공부
400: 데이터 구동부 500: 리드아웃 회로
1000: 표시 장치

Claims (20)

  1. 복수의 화소들을 포함하는 표시 패널;
    표시 구간들에서 상기 화소들에 스캔 신호를 제공하는 스캔 구동부;
    상기 표시 구간들에서 상기 화소들에 데이터 신호를 제공하는 데이터 구동부;
    서로 직렬로 연결되는 복수의 구동칩들을 포함하고, 센싱 구간들에서 복수의 센싱 제어 라인들을 통해 상기 화소들에 센싱 제어 신호를 제공하는 센싱 구동부; 및
    상기 센싱 구간들에서 상기 화소들의 특성을 측정하는 리드아웃 회로를 포함하고,
    상기 구동칩들 각각은 입력 어드레싱 신호로서 초기 어드레싱 신호 또는 이전 구동칩의 출력 어드레싱 신호를 수신하고, 상기 입력 어드레싱 신호의 펄스(pulse) 개수에 기초하여 어드레스(address)를 설정하며, 상기 입력 어드레싱 신호의 펄스 개수를 증가시킴으로써 출력 어드레싱 신호를 생성하는 것을 특징으로 하는 표시 장치.
  2. 제1 항에 있어서, 상기 구동칩들 각각은
    상기 입력 어드레싱 신호의 상기 펄스 개수를 산출하는 펄스 카운터;
    상기 어드레스를 상기 입력 어드레싱 신호의 상기 펄스 개수로 설정하는 어드레스 설정부;
    상기 입력 어드레싱 신호의 상기 펄스 개수를 증가시킴으로써 상기 출력 어드레싱 신호를 생성하는 펄스 추가부; 및
    상기 어드레스에 기초하여 복수의 센싱 제어 라인들 중 적어도 하나에 상기 센싱 제어 신호를 제공하는 센싱 제어 신호 제공부를 포함하는 것을 특징으로 하는 표시 장치.
  3. 제2 항에 있어서, 상기 펄스 카운터는
    상기 입력 어드레싱 신호를 인에이블 신호로서 수신하며, 클럭 신호 및 상기 인에이블 신호에 기초하여 입력 데이터를 래치하는 제1 래치부; 및
    상기 제1 래치부의 출력 데이터를 증가시킴으로써 상기 제1 래치부의 상기 입력 데이터를 생성하는 가산기를 포함하는 것을 특징으로 하는 표시 장치.
  4. 제2 항에 있어서, 상기 펄스 추가부는
    클럭 신호에 기초하여 상기 입력 어드레싱 신호를 래치하는 제2 래치부; 및
    상기 입력 어드레싱 신호 및 상기 제2 래치부의 출력 데이터에 대한 논리합 연산을 수행하는 논리합 게이트를 포함하는 것을 특징으로 하는 표시 장치.
  5. 제1 항에 있어서, 상기 센싱 구간들 각각은 상기 표시 구간들 사이에 위치하는 것을 특징으로 하는 표시 장치.
  6. 제1 항에 있어서, 상기 센싱 구동부는 상기 센싱 제어 라인들에 상기 센싱 제어 신호를 비순차적으로 출력하는 것을 특징으로 하는 표시 장치.
  7. 제6 항에 있어서, 상기 센싱 구동부는 상기 센싱 제어 라인들에 기 설정된 순서로 상기 센싱 제어 신호를 출력하는 것을 특징으로 하는 표시 장치.
  8. 제6 항에 있어서, 상기 센싱 구동부는 상기 센싱 제어 라인들에 랜덤으로 선정된 순서로 상기 센싱 제어 신호를 출력하는 것을 특징으로 하는 표시 장치.
  9. 제6 항에 있어서, 상기 센싱 구동부는 상기 센싱 구간들 중 하나에서 상기 센싱 제어 라인들 중 일부에 상기 센싱 제어 신호를 출력하는 것을 특징으로 하는 표시 장치.
  10. 제1 항에 있어서, 상기 구동칩들 각각은 상기 어드레스를 저장하는 메모리 장치를 포함하는 것을 특징으로 하는 표시 장치.
  11. 제10 항에 있어서, 상기 어드레스는 상기 표시 패널의 초기화 구간에서 상기 메모리 장치에 저장되는 것을 특징으로 하는 표시 장치.
  12. 제11 항에 있어서, 상기 구동칩들은 연결 라인을 통해 서로 직렬로 연결되고, 상기 초기화 구간에서 상기 출력 어드레싱 신호를 상기 연결 라인에 출력하며, 상기 표시 패널의 구동 구간에서 상기 연결 라인에 구동 설정 신호를 출력하는 것을 특징으로 하는 표시 장치.
  13. 복수의 화소들을 포함하는 표시 패널; 및
    상기 화소들에 구동 신호를 제공하고, 서로 직렬로 연결되는 복수의 구동칩들을 포함하고,
    상기 구동칩들 각각은 입력 어드레싱 신호로서 초기 어드레싱 신호 또는 이전 구동칩의 출력 어드레싱 신호를 수신하고, 상기 입력 어드레싱 신호의 펄스 개수에 기초하여 어드레스를 설정하며, 상기 입력 어드레싱 신호의 펄스 개수를 변경함으로써 출력 어드레싱 신호를 생성하는 것을 특징으로 하는 표시 장치.
  14. 제13 항에 있어서, 상기 구동칩들 각각은
    상기 입력 어드레싱 신호의 상기 펄스 개수를 산출하는 펄스 카운터;
    상기 어드레스를 상기 입력 어드레싱 신호의 상기 펄스 개수로 설정하는 어드레스 설정부; 및
    상기 입력 어드레싱 신호의 상기 펄스 개수를 증가시킴으로써 상기 출력 어드레싱 신호를 생성하는 펄스 추가부를 포함하는 것을 특징으로 하는 표시 장치.
  15. 제14 항에 있어서, 상기 펄스 카운터는
    상기 입력 어드레싱 신호를 인에이블 신호로서 수신하며, 클럭 신호 및 상기 인에이블 신호에 기초하여 입력 데이터를 래치하는 제1 래치부; 및
    상기 제1 래치부의 출력 데이터를 증가시킴으로써 상기 제1 래치부의 상기 입력 데이터를 생성하는 가산기를 포함하는 것을 특징으로 하는 표시 장치.
  16. 제14 항에 있어서, 상기 펄스 추가부는
    클럭 신호에 기초하여 상기 입력 어드레싱 신호를 래치하는 제2 래치부; 및
    상기 입력 어드레싱 신호 및 상기 제2 래치부의 출력 데이터에 대한 논리합 연산을 수행하는 논리합 게이트를 포함하는 것을 특징으로 하는 표시 장치.
  17. 제13 항에 있어서, 상기 구동칩들 각각은 상기 어드레스를 저장하는 메모리 장치를 포함하는 것을 특징으로 하는 표시 장치.
  18. 제17 항에 있어서, 상기 어드레스는 상기 표시 패널의 초기화 구간에서 상기 메모리 장치에 저장되는 것을 특징으로 하는 표시 장치.
  19. 제18 항에 있어서, 상기 구동칩들은 연결 라인을 통해 서로 직렬로 연결되고, 상기 초기화 구간에서 상기 출력 어드레싱 신호를 상기 연결 라인에 출력하며, 상기 표시 패널의 구동 구간에서 상기 연결 라인에 구동 설정 신호를 출력하는 것을 특징으로 하는 표시 장치.
  20. 제13 항에 있어서, 상기 구동칩들 각각은 매 프레임 구간에서 상기 어드레스를 설정하는 것을 특징으로 하는 표시 장치.
KR1020160099250A 2016-08-04 2016-08-04 표시 장치 KR102482334B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160099250A KR102482334B1 (ko) 2016-08-04 2016-08-04 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160099250A KR102482334B1 (ko) 2016-08-04 2016-08-04 표시 장치

Publications (2)

Publication Number Publication Date
KR20180016657A true KR20180016657A (ko) 2018-02-19
KR102482334B1 KR102482334B1 (ko) 2022-12-29

Family

ID=61387571

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160099250A KR102482334B1 (ko) 2016-08-04 2016-08-04 표시 장치

Country Status (1)

Country Link
KR (1) KR102482334B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109738750A (zh) * 2019-01-08 2019-05-10 京东方科技集团股份有限公司 芯片、芯片组件及其测试方法、显示组件
CN116781666A (zh) * 2023-06-15 2023-09-19 北京显芯科技有限公司 一种地址配置方法、背光控制装置及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080065463A (ko) * 2007-01-09 2008-07-14 삼성전자주식회사 디스플레이장치
KR20110082137A (ko) * 2009-02-09 2011-07-18 유나이티드 루미너스 인터내셔널 (홀딩스) 리미티드 메시 플랫폼상의 발광 다이오드 광 어레이

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080065463A (ko) * 2007-01-09 2008-07-14 삼성전자주식회사 디스플레이장치
KR20110082137A (ko) * 2009-02-09 2011-07-18 유나이티드 루미너스 인터내셔널 (홀딩스) 리미티드 메시 플랫폼상의 발광 다이오드 광 어레이

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109738750A (zh) * 2019-01-08 2019-05-10 京东方科技集团股份有限公司 芯片、芯片组件及其测试方法、显示组件
CN116781666A (zh) * 2023-06-15 2023-09-19 北京显芯科技有限公司 一种地址配置方法、背光控制装置及显示装置
CN116781666B (zh) * 2023-06-15 2024-02-13 北京显芯科技有限公司 一种地址配置方法、背光控制装置及显示装置

Also Published As

Publication number Publication date
KR102482334B1 (ko) 2022-12-29

Similar Documents

Publication Publication Date Title
KR102218479B1 (ko) 센싱 구동 회로 및 이를 포함하는 표시 장치
US11393373B2 (en) Gate drive circuit and drive method thereof, display device and control method thereof
US10565933B2 (en) Pixel circuit, driving method thereof, array substrate, display device
KR102238640B1 (ko) 유기발광다이오드 표시장치
US9934718B2 (en) Electroluminescent display device, system including the same and method of driving the same
WO2018076719A1 (zh) 像素驱动电路及其驱动方法、显示面板和显示装置
US20200074925A1 (en) Organic light emitting display device and method of driving the same
US9779665B2 (en) Gate driver for display device and display device including the same
US10134333B2 (en) Display device and method of driving the same
US9317153B2 (en) Active matrix organic light-emitting diode pixel circuit, method for driving the same, and display device
KR20180093147A (ko) 화소 및 이를 포함하는 표시 장치
US11380265B2 (en) Scan driver and display device including the same
KR102584643B1 (ko) 표시 장치 및 이를 포함하는 전자 기기
GB2411758A (en) Pixel circuit
KR20160057596A (ko) 유기발광다이오드 표시장치
US11164522B2 (en) Display panel, brightness compensation method, and display device
KR100931468B1 (ko) 유기전계발광표시장치 및 그의 구동방법
KR20170130680A (ko) 유기 발광 표시 장치
KR20190031571A (ko) 픽셀 회로 및 그 구동 방법, 및 디스플레이 디바이스
KR102484380B1 (ko) 화소 및 이를 포함하는 유기 발광 표시 장치
KR20140086466A (ko) Oled 표시 장치 및 그의 구동 방법
KR102482334B1 (ko) 표시 장치
WO2019114400A1 (zh) 显示面板的亮度调节方法、显示面板及其驱动方法
KR20140116702A (ko) Oled 표시 장치 및 그의 구동 방법
KR20190116607A (ko) 전압값 설정 장치 및 전압값 설정 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right