KR20180014600A - 템퍼 방지용 ic카드 소켓 - Google Patents

템퍼 방지용 ic카드 소켓 Download PDF

Info

Publication number
KR20180014600A
KR20180014600A KR1020160098157A KR20160098157A KR20180014600A KR 20180014600 A KR20180014600 A KR 20180014600A KR 1020160098157 A KR1020160098157 A KR 1020160098157A KR 20160098157 A KR20160098157 A KR 20160098157A KR 20180014600 A KR20180014600 A KR 20180014600A
Authority
KR
South Korea
Prior art keywords
signal
pcb
terminals
upper layer
lower layer
Prior art date
Application number
KR1020160098157A
Other languages
English (en)
Other versions
KR101891658B1 (ko
Inventor
김영집
Original Assignee
주식회사 바이텔
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 바이텔 filed Critical 주식회사 바이텔
Priority to KR1020160098157A priority Critical patent/KR101891658B1/ko
Publication of KR20180014600A publication Critical patent/KR20180014600A/ko
Application granted granted Critical
Publication of KR101891658B1 publication Critical patent/KR101891658B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
    • G06K7/0013—Methods or arrangements for sensing record carriers, e.g. for reading patterns by galvanic contacts, e.g. card connectors for ISO-7816 compliant smart cards or memory cards, e.g. SD card readers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
    • G06K7/0013—Methods or arrangements for sensing record carriers, e.g. for reading patterns by galvanic contacts, e.g. card connectors for ISO-7816 compliant smart cards or memory cards, e.g. SD card readers
    • G06K7/0086—Methods or arrangements for sensing record carriers, e.g. for reading patterns by galvanic contacts, e.g. card connectors for ISO-7816 compliant smart cards or memory cards, e.g. SD card readers the connector comprising a circuit for steering the operations of the card connector
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
    • G06K7/0013—Methods or arrangements for sensing record carriers, e.g. for reading patterns by galvanic contacts, e.g. card connectors for ISO-7816 compliant smart cards or memory cards, e.g. SD card readers
    • G06K7/0086—Methods or arrangements for sensing record carriers, e.g. for reading patterns by galvanic contacts, e.g. card connectors for ISO-7816 compliant smart cards or memory cards, e.g. SD card readers the connector comprising a circuit for steering the operations of the card connector
    • G06K7/0091—Methods or arrangements for sensing record carriers, e.g. for reading patterns by galvanic contacts, e.g. card connectors for ISO-7816 compliant smart cards or memory cards, e.g. SD card readers the connector comprising a circuit for steering the operations of the card connector the circuit comprising an arrangement for avoiding intrusions and unwanted access to data inside of the connector
    • G06K2017/0064—

Landscapes

  • Engineering & Computer Science (AREA)
  • Artificial Intelligence (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

본 발명은 템퍼방지용 IC카드 소켓에 관한 것으로, 더욱 상세하게는 일반적인 IC카드 소켓 대신에 적층 PCB 구조에 미로와 같은 구조의 신호 패턴을 도입하여 템퍼를 방지할 수 있는 템퍼방지용 IC카드 소켓 관한 것이다. 이와 같은 본 발명은 이 하부층 PCB(10), 중간층 PCB(20) 및 상부층 PCB(30)에 형성된 복수개의 땜 홈과 스크류 홀에 의해 하부층 PCB(10), 중간층 PCB(20) 및 상부층 PCB(30)이 땜결합 및 스크류 결합이 이루어지고, 해커에 의한 강제분해시 분해가 어렵게 함은 물론 메쉬 패턴과 복수의 상부층 템퍼 신호 단자(A, B)와 복수의 상부층 템퍼 신호 검출 단자(a, b), 복수의 상부층 템퍼 사이에 형성되는 복수의 중간층 템퍼 신호 단자(C, D)와 복수의 중간층 템퍼 신호 검출 단자(c, d) 및 복수의 하부층 템퍼 신호 단자(E, F, G, H, I)와 복수의 하부층 템퍼 신호 검출 단자(e, f, g, h, i) 신호를 이용하여 미로와 같은 구조의 신호 패턴에 의해 이 신호가 끊어지거나 바로 옆 신호나 전원과 단락되는 경우 이를 IC 카드 단말기나 ATM 단말기에 구비된 CPU가 감지함으로써 주요 데이터를 삭제하여 해킹 노출을 방지할 수 있게 된다.

Description

템퍼 방지용 IC카드 소켓 {Anti- tamper IC card socket}
본 발명은 템퍼방지용 IC카드 소켓에 관한 것으로, 더욱 상세하게는 일반적인 IC카드 소켓 대신에 적층 PCB 구조에 미로와 같은 구조의 신호 패턴을 도입하여 템퍼를 방지할 수 있는 템퍼방지용 IC카드 소켓 관한 것이다.
기존의 IC 카드는 신용카드의 IC-Chip을 읽기 위한 소켓으로 구현되어 있고 이는 해커의 공격에 매우 취약한 구조를 가지고 있다.
이에 해커의 침입을 방지하고 기타 버그를 심을 수 없도록 IC 카드에 보호 회로 및 보호 부품을 적용하여 해커로부터 공격을 효율적으로 방어할 수 있는 영역 확보와 해킹 시도를 사전에 발견하여 터미널 내에 존재할 수도 있는 주요 보안 데이터를 보호 및 제거하여 IC 카드 및 터미널의 정보를 지키기 위한 노력이 계속되고 있다.
IC 카드에서 연결된 신호는 IC 카드 단말기나 ATM 단말기에 구비되어 IC 카드 데이터를 리드하는 CPU와 통신하게 되며, 데이터(DATA), 클럭(CLK) 및 RESET 등으로 CPU에 직접 연결되어 있다. 이때 해커들이 IC 카드내의 주요 카드 정보를 빼내기 위해서 위 언급한 신호를 별도의 기기를 장착하거나 직접 접속하여 데이터를 갈취하려고 시도한다.
그런데 기존에 구성되어 있는 IC 카드 소켓은 플라스틱 재질로 본체를 이루고 단자 대를 조립하여 만들게 되어 있는데, 이러한 기존 IC 카드 소켓 자체는 앞에서 설명한 바와 같이 별도의 보호기능이 전혀 없는 상태로 소켓을 분해하거나, 소켓 내에 주요 카드 정보를 빼내기 위한 기기를 장착하거나, 접속하고자 하는 등의 해킹에 취약하다는 문제가 있어 IC 카드 소켓에 보호 회로 및 보호 부품을 별도로 적용하였었다.
특허문헌1 : 공개특허공보 10-2005-0089880(2005. 09. 08, 스마트 카드 인터페이스의 템퍼링의 검출) 특허문헌 2 : 등록실용신안 20-0458249호(2012. 01. 17, 모바일 포스 터미널)
따라서, 본 발명은 상기와 같은 종래 기술의 제반 단점과 문제점을 해결하기 위한 것으로, 일반적인 IC카드 소켓 대신에 적층 PCB 구조의 소켓에 미로와 같은 구조의 신호 패턴을 도입하여 IC 카드에 대한 템퍼를 방지할 수 있는 템퍼 방지용 IC카드 소켓을 제공하는 데 그 목적이 있다.
상기한 목적을 달성하기 위하여 본 발명 템퍼 방지용 IC카드 소켓은, 중앙부분에 형성되어 IC 카드의 내용을 읽기 위한 단자가 설치되는 IC 카드 신호 접속 단자 설치영역(11)과, 상기 IC 카드 신호 접속 단자 설치영역(11)의 상부 양측 영역에 형성되는 복수의 상부층 템퍼 신호 단자(A, B)와 복수의 상부층 템퍼 신호 검출 단자(a, b), 복수의 상부층 템퍼 사이에 형성되는 복수의 중간층 템퍼 신호 단자(C, D)와 복수의 중간층 템퍼 신호 검출 단자(c, d) 및 단자 설치영역(11)의 양측으로 형성되는 복수의 하부층 템퍼 신호 단자(E, F, G, H, I)와 복수의 하부층 템퍼 신호 검출 단자(e, f, g, h, i)로 구성되는 하부층 PCB(10); 상기 하부층 PCB(10)의 복수의 상부층 템퍼 신호 단자(A, B)와 복수의 상부층 템퍼 신호 검출 단자(a, b)가 상부층 PCB(30)에 직접 접촉될 수 있는 상부층 템퍼 신호 단자 비아(21)와 복수의 상부층 템퍼 신호 검출 단자 비아(22)가 형성되고, 상기 하부층 PCB(10)의 복수의 중간층 템퍼 신호 단자(C, D)와 복수의 중간층 템퍼 신호 검출 단자(c, d)가 직접 접촉되되 메쉬 패턴이 형성되어 상기 복수의 중간층 템퍼 신호 단자(C, D)와 복수의 중간층 템퍼 신호 검출 단자(c, d)의 신호쌍이 C-Clip 구조로 IC 카드 단말기나 ATM 단말기에 구비된 CPU를 통해 템퍼가 검출되는 중간층 PCB(20); 및 상기 중간층 PCB(20)의 상부층 템퍼 신호 단자 비아(21)와 상부층 템퍼 신호 검출 단자 비아(22)를 통해 상기 하부층 PCB(10)의 복수의 상부층 템퍼 신호 단자(A, B)와 복수의 상부층 템퍼 신호 검출 단자(a, b)와 직접 접촉되며, 상기 중간층 PCB(20) 접촉면과 그 반대면에 메쉬 패턴이 형성되어 포고(POGO) 형태의 스위치를 통해 템퍼 검출 신호와 연결되어 IC 카드 단말기나 ATM 단말기에 구비된 CPU를 통해 템퍼가 검출되는 상부층 PCB(30);을 포함하여 이루어지는 것을 특징으로 한다.
여기서, 복수의 상부층 템퍼 신호 단자(A, B)와 복수의 상부층 템퍼 신호 검출 단자(a, b), 복수의 상부층 템퍼 사이에 형성되는 복수의 중간층 템퍼 신호 단자(C, D)와 복수의 중간층 템퍼 신호 검출 단자(c, d) 및 복수의 하부층 템퍼 신호 단자(E, F, G, H, I)와 복수의 하부층 템퍼 신호 검출 단자(e, f, g, h, i) 각각의 신호는 쌍으로 이루어져 IC 카드 단말기나 ATM 단말기에 구비된 메인보드에서 템퍼 검출(Tamper Detect)을 하는 신호로 상기 IC 카드 단말기나 ATM 단말기에 구비된 CPU로부터 발생되는 것이 이용됨을 특징으로 한다.
또한, 하부층 PCB(10)에는 상측끝단 및 양측 끝단으로 복수개의 땜(soldering) 홈이 형성되고, 하측 모서리부분에는 두개의 스크류 홀(hole)이 형성되고, 중간층 PCB(20)에는 하부층 PCB(10)의 복수개의 땜(soldering) 홈과 두개의 스크류 홀(hole)의 동일 영역에 수직하게 복수개의 땜(soldering) 홈과, 두개의 스크류 홀(hole)이 형성되며, 상부층 PCB(30)에도 하부층 PCB(10)의 복수개의 땜(soldering) 홈과 두개의 스크류 홀(hole)의 동일 영역에 수직하게 복수개의 땜(soldering) 홈과, 두개의 스크류 홀(hole)이 형성되어 상기 하부층 PCB(10), 중간층 PCB(20) 및 상부층 PCB(30)가 땜결합 및 스크류 결합됨을 특징으로 한다.
한편 메쉬 패턴은 서로 교차 되어서 마치 전체를 보면 그물 모양으로 격자가 되고, 상기 메쉬 패턴의 패턴의 간격은 0.1524mm(6mil)로 구성됨을 특징으로 한다.
본 발명에 의하면 원래의 IC-Card 소켓의 몸통 대신에 회로를 포함한 PCB구조를 적층하여 구성하되 PCB는 해킹을 막는 특수 신호를 이용하여 미로와 같은 구조의 신호 패턴을 형성하여 이 신호가 끊어지거나 바로 옆 신호나 전원과 단락되어 이를 CPU가 감지함으로써 주요 데이터를 삭제하여 해킹 노출을 방지할 수 있는 효과가 있다.
도 1 및 도 2는 본 발명에 따른 메쉬 패턴이 구현된 적층 PCB 구조로 구현된 템퍼 방지용 IC카드 소켓을 설명하기 위한 도면이다.
도 3은 본 발명에 따른 메쉬 패턴이 구현된 적층 PCB 구조로 구현된 템퍼 방지용 IC카드 소켓에서 IC 카드를 제거한 상태의 도면이다.
도 4는 본 발명에 따른 메쉬 패턴이 구현된 적층 PCB 구조로 구현된 템퍼 방지용 IC카드 소켓의 하부층 PCB를 설명하기 위한 도면이다.
도 5는 도 4에 나타낸 하부층 PCB 패드(PAD)의 폐회로를 구현한 일 예를 설명하기 위한 도면이다.
도 6 및 도 7은 도 4에 나타낸 하부층 PCB에서 IC 카드의 내용을 읽기위한 단자의 일 예를 나타낸 도면이다.
도 8 및 도 9는 본 발명에 따른 메쉬 패턴이 구현된 적층 PCB 구조로 구현된 템퍼 방지용 IC카드 소켓의 중간층 PCB를 설명하기 위한 도면이다.
도 10 및 도 11은 본 발명에 따른 메쉬 패턴이 구현된 적층 PCB 구조로 구현된 템퍼 방지용 IC카드 소켓의 상부층 PCB를 설명하기 위한 도면이다.
도 12 및 도 13은 본 발명에 따른 메쉬 패턴이 구현된 적층 PCB 구조로 구현된 템퍼 방지용 IC카드 소켓에 적용되는 메쉬 패턴(mesh pattern)의 일 예를 설명하기 위한 도면이다.
본 발명의 바람직한 실시 예를 첨부된 도면에 의하여 상세히 설명하면 다음과 같다.
아울러, 본 발명에서 사용되는 용어는 가능한 한 현재 널리 사용되는 일반적인 용어를 선택하였으나, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며 이 경우는 해당되는 발명의 설명부분에서 상세히 그 의미를 기재하였으므로, 단순한 용어의 명칭이 아닌 용어가 가지는 의미로서 본 발명을 파악하여야 함을 밝혀두고자 한다. 또한 실시예를 설명함에 있어서 본 발명이 속하는 기술 분야에 익히 알려져 있고, 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 더욱 명확히 전달하기 위함이다.
이하 첨부된 도면을 참조하여 본 발명을 설명하기로 한다.
도 1 및 도 2는 본 발명에 따른 메쉬 패턴이 구현된 적층 PCB 구조로 구현된 템퍼 방지용 IC카드 소켓을 설명하기 위한 도면이고, 도 3은 본 발명에 따른 메쉬 패턴이 구현된 적층 PCB 구조로 구현된 템퍼 방지용 IC카드 소켓에서 IC 카드를 제거한 상태의 도면이다.
본 발명에 따른 메쉬 패턴이 구현된 적층 PCB 구조로 구현된 템퍼 방지용 IC카드 소켓은 도 1 내지 도 3에 나타낸 바와 같이, 하부층 PCB(10), 중간층 PCB(20) 및 상부층 PCB(30)로 구현된다. 이때, IC 카드(40)는 하부층 PCB(10)와 중간층 PCB(20) 사이에 끼워진 후 IC 카드 단말기나 ATM 단말기에 구비된 CPU와 통신하게 된다.
도 4는 본 발명에 따른 메쉬 패턴으로 구현된 적층 PCB 구조로 구현된 템퍼 방지용 IC카드 소켓의 하부층 PCB를 설명하기 위한 도면이고, 도 5는 도 4에 나타낸 하부층 PCB 패드(PAD)의 폐회로를 구현한 일 예를 설명하기 위한 도면이다.
본 발명에 따른 메쉬 패턴으로 구현된 적층 PCB 구조로 구현된 템퍼 방지용 IC카드 소켓의 하부층 PCB(10)는 도 4에 나타낸 바와 같은데, 중앙부분에 형성되어 IC 카드의 내용을 읽기 위한 단자가 설치되는 IC 카드 신호 접속 단자 설치영역(11)과, IC 카드 신호 접속 단자 설치영역(11)의 상부 양측 영역에 형성되는 복수의 상부층 템퍼 신호 단자(A, B)와 복수의 상부층 템퍼 신호 검출 단자(a, b), 복수의 상부층 템퍼 사이에 형성되는 복수의 중간층 템퍼 신호 단자(C, D)와 복수의 중간층 템퍼 신호 검출 단자(c, d) 및 IC 카드 신호 접속 단자 설치영역(11)의 양측으로 형성되는 복수의 하부층 템퍼 신호 단자(E, F, G, H, I)와 복수의 하부층 템퍼 신호 검출 단자(e, f, g, h, i)로 구성된다.
이때, 각각의 신호 쌍은 대문자와 소문자 쌍으로 이루어져 있는데, 복수의 하부층 템퍼 신호 단자인 E,F,G,H,I쌍은 IC 카드 단말기나 ATM 단말기에 구비된 메인보드에서 템퍼 검출(Tamper Detect)을 하는 신호로 IC 카드 단말기나 ATM 단말기에 구비된 CPU로부터 발생되고, 이 신호가 하부층 PCB(10)을 보호하기 위해서 각각 E-e, F-f, G-g, H-h, I-i쌍으로 연결을 한다. 그리고 대문자 PAD로 입력이 들어가서 소문자 PAD로 나오는 구조로 되어 있다. 이때 각각의 쌍은 바로 연결되지 않고 미로와 같은 패턴으로 복잡한 형태를 이루면서 회로를 구성한다. 그리고 각각의 쌍은 신호끼리 나란히 서로 다른 신호가 교차하도록 구성한다.
참고로, 하부층 패턴은 템퍼 메쉬 패턴 신호(Tampered mesh pattern signal를 E,F,G,H,I의 패드(PAD)를 통해서 만드는데 이용된다.
한편 하부층 PCB(10)에는 상측끝단 및 양측 끝단으로 복수개의 땜(soldering) 홈이 형성되고, 하측 모서리부분에는 두개의 스크류 홀(hole)이 형성된다.
도 6 및 도 7은 도 4에 나타낸 하부층 PCB에서 IC 카드의 내용을 읽기 위한 단자의 일 예를 나타낸 도면이다.
하부층 PCB(10)에서 IC 카드의 내용을 읽기 위한 단자의 일 예는 하부층 PCB(10)의 IC 카드 신호 접속 단자 설치영역(11)에 설치되는 것으로, 도 6 및 도 7에 나타낸 바와 같이, 단자의 일측에는 8개의 신호핀이 양측에 4개씩 각각 구성되고, 다른 일측에는 IC 카드가 있고 없음을 검출하기 위한 두개의 신호핀이 구성된다.
이때, 일측의 8개의 신호핀은 전원공급, 리셋, 클럭, 접지, 예비접속, 입출력 및 비이용 단자 2개(Not used) 등으로 구성될 수 있다. 이 신호 핀들은 IC 카드(credit/debit chip card)에서 동일하며 이때 하나의 핀이 실제로 카드 데이터를 읽고 쓰는 역할을 한다.
도 8 및 도 9는 본 발명에 따른 메쉬 패턴이 구현된 적층 PCB 구조로 구현된 템퍼 방지용 IC카드 소켓의 중간층 PCB를 설명하기 위한 도면이다.
본 발명에 따른 메쉬 패턴이 구현된 적층 PCB 구조로 구현된 템퍼 방지용 IC카드 소켓의 중간층 PCB는 도 8 및 도 9에 나타낸 바와 같은데, 도 8은 하부층 PCB(10)와 접촉되는 부분이고, 도 9는 상부층 PCB(30)에 접촉되는 부분으로, 하부층 PCB(10)의 복수의 상부층 템퍼 신호 단자(A, B)와 복수의 상부층 템퍼 신호 검출 단자(a, b)가 상부층 PCB(30)에 직접 접촉될 수 있는 상부층 템퍼 신호 단자 비아(via)(21)와 복수의 상부층 템퍼 신호 검출 단자 비아(22)가 형성된다. 또한 하부층 PCB(10)의 복수의 중간층 템퍼 신호 단자(C, D)와 복수의 중간층 템퍼 신호 검출 단자(c, d)와 직접 접촉되어 중간층 PCB(20)에 메쉬 패턴이 형성되면 복수의 중간층 템퍼 신호 단자(C, D)와 복수의 중간층 템퍼 신호 검출 단자(c, d)의 신호쌍이 C-Clip 구조로 된 단자를 통해 IC 카드 단말기나 ATM 단말기에 구비된 CPU를 통해 템퍼가 검출된다.
한편 중간층 PCB(20)에는 상측끝단 및 양측 끝단으로 복수개의 땜(soldering) 홈이 형성되고, 하측 모서리부분에는 두개의 스크류 홀(hole)이 형성된다. 이때 하부층 PCB(10)의 복수개의 땜(soldering) 홈과 두개의 스크류 홀(hole)의 동일 영역에 수직하게 복수개의 땜(soldering) 홈과, 두개의 스크류 홀(hole)이 형성된다.
도 10 및 도 11은 본 발명에 따른 메쉬 패턴이 구현된 적층 PCB 구조로 구현된 템퍼 방지용 IC카드 소켓의 상부층 PCB를 설명하기 위한 도면이다.
본 발명에 따른 메쉬 패턴이 구현된 적층 PCB 구조로 구현된 템퍼 방지용 IC카드 소켓의 상부층 PCB(30)는 도 10 및 도 11에 나타낸 바와 같은데, 도 10은 중간층 PCB(20)와 접촉되는 부분으로, 중간층 PCB(20)의 상부층 템퍼 신호 단자 비아(21)와 상부층 템퍼 신호 검출 단자 비아(22)를 통해 하부층 PCB(10)의 복수의 상부층 템퍼 신호 단자(A, B)와 복수의 상부층 템퍼 신호 검출 단자(a, b)와 직접 접촉되며, 포고(POGO) 형태의 스위치를 통해 템퍼 검출 신호와 연결되어 중간층 PCB(20) 접촉면과 그 반대면에 메쉬 패턴을 이루어 IC 카드 단말기나 ATM 단말기에 구비된 CPU를 통해 템퍼가 검출된다.
한편 상부층 PCB(30)에는 상측끝단 및 양측 끝단으로 복수개의 땜(soldering) 홈이 형성되고, 하측 모서리부분에는 두 개의 스크류 홀(hole)이 형성된다. 이때 하부층 PCB(10)의 복수개의 땜(soldering) 홈과 두개의 스크류 홀(hole)의 동일 영역에 수직하게 복수개의 땜(soldering) 홈과, 두개의 스크류 홀(hole)이 형성된다.
이와 같이 하부층 PCB(10), 중간층 PCB(20) 및 상부층 PCB(30)에 형성된 복수개의 땜 홈과 스크류 홀에 의해 하부층 PCB(10), 중간층 PCB(20) 및 상부층 PCB(30)이 땜결합 및 스크류 결합이 이루어지고, 해커에 의한 강제분해시 분해가 어렵게 함은 물론 메쉬 패턴과 복수의 상부층 템퍼 신호 단자(A, B)와 복수의 상부층 템퍼 신호 검출 단자(a, b), 복수의 상부층 템퍼 사이에 형성되는 복수의 중간층 템퍼 신호 단자(C, D)와 복수의 중간층 템퍼 신호 검출 단자(c, d) 및 복수의 하부층 템퍼 신호 단자(E, F, G, H, I)와 복수의 하부층 템퍼 신호 검출 단자(e, f, g, h, i) 신호를 이용하여 미로와 같은 구조의 신호 패턴에 의해 이 신호가 끊어지거나 바로 옆 신호나 전원과 단락되는 경우 이를 IC 카드 단말기나 ATM 단말기에 구비된 CPU가 감지함으로써 주요 데이터를 삭제하여 해킹 노출을 방지할 수 있게 된다.
도 12 및 도 13은 본 발명에 따른 메쉬 패턴이 구현된 적층 PCB 구조로 구현된 템퍼 방지용 IC카드 소켓에 적용되는 메쉬 패턴(mesh pattern)의 실시 예를 설명하기 위한 도면이다.
본 발명에 따른 메쉬 패턴이 구현된 적층 PCB 구조로 구현된 템퍼 방지용 IC카드 소켓에 적용되는 메쉬 패턴(mesh pattern)의 실시 예는 도 12 및 도 13과 같이 구성할 수 있다. 이러한 메쉬 패턴은 서로 교차 되어서 마치 전체를 보면 그물 모양으로 격자가 되어 있어야 하는 다양한 메쉬 패턴의 패턴의 최대 간격은 0.1524mm(6mil)로 구성할 수 있다.
이상과 같은 예로 본 발명을 설명하였으나, 본 발명은 반드시 이러한 예들에 국한되는 것이 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서 본 발명에 개시된 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 예들에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 한다.
10 : 하부층 PCB 11 : IC 카드 신호 접속 단자 설치영역
20 : 중간층 PCB 21 : 상부층 템퍼 신호 단자 비아(via)
22 : 상부층 템퍼 신호 검출 단자 비아
30 : 상부층 PCB 40 : IC 카드

Claims (4)

  1. 중앙부분에 형성되어 IC 카드의 내용을 읽기 위한 단자가 설치되는 IC 카드 신호 접속 단자 설치영역(11)과, 상기 IC 카드 신호 접속 단자 설치영역(11)의 상부 양측 영역에 형성되는 복수의 상부층 템퍼 신호 단자(A, B)와 복수의 상부층 템퍼 신호 검출 단자(a, b), 복수의 상부층 템퍼 사이에 형성되는 복수의 중간층 템퍼 신호 단자(C, D)와 복수의 중간층 템퍼 신호 검출 단자(c, d) 및 단자 설치영역(11)의 양측으로 형성되는 복수의 하부층 템퍼 신호 단자(E, F, G, H, I)와 복수의 하부층 템퍼 신호 검출 단자(e, f, g, h, i)로 구성되는 하부층 PCB(10);
    상기 하부층 PCB(10)의 복수의 상부층 템퍼 신호 단자(A, B)와 복수의 상부층 템퍼 신호 검출 단자(a, b)가 상부층 PCB(30)에 직접 접촉될 수 있는 상부층 템퍼 신호 단자 비아(21)와 복수의 상부층 템퍼 신호 검출 단자 비아(22)가 형성되고, 상기 하부층 PCB(10)의 복수의 중간층 템퍼 신호 단자(C, D)와 복수의 중간층 템퍼 신호 검출 단자(c, d)가 직접 접촉되되 메쉬 패턴이 형성되어 상기 복수의 중간층 템퍼 신호 단자(C, D)와 복수의 중간층 템퍼 신호 검출 단자(c, d)의 신호쌍이 C-Clip 구조로 IC 카드 단말기나 ATM 단말기에 구비된 CPU를 통해 템퍼가 검출되는 중간층 PCB(20); 및
    상기 중간층 PCB(20)의 상부층 템퍼 신호 단자 비아(21)와 상부층 템퍼 신호 검출 단자 비아(22)를 통해 상기 하부층 PCB(10)의 복수의 상부층 템퍼 신호 단자(A, B)와 복수의 상부층 템퍼 신호 검출 단자(a, b)와 직접 접촉되며, 상기 중간층 PCB(20) 접촉면과 그 반대면에 메쉬 패턴이 형성되어 포고(POGO) 형태의 스위치를 통해 템퍼 검출 신호와 연결되어 IC 카드 단말기나 ATM 단말기에 구비된 CPU를 통해 템퍼가 검출되는 상부층 PCB(30);을 포함하여 이루어지는 것을 특징으로 하는 템퍼 방지용 IC카드 소켓.
  2. 제1항에 있어서,
    상기 복수의 상부층 템퍼 신호 단자(A, B)와 복수의 상부층 템퍼 신호 검출 단자(a, b), 복수의 상부층 템퍼 사이에 형성되는 복수의 중간층 템퍼 신호 단자(C, D)와 복수의 중간층 템퍼 신호 검출 단자(c, d) 및 복수의 하부층 템퍼 신호 단자(E, F, G, H, I)와 복수의 하부층 템퍼 신호 검출 단자(e, f, g, h, i) 각각의 신호는 쌍으로 이루어져 IC 카드 단말기나 ATM 단말기에 구비된 메인보드에서 템퍼 검출(Tamper Detect)을 하는 신호로 상기 IC 카드 단말기나 ATM 단말기에 구비된 CPU로부터 발생되는 것이 이용됨을 특징으로 하는 템퍼 방지용 IC카드 소켓.
  3. 제1항에 있어서,
    상기 하부층 PCB(10)에는 상측끝단 및 양측 끝단으로 복수개의 땜(soldering) 홈이 형성되고, 하측 모서리부분에는 두개의 스크류 홀(hole)이 형성되고, 중간층 PCB(20)에는 하부층 PCB(10)의 복수개의 땜(soldering) 홈과 두개의 스크류 홀(hole)의 동일 영역에 수직하게 복수개의 땜(soldering) 홈과, 두개의 스크류 홀(hole)이 형성되며, 상부층 PCB(30)에도 하부층 PCB(10)의 복수개의 땜(soldering) 홈과 두개의 스크류 홀(hole)의 동일 영역에 수직하게 복수개의 땜(soldering) 홈과, 두개의 스크류 홀(hole)이 형성되어 상기 하부층 PCB(10), 중간층 PCB(20) 및 상부층 PCB(30)가 땜결합 및 스크류 결합됨을 특징으로 하는 템퍼 방지용 IC카드 소켓.
  4. 제1항에 있어서,
    상기 메쉬 패턴은 서로 교차 되어서 마치 전체를 보면 그물 모양으로 격자가 되고, 상기 메쉬 패턴의 패턴의 간격은 0.1524mm(6mil)로 구성됨을 특징으로 하는 템퍼 방지용 IC카드 소켓.
KR1020160098157A 2016-08-01 2016-08-01 템퍼 방지용 ic카드 소켓 KR101891658B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160098157A KR101891658B1 (ko) 2016-08-01 2016-08-01 템퍼 방지용 ic카드 소켓

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160098157A KR101891658B1 (ko) 2016-08-01 2016-08-01 템퍼 방지용 ic카드 소켓

Publications (2)

Publication Number Publication Date
KR20180014600A true KR20180014600A (ko) 2018-02-09
KR101891658B1 KR101891658B1 (ko) 2018-09-28

Family

ID=61199185

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160098157A KR101891658B1 (ko) 2016-08-01 2016-08-01 템퍼 방지용 ic카드 소켓

Country Status (1)

Country Link
KR (1) KR101891658B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022066977A1 (en) * 2020-09-24 2022-03-31 Sumup Payments Ltd. Microprocessor as a security layer

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050089880A (ko) * 2003-01-14 2005-09-08 코닌클리케 필립스 일렉트로닉스 엔.브이. 스마트 카드 인터페이스의 템퍼링의 검출
KR200458249Y1 (ko) * 2009-12-22 2012-01-31 주식회사 아이티웰 모바일 포스 터미널

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050089880A (ko) * 2003-01-14 2005-09-08 코닌클리케 필립스 일렉트로닉스 엔.브이. 스마트 카드 인터페이스의 템퍼링의 검출
KR200458249Y1 (ko) * 2009-12-22 2012-01-31 주식회사 아이티웰 모바일 포스 터미널

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022066977A1 (en) * 2020-09-24 2022-03-31 Sumup Payments Ltd. Microprocessor as a security layer

Also Published As

Publication number Publication date
KR101891658B1 (ko) 2018-09-28

Similar Documents

Publication Publication Date Title
US6853093B2 (en) Anti-tampering enclosure for electronic circuitry
US9578763B1 (en) Tamper detection using internal power signal
US20120106113A1 (en) Tamper secure circuitry especially for point of sale terminal
US20090146267A1 (en) Secure connector grid array package
US20070016963A1 (en) PIN entry terminal having security system
US20070177363A1 (en) Multilayer printed circuit board having tamper detection circuitry
CN201716792U (zh) 核心器件保护装置和pos终端
WO2014005385A1 (zh) 信息安全保护装置
ES2781208T3 (es) Cuerpo del lector de la tarjeta con memoria reticular de protección recto-verso
JP2021128526A (ja) 耐タンパ壁、及び、情報処理装置
CN106781116B (zh) 一种智能pos终端核心区防护结构
JP5455250B2 (ja) 情報処理装置
CN105825599B (zh) 一种pos机防侵入的多重保护系统、方法以及pos机
EP2661158A1 (en) System for mechanical and electronic protection of safe equipment
KR101402827B1 (ko) 핀패드 및 그 보안방법
KR101891658B1 (ko) 템퍼 방지용 ic카드 소켓
KR101586189B1 (ko) 보안기능을 구비한 카드결제 처리장치
JP6771849B2 (ja) 改ざん防止決済リーダー
CN105654632B (zh) 按键保护结构及pos机
CN202563606U (zh) 一种具有pci保护的新型p0s机
TWI512538B (zh) 具有安全防護設計的金融交易裝置
US20160253526A1 (en) Secure data entry device
WO2016086970A1 (en) Pos device memory module and electronic control card connectors
CN218830396U (zh) 基于结构监测识别的防拆式摄像头模组
KR101454220B1 (ko) 플렉시블 기판을 이용한 해킹 방지 더블사이드트랙 엠에스알 헤드

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant