KR20180001851A - GaN power transistor package with internal matching and combining structure based on the ceramic technology - Google Patents

GaN power transistor package with internal matching and combining structure based on the ceramic technology Download PDF

Info

Publication number
KR20180001851A
KR20180001851A KR1020160080828A KR20160080828A KR20180001851A KR 20180001851 A KR20180001851 A KR 20180001851A KR 1020160080828 A KR1020160080828 A KR 1020160080828A KR 20160080828 A KR20160080828 A KR 20160080828A KR 20180001851 A KR20180001851 A KR 20180001851A
Authority
KR
South Korea
Prior art keywords
package
power
gan
power transistor
present
Prior art date
Application number
KR1020160080828A
Other languages
Korean (ko)
Other versions
KR102579321B1 (en
Inventor
유찬세
최상일
Original Assignee
전자부품연구원
(주) 인티그럴
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원, (주) 인티그럴 filed Critical 전자부품연구원
Priority to KR1020160080828A priority Critical patent/KR102579321B1/en
Publication of KR20180001851A publication Critical patent/KR20180001851A/en
Application granted granted Critical
Publication of KR102579321B1 publication Critical patent/KR102579321B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • H03F1/0266—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A by using a signal derived from the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

A GaN power transistor package integrated with internal matching and internal coupling structures by using a ceramic technology. According to an embodiment of the present invention, the GaN power transistor package couples to a plurality of barechips inside a metal package by using a multi-layered ceramic technology, and performs impedance matching so as to perform a high output. Therefore, a high output can be performed in a single package, and various packages can be easily connected in series and in parallel since additional impedance matching is unnecessary in the outside.

Description

세라믹 기술을 이용한 내부 정합 및 내부 결합구조가 직접된 GaN 파워 트랜지스터 패키지{GaN power transistor package with internal matching and combining structure based on the ceramic technology}[0001] The present invention relates to a GaN power transistor package and a method of manufacturing the same.

본 발명은 파워 트랜지스터에 관한 것으로, 더욱 상세하게는 고출력 파워 트랜지스터 패키지에 관한 것이다.The present invention relates to a power transistor, and more particularly, to a high output power transistor package.

고출력의 증폭기를 구현하기 위해서는 고출력을 낼 수 있는 소자(트랜지스터)가 필요한데, 단위 소자로 낼 수 있는 출력에는 한계가 있기 때문에 여러 개의 소자의 출력을 결합시켜 사용하게 된다.In order to realize a high-output amplifier, a transistor (transistor) capable of generating a high output is required. However, since there is a limit to the output of a unit element, the output of several elements is used in combination.

도 1에는 이러한 증폭기 회로의 예가 나타나 있는데 각 소자(10)들의 전력을 결합하는 결합기(20)를 통해 높은 출력을 출력단(30)에서 얻게 된다. 결합기(20)는 선로들을 병합하여 구현한다.An example of such an amplifier circuit is shown in Fig. 1, in which a high output is obtained at the output stage 30 through a combiner 20 which combines the power of each element 10. The coupler 20 is implemented by merging the lines.

도 1에 제시된 증폭기 회로를 구현함에 있어서는, 소자(10)의 외부에서 별도의 임피던스 매칭을 필요로 하고, 소자(10)를 연결하기 위한 선로 등을 구현해야 하는 관계로, 증폭기 회로의 면적이 매우 커진다는 문제가 있다.In order to implement the amplifier circuit shown in FIG. 1, a separate impedance matching is required from the outside of the device 10, and a line or the like for connecting the device 10 must be implemented. There is a problem of getting bigger.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은, 적층 세라믹 기술을 이용하여 메탈 패키지 내부에서 다수의 barechip을 결합하고 임피던스 매칭을 수행하여, 높은 출력을 내도록 하는 파워 트랜지스터 패키지를 제공함에 있다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a power transistor that combines a plurality of bare chips in a metal package and performs impedance matching by using a multilayer ceramic technique, Package.

상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른, 전력 증폭기는, 패키지; 상기 패키지 내부에 마련되어, 전력을 증폭하는 다수의 증폭 소자; 및 상기 패키지 내부에 마련되어, 상기 다수의 증폭 소자를 연결하는 연결 회로;를 포함한다.According to an aspect of the present invention, there is provided a power amplifier including: a package; A plurality of amplification elements provided in the package for amplifying power; And a connection circuit provided in the package and connecting the plurality of amplification elements.

그리고, 상기 연결 회로는, 입력 전력을 상기 다수의 증폭 소자에 분배하는 입력 회로;를 포함할 수 있다.The connection circuit may include an input circuit for distributing input power to the plurality of amplification elements.

또한, 상기 입력 회로는, 입력 임피던스 매칭 회로가 일체화 되어 있을 수 있다.The input circuit may include an input impedance matching circuit.

그리고, 상기 연결 회로는, 상기 다수의 증폭 소자에서 증폭된 전력을 결합하는 출력 회로;를 포함할 수 있다.The connection circuit may include an output circuit that combines amplified power from the plurality of amplification devices.

또한, 상기 출력 회로는, 출력 임피던스 매칭 회로가 일체화 되어 있을 수 있다.Further, the output circuit may have an integrated output impedance matching circuit.

그리고, 상기 다수의 증폭 소자 중 일부는 제1 입력 신호의 전력을 증폭하고, 상기 다수의 증폭 소자 중 다른 일부는 제2 입력 신호의 전력을 증폭할 수 있다.Some of the plurality of amplification devices amplify the power of the first input signal, and the other of the plurality of amplification devices amplify the power of the second input signal.

또한, 상기 증폭 소자는, GaN 파워 트랜지스터이고, 상기 패키지는, 메탈 패키지일 수 있다.Further, the amplifying element is a GaN power transistor, and the package may be a metal package.

한편, 본 발명의 다른 실시예에 따른, 전력 증폭 방법은, 패키지 내부에 마련된 다수의 증폭 소자가 전력을 증폭하는 단계; 및 상기 패키지 내부에 마련된 연결 회로가, 상기 증폭 단계에서 증폭된 전력들을 결합하여 출력하는 단계;를 포함한다.According to another aspect of the present invention, there is provided a power amplifying method including: amplifying power by a plurality of amplifying elements provided in a package; And a coupling circuit provided in the package, combining the amplified powers in the amplification step and outputting the amplified powers.

이상 설명한 바와 같이, 본 발명의 실시예들에 따르면, 단일 패키지에서 높은 출력을 나타낼 수 있고, 외부에서 별도의 임피던스 매칭을 필요로 하지 않기 때문에 용이하게 여러 개의 패키지를 직병렬로 연결할 수 있는 장점이 있다. As described above, according to the embodiments of the present invention, it is possible to easily connect multiple packages in series / parallel because a single package can exhibit high output and no external impedance matching is required. have.

특히, 본 발명의 실시예들에 따르면, 내부 정합을 위한 반도체 캐패시터 및 이를 연결하기 위한 wire 등을 사용하지 않기 때문에 캐패시터 비용, 패키징 비용을 절감할 수 있다.Particularly, according to the embodiments of the present invention, since the semiconductor capacitor for internal matching and the wire for connecting the semiconductor capacitor are not used, the cost of the capacitor and the cost of the packaging can be reduced.

또한, 본 발명의 실시예들에 따르면, 단일 메탈 패키지 내부에 두 개 이상의 GaN baredie를 집적화시키기 때문에 크기의 증가 없이 출력을 증가시킬 수 있고 패키지에 대한 비용도 절감할 수 있다.In addition, according to the embodiments of the present invention, since two or more GaN bareies are integrated in a single metal package, the output can be increased without increasing the size, and the cost for the package can be reduced.

아울러, 본 발명의 실시예들에 따르면, 임피던스 정합 및 결합 구조를 단일 세라믹 기판에 직접시키기 때문에 여러 개를 집적화하였을 때 소요되는 패키지 비용 등을 절감할 수 있고 특성을 효과적으로 제어할 수 있어 양산 수율 개선에도 도움이 된다.In addition, according to the embodiments of the present invention, since the impedance matching and coupling structure are directly connected to a single ceramic substrate, it is possible to reduce the package cost required for integrating several devices, and to control the characteristics effectively, It also helps.

뿐만 아니라, 본 발명의 실시예들에 따르면, 파워 트랜지스터가 임피던스 정합되어 있기 때문에 별도의 추가 회로없이 이들을 직병렬로 연결하여 다양한 회로로 구성할 수 있다.In addition, according to the embodiments of the present invention, since the power transistors are impedance-matched, they can be connected in series and parallel to form various circuits without additional circuits.

도 1은 종래기술에 의한 고출력 증폭기 회로도,
도 2는 본 발명의 일 실시예에 따른 고출력 증폭기 회로도,
도 3은 본 발명의 일 실시예에 따른 고출력 증폭기 회로도에 적용된 내부 정합 및 전력 결합기 구조,
도 4는 ADS(Advanced Design System)를 이용하여 단일 GaN baredie가 나타낼 수 있는 최적 특성을 추출하는 방법,
도 5 및 도 6은 본 발명의 일 실시예에 따른 고출력 증폭기에 적용된 내부 정합 및 전력 결합기 구조의 층별 패턴,
도 7은 최종적으로 추출된 GaN 파워 트랜지스터의 특성,
도 8은 본 발명의 일 실시예에 따른 고출력 증폭기의 패키지 구조,
도 9 및 도 10은 본 발명의 다른 실시예에 따른 고출력 증폭기 회로도에 적용된 내부 정합 및 전력 결합기 구조.FIG. 1 is a circuit diagram of a high-
2 is a circuit diagram of a high-power amplifier according to an embodiment of the present invention,
3 illustrates an internal matching and power combiner structure applied to a high power amplifier circuit diagram according to an embodiment of the present invention,
FIG. 4 shows a method of extracting optimum characteristics that a single GaN baredie can exhibit using ADS (Advanced Design System)
5 and 6 illustrate a layer pattern of an internal matching and power combiner structure applied to a high-power amplifier according to an embodiment of the present invention,
Fig. 7 shows the characteristics of the finally extracted GaN power transistor,
8 illustrates a package structure of a high-power amplifier according to an embodiment of the present invention,
9 and 10 are internal matching and power combiner structures applied to a high power amplifier circuit diagram according to another embodiment of the present invention.

이하에서는 도면을 참조하여 본 발명을 보다 상세하게 설명한다.Hereinafter, the present invention will be described in detail with reference to the drawings.

도 2는 본 발명의 일 실시예에 따른 GaN 파워 증폭기의 구조를 나타낸 도면이다. 본 발명의 실시예에 따른 GaN 파워 증폭기는, 세라믹 기술을 이용한 내부 정합 및 내부 결합 구조가 직접된 GaN 파워 트랜지스터 패키지이다.2 is a diagram illustrating a structure of a GaN power amplifier according to an embodiment of the present invention. A GaN power amplifier according to an embodiment of the present invention is a GaN power transistor package in which an inner matching and an inner coupling structure using a ceramic technique are directly applied.

본 발명의 실시예에서는, 적층 세라믹 기술을 이용하여 메탈 패키지 내부에서 다수의 barechip을 결합하고 임피던스 매칭을 수행하여 높은 출력을 내도록 하는 파워 트랜지스터 패키지를 제시한다.Embodiments of the present invention provide a power transistor package that combines a plurality of bare chips in a metal package using a multilayer ceramic technique and performs impedance matching to achieve high output.

본 발명의 실시예에 따른 GaN 파워 증폭기는, 단일 패키지에서 높은 출력을 나타낼 수 있고, 외부에서 별도의 임피던스 매칭을 필요로 하지 않기 때문에, 용이하게 여러 개의 패키지를 직병렬로 연결할 수 있다.Since the GaN power amplifier according to the embodiment of the present invention can exhibit a high output in a single package and requires no external impedance matching from the outside, it is possible to easily connect several packages in series and parallel.

본 발명의 실시예에 따른 GaN 파워 트랜지스터는, 도 2에 도시된 바와 같이, 메탈 패키지(110)의 내부에 두 개의 GaN baredie(120), IMN(Input Matching Network)(130) 및 OMN(Output Matching Network)(140)가 집적화된 구조이다.2, a GaN power transistor according to an embodiment of the present invention includes two GaN bareies 120, an IMN (Input Matching Network) 130, and an Output Matching (OMN) 130 in a metal package 110, Network) 140 are integrated.

GaN baredie(120)는 전력을 증폭하여 출력하는 트랜지스터로, 연결 회로들인 IMN(130)와 OMN(140)에 의해, 2개가 병렬로 연결된다.The GaN bare die 120 is a transistor for amplifying and outputting power, and two of them are connected in parallel by the connection circuits IMN 130 and OMN 140.

IMN(130)은 입력 임피던스 매칭회로와 입력 전력을 2개의 GaN baredie(120)에 분배하는 분기회로가 일체화된 회로이고, OMN(140)은 출력 임피던스 정합회로와 2개의 GaN baredie(120)에서 증폭된 전력을 결합하는 출력 결합 회로가 일체화된 회로이다.The IMN 130 is an integrated circuit in which an input impedance matching circuit and a branch circuit for distributing input power to two GaN bareies 120 are integrated. The OMN 140 amplifies the output impedance matching circuit and two GaN bareies 120 And an output coupling circuit that combines the generated power is an integrated circuit.

즉, IMN(130)과 OMN(140)은 전력을 분기하였다가 결합하는 기능을 함과 동시에, GaN baredie(120)가 갖는 낮은 임피던스를 기준 임피던스에 해당하는 50 ohm으로 변환시켜주는 임피던스 매칭 기능을 수행한다.That is, the IMN 130 and the OMN 140 function as an impedance matching function for converting the low impedance of the GaN bare die 120 into 50 ohms corresponding to the reference impedance, .

도 3은, 도 2에 도시된 GaN 파워 트랜지스터의 회로도이다. GaN 파워 트랜지스터의 회로도에는, 도 3에 도시된 바와 같이, 두 개의 baredie model(120), IMN(130) 및 OMN(140)와 함께 두 개의 와이어 본딩 패드(wire bonding pad)(150)가 나타나 있다.3 is a circuit diagram of the GaN power transistor shown in Fig. The circuit diagram of the GaN power transistor shows two wire bonding pads 150 with two bare die models 120, IMN 130 and OMN 140, as shown in Figure 3 .

와이어 본딩 패드(150)는 메탈 패키지(110)의 단자로 와이어를 연결하기 위한 패드이다.The wire bonding pad 150 is a pad for connecting a wire to a terminal of the metal package 110.

IMN(130) 및 OMN(140)의 각 선로는 GaN baredie(120)의 임피던스를 50 ohm에 정합시킬 수 있도록 설계되며 이를 실현할 수 있는 특성 임피던스와 전기적 길이가 부여된다. 전기적 길이를 90°로 하는 λ/4 트랜스포머 구조를 적용하여 구현할 수 있다.Each of the lines of the IMN 130 and the OMN 140 is designed to match the impedance of the GaN bare window 120 to 50 ohms, and a characteristic impedance and an electrical length capable of realizing the impedance are provided. And a? / 4 transformer structure having an electrical length of 90 degrees.

도 4에는 상용 회로 설계 소프트웨어인 ADS(Advanced Design System)를 이용하여 단일 GaN baredie(120)가 나타낼 수 있는 최적 특성을 추출하고 이를 실현하기 위한 입출력 임피던스 점을 도출하는 방법이 제시되어 있다. 다양한 임피던스 점들을 옮겨 가며 출력과 효율이 최적화되는 임피던스 점을 추출하게 된다.FIG. 4 shows a method for deriving an input / output impedance point for extracting an optimum characteristic that a single GaN bare die 120 can exhibit using ADS (Advanced Design System), which is a commercial circuit design software, and realizing the optimal characteristic. It extracts the impedance point that moves the various impedance points and optimizes the output and efficiency.

도 4에는 본 발명의 실시예에 적용가능한 25W급 GaN baredie(120)의 특성이 제시되어 있는데 52%의 효율(210)과 45dBm의 출력(220)을 나타냄을 볼 수 있다. 45dBm은 30W정도의 출력으로 25W급 소자가 낼 수 있는 최대 출력을 나타내고 있음을 알 수 있다.FIG. 4 shows the characteristics of a 25 W-class GaN barebei 120 applicable to an embodiment of the present invention, which shows an efficiency 210 of 52% and an output 220 of 45 dBm. It can be seen that 45 dBm represents the maximum output that the 25 W class device can output with an output of about 30 W.

본 발명의 실시예에서는, 이 특성을 기반으로 단일 메탈 패키지(110)의 내부에 두 개의 GaN baredie(120)를 집적화하고 이에 대한 임피던스 정합 및 결합을 통해 출력을 증가시키는 것이 가능하다.In an embodiment of the present invention, it is possible to integrate two GaN bareies 120 inside a single metal package 110 based on this characteristic, and to increase the output through impedance matching and coupling thereto.

도 5에는 IMN(130)의 임피던스 정합 및 신호 분리 구조가 제시되어 있고, 도 6에는 OMN(140)의 임피던스 정합 및 신호 결합 구조가 제시되어 있다.5 shows an impedance matching and signal separation structure of the IMN 130, and FIG. 6 shows an impedance matching and signal combining structure of the OMN 140. In FIG.

도 5 및 도 6의 각 구조에 대한 3차원 구조의 simulation을 통해 그 전기적 특성을 추출하고, 도 3에 제시되었던 회로와 연동하여 최종 특성을 추출한 결과가 도 7에 나타나 있다.The electrical characteristics are extracted through simulation of the three-dimensional structure for each structure of FIGS. 5 and 6, and the result of extracting the final characteristics in conjunction with the circuit shown in FIG. 3 is shown in FIG.

도 7에는 최종적으로 추출된 GaN 파워 트랜지스터의 특성이 나타나 있는데 출력(310)은 47dBm, 즉 50W 이상의 출력이 나타났고 효율(320)도 50% 정도 추출되고 있음을 알 수 있다.FIG. 7 shows the characteristics of the finally extracted GaN power transistor. It can be seen that the output 310 has an output of 47 dBm, that is, 50 W or more, and the efficiency 320 is about 50%.

따라서, 본 발명의 실시예를 통해 단일 메탈 패기지(110)의 내부에 두 개의 GaN baredie(120)를 집적화함으로써 크기 및 비용의 증가 없이 출력을 2배 가까이 증가시킬 수 있음을 확인할 수 있다.Thus, it can be seen that by integrating two GaN bareies 120 within a single metal foil 110 through the embodiment of the present invention, the output can be doubled without increasing size and cost.

도 8에는 본 발명의 실시예가 적용된 시편 형상이 나타나 있는데, 단일 메탈 패키지(110)의 내부에 두 개의 GaN baredie(120)와 IMN(130) 및 OMN(140)가 집적화되어 있음을 확인할 수 있다.8 shows a specimen shape to which the embodiment of the present invention is applied. It can be seen that two GaN bareies 120, IMN 130, and OMN 140 are integrated in a single metal package 110.

도 9는 본 발명의 다른 실시예에 따른 GaN 파워 증폭기의 구조를 나타낸 도면이다. 본 발명의 실시예에 따른 GaN 파워 증폭기는, 4개의 GaN baredie(120)를 하나의 메탈 패키지(110)에 실장하면서 이들을 연결할 수 있도록 IMN(130) 및 OMN(140)를 확장한 구조이다.9 is a diagram illustrating a structure of a GaN power amplifier according to another embodiment of the present invention. The GaN power amplifier according to the embodiment of the present invention has a structure in which the IMN 130 and the OMN 140 are extended so that four GaN bareies 120 can be mounted on one metal package 110 while connecting them.

동등한 방법으로, GaN baredie(120)의 개수를 6개, 8개, 12개, ... 로 확장할 수 있음은 물론이다.It is of course possible to extend the number of GaN bareies 120 to 6, 8, 12, ... in an equivalent manner.

도 10은 본 발명의 또 다른 실시예에 따른 GaN 파워 증폭기의 구조를 나타낸 도면이다. 본 발명의 실시예에 따른 GaN 파워 증폭기는, 하나의 메탈 패키지(110)에 도 2에 제시된 GaN 파워 증폭기 2개가 분리 실장됨으로써, 입력되는 입력 신호에 대해 개별적으로 전력 증폭을 수행할 수 있는 구조이다.10 is a diagram illustrating a structure of a GaN power amplifier according to another embodiment of the present invention. The GaN power amplifier according to the embodiment of the present invention has a structure in which two GaN power amplifiers shown in FIG. 2 are separately mounted in one metal package 110 to perform power amplification individually on input signals .

동등한 방법으로, GaN 파워 증폭기의 개수를 3개, 4개, 5개, ... 로 확장할 수 있다.Equally, the number of GaN power amplifiers can be extended to three, four, five, ....

지금까지, 세라믹 기술을 이용한 내부 정합 및 내부 결합구조가 직접된 GaN 파워 트랜지스터 패키지에 대해 바람직한 실시예를 들어 상세히 설명하였다.Up to now, a preferred embodiment has been described in detail for a GaN power transistor package in which an internal matching and an inner coupling structure using a ceramic technique is directly applied.

본 발명의 실시예에 따른, GaN 파워 트랜지스터 패키지는, 내부 정합을 위한 반도체 캐패시터 및 이를 연결하기 위한 와이어 등을 사용하지 않기 때문에 캐패시터 비용, 패키징 비용을 절감할 수 있다.Since the GaN power transistor package according to the embodiment of the present invention does not use a semiconductor capacitor for internal matching and a wire for connecting the same, the capacitor cost and the packaging cost can be reduced.

또한, 본 발명의 실시예에 따른, GaN 파워 트랜지스터 패키지는, 단일 메탈 패키지 내부에 두 개 이상의 GaN baredie를 집적화시키기 때문에 크기의 증가없이 출력을 증가시킬 수 있고 패키지에 대한 비용도 절감할 수 있다.In addition, the GaN power transistor package according to the embodiment of the present invention integrates two or more GaN bareies in a single metal package, so that it is possible to increase the output without increasing the size and reduce the cost of the package.

그리고, 본 발명의 실시예에 따른, GaN 파워 트랜지스터 패키지는, 임피던스 정합 및 결합 구조를 단일 세라믹 기판에 직접시키기 때문에 여러 개를 집적화하였을 때 소요되는 패키지 비용 등을 절감할 수 있고 특성을 효과적으로 제어할 수 있어 양산 수율 개선에도 도움이 된다.In addition, since the GaN power transistor package according to the embodiment of the present invention directs the impedance matching and coupling structure directly to a single ceramic substrate, it is possible to reduce the package cost and the like required for integrating several GaN power transistor packages. This helps to improve the yield of mass production.

아울러, 본 발명의 실시예에 따른, GaN 파워 트랜지스터 패키지는 ,파워 트랜지스터가 임피던스 정합되어 있기 때문에 별도의 추가 회로없이 이들을 직병렬로 연결하여 다양한 회로로 구성할 수 있다.In addition, since the power transistors are impedance-matched in the GaN power transistor package according to the embodiment of the present invention, they can be connected in series and parallel to form various circuits without additional circuits.

또한, 이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, It will be understood by those skilled in the art that various changes in form and detail may be made therein without departing from the spirit and scope of the present invention.

110 : 메탈 패키지
120 : GaN baredie
130 : IMN(Input Matching Network)
140 : OMN(Output Matching Network)110: Metal package
120: GaN baredie
130: IMN (Input Matching Network)
140: OMN (Output Matching Network)

Claims (8)

패키지;
상기 패키지 내부에 마련되어, 전력을 증폭하는 다수의 증폭 소자; 및
상기 패키지 내부에 마련되어, 상기 다수의 증폭 소자를 연결하는 연결 회로;를 포함하는 것을 특징으로 하는 전력 증폭기.
package;
A plurality of amplification elements provided in the package for amplifying power; And
And a connection circuit provided in the package to connect the plurality of amplification elements.
청구항 1에 있어서,
상기 연결 회로는,
입력 전력을 상기 다수의 증폭 소자에 분배하는 입력 회로;를 포함하는 것을 특징으로 하는 전력 증폭기.
The method according to claim 1,
Wherein the connection circuit comprises:
And an input circuit for distributing input power to the plurality of amplification elements.
청구항 2에 있어서,
상기 입력 회로는,
입력 임피던스 매칭 회로가 일체화 되어 있는 것을 특징으로 하는 전력 증폭기.
The method of claim 2,
Wherein the input circuit comprises:
And an input impedance matching circuit are integrated.
청구항 1에 있어서,
상기 연결 회로는,
상기 다수의 증폭 소자에서 증폭된 전력을 결합하는 출력 회로;를 포함하는 것을 특징으로 하는 전력 증폭기.
The method according to claim 1,
Wherein the connection circuit comprises:
And an output circuit for combining the amplified power from the plurality of amplification devices.
청구항 4에 있어서,
상기 출력 회로는,
출력 임피던스 매칭 회로가 일체화 되어 있는 것을 특징으로 하는 전력 증폭기.
The method of claim 4,
Wherein the output circuit comprises:
And an output impedance matching circuit are integrated.
청구항 1에 있어서,
상기 다수의 증폭 소자 중 일부는 제1 입력 신호의 전력을 증폭하고,
상기 다수의 증폭 소자 중 다른 일부는 제2 입력 신호의 전력을 증폭하는 것을 특징으로 하는 전력 증폭기.
The method according to claim 1,
Some of the plurality of amplification devices amplify the power of the first input signal,
And the other of the plurality of amplification elements amplifies the power of the second input signal.
청구항 1에 있어서,
상기 증폭 소자는, GaN 파워 트랜지스터이고,
상기 패키지는, 메탈 패키지인 것을 특징으로 하는 전력 증폭기.
The method according to claim 1,
Wherein the amplifying element is a GaN power transistor,
Wherein the package is a metal package.
패키지 내부에 마련된 다수의 증폭 소자가 전력을 증폭하는 단계;
상기 패키지 내부에 마련된 연결 회로가, 상기 증폭 단계에서 증폭된 전력들을 결합하여 출력하는 단계;를 포함하는 것을 특징으로 하는 전력 증폭 방법.
Amplifying power by a plurality of amplifying elements provided in the package;
And a coupling circuit provided in the package, combining the amplified power in the amplifying step and outputting the amplified power.
KR1020160080828A 2016-06-28 2016-06-28 GaN power transistor package with internal matching and combining structure based on the ceramic technology KR102579321B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160080828A KR102579321B1 (en) 2016-06-28 2016-06-28 GaN power transistor package with internal matching and combining structure based on the ceramic technology

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160080828A KR102579321B1 (en) 2016-06-28 2016-06-28 GaN power transistor package with internal matching and combining structure based on the ceramic technology

Publications (2)

Publication Number Publication Date
KR20180001851A true KR20180001851A (en) 2018-01-05
KR102579321B1 KR102579321B1 (en) 2023-09-14

Family

ID=61001948

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160080828A KR102579321B1 (en) 2016-06-28 2016-06-28 GaN power transistor package with internal matching and combining structure based on the ceramic technology

Country Status (1)

Country Link
KR (1) KR102579321B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102097532B1 (en) 2019-08-26 2020-04-06 한화시스템(주) power amplifier
CN113595516A (en) * 2021-07-14 2021-11-02 南京三乐集团有限公司 High-miniaturization L-band 900W GaN power amplification module

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120087072A (en) * 2011-01-27 2012-08-06 후지쯔 가부시끼가이샤 Transmission line, integrated circuit mounted device, and communication device module

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120087072A (en) * 2011-01-27 2012-08-06 후지쯔 가부시끼가이샤 Transmission line, integrated circuit mounted device, and communication device module

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102097532B1 (en) 2019-08-26 2020-04-06 한화시스템(주) power amplifier
CN113595516A (en) * 2021-07-14 2021-11-02 南京三乐集团有限公司 High-miniaturization L-band 900W GaN power amplification module

Also Published As

Publication number Publication date
KR102579321B1 (en) 2023-09-14

Similar Documents

Publication Publication Date Title
EP3179628B1 (en) Amplifier devices with in-package transmission line combiner
US20220352141A1 (en) Multi-Cavity Package Having Single Metal Flange
JP4976552B2 (en) Broadband amplifier
US7164316B2 (en) Series-Type Doherty Amplifier Without Hybrid Coupler
CN106374845A (en) Amplifier device and electronic equipment including same
JP6461997B2 (en) Doherty power amplifier, communication device, and system
JP2012029239A (en) Doherty amplifier
JP5472265B2 (en) Power amplification circuit and high frequency module
TW201545470A (en) Improved power amplifier bias circuit having parallel emitter follower
JP4658141B2 (en) Power device and power device control method
KR20130123289A (en) Compact rf power amplifier
US7982544B2 (en) Method and system for amplifying a signal using a transformer matched transistor
KR101672797B1 (en) Apparatus for detecting signal using isolated port of coupler
TWI655843B (en) Multiple RF power amplifier
KR20180001851A (en) GaN power transistor package with internal matching and combining structure based on the ceramic technology
KR102225751B1 (en) 200W Power amplifier using GaN FET for pulsed radar application
JP6265415B2 (en) Amplifier
JP5913442B2 (en) Doherty amplifier
JP5613572B2 (en) High frequency semiconductor module
JP2018032916A (en) High frequency amplifier module
JP2012065117A (en) High frequency amplifier
KR101901510B1 (en) Power Amplifier Using Equivalent Transformer
JP2006086329A (en) Power amplifier module
NL2028527B1 (en) Doherty power amplifier
TWI542141B (en) RF power amplifier

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
N231 Notification of change of applicant
GRNT Written decision to grant