KR20170137309A - 반도체 소자의 식각 방법 및 반도체 소자의 식각 장치 - Google Patents

반도체 소자의 식각 방법 및 반도체 소자의 식각 장치 Download PDF

Info

Publication number
KR20170137309A
KR20170137309A KR1020160069256A KR20160069256A KR20170137309A KR 20170137309 A KR20170137309 A KR 20170137309A KR 1020160069256 A KR1020160069256 A KR 1020160069256A KR 20160069256 A KR20160069256 A KR 20160069256A KR 20170137309 A KR20170137309 A KR 20170137309A
Authority
KR
South Korea
Prior art keywords
etching
composition
formula
inorganic acid
semiconductor device
Prior art date
Application number
KR1020160069256A
Other languages
English (en)
Other versions
KR102436182B1 (ko
Inventor
이진욱
임정훈
박재완
Original Assignee
솔브레인 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 솔브레인 주식회사 filed Critical 솔브레인 주식회사
Priority to KR1020160069256A priority Critical patent/KR102436182B1/ko
Publication of KR20170137309A publication Critical patent/KR20170137309A/ko
Application granted granted Critical
Publication of KR102436182B1 publication Critical patent/KR102436182B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)

Abstract

본 발명은 반도체 소자의 식각 방법 및 이의 제조 장치에 관한 것으로서, 상기 반도체 소자의 식각 방법은 무기산을 가열하는 단계, 상기 가열된 무기산에 실란 화합물을 첨가하는 단계, 그리고 상기 무기산과 상기 실란 화합물을 반응시키는 단계를 포함한다.
상기 반도체 소자의 식각 방법은 식각용 조성물에 첨가제로 사용시 식각용 조성물의 산화막에 대한 질화막의 식각 선택비를 높히고, 산화막의 식각속도를 조절하여 EFH를 용이하게 조절할 수 있고, 질화막 제거 시에 산화막의 막질 손상이나 산화막의 식각으로 인한 전기적 특성 저하를 방지하고, 파티클 발생을 방지할 수 있는 실란 무기산염을 간단한 방법을 통하여 높은 수율로 제조할 수 있다.

Description

반도체 소자의 식각 방법 및 반도체 소자의 식각 장치{METHOD FOR ETCHING SEMICONDUCTOR DEVICE AND APPARATUS FOR ETCHING SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 식각 방법 및 반도체 소자의 식각 장치에 관한 것으로서, 보다 상세하게는 고온 인산으로 실리콘 질화막 및 실리콘 산화막을 식각함에 있어서, 고온의 인산을 제어하여 실리콘 산화막에 대하여 실리콘 질화막을 선택적으로 식각하면서도 실리콘 농도 증가에 따른 실리콘 이상 성장과 같은 문제점이 발생하지 않는 반도체 소자의 식각 방법 및 반도체 소자의 식각 장치에 관한 것이다.
반도체 제조 공정에 있어서, 실리콘 산화막(SiO2) 등의 산화막 및 실리콘질화막(SiNx) 등의 질화막은 대표적인 절연막으로 각각 단독으로, 또는 1층 이상의 막들이 교대로 적층되어 사용된다. 또한, 이러한 산화막 및 질화막은 금속 배선 등의 도전성 패턴을 형성하기 위한 하드마스크로도 이용된다.
상기 질화막을 제거하기 위한 습식 식각 공정에서는 일반적으로 인산(phosphoric acid)과 탈이온수(deionized water)의 혼합물이 사용되며, 이들 혼합물은 고온 인산 공정이라 알려진 공정에 주로 이용된다. 상기 고온 인산 공정은 상기 혼합물을 약 100 내지 170 ℃의 고온으로 가열하여 식각을 진행하게 되는데, 고온으로 가열된 인산은 실리콘 질화막 또는 실리콘 산화막을 식각하는데 용이하다. 상기 고온 인산 공정을 통한 실리콘 질화막의 식각 속도는 약 50 내지 70 Å/min이며, 상기 실리콘 열산화막의 식각 속도는 약 2 내지 5 Å/min으로 알려져 있다.
본 발명의 목적은 고온 인산으로 실리콘 질화막 및 실리콘 산화막을 식각함에 있어서, 고온의 인산을 제어하여 실리콘 산화막에 대하여 실리콘 질화막을 선택적으로 식각하면서도 실리콘 농도 증가에 따른 실리콘 이상 성장과 같은 문제점이 발생하지 않는 반도체 소자의 식각 방법을 제공하는 것이다.
본 발명의 다른 목적은 반도체 소자의 식각 장치를 제공하는 것이다.
본 발명의 일 실시예에 따르면, 식각용 조성물을 식각조에 공급한 후 가열하는 단계, 상기 식각용 조성물에 실리콘 첨가제를 첨가하는 단계, 상기 식각조에서 반도체 소자를 식각하는 단계, 그리고 상기 식각용 조성물에 물을 보충하여 온도를 조절하는 단계를 포함하는 반도체 소자의 식각 방법을 제공한다.
상기 식각용 조성물을 가열하는 단계는 상기 식각용 조성물을 150 내지 200℃로 가열하는 것일 수 있다.
상기 실리콘 첨가제를 첨가하는 단계는 상기 식각용 조성물 100 중량부에 대하여 상기 실리콘 첨가제의 함량이 0.001 내지 10 중량부가 되도록 첨가하는 것일 수 있다.
상기 물은 탈이온수(deionized water, DIW)일 수 있다.
상기 물은 상기 식각용 조성물을 가열하는 단계, 상기 식각용 조성물에 실리콘 첨가제를 첨가하는 단계, 상기 반도체 소자를 식각하는 단계 및 이들의 조합으로 이루어지는 군에서 선택되는 어느 하나의 단계에서 증발된 양 만큼 보충하는 것일 수 있다.
상기 반도체 소자의 식각 방법은 상기 식각용 조성물을 예열하는 단계를 더 포함할 수 있다.
상기 식각용 조성물을 예열하는 단계는 상기 식각용 조성물을 100 내지 140℃로 예열하는 것일 수 있다.
상기 반도체 소자의 식각 방법은 상기 반도체 소자를 식각하는 단계에서 사용된 식각용 조성물의 일부를 드레인(drain)시킨 후, 상기 반도체 소자의 식각 방법을 반복 실시하는 것일 수 있다.
상기 반도체 소자의 식각 방법은 상기 반도체 소자를 식각하는 단계에서 사용된 식각용 조성물의 일부를 오버플로우(overflow)시킨 후, 상기 반도체 소자의 식각 방법을 반복 실시하는 것일 수 있다.
상기 식각용 조성물의 드레인 또는 오버플로우는 상기 식각용 조성물 전체 중량에 대하여 10 내지 30 중량%를 드레인 또는 오버플로우시키는 것일 수 있다.
상기 식각용 조성물은 무기산을 포함하는 것일 수 있다.
상기 무기산은 무기산 수용액이고, 상기 무기산 수용액은 상기 무기산 수용액 총 중량에 대하여 상기 무기산 70 내지 99중량% 및 나머지 함량의 물을 포함하는 것일 수 있다.
상기 무기산은 황산, 발연 황산, 질산, 인산, 무수 인산, 및 이들의 혼합물로 이루어진 군에서 선택되는 어느 하나일 수 있다.
상기 실리콘 첨가제는 실란 무기산염일 수 있다.
본 발명의 다른 일 실시예에 따르면, 식각용 조성물을 이용하여 반도체 소자를 식각시키는 식각조, 상기 식각용 조성물을 상기 식각조에 공급하기 위한 제1 원료 공급부, 상기 식각조에 실리콘 첨가제를 공급하기 위한 제2 원료 공급부, 상기 식각조에 물을 보충하기 위한 물 보충부, 그리고 상기 식각용 조성물을 가열하기 위한 가열부를 포함하는 반도체 소자의 식각 장치를 제공한다.
상기 반도체 소자의 식각 장치는 상기 식각용 조성물을 예열하기 위한 예열부를 더 포함하고, 상기 예열부에서 상기 식각용 조성물을 예열한 후, 상기 제1 원료 공급부를 통하여 상기 식각용 조성물을 상기 식각조에 공급하는 것일 수 있다.
상기 반도체 소자의 식각 장치는 상기 반도체 소자의 식각에 사용된 상기 식각용 조성물의 일부를 드레인(drain)시키는 드레인부를 더 포함할 수 있다.
상기 반도체 소자의 식각 장치는 상기 반도체 소자의 식각에 사용된 상기 식각용 조성물의 일부를 오버플로우(overflow)시키는 오버플로우부를 더 포함할 수 있다.
본 발명에 따른 반도체 소자의 식각 방법 및 반도체 소자의 식각 장치는 고온 인산으로 실리콘 질화막 및 실리콘 산화막을 식각함에 있어서, 고온의 인산을 제어하여 실리콘 산화막에 대하여 실리콘 질화막을 선택적으로 식각하면서도 실리콘 농도 증가에 따른 실리콘 이상 성장과 같은 문제점이 발생하지 않는다.
도 1 내지 도 3은 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 이용한 플래시 메모리 소자의 소자 분리 공정을 설명하기 위한 공정 단면도이다.
도 4 내지 도 9는 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 이용한 플래시 메모리 소자의 파이프 채널 형성 공정을 설명하기 위한 공정 단면도이다.
도 10 및 11은 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 이용한 상변화 메모리에서의 다이오드 형성 공정을 설명하기 위한 공정 단면도이다.
도 12는 본 발명의 다른 일 실시예에 따른 반도체 소자의 식각 장치를 개략적으로 나타내는 모식도이다.
도 13은 본 발명의 실시예에서 제조된 실란 무기산염의 핵자기공명(NMR) 데이터를 나타내는 그래프이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예를 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 발명에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 발명에서, '포함하다' 또는 '가지다' 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 명세서에서, 탄소수 1 내지 10의 알킬기는 1 내지 10개의 탄소 원자를 갖는, 직쇄 또는 가지 달린 비-사이클릭 포화 탄화수소를 나타내고, 탄소수 1 내지 10의 알콕시기는 한개 이상의 에테르기, 및 1 내지 10개의 탄소 원자를 갖는 직쇄 또는 가지달린 비-사이클릭 탄화수소를 나타낸다.
본 발명의 일 실시예에 따른 반도체 소자의 식각 방법은 식각용 조성물을 식각조에 공급한 후 가열하는 단계, 상기 식각용 조성물에 실리콘 첨가제를 첨가하는 단계, 상기 식각조에서 반도체 소자를 식각하는 단계, 그리고 상기 식각용 조성물에 물을 보충하여 온도를 조절하는 단계를 포함한다.
우선, 상기 식각용 조성물을 식각조에 공급한 후 가열한다.
상기 식각용 조성물의 공급은 당업계에 주지된 습식 식각 방법에 따라, 예컨대 침지시키는 방법의 경우 상기 식각조 내부를 상기 식각용 조성물로 채우거나, 분사하는 방법의 경우 상기 식각조 내부에 상기 식각용 조성물을 분사할 수 있다.
상기 식각용 조성물을 가열하는 단계는 상기 식각용 조성물을 150 내지 200℃의 온도로 가열시킬 수 있다. 상기 가열 온도가 150℃ 미만인 경우 실리콘 질화막의 식각 속도가 너무 낮아 식각이 안될 수 있으며, 200℃를 초과하는 경우 고온으로 인한 장비 부식 등의 문제가 있을 수 있다.
이때, 상기 식각조 내부를 상기 식각용 조성물로 채우는 경우 상기 식각조 내부에 상기 식각용 조성물을 채운 후 상기 식각용 조성물을 가열할 수 있으나, 상기 분사하는 방법의 경우 상기 식각용 조성물을 가열한 후 상기 식각용 조성물을 분사할 수도 있다.
상기 식각용 조성물은 반도체 소자를 식각할 수 있는 것이면 어느 것이나 사용 가능하며, 본 발명에서 특별히 한정되지 않는다.
다만, 상기 식각용 조성물은 실리콘 산화막에 대하여 실리콘 질화막을 선택적으로 식각하기 위하여 바람직하게 무기산을 포함할 수 있다. 상기 무기산은 황산, 발연 황산, 질산, 인산, 무수 인산, 피로인산, 폴리인산 및 이들의 혼합물로 이루어진 군에서 선택되는 어느 하나일 수 있고, 바람직하게 황산, 질산, 인산일 수 있다.
더욱 바람직하게, 상기 산화막에 대한 상기 질화막의 식각 선택비를 얻기 위하여 상기 무기산은 인산을 사용할 수 있다. 상기 인산은 상기 식각용 조성물 내에 수소 이온을 제공하여 식각을 촉진시키는 역할을 할 수 있다. 상기 무기산으로 상기 인산을 사용하는 경우, 상기 식각용 조성물은 황산을 첨가제로 더 포함할 수 있다. 상기 황산은 상기 인산을 상기 무기산으로 포함하는 식각용 조성물의 끓는점을 상승시켜 질화막 식각에 도움을 줄 수 있다.
상기 무기산의 함량은 상기 식각용 조성물 총 중량에 대하여 70 내지 99 중량%, 바람직하게 70 내지 90 중량%, 더욱 바람직하게 75 내지 85 중량%일 수 있다. 상기 무기산이 70 중량% 미만으로 포함되는 경우 질화막이 용이하게 제거되지 않을 수 있고 파티클 발생 우려가 있으며, 99 중량%를 초과하여 포함되는 경우 질화막에 대한 높은 선택비를 얻을 수 없다.
상기 무기산은 무기산 수용액일 수 있고, 상기 무기산 수용액은 상기 무기산 수용액 총 중량에 대하여 상기 무기산을 70 내지 99중량%, 바람직하게 75 내지 85중량%로 포함하고, 나머지 함량의 물을 포함할 수 있다. 상기 무기산 수용액에서 상기 무기산의 농도가 70중량% 미만인 경우 끓는점이 낮아 실리콘 질화막의 식각 속도가 저하될 수 있고, 온도를 승온하기 위한 시간이 오래 걸릴 수 있고, 90 중량%를 초과하는 경우 높은 끓는 점으로 인해 실리콘 질화막과 산화막이 동시에 높은 속도로 식각이 될 수 있으며, 낮은 물의 함량으로 인해 식각 속도가 저하 될 수 있다.
상기 식각용 조성물은 상술한 무기산을 제외한 함량으로 용매를 포함할 수 있다. 상기 용매는 구체적으로 물 또는 탈이온수 등일 수 있다.
한편, 상기 식각용 조성물은 상기 식각용 조성물 전체에 대하여 암모늄계 화합물을 0.01 내지 20 중량%로 더 포함할 수 있다. 상기 식각용 조성물이 상기 암모늄계 화합물을 더 포함하는 경우 상기 식각용 조성물을 장기간 사용에도 에칭 속도 저하 및 선택도 변화가 발생하지 않으며, 식각 속도를 일정하게 유지하는 효과가 있다.
상기 암모늄계 화합물이 0.01 중량% 미만으로 첨가되는 경우 장기간 사용시 선택도를 유지하는 효과가 감소하고, 20 중량% 초과로 첨가되는 경우 질화막과 실리콘 산화막의 식각 속도가 변화하게 되어 선택도가 변화될 수 있다.
상기 암모늄계 화합물은 암모니아수, 암모늄클로라이드, 암모늄아세트산, 암모늄인산염, 암모늄과옥시이황산염, 암모늄황산염, 암모늄불산염에서 선택되는 어느 하나 또는 둘 이상의 혼합물인 것을 사용할 수 있다. 또한, 상기 암모늄계 화합물은 상기 화합물에 한정되는 것은 아니고 암모늄 이온을 갖고 있는 모든 화합물을 포함한다. 예를 들어, 상기 암모늄계 화합물은 NH4와 HCl을 함께 사용할 수도 있다.
상기 식각용 조성물은 상기 식각용 조성물 전체에 대하여 불소계 화합물을 0.01 내지 1 중량%로 더 포함할 수 있다. 상기 불소계 화합물이 0.01 중량% 미만으로 첨가되는 경우 질화막의 식각 속도가 작아져 질화막 제거가 용이하지 않을 수 있으며, 1 중량%을 초과하는 경우 질화막의 식각 속도가 크게 향상되지만, 산화막 또한 식각되는 단점이 있다.
상기 불소계 화합물은 불화수소, 불화암모늄, 불화수소암모늄에서 선택되는 어느 하나 또는 둘 이상의 혼합물인 것을 사용할 수 있다. 보다 바람직하게는 불화수소암모늄을 사용하는 것이 장기간 사용시 선택도 유지하기 때문에 좋다.
한편, 상기 식각용 조성물은 식각 성능을 향상시키기 위하여 당업계에서 통상적으로 사용되는 임의의 첨가제를 더 포함할 수 있다. 첨가제로는 계면활성제, 금속 이온 봉쇄제, 부식 방지제 등을 사용할 수 있다.
다음으로, 상기 가열된 식각용 조성물에 실리콘 첨가제를 첨가한다.
다만, 상기 실리콘 첨가제를 첨가하는 단계는 상기 반도체 소자의 식각 방법의 어느 단계에서나 이루어질 수 있다. 즉, 상기 식각용 조성물을 가열하는 단계에서 가열 도중에 첨가하거나 가열 직후에 첨가할 수도 있고, 이후에 설명할 물을 보충하는 단계에서 첨가하거나 물을 보충한 직후에 첨가할 수도 있고, 반도체 소자를 식각하는 도중에 첨가하거나 식각 직후에 첨가할 수도 있고, 식각용 조성물을 드레인 또는 오버플로우 도중에 첨가하거나 드레인 또는 오버플로우 직후에 첨가할 수도 있다.
상기 실리콘 첨가제는 반도체 소자를 식각할 수 있는 것이면 어느 것이나 사용 가능하며, 본 발명에서 특별히 한정되지 않는다. 다만, 상기 실리콘 첨가제는 실리콘 산화막에 대하여 실리콘 질화막을 선택적으로 식각하기 위하여 바람직하게 실란 무기산염일 수 있다.
하나의 실시예에서, 상기 실란 무기산염은 상기 무기산과 상기 실란 화합물을 반응시켜 제조될 수 있다. 상기 실란 무기산염은 상기 무기산과 상기 실란 화합물을 반응시켜 제조됨에 따라, 단일한 화학식 구조가 아니라 다양한 화학식 구조를 가지는 실란 무기산염이 혼합된 것일 수 있다. 즉, 상기 식각용 조성물은 서로 다른 화학식 구조를 가지는 적어도 2종 이상의 실란 무기산염들의 혼합물을 포함할 수 있다. 그러나, 본 발명이 이에 한정되는 것은 아니고 상기 식각용 조성물은 1종의 실란 무기산염만을 포함할 수도 있다.
상기 실란 무기산염을 제조하기 위한 무기산은 황산, 발연 황산, 질산, 인산, 무수 인산, 피로인산, 폴리인산 및 이들의 혼합물로 이루어진 군에서 선택되는 어느 하나일 수 있고, 바람직하게 황산, 질산, 인산일 수 있다.
상기 실란 화합물은 하기 화학식 A1 내지 A2로 표시되는 화합물 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나일 수 있다.
[화학식 A1]
Figure pat00001
상기 화학식 A1에 있어서, 상기 R1 내지 R4는 각각 독립적으로 수소 원자, 할로겐 원자, 탄소수 1 내지 10의 알킬기, 탄소수 1 내지 10의 알콕시기 및 탄소수 6 내지 30의 아릴기로 이루어진 군에서 선택되는 어느 하나이고, 상기 R1 내지 R4 중 적어도 어느 하나는 할로겐 원자 또는 탄소수 1 내지 10의 알콕시기이다.
상기 할로겐 원자는 플루오르기, 클로로기, 브롬기, 또는 요오드기일 수 있고, 바람직하게 플루오르기 또는 클로로기일 수 있다.
구체적으로, 상기 화학식 A1로 표시되는 화합물은 할로 실란 또는 알콕시 실란 화합물일 수 있다.
상기 할로 실란 화합물은 트리메틸클로로실란, 트리에틸클로로실란, 트리프로필클로로실란, 트리메틸플루오로실란, 트리에틸플루오로실란, 트리프로필플루오로실란, 디메틸디클로로실란, 디에틸디클로로실란, 디프로필디클로로실란, 디메틸디플루오로실란, 디에틸디플루오로실란, 디프로필디플루오로실란, 에틸트리클로로실란, 프로필트리클로로실란, 메틸트리플루오로실란, 에틸트리플루오로실란, 프로필트리플루오로실란 및 이들의 혼합물로 이루어진 군에서 선택되는 어느 하나일 수 있다.
상기 알콕시 실란 화합물은 테트라메톡시실란(TMOS), 테트라프로폭시실란, 메틸트리메톡시실란(MTMOS), 메틸트리에톡시실란(MTEOS), 메틸트리프로폭시실란, 에틸트리메톡시실란, 에틸트리에톡시실란, 에틸트리프로폭시실란, 프로필트리메톡시실란(PrTMOS), 프로필트리에톡시실란(PrTEOS), 프로필트리프로폭시실란, 디메틸디메톡시실란, 디메틸디에톡시실란, 디메틸디프로폭시실란, 디에틸디메톡시실란, 디에틸디에톡시실란, 디에틸디프로폭시실란, 디프로필디메톡시실란, 디프로필디에톡시실란, 디프로필디프로폭시실란, 트리메틸메톡시실란, 트리메틸에톡시실란, 트리메틸프로폭시실란, 트리에틸메톡시실란, 트리에틸에톡시실란, 트리에틸프로폭시실란, 트리프로필메톡시실란, 트리프로필에톡시실란, 트리프로필프로폭시실란, 3-클로로프로필트리메톡시실란, 3-아미노프로필트리메톡시실란, 3-아미노프로필트리에톡시실란, [3-(2-아미노에틸)아미노프로필]트리메톡시실란, 3-머캅토프로필트리메톡시실란, 3-메타크릴옥시프로필트리메톡시실란, 3-아크릴옥시프로필트리메톡시실란 및 이들의 혼합물로 이루어진 군에서 선택되는 어느 하나일 수 있다.
[화학식 A2]
Figure pat00002
상기 화학식 A2에 있어서, 상기 R5 내지 R10은 각각 독립적으로 수소 원자, 할로겐 원자, 탄소수 1 내지 10의 알킬기, 탄소수 1 내지 10의 알콕시기 및 탄소수 6 내지 30의 아릴기로 이루어진 군에서 선택되는 어느 하나이고, 상기 R5 내지 R10 중 적어도 어느 하나는 할로겐 원자 또는 탄소수 1 내지 10의 알콕시기이고, 상기 n은 1 내지 10의 정수이다.
상기 할로겐 원자는 플루오르기, 클로로기, 브롬기, 또는 요오드기일 수 있고, 바람직하게 플루오르기 또는 클로로기일 수 있다.
구체적으로, 상기 화학식 A2로 표시되는 화합물은 클로로디메틸실록시-클로로디메틸실란, 클로로디에틸실록시-클로로디메틸실란, 디클로로메틸실록시-클로로디메틸실란, 디클로로에틸실록시-클로로디메틸실란, 트리클로로실록시-클로로디메틸실란, 플루오로디메틸실록시-클로로디메틸실란, 디플루오로메틸실록시-클로로디메틸실란, 트리플루오로실록시-클로로디메틸실란, 메톡시디메틸실록시-클로로디메틸실란, 디메톡시디메틸실록시-클로로디메틸실란, 트리메톡시실록시-클로로디메틸실란, 에톡시디메틸실록시-클로로디메틸실란, 디에톡시메틸실록시-클로로디메틸실란, 트리에톡시실록시-클로로디메틸실란, 클로로디메틸실록시-디클로로메틸실란, 트리클로로실록시-디클로로메틸실란, 클로로디메틸실록시-트리클로로실란, 디클로로메틸실록시-트리클로로실란 또는 트리클로로실록시-트리클로로실란 등일 수 있다.
상기 무기산과 상기 실란 화합물을 반응시켜 제조된 실란 무기산염들을 구체적으로 예시하면 하기 화학식들과 같다. 그러나, 본 발명의 실란 무기산염들이 하기 화학식 구조에만 한정되는 것은 아니다.
[화학식 A3-1]
Figure pat00003
[화학식 A3-2]
Figure pat00004
[화학식 A3-3]
Figure pat00005
[화학식 A3-4]
Figure pat00006
[화학식 A3-5]
Figure pat00007
[화학식 A3-6]
Figure pat00008
[화학식 A3-7]
Figure pat00009
[화학식 A4-1]
Figure pat00010
[화학식 A4-2]
Figure pat00011
[화학식 A4-3]
Figure pat00012
[화학식 A4-4]
Figure pat00013
[화학식 A4-5]
Figure pat00014
[화학식 A4-6]
Figure pat00015
[화학식 A4-7]
Figure pat00016
[화학식 A5-1]
Figure pat00017
[화학식 A5-2]
Figure pat00018
[화학식 A5-3]
Figure pat00019
[화학식 A5-4]
Figure pat00020
[화학식 A5-5]
Figure pat00021
[화학식 A5-6]
Figure pat00022
[화학식 A5-7]
Figure pat00023
상기 화학식 A3-1 내지 A3-7, A4-1 내지 A4-7 및 A5-1 내지 A5-7에서, 상기 R1-1 내지 R1-8은 각각 독립적으로 수소 원자, 할로겐 원자, 탄소수 1 내지 10의 알킬기, 탄소수 1 내지 10의 알콕시기 및 탄소수 6 내지 30의 아릴기로 이루어진 군에서 선택되는 어느 하나이고, 상기 할로겐 원자는 플루오르기, 클로로기, 브롬기, 또는 요오드기일 수 있고, 바람직하게 플루오르기 또는 클로로기일 수 있다.
다른 하나의 실시예에서, 상기 실란 무기산염은 폴리인산과 상기 화학식 A1로 표시되는 실란 화합물을 반응시켜 제조될 수 있다.
이때, 상기 실란 화합물은 하기 화학식 B1로 표시될 수 있다.
[화학식 B1]
Figure pat00024
상기 화학식 B1에서, 상기 R1은 수소 원자, 할로겐 원자, 탄소수 1 내지 10의 알킬기, 탄소수 1 내지 10의 알콕시기 및 탄소수 6 내지 30의 아릴기로 이루어진 군에서 선택되는 어느 하나이고, 상기 할로겐 원자는 플루오르기, 클로로기, 브롬기, 또는 요오드기일 수 있고, 바람직하게 플루오르기 또는 클로로기일 수 있다.
상기 n1은 1 내지 4의 정수이고, 상기 m1은 1 내지 10의 정수이다.
상기 R2 내지 R4는 각각 독립적으로 수소 원자이다. 다만, 선택적으로 상기 R2 내지 R4로 이루어진 군에서 선택되는 어느 하나의 수소는 하기 화학식 B2로 표시되는 치환기로 치환될 수 있다.
[화학식 B2]
Figure pat00025
상기 화학식 B2에서, 상기 R5들 중 어느 하나는 상기 화학식 B1과의 연결기이고, 나머지는 각각 독립적으로 수소 원자, 할로겐 원자, 탄소수 1 내지 10의 알킬기, 탄소수 1 내지 10의 알콕시기 및 탄소수 6 내지 30의 아릴기로 이루어진 군에서 선택되는 어느 하나이다. 즉, 상기 R5가 4개인 경우 1개는 상기 화학식 B1과의 연결기이고, 나머지 3개는 각각 독립적으로 수소 원자, 할로겐 원자, 탄소수 1 내지 10의 알킬기, 탄소수 1 내지 10의 알콕시기 및 탄소수 6 내지 30의 아릴기로 이루어진 군에서 선택되는 어느 하나일 수 있다. 또한, 상기 R5가 1개인 경우에는 상기 R5는 상기 화학식 B1과의 연결기이다.
상기 n2는 0 내지 3의 정수이고, 상기 m2는 1 내지 10의 정수이다.
상기 화학식 B2에서, 상기 R2 내지 R4는 각각 독립적으로 수소이거나, 또는 제2의 화학식 B2로 표시되는 치환기로 치환되는 것일 수 있다. 즉, 상기 R2 내지 R4 자리에 제2의 화학식 B2로 표시되는 치환기가 치환될 수 있고, 또한 제2의 화학식 B2로 표시되는 치환기의 상기 R2 내지 R4 자리에 제3의 화학식 B2로 표시되는 치환기가 또 치환될 수 있다.
이는 상기 실란 무기산염이 상기 폴리인산과 상기 실란 화합물을 반응시켜 제조된 것이기 때문이다. 즉, 상기 폴리인산과 상기 실란 화합물이 반응하여 상기 화학식 B1로 표시되는 화합물이 생성되고, 상기 화학식 B1로 표시되는 화합물에서 상기 폴리인산으로부터 유래된 부분의 상기 R2 내지 R4 자리의 하이드록시기와 반응 출발 물질인 상기 실란 화합물이 다시 반응할 수 있고, 계속적으로 상기 화학식 B1로 표시되는 화합물과 반응한 상기 실란 화합물과 반응 출발 물질인 상기 폴리인산이 다시 반응할 수 있고, 이러한 반응은 계속적으로 진행될 수 있다.
상기 계속적인 반응 진행 결과에 따른 상기 실란 무기산염의 결과물을 예시하면 다음과 같다.
상기 화학식 B1에서 상기 n1은 1이고, 상기 m1은 1이고, 상기 R2 내지 R4가 모두 수소인 경우를 예시하면 하기 화학식 B3-1과 같다. 이때, R1-1 내지 R1-3의 정의는 상기 R1의 정의와 동일하다.
[화학식 B3-1]
Figure pat00026
하기 화학식 B3-2로 표시되는 화합물은 상기 m1은 2인 것을 제외하고는 상기 화학식 B3-1로 표시되는 화합물과 동일한 경우이다.
[화학식 B3-2]
Figure pat00027
상기 화학식 B1에서 상기 n1은 2이고, 상기 m1은 1이고, 상기 R2 내지 R4가 모두 수소인 경우를 예시하면 하기 화학식 B3-3과 같다. 이때, R1-1 내지 R1-2의 정의는 상기 R1의 정의와 동일하다.
[화학식 B3-3]
Figure pat00028
상기 화학식 B1에서 상기 n1은 1이고, 상기 m1은 1이고, 상기 R2 및 R3가 수소이고, 상기 R4에 상기 화학식 B2로 표시되는 치환기가 치환된 경우를 예시하면 하기 화학식 B3-4와 같다. 상기 화학식 B2에서 상기 n2는 0이고, 상기 R5들 중 어느 하나는 상기 화학식 B1과의 연결기이다. 이때, R1-1 내지 R1-6의 정의는 상기 R1의 정의와 동일하다. 하기 화학식 B3-4로 표시되는 화합물은 상기 화학식 B1로 표시되는 화합물의 상기 R4의 치환기를 가지는 상기 폴리인산으로부터 유래된 부분과 반응 출발 물질인 상기 실란 화합물이 다시 반응하여 생성된 결과물이다.
[화학식 B3-4]
Figure pat00029
상기 화학식 B1에서 상기 n1은 1이고, 상기 m1은 1이고, 상기 R3 및 R4가 수소이고, R2에 상기 화학식 B2로 표시되는 치환기가 치환된 경우를 예시하면 하기 화학식 B3-5와 같다. 상기 화학식 B2에서 상기 n2는 1이고, 상기 m2는 1이고, 상기 R5들 중 어느 하나는 상기 화학식 B1과의 연결기이고, R2 내지 R4는 모두 수소 원자이다. 이때, R1-1 내지 R1-5의 정의는 상기 R1의 정의와 동일하다. 하기 화학식 B3-5로 표시되는 화합물은 상기 화학식 B1로 표시되는 화합물에서 상기 폴리인산으로부터 유래된 부분의 상기 R4 자리의 하이드록시기와 반응 출발 물질인 상기 실란 화합물이 다시 반응하고, 계속적으로 상기 화학식 B1로 표시되는 화합물과 반응한 상기 실란 화합물과 반응 출발 물질인 상기 폴리인산이 다시 반응하여 생성된 결과물이다.
[화학식 B3-5]
Figure pat00030
하기 화학식 B3-6 및 B3-7로 표시되는 화합물은 상기 화학식 B2로 표시되는 치환기가 상기 화학식 B1의 R2 자리가 아니라 각각 R3 및 R4 자리로 변경된 것을 제외하면 상기 화학식 B3-5로 표시되는 화합물과 동일한 경우이다.
[화학식 B3-6]
Figure pat00031
[화학식 B3-7]
Figure pat00032
상기 화학식 B1에서 상기 n1은 1이고, 상기 m1은 1이고, 상기 R2 및 R3가 수소이고, R4에 상기 화학식 B2로 표시되는 치환기가 치환되고, 상기 화학식 B2로 표시되는 치환기의 R4 자리에 제2의 화학식 B2로 표시되는 치환기가 치환된 경우를 예시하면 하기 화학식 B3-8과 같다. 상기 화학식 B2에서 상기 n2는 1이고, 상기 m2는 1이고, 상기 R5들 중 어느 하나는 상기 화학식 B1과의 연결기이고, R2 내지 R3는 수소 원자이다. 이때, R1-1 내지 R1-7의 정의는 상기 R1의 정의와 동일하다. 하기 화학식 B3-8로 표시되는 화합물은 상기 화학식 B3-7로 표시되는 화합물의 오른쪽 끝의 상기 폴리인산으로부터 유래된 부분의 하이드록시기와 반응 출발 물질인 상기 실란 화합물이 다시 반응하고, 계속적으로 상기 화학식 B3-7로 표시되는 화합물과 반응한 상기 실란 화합물과 반응 출발 물질인 상기 폴리인산이 다시 반응하여 생성된 결과물이다.
[화학식 B3-8]
Figure pat00033
본 발명이 상기 B3-1 내지 B3-8에 예시된 화합물에 한정되는 것은 아니고, 상기 화합물을 참고하여 다양한 변형이 가능하다.
한편, 상기 폴리인산과 반응하여 상기 화학식 B1로 표시되는 실란 무기산염을 제조할 수 있는 상기 실란 화합물은 상기 화학식 A1로 표시되는 화합물일 수 있다. 상기 화학식 A1로 표시되는 화합물에 대해서는 상기한 바와 같다.
상기 폴리인산은 인산 원자를 2개 포함하는 피로인산이거나 인산 원자를 3개 이상 포함하는 폴리인산일 수 있다.
상기 폴리인산과 상기 실란 화합물을 반응시켜 상기 실란 무기산염을 제조하는 방법은, 상기 무기산과 상기 실란 화합물을 반응시켜 상기 실란 무기산염을 제조하는 방법에서 상기 무기산 대신에 상기 폴리인산을 사용하는 것을 제외하고는 동일하다.
또 다른 하나의 실시예에서, 상기 실란 무기산염은 인산, 무수 인산, 피로인산, 폴리인산 및 이들의 혼합물로 이루어진 군에서 선택되는 어느 하나의 무기산과 상기 화학식 A2로 표시되는 실록산 화합물을 반응시켜 제조된 실란 무기산염일 수 있다.
이때, 상기 실란 무기산염은 하기 화학식 C1로 표시될 수 있다.
[화학식 C1]
Figure pat00034
상기 화학식 C1에서, 상기 R1 내지 R2은 각각 독립적으로 수소 원자, 할로겐 원자, 탄소수 1 내지 10의 알킬기, 탄소수 1 내지 10의 알콕시기 및 탄소수 6 내지 30의 아릴기로 이루어진 군에서 선택되는 어느 하나이고, 상기 할로겐 원자는 플루오르기, 클로로기, 브롬기, 또는 요오드기일 수 있고, 바람직하게 플루오르기 또는 클로로기일 수 있다.
상기 n1은 0 내지 3의 정수이고, 상기 n2은 0 내지 2의 정수이고, 상기 m1은 0 또는 1의 정수이고, n1+n2+m1≥1을 만족한다. 즉, 상기 화학식 C1은 상기 인산 등의 무기산에서 유래된 원자단을 적어도 1개는 포함한다.
상기 l1은 1 내지 10의 정수이고, 상기 O1 내지 O3는 각각 독립적으로 0 내지 10의 정수이다.
상기 R3 내지 R11는 각각 독립적으로 수소이다. 다만, 선택적으로 상기 R3 내지 R11로 이루어진 군에서 선택되는 어느 하나의 수소는 하기 화학식 C2로 표시되는 치환기로 치환될 수 있다.
[화학식 C2]
Figure pat00035
상기 화학식 C2에서, 상기 R12들 및 상기 R13들 중 어느 하나는 상기 화학식 C1과의 연결기이고, 나머지는 각각 독립적으로 수소 원자, 할로겐 원자, 탄소수 1 내지 10의 알킬기, 탄소수 1 내지 10의 알콕시기 및 탄소수 6 내지 30의 아릴기로 이루어진 군에서 선택되는 어느 하나이다. 즉, 상기 R12가 2개이고, 상기 R13이 1개인 경우 그 중 1개는 상기 화학식 C1과의 연결기이고, 나머지 2개는 각각 독립적으로 수소 원자, 할로겐 원자, 탄소수 1 내지 10의 알킬기, 탄소수 1 내지 10의 알콕시기 및 탄소수 6 내지 30의 아릴기로 이루어진 군에서 선택되는 어느 하나일 수 있다. 또한, 상기 R12가 1개이고, 상기 R13이 0개인 경우에는 상기 화학식 C1과의 연결기이다.
상기 n3는 0 내지 3의 정수이고, 상기 n4는 0 내지 2의 정수이고, 상기 m1는 0 또는 1의 정수이다. 상기 l1은 1 내지 10의 정수이고, 상기 O1 내지 O3는 각각 독립적으로 0 내지 10의 정수이다.
상기 R3 내지 R11는 각각 독립적으로 수소이거나, 또는 제2의 화학식 C2로 표시되는 치환기로 치환되는 것일 수 있다. 즉, 상기 R3 내지 R11 자리에 상기 제2의 화학식 C2로 표시되는 치환기가 치환될 수 있고, 상기 제2의 화학식 C2로 표시되는 치환기의 상기 R3 내지 R11 자리에 제3의 화학식 C2로 표시되는 치환기가 또 치환될 수도 있다.
이는 상기 실란 무기산염이 상기 무기산과 상기 실록산 화합물을 반응시켜 제조된 것이기 때문이다. 즉, 상기 무기산과 상기 실록산 화합물이 반응하여 상기 화학식 C1로 표시되는 화합물이 생성되고, 상기 화학식 C1로 표시되는 화합물에서 상기 무기산으로부터 유래된 부분의 상기 R3 내지 R11 자리의 하이드록시기와 반응 출발 물질인 상기 실록산 화합물이 다시 반응할 수 있고, 계속적으로 상기 화학식 C1로 표시되는 화합물과 반응한 상기 실록산 화합물과 반응 출발 물질인 상기 무기산이 다시 반응할 수 있고, 이러한 반응은 계속적으로 진행될 수 있다.
상기 계속적인 반응 진행 결과에 따른 상기 실란 무기산염의 결과물을 예시하면 다음과 같다.
상기 화학식 C1에서 상기 n1은 1이고, 상기 n2은 0이고, 상기 m1은 0이고, 상기 l1은 1이고, 상기 O1 내지 O3는 0 이고, 상기 R3 내지 R11가 모두 수소인 경우를 예시하면 하기 화학식 C1-1과 같다. 이때, R1-1 내지 R1-2의 정의는 상기 R1의 정의와 동일하고, R2-1 내지 R2-2의 정의는 상기 R2의 정의와 동일하다.
[화학식 C1-1]
Figure pat00036
하기 화학식 C1-2로 표시되는 화합물은 상기 n2은 1인 경우를 제외하고는 상기 화학식 C1-2로 표시되는 화합물과 동일한 경우이다.
[화학식 C1-2]
Figure pat00037
하기 화학식 C1-3으로 표시되는 화합물은 상기 O2 및 O3가 1인 경우를 제외하고는 상기 화학식 C1-1로 표시되는 화합물과 동일한 경우이다.
[화학식 C1-3]
Figure pat00038
하기 화학식 C1-4로 표시되는 화합물은 상기 l1이 2인 경우를 제외하고는 상기 화학식 C1-2로 표시되는 화합물과 동일한 경우이다.
[화학식 C1-4]
Figure pat00039
상기 화학식 C1에서 상기 n1 및 n2가 2이고, 상기 m1은 0이고, 상기 l1은 1이고, 상기 O1 내지 O3는 0 이고, 상기 R3 내지 R11가 모두 수소인 경우를 예시하면 하기 화학식 C1-5와 같다.
[화학식 C1-5]
Figure pat00040
상기 화학식 C1에서 상기 n1은 1이고, 상기 n2은 1이고, 상기 m1은 0이고, 상기 l1은 1이고, 상기 O1 내지 O3는 0이고, 상기 R6, R9 및 R11가 수소이고, R8에 상기 화학식 C2로 표시되는 치환기가 치환된 경우를 예시하면 하기 화학식 C1-6과 같다. 상기 화학식 C2에서 상기 n3 및 n4는 0이고, 상기 m1은 0이고, 상기 l1은 1이고, 상기 R12들 중 어느 하나는 상기 화학식 C1과의 연결기이다. 이때, R1-1 내지 R1-7의 정의는 상기 R1의 정의와 동일하고, 상기 R2-1의 정의는 상기 R2의 정의와 동일하다. 하기 화학식 C1-6으로 표시되는 화합물은 상기 화학식 C1로 표시되는 화합물에서 상기 무기산으로부터 유래된 부분의 상기 R8 자리의 하이드록시기와 반응 출발 물질인 상기 실록산 화합물이 다시 반응하여 생성된 결과물이다.
[화학식 C1-6]
Figure pat00041
상기 화학식 C1에서 상기 n1은 1이고, 상기 n2은 1이고, 상기 m1은 0이고, 상기 l1은 1이고, 상기 O1 내지 O3는 0 이고, 상기 R6, R9 및 R11가 수소이고, 상기 R8에 상기 화학식 C2로 표시되는 치환기가 치환된 경우를 예시하면 하기 화학식 C1-7과 같다. 상기 화학식 C2에서 상기 n3 및 n4는 1이고, 상기 m1은 0이고, 상기 O2 및 O3는 0이고, 상기 R12들 중 어느 하나는 상기 화학식 C1과의 연결기이고, 상기 R6, R8, R9 및 R11은 수소이다. 이때, R1-1 내지 R1-3, R2-1, R2-2, R3-1 및 R3-2의 정의는 각각 상기 R1, R2 및 R3의 정의와 동일하다. 하기 화학식 C1-7로 표시되는 화합물은 상기 화학식 C1로 표시되는 화합물에서 상기 무기산으로부터 유래된 부분의 상기 R8 자리의 하이드록시기와 반응 출발 물질인 상기 실록산 화합물이 다시 반응하고, 계속적으로 상기 화학식 C1로 표시되는 화합물과 반응한 상기 실록산 화합물과 반응 출발 물질인 상기 무기산이 다시 반응하여 생성된 결과물이다.
[화학식 C1-7]
Figure pat00042
하기 화학식 C1-8로 표시되는 화합물은 상기 화학식 C2로 표시되는 치환기가 상기 화학식 C1-7의 상기 R1-3 자리로 상기 화학식 C1과 연결된 것을 제외하면 상기 화학식 C1-7으로 표시되는 화합물과 동일한 경우이다.
[화학식 C1-8]
Figure pat00043
상기 화학식 C1에서 상기 n1은 1이고, 상기 n2은 1이고, 상기 m1은 0이고, 상기 l1은 1이고, 상기 O1 내지 O3는 0 이고, 상기 R3, R6, R9 및 R11가 수소이고, 상기 R8에 제1의 화학식 C2로 표시되는 치환기가 치환되고, 상기 제1의 화학식 C2로 표시되는 치환기의 R8에 제2의 화학식 C2로 표시되는 치환기가 치환된 경우를 예시하면 하기 화학식 C1-9와 같다. 상기 제1의 화학식 C2에서 상기 n3 및 n4는 1이고, 상기 m1은 0이고, 상기 l1은 1이고, 상기 O2 및 O3는 0이고, 상기 R12들 중 어느 하나는 상기 화학식 C1과의 연결기이고, 상기 R6, R9, 및 R11은 수소이고, 상기 R8은 상기 제2의 화학식 C2로 표시되는 치환기이다. 상기 제2의 화학식 C2에서 상기 n3 및 n4는 1이고, 상기 m1은 0이고, 상기 l1은 1이고, 상기 O2 및 O3는 0이고, 상기 R12들 중 어느 하나는 상기 제1의 화학식 C2와의 연결기이고, 상기 R6, R8, R9 및 R11은 수소이다. 이때, R1-1 내지 R1-4, R2-1 내지 R2-3 및 R3-1 내지 R3-3의 정의는 각각 상기 R1, R2 및 R3의 정의와 동일하다.
하기 화학식 C1-9로 표시되는 화합물은 상기 화학식 C1-7로 표시되는 화합물의 오른쪽 끝의 상기 무기산으로부터 유래된 부분과 반응 출발 물질인 상기 실록산 화합물이 다시 반응하고, 계속적으로 상기 화학식 C1-7로 표시되는 화합물과 반응한 상기 실록산 화합물과 반응 출발 물질인 상기 무기산이 다시 반응하여 생성된 결과물이다.
[화학식 C1-9]
Figure pat00044
하기 화학식 C1-10으로 표시되는 화합물은 상기 제2의 화학식 C2로 표시되는 치환기가 상기 화학식 C1-9의 상기 R1-4 자리로 상기 화학식 C1과 연결된 것을 제외하면 상기 화학식 C1-9로 표시되는 화합물과 동일한 경우이다.
[화학식 C1-10]
Figure pat00045
본 발명이 상기 1-1 내지 1-10에 예시된 화합물에 한정되는 것은 아니고, 상기 화합물을 참고하여 다양한 변형이 가능하다.
또 다른 하나의 실시예에서, 상기 실란 화합물은 황산, 발연 황산 및 이들의 혼합물로 이루어진 군에서 선택되는 어느 하나의 무기산과 상기 화학식 A2로 표시되는 실록산 화합물을 반응시켜 제조된 실란 무기산염일 수 있다.
이때, 상기 실란 무기산염은 하기 화학식 C3으로 표시될 수 있다.
[화학식 C3]
Figure pat00046
상기 화학식 C3에서, 상기 R21 내지 R22은 각각 독립적으로 수소 원자, 할로겐 원자, 탄소수 1 내지 10의 알킬기, 탄소수 1 내지 10의 알콕시기 및 탄소수 6 내지 30의 아릴기로 이루어진 군에서 선택되는 어느 하나이고, 상기 할로겐 원자는 플루오르기, 클로로기, 브롬기, 또는 요오드기일 수 있고, 바람직하게 플루오르기 또는 클로로기일 수 있다.
상기 n1은 0 내지 3의 정수이고, 상기 n2은 0 내지 2의 정수이고, 상기 m1은 0 또는 1의 정수이고, n1+n2+m1≥1을 만족한다. 즉, 상기 화학식 C3은 상기 황산 등의 무기산에서 유래된 원자단을 적어도 1개는 포함한다.
상기 l1은 1 내지 10의 정수이다.
상기 R23 내지 R25는 각각 독립적으로 수소이다. 다만, 선택적으로 상기 R23 내지 R25로 이루어진 군에서 선택되는 어느 하나의 수소는 하기 화학식 C4로 표시되는 치환기로 치환될 수 있다.
[화학식 C4]
Figure pat00047
상기 화학식 C4에서, 상기 R26들 및 상기 R27들 중 어느 하나는 상기 화학식 C3과의 연결기이고, 나머지는 각각 독립적으로 수소 원자, 할로겐 원자, 탄소수 1 내지 10의 알킬기, 탄소수 1 내지 10의 알콕시기 및 탄소수 6 내지 30의 아릴기로 이루어진 군에서 선택되는 어느 하나이다. 즉, 상기 R26가 2개이고, 상기 R27이 1개인 경우 그 중 1개는 상기 화학식 C3과의 연결기이고, 나머지 2개는 각각 독립적으로 수소 원자, 할로겐 원자, 탄소수 1 내지 10의 알킬기, 탄소수 1 내지 10의 알콕시기 및 탄소수 6 내지 30의 아릴기로 이루어진 군에서 선택되는 어느 하나일 수 있다. 또한, 상기 R26가 1개이고, 상기 R27이 0개인 경우에는 상기 화학식 C3과의 연결기이다.
상기 n3는 0 내지 3의 정수이고, 상기 n4는 0 내지 2의 정수이고, 상기 m1는 0 또는 1의 정수이고, 상기 l1은 1 내지 10의 정수이다.
상기 R23 내지 R25는 각각 독립적으로 수소이거나, 또는 제2의 화학식 C4로 표시되는 치환기가 치환되는 것일 수 있다. 즉, 상기 R23 내지 R25 자리에 상기 제2의 화학식 C4로 표시되는 치환기가 치환될 수 있고, 상기 제2의 화학식 C4로 표시되는 치환기의 상기 R23 내지 R25 자리에 제3의 화학식 C4로 표시되는 치환기가 또 치환될 수도 있다.
상기 계속적인 반응 진행 결과에 따른 상기 실란 무기산염의 결과물을 상기 화학식 C1-1 내지 1-10의 경우와 유사하게 예시하면 하기 화학식 C3-1 내지 C3-9와 같다. 이때, 하기 화학식 C3-1 내지 C3-9에서 R11-1 내지 R11-7, R12-1 내지 R12-3 및 R13-1 내지 R13-3의 정의는 각각 상기 R11, R12 및 R13의 정의와 동일하다.
[화학식 C3-1]
Figure pat00048
[화학식 C3-2]
Figure pat00049
[화학식 C3-3]
Figure pat00050
[화학식 C3-4]
Figure pat00051
[화학식 C3-5]
Figure pat00052
[화학식 C3-6]
Figure pat00053
[화학식 C3-7]
Figure pat00054
[화학식 C3-8]
Figure pat00055
[화학식 C3-9]
Figure pat00056
본 발명이 상기 3-1 내지 3-9에 예시된 화합물에 한정되는 것은 아니고, 상기 화합물을 참고하여 다양한 변형이 가능하다.
또 다른 하나의 실시예에서, 상기 실란 무기산염은 질산을 포함하는 무기산과 화학식 A2로 표시되는 실록산 화합물을 반응시켜 제조된 실란 무기산염일 수 있다.
이때, 상기 실란 무기산염은 하기 화학식 C5으로 표시될 수 있다.
[화학식 C5]
Figure pat00057
상기 화학식 C5에서, 상기 R31 내지 R32은 각각 독립적으로 수소 원자, 할로겐 원자, 탄소수 1 내지 10의 알킬기, 탄소수 1 내지 10의 알콕시기 및 탄소수 6 내지 30의 아릴기로 이루어진 군에서 선택되는 어느 하나이고, 상기 할로겐 원자는 플루오르기, 클로로기, 브롬기, 또는 요오드기일 수 있고, 바람직하게 플루오르기 또는 클로로기일 수 있다.
상기 n1은 0 내지 3의 정수이고, 상기 n2은 0 내지 2의 정수이고, 상기 m1은 0 또는 1의 정수이고, n1+n2+m1≥1을 만족한다. 즉, 상기 화학식 C5는 상기 질산을 포함하는 무기산에서 유래된 원자단을 적어도 1개는 포함한다.
상기 l1은 1 내지 10의 정수이다.
상기 R33 내지 R35는 각각 독립적으로 수소이다. 다만, 선택적으로 상기 R33 내지 R35로 이루어진 군에서 선택되는 어느 하나의 수소는 하기 화학식 C6으로 표시되는 치환기로 치환될 수 있다.
[화학식 C6]
Figure pat00058
상기 화학식 C6에서, 상기 R36들 및 상기 R37들 중 어느 하나는 상기 화학식 C5와의 연결기이고, 나머지는 각각 독립적으로 수소 원자, 할로겐 원자, 탄소수 1 내지 10의 알킬기, 탄소수 1 내지 10의 알콕시기 및 탄소수 6 내지 30의 아릴기로 이루어진 군에서 선택되는 어느 하나이다. 즉, 상기 R36가 2개이고, 상기 R37이 1개인 경우 그 중 1개는 상기 화학식 C5와의 연결기이고, 나머지 2개는 각각 독립적으로 수소 원자, 할로겐 원자, 탄소수 1 내지 10의 알킬기, 탄소수 1 내지 10의 알콕시기 및 탄소수 6 내지 30의 아릴기로 이루어진 군에서 선택되는 어느 하나일 수 있다. 또한, 상기 R36가 1개이고, 상기 R37이 0개인 경우에는 상기 R36가 상기 화학식 C5와의 연결기이다.
상기 n3은 0 내지 3의 정수이고, 상기 n4은 0 내지 2의 정수이고, 상기 m1은 0 또는 1의 정수이고, 상기 l1은 1 내지 10의 정수이다.
상기 R33 내지 R35는 각각 독립적으로 수소이거나, 또는 제2의 화학식 C6으로 표시되는 치환기가 치환되는 것일 수 있다. 즉, 상기 R33 내지 R35 자리에 상기 제2의 화학식 C6으로 표시되는 치환기가 치환될 수 있고, 상기 제2의 화학식 C6으로 표시되는 치환기의 상기 R33 내지 R35 자리에 제3의 화학식 C6으로 표시되는 치환기가 또 치환될 수도 있다.
상기 계속적인 반응 진행 결과에 따른 상기 실란 무기산염의 결과물을 상기 화학식 C1-1 내지 C1-10의 경우와 유사하게 예시하면 하기 화학식 C5-1 내지 C5-9와 같다. 이때, 하기 화학식 C5-1 내지 C5-9에서 R21-1 내지 R21-7, R22-1 내지 R22-3 및 R23-1 내지 R23-3의 정의는 각각 상기 R21, R22 및 R23의 정의와 동일하다.
[화학식 C5-1]
Figure pat00059
[화학식 C5-2]
Figure pat00060
[화학식 C5-3]
Figure pat00061
[화학식 C5-4]
Figure pat00062
[화학식 C5-5]
Figure pat00063
[화학식 C5-6]
Figure pat00064
[화학식 C5-7]
Figure pat00065
[화학식 C5-8]
Figure pat00066
[화학식 C5-9]
Figure pat00067
본 발명이 상기 화학식 C5-1 내지 C5-9에 예시된 화합물에 한정되는 것은 아니고, 상기 화합물을 참고하여 다양한 변형이 가능하다.
한편, 상기 무기산과 반응하여 상기 화학식 C1로 표시되는 실란 무기산염을 제조할 수 있는 상기 실록산 화합물은 하기 화학식 A2로 표시되는 화합물일 수 있다. 상기 화학식 A2로 표시되는 화합물에 대해서는 상기한 바와 같다.
상기 무기산과 상기 실록산 화합물을 반응시켜 상기 실란 무기산염을 제조하는 방법은, 상기 무기산과 상기 실란 화합물을 반응시켜 상기 실란 무기산염을 제조하는 방법에서 상기 실란 화합물 대신에 상기 실록산 화합물을 사용하는 것을 제외하고는 동일하다.
한편, 상기 실리콘 첨가제는 상기 식각용 조성물 100 중량부에 대하여 상기 실리콘 첨가제의 함량이 0.001 내지 10 중량부, 바람직하게 0.05 내지 5 중량부가 되도록 첨가할 수 있다. 상기 실리콘 첨가제의 함량이 0.001 중량부 미만인 경우 상기 실리콘 첨가제의 작은 함량비로 인해 선택비 구현이 어려울 수 있고, 10 중량부를 초과하는 경우 상기 실리콘 첨가제가 석출되거나, 실리콘 이상 성장이 발생할 수 있다.
다음으로, 상기 식각조에서 반도체 소자를 식각한다.
상기 식각 공정은 질화막을 식각하는 것을 특징으로 하며, 특히 산화막에 대하여 질화막을 선택적으로 식각하는 것을 특징으로 한다.
상기 질화막은 실리콘 질화막, 예컨대 SiN막, SiON막 등을 포함할 수 있다.
또한, 상기 산화막은 실리콘 산화막, 예컨대 SOD(Spin On Dielectric)막, HDP(High Density Plasma)막, 열산화막(thermal oxide), BPSG(Borophosphate Silicate Glass)막, PSG(Phospho Silicate Glass)막, BSG(Boro Silicate Glass)막, PSZ(Polysilazane)막, FSG(Fluorinated Silicate Glass)막, LP-TEOS(Low Pressure Tetra Ethyl Ortho Silicate)막, PETEOS(Plasma Enhanced Tetra Ethyl Ortho Silicate)막, HTO(High Temperature Oxide)막, MTO(Medium Temperature Oxide)막, USG(Undopped Silicate Glass)막, SOG(Spin On Glass)막, APL(Advanced Planarization Layer)막, ALD(Atomic Layer Deposition)막, PE-산화막(Plasma Enhanced oxide), O3-TEOS(O3-Tetra Ethyl Ortho Silicate)막 및 그 조합으로 이루어진 군으로부터 선택되는 적어도 일 이상의 막일 수 있다.
상기 식각 공정은 당업계에 주지된 습식 식각 방법, 예컨대 침지시키는 방법, 분사하는 방법 등에 의하여 이루어질 수 있다.
상기 식각 공정시 공정 온도는 50 내지 300℃, 바람직하게 100 내지 200℃의 범위일 수 있으며, 적정 온도는 다른 공정과 기타 요인을 고려하여 필요에 따라 변경될 수 있다.
이와 같이 상기 식각용 조성물을 이용하여 수행되는 식각 공정을 포함하는 반도체 소자의 제조 방법에 따르면, 질화막과 산화막이 교대로 적층되거나 혼재되어 있는 경우 질화막에 대한 선택적 식각이 가능하다. 또한, 종래 식각 공정에서 문제가 되었던 파티클 발생을 방지하여 공정의 안정성 및 신뢰성을 확보할 수 있다.
따라서, 이러한 방법은 반도체 소자 제조 공정에 있어서 산화막에 대하여 질화막의 선택적 식각이 필요한 여러 과정에 효율적으로 적용될 수 있다.
도 1 내지 도 3은 상기 반도체 소자의 식각 방법을 이용하는 플래시 메모리 소자의 소자 분리 공정을 설명하기 위한 공정 단면도이다.
도 1을 참조하면, 기판(20) 상에 터널산화막(21), 폴리실리콘막(22), 버퍼산화막(23) 및 패드질화막(24)을 차례로 형성한다.
이어서, 포토 및 식각 공정을 통해, 패드질화막(24), 버퍼산화막(23), 폴리실리콘막(22) 및 터널산화막(21)을 선택적으로 식각하여, 기판(20)의 소자 분리 영역을 노출시킨다.
이어서, 패드질화막(24)을 마스크로 이용하여 노출된 기판(20)을 선택적으로 식각하여 표면으로부터 소정 깊이를 갖는 트렌치(25)를 형성한다.
도 2를 참조하면, 트렌치(25)를 갭필할 때까지 기판(20)의 전면에 화학 기상 증착법(Chemical Vapor Deposition, CVD) 등을 이용하여 산화막(26)을 형성한다.
이어서, 패드질화막(24)을 연마정지막으로 하여 산화막(26)에 대해 화학적 기계적 평탄화(Chemical Mechanical Polishing, CMP) 공정을 실시한다.
이어서, 건식 식각을 이용하여 세정 공정을 실시한다.
도 3을 참조하면, 상기 반도체 소자의 식각 방법에 의하여 패드질화막(24)을 선택적으로 제거한 후, 세정 공정에 의하여 버퍼산화막(23)을 제거한다. 이로써, 필드 영역에 소자분리막(26A)이 형성된다.
도 3에 도시된 바와 같이, 본 발명에 있어서는 산화막에 대한 질화막의 식각 선택비가 높은 고선택비의 식각 방법을 이용함으로써 STI 패턴에 갭필된 산화막의 식각은 최소화하면서 충분한 시간 동안 질화막을 완전하게 선택적으로 제거할 수 있다. 이에 따라 유효 산화막 높이(EFH)를 용이하게 제어할 수 있고, 산화막 손상이나 식각에 의한 전기적 특성 저하 및 파티클 발생을 방지하여, 소자 특성을 향상시킬 수 있다.
상기 실시예는 플래시 메모리 소자에 대하여 설명되었으나, 상기 반도체 소자의 식각 방법은 디램 소자의 소자 분리 공정에도 물론 적용 가능하다.
도 4 내지 도 9는 상기 반도체 소자의 식각 방법을 이용하는 플래시 메모리 소자의 채널 형성 공정을 설명하기 위한 공정 단면도이다.
도 4를 참조하면, 기판(30) 상에 파이프 채널 형성을 위한 질화막(32)이 매립된 파이프 게이트 전극막(31)을 형성한다. 파이프 게이트 전극막(31)을 이루는 제1 및 제2 도전막(31A 및 31B)은 예를 들어, 불순물이 도핑된 폴리실리콘을 포함할 수 있다.
보다 구체적으로, 기판(30) 상에 제1 도전막(31A)을 형성하고, 제1 도전막(31A) 상에 질화막을 증착하고 이 질화막을 패터닝하여 파이프 채널 형성을 위한 질화막(32)을 형성한 후, 질화막(32)에 의하여 드러나는 제1 도전막(31A) 상에 제2 도전막(31B)을 형성한다. 이 제1 및 제2 도전막(31A 및 31B)이 파이프 게이트 전극막(31)을 이룬다.
이어서, 상기 공정 결과물 상에 수직 방향으로 적층되는 복수개의 메모리 셀 형성을 위하여 제1 층간절연막(33) 및 제1 게이트 전극막(34)을 교대로 적층한다. 이하, 설명의 편의를 위하여, 제1 층간절연막(33) 및 제1 게이트 전극막(34)이 교대로 적층된 구조물을 셀 게이트 구조물(CGS)이라 하기로 한다.
여기서, 제1 층간절연막(33)은 복수층의 메모리 셀 간 분리를 위한 것으로, 예를 들어, 산화막을 포함할 수 있고, 제1 게이트 전극막(34)은 예를 들어, 불순물이 도핑된 폴리실리콘을 포함할 수 있다. 본 실시예에서는 6층의 제1 게이트 전극막(34)이 도시되어 있으나, 이에 한정되는 것은 아니다.
이어서, 셀 게이트 구조물(CGS)을 선택적으로 식각하여 질화막(32)을 노출시키는 한 쌍의 제1 및 제2 홀(H1, H2)을 형성한다. 제1 및 제2 홀(H1, H2)은 메모리 셀의 채널 형성을 위한 공간이다.
도 5를 참조하면, 제1 및 제2 홀(H1, H2) 내에 매립되는 질화막(35)을 형성한다. 이 질화막(35)은 후술하는 트렌치 형성 공정(도 6 참조)에서 제1 및 제2 홀(H1, H2)에 의하여 제1 게이트 전극막(34)이 노출되어 있는 경우 발생할 수 있는 발생할 수 있는 손상을 방지하기 위한 것이다.
도 6을 참조하면, 복수층의 제1 게이트 전극막(34)이 제1 및 제2 홀(H1, H2) 별로 분리되도록, 한 쌍의 제1 및 제2 홀(H1, H2) 사이의 셀 게이트 구조물(CGS)을 선택적으로 식각하여 트렌치(S)를 형성한다.
도 7을 참조하면, 트렌치(S) 내에 매립되는 희생막(36)을 형성한다.
도 8을 참조하면, 상기 공정 결과물 상에, 선택 트랜지스터의 형성을 위하여 제2 층간절연막(37), 제2 게이트 전극막(38) 및 제2 층간절연막(37)을 순차적으로 형성한다. 이하, 설명의 편의를 위하여, 제2 층간절연막(37), 제2 게이트 전극막(38) 및 제2 층간절연막(37)의 적층 구조물을 선택 게이트 구조물(SGS)이라 한다.
제2 층간절연막(37)은 예를 들어, 산화막을 포함할 수 있고, 제2 게이트 전극막(38)은 예를 들어, 불순물이 도핑된 폴리실리콘을 포함할 수 있다.
이어서, 선택 게이트 구조물(SGS)을 선택적으로 식각하여 한 쌍의 제1 및 제2 홀(H1, H2)에 매립된 질화막(35)을 노출시키는 제3 및 제4 홀(H3, H4)을 형성한다. 제3 및 제4 홀(H3, H4)은 선택 트랜지스터의 채널이 형성될 영역이다.
도 9를 참조하면, 제3 및 제4 홀(H3, H4)에 의하여 드러나는 질화막(35) 및 그 하부의 질화막(32)을 본 발명에 따른 식각용 조성물을 이용하는 습식 식각 공정에 의하여 선택적으로 제거한다.
본 공정 결과, 메모리 셀의 채널막이 형성될 한 쌍의 셀 채널 홀(H5, H6)과, 셀 채널 홀(H5, H6) 하부에 배치되어 이들을 상호 연결시키는 파이프 채널 홀(H7)이 형성된다. 이 때, 본 발명에 따른 고선택비의 식각용 조성물을 이용함으로써, 산화막의 손실 없이 충분한 시간 동안 질화막을 완전하게 선택적으로 제거하여, 프로파일의 손실 없이 파이프 채널을 정확하게 형성할 수 있다. 또한, 종래 문제시되었던 파티클 발생을 방지할 수 있어 공정의 안정성 및 신뢰성을 확보할 수 있다.
이후 후속 공정, 예를 들어 플로팅 게이트 형성 공정 및 컨트롤 게이트 형성 공정 등을 수행하여 플래시 메모리 소자를 형성한다.
도 10 및 도 11은 상기 반도체 소자의 식각 방법을 이용하는 상변화 메모리 소자에서의 다이오드 형성 공정을 설명하기 위한 공정 단면도이다.
도 10을 참조하면, 기판(40) 상에 도전 영역(41)을 노출하는 개구부를 갖는 절연구조물이 제공된다. 도전 영역(41)은 예컨대 n+ 불순물 영역일 수 있다.
이어서, 개구부를 일부 매립하도록 폴리실리콘막(42)을 형성한 후, 불순물을 이온 주입하여 다이오드를 형성한다.
이어서, 폴리실리콘막(42) 상부에 티타늄실리사이드막(43)을 형성한다. 티타늄실리사이드막(43)은, 티타늄막을 형성한 후 폴리실리콘막(42)과 반응하도록 열처리함으로써 형성될 수 있다.
이어서, 티타늄실리사이드막(43) 상부에 티타늄질화막(44) 및 질화막(45)을 순서대로 형성한다.
이어서, 하드마스크를 이용한 건식 식각 공정을 수행하여 형성된 다이오드 사이의 고립된 공간에 산화막(46)을 형성한 후, CMP 공정을 수행하여 각각 분리된 하부전극의 1차 구조를 형성한다.
도 11를 참조하면, 상기 공정 결과물에 본 발명에 따른 식각용 조성물을 이용하는 습식 식각 공정을 실시하여, 상부의 질화막(45)을 선택적으로 제거한다. 이와 같이, 질화막 제거 시에 본 발명에 따른 고선택비의 식각용 조성물을 이용함으로써, 산화막의 손실 없이 충분한 시간 동안 질화막을 완전하게 선택적으로 제거할 수 있다. 또한, 산화막의 막질 손상이나 산화막의 식각으로 인한 전기적 특성 저하 및 파티클 발생을 방지하여, 소자 특성을 향상시킬 수 있다.
이어서, 질화막(45)이 제거된 공간에 티타늄을 증착하여 하부전극을 형성한다.
전술한 공정 외에도, 상기 반도체 소자의 식각 방법은 특히 질화막의 선택적 제거가 요구되는 공정, 예를 들어, 질화막과 산화막이 교대로 적층되거나 혼재되어 있는 경우 질화막에 대한 선택적 식각이 요구되는 공정에 효율적으로 적용 가능하다.
한편, 상기 반도체 소자의 식각 방법은 상기 식각용 조성물에 물을 보충하여 온도를 조절하는 단계를 포함한다.
상기 실리콘 첨가제를 포함하는 식각용 조성물은 고온 식각 공정에 사용될 수 있는데, 상기 식각용 조성물이 무기산을 포함하는 경우, 상기 고온 식각 공정에서 고온으로 가열된 무기산은 실리콘 질화/산화막을 식각하는데 용이하며, 그 공정 온도는 약 100 내지 170 ℃이다.
더욱 구체적으로, 상기 무기산이 인산인 경우, 85중량% 의 인산은 약 157 ℃에서 끓게 되는데, 상기 식각용 조성물을 상기 고온 식각 공정에 사용하기 위해서는 상기 끊는점 이상에서 증발된 물을 보충해 주는 것이 필요하다. 따라서, 상기 물은 상기 식각용 조성물 제조 과정에서 증발된 양 만큼 보충할 수 있다.
또한, 상기 물을 보충함으로써 상기 식각용 조성물의 온도가 상기 무기산의 끊는점 이하가 되도록 조절하는 것이 가능하다.
이때, 상기 물은 탈이온수(deionized water, DIW)를 사용하는 것이 바람직하다.
상기 고온 식각 공정을 통한 실리콘 질화막의 식각 속도는 약 50 내지 70 Å/min이며, 실리콘 열산화막의 식각 속도는 약 2 내지 5 Å/min이며, 실리콘 산화막의 식각 속도는 상기 실리콘 첨가제의 함량에 따라 식각 속도가 0 Å/min에 까갑게 조절하는 것도 가능하다.
한편, 상기 물을 보충하는 단계는 상기 반도체 소자의 식각 방법의 어느 단계에서나 이루어질 수 있다. 즉, 상기 식각용 조성물을 가열하는 단계에서 가열 도중에 물을 보충하거나 가열 직후에 보충할 수도 있고, 상기 실리콘 첨가제와 함께 물을 보충하거나 상기 실리콘 첨가제 첨가 직후에 보충할 수도 있고, 상기 반도체 소자를 식각하는 도중에 물을 보충하거나 식각 직후에 보충할 수도 있다. 또한, 이후에 설명할 식각용 조성물을 드레인 또는 오버플로우 도중에 물을 보충하거나 드레인 또는 오버플로우 직후에 보충할 수도 있다.
또한, 상기 반도체 소자의 식각 방법은 선택적으로 상기 식각용 조성물을 예열하는 단계를 더 포함할 수 있다.
상기 식각용 조성물은 공정 시간의 단축을 위해 예열하는 것이 바람직할 수 있다. 상기 식각용 조성물을 예열하는 단계는 상기 식각용 조성물을 100 내지 140℃, 바람직하게 120 내지 130℃로 예열할 수 있다. 상기 예열 온도가 100℃ 미만인 경우 식각조에 투입될 경우 급격한 온도 저하로 인해 온도 안정화 시간이 길어질 수 있고, 140℃를 초과하는 경우 증발되는 물의 함량으로 인해 식각 속도 제어가 어려울 수 있다.
한편, 상기 반도체 소자의 식각 방법은 선택적으로 상기 반도체 소자를 식각하는 단계에서 사용된 식각용 조성물의 일부를 드레인(drain)시킨 후, 상기 반도체 소자의 식각 방법을 반복 실시하거나, 상기 반도체 소자를 식각하는 단계에서 사용된 식각용 조성물의 일부를 오버플로우(overflow)시킨 후, 상기 반도체 소자의 식각 방법을 반복 실시할 수 있다.
즉, 상기 반도체 소자를 식각하는 단계에서 사용된 식각용 조성물의 일부를 드레인 또는 오버플로우시킨 후, 상기 식각용 조성물을 식각조에 공급하고, 실리콘 첨가제 및 물을 보충하면서 반도체 소자를 식각하는 과정을 반복할 수 있다.
상기 사용된 식각용 조성물의 일부를 드레인 또는 오버플로우하고, 신규 식각용 조성물을 일부 추가하여 상기 반도체 소자의 식각을 반복 제조하는 경우, 상기 식각용 조성물의 사용 횟수를 현저히 증가시킬 수 있다.
이때, 상기 식각용 조성물의 드레인 또는 오버플로우는 상기 식각용 조성물 전체 중량에 대하여 10 내지 30 중량%를 드레인 또는 오버플로우할 수 있다. 상기 드레인 또는 오버플로우 함량이 10 중량% 미만인 경우 식각되는 실리콘 이온의 함량이 축적되어 이상 성장 및 파티클을 유발할 수 있으며, 30 중량%를 초과하는 경우 과량의 교체로 인해 새로운 식각용 조성물이 과도하게 투입되어 온도 안정화 시간이 길어질 있을 수 있다.
또한, 상기 식각용 조성물의 드레인 또는 오버플로우된 이후, 추가되는 식각용 조성물은 상기 드레인 또는 오버플로우되기 전의 식각용 조성물 총 중량에 대하여 10 내지 30 중량%로 추가될 수 있다. 바람직하게 상기 드레인 또는 오버플로우된 식각용 조성물의 함량만큼 추가될 수 있다. 상기 추가되는 식각용 조성물의 함량이 70 중량% 미만이면 식각용 조성물의 온도 안정화 및 공정 안정화의 시간이 길어질 수 있고, 90 중량%를 초과하면 물 함량 조절이 어려울 수 있다.
본 발명의 다른 일 실시예에 따른 반도체 소자의 식각 장치는 식각용 조성물을 이용하여 반도체 소자를 식각시키는 식각조, 상기 식각용 조성물을 상기 식각조에 공급하기 위한 제1 원료 공급부, 상기 식각조에 실리콘 첨가제를 공급하기 위한 제2 원료 공급부, 상기 식각조에 물을 보충하기 위한 물 보충부, 그리고 상기 식각용 조성물을 가열하기 위한 가열부를 포함한다.
도 12는 본 발명의 다른 일 실시예에 따른 반도체 소자의 식각 장치를 개략적으로 나타내는 모식도이다. 이하, 상기 도 12를 참고하여, 상기 반도체 소자의 식각 장치(100)를 설명한다.
상기 반도체 소자의 식각 장치(100)는 상기 식각조(10)를 포함한다. 상기 식각조(10)는 식각용 조성물에 반도체 소자를 침지시키거나 상기 반도체 소자에 상기 식각용 조성물을 분사시켜 상기 반도체 소자를 식각시킨다.
이를 위하여, 상기 식각조(10)는 상기 식각용 조성물을 공급하기 위한 제1 원료 공급부(11), 상기 실리콘 첨가제를 공급하기 위한 제2 원료 공급부(12), 및 상기 식각용 조성물을 가열하기 위한 가열부(13)를 포함한다. 또한, 상기 식각조(10)는 상기 식각용 조성물을 상기 반도체 소자에 분사하기 위한 분사부(도시하지 않음)를 선택적으로 더 포함할 수 있다.
또한, 상기 식각용 조성물을 지속적으로 가열하면 물이 줄어들 수 있기 때문에 상기 식각용 조성물에 일정량의 물을 보충해 주기 위하여, 상기 반도체 소자의 식각 장치(100)는 상기 식각용 조성물에 물을 보충하기 위한 물 보충부(20)를 더 포함할 수 있다.
또한, 상기 식각용 조성물은 공정 안정화 시간의 단축 및 식각용 조성물의 안정화를 위하여 예열한 후 상기 식각조(10)로 공급되는 것이 바람직한 바, 상기 반도체 소자의 식각 장치(100)는 상기 식각용 조성물을 예열하기 위한 예열부(30)를 더 포함할 수 있다. 상기 예열부(30)는 상기 식각용 조성물을 예열한 후, 상기 제1 원료 공급부(11)를 통하여 상기 식각용 조성물을 상기 식각조(10)에 공급할 수 있다.
또한, 상기 반도체 소자의 식각 장치(100)는 상기 반도체 소자의 식각에 사용된 상기 식각용 조성물의 일부를 드레인(drain)시키는 드레인부(40), 상기 반도체 소자의 식각에 사용된 상기 식각용 조성물의 일부를 오버플로우(overflow)시키는 오버플로우부(50), 또는 이들 모두를 더 포함할 수 있다.
상기 드레인부(40)와 오버플로우부(50)를 통해서, 상기 반도체 소자를 식각하는 단계에서 사용된 식각용 조성물의 일부를 드레인 또는 오버플로우시킨 후, 상기 식각용 조성물을 상기 식각조(10)에 일부 공급하고, 실리콘 첨가제 및 물을 보충하면서 반도체 소자를 식각하는 과정을 반복하는 경우, 상기 식각용 조성물의 사용 횟수를 현저히 증가시킬 수 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
[실시예 A: 실란 무기산염의 제조]
하기 표 1에 나타낸 것과 같은 조건으로 실란 무기산염을 제조하였고, 상기 제조된 실란 무기산염 및 인산을 조성물 총 중량에 대하여 표시된 각 중량비로 혼합하여, 식각용 조성물을 제조하였다. 무기산은 85% 수용액을 이용하였다.
실시예 무기산 실란 무기산염
인산 함량
(중량%)		 실란 무기산염 함량
(중량%)		 실란 화합물 무기산 무기산과 실란 화합물의 중량비 반응 온도(℃)
실시예 A1 85 1 상기 화학식 A1에서 R1은 메틸이고, R2 내지 R4는 클로로기인 화합물 인산 20:100 70
실시예 A2 83 1 상기 화학식 A1에서 R1 내지 R4는 에톡시기인 화합물 인산 5:100 90
실시예 A3 84 1 상기 화학식 A1에서 R1은 메틸이고, R2 내지 R4는 클로로기인 화합물 황산 10:100 70
실시예 A4 83 1 상기 화학식 A1에서 R1 내지 R4는 에톡시기인 화합물 황산 20:100 40
실시예 A5 83 1 상기 화학식 A1에서 R1은 메틸이고, R2 내지 R4는 클로로기인 화합물 질산 10:100 50
실시예 A6 85 3 상기 화학식 A1에서 R1 내지 R4는 에톡시기인 화합물 질산 10:100 40
도 13은 상기 실시예 A1에서 제조된 실란 무기산염의 핵자기공명(NMR) 데이터를 나타내는 그래프이다. 상기 도 13을 참고하면, 상기 화학식 A1에서 R1은 메틸이고, R2 내지 R4는 클로로기인 화합물과 제2 무기산인 인산이 반응하여 실란 무기산염들이 제조되었음을 확인할 수 있다. 또한, 상기 도 13에서 11.1364 ppm 내지 11.4053 ppm에서의 피크가 단일 물질에서 볼 수 있는 폭이 좁은 피크(sharp peak)가 아니라, 폭이 넓은 피크(broad peak)가 관찰되는 것으로 보아 본 발명의 제2 무기산과 실란 화합물을 반응시켜 제조된 실란 무기산염들은 단일한 화학식 구조가 아니라 다양한 화학식 구조를 가지는 실란 무기산염들이 혼합된 것임을 알 수 있다.
[실험예 A1: 제조된 식각용 조성물의 선택비 측정]
상기 제조된 식각용 조성물을 이용하여 157℃의 공정 온도에서 질화막 및 산화막에 대한 식각을 실시하고, 박막 두께 측정 장비인 엘립소미터(NANO VIEW, SEMG-1000)를 이용하여 질화막 및 산화막에 대한 식각 속도 및 선택비를 측정하여 표 2에 나타내었다. 식각 속도는 각 막을 300초 동안 식각한 후, 각 막의 식각 처리 전의 막 두께와 식각 처리 후의 막 두께의 차이를 식각 시간(분)으로 나누어 산출한 수치이며, 선택비는 산화막 식각 속도에 대한 질화막 식각 속도의 비를 나타낸다.
실시예 공정온도(℃) 질화막 식각속도
(Å/min)		 산화막 식각속도(Å/min) 선택비
ThOx 1) LP-TEOS2) BPSG3) LP-TEOS BPSG
실시예 A1 157 58.24 0.30 0.21 0.76 277.33 76.63
실시예 A2 157 58.73 0.26 0.18 1.08 326.28 54.38
실시예 A3 157 58.21 0.29 0.22 0.93 264.59 62.59
실시예 A4 157 58.27 0.70 0.11 0.89 529.73 65.47
실시예 A5 157 58.91 0.30 0.122 0.86 482.87 68.50
실시예 A6 157 58.81 0.25 0.07 1.14 840.14 51.59
1) ThO: 열산화막(thermal oxide)
2) LP-TEOS: Low Pressure Tetra Ethyl Ortho Silicate 막
3) BPSG: Borophosphate Silicate Glass 막
[ 비교예 A1 내지 A3: 식각용 조성물의 제조]
비교예 A1에서는 인산을 이용하여 157℃의 공정 온도에서 식각 속도 및 선택비를 상기 실시예와 같이 측정하였다. 또한, 비교예 A2에서는 인산에 불산 0.05%를 첨가한 혼합물을 이용하여 불산이 첨가된 공정에서 가능한 저온 공정인 130℃의 공정 온도에서 식각 속도 및 선택비를 측정하였고, 비교예 A3에서는 비교예 A2와 동일한 혼합물을 이용하여 상기 실시예와 동일한 157℃의 공정 온도에서 식각 속도 및 선택비를 측정하였다. 비교예 A1 내지 A3에서 이용된 인산은 85% 수용액이었다. 비교예 A1 내지 A3의 평가 결과를 하기 표 3에 나타내었다.
식각용 조성물 공정온도(℃) 질화막 식각속도
(Å/min)		 산화막 식각속도(Å/min) 선택비
ThOx LP-TEOS BPSG LP-TEOS BPSG
비교예 A1 인산 157 61.32 1.1 13.19 9.85 4.64 6.23
비교예 A2 인산+불산(0.05 중량%) 130 15.44 0 2.3 1.03 6.71 14.99
비교예 A3 인산+불산(0.05 중량%) 157 76.12 5.67 32.14 20.48 2.36 3.71
상기 표 2 및 표 3을 비교하면, 실시예의 식각 조성물이 비교예 A1 내지 A3에 비하여 산화막에 대한 질화막의 식각 선택비가 현저히 높은 것을 확인할 수 있다. 따라서, 본 발명에 따른 고선택비의 식각 조성물을 이용하면, 산화막의 식각속도를 조절하여 EEH의 조절을 용이하게 할 수 있으며, 산화막의 막질 손상을 방지할 수 있다. 또한, 종래 문제시되었던 파티클 발생을 방지할 수 있어, 공정의 안정성 및 신뢰성을 확보할 수 있다.
[실험예 A1-1: 공정 진행 후 E/R(etching rate) 측정]
85 중량%의 인산 및 나머지 함량의 D.I.를 포함하는 식각용 조성물을 140℃로 예열한 후, 이를 식각조에 공급하고 165℃로 가열하였다. 상기 식각용 조성물에 반도체 소자를 침지시켜 300초간 식각을 진행하였다. 이때, 상기 반도체 소자 식각시 상기 실시예 A1에서 제조된 실리콘 무기산염을 상기 식각용 조성물 100 중량부에 대하여 0.01 중량부로 공급하고, 증발되는 물의 양 만큼의 탈이온수(DIW)를 공급하면서 식각을 진행하였다.
상기 공정을 진행한 후 E/R을 측정하였고, 그 결과를 하기 표 4에 나타내었다.
실시예 공정온도(℃) 질화막 식각속도
(Å/min)		 산화막 식각속도(Å/min) 선택비
ThOx 1) LP-TEOS2) BPSG3) LP-TEOS BPSG
실시예 A1 165 57.86 0.05 0.02 0.25 2893.00 231.44
실시예 A2 165 58.15 0.02 0.01 0.30 5815.00 193.83
실시예 A3 165 57.56 0.04 0.02 0.16 2878.00 359.75
실시예 A4 165 56.92 0.10 0.03 0.18 1897.33 316.22
실시예 A5 165 58.01 0.05 0.01 0.20 5801.00 290.05
실시예 A6 165 57.85 0.02 0.01 0.32 5785.00 180.78
1) ThO: 열산화막(thermal oxide)
2) LP-TEOS: Low Pressure Tetra Ethyl Ortho Silicate 막
3) BPSG: Borophosphate Silicate Glass 막
상기 표 4를 참고하면 실리콘 무기산염의 첨가를 통해 선택비의 조절이 가능함을 알 수 있다.
다만, 공정이 진행됨에 따라 정해진 선택비 이상의 고 선택비로 실리콘 산화막의 낮은 식각 속도가 얻어짐을 알 수 있다. 즉, 공정이 진행됨에 따라 이상 성장이 발생하거나 파티클이 발생할 수 있는 조건임을 알 수 있다.
[실험예 A1-2: 공정 진행 후 E/R(etching rate) 측정]
상기 실험예 A1-1과 동일한 조건으로 공정을 진행하되, 사용된 식각용 조성물의 각각 10 중량% 또는 30 중량%를 드레인(drain)시킨 후, 신규 식각용 조성물을 각각 10 중량% 또는 30 중량%만큼 보충한 것을 제외하고는 상기 실험예 A1-1과 동일한 조건으로 진행하여 E/R을 측정하였고, 그 결과를 하기 표 5에 나타내었다.
실시예 드레인 후
보충량		 공정온도(℃) 질화막 식각속도
(Å/min)		 산화막 식각속도(Å/min) 선택비
ThOx 1) LP-TEOS2) BPSG3) LP-TEOS BPSG
실시예 A1 10% 165 58.01 0.21 0.15 0.53 386.73 109.45
실시예 A2 165 58.12 0.20 0.10 0.83 581.20 70.02
실시예 A3 165 57.97 0.19 0.13 0.71 445.92 81.65
실시예 A4 165 57.12 0.58 0.08 0.70 714.00 81.60
실시예 A5 165 58.26 0.18 0.10 0.63 582.60 92.48
실시예 A6 165 58.10 0.12 0.05 0.93 1162.00 62.47
실시예 A1 30% 165 58.25 0.32 0.20 0.75 291.25 77.67
실시예 A2 165 58.70 0.25 0.20 1.10 293.50 53.36
실시예 A3 165 58.30 0.30 0.22 1.00 265.00 58.30
실시예 A4 165 58.20 0.68 0.13 0.91 447.69 63.96
실시예 A5 165 58.85 0.30 0.13 0.86 452.69 68.43
실시예 A6 165 58.80 0.25 0.07 1.10 840.00 53.45
상기 표 5를 참고하면 식각을 진행할 후 식각용 조성물의 10 중량% 또는 30 중량%를 드레인 후 새로운 식각용 조성물을 보충함으로써, 공정을 진행함에 따라 식각용 조성물 내의 실리콘 이온 증가로 인한 파티클 및 이상 성장이 발생하는 문제를 해결할 수 있음을 알 수 있다. 이를 통하여 식각용 조성물의 사용 시간을 증가시킬 수 있으며, 이상 성장 및 파티클의 수준을 제어할 수 있다.
상기 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명백할 것이다.
100: 반도체 소자의 식각 장치
10: 식각조
11: 제1 원료 공급부 12: 제2 원료 공급부
13: 가열부
20: 물 보충부
30: 예열부
40: 드레인부
50: 오버플로우부

Claims (18)

  1. 식각용 조성물을 식각조에 공급한 후 가열하는 단계,
    상기 식각용 조성물에 실리콘 첨가제를 첨가하는 단계,
    상기 식각조에서 반도체 소자를 식각하는 단계, 그리고
    상기 식각용 조성물에 물을 보충하여 온도를 조절하는 단계
    를 포함하는 반도체 소자의 식각 방법.
  2. 제1항에 있어서,
    상기 식각용 조성물을 가열하는 단계는 상기 식각용 조성물을 150 내지 200℃로 가열하는 것인 반도체 소자의 식각 방법.
  3. 제1항에 있어서,
    상기 실리콘 첨가제를 첨가하는 단계는 상기 식각용 조성물 100 중량부에 대하여 상기 실리콘 첨가제의 함량이 0.001 내지 10 중량부가 되도록 첨가하는 것인 반도체 소자의 식각 방법.
  4. 제1항에 있어서,
    상기 물은 탈이온수(deionized water, DIW)인 것인 반도체 소자의 식각 방법.
  5. 제1항에 있어서,
    상기 물은 상기 식각용 조성물을 가열하는 단계, 상기 식각용 조성물에 실리콘 첨가제를 첨가하는 단계, 상기 반도체 소자를 식각하는 단계 및 이들의 조합으로 이루어지는 군에서 선택되는 어느 하나의 단계에서 증발된 양 만큼 보충하는 것인 반도체 소자의 식각 방법.
  6. 제1항에 있어서,
    상기 반도체 소자의 식각 방법은 상기 식각용 조성물을 예열하는 단계를 더 포함하는 것인 반도체 소자의 식각 방법.
  7. 제6항에 있어서,
    상기 식각용 조성물을 예열하는 단계는 상기 식각용 조성물을 100 내지 140℃로 예열하는 것인 반도체 소자의 식각 방법.
  8. 제1항에 있어서,
    상기 반도체 소자의 식각 방법은 상기 반도체 소자를 식각하는 단계에서 사용된 식각용 조성물의 일부를 드레인(drain)시킨 후, 상기 반도체 소자의 식각 방법을 반복 실시하는 것인 반도체 소자의 식각 방법.
  9. 제1항에 있어서,
    상기 반도체 소자의 식각 방법은 상기 반도체 소자를 식각하는 단계에서 사용된 식각용 조성물의 일부를 오버플로우(overflow)시킨 후, 상기 반도체 소자의 식각 방법을 반복 실시하는 것인 반도체 소자의 식각 방법.
  10. 제8항 또는 제9항에 있어서,
    상기 식각용 조성물의 드레인 또는 오버플로우는 상기 식각용 조성물 전체 중량에 대하여 10 내지 30 중량%를 드레인 또는 오버플로우시키는 것인 반도체 소자의 식각 방법.
  11. 제1항에 있어서,
    상기 식각용 조성물은 무기산을 포함하는 것인 반도체 소자의 식각 방법.
  12. 제11항에 있어서,
    상기 무기산은 무기산 수용액이고,
    상기 무기산 수용액은 상기 무기산 수용액 총 중량에 대하여 상기 무기산 70 내지 99중량% 및 나머지 함량의 물을 포함하는 것인 반도체 소자의 식각 방법.
  13. 제11항에 있어서,
    상기 무기산은 황산, 발연 황산, 질산, 인산, 무수 인산, 및 이들의 혼합물로 이루어진 군에서 선택되는 어느 하나인 것인 반도체 소자의 식각 방법.
  14. 제1항에 있어서,
    상기 실리콘 첨가제는 실란 무기산염인 것인 반도체 소자의 식각 방법.
  15. 식각용 조성물을 이용하여 반도체 소자를 식각시키는 식각조,
    상기 식각용 조성물을 상기 식각조에 공급하기 위한 제1 원료 공급부,
    상기 식각조에 실리콘 첨가제를 공급하기 위한 제2 원료 공급부,
    상기 식각조에 물을 보충하기 위한 물 보충부, 그리고
    상기 식각용 조성물을 가열하기 위한 가열부
    를 포함하는 반도체 소자의 식각 장치.
  16. 제15항에 있어서,
    상기 반도체 소자의 식각 장치는 상기 식각용 조성물을 예열하기 위한 예열부를 더 포함하고,
    상기 예열부에서 상기 식각용 조성물을 예열한 후, 상기 제1 원료 공급부를 통하여 상기 식각용 조성물을 상기 식각조에 공급하는 것인 반도체 소자의 식각 장치.
  17. 제15항에 있어서,
    상기 반도체 소자의 식각 장치는 상기 반도체 소자의 식각에 사용된 상기 식각용 조성물의 일부를 드레인(drain)시키는 드레인부를 더 포함하는 것인 반도체 소자의 식각 장치.
  18. 제15항에 있어서,
    상기 반도체 소자의 식각 장치는 상기 반도체 소자의 식각에 사용된 상기 식각용 조성물의 일부를 오버플로우(overflow)시키는 오버플로우부를 더 포함하는 것인 반도체 소자의 식각 장치.
KR1020160069256A 2016-06-03 2016-06-03 반도체 소자의 식각 방법 및 반도체 소자의 식각 장치 KR102436182B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160069256A KR102436182B1 (ko) 2016-06-03 2016-06-03 반도체 소자의 식각 방법 및 반도체 소자의 식각 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160069256A KR102436182B1 (ko) 2016-06-03 2016-06-03 반도체 소자의 식각 방법 및 반도체 소자의 식각 장치

Publications (2)

Publication Number Publication Date
KR20170137309A true KR20170137309A (ko) 2017-12-13
KR102436182B1 KR102436182B1 (ko) 2022-08-25

Family

ID=60944309

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160069256A KR102436182B1 (ko) 2016-06-03 2016-06-03 반도체 소자의 식각 방법 및 반도체 소자의 식각 장치

Country Status (1)

Country Link
KR (1) KR102436182B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109563407A (zh) * 2018-11-13 2019-04-02 长江存储科技有限责任公司 磷酸蚀刻剂的添加剂

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110037741A (ko) * 2009-10-07 2011-04-13 테크노세미켐 주식회사 실리콘질화막에 대한 고선택비 식각용 조성물

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110037741A (ko) * 2009-10-07 2011-04-13 테크노세미켐 주식회사 실리콘질화막에 대한 고선택비 식각용 조성물

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109563407A (zh) * 2018-11-13 2019-04-02 长江存储科技有限责任公司 磷酸蚀刻剂的添加剂
US10913893B2 (en) 2018-11-13 2021-02-09 Yangtze Memory Technologies Co., Ltd. Additive to phosphoric acid etchant

Also Published As

Publication number Publication date
KR102436182B1 (ko) 2022-08-25

Similar Documents

Publication Publication Date Title
KR102470905B1 (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
US11530355B2 (en) Composition for etching and method for manufacturing semiconductor device using same
JP6890637B2 (ja) エッチング用組成物及びこれを用いた半導体素子の製造方法
US20210047564A1 (en) Composition for etching
US11912902B2 (en) Composition for etching and manufacturing method of semiconductor device using the same
KR101539375B1 (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR101539373B1 (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR102534841B1 (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR20180074951A (ko) 식각용 조성물, 이의 제조 방법 및 이를 이용한 반도체 소자의 제조방법
KR102436182B1 (ko) 반도체 소자의 식각 방법 및 반도체 소자의 식각 장치
KR20180075417A (ko) 식각용 조성물, 이의 제조 방법 및 이를 이용한 반도체 소자의 제조방법
KR20180075418A (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant