KR20170133765A - 발광 소자 - Google Patents

발광 소자 Download PDF

Info

Publication number
KR20170133765A
KR20170133765A KR1020160064966A KR20160064966A KR20170133765A KR 20170133765 A KR20170133765 A KR 20170133765A KR 1020160064966 A KR1020160064966 A KR 1020160064966A KR 20160064966 A KR20160064966 A KR 20160064966A KR 20170133765 A KR20170133765 A KR 20170133765A
Authority
KR
South Korea
Prior art keywords
light emitting
electrode
light
emitting cells
layer
Prior art date
Application number
KR1020160064966A
Other languages
English (en)
Other versions
KR102566499B1 (ko
Inventor
박선우
김청송
문지형
송준오
이상열
한명호
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020160064966A priority Critical patent/KR102566499B1/ko
Publication of KR20170133765A publication Critical patent/KR20170133765A/ko
Application granted granted Critical
Publication of KR102566499B1 publication Critical patent/KR102566499B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

실시 예는 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하는 발광 구조물을 포함하고 서로 이격하는 복수의 발광 셀들, 상기 발광 셀들의 제2 도전형 반도체층 아래에 배치되는 절연층, 인접하는 2개의 발광 셀들 사이에 배치되고, 상기 인접하는 2개의 발광 셀들의 제1 도전형 반도체층들에 접촉되는 적어도 하나의 제1 전극, 상기 절연층 아래에 서로 이격하여 배치되는 제1 전극 패드 및 제2 전극 패드들, 상기 적어도 하나의 제1 전극과 상기 복수의 발광 셀들의 발광 구조물의 측면 사이에 배치되는 패시베이션층을 포함하며, 상기 전극의 일단은 상기 패시베이션층을 관통하여 상기 제1 도전형 반도체층에 접촉하고, 상기 제1 전극의 타단은 상기 발광 구조물, 및 상기 절연층을 통과하여 상기 적어도 하나의 제1 전극 패드와 연결된다.

Description

발광 소자{LIGHT EMITTING DEVICE}
실시 예는 발광 소자에 관한 것이다.
발광 다이오드(Light Emitting Diode: LED)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.
Ⅲ-Ⅴ족 질화물 반도체(Group Ⅲ-Ⅴ nitride semiconductor)는 물리적, 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD) 등의 발광 소자의 핵심 소재로 각광을 받고 있다.
이러한 발광 다이오드는 백열등과 형광등 등의 기존 조명 기구에 사용되는 수은(Hg)과 같은 환경 유해물질이 포함되어 있지 않아 우수한 친환경성을 가지며, 긴 수명, 저전력 소비특성 등과 같은 장점이 있기 때문에 기존의 광원들을 대체하고 있다.
실시 예는 칩 두께를 줄일 수 있고, 작은 사이즈의 발광 구조물에 전극 패드의 구현이 용이하고, 하나의 칩으로 서로 다른 파장의 빛을 구현할 수 있는 발광 소자를 제공한다.
실시 예에 따른 발광 소자는 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하는 발광 구조물을 포함하고 서로 이격하는 복수의 발광 셀들; 상기 발광 셀들의 제2 도전형 반도체층 아래에 배치되는 절연층; 인접하는 2개의 발광 셀들 사이에 배치되고, 상기 인접하는 2개의 발광 셀들의 제1 도전형 반도체층들에 접촉되는 적어도 하나의 제1 전극; 상기 절연층 아래에 서로 이격하여 배치되는 제1 전극 패드 및 제2 전극 패드들; 상기 적어도 하나의 제1 전극과 상기 복수의 발광 셀들의 발광 구조물의 측면 사이에 배치되는 패시베이션층을 포함하며, 상기 전극의 일단은 상기 패시베이션층을 관통하여 상기 제1 도전형 반도체층에 접촉하고, 상기 제1 전극의 타단은 상기 발광 구조물, 및 상기 절연층을 통과하여 상기 적어도 하나의 제1 전극 패드와 연결된다.
상기 적어도 하나의 제1 전극은 상기 인접하는 2개의 발광 셀들의 제1 도전형 반도체층들 상에 배치되는 상부 전극; 상기 상부 전극과 연결되고, 상기 발광 구조물 및 상기 절연층을 통과하여 상기 제1 전극 패드에 연결되는 관통 전극; 및 상기 상부 전극의 하면과 연결되고 상기 패시베이션층을 관통하여 상기 인접하는 2개의 발광 셀들의 제1 도전형 반도체층들과 접촉하는 접촉 전극들을 포함할 수 있다.
상기 패시베이션층은 상기 관통 전극과 상기 인접하는 2개의 발광 셀들의 발광 구조물의 측면 사이에 배치되는 제1 패시베이션층; 및 상기 상부 전극과 상기 제1 도전형 반도체층 사이에 배치되는 제2 패시베이션층을 포함할 수 있다.
상기 발광 소자는 상기 제2 도전형 반도체층과 상기 제2 전극 패드 사이에 배치되는 제2 전극을 더 포함할 수 있다.
상기 발광 소자는 상기 발광 셀들 중 적어도 하나의 제1 도전형 반도체층 상에 배치되는 형광체층을 더 포함할 수 있다.
상기 발광 소자는 상기 발광 셀들과 대응하는 제2 전극들을 더 포함하며, 상기 제2 전극들은 상기 발광 셀들 중 대응하는 어느 하나의 제2 도전형 반도체층과 상기 제2 전극 패드들 중 대응하는 어느 하나 사이에 배치될 수 있다.
상기 적어도 하나의 제1 전극은 인접하는 2개의 발광 셀들 사이에 배치되고, 서로 이격하는 복수의 제1 전극들을 포함할 수 있고, 상기 복수의 제1 전극들 각각은 상기 상부 전극, 상기 관통 전극, 및 상기 접촉 전극들을 포함할 수 있다.
상기 복수의 제1 전극들의 관통 전극들은 상기 제1 전극 패드에 공통 접속될 수 있다.
상기 제2 전극 패드들 각각은 상기 발광 셀들 중 대응하는 어느 하나의 아래에 배치되고, 서로 이격될 수 있다.
제1 전극 패드는 제1 패드부, 및 상기 제1 패드부로부터 확장되고 상기 복수의 제1 전극들의 관통 전극들이 접촉되는 제1 확장 패드부들을 포함하고, 상기 제2 전극 패드들 각각은 제2 패드부, 및 상기 제2 패드부로부터 확장되는 제2 확장 패드부들을 포함할 수 있다.
상기 제1 전극 패드의 제1 패드부 및 상기 제2 전극 패드들의 제2 패드부들은 상기 발광 구조물의 하면의 모서리들 중 대응하는 어느 하나에 인접하여 배치될 수 있다.
상기 제1 확장 패드부들 각각은 상기 발광 구조물의 하면의 제1 변에서 제2변으로 향하는 방향으로 연장되는 제1 연장 부분을 포함하고, 상기 제2 확장 패드부들 각각은 상기 발광 구조물의 하면의 제1 변에서 제2변으로 향하는 방향 또는 그 반대 방향으로 연장되는 제2 연장 부분을 포함하며, 상기 발광 구조물의 하면의 제1 변에서 제2변으로 향하는 방향과 수직한 방향으로 상기 제1 연장 부분과 상기 제2 연장 부분은 서로 교대로 배치될 수 있다.
상기 제2 전극 패드들 중 어느 하나의 제2 전극 패드는 상기 발광 셀들 중 중앙에 위치하는 어느 하나와 수직 방향으로 오버랩되도록 배치되고, 나머지 제2 전극 패드들 각각은 직경이 서로 다른 링 형상을 가지며, 상기 발광 셀들 중 중앙에 위치하는 상기 어느 하나의 제2 전극 패드를 기준으로 동심원을 이루도록 배치될 수 있다.
상기 복수의 발광 셀들은 동일한 파장의 광을 발생하고, 상기 적어도 하나의 형광체층은 상기 복수의 발광 셀들 각각의 제1 도전형 반도체층 상에 배치되고, 상기 복수의 발광 셀들에 의하여 발생하는 광들을 동일한 파장의 광으로 변환시킬 수 있다.
상기 복수의 발광 셀들 각각은 동일한 파장의 광을 발생하고, 상기 적어도 하나의 형광체층은 복수의 형광체층들을 포함하며, 상기 복수의 형광체층들 각각은 상기 복수의 발광 셀들 중 어느 하나를 제외한 나머지 발광 셀들 중 대응하는 어느 하나의 제1 도전형 반도체층 상에 배치되고, 상기 복수의 형광체층들 각각은 서로 다른 형광체를 포함할 수 있다.
실시 예는 칩 두께를 줄일 수 있고, 작은 사이즈의 발광 구조물에 전극 패드의 구현이 용이하고, 하나의 칩으로 서로 다른 파장의 빛을 구현할 수 있다.
도 1은 실시 예에 따른 발광 소자의 상측 평면도를 나타낸다.
도 2는 도 1에 도시된 발광 소자의 하측 평면도를 나타낸다.
도 3은 도 1 및 도 2에 도시된 발광 소자의 AB 방향의 단면도를 나타낸다.
도 4a는 도 3에 도시된 제1 전극의 일 실시 예를 나타낸다.
도 4b는 도 3에 도시된 제1 전극의 다른 실시 예를 나타낸다.
도 5a는 다른 실시 예에 따른 발광 소자의 단면도를 나타낸다.
도 5b는 다른 실시 예에 다른 발광 소자의 단면도를 나타낸다.
도 5c는 다른 실시 예에 다른 발광 소자의 단면도를 나타낸다.
도 6a는 다른 실시 예에 따른 발광 소자의 상측 평면도를 나타낸다
도 6b는 도 6a에 도시된 발광 소자의 하측 평면도를 나타낸다.
도 7a는 또 다른 실시 예에 따른 발광 소자의 상측 평면도를 나타낸다.
도 7b는 도 7a에 도시된 발광 소자의 하측 평면도를 나타낸다.
도 8a는 도 7a 및 도 7b에 도시된 발광 소자의 Ⅰ-Ⅱ 방향의 일 실시 예에 따른 단면도를 나타낸다.
도 8b는 도 8a에 도시된 도 7a 및 도 7b에 도시된 발광 소자의 Ⅰ-Ⅱ 방향의 다른 실시 예에 따른 단면도를 나타낸다.
도 9a는 또 다른 실시 예에 따른 발광 소자의 상측 평면도를 나타낸다.
도 9b는 도 9a에 도시된 발광 소자의 하측 평면도를 나타낸다.
도 9c는 또 다른 실시 예에 따른 발광 소자의 상측 평면도를 나타낸다.
도 10a는 또 다른 실시 예에 따른 발광 소자의 상측 평면도를 나타낸다.
도 10b는 도 10a에 도시된 발광 소자의 하측 평면도를 나타낸다.
도 11a는 또 다른 실시 예에 따른 발광 소자의 상측 평면도를 나타낸다.
도 11b는 도 11a에 도시된 발광 소자의 하측 평면도를 나타낸다.
도 12a는 도 11a에 도시된 발광 소자의 EF 방향의 단면도를 나타낸다.
도 12b는 도 11a에 도시된 발광 소자의 GH 방향의 단면도를 나타낸다.
도 13a 내지 도 13j는 도 5a에 도시된 발광 소자를 제조하는 방법을 나타내는 공정도이다.
도 14는 실시 예에 따른 조명 장치의 단면도를 나타낸다.
도 15는 또 실시 예에 따른 조명 장치의 단면도를 나타낸다.
도 16은 실시 예에 따른 디스플레이 장치의 평면도를 나타낸다.
도 17은 도 16에 도시된 디스플레이 장치의 AA' 방향의 일 실시 예에 따른 단면도를 나타낸다.
이하, 실시 예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한, 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다. 또한 동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다.
도 1은 실시 예에 따른 발광 소자(2000)의 상측 평면도를 나타내고, 도 2는 도 1에 도시된 발광 소자(2000)의 하측 평면도를 나타내고, 도 3은 도 1 및 도 2에 도시된 발광 소자(2000)의 AB 방향의 단면도를 나타낸다.
도 1 내지 도 3을 참조하면, 발광 소자(2000)는 복수의 발광 셀들(2100-1, 2100-2), 패시베이션층(passivation layer, 2120), 제1 전극(2130), 제1 전극 패드(2135), 제2 전극들(2140-1, 2140-2), 제2 전극 패드들(2145-1,2145-2), 및 절연층(insulation layer, 2150)을 포함한다.
복수의 발광 셀들(2100-1, 2100-2) 각각은 서로 이격 또는 분리되며, 발광 구조물(2110-1, 2110-2)을 포함한다.
복수의 발광 셀들(2100-1, 2100-2) 각각의 발광 구조물(2110-1,2110-2)은 제1 도전형 반도체층(2112-1, 2112-2), 제2 도전형 반도체층(2116-1,2116-2), 및 제1 도전형 반도체층(2112-1, 2112-2)과 제2 도전형 반도체층(2116-1, 2116-2) 사이에 배치되는 활성층(2114-1, 2114-2)을 포함한다.
예컨대, 발광 구조물들(2110-1,2110-2) 각각은 위에서 아래로 제1 도전형 반도체층(2112-1, 2112-2), 활성층(2114-1, 2114-2), 및 제2 도전형 반도체층(2116-1, 2116-2)이 순차적으로 배치되는 구조일 수 있다.
투광성 기판 또는 지지 기판을 구비하는 일반적인 발광 소자와 달리, 실시 예에 따른 발광 소자(1000)는 투광성 기판 또는 지지 기판을 구비하지 않는다. 이로 인하여 발광 소자의 칩 사이즈(예컨대, 직경), 또는 부피가 줄어들기 때문에, 실시 예에 따른 발광 소자가 사용되는 애플리케이션, 예컨대, 디스플레이 장치 등의 두께, 또는 사이즈를 줄일 수 있다.
제1 도전형 반도체층(2112-1, 2112-2)은 3족-5족, 2족-6족 등의 반도체 화합물일 수 있고, 제1 도전형 도펀트가 도핑될 수 있다.
예컨대, 제1 도전형 반도체층(2112-1, 2112-2)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체일 수 있으며, n형 도펀트(예: Si, Ge, Se, Te 등)가 도핑될 수 있다.
광 추출을 높이기 위하여 제1 도전형 반도체층(2112-1, 2112-2)의 상면에는 광 추출 구조, 예컨대, 요철(2112a)이 형성될 수 있다.
활성층(2114-1, 2114-2)은 제1 도전형 반도체층(2112-1, 2112-2)과 제2 도전형 반도체층(2116-1, 2116-2)으로부터 제공되는 전자(electron)와 정공(hole)의 재결합(recombination) 과정에서 발생하는 에너지에 의해 광을 생성할 수 있다.
예컨대, 복수의 발광 셀들(2100-1, 2100-2) 각각의 활성층(2114-1, 2114-2)은 적색광, 녹색광, 또는 청색광 중 어느 하나를 발생할 수 있으나, 이에 한정되는 것은 아니며, 다양한 파장대의 가시 광선을 발생하거나 또는 자외선을 발생할 수도 있다.
활성층(2114-1, 2114-2)은 3족-5족, 2족-6족 등의 반도체 화합물, 예컨대, 3족-5족, 2족-6족의 화합물 반도체일 수 있으며, 단일 우물 구조, 다중 우물 구조, 양자 선(Quantum-Wire) 구조, 양자 점(Quantum Dot), 또는 양자 디스크(Quantum Disk) 구조를 가질 수 있다.
활성층(2114-1, 2114-2)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가질 수 있다. 활성층(2114-1, 2114-2)이 양자우물구조인 경우, 활성층(2114-1, 2114-2)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층(미도시) 및 InaAlbGa1 -a- bN(0≤a≤1, 0≤b≤1, 0≤a+b≤1)의 조성식을 갖는 장벽층(미도시)을 포함할 수 있다.
활성층(2114-1, 2114-2)의 우물층의 에너지 밴드 갭은 장벽층의 에너지 밴드 갭보다 낮을 수 있다. 우물층 및 장벽층은 적어도 1회 이상 교대로 적층될 수 있다.
제2 도전형 반도체층(2116-1, 2116-2)은 3족-5족, 2족-6족 등의 반도체 화합물일 수 있고, 제2 도전형 도펀트가 도핑될 수 있다.
예컨대, 제2 도전형 반도체층(2116-1, 2116-2)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체일 수 있으며, p형 도펀트(예: Mg, Zn, Ca,Sr, Ba)가 도핑될 수 있다.
도 3에는 도시되지 않았지만, 제1 도전형 반도체층(2112-1, 2112-2)으로부터 활성층(2114-1, 2114-2)으로 주입되는 전자가 제2 도전형 반도체층(2116-1, 2116-2)으로 넘어가는 것을 방지하여 발광 효율을 높이기 위하여, 발광 구조물(2110-1, 2110-2)은 활성층(2114-1, 2114-2)과 제2 도전형 반도체층(2116-1, 2116-2) 사이에 배치되는 전자 차단층을 더 구비할 수 있다. 이때 전자 차단층의 에너지 밴드 갭은 활성층(2114-1, 2114-2)의 장벽층의 에너지 밴드 갭보다 크다.
복수의 발광 셀들(2100-1, 2100-2) 각각은 서로 다른 파장 범위를 갖는 광을 발생할 수 있으나, 이에 한정되는 것은 아니다.
예컨대, 제1 발광 셀(2100-1)은 적색광, 녹색광, 또는 청색광 중 어느 하나를 발생할 수 있고, 제2 발광 셀(2100-2)은 적색광, 녹색광, 또는 청색광 중 다른 어느 하나를 발생할 수 있다.
예컨대, 적색광을 발생하는 발광 셀의 제1 도전형 반도체층은 InxAlyGa1 -x- yP (0≤x≤1, 0≤y≤1, 0≤x+y≤1) 또는 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질, 예컨대, AlGaP, InGaP, AlInGaP, InP, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN,AlGaAs, InGaAs, AlInGaAs, GaP 중 어느 하나 이상으로 형성될 수 있으며, n형 도펀트를 포함할 수 있다.
또한 예컨대, 적색광을 발생하는 발광 셀의 활성층은 GaInP/AlGaInP, GaP/AlGaP, InGaP/AlGaP, InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs/AlGaAs, InGaAs/AlGaAs 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다.
적색광을 발생하는 발광 셀의 활성층의 양자 우물층의 조성은 (AlpGa1 -p)qIn1 -qP층(단, 0≤p≤1, 0≤q≤1)일 수 있으며, 양자 장벽층의 조성은 (Alp1Ga1 - p1)q1In1 - q1P층(단, 0≤p1≤1, 0≤q1≤1)일 수 있으나 이에 한정되는 것은 아니다.
또한 예컨대, 적색광을 발생하는 발광 셀의 제2 도전형 반도체층은 InxAlyGa1 -x-yP (0≤x≤1, 0≤y≤1, 0≤x+y≤1) 또는 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 형성될 수 있으며, p형 도펀트를 포함할 수 있다.
이와 같이 복수의 발광 셀들(2100-1,2100-2)이 서로 다른 범위의 파장을 갖는 광을 발생할 경우, 복수의 발광 셀들(2100-1,2100-2)의 발광 구조물들의 조성은 서로 다를 수 있다.
예컨대, 복수의 발광 셀들(2100-1,2100-2)의 제1 도전형 반도체층들(2112-1,2112-2)의 조성, 제2 도전형 반도체층들(2116-1, 2116-2)의 조성, 또는 활성층들(2114-1, 2114-2)의 조성 중 적어도 하나는 서로 다를 수 있다.
다른 실시 예에서는 복수의 발광 셀들(2100-1, 2100-2) 각각은 서로 동일한 파장 범위를 갖는 광을 발생할 수 있다. 예컨대, 복수의 발광 셀들(2100-1, 2100-2) 각각은 적색광, 녹색광, 또는 청색광 중 어느 하나를 발생할 수 있다.
제1 전극(2130)은 서로 이격되는 발광 셀들(2100-1, 2100-2) 사이에 배치되며, 발광 셀들(2110-1, 2110-2) 아래에 배치되는 절연층(2150)을 관통 또는 통과한다.
제1 전극(2130)은 복수의 발광 셀들(2100-1,2100-2) 각각의 발광 구조물(2110)의 일면, 예컨대, 상면 상에 위치하며, 서로 이격하는 발광 셀들(2100-1,2100-2)의 발광 구조물들(2110)의 서로 마주보는 측면 사이에 배치된다.
제1 도전형 반도체층(2112), 활성층(2114), 및 제2 도전형 반도체층(2116)을 관통하는 관통 홈 또는 관통 트랜치(2301)에 의하여, 복수의 발광 셀들(2110-1,2110-2)은 서로 이격 또는 분리될 수 있다.
제1 전극(2130)의 일단은 인접하는 발광 셀들(2100-1,2100-2) 각각의 제1 도전형 반도체층(2112-1,2112-2)과 접촉한다.
복수의 발광 셀들(2100-1,2100-2) 사이에 배치되는 제1 전극(2130)의 타단은 발광 구조물(2110)의 다른 일면으로 노출되고, 제1 전극 패드(2135)에 연결된다.
예컨대, 제1 전극(2130)은 복수의 발광 셀들(2100-1,2100-2) 각각의 제1 도전형 반도체층(2112-1,2112-2)의 상면, 및 발광 셀들(2100-1,2100-2)의 발광 구조물들(2110-1,2110-2)의 서로 마주보는 측면들 사이에 배치될 수 있고, 제1 전극(2130)의 일단은 발광 셀들(2100-1,2100-2) 각각의 제1 도전형 반도체층(2112-1, 2112-2)의 상면과 접촉할 수 있고, 제1 전극(2130)의 타단은 발광 셀들(2100-1, 2100-2) 아래에 배치되는 절연층(2150)을 관통하여, 절연층(2150) 밖으로 노출될 수 있다.
패시베이션층(2120)은 제1 전극(2130)과 발광 셀들(2100-1, 2100-2) 각각의 제1 도전형 반도체층의 상면 사이, 및 제1 전극(2130)과 발광 구조물들(2110-1,2110-2)의 측면 사이에 배치되며, 제1 전극(2130)과 발광 셀들(2100-1,2100-2)의 발광 구조물들(2110-1,2110-2)의 측면들 사이의 전기적인 접촉을 방지하여, 양자를 절연시키는 역할을 한다.
예컨대, 패시베이션층(2120)은 제1 전극(2130)과 발광 구조물들(2110-1,2110-2)의 측면들 사이에 배치되는 제1 패시베이션층(2122), 및 발광 셀들(2100-1,2100-2) 각각의 제1 도전형 반도체층(2112-1,2112-2) 상면 상에 배치되는 제2 패시베이션층(2124)을 포함할 수 있다.
제1 전극(2130)은 관통 전극(2132), 상부 전극(2134), 및 접촉 전극(2136)을 포함한다.
상부 전극(2134)은 발광 셀들(2100-1,2100-2) 각각의 제2 패시베이션층(2124) 상에 배치된다.
관통 전극(2132)은 발광 셀들(2100-1,2100-2)의 발광 구조물들(2110-1,2110-2)의 서로 마주보는 측면들 사이에 배치되며, 관통 전극(2132)의 일단은 상부 전극(2134)의 하면과 연결 또는 접촉하고, 관통 전극(2132)의 타단은 발광 셀들(2100-1,2100-2) 아래에 배치되는 절연층(2150)을 관통하여 제1 전극 패드(2135)와 연결 또는 접촉될 수 있다.
관통 전극(2132)의 직경은 발광 셀들(2100-1,2100-2)의 제1 도전형 반도체층(2112-1, 2112-2)에서 제2 도전형 반도체층(2116-1, 2116-2)을 향하는 방향으로 진행할수록 점차 감소할 수 있으나, 이에 한정되는 것은 아니며, 다른 실시 예에서 관통 전극(2132)의 직경은 증가하거나 또는 일정할 수도 있다.
도 3에서는 2개의 분할된 발광 셀들, 하나의 관통 전극(2132), 및 하나의 제1 전극 패드(2135)를 예시하나, 이에 한정되는 것은 아니며, 다른 실시 예에서는 3개 이상의 분할된 발광 셀들, 이에 대응하는 2개 이상의 관통 전극들, 및 제1 전극 패드들을 구비할 수도 있다. 이 경우 2개 이상의 관통 전극들은 서로 이격할 수 있다. 또한 2개 이상의 제1 전극 패드들은 서로 이격하거나 서로 연결될 수도 있다.
상부 전극(2134)은 관통 전극(2132), 및 관통 전극(2132)에 인접하여 위치하는 발광 셀들(2100-1, 2100-2) 각각의 제1 도전형 반도체층(2112-1, 2112-2)의 상면 상에 배치될 수 있다. 상부 전극(2134)의 하면은 관통 전극(2132)의 일단과 연결 또는 접촉한다.
접촉 전극(2136)은 일단이 상부 전극(2134)과 연결되고, 타단이 제2 패시베이션층(2124)을 관통하여 제1 도전형 반도체층(2112)의 상면과 접촉된다.
예컨대, 접촉 전극(2136)은 상부 전극(2134)의 하면에서 제1 도전형 반도체층(2112)의 상면 방향으로 연장될 수 있고, 제1 도전형 반도체층(2112)의 상면과 오믹 접촉할 수 있다.
예컨대, 제1 전극(2130)은 발광 셀들(2100-1, 2100-2)의 수에 대응하는 만큼의 접촉 전극을 포함할 수 있으나, 이에 한정되는 것은 아니다.
예컨대, 접촉 전극(2136)은 관통 전극(2132)과 상부 전극(2134)이 접촉 또는 연결되는 부분으로부터 이격되어 위치할 수 있으며, 관통 전극(2132)과 상부 전극(2134)이 접촉 또는 연결되는 부분 및 접촉 전극(2136) 사이에는 제2 패시베이션층(2124)이 위치할 수 있다.
제2 패시베이션층(2124)에 의하여 접촉 전극(2136)은 관통 전극(2132)과 상부 전극(2134)이 접촉 또는 연결되는 부분으로부터 이격하여 위치하기 때문에, 관통 전극(2132)을 통하여 유입되는 전류를 발광 셀들(2100-1, 2100-2) 각각에 분산시켜 제공할 수 있다. 따라서 제2 패시베이션(2124)은 발광 셀들(2100-1,2100-2) 각각에 분산시켜 제공함으로써 발광 소자(2000)의 광 효율을 향상시킬 수 있다.
도 3에서 제2 패시베이션층(2124)은 발광 셀들(2100-1,2100-2) 각각의 제1 도전형 반도체층(2112)의 상면의 일 부분을 노출할 수 있다.
패시베이션층(2120)은 투광성의 절연 물질, 예컨대, SiO2, SiOx, Si3N4, TiO2, SiNx, SiOxNy, 또는 Al2O3로 이루어질 수 있다.
예컨대, 도 3의 실시 예는 서로 다른 파장 범위를 갖는 2개의 광을 발생할 수 있으며, 인접하는 2개의 발광 셀들(2100-1, 2100-2)이 하나의 n형 전극인 제1 전극(2130) 및 하나의 n형 전극 패드인 제1 전극 패드(2135)를 서로 공유할 수 있다.
도 4a는 도 3에 도시된 제1 전극(2130)의 일 실시 예를 나타낸다.
도 4a를 참조하면, 제1 전극(2130)은 상부 전극(2134), 상부 전극(2134)과 연결되는 관통 전극(2132), 관통 전극(2132)의 일 측에 위치하는 제1 접촉 전극(2136-1), 및 관통 전극(2132)의 타 측에 위치하는 제2 접촉 전극(2136)-2)을 포함할 수 있다.
예컨대, 제1 접촉 전극(2136-1)은 관통 전극(2132)의 좌측에 위치하며, 제2 패시베이션층(2124)을 관통하여 제1 발광 셀(2100-1)의 제1 도전형 반도체층(2112-1)의 상면에 접촉할 수 있다.
제2 접촉 전극(2136-2)은 관통 전극(2132)의 우측에 위치하며, 제2 패시베이션층(2124)을 관통하여 제2 발광 셀(2100-2)의 제1 도전형 반도체층(2112-2)의 상면에 접촉할 수 있다.
제1 및 제2 접촉 전극들(2136-1, 2136-2) 각각은 하나의 직선의 라인 형상일 수 있으나, 이 에 한정되는 것은 아니다.
도 4b는 도 3에 도시된 제1 전극(2130)의 다른 실시 예(2130a)를 나타낸다.
도 4b를 참조하면, 제1 전극(2130a)은 상부 전극(2134), 상부 전극(2134)과 연결되는 관통 전극(2132), 관통 전극(2132)의 일 측에 위치하는 복수의 제1 관통 전극들(2136a-1 내지 2136a-6), 및 관통 전극(2132)의 타 측에 위치하는 복수의 제2 관통 전극들(2136b-1 내지 2136b-6)을 포함할 수 있다.
복수의 제1 접촉 전극들(2136a-1 내지 2136a-6)은 관통 전극(2132)의 좌측에 서로 이격하여 위치하며, 제2 패시베이션층(2124)을 관통하여 제1 발광 셀(2100-1)의 제1 도전형 반도체층(2112-1)의 상면에 접촉할 수 있다.
복수의 제2 접촉 전극들(2136b-1 내지 2136b-6)은 관통 전극(2132)의 우측에 서로 이격하여 위치하며, 제2 패시베이션층(2124)을 관통하여 제2 발광 셀(2100-2)의 제1 도전형 반도체층(2112-2)의 상면에 접촉할 수 있다.
제1 접촉 전극들(2136a-1 내지 2136a-6) 각각의 평면 형상 및 제2 접촉 전극들(2136b-1 내지 2136b-6)) 각각의 평면 형상은 원형, 타원형, 또는 다각형(예컨대, 사각형)일 수 있으나, 이에 한정되는 것은 아니며, 다양한 형상으로 구현될 수 있다.
제1 전극(2130)은 복수의 발광 셀들(2100-1,2100-2) 각각의 제1 도전형 반도체층(2112-1, 2112-2)에 공통 접속될 수 있다.
제1 전극 패드(2135)는 발광 구조물(2110) 아래에 배치되는 절연층(2150) 아래에 배치되며, 제1 전극(2130)의 관통 전극(2132)의 타단과 연결 또는 접촉된다.
예컨대, 제1 전극 패드(2135)는 제1 절연층(2152) 아래에 배치되며, 제1 절연층(2152)을 관통하는 관통 전극(2132)의 타단과 연결 또는 접촉할 수 있다.
예컨대, 제1 전극 패드(2135)의 중앙은 관통 전극(2132)의 중앙에 정렬될 수 있으나, 이에 한정되는 것은 아니다.
본딩(bonding)을 위하여 제1 전극 패드(2135)의 두께는 제1 전극(2130)의 상부 전극(2134)의 두께보다 두꺼울 수 있으나, 이에 한정되는 것은 아니다.
도 2에 도시된 바와 같이, 제1 전극 패드(2135)의 평면 형상은 직사각형 형상일 수 있으나, 이에 한정되는 것은 아니며, 다른 실시 예에서는 원형, 타원형 또는 다각형 형상일 수도 있다.
복수의 제2 전극들(2140-1, 2140-2) 각각은 복수의 발광 셀들(2100-1, 2100-2) 중 대응하는 어느 하나의 제2 도전형 반도체층(2116-1, 2116-2) 아래에 배치되며, 대응하는 제2 도전형 반도체층(2116-1, 2116-2)과 접촉한다. 복수의 제2 전극들(2140-1, 2140-2)은 서로 이격하며, 전기적으로 분리될 수 있다.
예컨대, 제2-1 전극(2140-1)은 제1 발광 셀(2100-1)의 제2 도전형 반도체층(2116-1)의 하면 아래에 배치될 수 있고, 제2 도전형 반도체층(2116-1)의 하면과 접촉할 수 있다.
제2-2 전극(2140-2)은 제2 발광 셀(2100-2)의 제2 도전형 반도체층(2116-2)의 하면 아래에 배치될 수 있고, 제2 도전형 반도체층(2116-2)의 하면과 접촉할 수 있다.
예컨대, 복수의 제2 전극들(2140-1, 2140-2) 각각은 제1 절연층(2152)을 관통하는 관통 전극(2132)의 타단으로부터 이격될 수 있다.
제2 전극 패드들(2145-1, 2145-2) 각각은 복수의 제2 전극들(2140-1, 2140-2) 중 대응하는 어느 하나 아래에 배치되며, 대응하는 어느 하나와 연결되거나 또는 오믹 접촉될 수 있다.
예컨대, 제2 전극 패드들(2145-1, 2145-2) 각각은 제1 전극 패드(2135)로부터 이격하여 위치할 수 있다.
제1 전극(2130)은 제1 도전형 반도체층(2112)과 오믹 접촉을 위한 오믹 접촉층, 및 반사층을 포함할 수 있다. 예컨대, 제1 전극(13)은 Pb, Sn, Au, Ge, Cu, Bi, Cd, Zn, Ag, Ni, Ti, 또는 이들 중 적어도 하나를 포함하는 합금으로 이루어질 수 있으며, 단층 또는 복수의 층들로 이루어질 수 있다.
제2 전극들(2140-1, 2140-2) 각각은 제2 도전형 반도체층(2116-1,2116-2)과 오믹 접촉을 위한 오믹 접촉층, 및 반사층을 포함할 수 있다.
예컨대, 제2 전극들(2140-1, 2140-2) 각각의 오믹 접촉층은 ITO와 같은 투명 전도성 산화물, 또는 Ni, Cr일 수 있다. 예컨대, 제2 전극들(2140-1, 2140-2) 각각의 반사층은 Ag, Al, 또는 Rh를 포함하거나, 또는 Ag, Al, 또는 Rh를 포함하는 합금이거나 또는 Cu, Re, Bi, Al, Zn, W, Sn, In, 또는 Ni 중 선택된 적어도 하나와 은(Ag)과의 합금일 수 있다.
또한 제2 전극들(2140-1, 2140-2) 각각은 확산 방지층, 또는 본딩층 중 적어도 하나를 더 포함할 수 있다. 예컨대, 제2 전극들(2140-1, 2140-2) 각각은 Ni, Cr, Ti, Pd, Pt, W, Co, 또는 Cu 중 적어도 하나를 포함하는 확산 방지층을 더 포함할 수 있다. 또한 예컨대, 제2 전극(2140)은 금(Au), 은(Ag), 또는 Au 함금으로 이루어지는 본딩층을 더 포함할 수 있다.
제1 전극 패드(2135) 및 제2 전극 패드들(2145-1, 2145-2) 각각은 패키지 바디(package body), 서브 마운트(submount), 또는 기판 등과 본딩되는 부분으로 전기적 통전을 유지할 수 있는 전도성 금속일 수 있다. 예컨대, 제1 전극 패드(2135) 및 제2 전극 패드들(2145-1, 2145-2) 각각은 Au, Ni, Cu, 또는 Al 중 적어도 하나를 포함하거나, 또는 이들 중 적어도 하나를 포함하는 합금으로 이루어질 수 있다.
또한 예컨대, 패키지 바디(package body), 서브 마운트(submount), 또는 기판 등과의 본딩시, 작은 사이즈(예컨대, 100 마이크로 미만의 직경)를 갖는 발광 소자의 자기 정렬(self-assembly)을 위하여 제1 전극 패드(2135) 및 제2 전극 패드들(2145-1, 2145-2) 각각은 Co, Ni, 또는 Fe 중 적어도 하나를 포함하거나, 또는 이들 중 적어도 하나를 포함하는 합금으로 이루어질 수 있다.
절연층(2150)은 복수의 발광 셀들(2100-1, 2100-2) 각각의 발광 구조물(2110-1, 2110-2)의 측면 또는 하면 중 적어도 하나에 배치된다.
절연층(2150)은 복수의 발광 셀들(2100-1, 2100-2) 각각의 제2 도전형 반도체층(2116) 아래에 배치될 수 있다. 예컨대, 절연층(2150)은 복수의 발광 셀들(2100-1, 2100-2) 각각의 제2 도전형 반도체층(2116)의 하면에 배치되는 제1 절연층(2152)을 포함할 수 있다.
예컨대, 제1 절연층(2152)은 제2 전극들(2140-1, 2140-2)이 배치되는 영역을 제외한 복수의 발광 셀들(2100-1, 2100-2) 각각의 제2 도전형 반도체층(2116-1, 2116-2)의 하면의 나머지 영역에 배치될 수 있다.
또한 예컨대, 제1 절연층(2152)은 복수의 발광 셀들(2100-1, 2100-2) 각각의 제2 도전형 반도체층(2116-1, 2116-2)의 하면에 배치되는 제2 전극들(2140-1, 2140-2) 각각의 하면의 가장 자리 영역에도 배치될 수 있으며, 제2 전극들(2140) 각각의 하면의 일부 영역을 노출할 수 있다.
제2 전극 패드들(2145-1, 2145-2) 각각은 제1 전극 패드(2135)와 이격되도록 제1 절연층(2152) 아래에 배치될 수 있다.
제1 절연층(2152)은 복수의 발광 셀들(2100-1, 2100-2) 각각의 제2 도전형 반도체층(2116-1, 2116-2)의 하면과 제1 전극 패드(2135) 사이에 배치될 수 있으며, 제2 도전형 반도체층(2116-1, 2116-2)과 제1 전극 패드(2135) 간의 전기적 접촉을 방지할 수 있다.
또한 제1 절연층(2152)은 제2 전극 패드들(2145-1, 2145-2) 각각과 제1 전극 패드(2135) 사이에 배치될 수 있으며, 제1 전극 패드(2135)와 제2 전극 패드들(2145-1, 2145-2) 간의 전기적 접촉을 방지할 수 있다.
패키지 바디(package body), 서브 마운트(submount), 또는 기판 등과의 다이 본딩(die bonding)을 하기 위하여, 제1 전극 패드(2135)의 하면과 제2 전극 패드들(2145-1, 2145-2) 각각의 하면은 동일 평면(305) 상에 위치할 수 있다.
제1 전극 패드(2135)는 관통 전극(2132)과 수직 방향으로 정렬되거나 오버랩되도록 배치될 수 있으며, 관통 전극(2132)은 제1 절연층(2152)을 관통 또는 통과하여 제1 전극 패드(2135)와 연결 또는 접촉될 수 있다. 여기서 수직 방향은 발광 구조물(2110-1, 2110-2)의 제2 도전형 반도체층(2116-1, 2116-2)에서 제1 도전형 반도체층(2112-1, 2112-2)으로 향하는 방향일 수 있다.
제2 전극 패드들(2145-1, 2145-2) 각각은 제1 절연층(2152)에 의하여 노출되는 제2 전극들(2140) 중 대응하는 어느 하나의 아래에 배치될 수 있으며, 대응하는 어느 하나의 노출되는 부분과 연결 또는 접촉될 수 있다.
예컨대, 제1 절연층(2152)은 제2 전극 패드들(2145-1, 2145-2) 각각의 측면의 상측 일부만을 감쌀 수 있다. 그리고 제2 전극 패드들(2145-1, 2145-2) 각각의 가장 자리가 제1 절연층(2152)의 하면과 접할 수 있다. 제2 전극 패드들(2145-1, 2145-2) 각각의 가장 자리는 제1 절연층(2152)의 하면 아래에 위치하도록 수평 방향으로 확장되는 구조를 가질 수 있으나, 이에 한정되는 것은 아니다.
예컨대, 제2 전극 패드들(2145-1, 2145-2) 각각은 제2 도전형 반도체층(2116)에서 제1 도전형 반도체층(2112)으로 향하는 방향으로 볼록하게 절곡된 구조일 수 있으나, 이에 한정되는 것은 아니다.
다른 실시 예에서는 제1 절연층이 제2 전극 패드들(2145-1, 2145-2) 각각의 측면을 전부 감싸고, 제1 절연층의 하면, 제1 전극 패드(2135)의 하면, 및 제2 전극 패드들(2145-1, 2145-2) 각각의 하면은 동일 평면 상에 위치할 수도 있다.
절연층(2150)은 복수의 발광 셀들(2100-1, 2100-2) 각각의 발광 구조물(2110-1, 2110-2)의 외측면들에 배치되는 제2 절연층(2154)을 더 포함할 수 있다.
예컨대, 발광 구조물(2110-1, 2110-2)의 외측면은 서로 다른 발광 셀들(2100-1, 2100-2)의 측면들 중 서로 마주보는 측면들을 제외한 나머지 측면들일 수 있다.
예컨대, 제2 절연층(2154)은 제1 도전형 반도체층(2112)의 외측면, 활성층(2114)의 외측면, 및 제2 도전형 반도체층(2116)의 외측면에 배치될 수 있다.
예컨대, 제2 절연층(2154)의 일단은 제1 도전형 반도체층(2112)의 상면의 가장 자리까지 확장될 수 있으며, 제2 절연층(2154)의 타단은 제1 절연층(2152)과 연결 또는 접촉될 수 있다.
절연층(2150)은 절연 물질, 예컨대, SiO2, SiOx, Si3N4, TiO2, SiNx, SiOxNy, 또는 Al2O3 중 적어도 하나를 포함할 수 있다.
절연층(2150)은 굴절률이 서로 다른 적어도 두 개의 층을 적어도 1회 이상 교대로 적층한 복층 구조를 가지는 분산 브래그 반사층(Distributed Bragg Reflective layer)일 수 있다.
절연층(2150)은 제1 굴절률을 갖는 제1층, 및 제1 굴절률보다 작은 제2 굴절률을 갖는 제2층이 교대로 1회 이상 적층된 구조일 수 있다.
예컨대, 절연층(2150)은 TiO2층/SiO2층이 1회 이상 적층된 구조일 수 있고, 제1층 및 제2층 각각의 두께는 λ/4일 수 있고, λ은 발광 구조물(2110)에서 발생하는 광의 파장을 의미할 수 있다.
도 5a는 다른 실시 예에 따른 발광 소자(2000-1)의 단면도를 나타낸다. 도 3과 동일한 도면 부호는 동일한 구성을 나타내며, 동일한 구성에 대해서는 설명을 간략하게 하거나 생략한다.
도 3의 패시베이션층(2120)은 제1 도전형 반도체층(2112)의 상면의 일부를 노출한다. 반면에, 도 5a의 발광 소자(2100-1)의 패시베이션층(2120-1)은 제1 및 제2 접촉 전극들(2136-1,2136-2)과 접촉되기 위하여 노출되는 제1 도전형 반도체층(2112)의 상면의 일 부분을 제외하고는, 제1 도전형 반도체층(2112)의 상면을 노출하지 않을 수 있다.
예컨대, 도 5a의 제2 패시베이션층(2124a)은 제1 및 제2 접촉 전극들(2136-1,2136-2)과 접촉되기 위하여 노출되는 제1 도전형 반도체층(2112)의 상면의 일 부분을 제외하고는 제1 도전형 반도체층(2112)의 상면을 전부 덮을 수 있고, 제2 절연층(2154)과 연결 또는 접촉될 수 있다.
도 5b는 다른 실시 예에 다른 발광 소자(2000-1')의 단면도를 나타낸다. 도 5a와 동일한 도면 부호는 동일한 구성을 나타내며, 동일한 구성에 대해서는 설명을 간략하게 하거나 생략한다.
도 5b를 참조하면, 발광 소자(2000-1')의 발광 셀들(2100-1', 2100-2') 각각은 서로 동일한 파장의 빛을 발생한다. 예컨대, 제1 및 제2 발광 셀(2100-1', 2100-2')들 각각은 제1 도전형 반도체층(2112-1'), 활성층(2114-1'), 제2 도전형 반도체층(2116-1')을 포함하는 발광 구조물(2110-1')을 포함할 수 있으며, 동일한 파장의 빛, 예컨대, 적색광, 녹색광, 또는 청색광을 발생할 수 있다.
발광 소자(2000-1')는 발광 셀들(2100-1', 2100-2') 각각의 제2 패시베이션층(2124a) 상에 배치되는 형광체층(2160)을 포함할 수 있다.
예컨대, 형광체층(2160)은 황색 형광체, 녹색 형광체, 또는 적색 형광체 중 적어도 하나를 포함할 수 있으나, 이에 한정되는 것은 아니다.
형광체층(2160)은 발광 셀들(2100-1', 2100-2')로부터 발생하는 빛의 파장을 변환시킬 수 있다.
예컨대, 발광 셀들(2100-1', 2100-2')은 청색광을 발생할 수 있으며, 형광체층(2160)은 적색 형광체 또는 녹색 형광체 중 적어도 하나를 포함할 수 있고, 발광 셀들(2100-1', 2100-2')에 의해 발생하는 청색광을 적색광, 녹색광, 또는 백색광으로 변환시킬 수 있다.
도 5c는 다른 실시 예에 다른 발광 소자(2000-1')의 단면도를 나타낸다. 도 5b와 동일한 도면 부호는 동일한 구성을 나타내며, 동일한 구성에 대해서는 설명을 간략하게 하거나 생략한다.
도 5c를 참조하면, 형광체층(2160-1)은 발광 셀들(2100-1', 2100-2') 중 어느 하나(예컨대, 2100-2')에 대응하는 제2 패시베이션층(2124a) 상에 배치될 수 있다.
예컨대, 형광체층(2160-1)은 황색 형광체, 녹색 형광체, 또는 적색 형광체 중 적어도 하나를 포함할 수 있으나, 이에 한정되는 것은 아니다.
형광체층(2160-1)은 대응하는 어느 하나의 발광 셀(예컨대, 2100-2')로부터 발생하는 빛의 파장을 변화시킬 수 있다. 따라서 발광 소자(2000-1")는 발광 셀들(2100-1', 2100-2')이 발생하는 광, 및 형광체층(2160-1)의 종류에 따라서 서로 다른 파장을 갖는 빛들을 발생할 수 있다.
예컨대, 발광 셀들(2100-1', 2100-2')은 청색광을 발생할 수 있다.
예컨대, 형광체층(2160-1)은 적색 형광체 또는 녹색 형광체를 포함할 수 있고, 제2 발광 셀(2100-2')에 의해 발생하는 청색광을 적색광 또는 녹색광으로 변환시킬 수 있다. 이로 인하여 발광 소자(2000-1")는 청색광 및 적색광을 동시에 구현하거나, 또는 청색광 및 녹색광을 동시에 구현할 수 있다.
다른 실시 예에서는 발광 셀들(2100-1', 2100-2')은 서로 다른 파장의 광을 발생할 수 있다. 형광체층(2160-1)은 발광 셀들(2100-1', 2100-2')이 발생하는 광의 파장과 다른 파장을 갖는 광으로 변환시킬 수 있다.
예컨대, 제1 발광 셀(2100-1')은 청색광을 발생할 수 있고, 제2 발광 셀(2100-2')은 녹색광을 발생할 수 있으며, 형광체층(2160-1)은 적색 형광체를 포함할 수 있으며, 제2 발광 셀의 녹색광을 적색광으로 변환시킬 수 있다.
도 6a는 다른 실시 예에 따른 발광 소자(2000-2)의 상측 평면도를 나타내고, 도 6b는 도 6a에 도시된 발광 소자(2000-2)의 하측 평면도를 나타낸다. 도 6a 및 도 6b는 도 5a의 제2 패시베이션층(2124a)을 포함하는 실시 예일 수 있으나, 이에 한정되는 것은 아니며, 도 3에 도시된 발광 소자(2100)에도 동일하게 적용될 수 있다.
도 6a 및 도 6b에 도시된 실시 예(2000-2)는 제1 및 제2 발광 셀들(2100a-1, 2100a-2), 패시베이션층(미도시), 제1 전극(2130'), 제1 전극 패드(2135'), 제2 전극들(미도시), 절연층(제1 절연층(2152')만 도시), 제2 전극 패드들(2145-1, 2145-2)을 포함할 수 있다.
발광 구조물(2110)의 상면은 제1변들과 제1변들 사이에 위치하는 제2변을 포함할 수 있다. 예컨대, 제1변들 각각의 길이는 제2변들 각각의 길이보다 길 수 있다.
도 3, 및 도 5a에서는 제1 전극(2130)의 상부 전극(2134)의 길이 방향, 제1 전극 패드(2135)의 길이 방향, 및 제2 전극 패드들(2145-1, 2145-2)의 길이 방향 각각이 발광 구조물(2110)의 상면의 제1변과 평행한 방향일 수 있다.
예컨대, 제1 전극(2130)의 상부 전극(2134)의 제1 방향의 길이가 제2 방향의 길이보다 더 길고, 제1 전극 패드(2135)의 제1 방향의 길이가 제2 방향의 길이보다 더 길고, 제2 전극 패드들(2145-1,2145-2) 각각의 제1 방향의 길이가 제2 방향의 길이보다 더 길 수 있다. 이때 제1 방향은 발광 구조물(2110)의 상면의 제1변과 평행한 방향이고, 제2 방향은 발광 구조물(2110)의 상면의 제2변과 평행한 방향일 수 있다.
반면에, 도 6a 및 도 6b에 도시된 실시 예(2000-2)의 제1 전극(2130')의 상부 전극(2134')의 길이 방향, 제1 전극 패드(2135')의 길이 방향, 및 제2 전극 패드들(2145-1',2145-2')의 길이 방향 각각은 발광 구조물(2110)의 상면의 제2변과 평행한 방향일 수 있다.
예컨대, 제1 전극(2130')의 상부 전극(2134')의 제2 방향의 길이가 제1 방향의 길이보다 더 길고, 제1 전극 패드(2135')의 제2 방향의 길이가 제1 방향의 길이보다 더 길고, 제2 전극 패드들(2145-1', 2145-2') 각각의 제2 방향의 길이가 제1 방향의 길이보다 더 길 수 있다.
도 7a는 또 다른 실시 예에 따른 발광 소자(2100-3)의 상측 평면도를 나타내고, 도 7b는 도 7a에 도시된 발광 소자(2100-3)의 하측 평면도를 나타내고, 도 8a는 도 7a 및 도 7b에 도시된 발광 소자(2100-3)의 Ⅰ-Ⅱ 방향의 일 실시 예에 따른 단면도를 나타낸다.
도 7a, 도 7b, 및 도 8a을 참조하면, 발광 소자(2000-3)는 3개의 발광 셀들(2100b-1 내지 2100b-3), 패시베이션층(2120b), 2개의 제1 전극들(2130-1, 2130-2), 제1 전극 패드들(2135a-1, 2135a-2), 제2 전극들(2140-1, 2140-2), 제2 전극 패드들(2145-1 내지 2145-3), 및 절연층(2150)을 포함한다.
예컨대, 제2 전극들(2140-1, 2140-2)의 개수, 및 전극 패드들(2145-1 내지 2145-3)의 개수는 발광 셀들의 개수와 동일할 수 있다. 또한 제1 전극들(2130-1, 2130-2)의 개수는 발광 셀들(2100b-1 내지 2100b-3)의 개수보다 적을 수 있고, 제1 전극 패드들(2135a-1, 2135a-2)의 개수는 제1 전극들의 개수와 동일하거나 적을 수 있다.
발광 셀들(2100b-1 내지 2100b-3)은 서로 이격하여 위치하며, 발광 셀들(2100b-1 내지 2100b-3)은 각각은 발광 구조물(2110a-1 내지 2110a-3)을 포함할 수 있다. 복수의 발광 셀들(2100b-1 내지 2100b-3) 각각은 서로 다른 파장 범위를 갖는 광을 발생할 수 있으나, 이에 한정되는 것은 아니며, 다른 실시 예에서는 서로 동일한 파장 범위를 갖는 광을 발생할 수도 있다.
예컨대, 제1 발광 셀(2100b-1)은 적색광을 발생할 수 있고, 제2 발광 셀(2100b-2)은 녹색광을 발생할 수 있고, 제3 발광 셀(2100b-3)은 청색광을 발생할 수 있다.
제1 전극들(2130-1, 2130-2) 각각은 서로 이격되는 발광 셀들(2100-1, 2100-2) 사이에 배치되며, 발광 셀들(2110-1, 2110-2) 아래에 배치되는 절연층(2150)을 통과한다. 제1 전극들(2130-1, 2130-2) 각각은 인접하는 2개의 발광 셀들(2100b-1과 2100b-2, 2100b-2와 2100b-3)의 제1 도전형 반도체층들(2112a-1와 2112a-2, 2112a-2와 2112a-3)에 공통으로 접촉 또는 연결될 수 있으며, 제1 전극 패드들 중 대응하는 어느 하나와 연결 또는 접촉될 수 있다.
도 8a에서는 제1 전극(2130-1)은 제1 상부 전극(2134a-1), 제1 관통 전극(2132a-1), 및 제1 및 제2 접촉 전극들(2136c-1,2136c-2)을 포함하고, 제1 전극(2130-2)은 제2 상부 전극(2134a-2), 제2 관통 전극(2132a-2), 및 제3 및 제4 접촉 전극들(2136c-3,2136c-4)을 포함할 수 있다.
도 8a에서는 제1 전극들(2130-1, 2130-2) 각각이 인접하는 2개의 발광 셀들의 제1 도전형 반도체층들(1112a-1과 1112a-2, 1112a-2와 1112a-3)에 모두 접촉할 수 있지만, 이에 한정되는 것은 아니다.
다른 실시 예에서는 제1 전극들(2130-1, 2130-2) 중 어느 하나(예컨대, 2130-1)는 어느 인접하는 2개의 발광 셀들(2100b-1, 2100b-2)의 제1 도전형 반도체층들(2112a-1,2112a-2)에 모두 접촉하고, 나머지 다른 하나(예컨대, 2130-2)는 다른 인접하는 2개의 발광 셀들(2100b-1, 2100b-2) 중 다른 하나(예컨대, 2100b-3)의 제1 도전형 반도체층(2112a-3)에만 접촉할 수 있다.
도 3의 제1 전극(2130)과 제1 전극 패드(2135)에 대한 설명이 도 8a에 도시된 바에 따라 제1 전극들(2130-1, 2130-2) 및 제1 전극 패드들(2135a-1, 2135a-2)에 적용될 수 있다.
패시베이션층(2120b)은 제1 전극들(2130-1, 2130-2)과 발광 구조물들(2110-1,2110-2)의 측면들 사이에 배치되는 제1 패시베이션층(2122b), 및 발광 셀들(2100b-1 내지 2100b-3) 각각의 제1 도전형 반도체층(2112a-1 내지 2112a-3) 상면 상에 배치되는 제2 패시베이션층(2124b)을 포함할 수 있다.
도 3의 패시베이션층(2120)에 대한 설명이 도 8a에 도시된 바에 따라 패시베이션층(2120b)에 적용될 수 있다.
제2 전극들(2140a-1 내지 2140a-3) 각각은 발광 셀들(2100b-1 내지 2100b-3) 중 대응하는 어느 하나의 제2 도전형 반도체층(2116a-1, 2116a-2, 또는 2116a-3) 아래에 배치되며, 대응하는 제2 도전형 반도체층(2116a-1, 2116a-2, 또는 2116a-3)과 접촉한다. 도 3의 제2 전극들(2140-1, 2140-2)에 대한 설명이 도 8a에 도시된 바에 따라 제2 전극들(2140a-1 내지 2140a-3)에 적용될 수 있다.
제2 전극 패드들(2145a-1 내지 2145a-3) 각각은 제2 전극들(2140a-1 내지 2140a-3) 중 대응하는 어느 하나 아래에 배치되며, 대응하는 어느 하나와 연결되거나 또는 오믹 접촉될 수 있다. 도 3의 제2 전극 패드들(2145-1, 2145-2)에 대한 설명이 도 8a에 도시된 바에 따라 제2 전극 패드(2145a-1 내지 2145a-3)에 적용될 수 있다.
절연층(2150a)은 제2 전극들(2140a-1 내지 2140a-3)이 배치되는 영역을 제외한 발광 셀들(2100b-1 내지 2100b-3) 각각의 제2 도전형 반도체층(2116a-1 내지 2116a-3)의 하면의 나머지 영역에 배치되는 제1 절연층(1252a), 및 발광 셀들(2100b-1 내지 2100b-3) 각각의 발광 구조물(2110a-1 내지 2110a-3)의 외측면들에 배치되는 제2 절연층(2154a)을 포함할 수 있다.
도 3의 절연층(2150)에 대한 설명이 도 8a에 도시된 바에 따라 절연층(2150a)에 적용될 수 있다.
예컨대, 도 8a의 실시 예는 서로 다른 파장 범위를 갖는 3개의 광을 발생할 수 있으며, 인접하는 2개의 발광 셀들(2100b-1과 2100b-2, 또는 2100b-2와 2100b-3)이 하나의 n형 전극인 제1 전극(2130-1, 또는 2130-2) 및 하나의 n형 전극 패드인 제1 전극 패드(2135a-1 또는 2135a-2)를 서로 공유할 수 있다.
도 8b는 도 8a에 도시된 도 7a 및 도 7b에 도시된 발광 소자(2100-3)의 Ⅰ-Ⅱ 방향의 다른 실시 예에 따른 단면도를 나타낸다. 도 8a와 동일한 도면 부호는 동일한 구성을 나타내며, 동일한 구성에 대해서는 설명을 간략하게 하거나 생략한다.
도 8b를 참조하면, 발광 소자(2000-3')의 발광 셀들(2100b-1' 내지 2100b-3') 각각은 서로 동일한 파장의 빛을 발생한다. 예컨대, 제1 내지 제3 발광 셀(2100b-1' 내지 2100b-3')들 각각은 제1 도전형 반도체층(2112a-1'), 활성층(2114a-1'), 제2 도전형 반도체층(2116a-1')을 포함하는 발광 구조물(2110a-1')을 포함할 수 있으며, 동일한 파장의 빛, 예컨대, 적색광, 녹색광, 또는 청색광을 발생할 수 있다.
발광 소자(2000-1')는 발광 셀들(2100b-1' 내지 2100b-2') 중 적어도 하나의 발광 셀(예컨대, 2100b-2' 및 2100b-3')에 대응하는 제2 패시베이션층(2124b) 상에 배치되는 적어도 하나의 형광체층(2170-1, 2170-2)을 포함할 수 있다.
예컨대, 형광체층들(2170-1, 2170-2)은 발광 셀들 중 적어도 하나를 제외한 나머지 발광 셀들에 대응하여 제2 패시베이션층(2124b) 상에 서로 이격하여 배치될 수 있다.
예컨대, 형광체층들(2170-1, 2170-2) 각각은 발광 셀들(2100b-1' 내지 2100b-2')로부터 발생하는 빛을 다른 파장의 빛으로 변환시킬 수 있다.
예컨대, 형광체층들(2170-1, 2170-2) 각각은 황색 형광체, 녹색 형광체, 또는 적색 형광체 중 어느 하나를 포함할 수 있으며, 서로 다른 형광체를 포함할 수 있다.
예컨대, 발광 셀들(2100b-1' 내지 2100b-3')은 청색광을 발생할 수 있다. 그리고 제1 형광체층(2170-1)은 녹색 형광체를 포함할 수 있고 제2 발광 셀(2100b-2')에 의해 발생하는 청색광을 녹색광으로 변환시킬 수 있다. 제2 형광체층(2170-2)은 적색 형광체를 포함할 수 있고, 제3 발광 셀(2100b-3)에 의해 발생하는 청색광을 적색광으로 변환시킬 수 있다. 따라서 발광 소자(2000-3')는 적색광, 청색광, 및 녹색광을 모두 발생할 수 있다.
즉 발광 소자(2000-3')는 발광 셀들(2100b-1' 내지 2100b-3')이 발생하는 광, 및 형광체층들(2170-1,2170-2)의 종류에 따라서 적색광, 청색광, 및 녹색광을 모두 발생할 수 있다.
도 7a, 도 8a, 및 도 8b의 발광 셀들(2100b-1 내지 2100b-3, 2100b-1' 내지 2100b-3') 각각의 발광 면적은 서로 동일하지만, 이에 한정되는 것은 아니며, 발광 셀들(2100b-1 내지 2100b-3, 2100b-1' 내지 2100b-3') 각각의 발광 면적은 서로 다를 수 있다, 여기서 발광 면적은 발광 구조물의 상면, 예컨대, 제1 도전형 반도체층의 상면, 또는 활성층의 상면의 면적일 수 있다.
예컨대, 전체적인 시감도 및 휘도를 고려할 때, 시감도가 가장 민감한 녹색광을 발생하는 발광 셀, 또는 녹색 형광체를 포함하는 제1 형광체층(2170-1)에 대응하는 발광 셀(2100b-2')의 발광 면적이 가장 클 수 있다
또한 형광체층에 의하여 청색광에 비하여 적색광이 효율이 더 저하되기 때문에, 적색 형광체를 포함하는 제2 형광체층(2170-2)에 대응하는 발광 셀(2100b-3')의 발광 면적이 청색광을 발생하는 발광 셀(예컨대, 2100b-1')의 발광 면적보다 더 클 수 있다.
도 9a는 또 다른 실시 예에 따른 발광 소자(2100-4)의 상측 평면도를 나타내고, 도 9b는 도 9a에 도시된 발광 소자(2100-4)의 하측 평면도를 나타낸다.
도 9a 및 도 9b를 참조하면, 발광 소자(2100-1)는 4개의 발광 셀들(2100c-1 내지 2100-4), 패시베이션층(2120c), 제1 전극(2130"), 제1 전극 패드(2135"), 제2 전극들(미도시), 제2 전극 패드들(2145b-1 내지 2145b-4), 및 절연층(2150b)을 포함한다.
발광 소자(2100-1)의 4개의 발광 셀들(2100c-1 내지 2100-4)은 하나의 제1 전극(2130") 및 하나의 제1 전극 패드(2135")를 공유할 수 있다. 제1 전극(2130")의 상부 전극(2134"), 및 제1 전극 패드(2135")는 십자가 형상일 수 있으나, 이에 한정되는 것은 아니다. 또한 제1 전극(2130")의 관통 전극(미도시)은 십자가 형상일 수 있으나, 이에 한정되는 것은 아니다.
도 9c는 또 다른 실시 예에 따른 발광 소자(200-4')의 상측 평면도를 나타낸다. 도 9a와 동일한 도면 부호는 동일한 구성을 나타내며, 동일한 구성에 대해서는 설명을 간략하게 하거나 생략한다.
도 9c의 실시 예는 도 9a의 실시 예에 제1 내지 제3 형광체층들(2180-1 내지 2180-3)을 더 포함할 수 있다. 도 9a의 실시 예에서는 제1 내지 제4 발광 셀들(2100c-1 내지 2100c-4)의 발광 면적이 서로 동일하지만, 도 9c의 실시 예에서는 제1 내지 제4 발광 셀들(2100c-1' 내지 2100c-3')의 발광 면적들이 서로 다를 수 있다.
제1 내지 제3 형광체층들(2180-1 내지 2180-3) 각각은 제1 내지 제4 발광 셀들(2100c-1' 내지 2100c-3') 중 어느 하나(예컨대, 2100ㅊ-3')를 제외한 나머지 발광 셀들(예컨대, 2100c-1', 2100c-2',2100c-4')에 대응하도록 제2 패시베이션층(2120c) 상에 배치된다.
제1 내지 제4 발광 셀들(2100c-1' 내지 2100c-3') 각각은 동일한 파장의 빛(예컨대, 청색광)을 발생할 있다.
예컨대, 제1 형광체층(2180-1)은 적색 형광체, 및 녹색 형광체를 포함할 수 있고, 제1 발광 셀(2100c-1')에 의해 발생한 청색광은 제1 형광체층(2180-1)에 의하여 백색광으로 변환될 수 있다.
제2 형광체층(2180-2)은 적색 형광체를 포함할 수 있고, 제2 발광 셀(2100c-2')에 의해 발생한 청색광은 제2 형광체층(2180-2)에 의하여 적색광으로 변환될 수 있다.
제3 형광체층(2180-3)은 녹색 형광체를 포함할 수 있고, 제4 발광 셀(2100c-4')에 의해 발생한 청색광은 제3 형광체층(2180-2)에 의하여 녹색광으로 변환될 수 있다.
제1 발광 셀(2100c-1')의 발광 면적은 제2 내지 제3 발광 셀들(2100c-2' 내지 2100c-3') 각각의 발광 면적보다 작을 수 있다. 이는 제1 형광체층(2180-1으로부터 발생하는 백색광이 제2 형광체층(2180-2)에 의한 적색광, 제3 발광 셀(2100c-3')로부터 발생하는 청색광, 및 제3 형광체층(2180-3)에 의한 녹색광의 혼합으로 인한 백색광보다 더 강하기 때문이다.
또한 예컨대, 전체적인 시감도 및 휘도를 고려할 때, 시감도가 가장 민감한 녹색광을 발생하는 제1 형광체층(2180-1)에 대응하는 발광 셀(2100c-1')의 발광 면적이 가장 클 수 있다
또한 형광체층에 의하여 청색광에 비하여 적색광이 효율이 더 저하되기 때문에, 적색 형광체를 포함하는 제2 형광체층(2180-2)에 대응하는 발광 셀(2100c-2')의 발광 면적이 청색광을 발생하는 발광 셀(예컨대, 2100c-3')의 발광 면적보다 더 클 수 있다.
도 10a는 또 다른 실시 예에 따른 발광 소자(2100-5)의 상측 평면도를 나타내고, 도 10b는 도 10a에 도시된 발광 소자(2100-5)의 하측 평면도를 나타낸다.
또한 도 10a 및 도 10b의 CD 방향의 단면도는 도 8a에 도시된 바와 동일할 수 있으며, 도 10a 및 도 10b의 CD 방향의 단면도는 도 8a를 참조한다. 이 경우 도 10a의 제1 전극들(2134a-1, 2134a-2)은 도 8a의 제1 전극들(2130-1,2130-2)에 대응할 수 있고, 도 10a의 패시베이션층(2120d)는 도 8a의 패시베이션층(2120b)에 대응할 수 있다.
도 10a 및 도 10b에 도시된 발광 소자(2100-5)는 3개의 발광 셀들(2100d-1 내지 2100d-3), 패시베이션층(2120d), 제1 전극들(2130a-1, 2130a-2), 제1 전극 패드(2135b), 제2 전극들(미도시), 제2 전극 패드들(2145c-1 내지 2145c-3), 및 절연층(2150c)을 포함한다. 도 10a 및 도 10b의 실시 예의 제2 전극들은 도 8a의 제2 전극들(2140a-1 내지 2140a-3)에 대응하지만, 그 형상은 다를 수 있다.
3개의 발광 셀들(2100d-1 내지 2100d-3), 패시베이션층(2120d), 제1 전극들(2130a-1 내지 2130a-3)은 도 7a 및 도 8a에서 설명한 바와 유사한 구조를 가질 수 있다.
도 7a 및 도 8a의 실시 예(2000-3)에서는 제2 전극 패드들(2145a-1 내지 2145a-3) 각각이 발광 셀들(2100b-1 내지 2100b-3) 중 대응하는 어느 하나의 하면 아래에 배치될 수 있다. 즉 제2 전극 패드들(2145a-1 내지 2145a-3) 각각은 발광 셀들(2100b-1 내지 2100b-3) 중 대응하지 않는 발광 셀과는 수직 방향으로 오버랩되지 않는다. 여기서 수직 방향은 발광 셀의 제1 도전형 반도체층에서 제2 도전형 반도체층으로 향하는 방향일 수 있다.
반면에, 도 10b의 실시 예(2000-5)에서는 제2 전극 패드들(2145c-1 내지 2145c-3) 각각은 발광 셀들(2100d-1 내지 2100d-3) 중 대응하는 어느 하나의 하면 아래에 배치될 수 있으며, 제2 전극 패드들(2145c-1 내지 2145c-3) 중 적어도 하나는 발광 셀들(2100d-1 내지 2100d-3) 중 대응하지 않는 어느 하나의 하면 아래까지 확장될 수 있다.
예컨대, 제2 전극 패드들(2145c-1 내지 2145c-3) 중 적어도 하나는 발광 셀들(2100d-1 내지 2100d-3) 중 대응하지 않는 발광 셀과 수직 방향으로 오버랩될 수 있다.
또한 도 7a, 도 7b, 및 도 8a의 실시 예에서는 제1 전극들(2130-1, 2130-2)이 서로 이격하여 분리되고, 제1 전극들(2130-1, 2130-2) 중 대응하는 어느 하나와 연결되는 제1 전극 패드들(2135a-1, 2135a-2)이 서로 이격되어 분리될 수 있다.
반면에, 도 10a 및 도 10b의 실시 예에서는 제1 전극들(2130a-1, 2130a-2)은 서로 이격하여 분리되지만, 제1 전극들(2130a-1, 2130a-2)은 하나의 제1 전극 패드(2135b)에 공통 접속될 수 있다.
예컨대, 제1 전극들(2130a-1, 2130a-2)의 관통 전극들(예컨대, 도 8a의 2132a-1, 2132a-2)은 제1 전극 패드(2135b)에 공통 접속될 수 있다.
예컨대, 제1 전극 패드(2135b)는 제1 패드부(2135b1) 및 제1 패드부(2135b1)로부터 확장되고, 제1 전극들(2130a-1, 2130a-2)의 관통 전극들(예컨대, 도 8a의 2132a-1, 2132a-2)과 연결 또는 접촉되는 제1 확장 패드부들(2135b2, 2135b3)을 포함할 수 있다.
제1 패드부(2135b1)는 발광 구조물의 하면의 모서리들 중 어느 하나에 인접하여 배치될 수 있다. 전류 분산을 위하여, 제1 패드부(2135b1)는 절연층(2150c)에 의하여 관통 전극 및 발광 구조물로부터 절연될 수 있다.
제1 확장 패드부들(2135b2, 2135b3) 각각은 발광 구조물의 하면의 제1변에서 제2 변으로 향하는 방향으로 연장되는 제1 연장 부분을 포함할 수 있다. 이때 제1 변과 제2 변은 서로 마주보는 면일 수 있다.
제2 전극 패드들(2145c-1 내지 2145c-3) 각각은 제2 패드부(2145c1, 2145c3, 2145c5), 및 제2 패드부(2145c1, 2145c3, 2145c5)로부터 확장되는 제2 확장 패드부(2145c2, 2145c4, 2145c6)를 포함할 수 있다.
제2 패드부들(2145c1, 2145c3, 2145c5)은 발광 구조물의 하면의 모서리들 중 나머지 모서리들에 인접하여 배치될 수 있다.
전류 분산을 위하여, 제2 패드부들(2145c1, 2145c3, 2145c5)은 절연층(2150c)에 의하여 제2 전극들(도 8a의 2140a-1 내지 2140a-3) 및 발광 구조물로부터 절연될 수 있다.
제2 확장 패드부들(2145c2, 2145c4, 2145c6) 각각은 제2 전극들(도 8a의 2140a-1 내지 2140a-3) 중 대응하는 어느 하나와 연결 또는 접촉될 수 있다.
제2 확장 패드부들(2145c2, 2145c4, 2145c6) 각각은 발광 구조물의 하면의 제1변에서 제2 변으로 향하는 방향, 또는 그 반대 방향으로 연장되는 제2 연장 부분을 포함할 수 있다.
제1 확장 패드부들(2135b2, 2135b3)의 제1 연장 부분들 및 제2 확장 패드부들(2145c-2, 2145c-4, 2145c-6)의 제2 연장 부분들 발광 구조물의 하면의 제1변에서 제2 변으로 향하는 방향과 수직한 방향으로 서로 교대로 배치될 수 있다.
제1 전극 패드를 발광 셀들(2100d-1 내지 2100d-3)에 대한 공통 n형 전극으로 사용하기 때문에, 실시 예(2000-5)는 작은 사이즈를 갖는 발광 구조물에 전극 패드의 형성이 용이할 수 있다. 또한 제1 확장 패드부들(2135b2, 2135b3) 및 제2 확장 패드부들(2145c2, 2145c4, 2145c6)이 서로 교번하여 배치되기 때문에 실시 예(2000-5)는 전류 분산을 통하여 발광 소자(2000-5)의 광 효율을 향상시킬 수 있다.
도 11a는 또 다른 실시 예에 따른 발광 소자(2100-6)의 상측 평면도를 나타내고, 도 11b는 도 11a에 도시된 발광 소자(2100-6)의 하측 평면도를 나타내고, 도 12a는 도 11a에 도시된 발광 소자(2000-6)의 EF 방향의 단면도를 나타내고, 도 12b는 도 11a에 도시된 발광 소자(2000-6)의 GH 방향의 단면도를 나타낸다.
도 11a 내지 도 12b를 참조하면, 발광 소자(2000-6)는 발광 셀들(2100e-1 내지 2100e-3), 패시베이션층(2120e), 제1 전극들(2130e1 내지 2130e4), 제1 전극 패드(2135e), 제2 전극들(2140e1 내지 21440e3), 제2 전극 패드들(2145e1 내지 2145e3), 및 절연층(2150c)을 포함한다.
도 3, 도 6a, 도 7a, 도 9a, 도 10a에서는 인접하는 2개의 발광 셀들의 제1 도전형 반도체층을 연결 또는 접촉하는 상부 전극 및 관통 전극이 하나인 반면에, 도 11a 및 도 12a에서는 인접하는 2개의 발광 셀들(2110e-1과 2110e-2, 및 2110e-2와 2110e-3)의 제1 도전형 반도체층에 연결 또는 접촉하는 상부 전극 및 관통 전극 각각의 개수는 복수(예컨대, 2개)일 수 있다.
서로 이격하는 제1 전극들(예컨대, 2130e1 및 2130e3) 각각은 어느 인접하는 2개의 발광 셀들(예컨대, 2110e-1과 2110e-2)의 제1 도전형 반도체층에 공통 연결 또는 접촉될 수 있다.
패시베이션층(2120e)은 제1 전극들(2130e1, 2130e2)과 발광 구조물들(2110-1,2110-2)의 측면들 사이, 및 발광 셀들의 발광 구조물들의 측면들 중 서로 마주보는 측면들 사이에 배치되는 제1 패시베이션층(2122e), 및 발광 셀들(2100-1,2100-2) 각각의 제1 도전형 반도체층(2112-1,2112-2) 상면 상에 배치되는 제2 패시베이션층(2124e)을 포함할 수 있다.
제1 전극들(2130e1 내지 2130e4) 각각은 상부 전극(2134e1,2134e2), 관통 전극(2132e1,2132e2), 및 접촉 전극들(2136e1와 2136e2, 2136e3와 2136e4)을 포함할 수 있다.
절연층(2150e)은 발광 셀들(2100b-1 내지 2100b-3) 각각의 제2 도전형 반도체층(2116a-1 내지 2116a-3)의 하면에 배치되는 제1 절연층(2152e), 및 발광 셀들(2100e-1 내지 2100e-3) 각각의 발광 구조물의 외측면들에 배치되는 제2 절연층(2154e)을 포함할 수 있다.
도 11b를 참조하면, 제1 전극 패드(2135e)는 제1 절연층(2152e) 아래에 배치되며, 제1 절연층(2152e)을 관통하는 제1 전극들(2130e1 내지 2130e4)의 관통 전극들(2132e1,2132e2)과 연결 또는 접촉될 수 있다.
예컨대, 제1 전극 패드(2135e)는 발광 셀들 각각의 발광 구조물의 외측면에 인접하는 가장 자리 아래에 위치하는 제1 절연층(2152e) 아래에 배치될 수 있으며, 관통 전극들(2132e1,2132e2)과 수직 방향으로 오버랩될 수 있다.
제2 전극들(2140e1 내지 2140e3) 각각은 발광 셀들 중 대응하는 어느 하나의 제2 도전형 반도체층의 하면 상에 배치된다.
제2 전극 패드들(2145e1 내지 2145e3)은 제2 전극들 중 대응하는 어느 하나 아래에 배치될 수 있다.
도 11b를 참조하면, 제2 전극 패드들(2145e1 내지 2145e3) 중 어느 하나(예컨대, 2145e2)는 발광 셀들(2100e-1 내지 2100e-3) 중 중앙에 위치하는 어느 하나와 수직 방향으로 오버랩되도록 배치될 수 있다. 그리고 나머지 제2 전극 패드들(예컨대, 2145e1, 2145e3)은 직경이 서로 다른 링 형상을 가질 수 있으며, 발광 셀들(2100e-1 내지 2100e-3) 중 중앙에 위치하는 어느 하나를 기준으로 동심원을 이루도록 배치될 수 있다.
제1 전극 패드(2135e)와 제2 전극 패드들(2145e3) 사이 및 제2 전극 패드들 (2145e1 내지 2145e3) 사이에는 제2 절연층(2152e)이 배치될 수 있다.
제2 전극 패드들(예컨대, 2145e1, 2145e3)이 동심원을 이루도록 배치되고, 제1 전극 패드(2135e)가 최외곽에 위치하는 제2 전극 패드(2145e3)를 감싸도록 제2 전극 패드(2145e)의 바깥쪽에 배치됨으로 인하여,
발광 소자(2000-6)를 패키지 바디(package body), 서브 마운트(submount), 또는 기판 등에 실장할 때, 방향성의 관점에서 배치가 용이함과 동시에 자유로울 수 있다.
또한 발광 소자의 제1 및 제2 전극 패드들(2135e, 2145e1 내지 2145e3)과 패키지 바디(package body), 서브 마운트(submount), 또는 기판 등의 도전층들의 정렬이 일부 틀어지더라도, 접촉 불량 또는 쇼트 발생을 억제할 수 있다.
도 3, 도 5a, 도 6a 및 도 6b, 도 8a, 도 9a 및 도 9b, 도 10a 및 도 10b, 도 11a 및 도 11b에 도시된 발광 소자(2100, 2100-1 내지 2100-6)는 칩 사이즈(예컨대, 칩의 최대 직경)가 100 마이크로 미터 미만일 수 있다. 이와 같이 직경이 100 마이크로 미만인 발광 소자(2100, 2100-1 내지 2100-6)는 와이어 본딩을 위한 본딩 패드의 형성이 용이하지 않다.
실시 예에 따른 발광 소자(2100, 2100-1 내지 2100-6)는 발광 구조물 및 절연층을 모두 통과하는 제1 전극을 구비하고, 플립 칩 본딩 또는 다이 본딩을 위한 제1 전극 패드(예컨대, n형 전극 패드) 및 제2 전극 패드(예컨대, p형 전극 패드)가 발광 구조물의 동일 측에 배치됨으로써, 칩 사이즈(예컨대, 칩의 최대 직경)가 100 마이크로 미터 미만인 경우에도 제1 및 제2 전극 패드들을 용이하게 구현할 수 있다.
도 13a 내지 도 13i는 도 5a에 도시된 발광 소자(2000-1)를 제조하는 방법을 나타내는 공정도이다.
도 13a를 참조하면, 성장 기판(2410) 상에 발광 구조물(2110)을 형성한다.
예컨대, 성장 기판(2410) 상에 제1 도전형 반도체층(2112), 활성층(2114), 및 제2 도전형 반도체층(2116)을 형성할 수 있다.
예컨대, 이때 성장되는 발광 구조물(2100)은 서로 다른 파장의 빛들을 발생하는 복수의 발광 영역들(P1, P2)로 구분되어 형성될 수 있다. 이때 발광 영역들은 후술하는 발광 셀들(2110-1, 2110-2)이 형성되는 영역일 수 있다.
서로 다른 파장의 빛들을 발생하는 복수의 발광 영역들(P1,P2)을 포함하는 발광 구조물(2100)을 형성하는 일 실시 예는 다음과 같다.
먼저 제1 파장을 갖는 빛(예컨대, 청색광)을 발생하기 위한 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 제1 및 제2 발광 영역들(P1, P2)에 형성한다.
다음으로 제2 영역(P2)의 제2 도전형 반도체층, 및 활성층을 선택적으로 식각하여 제거한 후 노출되는 제2 발광 영역(P2)의 제1 도전형 반도체층 상에 제2 파장을 갖는 빛(예컨대, 녹색광)을 발생하기 위한 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 형성한다.
또한 서로 다른 파장의 빛들을 발생하는 발광 구조물(2100)을 형성하는 다른 실시 예는 다음과 같다.
예컨대, 먼저 제1 파장을 갖는 빛(예컨대, 청색광)을 발생하기 위한 제1 도전형 반도체층을 제1 및 제2 발광 영역들(P1, P2)에 형성한다.
다음으로 제1 발광 영역(P1)의 제1 도전형 반도체층 상에만 선택적으로 제1 파장을 갖는 빛(예컨대, 청색광)을 발생하기 위한 활성층 및 제2 도전형 반도체층을 형성한다.
다음으로 제2 발광 영역(P2)의 제1 도전형 반도체층 상에만 선택적으로 제2 파장을 갖는 빛(예컨대, 녹색광)을 발생하기 위한 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 형성한다.
다른 실시 예에서는 성장되는 발광 구조물(2100)은 동일한 파장 범위의 빛을 발생하도록 형성될 수도 있다. 이 경우 성장 기판(2410)에 동일한 파장 범위의 빛을 발생하는 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 순차적으로 형성할 수 있다.
도 13a에는 도시되지 않았지만, 발광 구조물(2110)과 성장 기판(2410) 간의 격자 상수의 차이에 의한 스트레스를 완화하기 위하여 성장 기판(2410)과 발광 구조물(2110) 사이에 버퍼층(buffer layer) 또는 언도프드 반도체층(undoped-semiconductor layer), 예컨대, 언도프드 GaN층을 더 형성할 수도 있다.
여기서 언도프드 GaN은 Unintentionally doped(의도하지 않은 언도프드) GaN(이하, "UID GaN"이라 칭한다), 특히 n-형의 UID GaN으로 성장될 있다. 예컨대, GaN의 성장 공정에서 n-형 도펀트를 공급하지 않는 영역에서도 N(나트륨)이 결핍된 N-vacancy가 발생할 수 있고, N-vacancy가 많아지면 잉여 전자의 농도가 커져서, UID GaN의 제조 공정에서 의도하지 않았더라고 UID GaN은 n-형 도펀트로 도핑된 것과 유사한 전기적인 특성을 나타낼 수도 있다.
성장 기판(2410)은 질화물 반도체 단결정을 성장시키기에 적합한 기판으로서, 예컨대, 사파이어 기판, 실리콘(Si) 기판, 산화아연(ZnO) 기판, 질화물 반도체 기판 중 어느 하나, 또는 GaN, InGaN, AlGaN, AlInGaN 중에서 적어도 어느 하나가 적층된 템플레이트(Template) 기판일 수 있다.
다음으로 도 13b를 참조하면, 발광 구조물(2110)의 제2 도전형 반도체층(2116)의 상면에 제2 전극들(2140-1, 2140-2)을 형성한다. 예컨대, 제2 전극들(2140-1,2140-2)은 발광 영역들(P1, P2)의 제2 도전형 반도체층들(2116)의 상면의 제1 및 제2 영역들(S1,S2)에 형성될 수 있다.
예컨대, 제2 도전형 반도체층(2116) 상에 제2 전극들(2140-1,2140-2) 형성을 위한 전도성 물질을 형성한 후에 포토리쏘그라피 공정 및 식각 공정을 통하여 전도성 물질을 패턴화함으로써, 서로 이격하는 제2 전극들(2140-1, 2140-2)을 형성할 수 있다.
다음으로 도 13c를 참조하면, 발광 구조물(2110)의 측면 및 제2 도전형 반도체층(2116) 상에 절연 물질을 증착하여 절연층(2150)을 형성한다. 예컨대, 절연층(2150)은 제2 전극들(2140-1, 2140-2) 각각의 상면의 일 영역을 노출하도록 형성될 수 있다.
다음으로 도 13d를 참조하면, 절연층(2150) 상에 제1 전극 패드(2135)를 형성하고, 노출되는 제2 전극들(2140-1,2140-2)의 상면의 일 영역 상에 제2 전극 패드들(2145-1, 2145-2)을 형성한다.
예컨대, 제1 전극 패드(2135)는 제2 전극들(2140-1,2140-2)이 형성되지 않은 제1 및 제2 발광 영역들(P1,P2)의 제2 도전형 반도체층(2116)의 제3 영역(S3)에 위치하는 절연층(2150) 상에 형성될 수 있다.
예컨대, 절연층(2150) 및 제2 전극들(2140-1,2140-2)이 형성된 제2 도전형 반도체층(2116) 상에 전도성 물질을 증착한 후에 증착된 전도성 물질을 패턴닝함으로써, 제3 영역(S3)에 위치하는 절연층(2150) 상에 제1 전극 패드(2135)를 형성함과 동시에 제2 전극들(2140-1,2140-2) 및 제1 및 제2 영역들(S1,S2)의 절연층(2150) 상에 제2 전극 패드들(2145-1,1245-2)을 형성할 수 있다. 예컨대, 전기적으로 분리되도록 제1 전극 패드(2135)와 제2 전극 패드(2145-1,2145-2)는 서로 이격되도록 형성될 수 있다.
다음으로 도 13e를 참조하면, 임시 기판(Temporary Substrate, 2420), 및 임시 기판(2420) 상에 형성되는 희생층(2430)을 포함하는 지지 기판(2401)을 준비한다.
실리콘 등과 같은 접착 부재(미도시)에 의하여 제1 전극 패드(2135) 및 제2 전극 패드들(2145-1,2145-2)을 희생층(2430)에 본딩시킨다. 그리고 제1 전극 패드(2135) 및 제2 전극 패드들(2145-1, 2145-2)이 희생층(430)에 본딩된 상태에서, 레이저 리프트 오프(Laser Lift Off, LLO) 공정에 의하여 성장 기판(2410)을 제거한다. 도 13e 이후에서는 도 13d에 도시된 발광 구조물(2110)을 180° 회전하여 도시한다.
제1 전극 패드와 제2 전극 패드가 발광 구조물의 반대 측에 배치되는 일반적인 수직형 발광 소자에서는 제2 전극 패드만이 지지 기판과 본딩된 상태에서 LLO 공정이 이루어지기 때문에, LLO 공정에 의하여 제2 전극 패드가 손상을 받거나 파손될 수 있다.
반면에 실시 예는 제1 전극 패드(2135) 및 제2 전극 패드들(2145-1,2145-2) 모두가 발광 구조물(2110)의 동일측에 배치되고, LLO 공정 이전에 제1 전극 패드(2135) 및 제2 전극 패드들(2145-1, 2145-2)은 희생층(2430)에 본딩되기 때문에, 발광 구조물(2110)과 지지 기판(2401)이 안정적으로 본딩된 상태에서 LLO 공정에 의하여 성장 기판(2410)이 제거될 수 있고, 이로 인하여 LLO 공정에 기인한 제1 전극 패드(2135) 및 제2 전극 패드들(2145-1,2145-2)의 파손을 방지할 수 있다.
다음으로 도 13f를 참조하면, 발광 구조물(2110)과 성장 기판(2410) 사이에 형성되었던 버퍼층 또는 언도프드 반도체층을 식각 등을 통하여 제거한다. 그리고 성장 기판(2410)의 제거에 의하여 노출되는 제1 도전형 반도체층(2112)의 표면에 식각 등을 통하여 광 추출 구조(2112a)를 형성한다.
다음으로 도 13g를 참조하면, 발광 구조물(2110) 및 절연층(2150), 예컨대, 제1 절연층(2152)을 식각하여 관통 홈 또는 관통 트랜치(2301)를 형성함으로써, 서로 분리 또는 아이솔레이션되는 복수의 발광 셀들(2100-1,2100-2)을 형성한다.
관통 홈 또는 관통 트랜치(2301)의 패턴 형상에 따라 실시 예들(2000, 2000-1 내지 2000-6)에 따른 발광 셀들(2100-1 내지 2100-2, 2100a-1 내지 2100a-2, 2100b-1 내지 2100b-3, 2100c-1 내지 2100c-4, 2100d-1 내지 2100d-3, 2100e-1 내지 2100e-3)을 형성할 수 있다. 이때 관통 홈 또는 관통 트랜치(2301)는 제1 전극 패드(2135)를 노출할 수 있다.
복수의 발광 셀들(2100-1,2100-2) 각각은 관통 홈 또는 관통 트랜치(2301)에 의하여 서로 분리 또는 이격하는 발광 구조물(2110-1, 또는 2110-2)을 포함할 수 있다.
다음으로 도 13h를 참조하면, 성장 기판(2410)의 제거에 의하여 노출되는 제1 도전형 반도체층(2112)의 표면, 및 관통 홈 또는 관통 트랜치(301)의 측면에 투광성 절연 물질을 증착하여 패시베이션층(2120)을 형성한다.
예컨대, 성장 기판(2410)의 제거에 의하여 노출되는 제1 도전형 반도체층(2112)의 표면에 제2 패시베이션층(2124a)을 형성함과 동시에 관통 홈 또는 관통 트랜치(2301)의 측면에 제1 패시베이션층(2122)을 형성할 수 있다.
그리고 제2 패시베이션층(2124a)을 식각하여, 제1 도전형 반도체층(2112)의 표면의 일부를 노출하는 관통홀(2302)을 형성한다.
도 3에 도시된 바와 같이 제1 도전형 반도체층(2112)의 표면을 노출하도록 제2 패시베이션층(2124a)을 패턴닝함에 의하여, 도 3에 도시된 실시 예가 구현될 수 있다.
다음으로 도 13i를 참조하면, 관통 홈 또는 관통 트랜치(2301), 및 관통홀(2302)을 채우도록 도전성 물질을 제2 패시베이션층(2124a) 상에 증착하고, 증착된 도전성 물질을 패터닝함으로써, 제1 전극(2130)을 형성할 수 있다.
이때 관통 홈 또는 관통 트랜치(2301)에 채워진 도전성 물질은 제1 전극 패드(2135)와 접촉하는 관통 전극(2132)을 형성할 수 있고, 관통홀(2302)에 채워진 도전성 물질은 발광 셀들 각각의 제1 도전형 반도체층(2112-1, 2112-2)의 표면과 접촉하는 접촉 전극들(2136-1,2136-2)을 형성할 수 있다.
다음으로 도 13j를 참조하면, 화학적 식각을 이용하여 희생층(2430)을 제거함으로써, 임시 기판(2420)을 제거하여, 실시 예에 따른 발광 소자(2000-1)를 얻을 수 있다.
도 14는 실시 예에 따른 조명 장치(2200)의 단면도를 나타낸다.
도 14를 참조하면, 조명 장치(2200)는 기판(2510), 몸체(2520), 적어도 하나의 발광 소자(예컨대, 2530-1 내지 2530-5), 및 투광성 부재(2540)를 포함한다.
기판(2510)은 제1 내지 제3 배선층들(2512, 2514-1, 2514-2) 및 절연층(2515)을 포함하는 인쇄회로기판일 수 있다. 예컨대, 기판(2510)은 연성회로기판일 수 있다. 제1 내지 제3 배선층들(2512, 2514-1, 2514-2)은 기판(2510) 상에 서로 이격하여 배치될 수 있으며, 절연층(2515)은 제1 내지 제3 배선층들(2512, 2514-1, 2514-2) 사이의 기판(2510)의 상면 상에 배치되어 제1 내지 제3 배선층들(2512, 2514-1, 2514-2) 간을 전기적으로 절연시킬 수 있다. 또는 다른 실시 예에서는 절연층(2515)은 생략될 수도 있다.
적어도 하나의 발광 소자(예컨대, 2530-1 내지 2530-5)는 기판(2510) 상에 배치되며, 제1 내지 제2 배선층들(2512, 2514-1, 2514-2)과 전기적으로 연결된다.
적어도 하나의 발광 소자(예컨대, 2530-1 내지 2530-5)는 상술한 실시 예에 따른 발광 소자들(2000, 2000-1 내지 2000-6) 중 어느 하나일 수 있다.
몸체(2520)는 기판(2510) 상에 배치되며, 적어도 하나의 발광 소자(예컨대, 2530-1 내지 2530-5)로부터 조사되는 빛을 반사시킨다.
예컨대, 몸체(2520)는 캐비티를 가지며, 적어도 하나의 발광 소자(예컨대, 2530-1 내지 2530-5)는 캐비티 내에 배치될 수 있다.
예컨대, 몸체(2520)는 발광 소자들의 개수에 대응하는 수의 캐비티들을 포함할 수 있으며, 캐비티들 각각에는 발광 소자들 중 대응하는 어느 하나가 배치될 수 있다.
또한 몸체(2520)는 적어도 하나의 발광 소자(예컨대, 2530-1 내지 2530-5)의 주위를 감싸는 격벽(2520a)을 가질 수 있다. 격벽(2520)의 측면은 기판(2510)의 상부면에 대하여 기울어진 경사면일 수 있으며, 적어도 하나의 발광 소자(예컨대, 2530-1 내지 2530-5)로부터 조사되는 빛을 반사시킬 수 있다.
도 14에서 발광 소자의 수는 5개이나, 이에 한정되는 것은 아니다. 조명 장치(2200)가 복수 개의 발광 소자들을 구비할 경우, 조명 장치는 발광 모듈로 구현될 수 있다.
또한 예컨대, 다른 실시 예에서 발광 소자의 수는 1개일 수 있으며, 몸체(2520)는 발광 소자가 배치되는 1개의 캐비티를 가질 수 있으며, 실시 예에 따른 조명 장치(2200)는 발광 소자 패키지 형태로 구현될 수 있다.
또한 예컨대, 조명 장치(2200)가 복수 개의 발광 소자들(예컨대, 2530-1 내지 2530-5)을 구비하고, 복수 개의 발광 소자들(예컨대, 2530-1 내지 2530-5) 각각은 2개 이상의 서로 다른 파장을 갖는 광들(2601, 2602)을 발생할 수 있다.
예컨대, 도 14의 실시 예의 복수의 발광 소자들(예컨대, 2530-1 내지 2530-5) 각각은 도 3, 도 5a, 또는 도 6a의 실시 예일 수 있으며, 2개의 발광 셀들(2100-1 내지 2100-2, 2100a-1 내지 2100a-2) 각각은 적색광, 녹색광, 또는 청색광 중에서 선택된 2개의 광들(2601, 2602)을 발생할 수 있으며, 실시 예는 이미지를 표현하는 디스플레이 장치의 광원, 예컨대, 화소로 구현될 수도 있다.
실시 예에 따른 발광 소자들은 두께를 줄일 수 있기 때문에, 이를 포함하는 디스플레이 장치는 크기 예컨대, 두께를 줄일 수 있다.
일반적인 수평형 발광 소자는 성장 기판(예컨대, 사파이어 기판)을 포함하지만, 실시 예의 발광 소자들(예컨대, 2530-1 내지 2530-5)은 성장 기판을 포함하지 않아 두께를 줄일 수 있다.
일반적인 수직형 발광 소자는 제1 전극 패드와 제2 전극 패드가 발광 구조물의 서로 반대 측에 배치되는 반면에, 실시 예의 발광 소자들(예컨대, 2530-1 내지 2530-5)은 제1 및 제2 전극 패드들(2135,2145)이 발광 구조물의 동일 측에 위치하기 때문에 두께를 줄일 수 있다.
투광성 부재(2540)는 발광 소자(2530-2 내지 2530-5)를 감싸도록 몸체(2520)의 캐비티 내에 배치된다. 투광성 부재(2540)는 발광 소자들(2530-2 내지 2530-5) 각각의 제1 전극의 상부 전극, 제2 패시베이션층, 및 제2 절연층과 접촉할 수 있다.
투광성 부재(2540)는 외부의 충격에 의한 발광 소자의 파손을 방지할 수 있고, 습기로 인한 발광 소자(2530-2 내지 2530-5)의 변색을 방지할 수 있다. 다른 실시 예에서는 투광성 부재(2540)가 생략될 수도 있다.
도 15는 또 실시 예에 따른 조명 장치(2200-1)의 단면도를 나타낸다. 도 14와 동일한 도면 부호는 동일한 구성을 나타내며, 동일한 구성에 대해서는 설명을 간략하게 하거나 생략한다.
도 15에 도시된 조명 장치(2200-1)의 발광 소자들(2531 내지 2531-5) 각각은 도 8a, 도 10a, 또는 도 11a의 실시 예들 중 어느 하나일 수 있다.
발광 소자들(2531 내지 2531-5) 각각의 제1 전극 패드들은 서로 이격하는 배선층들(2512-1, 2512-2) 중 대응하는 어느 하나와 본딩될 수 있고, 발광 소자들(2531 내지 2531-5) 각각의 제2 전극 패드들은 서로 이격하는 배선층들(2514a-1 내지 2514a-3) 중 대응하는 어느 하나와 본딩될 수 있다.
발광 소자들(2531 내지 2531-5) 각각의 3개의 발광 셀들(2100b-1 내지 2100b-3, 2100d-1 내지 2100d-3, 2100e-1 내지 2100e-3)은 적색광(Red, 2701), 녹색광(Green, 2702) 및 청색광(Blue, 2703)을 발생할 수 있으며, 실시 예는 이미지를 표현하는 디스플레이 장치의 광원, 예컨대, 화소로 구현될 수도 있다.
도 16은 실시 예에 따른 디스플레이 장치(3000-4)의 평면도를 나타내고, 도 17은 도 16에 도시된 디스플레이 장치의 AA' 방향의 일 실시 예에 따른 단면도를 나타낸다.
도 16의 디스플레이 장치(3000-4)에는 휴대폰, 스마트 폰(smart phone), 노트북 컴퓨터, 디지털 방송용 단말기, PDA(Personal Digital Assistants), PMP(Portable Miltimedia Player), 네비게이션, 슬레이트 피시(Slate PC), 테블릿(Tablet) PC, 디지털 TV, 및 데스크탑 컴퓨터 등이 포함될 수 있으며, 평판 디스플레이 또는 플렉서블 디스플레이(flexible display)로 구현될 수도 있다. 또한 디스플레이 장치(3000-4)는 디스플레이 패널로 구현될 수 있다.
디스플레이 장치(3000-4)에 의해 표현되는 시각 정보는 매트릭스 형태로 배치되는 단위 화소(sub-pixel)의 발광이 제어됨으로써 구현될 수 있다. 이때 단위 화소는 R(Red), G(Green), B(Blue)의 조합에 의하여 형성되는 하나의 색을 구현하기 위한 최소 단위일 수 있다. 상술한 실시 예에 따른 발광 소자는 디스플레이 장치(3000)의 단위 화소의 역할을 할 수 있다.
도 16 및 도 17을 참조하면, 디스플레이 장치(3000-4)는 기판(3100), 제1 배선 전극(3112b), 제2 배선 전극들(3114b1, 3114b2), 격벽(3520a)을 갖는 몸체(3520), 및 복수의 발광 소자들(예컨대, 3530-1" 내지 3530-5")을 포함하는 매트릭스 형태의 단위 화소 어레이(P11 내지 Pnm, n,m>1인 자연수), 및 투광성 부재(3540)를 포함할 수 있다.
기판(3100)은 플렉서블 기판일 수 있다. 예컨대, 기판(3100)은 유리나 폴리이미드(Polyimide)를 포함할 수 있으며, 절연성을 위하여 절연 재질, 예컨대, PEN(Polyethylene Naphthalate), 또는 PET(Polyethylene Terephthalate) 등을 포함할 수 있다. 기판(3100)은 투광성일 수 있으나, 이에 한정되는 것은 아니며, 다른 실시 예에서는 불투광성일 수도 있다.
복수의 발광 소자들(예컨대, 3530-1" 내지 3530-5")은 기판(3100) 상에 m×n 매트릭스 형태로 배치될 수 있다. 도 17에는 5개의 발광 소자만을 도시하나, 디스플레이 장치(3000-4)의 발광 소자들의 수는 m×n 매트릭스에 포함된 개수일 수 있다.
격벽(3520a)은 복수의 발광 소자들(예컨대, 3530-1" 내지 3530-5") 사이에 배치되며, 디스플레이 장치(3000)의 목적에 따라 콘트라스트(contrast)를 높이기 위하여 블랙(Black) 절연체를 포함하거나 또는 반사성을 높이기 위하여 화이트(white) 절연체를 포함할 수 있다.
도 14의 격벽(2520a), 몸체(2520), 투광성 부재(2540)에 대한 설명이 격벽(3520a), 몸체(3520), 투광성 부재(3540)에 적용될 수 있다.
발광 소자들(예컨대, 3530-1" 내지 3530-5") 각각은 도 3, 및 도 5a 내지 도 5c에 도시된 실시 예들 중 어느 하나일 수 있다.
제1 배선 전극(3112b)은 기판(3100)의 하면에 배치되고, 기판(3100)을 관통하여 발광 소자들(예컨대, 3530-1" 내지 3530-5") 각각의 발광 셀들(2100-1, 2100-2)의 공통 전극인 제1 전극 패드(2135)와 연결 또는 본딩된다.
제2 배선 전극들(3114b1, 3114b2)은 기판(3100)의 하면에 제1 배선 전극(3112b)과 이격하여 배치되고, 기판(3100)을 관통하여 발광 소자들(예컨대, 3530-1" 내지 3530-5")의 발광 셀들(2100-1, 2100-2) 각각에 배치되는 제2 전극 패드들(1145-1, 1145-2) 중 대응하는 어느 하나에 연결 또는 본딩된다.
제1 및 제2 배선 전극들(3112b,3114b1, 3114b2) 각각은 기판(3100)의 하면으로부터 노출될 수 있으나, 이에 한정되는 것은 아니다. 또한 도 17에서는 제1 및 제2 배선 전극들(3112b,3114b1, 3114b2)이 기판(3100)을 관통하지만, 이에 한정되는 것은 아니며, 다른 실시 예에서는 제1 및 제2 배선 전극들(3112b,3114b1, 3114b2)은 기판(3100)을 관통하지 않고, 기판(3100) 상에 위치할 수도 있다.
도 16 및 도 17에는 도시되지 않았지만, 제1 및 제2 배선 전극들(3112b,3114b1, 3114b2)의 전기적인 단락을 방지하기 위하여 실시 예는 제1 및 제 배선 전극들(3112b,3114b1, 3114b2) 사이의 기판(3100) 하면 상에 절연층을 더 구비할 수 있다.
발광 소자들(예컨대, 3530-1" 내지 3530-5") 각각의 복수의 발광 셀들(2100-1, 2100-2)은 청색광 및 녹색광을 발생하거나 또는 적색광 및 녹색광을 발생할 수 있다.
예컨대, 발광 소자들(예컨대, 3530-1" 내지 3530-5")은 청색광을 발생하는 제1 발광 셀 및 녹색광을 발생하는 제2 발광 셀을 포함하는 제1 발광 소자(이하 "BG 발광 소자"라 한다), 및 적색광을 발생하는 제3 발광 셀 및 녹색광을 발생하는 제4 발광 셀을 포함하는 제2 발광 소자(이하 "RG 발광 소자"라 한다)를 포함할 수 있으며, 매트릭스의 열 방향 및 행 방향 각각으로 BG 발광 소자와 RG 발광 소자가 교대로 배치될 수 있다. 이때 BG 발광 소자와 RG 발광 소자가 하나의 이미지 화소를 이룰 수 있다. 또한 예컨대, 매트릭스의 열 방향으로 제1 내지 제4 발광 셀들이 순차적으로 반복하여 배열될 수 있고, 행 방향으로는 제1 발광 셀과 제3 발광 셀이 교대로 배열될 수 있다.
복수의 발광 셀들(2100-1, 2100-2)이 서로 다른 파장의 광을 발생할 수 있으나, 이에 한정되는 것은 아니며, 다른 실시 예에서는 발광 소자들(예컨대, 3530-1" 내지 3530-5") 각각의 복수의 발광 셀들(2100-1, 2100-2)은 서로 동일한 파장을 갖는 광을 발생할 수 있다.
예컨대, 발광 소자들(예컨대, 3530-1" 내지 3530-5") 각각의 복수의 발광 셀들(2100-1, 2100-2)은 청색광을 발생하거나, 녹색광을 발생하거나, 또는 적색광을 발생할 수도 있으며, 이 경우, R, G, B 배열이 이루어지거나, 또는 RG, BG 배열이 이루어질 수 있다.
또한 도 17에서는 발광 소자들 각각은 2개의 발광 셀들을 포함하고, 발광 셀들 각각은 청색광 및 녹색광을 발생하거나, 또는 적색광 및 녹색광을 발생하지만, 이에 한정되는 것은 아니다. 다른 실시 예에서는 발광 소자들(예컨대, 3530-1" 내지 3530-5")은 3개의 발광 셀들을 포함할 수 있으며, 3개의 발광 셀들 중 어느 하나는 청색광을 발생하고, 다른 하나의 발광 셀은 녹색광을 발생하고, 나머지 다른 하나의 발광 셀은 적색광을 발생할 수도 있으며, 이 경우는 발광 소자들에 포함되는 발광 셀들이 R, G, B 배열이 이루어질 수 있다.
예컨대, 행 방향 및 열 방향 각각으로 적색광을 발생하는 발광 셀, 녹색광을 발생하는 발광 셀, 및 청색광을 발생하는 발광 셀이 순차적으로 반복하여 배치될 수 있다.
단위 화소 어레이에서 적색광을 발생하는 발광 소자의 발광 영역(이하 "적색 발광 영역"이라 함)의 면적, 녹색광을 발생하는 발광 소자의 발광 영역(이하 "녹색 발광 영역"이라 함)의 면적, 및 청색광을 발생하는 발광 소자의 발광 영역(이하 "청색 발광 영역"이라 함)의 면적은 서로 다를 수 있다. 예컨대, 발광 효율이 상대적으로 낮은 녹색 발광 영역의 면적과 적색 발광 영역의 면적이 청색 발광 영역의 면적보다 클 수 있다.
예컨대, 녹색 발광 영역의 면적은 청색 발광 영역의 면적의 1배 ~ 4배일 수 있고, 적색 발광 영역의 면적은 청색 발광 영역의 면적의 1배 ~ 3 배일 수 있다.
또한 예컨대, 다른 실시 예에서는 적색 발광 영역 및 녹색 발광 영역의 면적은 서로 동일할 수도 있다.
예컨대, 청색 발광 영역의 면적, 적색 발광 영역의 면적, 녹색 발광 영역의 면적의 비율은 1:2:3 또는 1:3:3일 수 있으나, 이에 한정되는 것은 아니다.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
2110: 발광 구조물 2120: 패시베이션층
2130: 제1 전극 2135: 제1 전극 패드
2140: 제2 전극 2145: 제2 전극 패드
2150: 절연층.

Claims (15)

  1. 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하는 발광 구조물을 포함하고, 서로 이격하는 복수의 발광 셀들;
    상기 발광 셀들의 제2 도전형 반도체층 아래에 배치되는 절연층;
    인접하는 2개의 발광 셀들 사이에 배치되고, 상기 인접하는 2개의 발광 셀들의 제1 도전형 반도체층들에 접촉되는 적어도 하나의 제1 전극;
    상기 절연층 아래에 서로 이격하여 배치되는 제1 전극 패드 및 제2 전극 패드들;
    상기 적어도 하나의 제1 전극과 상기 복수의 발광 셀들의 발광 구조물의 측면 사이에 배치되는 패시베이션층을 포함하며,
    상기 전극의 일단은 상기 패시베이션층을 관통하여 상기 제1 도전형 반도체층에 접촉하고, 상기 제1 전극의 타단은 상기 발광 구조물, 및 상기 절연층을 통과하여 상기 적어도 하나의 제1 전극 패드와 연결되는 발광 소자.
  2. 제1항에 있어서, 상기 적어도 하나의 제1 전극은,
    상기 인접하는 2개의 발광 셀들의 제1 도전형 반도체층들 상에 배치되는 상부 전극;
    상기 상부 전극과 연결되고, 상기 발광 구조물 및 상기 절연층을 통과하여 상기 제1 전극 패드에 연결되는 관통 전극; 및
    상기 상부 전극의 하면과 연결되고 상기 패시베이션층을 관통하여 상기 인접하는 2개의 발광 셀들의 제1 도전형 반도체층들과 접촉하는 접촉 전극들을 포함하는 발광 소자.
  3. 제2항에 있어서, 상기 패시베이션층은,
    상기 관통 전극과 상기 인접하는 2개의 발광 셀들의 발광 구조물의 측면 사이에 배치되는 제1 패시베이션층; 및
    상기 상부 전극과 상기 제1 도전형 반도체층 사이에 배치되는 제2 패시베이션층을 포함하는 발광 소자.
  4. 제3항에 있어서,
    상기 제2 도전형 반도체층과 상기 제2 전극 패드 사이에 배치되는 제2 전극을 더 포함하는 발광 소자.
  5. 제2항에 있어서,
    상기 발광 셀들 중 적어도 하나의 제1 도전형 반도체층 상에 배치되는 형광체층을 더 포함하는 발광 소자.
  6. 제2항에 있어서,
    상기 발광 셀들과 대응하는 제2 전극들을 더 포함하며,
    상기 제2 전극들은 상기 발광 셀들 중 대응하는 어느 하나의 제2 도전형 반도체층과 상기 제2 전극 패드들 중 대응하는 어느 하나 사이에 배치되는 발광 소자.
  7. 제2항에 있어서,
    상기 적어도 하나의 제1 전극은 인접하는 2개의 발광 셀들 사이에 배치되고, 서로 이격하는 복수의 제1 전극들을 포함하며,
    상기 복수의 제1 전극들 각각은 상기 상부 전극, 상기 관통 전극, 및 상기 접촉 전극들을 포함하는 발광 소자.
  8. 제7항에 있어서,
    상기 복수의 제1 전극들의 관통 전극들은 상기 제1 전극 패드에 공통 접속되는 발광 소자.
  9. 제8항에 있어서,
    상기 제2 전극 패드들 각각은 상기 발광 셀들 중 대응하는 어느 하나의 아래에 배치되고, 서로 이격되는 발광 소자.
  10. 제8항에 있어서,
    제1 전극 패드는 제1 패드부, 및 상기 제1 패드부로부터 확장되고 상기 복수의 제1 전극들의 관통 전극들이 접촉되는 제1 확장 패드부들을 포함하고,
    상기 제2 전극 패드들 각각은 제2 패드부, 및 상기 제2 패드부로부터 확장되는 제2 확장 패드부들을 포함하는 발광 소자.
  11. 제10항에 있어서,
    상기 제1 전극 패드의 제1 패드부 및 상기 제2 전극 패드들의 제2 패드부들은 상기 발광 구조물의 하면의 모서리들 중 대응하는 어느 하나에 인접하여 배치되는 발광 소자.
  12. 제10항에 있어서,
    상기 제1 확장 패드부들 각각은 상기 발광 구조물의 하면의 제1 변에서 제2변으로 향하는 방향으로 연장되는 제1 연장 부분을 포함하고,
    상기 제2 확장 패드부들 각각은 상기 발광 구조물의 하면의 제1 변에서 제2변으로 향하는 방향 또는 그 반대 방향으로 연장되는 제2 연장 부분을 포함하며,
    상기 발광 구조물의 하면의 제1 변에서 제2변으로 향하는 방향과 수직한 방향으로 상기 제1 연장 부분과 상기 제2 연장 부분은 서로 교대로 배치되는 발광 소자.
  13. 제8항에 있어서,
    상기 제2 전극 패드들 중 어느 하나의 제2 전극 패드는 상기 발광 셀들 중 중앙에 위치하는 어느 하나와 수직 방향으로 오버랩되도록 배치되고,
    나머지 제2 전극 패드들 각각은 직경이 서로 다른 링 형상을 가지며,
    상기 발광 셀들 중 중앙에 위치하는 상기 어느 하나의 제2 전극 패드를 기준으로 동심원을 이루도록 배치되는 발광 소자.
  14. 제5항에 있어서,
    상기 복수의 발광 셀들은 동일한 파장의 광을 발생하고,
    상기 적어도 하나의 형광체층은 상기 복수의 발광 셀들 각각의 제1 도전형 반도체층 상에 배치되고, 상기 복수의 발광 셀들에 의하여 발생하는 광들을 동일한 파장의 광으로 변환시키는 발광 소자.
  15. 제5항에 있어서,
    상기 복수의 발광 셀들 각각은 동일한 파장의 광을 발생하고,
    상기 적어도 하나의 형광체층은 복수의 형광체층들을 포함하며,
    상기 복수의 형광체층들 각각은 상기 복수의 발광 셀들 중 어느 하나를 제외한 나머지 발광 셀들 중 대응하는 어느 하나의 제1 도전형 반도체층 상에 배치되고, 상기 복수의 형광체층들 각각은 서로 다른 형광체를 포함하는 발광 소자.
KR1020160064966A 2016-05-26 2016-05-26 발광 소자 KR102566499B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160064966A KR102566499B1 (ko) 2016-05-26 2016-05-26 발광 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160064966A KR102566499B1 (ko) 2016-05-26 2016-05-26 발광 소자

Publications (2)

Publication Number Publication Date
KR20170133765A true KR20170133765A (ko) 2017-12-06
KR102566499B1 KR102566499B1 (ko) 2023-08-11

Family

ID=60922518

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160064966A KR102566499B1 (ko) 2016-05-26 2016-05-26 발광 소자

Country Status (1)

Country Link
KR (1) KR102566499B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101997104B1 (ko) * 2018-02-21 2019-07-05 순천대학교 산학협력단 마이크로 어레이 발광 다이오드 및 이의 제조 방법
JP2019204823A (ja) * 2018-05-21 2019-11-28 シャープ株式会社 マイクロ発光素子、画像表示素子およびその形成方法
WO2021086026A1 (ko) * 2019-10-29 2021-05-06 서울바이오시스주식회사 Led 디스플레이 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002319704A (ja) * 2001-04-23 2002-10-31 Matsushita Electric Works Ltd Ｌｅｄチップ
KR20110018630A (ko) * 2009-08-18 2011-02-24 엘지전자 주식회사 Ｌｅｄ 장치
KR20140106946A (ko) * 2013-02-27 2014-09-04 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002319704A (ja) * 2001-04-23 2002-10-31 Matsushita Electric Works Ltd Ｌｅｄチップ
KR20110018630A (ko) * 2009-08-18 2011-02-24 엘지전자 주식회사 Ｌｅｄ 장치
KR20140106946A (ko) * 2013-02-27 2014-09-04 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101997104B1 (ko) * 2018-02-21 2019-07-05 순천대학교 산학협력단 마이크로 어레이 발광 다이오드 및 이의 제조 방법
JP2019204823A (ja) * 2018-05-21 2019-11-28 シャープ株式会社 マイクロ発光素子、画像表示素子およびその形成方法
WO2021086026A1 (ko) * 2019-10-29 2021-05-06 서울바이오시스주식회사 Led 디스플레이 장치
US11489002B2 (en) 2019-10-29 2022-11-01 Seoul Viosys Co., Ltd. LED display apparatus
US11837625B2 (en) 2019-10-29 2023-12-05 Seoul Viosys Co., Ltd. LED display apparatus

Also Published As

Publication number Publication date
KR102566499B1 (ko) 2023-08-11

Similar Documents

Publication Publication Date Title
US11587973B2 (en) Micro light-emitting diode display panel
KR102566498B1 (ko) 발광 소자
JP5762786B2 (ja) 発光素子、発光素子パッケージ
CN110071202B (zh) 微型led元件以及图像显示元件
CN102104100B (zh) 发光器件
KR20180063810A (ko) 표시 장치
EP3131130A1 (en) Semiconductor light emitting structure
KR102588170B1 (ko) 다층 구조의 반사막을 구비한 반도체 발광 소자
EP2333848B1 (en) Light emitting device and light emitting device package
CN110993634A (zh) 半导体发光器件
CN103094300A (zh) 发光器件
US20130049038A1 (en) Light emitting device and light emitting device package
KR101798231B1 (ko) 발광 소자
US8637893B2 (en) Light emitting device package, method of manufacturing the same, and lighting system
US20210296536A1 (en) Semiconductor light-emitting device
KR102566499B1 (ko) 발광 소자
TWI591849B (zh) 半導體發光結構及其半導體封裝結構
KR102477250B1 (ko) 발광 소자
KR20200045768A (ko) 반도체 발광 소자, 이의 제조 방법, 및 이를 포함하는 디스플레이 장치
KR20130028291A (ko) 발광소자 및 발광 소자 패키지
CN102142493A (zh) 发光器件及其制造方法、发光器件封装以及照明系统
KR102311687B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
CN114068775B (zh) 一种倒装led芯片、led封装模组及显示装置
KR102504334B1 (ko) 발광 소자
KR101427878B1 (ko) 발광 다이오드 및 이를 이용한 패키지

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant