KR20170129331A - Lds - lds 페인팅 반복 공정을 이용한 다층 회로 형성 방법 - Google Patents

Lds - lds 페인팅 반복 공정을 이용한 다층 회로 형성 방법 Download PDF

Info

Publication number
KR20170129331A
KR20170129331A KR1020160059651A KR20160059651A KR20170129331A KR 20170129331 A KR20170129331 A KR 20170129331A KR 1020160059651 A KR1020160059651 A KR 1020160059651A KR 20160059651 A KR20160059651 A KR 20160059651A KR 20170129331 A KR20170129331 A KR 20170129331A
Authority
KR
South Korea
Prior art keywords
circuit pattern
lds
circuit
forming
plating
Prior art date
Application number
KR1020160059651A
Other languages
English (en)
Inventor
김효진
고우영
이진성
김영호
Original Assignee
(주)드림텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)드림텍 filed Critical (주)드림텍
Priority to KR1020160059651A priority Critical patent/KR20170129331A/ko
Publication of KR20170129331A publication Critical patent/KR20170129331A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

LDS 공정 및 LDS 페인팅 공정을 이용한 다층 회로 형성 방법에 대하여 개시한다.
본 발명에 따른 다층 회로 형성 방법은 (a) 사출을 이용하여 비아 홀을 구비한 몰딩 기재를 제조하는 단계; (b) 상기 몰딩 기재의 제1면 상에 LDS 및 도금을 수행하여 제1 회로 패턴을 형성하되 상기 제1 회로 패턴의 일부분이 상기 몰딩 기재의 비아 홀과 오버랩되도록 하는 단계; (c) 상기 제1 회로 패턴이 형성된 몰딩 기재 상에 열가소성 수지를 포함하는 LDS 코팅 도료를 도포 및 건조하여 절연층을 형성하는 단계; (d) 상기 제1 절연층 상에 LDS 및 도금을 수행하여 제2 회로 패턴을 형성하되, 제2 회로 패턴의 일부분이 제1 회로 패턴의 일부분과 오버랩되도록 하는 단계; 및 (e) 상기 몰딩 기재의 제2면 상에 LDS 및 도금을 수행하여 제3 회로 패턴을 형성하되, 상기 제3 회로 패턴의 일부분이 상기 몰딩 기재의 비아 홀을 통하여 제1 회로 패턴의 일부분과 전기적으로 연결되도록 하는 단계;를 포함하여, 3층 이상의 회로를 형성하면서 상기 (a) 단계에서만 사출을 이용하는 것을 특징으로 한다.

Description

LDS - LDS 페인팅 반복 공정을 이용한 다층 회로 형성 방법 {METHDO OF FORMING MULTI-LAYER CURCUIT USING LDS - LDS PAINTING REPEAT PROCESS}
본 발명은 다층 회로 형성 기술에 관한 것으로, 더욱 상세하게는 LDS(Laser Direct Structuring) 및 LDS 페인팅 기술을 이용하여 쉽게 적어도 3층 이상의 다층 회로를 형성할 수 있는 방법에 관한 것이다.
LDS(Laser Direct Structuring)는, LDS용 수지에 레이저를 조사하여 LDS용 수지의 표면을 활성화 시킨 후, 활성화된 LDS용 수지 표면에만 무전해 도금을 하여 회로를 형성하는 방법으로 널리 알려져 있다. 이러한 LDS는 제품 개발/생산 단가가 낮고, 미세회로 구현이 가능하며 회로 변경이 용이한 장점이 있다.
종래 LDS를 이용한 기술은 몰딩 기재(사출부품)의 상부면에 LDS를 이용하여 회로 패턴을 형성하고, 몰딩 기재의 하부면에 LDS를 이용하여 회로 패턴을 형성하여, 전체적으로 2층 구조의 회로 패턴을 형성하는 것이 기본이며, 층간의 연결은 비아 홀을 이용한다.
그러나, 몰딩 기재의 상부에 2층 이상의 회로 패턴, 즉 전체적으로 3층 이상의 회로 패턴이 요구되는 경우, 몰딩 기재의 상부에 형성되는 회로 패턴들 사이에 전기적 분리가 요구된다.
즉, 종래 3층 이상 회로 구현을 위해서는 LDS, 도금 및 인서트 몰딩(insert molding)을 포함하는 기본적인 LDS 프로세스를 반복하는 방식과 몰딩, LDS 및 도금을 수행하여 각각의 LDS 회로 부품 제작 후 조립하는 방식이 있다.
기본적인 LDS 프로세스를 반복하는 방식의 경우, 사출을 통한 인서트 몰딩 공정에서 기본적으로 필요로 하는 두께가 있어, 제품의 두께 및 크기가 증가하여 박형의 제품 제작에는 적합하지 않은 문제점과 더불어 인서트 몰딩 공정에서 사출시 온도, 압력, 속도 등의 사출 조건의 영향을 받아 앞서 구현된 회로 패턴의 파괴, 유실 등의 문제점이 있다.
각각의 LDS 회로 부품 제작 후 조립하는 방식 역시 각각의 사출을 통한 몰딩 공정에서 기본적으로 필요로 하는 사출 두께가 있어 제품의 두께 및 크기가 커지는 문제점이 있으며, 구조적인 접촉을 통한 층간 연결을 수행하여야 하므로 연결 상태가 불안정할 수 있으며, 많은 어셈블리 공정을 위한 많은 인력, 추가적인 장비, 지그 등이 요구되는 바 공정비용 상승 등의 문제점을 안고 있다.
본 발명에 관련된 기술로는 특허문헌 1에 개시된 LDS를 이용한 전자 기기의 제조 방법 및 그에 의해 제조된 전자 기기가 있다.
상기 문헌에는 상부 및 하부 외관 케이스로 이루어지고, 하부 외관 케이스 내에 LDS용 수지를 이중 사출 및 인서트 사출에 의해 부착하며, LDS용 수지에 전자 기기의 부품들을 순차적으로 실장함과 아울러 소형화된 인쇄회로기판을 실장하고, 상부 및 하부 외관 케이스를 체결하여 전자 기기를 제조하는 방법이 개시되어 있다.
특허문헌1 : 대한민국 공개특허공보 10-2009-0024946 (2009.03.10)
본 발명의 목적은 종래의 사출을 통한 몰딩으로 층간 절연을 구현하는 방식에 비하여, 현저히 얇은 두께로 다층 회로를 형성할 수 있는 방법을 제공하는 것이다.
또한, 본 발명은 고온, 고압, 고속 등 가혹한 조건이 요구되는 인서트 몰딩이 요구되는 LDS를 이용한 다층 회로 구현 방법을 개선하여 LDS 공정 이전에 구현된 패턴의 파괴, 유실 등의 문제점을 해결할 수 있는 LDS를 이용한 다층 회로 형성 방법을 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명의 실시예에 따른 다층 회로 형성 방법은
(a) 사출을 이용하여 비아 홀을 구비한 몰딩 기재를 제조하는 단계; (b) 상기 몰딩 기재의 제1면 상에 LDS 및 도금을 수행하여 제1 회로 패턴을 형성하되 상기 제1 회로 패턴의 일부분이 상기 몰딩 기재의 비아 홀과 오버랩되도록 하는 단계; (c) 상기 제1 회로 패턴이 형성된 몰딩 기재 상에 열가소성 수지를 포함하는 LDS 코팅 도료를 도포 및 건조하여 절연층을 형성하는 단계; (d) 상기 제1 절연층 상에 LDS 및 도금을 수행하여 제2 회로 패턴을 형성하되, 제2 회로 패턴의 일부분이 제1 회로 패턴의 일부분과 오버랩되도록 하는 단계; 및 (e) 상기 몰딩 기재의 제2면 상에 LDS 및 도금을 수행하여 제3 회로 패턴을 형성하되, 상기 제3 회로 패턴의 일부분이 상기 몰딩 기재의 비아 홀을 통하여 제1 회로 패턴의 일부분과 전기적으로 연결되도록 하는 단계;를 포함하여, 3층 이상의 회로를 형성하면서 상기 (a) 단계에서만 사출을 이용하는 것을 특징으로 한다.
이때, 상기 LDS를 위한 LDS 수지 조성물은 고형분 및 용매를 포함하고, 상기 고형분이 열가소성 수지 100중량부에 대하여, 구리를 포함하지 않는 제1 금속 화합물 5~20중량부, 구리를 포함하는 제2 금속 화합물 1~10중량부를 포함할 수 있다.
이 경우, 상기 제1 금속 화합물은 티타늄, 안티몬, 주석 중 1종 이상의 금속을 포함할 수 있다.
또한, 상기 열가소성 수지는 PPS(폴리페닐렌설파이드)를 포함할 수 있다.
또한, 상기 LDS 코팅 도료는 용매 및 고형분을 포함하고, 상기 고형분이 PPS를 포함할 수 있다.
또한, 상기 LDS 코팅 도료는 상기 고형분이 PPS 100중량부에 대하여, 열경화성 수지 0.1~10중량부 및 금속 분말 0.1~10중량% 중 1종 이상을 더 포함할 수 있다.
또한, 상기 제1 회로 패턴과 상기 제2 회로 패턴의 연결은, 상기 (c) 단계의 LDS 도료 도포시 제1 회로 패턴과 중첩되는 영역에 마스킹을 적용하여 제1 회로 패턴의 일부분이 노출되도록 한 후, 상기 (d) 단계에서 상기 제2 회로 패턴의 일부분이 노출된 제1 회로 패턴의 일부분과 접촉하도록 하는 방식으로 수행될 수 있다.
또한, 상기 제1 회로 패턴과 상기 제2 회로 패턴의 연결은, 상기 (c) 단계의 절연층 형성 이후, 제1 회로 패턴과 중첩되는 영역을 제거하여 제1 회로 패턴의 일부분이 노출되도록 한 후, 상기 (d) 단계에서 상기 제2 회로 패턴의 일부분이 노출된 제1 회로 패턴의 일부분과 접촉하도록 하는 방식으로 수행될 수 있다.
본 발명에 의하면, LDS 및 LDS 페인팅 공정을 이용하여 3층 이상의 다층 회로를 종래의 인서트 몰딩이 적용되는 예와 비교하여 현저히 얇은 두께로 구현할 수 있다. 나아가, 공정 진행시 발생되는 회로 패턴 파괴, 유실 등의 문제점을 발생시키는 것을 최소화함으로써, 제조되는 다층 회로의 품질 향상 및 생산 수율 향상 효과를 얻을 수 있다.
또한, 본 발명에 의하면, LDS를 위한 LDS 수지 조성물, 그리고 LDS 코팅 도료의 수지로 PPS(폴리페닐렌설파이드)를 이용할 경우, 우수한 내열성 및 강도를 가질 수 있어, 미리 형성된 회로 패턴이 후속 LDS 공정에서 훼손되는 등의 문제점 발생을 억제할 수 있다.
도 1a 및 도 1b는 다층 회로가 구현된 부품의 사시도들을 개략적으로 나타낸 것이다.
도 2a 및 도 2b는 각각 도 1a 및 도 1b에 도시된 부품의 분해 사시도를 개략적으로 나타낸 것이다.
도 3은 본 발명의 실시예에 따른 다층 회로 형성 방법을 개략적으로 나타낸 것이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 LDS - LDS 페인팅 반복 공정을 이용한 다층 회로 형성 방법에 관하여 상세히 설명하면 다음과 같다.
도 1a 및 도 1b는 다층 회로가 구현된 부품의 사시도들을 개략적으로 나타낸 것이고, 도 2a 및 도 2b는 각각 도 1a 및 도 1b에 도시된 부품의 분해 사시도를 개략적으로 나타낸 것이다. 그리고, 도 1a 및 도 2a는 위쪽에서 바라본 것이고, 도 1b 및 도 2b는 아래쪽에서 바라본 것이다.
도 1a, 도 1b, 도 2a 및 도 2b에는 몰딩 기재(10) 상부 및 하부에 총 4층의 회로 패턴이 형성된 예가 도시되어 있다. 그리고, 몰딩 기재(10) 상부에는 적어도 2층의 회로 패턴(20, 40, 60)이 형성되어 있고, 몰딩 기재(10) 하부에는 1층의 회로 패턴(80)이 형성되어 있다. 그리고, 적어도 2층의 회로 패턴들의 경우, 층간 분리를 위하여, 회로 패턴들 사이에 절연층(30, 50)이 형성되어 있다.
본 발명의 경우, 몰딩 기재(10) 상부 및 하부에 총 3층 이상의 회로 패턴을 형성하는 것을 목표로 한다.
몰딩 기재(10)는 폴리에틸렌(PET), 폴리염화비닐(PVC), ABS(Acrylonitrile-butadiene-styrene), PMMA(Polymethyl　metacrylate), 폴리프로필렌(PP), 폴리카보네이트(PC) 등 각종 절연성 열가소성 수지로 형성될 수 있다.
각각의 회로 패턴(20, 40, 60, 70)은 LDS 공정으로 수행될 수 있다. LDS 공정은 LDS 수지 조성물을 이용하여 회로 패턴의 형상에 대응하는 형상을 갖는 수지층을 형성하고, 레이저를 조사하여 수지층을 활성화시키고 무전해 도금과 같은 도금을 수행하는 과정으로 수행될 수 있다.
도 3은 본 발명의 실시예에 따른 다층 회로 형성 방법을 개략적으로 나타낸 것이다.
본 발명의 실시예에 따른 다층 회로 형성 방법은 몰딩 기재 제조 단계(S110), LDS 단계(S120), 도금 단계(S130), 및 LDS 페인팅 단계(S140)를 포함한다.
몰딩 기재 제조 단계(S110)에서는 사출을 이용하여 비아 홀을 구비한 몰딩 기재를 제조한다. 비아 홀은 몰딩 기재 상부에 형성되는 회로 패턴과 몰딩 기재 하부에 형성되는 회로 패턴을 전기적으로 연결하기 위한 것이다.
LDS 단계(S120)에서는 몰딩 기재의 제1면 상에 LDS, 즉 LDS 수지 조성물을 이용하여 회로 패턴에 대응하는 패턴의 수지층을 형성하고 레이저를 조사하여 활성화한다. 그리고, 도금 단계(S130)에서는 활성화된 수지층 상에 도금을 수행하여 미리 정해진 회로 패턴을 형성한다.
예를 들어, 몰딩 기재(10) 상부면에 제1 회로 패턴(20)을 형성할 경우, LDS 및 도금을 이용하여, 일부분이 몰딩 기재의 비아 홀과 오버랩되도록 제1 회로 패턴(20)을 형성한다.
또한, 몰딩 기재(10) 하부면에 제3 회로 패턴(70)을 형성할 경우, LDS 및 도금을 이용하여, 일부분이 몰딩 기재(10)의 비아 홀과 오버랩되도록 제1 회로 패턴(20)을 형성한다.
LDS 페인팅 단계(S140)는 제1 회로 패턴이 형성된 몰딩 기재 상에 열가소성 수지를 포함하는 LDS 코팅 도료를 도포 및 건조하여 절연층을 형성한다.
LDS 페인팅의 경우, 도 2a 및 도 2b에 도시된 예에서, 몰딩 기재(10) 상부에 형성된 회로 패턴들(20, 40, 60) 사이에, 각각의 회로 패턴을 전기적으로 분리하기 위하여 수행된다.
다만, 예를 들어, 도 2a의 몰딩 기재(10) 상부에 형성된 회로 패턴들 중 최상부에 형성된 제4 회로 패턴(60), 그리고 몰딩 기재(10) 하부에 형성된 제3 회로 패턴(70)을 형성한 이후에는 별도의 LDS 페인팅을 요하지는 않는다.
LDS 페인팅의 경우, 사출과 달리 매우 얇은 두께로 도포가 가능하고, 저온 공정으로 수행이 가능한 바, 앞서 형성된 회로 패턴의 손상을 억제할 수 있는 장점이 있다.
LDS 페인팅에 따른 절연층 존재시 절연층 하부의 회로 패턴과 절연층 상부의 회로 패턴의 연결은 제1 회로 패턴(20)과 제2 회로 패턴(40)의 예를 들 때, 다음과 같은 방법으로 수행될 수 있다.
첫번째 방법은 절연층(30) 형성을 위한 LDS 도료 도포시, 제1 회로 패턴(20)과 중첩되는 영역에 마스킹을 적용하여 제1 회로 패턴(20)의 일부분이 노출되도록 한 후, 제2 회로 패턴 형성 단계에서 제2 회로 패턴의 일부분이 노출된 제1 회로 패턴의 일부분과 접촉하도록 하는 방식으로 수행되는 것이다.
두번째 방법은, 절연층(30) 형성 이후, 제1 회로 패턴(20)과 중첩되는 영역을 제거하여 제1 회로 패턴(20)의 일부분이 노출되도록 한 후, 제2 회로 패턴 형성 단계에서 제2 회로 패턴(40)의 일부분이, 노출된 제1 회로 패턴(20)의 일부분과 접촉하도록 하는 방식으로 수행될 수 있다.
상기의 과정을 살펴보면, 본 발명의 특징은 3층 이상의 다층 회로를 형성하면서 최초 몰딩 기재 형성 단계(S110)에서만 사출을 이용하며, 한 층의 회로 패턴 형성 후에는 별도의 인서트 사출을 이용하지 않고, 다만 LDS 페인팅을 이용한다. 이를 통하여, 전술한 바와 같이, 종래 인서트 사출이 수행되는 방식에 비하여 현저한 두께 감소를 이루어낼 수 있다.
한편, LDS를 위한 LDS 수지 조성물은 고형분 및 용매를 포함하고, 상기 고형분이 열가소성 수지, 구리를 포함하지 않는 제1 금속 화합물, 구리를 포함하는 제2 금속화합물을 포함할 수 있다.
본 발명에서 LDS 수지 조성물에 구리를 포함하지 않는 제1 금속 화합물 및 구리를 포함하는 제2 금속 화합물을 포함한다. 제1 금속 화합물의 경우, LDS 효과, 즉 레이저에 의한 활성화 효과를 높이는데 기여하고, 제2 금속 화합물의 경우 LDS 후 도금 공정에서 도금이 쉽게 수행될 수 있도록 시드(seed)로서 역할을 할 수 있다. 만약 제1 금속 화합물만 존재할 경우, 도금 효율이 저하될 수 있고, 제2 금속 화합물만 존재할 경우, LDS 효율이 저하될 수 있는 바, LDS 수지 조성물에는 구리를 포함하지 않는 제1 금속 화합물 및 구리를 포함하는 제2 금속 화합물 모두가 포함되는 것이 바람직하다.
이 경우, 상기 제1 금속 화합물은 티타늄, 안티몬, 주석 중 1종 이상의 금속을 포함할 수 있다. 이 경우, 제1 금속 화합물은 TiO2, SnO2, SbO2, (Sb,Sn)O2 등이 될 수 있다. 그리고, 제2 금속 화합물은 염화구리 등 각종 구리 화합물이 적용될 수 있다.
또한, 상기 열가소성 수지는 공지된 다양한 열가소성 수지가 이용될 수 있으나, 보다 바람직하게는 PPS(폴리페닐렌설파이드)를 포함할 수 있다. PPS를 포함할 경우, 내열성 및 강도가 우수하여 후속 회로 패턴 형성 과정에서 앞서 형성된 회로 패턴이 훼손되는 것을 최대한 방지할 수 있는 효과를 얻을 수 있기 때문이다.
보다 구체적으로, LDS 수지 조성물에서, 고형분은 열가소성 수지 100중량부에 대하여, 구리를 포함하지 않는 제1 금속 화합물 5~20중량부, 구리를 포함하는 제2 금속 화합물 1~10중량부를 포함할 수 있다. 제1 금속 화합물의 함량이 5중량부 미만일 경우, LDS 공정이 제대로 수행되기 어려워질 수 있고, 20중량부를 초과하는 경우, 후속하는 도금이 제대로 수행되기 어려워질 수 있다. 반대로, 제2 금속 화합물의 함량이 1중량부 미만일 경우, 후속하는 도금이 제대로 수행되기 어려우며, 10중량부를 초과하는 경우, LDS 공정 효율이 저하될 수 있다.
또한, LDS 코팅 도료는 용매 및 고형분을 포함하고, 상기 고형분이 PPS를 포함할 수 있다.
또한, 도 2a에 도시된 예를 참조하면, LDS 페인팅 공정 후에는 추가의 LDS 및 도금을 이용한 회로 패턴 형성 공정이 수반되는 바, 앞서 형성된 회로 패턴 보호를 위하여 LDS 코팅 도료의 내열성 및 강도를 보다 향상시킬 필요성이 있다. 상기 LDS 코팅 도료는 내열 및 강도 향상을 위하여, 고형분이 PPS에 더하여, 열경화성 수지 및 Fe, Ti 등과 같은 금속 분말 중 1종 이상을 더 포함할 수 있다. 보다 구체적으로, PPS 100중량부에 대하여, 열경화성 수지 0.1~10중량부 및 금속 분말 0.1~10중량부 중 1종 이상을 더 포함할 수 있다. 다만 열경화성 수지가 10중량부를 초과하거나 금속 분말이 10중량부를 초과하는 경우, 제품의 성형성 및 플렉서블 특성 저하가 발생할 수 있다.
본 발명에 의하면, LDS 및 LDS 페인팅 공정을 이용하여 3층 이상의 다층 회로를 종래의 인서트 몰딩이 적용되는 예와 비교하여 현저히 얇은 두께로 구현할 수 있다. 나아가, 공정 진행시 발생되는 회로 패턴 파괴, 유실 등의 문제점을 발생시키는 것을 최소화함으로써, 제조되는 다층 회로의 품질 향상 및 생산 수율 향상 효과를 얻을 수 있다.
또한, 본 발명에 의하면, LDS를 위한 LDS 수지 조성물, 그리고 LDS 코팅 도료의 수지로 PPS(폴리페닐렌설파이드)를 이용할 경우, 우수한 내열성 및 강도를 가질 수 있어, 미리 형성된 회로 패턴이 후속 LDS 공정에서 훼손되는 등의 문제점 발생을 억제할 수 있다.
이상에서는 본 발명의 실시예를 중심으로 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 기술자의 수준에서 다양한 변경이나 변형을 가할 수 있다. 이러한 변경과 변형은 본 발명이 제공하는 기술 사상의 범위를 벗어나지 않는 한 본 발명에 속한다고 할 수 있다. 따라서 본 발명의 권리범위는 이하에 기재되는 청구범위에 의해 판단되어야 할 것이다.
10 : 몰딩 기재
20 : 제1 회로 패턴
30 : 제1 절연층
40 : 제2 회로 패턴
50 : 제2 절연층
60 : 제4 회로 패턴
70 : 제3 회로 패턴

Claims (8)

  1. (a) 사출을 이용하여 비아 홀을 구비한 몰딩 기재를 제조하는 단계;
    (b) 상기 몰딩 기재의 제1면 상에 LDS 및 도금을 수행하여 제1 회로 패턴을 형성하되 상기 제1 회로 패턴의 일부분이 상기 몰딩 기재의 비아 홀과 오버랩되도록 하는 단계;
    (c) 상기 제1 회로 패턴이 형성된 몰딩 기재 상에 열가소성 수지를 포함하는 LDS 코팅 도료를 도포 및 건조하여 절연층을 형성하는 단계;
    (d) 상기 제1 절연층 상에 LDS 및 도금을 수행하여 제2 회로 패턴을 형성하되, 제2 회로 패턴의 일부분이 제1 회로 패턴의 일부분과 오버랩되도록 하는 단계; 및
    (e) 상기 몰딩 기재의 제2면 상에 LDS 및 도금을 수행하여 제3 회로 패턴을 형성하되, 상기 제3 회로 패턴의 일부분이 상기 몰딩 기재의 비아 홀을 통하여 제1 회로 패턴의 일부분과 전기적으로 연결되도록 하는 단계;를 포함하여,
    3층 이상의 회로를 형성하면서 상기 (a) 단계에서만 사출을 이용하는 것을 특징으로 하는 다층 회로 형성 방법.
  2. 제1항에 있어서,
    상기 LDS를 위한 LDS 수지 조성물은 고형분 및 용매를 포함하고, 상기 고형분이 열가소성 수지 100중량부에 대하여, 구리를 포함하지 않는 제1 금속 화합물 및 구리를 포함하는 제2 금속 화합물을 포함하는 것을 특징으로 하는 다층 회로 형성 방법.
  3. 제2항에 있어서,
    상기 제1 금속 화합물은 티타늄, 안티몬, 주석 중 1종 이상의 금속을 포함하는 것을 특징으로 하는 다층 회로 형성 방법.
  4. 제2항에 있어서,
    상기 열가소성 수지는 PPS(폴리페닐렌설파이드)를 포함하는 것을 특징으로 하는 다층 회로 형성 방법.
  5. 제1항에 있어서,
    상기 LDS 코팅 도료는 용매 및 고형분을 포함하고, 상기 고형분이 PPS를 포함하는 것을 특징으로 하는 다층 회로 형성 방법.
  6. 제1항에 있어서,
    상기 고형분이 상기 PPS와 더불어 열경화성 수지 및 금속 분말 중 1종 이상을 더 포함하는 것을 특징으로 하는 다층 회로 형성 방법.
  7. 제1항에 있어서,
    상기 제1 회로 패턴과 상기 제2 회로 패턴의 연결은, 상기 (c) 단계의 LDS 도료 도포시 제1 회로 패턴과 중첩되는 영역에 마스킹을 적용하여 제1 회로 패턴의 일부분이 노출되도록 한 후, 상기 (d) 단계에서 상기 제2 회로 패턴의 일부분이 노출된 제1 회로 패턴의 일부분과 접촉하도록 하는 방식으로 수행되는 것을 특징으로 하는 다층 회로 형성 방법.
  8. 제1항에 있어서,
    상기 제1 회로 패턴과 상기 제2 회로 패턴의 연결은, 상기 (c) 단계의 절연층 형성 이후, 제1 회로 패턴과 중첩되는 영역을 제거하여 제1 회로 패턴의 일부분이 노출되도록 한 후, 상기 (d) 단계에서 상기 제2 회로 패턴의 일부분이 노출된 제1 회로 패턴의 일부분과 접촉하도록 하는 방식으로 수행되는 것을 특징으로 하는 다층 회로 형성 방법.
KR1020160059651A 2016-05-16 2016-05-16 Lds - lds 페인팅 반복 공정을 이용한 다층 회로 형성 방법 KR20170129331A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160059651A KR20170129331A (ko) 2016-05-16 2016-05-16 Lds - lds 페인팅 반복 공정을 이용한 다층 회로 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160059651A KR20170129331A (ko) 2016-05-16 2016-05-16 Lds - lds 페인팅 반복 공정을 이용한 다층 회로 형성 방법

Publications (1)

Publication Number Publication Date
KR20170129331A true KR20170129331A (ko) 2017-11-27

Family

ID=60810893

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160059651A KR20170129331A (ko) 2016-05-16 2016-05-16 Lds - lds 페인팅 반복 공정을 이용한 다층 회로 형성 방법

Country Status (1)

Country Link
KR (1) KR20170129331A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019132275A1 (ko) * 2017-12-28 2019-07-04 유림특수화학 주식회사 Lds 방식을 이용한 회로 기판 및 그 제조 방법
CN113840725A (zh) * 2019-03-28 2021-12-24 高新特殊工程塑料全球技术有限公司 多层片材、制造方法和由其形成的制品
US11623988B2 (en) 2018-12-18 2023-04-11 Lg Chem, Ltd. Polyphenylene sulfide resin composition, method of preparing polyphenylene sulfide resin composition, and injection-molded article manufactured using polyphenylene sulfide resin composition

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019132275A1 (ko) * 2017-12-28 2019-07-04 유림특수화학 주식회사 Lds 방식을 이용한 회로 기판 및 그 제조 방법
US11623988B2 (en) 2018-12-18 2023-04-11 Lg Chem, Ltd. Polyphenylene sulfide resin composition, method of preparing polyphenylene sulfide resin composition, and injection-molded article manufactured using polyphenylene sulfide resin composition
CN113840725A (zh) * 2019-03-28 2021-12-24 高新特殊工程塑料全球技术有限公司 多层片材、制造方法和由其形成的制品

Similar Documents

Publication Publication Date Title
US9609792B2 (en) Electromagnetic wave shielding film and method for producing a circuit board comprising the shielding film
JP6336254B2 (ja) 多層プリント回路基板の製造方法
US10617014B2 (en) Via stub elimination by disrupting plating
US10448518B2 (en) Method for manufacturing a circuit having a lamination layer using laser direct structuring process
WO1987001557A1 (en) Manufacture of electrical circuits
US20140374153A1 (en) Printed circuit board and method for manufacturing same
KR20170129331A (ko) Lds - lds 페인팅 반복 공정을 이용한 다층 회로 형성 방법
US9655236B2 (en) Method to make a multilayer circuit board with intermetallic compound and related circuit boards
US9905508B2 (en) Package structure
US20190281707A1 (en) Method for manufacturing an embedded flexible circuit board
WO2017047072A1 (ja) シールドプリント配線板の製造方法
US20160044788A1 (en) Printed circuit board and manufacturing method thereof
CN103929895A (zh) 具有内埋元件的电路板、其制作方法及封装结构
JP5165723B2 (ja) 回路基板およびその製造方法
US9907161B2 (en) Substrate structure and fabrication method thereof
US20160338193A1 (en) Multilayer board and method of manufacturing multilayer board
CN103596381B (zh) 一种印刷电路板的制造方法
US7353591B2 (en) Method of manufacturing coreless substrate
TWI569696B (zh) 製造電路板與晶片封裝之方法，以及藉由使用此方法製成之電路板
US20160081200A1 (en) Method for manufacturing circuit board by etching polyimide
JP6250489B2 (ja) 印刷回路基板及びその製造方法
US9420690B2 (en) Connector
KR102054198B1 (ko) 배선 기판의 제조 방법
KR102268385B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
TW201427525A (zh) 印刷電路板及其製造方法