KR20170121115A - 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치 - Google Patents

표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20170121115A
KR20170121115A KR1020170137177A KR20170137177A KR20170121115A KR 20170121115 A KR20170121115 A KR 20170121115A KR 1020170137177 A KR1020170137177 A KR 1020170137177A KR 20170137177 A KR20170137177 A KR 20170137177A KR 20170121115 A KR20170121115 A KR 20170121115A
Authority
KR
South Korea
Prior art keywords
electrode
sub
pixel
layer
data line
Prior art date
Application number
KR1020170137177A
Other languages
English (en)
Other versions
KR101948717B1 (ko
Inventor
이정현
손옥수
전연문
함연식
허정욱
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020170137177A priority Critical patent/KR101948717B1/ko
Publication of KR20170121115A publication Critical patent/KR20170121115A/ko
Application granted granted Critical
Publication of KR101948717B1 publication Critical patent/KR101948717B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G02F2001/134345—
    • G02F2001/134372—

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)

Abstract

표시 기판은 절연 기판, 상기 절연 기판 상에 형성된 게이트 라인, 상기 절연 기판 상에 형성되고 상기 게이트 라인과 교차하는 데이터 라인, 상기 게이트 및 데이터 라인들이 형성된 상기 절연 기판 상에 형성된 제1 화소 전극, 상기 제1 화소 전극이 형성된 절연 기판 상에 형성된 절연막 및 상기 절연막이 형성된 절연 기판 상에 상기 제1 화소 전극과 중첩되도록 형성되고, 상기 데이터 라인과 중첩되는 제1 서브 전극 및 스위칭 소자를 통해 상기 데이터 라인과 전기적으로 연결된 제2 서브 전극을 포함하는 제2 화소 전극을 포함한다. 화소의 투과율을 향상 시킬 수 있으며, 공정 중 차광층 이동이 발생하여도 투과율 감소량을 줄일 수 있어 표시 기판의 신뢰성을 향상 시킬 수 있다.

Description

표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치{DISPLAY SUBSTRATE, METHOD FOR MANUFACTURING THE SAME, AND DISPLAY APPARATUS HAVING THE SAME}
본 발명은 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치에 관한 것으로, 구체적으로는 투과율 향상을 위한 표시 기판, 상기 표시 기판을 제조하기 위한 제조 방법, 및 상기 표시 기판을 포함하는 표시 장치에 관한 것이다.
일반적으로 액정 표시 패널은 표시 기판, 표시 기판과 마주하는 상부 기판, 및 표시 기판과 상부 기판과의 사이에 개재된 액정층으로 이루어진다. 표시 기판은 복수의 라인들과 상기 라인들에 연결된 복수의 트랜지스터들이 형성된 표시 영역과, 상기 라인들 전기신호를 인가하는 패드들이 형성된 주변 영역을 포함한다.
종래에는 TN(twisted nematic) 모드를 사용하는 액정 표시 패널의 표시 패널을 이용하였으나, 최근에는 광시야각 확보를 위해 PLS (plane to line switching) 모드를 사용하는 액정 표시 패널을 많이 이용하고 있다.
PLS 모드의 액정 표시 패널은 박막 트랜지스터(thin film transistor) 기판 상에 위치한 공통 전극과 화소 전극 간에 유기된 프린지 필드(fringe field)에 의해 수평 배향된 액정 입자들에 의해 계조가 구현된다.
상기와 같은 PLS 모드의 액정 표시 패널의 소비 전력 감소를 위한 구조로 Middle-Com PLS 구조가 대두되고 있다. Middle-Com PLS 구조는 공통 전극이 화소 전극의 하부에 형성되는 구조로 공통 전극과 화소 전극 사이에 패시베이션층이 위치하고 있다. 따라서, 공통 전극과 화소 전극 사이의 두께가 작아 소비 전력을 낮출 수 있다.
그러나, Middle-Com PLS 구조를 포함하는 표시 패널의 화소의 경계에서는 화소의 중심부보다 프린지 필드(fringe field)가 약하게 형성되 표시 패널의 광 투과율이 저하되는 문제점이 있다.
본 발명의 기술적 과제는 이러한 점에서 착안된 것으로 본 발명의 목적은 PLS 모드에서 화소 영역의 투과율을 향상 시킬 수 있는 표시 기판을 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 기판을 제조하는 데 특히 적합한 표시 기판의 제조 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 상기 표시 기판을 포함하는 표시 장치를 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 기판은 절연 기판, 상기 절연 기판 상에 형성된 게이트 라인, 상기 절연 기판 상에 형성되고 상기 게이트 라인과 교차하는 데이터 라인, 상기 게이트 및 데이터 라인들이 형성된 상기 절연 기판 상에 형성된 제1 화소 전극, 상기 제1 화소 전극이 형성된 절연 기판 상에 형성된 절연막 및 상기 절연막이 형성된 절연 기판 상에 상기 제1 화소 전극과 중첩되도록 형성되고, 상기 데이터 라인과 중첩되는 제1 서브 전극 및 스위칭 소자를 통해 상기 데이터 라인과 전기적으로 연결된 제2 서브 전극을 포함하는 제2 화소 전극을 포함한다.
본 발명의 실시예에서, 상기 제1 서브 전극은 상기 데이터 라인의 일부와 중첩하고 상기 제2 서브 전극과 전기적으로 연결될 수 있다.
본 발명의 실시예에서, 상기 표시기판은 상기 제1 및 제2 서브 전극들 사이에 위치하는 개구부를 더 포함하며, 상기 제1 및 제2 서브 전극들은 바(bar) 형상으로 형성되고, 상기 제1 및 제2 서브전극들의 양 단부가 서로 접촉할 수 있다.
본 발명의 실시예에서상기 제1 서브 전극은 상기 데이터 라인의 전부와 중첩하고 상기 제1 화소 전극과 전기적으로 연결될 수 있다.
본 발명의 실시예에서, 상기 제1 서브 전극은 상기 데이터 라인의 방향을 따라 연장되고, 상기 제1 및 제2 서브 전극들은 서로 이격될 수 있다.
본 발명의 실시예에서, 상기 제1 서브 전극의 폭은 상기 데이터 라인의 폭 보다 넓게 형성될 수 있다.
본 발명의 실시예에서, 상기 제1 서브 전극은 상기 절연막에 형성된 제1 콘택홀을 통해 상기 제1 화소 전극과 접촉되게 형성될 수 있다.
본 발명의 실시예에서, 상기 제1 화소 전극, 상기 제1 화소 전극과 전기적으로 연결된 공통 전압 인가 라인을 더 포함할 수 있다.
본 발명의 실시예에서, 상기 스위칭 소자는 상기 데이터 라인을 기준으로 지그 재그 방식으로 데이터 라인에 연결될 수 있다.
본 발명의 실시예에서, 상기 제1 화소 전극 및 상기 제2 화소 전극은 각각 투명한 도전 물질을 포함하는 할 수 있다.
상기한 본 발명의 다른 목적을 실현하기 위한 일 실시예에 따른 표시 기판의 제조 방법은 절연기판 상에 게이트 라인을 형성한다. 상기 게이트 라인이 형성된 절연 기판 상에 상기 게이트 라인과 교차하며 스위칭 소자의 입력 단자와 연결된 데이터 라인을 형성한다. 상기 데이터 라인이 형성된 절연 기판 상에 제1 화소 전극을 형성하고, 상기 제1 화소 전극이 형성된 절연 기판 상에 상기 제1 화소 전극을 커버하는 절연막을 형성한다. 상기 절연막이 형성된 절연 기판 상에 상기 제1 화소 전극과 중첩되며, 상기 데이터 라인과 중첩되는 제1 서브 전극 및 상기 스위칭 소자를 통해 상기 데이터 라인과 전기적으로 연결되는 제2 서브 전극을 포함하는 제2 화소 전극을 형성한다.
본 발명의 실시예에서, 상기 제2 화소 전극을 형성하는 단계는 상기 제1 서브 전극이 상기 데이터 라인의 일부와 중첩되고 상기 제2 서브 전극과 전기적으로 연결되게 형성하는 단계를 더 포함할 수 있다.
본 발명의 실시예에서, 상기 제2 화소 전극을 형성하는 단계는 상기 제1 서브 전극이 상기 데이터 라인의 전부와 중첩하고 상기 제1 화소 전극과 전기적으로 연결되도록 형성하는 단계를 포함할 수있다.
본 발명의 실시예에서, 상기 절연막을 형성하는 단계는 상기 제1 서브 전극과 상기 제1 화소 전극이 접촉되도록상기 절연막을 관통하여 제1 콘택홀을 형성하는 단계를 더 포함할 수 있다.
본 발명의 실시예에서, 상기 게이트 라인을 형성하는 단계는 상기 제1 화소 전극과 전기적으로 연결된 공통 전압 인가 라인을 형성하는 단계를 포함할 수 있다.
본 발명의 실시예에서, 상기 절연막을 형성하는 단계는 상기 제2 서브 전극과 상기 스위칭 소자의 출력 단자가 접촉되도록 상기 절연막을 관통하여 제2 콘택홀을 형성하는 단계를 더 포함할 수 있다.
상기한 본 발명의 다른 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 절연 기판 상에 배열된 게이트 라인, 상기 절연 기판 상에 형성되고 상기 게이트 라인과 교차하는 데이터 라인, 상기 게이트 및 데이터 라인들이 형성된 절연 기판 상에 형성된 제1 화소 전극, 상기 제1 화소 전극이 형성된 절연 기판 상에 형성된 절연막 및 상기 절연막이 형성된 절연 기판 상에 상기 제1 화소 전극과 중첩되도록 형성되고, 상기 데이터 라인과 중첩되는 제1 서브 전극 및 스위칭 소자를 통해 상기 데이터 라인과 전기적으로 연결된 제2 서브 전극을 포함하는 제2 화소 전극을 포함하는 표시 기판, 상기 표시 기판과 대향하고, 컬러 필터 층 및 상기 표시 기판의 데이터 라인 및 제1 서브 전극과 중첩하는 차광층을 포함하는 대향 기판 및 상기 표시 기판과 상기 대향 기판 사이에 게재되는 액정층을 포함한다.
본 발명의 실시예에서, 상기 차광층은 상기 제1 서브 전극의 상부에만 형성될 수 있다.
본 발명의 실시예에서, 상기 제1 서브 전극은 상기 데이터 라인의 일부와 중첩하고 상기 제2 서브 전극과 전기적으로 연결될 수 있다.
본 발명의 실시예에서, 상기 제1 서브 전극은 상기 데이터 라인의 전부와 중첩하고 상기 제1 화소 전극과 전기적으로 연결될 수 있다.
본 발명의 실시예에서, 상기 제1 서브 전극의 폭은 상기 차광층의 폭 보다 좁게 형성될 수 있다.
상기와 같은 본 발명에 따르면, PLS 모드에서 화소의 경계 영역에서도 전계가 형성되어, 화소의 경계 영역에 형성된 액정까지 회전시킬 수 있어 액정 표시 패널의 투과율을 향상시킬 수 있다.
또한, 공정 중 차광층 이동이 발생하여도 투과율 감소량을 줄일 수 있어 표시 기판의 신뢰성을 향상 시킬 수 있다.
한편, 상기 제1 서브 전극을 인접한 화소의 제1 서브 전극과 일체로 형성함으로써 상기 제1 서브 전극에 인접한 영역에서 빛샘 현상을 줄이게 된다.
도 1은 본 발명의 일 실시예에 따른 표시 기판의 평면도이다.
도 2는 도 1의 A 부분의 확대 평면도이다.
도 3은 도 2의 I-I`라인을 따라 절단한 단면도이다.
도 4는 도 1에 도시된 표시 기판을 포함하는 액정 표시 패널의 단면도이다.
도 5은 도 1의 표시 기판의 소자의 연결관계를 개념적으로 도시한 회로도이다.
도 6a 내지 도 6i는 도 1에 도시된 표시 기판의 제조 방법에 관한 단면도들이다.
도 7은 도 1의 표시 기판의 소자의 다른 연결관계를 개념적으로 도시한 회로도이다.
도 8은 본 발명의 다른 실시예에 따른 표시 기판의 화소부의 확대 평면도이다.
도 9는 도 8의 II-II`라인을 따라 절단한 단면도이다.
도 10은 도 8에 도시된 표시 기판을 포함하는 액정 표시 패널의 단면도이다.
도 11a 내지 도 11c는 도 8에 도시된 표시 기판의 제조 방법에 관한 단면도들이다.
도 12는 본 발명의 또 다른 실시예에 따른 표시 기판의 화소부의 확대 평면도이다.
도 13는 도 12의 III-III`라인을 따라 절단한 단면도이다.
도 14은 도 12에 도시된 표시 기판을 포함하는 액정 표시 패널의 단면도이다.
도 15a 내지 도 15e는 도 12에 도시된 표시 기판의 제조 방법에 관한 단면도들이다.
도 16은 도 2에 도시된 화소 및 도 8에 도시된 화소의 투과율을 나타내는 그래프이다.
도 17은 도 2에 도시된 화소 및 도 8에 도시된 화소의 차광층 이동 시 투과율 감소 변화를 나타내는 그래프이다.
이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 표시 기판의 평면도이다.
도 1을 참조하면, 표시기판(100)은 하부 절연 기판(110)을 포함하며, 상기 하부 절연 기판(110)은 표시 영역(DA)과 제1, 제2, 제3 및 제4 주변 영역들(PA1, PA2, PA3, PA4)을 포함한다.
상기 표시 영역(DA)은 복수의 신호 라인들과 복수의 화소(180)들을 포함한다. 상기 신호 라인들은 복수의 게이트 라인들(112) 및 복수의 데이터 라인들(113)을 포함한다. 상기 게이트 라인들(112)은 제1 방향(D1)으로 연장될 수 있다. 상기 데이터 라인들(113)은 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장될 수 있다. 이 경우, 상기 제1 및 제2 방향들은 서로 수직일 수 있다.
상기 화소(180)들은 데이터 라인들(113) 및 상기 게이트 라인들(112)이 교차하고 화소 전극이 형성되는 영역에 의해 정의되며 구체적인 내용은 후술한다.
상기 제1 주변 영역(PA1)은 상기 게이트 라인들(112)의 일단과 인접한 영역이다. 상기 제1 주변 영역(PA1)은 상기 게이트 라인들(112)에 순차적으로 게이트 신호를 제공하는 게이트 구동회로와 전기적으로 연결되는 복수의 게이트 패드들(114)이 형성된다. 이 경우, 상기 게이트 구동회로는 상기 화소(180)의 스위칭 소자와 동일한 공정으로 표시 기판 상에 직접 형성될 수 있다.
상기 제2 주변 영역(PA2)은 상기 데이터 라인들(113)의 일단과 인접한 영역으로, 상기 데이터 라인들(113)에 제공되는 영상 신호를 수신하는 데이터 패드(115)가 형성된다.
도 2는 도 1의 A 부분의 확대 평면도이다. 도 3은 도 2의 I-I`라인을 따라 절단한 단면도이다.
도 2 및 도 3을 참조하면, 상기 화소(180)는 스위칭 소자(170), 제1 화소 전극(140) 및 제2 화소 전극(160)을 포함한다. 본 실시예에서는 상기 화소(180)를 제2 화소 전극(160)을 모두 포함하도록 정의하였으므로, 도 2에 도시된 바와 같이 상기 데이터 라인(113)의 일부와 중첩되는 영역을 포함한다. 상기 스위칭 소자(170)는 게이트 전극(121), 반도체층(122), 소스 전극(123), 및 드레인 전극(124)을 포함한다. 상기 제2 화소 전극(160)은 상기 데이터 라인(113)과 중첩되며 형성되는 상기 제1 서브 전극(160a), 및 상기 화소의 중심부에 형성되는 상기 제2 서브 전극(160b)을 포함한다.
상기 하부 절연 기판(110) 상에는 상기 게이트 라인(112) 및 상기 게이트 전극(121)이 형성된다. 상기 게이트 라인(112)은 상기 제1 방향(D1)을 따라 연장된다. 상기 게이트 전극(121)은 상기 게이트 라인(112)으로부터 연장되어 상기 화소(180) 상에 형성된다.
상기 게이트 라인(112) 및 상기 게이트 전극(121)이 형성된 상기 하부 절연 기판(110) 상에는 게이트 절연막(120)이 형성된다. 상기 게이트 절연막(120)은 광을 투과시키는 절연물질을 포함하며, 예를 들어, 실리콘 질화물, 실리콘 산화물 등일 수 있다.
상기 게이트 절연막(120) 상에는 상기 반도체 패턴(122)이 형성된다. 상기 반도체 패턴(122)은 연속적으로 적층된 아몰퍼스 실리콘 패턴(122a) 및 n+ 아몰퍼스 실리콘 패턴(122b)을 포함하며, 상기 게이트 전극(121)과중첩되도록 형성된다. 상기 게이트 절연막(120) 상에는 상기 데이터 라인들(113), 상기 소스 전극(123) 및 상기 드레인 전극(124)이 형성된다.
상기 데이터 라인들(113)은 상기 제2 방향(D2)으로 연장된다. 상기 데이터 라인들(113)은 상기 화소(180)의 중앙 부분에서 상기 제1 방향(D1)을 기준으로 대칭되게 굴곡 될 수 있다. 예를 들어, 상기 데이터 라인들(113)은 상기 제1 방향(D1)을 기준으로 V-자 형상으로 형성될 수 있다.
상기 소스 및 드레인 전극들(123, 124)은 각각 상기 반도체 패턴(122)과 일부 중첩되며, 서로 이격된다. 상기 소스 전극(123)은 상기 데이터 라인(113)으로부터 연장되어 형성되며, 상기 드레인 전극(124)은 상기 제2 서브 전극(160b)과 전기적으로 연결된다.
상기 스위칭 소자(170) 및 데이터 라인(113)이 형성된 상기 하부 절연 기판(110) 상에는 제1 패시베이션층(130)이 형성된다. 상기 제1 패시베이션층(130)은 상기 소스 전극(123), 상기 드레인 전극(124), 상기 데이터 라인(113) 및 상기 반도체 패턴(122)을 커버한다. 상기 제1 패시베이션층(130)은 상기 드레인 전극(124)을 노출시키는 제1 콘택홀(161)을 포함한다. 상기 제1 패시베이션층(130)은 광을 투과 시키는 절연물질을 포함할 수 있으며, 예를 들어, 실리콘 질화물 또는 실리콘 산화물 등일 수 있다.
상기 제1 패시베이션층(130)이 형성된 상기 하부 절연 기판(110) 상에는 상기 제1 화소 전극(140)이 형성된다. 상기 제1 화소 전극(140)은 투명 도전성 산화 물질을 포함할 수 있으며, 예를 들어, 산화인듐주석(indium tin oxide ITO) 또는 산화인듐아연(indium zinc oxide IZO) 등일 수 있다. 이들은 단독 또는 혼합하여 사용할 수 있다.
상기 제1 화소 전극(140)이 형성된 상기 하부 절연 기판(110) 상에는 제2 패시베이션층(150)이 형성된다. 상기 제2 패시베이션층(150)은 상기 제1 화소 전극(140)을 커버한다. 상기 제2 패시베이션층(150)은 상기 드레인 전극(124)을 노출시키는 상기 제1 콘택홀(161)을 포함한다. 상기 제2 패시베이션층(150)은 광을 투과 시키는 절연물질을 포함할 수 있으며, 예를 들어, 실리콘 질화물 또는 실리콘 산화물 등일 수 있다.
상기 제2 패시베이션층(150)이 형성된 상기 하부 절연 기판(110) 상에는 상기 제1 화소 전극(140)과 중첩되는 상기 제2 화소 전극(160)이 형성된다. 상기 제2 화소 전극(160)은 복수의 바(bar) 형상의 전극들 및 상기 전극들 사이에 배치된 복수의 개구부들(160c)을 포함한다. 상기 바(bar) 형상의 전극들의 양 단부는 서로 연결되어 있다. 따라서, 상기 개구부들(160c)은 상기 화소(180) 내에서 섬 형상으로 배치된다. 상기 바(bar) 형상의 전극들 및 상기 개구부들(160c)은 상기 데이터 라인(113)과 평행하며, 상기 화소(180)의 중앙 부분에서 상기 제1 방향(D1)을 기준으로 대칭되게 굴곡된다. 상기 제2 화소 전극(160)은 투명 도전성 산화 물질을 포함할 수 있으며, 예를 들어, 산화인듐주석(Indium Tin Oxide; ITO) 또는 산화인듐아연(Indium Zinc Oxide; IZO) 등일 수 있다. 이들은 단독 또는 혼합하여 사용할 수 있다.
상기 바(bar) 형상의 전극 중 상기 화소(180)의 주변 부분에 형성되며 상기 데이터 라인(113)과 일부 중첩하는 전극들은 상기 제1 서브 전극(160a)으로 정의된다. 상기 제1 서브 전극(160a)은 인접한 화소의 제1 서브 전극(160a)과는 서로 이격되고 전기적으로 절연되어 있다. 인접한 화소의 제1 서브 전극(160a)과의 이격거리(d1)는 상기 데이터 라인(113)의 폭(d2) 보다 좁은 것이 바람직하다.
상기 바(bar) 형상의 전극 중 상기 화소(180)의 중앙 부분에 형성된 전극은 상기 제2 서브 전극(160b)으로 정의된다. 상기 제2 서브 전극(160b)는 상기 제1 콘택홀(161)을 통해 상기 드레인 전극(124)과 접촉하여 상기 데이터 라인(113)의 데이터 신호를 인가 받는다. 앞서 설명한 바와 같이, 상기 제1 및 제2 서브 전극들(160a, 160b)의 양단부는 서로 연결되어 있으므로 상기 제1 서브 전극(160a)은 상기 제2 서브 전극(160b)을 통해 상기 데이터 라인(113)의 데이터 신호를 인가 받는다. 따라서, 상기 제1 및 제2 서브 전극들(160a, 160b)은 동일한 전위를 유지한다.
도 4는 도 1에 도시된 표시 기판을 포함하는 액정표시패널의 단면도이다.
도 2, 도 3 및 도 4을 참조하면, 액정표시패널은 상부 기판(200), 상기 표시 기판(100) 및 상기 상부 기판(200)과 상기 표시 기판(100) 사이에 게재된 액정층(300)을 포함한다.
상기 상부 기판(200)은 상부 절연 기판(210), 차광층(230) 및 컬러필터(220)를 포함한다. 상기 차광층(230)은 상기 데이터 라인(113)의 상부에 형성되고 상기 데이터 라인(113) 및 상기 제1 서브 전극(160a)과 중첩된다. 이 때, 상기 차광층(230)은 상기 제1 서브 전극(160a)의 전부와 중첩되는 것이 바람직하다. 이에 반해, 상기 제2 서브 전극(160b)은 상기 차광층(230)과 중첩하지 않으며, 상기 화소(180)의 중심 부분에 형성된다.
상기 액정층(300)에는 상기 제2 서브 전극(160b)와 상기 제1 화소 전극(140)의 전위차에 의해 B 영역과 같이 전계가 형성된다. 이와 함께, 상기 차광층(230)의 하부에 상기 제1 서브 전극(160a)이 형성되므로 상기 화소(180)의 경계 영역에서는 상기 제1 서브 전극(160a)과 상기 제1 화소 전극(140)의 전위차에 의해 B`영역과 같은 전계가 형성된다. 따라서, 상기 화소(180)에 데이터 신호가 인가되면 상기 화소(180)의 중앙 부분뿐만 아니라 주변 부분에 위치한 액정층도 회전되어 화소 전체의 투과율이 향상된다.
도 5은 도 1의 표시 기판의 소자의 연결관계를 개념적으로 도시한 회로도이다.
도 5를 참조하면, 상기 스위칭 소자(170)는 게이트 라인(112) 및 데이터 라인(113)과 전기적으로 연결된다. 그 결과, 스위칭 소자(170)는 게이트라인(112)의 게이트 신호에 의해 스위칭(switching)되어, 데이터 라인(113)의 데이터 신호를 액정 셀(Clc)로 인가한다. 이때, 상기 스위칭소자(170)는 어느 하나의 데이터 라인(113)을 기준으로 제2 방향을 따라 나란하게 연결되는 것이 바람직하다.
도 6a 내지 도 6i는 도 1에 도시된 표시 기판의 제조 방법에 관한 단면도들이다.
도 2, 도 3 및 도 6a를 참조하면, 하부 절연 기판(110) 상에 게이트 금속층(도시되지 않음)을 형성한다. 상기 게이트 금속층을 스퍼터링 공정에 의해 증착될 수 있다. 상기 게이트 금속층은 단일층 또는 다중층일 수 있다.
이어서, 사진 식각 공정을 통하여 상기 게이트 금속층을 식각하여 게이트 전극(121) 및 게이트 라인(112)을 형성한다.
도 2, 도 3 및 도 6b를 참조하면, 상기 게이트 전극(121) 및 상기 게이트 라인(112)이 형성된 상기 하부 절연 기판(110) 상에 게이트 절연층(120)을 형성한다.
상기 게이트 절연층(120)은 플라즈마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD) 방법을 이용하여 증착될 수 있다. 또한, 상기 게이트 절연층(120)은 재질 및 형성 공정이 서로 다른 이중층 구조로 형성할 수도 있다.
도 2, 도 3 및 도 6c를 참조하면, 상기 게이트 절연층(120)이 형성된 상기 하부 절연 기판(110) 상에 원시 아몰퍼스 실리콘층(131) 및 n+ 아몰퍼스 실리콘층(132)을 형성한다. 상기 원시 아몰퍼스 실리콘층(131) 및 상기 n+ 아몰퍼스 실리콘층(132)은 화학 기상 증착(chemical vapor deposition, CVD) 방법을 이용하여 동시에 형성할 수 있다.
또는, 상기 원시 아몰퍼스 실리콘층(131)의 상부에 n+ 이온을 주입하여 n+ 아몰퍼스 실리콘층(132)을 형성할 수 있다.
상기 n+ 아몰퍼스 실리콘층(132)이 형성된 상기 하부 절연 기판(110) 상에 데이터 금속층(133)을 형성한다. 상기 데이터 금속층(133)을 형성하는 물질의 예로서는, 크롬, 알루미늄, 탄탈륨, 몰리브덴, 티타늄, 텅스텐, 구리, 은 등의 금속 또는 이들의 합금 등을 들 수 있다. 상기 데이터 금속층(133)은 스퍼터링 공정에 의해 증착될 수 있다.
도 2, 도 3 및 도 6d를 참조하면, 사진 식각 공정을 통하여, 상기 데이터 금속층(133), 상기 원시 아몰퍼스 실리콘층(131) 및 상기 n+ 아몰퍼스 실리콘층(132)을 식각한다. 상기 데이터 금속층(133), 상기 원시 아몰퍼스 실리콘층(131) 및 상기 n+ 아몰퍼스 실리콘층(132)은 동시에 식각 될 수 있다. 또는, 상기 데이터 금속층(133), 상기 원시 아몰퍼스 실리콘층(131) 및 상기 n+ 아몰퍼스 실리콘층(132)은 각각 순차적으로 식각 될 수 있다. 상기 데이터 금속층(133)을 부분 식각하여 데이터 라인(113), 소스 전극(123) 및 드레인 전극(124)을형성한다. 상기 원시 아몰퍼스 실리콘층(131) 및 상기 n+ 아몰퍼스 실리콘층(132)을 부분 식각 하여 아몰퍼스 실리콘패턴(122a) 및 n+ 아몰퍼스 실리콘패턴(122b)을 포함하는 반도체패턴(122)를 형성한다.
도 2, 도 3 및 도 6e를 참조하면, 상기 하부 절연 기판(110) 상에 제1 패시베이션층(130)을 형성한다. 상기 제1 패시베이션층(130)은 상기 소스 전극(123), 상기 드레인 전극(124) 및 상기 반도체 패턴(122)를 커버한다.
상기 제1 패시베이션층(130)은 플라즈마 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition, PECVD) 방법을 이용하여 형성할 수 있다.
도 2, 도 3 및 도 6f를 참조하면, 상기 하부 절연 기판(110) 상에 제1 투명 전극층(도시되지 않음)을 형성한다. 상기 제1 투명 전극층은 투명 도전성 산화 물질을 포함할 수 있다. 상기 제1 투명 전극층은 스퍼터링 방법으로 증착될 수 있다.
이어서, 사진 식각 공정을 통하여 상기 제1 투명 전극층의 상기 스위칭 소자(170)에 대응하는 영역을 식각하여 제1 화소 전극(140)을 형성한다.
도 2, 도 3 및 도 6g를 참조하면, 상기 하부 절연 기판(110) 상에는 상기 제1 화소 전극(140)을 커버하는 상기 제2 패시베이션층(150)이 형성된다. 상기 제2 패시베이션층(150)은 광을 투과 시키는 절연물질을 포함할 수 있다.
상기 제2 패시베이션층(150)은 플라즈마 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition, PECVD) 방법을 이용하여 형성할 수 있다.
이어서 식각 공정을 통해, 상기 제1 및 제2 패시베이션층들(140, 150)을 관통하고 상기 드레인 전극(124)을 노출시키는 제1 콘택홀(161)을 형성한다.
도 2, 도 3 및 도 6h를 참조하면, 상기 제2 패시베이션층(150) 상에 제2 투명 전극층(도시되지 않음)을 형성한다. 상기 제2 투명 전극층은 투명 도전성 산화 물질을 포함할 수 있다. 상기 투명 도전성 산화 물질의 예로서는 산화인듐주석(Indium Tin Oxide; ITO) 또는 산화인듐아연(Indium Zinc Oxide; IZO) 등을 들 수 있다. 이들은 단독 또는 혼합하여 사용할 수 있다. 상기 제2 투명 전극층은 스퍼터링 방법으로 증착될 수 있다.
이어서, 상기 제2 투명 전극층 상에 제1 포토레지스트 층을 형성한다. 상기 제1 포토레지스트 층을 제1 마스크(10)을 이용하여 노광시킨 후 현상하여 형성할 수 있다. 상기 제1 마스크(10)는 광을 투과시키는 투광부(11) 및 광을 차단시키는 차광부(12)를 포함한다. 상기 차광부(12)와 대응하는 상기 제1 포토레지스트층은 현상액에 의해서 제거되지 않고 상기 제2 투명 전극층 상에 잔류한다. 상기 투광부(11)와 대응하는 상기 제1 포토레지스트층은 현상액에 의해 제거된다. 따라서, 상기 제2 투명 금속층 상에는 제1 포토레지스트 패턴(PR1)이 형성된다.
이어서, 상기 제1 포토레지스트 패턴(PR1)을 식각 방지막으로 이용하여 상기 제2 투명 전극층의 일부를 제거한다.
도 2, 도 3 및 도 6i를 참조하면, 상기 제1 포토레지스트 패턴(PR1)을 스트립퍼를 이용하여 제거한다. 이에 따라, 제1 및 제2 서브 전극들(160a, 160b)을 포함하는 제2 화소 전극(160)이 형성된다.
본 발명의 실시예에 따르면, 제1 및 제2 화소 전극이 표시 기판에 함께 형성되는 PLS모드의 표시 기판을 제조 할 수 있다. 데이터 라인의 상부에 제1 서브 전극을 형성하여 화소의 경계 영역에서도 상기 제1 서브 전극과 제1 화소 전극에 의한 프린지 필드(fringe field)가 형성된다. 따라서, 화소의 경계 영역에서 형성된 액정까지 회전 시킬 수 있어 액정 표시 패널의 투과율을 향상시킬 수 있다.
본 발명의 실시예에 따른 표시 기판의 제조 방법은 상기 설명한 순서와 다른 공정 순서에 의해 형성할 수 있으며, 반드시 본 실시예에 제한되는 것은 아니다.
도 7은 도 1의 표시 기판의 소자의 다른 연결관계를 개념적으로 도시한 회로도이다. 본 발명의 실시예에 따른 표시 기판은 도 1 내지 도 5에 따른 표시 기판과 소자의 연결관계를 제외하고는 모두 동일하다. 따라서, 도 5와 동일한 구성요소는 동일한 도면 부호를 부여하고, 반복되는 설명은 생략한다.
도 7을 참조하면, 상기 스위칭 소자(170)는 m 번째 데이터 라인(113m)을 기준으로 일측 및 타측에 제1 방향(D1)을 따라 번갈아 가며 형성된다.
상기 스위칭 소자(170)의 배치를 구체적으로 살펴보면, n 번째 게이트 라인(112n) 상의 상기 제1 방향(D1)으로 배열된 상기 스위칭 소자(170)는 데이터 라인들(113m-1, 113m, 113m+1)을 기준으로 할 때 우측에 화소가 배치된다.
이와 마찬가지로, 상기 n 번째 게이트 라인(112n)의 다음 게이트 라인인 n-1 번째 게이트 라인(112n-1) 상의 상기 제1 방향(D1)으로 배열된 상기 스위칭 소자(170)는 데이터 라인들(113m-1, 113m, 113m+1)을 기준으로 할 때 좌측에 화소가 배치된다.
이와 같은 방식으로 각 데이터 라인들(113m-1, 113m, 113m+1)을 기준으로 상기 제2 방향(D2)으로 진행하면서 하나의 화소씩 좌우측에 교번되게 배치된다.
한편, 상기 각 데이터 라인들(113m-1, 113m, 113m+1)에는 수직반전(vertical inversion)을 위한 데이터 신호들이 인가되는 것이 바람직하다. 구체적으로 설명하면, 한 프레임 동안 임의의 데이터 라인(113m)에는 양 전압(+)의 데이터 신호가 인가되고, 상기 임의의 데이터 라인(113m)과 이웃하는 데이터 라인들(113m-1, 113m+1)에는 음 전압(-)의 데이터 신호가 인가된다. 반면, 상기 프레임의 다음 프레임 동안에는 상기 임의의 데이터 라인(113m)에는 음 전압(-)의 데이터 신호가 인가되고, 상기 이웃하는 데이터 라인들(113m-1, 113m+1)에는 양 전압(+)의 데이터 신호가 인가된다. 그 결과, 상기 화소들은 각 프레임마다 도트 반전(dot inversion)을 한다.
이와 같은 액정패널의 구동 방식을 Z-반전(z-inversion) 방식이라 한다. 상기 Z-반전(z-inversion)방식은 컬럼 반전(column inversion)방식과 동일하게 전압을 인가하지만 도트 반전(dot-inversion)과 동일한 효과를 얻을 수 있다. 따라서, 도트 반전 방식에 비해 소비 전력을 30% 절감 할 수 있다.
도 8은 본 발명의 다른 실시예에 따른 표시 기판의 단면도이다. 도 9는 도 8의 II-II`라인을 따라 절단한 단면도이다.
본 실시예에 따른 표시 기판은 제1 서브 전극 형상 및 제1 서브 전극과 제1 화소 전극의 연결관계를 제외하고, 도 1 내지 도 4의 표시 기판과 실질적으로 동일하다. 따라서, 도 1 내지 도 4의 표시 기판과 동일한 구성요소는 동일한 도면부호를 부여하고, 반복되는 설명은 생략한다.
도 1, 도 8 및 도 9를 참조하면, 제1화소 전극(140)이 형성된 상기 하부 절연 기판(110) 상에는 제2 패시베이션 층(150)이 형성되어 상기 제1 화소 전극(140)을 커버한다. 상기 제2 패시베이션층(150) 상에는 상기 제1 화소 전극(140)을 노출 시키는 제2 콘택홀(151)이 형성된다. 상기 제2 콘택홀(151)은 데이터 라인(113) 상부에 형성되는 것이 바람직하다.
상기 제2 패시베이션층(150)이 형성된 상기 하부 절연 기판(110) 상에는 상기 제2 화소 전극(160)이 형성된다. 상기 제2 화소 전극(160)은 상기 제1 및 제2 서브 전극들(160a, 160b)를 포함한다.
상기 제1 서브 전극(160a)은 상기 데이터 라인(113) 전부 중첩되며 상기 데이터 라인(113)을 따라 연장된다. 상기 제1 서브 전극(160a)은 화소(180)의 외부로 확장되어 제2 방향(D2)으로 서로 인접한 화소의 제1 서브 전극(160a)와 일체로 형성되어 있다. 상기 인접한 화소의 제1 서브 전극(160a)와 일체로 형성된 제1 서브 전극(160a)의 폭(d3)은 상기 데이터 라인(113)의 폭(d2)보다 넓은 것이 바람직하다. 상기 제1 서브 전극(160a)은 상기 제2 콘택홀(151)을 통해 상기 제1 화소 전극(140)과 접촉한다. 따라서, 상기 제1 서브 전극(160a)은 상기 제1 화소 전극(140)과 동일한 전위를 유지한다.
상기 제2 서브 전극(160b)과 상기 제1 서브 전극(160a)과 이격되어 상기 화소(180)의 중앙 부분에 섬 형상으로 형성되며, 상기 제1 서브 전극(160a)과 전기적으로 절연되어 있다. 상기 제2 서브 전극(160a)은 복수의 바(bar) 형상의 전극들 및 상기 전극들 사이에 배치된 복수의 개구부들(160c)을 포함한다. 상기 바(bar) 형상의 전극들의 양 단부는 서로 연결되어 있다. 상기 바(bar) 형상의 전극들 및 상기 개구부들(160c)은 상기 데이터 라인(113)과 평행하며, 상기 화소(180)의 중앙 부분에서 상기 제1 방향(D1)을 기준으로 대칭되게 굴곡된다. 상기 제2 서브 전극(160b)은 드레인 전극(124)과 전기적으로 연결된다.
도 10은 도 8에 도시된 표시 기판을 포함하는 액정표시패널의 단면도이다.
도 8, 도 9 및 도 10을 참조하면, 상부 기판(200)에 형성된 차광층(230)은 상기 데이터 라인(113)의 상부에 형성되고 상기 제1 서브 전극(160a)의 전부와 중첩된다. 상기 차광층(230)의 폭(d4)는 상기 인접한 화소의 제1 서브 전극(160a)와 일체로 형성된 제1 서브 전극(160a)의 폭(d3) 보다 넓은 것이 바람직하다. 이에 반해, 상기 제2 서브 전극(160b)은 상기 차광층(230)과 중첩하지 않으며, 상기 화소(180)의 중심 부분에 형성된다.
상기 표시 패널의 액정층(300)에는 상기 제2 서브 전극(160b)와 상기 제1 화소 전극(140)의 전위차에 의해 C 영역과 같이 전계가 형성된다. 이와 함께, 상기 차광층(230)의 하부에 상기 제1 서브 전극(160a)이 형성되므로 상기 화소(180)의 주변 영역에서는 상기 제1 서브 전극(160a)과 상기 제2 서브 전극(160b)의 전위차에 의해 C`영역과 같은 전계가 형성된다. 따라서, 상기 화소(180)에 데이터 신호가 인가되면 상기 화소(180)의 중앙 부분뿐만 아니라 주변 부분에 위치한 액정층도 회전되어 화소 전체의 투과율이 향상된다.
본 실시예에 따른 표시 기판은 도 5 또는 도 6에 도시된 소자의 연결관계와 동일하게 배치될 수 있다.
본 발명의 실시예와 같이, PLS 모드의 액정 표시 패널은 액정의 전계 형성을 위한 제1 및 제2 화소 전극이 표시 기판에 함께 형성된다. 본 발명의 실시예에 따르면, 데이터 라인의 상부에 제1 서브 전극을 형성하여 화소의 경계 영역에서도 상기 제1 서브 전극과 제1 화소 전극에 의한 프린지 필드(fringe field)가 형성된다. 따라서, 화소의 경계 영역에 형성된 액정까지 배향 시킬 수 있어 액정 표시 패널의 투과율을 향상시킬 수 있다.
또한, 도 1 내지 도 4의 실시예에 따른 표시 기판에서는 인접한 제1 서브 전극들에 서로 다른 전압이 인가되는 경우 제1 서브 전극에 인접한 영역에서 빛샘 현상이 발생할 수 있다. 이에 반해, 본 실시예에 따르면 제1 서브 전극이 인접한 화소의 제1 서브 전극과 일체로 형성되어 동일한 전압이 인가된다. 따라서, 상기 제1 서브 전극에 인접한 영역에서 빛샘 현상이 발생하지 않는다.
도 11a 내지 도 11c는 도 8에 도시된 표시 기판의 제조 방법에 관한 단면도들이다.
본 실시예에 의한 표시 기판의 제조방법에서는 제1 서브 전극의 구조 및 제1 서브 전극과 제1 화소 전극의 연결관계를 형성하는 것을 제외하고는, 도 1 내지 도 4의 실시예에 의한 표시 기판의 제조방법과 실질적으로 동일하다. 따라서, 본 실시예에 의한 표시 기판의 제조방법에서, 게이트 전극(121), 게이트 라인(112), 게이트 절연막(120), 반도체 패턴(122), 소스 전극(123), 드레인 전극(124), 제1 패시베이션층(130) 및 제1 화소 전극(140)의 형성 방법은 도 1 내지 도 4의 표시 기판의 제조방법과 실질적으로 동일하므로 중복되는 설명은 생략한다.
도 1, 도 8 및 도 11a를 참조하면, 상기 제1 화소 전극(140)이 형성된 상기 하부 절연 기판(110) 상에 제1 화소 전극(140)을 커버하는 상기 제2 패시베이션층(150)을 형성한다. 상기 제2 패시베이션층(150)은 플라즈마 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition, PECVD) 방법을 이용하여 형성할 수 있다.
이어서 식각 공정을 통해, 상기 제1 및 제2 패시베이션층들(140, 150)을 관통하고 상기 드레인 전극(124)을 노출시키는 제1 콘택홀(161) 및 상기 제2 패시베이션층(150)을 관통하고 상기 제1 화소 전극(140)을 노출시키는 제2 콘택홀(151)을 형성한다. 상기 제2 콘택홀(151)은 상기 데이터 라인(113)의 상부에 형성되는 것이 바람직하다.
도 1, 도 8 및 도 11b를 참조하면, 상기 제2 패시베이션층(150) 상에 제2 투명 전극층(도시되지 않음)을 형성한다. 상기 제2 투명 전극층은 투명 도전성 산화 물질을 포함할 수 있다. 상기 제2 투명 전극층은 스퍼터링 방법으로 증착될 수 있다.
이어서, 상기 제2 투명 전극층 상에 제2 포토레지스트 층을 형성한다. 상기 제2 포토레지스트 층을 제2 마스크(20)을 이용하여 노광시킨 후 현상하여 형성할 수 있다. 상기 제2 마스크(20)는 광을 투과시키는 투광부(21) 및 광을 차단시키는 차광부(22)를 포함한다. 상기 차광부(22)와 대응하는 상기 제2 포토레지스트층은 현상액에 의해서 제거되지 않고 상기 제2 투명 전극층 상에 잔류한다. 상기 투광부(21)와 대응하는 상기 제2 포토레지스트층은 현상액에 의해 제거된다. 따라서, 상기 제2 투명 금속층 상에는 제2 포토레지스트 패턴(PR2)이 형성된다.
이어서, 상기 제2 포토레지스트 패턴(PR2)을 식각 방지막으로 이용하여 상기 제2 투명 전극층의 일부를 제거한다.
도 1, 도 8 및 도 11c를 참조하면, 상기 제2 포토레지스트 패턴(PR2)을 스트립퍼를 이용하여 제거한다. 이에 따라, 제1 및 제2 서브 전극들(160a, 160b)을 포함하는 제2 화소 전극(160)이 형성된다.
본 발명의 실시예에 데이터 라인의 상부에 제1 서브 전극을 형성하여 화소의 경계 영역에서도 상기 제1 서브 전극과 제1 화소 전극에 의한 프린지 필드(fringe field)가 형성된다. 따라서, 화소의 경계 영역에서 형성된 액정까지 회전 시킬 수 있어 액정 표시 패널의 투과율을 향상시킬 수 있다.
또한, 제1 서브 전극이 인접한 화소의 제1 서브 전극과 일체로 형성되어 동일한 전압이 인가된다. 따라서, 상기 제1 서브 전극에 인접한 영역에서 빛샘 현상이 발생하지 않는다.
본 발명의 실시예에 따른 표시 기판의 제조 방법은 상기 설명한 순서와 다른 공정 순서에 의해 형성 할 수 있으며, 반드시 본 실시예에 제한되는 것은 아니다.
도 12는 본 발명의 또 다른 실시예에 따른 표시 기판의 화소 부분 평면도이다. 도 14은 도 12의 III-III`라인을 따라 절단한 단면도이다.
본 실시예에 따른 표시 기판은 공통 전압 인가 라인 및 제3 콘택홀을 추가로 형성하는 것을 제외하고, 도 8 내지 도 10의 실시예에 따른 표시 기판과 실질적으로 동일하다. 따라서, 도 8 내지 도 10의 표시 기판과 동일한 구성요소에 대하여 동일한 도면부호를 부여하고, 반복되는 설명은 생략한다.
본 실시예에 따른 표시 기판은 상기 하부 절연 기판(110) 상에 게이트 라인(112)와 평행하게 형성되고 상기 화소의 중심을 가로지르는 공통 전압 인가 라인(116)을 더 포함한다. 상기 공통 전압 인가 라인(116)은 후술할 제1 화소 전극(140)과 전기적으로 연결되어 상기 제1 화소 전극(140)에 공통 전압을 인가한다.
상기 공통 전압 인가 라인(116)이 형성된 상기 하부 절연 기판(110) 상에는 제1 패시베이션층(130)이 형성된다. 상기 제1 패시베이션층(130)은 제3 콘택홀(134)을 포함한다. 상기 제3 콘택홀(134)은 상기 게이트 절연막(120) 및 상기 제1 패시베이션층(130)을 관통하고 상기 공통 전압 인가 라인(116)을 노출 시킨다.
상기 제1 패시베이션층(130) 상에는 상기 제1 화소 전극(140)이 형성된다. 상기 제1 화소 전극(140)은 상기 제3 콘택홀(134)을 통해 상기 공통 전압 인가 라인(116)과 접촉한다.
도 14은 도 12에 도시된 표시 기판을 포함하는 액정 표시 패널의 단면도이다.
도 14을 참조하면, 상기 표시 패널의 액정층(300)에는 상기 제2 서브 전극(160b)과 상기 제1 화소 전극(140)의 전위차에 의해 D 영역과 같이 전계가 형성된다. 이와 함께, 상기 차광층(230)의 하부에 상기 제1 서브 전극(160a)이 형성되므로 상기 화소(180)의 주변 영역에서는 상기 제1 서브 전극(160a)과 상기 제2 서브 전극(160b)의 전위차에 의해 D`영역과 같은 전계가 형성된다. 따라서, 상기 화소(180)에 데이터 신호가 인가되면 상기 화소(180)의 중앙 부분뿐만 아니라 주변 부분에 위치한 액정층도 회전되어 화소 전체의 투과율이 향상된다.
또한, 제1 서브 전극은 제2 방향(D2)으로 서로 인접한 화소의 제1 서브 전극과 일체로 형성되어 인접한 화소의 제1 서브 전극과 동일한 전압이 인가된다. 따라서, 상기 제1 서브 전극에 인접한 영역에서 빛샘 현상이 발생하지 않는다.
본 실시예에 따른 표시 기판은 도 5 또는 도 6에 도시된 소자의 연결관계와 동일하게 배치될 수 있다.
도 15a 내지 도 15e는 도 12에 도시된 표시 기판의 제조 방법에 관한 단면도들이다. 본 실시예에 따른 표시 기판의 제조 방법은 공통 전압 인가 라인 및 제3 콘택홀을 추가로 형성하는 것을 제외하고, 도 8 내지 도 10의 실시예에 따른 표시 기판의 제조 방법과 실질적으로 동일하다. 따라서, 도 8 내지 도 10의 실시예에 따른 표시 기판과 동일한 구성요소는 동일한 도면부호를 부여하고, 반복되는 설명은 생략한다.
도 12, 도 13 및 도 15a를 참조하면, 하부 절연 기판(110) 상에 게이트 금속층(도시되지 않음)을 형성한다. 상기 게이트 금속층을 스퍼터링 공정에 의해 증착될 수 있다. 이어서, 사진 식각 공정을 통하여 상기 게이트 금속층을 식각하여 제1 방향(D1)으로 연장된 게이트 라인(112), 상기 게이트 라인(112)으로부터 돌출된 게이트 전극(121) 및 상기 게이트 라인(112)과 평행하고 화소의 중심을 지나는 공통 전압 인가 라인(116)을 형성한다.
도 12 도 13및 도 15b를 참조하면, 상기 상부 절연 기판(110) 상에 제1 패시베이션층(130)을 형성한다. 상기 제1 패시베이션층(130)은 플라즈마 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition, PECVD) 방법을 이용하여 형성할 수 있다.
이어서, 상기 제1 패시베이션층(130) 상에 제3 포토레지스트 층을 형성한다. 상기 제3 포토레지스트 층을 제3 마스크(30)을 이용하여 노광시킨 후 현상하여 제3 포토레지스트 패턴(PR3)을 형성할 수 있다. 상기 제3 마스크(30)는 광을 투과시키는 투광부(31) 및 광을 차단시키는 차광부(32)를 포함한다. 상기 차광부(32)와 대응하는 상기 제3 포토레지스트층은 현상액에 의해서 제거되지 않고 상기 제1 패시베이션층(130) 상에 잔류한다. 상기 투광부(31)와 대응하는 상기 제3 포토레지스트층은 현상액에 의해 제거된다. 따라서, 상기 제1 패시베이션층(130) 상에는 제3 포토레지스트 패턴(PR3)이 형성된다.
이어서, 상기 제3 포토레지스트 패턴(PR3)을 식각 방지막으로 이용하여 상기 제1 패시베이션층(130)의 일부를 제거한다.
도 12 도 13및 도 15c를 참조하면, 상기 제3 포토레지스트 패턴(PR3)을 스트립퍼를 이용하여 제거한다. 이에 따라, 상기 공통 전압 인가 라인(116)을 노출시키는 제3 콘택홀(134)이 형성된다.
도 12, 도 13 및 도 15d를 참조하면, 상기 하부 절연 기판(110) 상에 제1 투명 전극층(도시되지 않음)을 형성한다. 상기 제1 투명 전극층은 스퍼터링 방법으로 증착될 수 있다.
이어서, 사진 식각 공정을 통하여 상기 제1 투명 전극층을 패터닝하여 제1 화소 전극(140)을 형성한다. 상기 제1 화소 전극(140)은 상기 스위칭 소자(170)를 제외한 전체 영역에 형성된다. 상기 제1 화소 전극(140)은 상기 제3 콘택홀(134)을 통해 상기 공통 전압 인가 라인(116)과 접촉한다.
도 12, 도 13 및 도 15e를 참조하면, 상기 제2 패시베이션층(150) 상에 제2 투명 전극층(도시되지 않음)을 형성한다. 상기 제2 투명 전극층은 스퍼터링 방법으로 증착될 수 있다.
이어서, 사진 식각 공정을 통하여 상기 제2 투명 전극층을 패터닝하여 제1 및 제2 서브 전극들(160a, 160b)을 포함하는 제2 화소 전극(160)을 형성한다.
본 발명의 실시예에 따른 표시 기판의 제조 방법에 의하면 제1 서브 전극이 데이터 라인의 상부에도 형성되므로 화소의 경계 영역에서도 전계가 형성된다. 따라서, 화소의 경계 영역에서 형성된 액정까지 회전 시킬 수 있어 액정 표시 패널의 투과율을 향상시킬 수 있다.
또한, 제1 서브 전극이 인접한 화소의 제1 서브 전극과 일체로 형성되어 동일한 전압이 인가된다. 따라서, 상기 제1 서브 전극에 인접한 영역에서 빛샘 현상이 발생하지 않는다.
도 16은 도 2에 도시된 화소 및 도 8에 도시된 화소의 투과율을 나타내는 그래프이다.
도 16을 참조하면, 종래의 Middle-Com PLS 표시 기판의 화소의 투과율(Ref.), 도 2에 도시된 Middle-Com PLS 표시 기판의 화소의 투과율(A-type) 및 도 8에 도시된 Middle-Com PLS 표시 기판의 화소의 투과율(B-type)의 그래프가 도시되어 있다.
상기 그래프를 참조하면 하나의 화소 내에서 차광층(BM) 주변부에서의 투과율을 알 수 있다. 상기 차광층(BM) 주변부에서의 투과율을 보면 A-type 및 B-type 의 표시 기판이 종래의 화소 투과율 보다 약 7% 내지 8% 향상된 것을 알 수 있다. 따라서, 차광층 하부 즉, 데이터 라인 상부에 제1 서브 전극을 형성함으로써 화소의 투과율을 향상 시킬 수 있음을 알 수 있다.
도 17은 도 2에 도시된 화소 및 도 8에 도시된 화소의 차광층 이동 시 투과율 감소 변화를 나타내는 그래프이다.
도 17은 차광층의 이동에 따른 투과율 감소를 나타낸다. 차광층의 미세한 이동은 공정중 항상 발생할 가능성이 있다. 표시 기판의 신뢰성을 향상시키기 위해서는 차광층의 미세한 이동이 발생하여도 일정한 투과율을 보장 할 수 있어야 한다.
도 17의 표 및 그래프를 참조하면 종래의 표시기판의 경우 차광층이 최대 3 ㎛이동 하였을 경우 투과율은 약 1.8 % 감소하여 기존 차광층 이동이 0 ㎛일 경우에 비하여 약 10% 감소 하였다. 이에 반해 A-type의 경우 차광층이 최대 3 ㎛이동 하였을 경우 투과율은 약 0.1 % 감소하여 기존 차광층 이동이 0 ㎛일 경우에 비하여 약 0.56% 감소 하였다. 또한, B-type의 경우 차광층이 최대 3 ㎛이동 하였을 경우 투과율은 약 1.4 % 감소하여 기존 차광층 이동이 0 ㎛일 경우에 비하여 약 7.8% 감소 하였다.
따라서, 차광층 하부, 데이터 라인 상부에 제1 서브 전극을 형성함으로써 화소의 투과율 향상뿐만 아니라 공정 중 차광층 이동이 발생하여도 투과율의 감소량을 줄일 수 있어 표시 기판의 신뢰성을 향상 시킬 수 있다.
본 발명의 실시예에 따른 표시 기판의 제조 방법은 상기 설명한 순서와 다른 공정 순서에 의해 형성 할 수 있으며, 반드시 본 실시예에 제한되는 것은 아니다.
이상에서 설명한 바와 같이, 표시 기판, 그 제조 방법 및 이를 갖는 표시 장치에 따르면, 데이터 라인 상부에 제1 서브 전극을 형성함으로써 화소의 경계 영역에서도 전계가 형성된다. 따라서, 화소의 경계 영역에 형성된 액정까지 회전 시킬 수 있어 액정 표시 패널의 투과율을 향상시킬 수 있다.
또한, 상기 데이터 라인 상부에 상기 제1 서브 전극을 형성함으로써 공정 중 차광층 이동이 발생하여도 투과율 감소량을 줄일 수 있어 표시 기판의 신뢰성을 향상 시킬 수 있다.
한편, 상기 제1 서브 전극을 인접한 화소의 제1 서브 전극과 일체로 형성함으로써, 인접한 화소의 제1 서브 전극들에는 동일한 전압이 인가된다. 따라서, 상기 제1 서브 전극에 인접한 영역에서 빛샘 현상이 발생하지 않게 된다.
이상에서는 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (9)

  1. 절연 기판;
    상기 절연 기판 상에 배치된 게이트 라인;
    상기 절연 기판 상에 배치되고 상기 게이트 라인과 교차하는 데이터 라인;
    상기 게이트 라인 및 상기 데이터 라인 상에 배치되는 제1 패시베이션층;
    상기 제1 패시베이션층 상에 배치되고 공통 전압이 인가되는 제1 화소 전극;
    상기 제1 화소 전극 상에 배치되는 제2 패시베이션층; 및
    상기 제2 패시베이션층 상에 배치되고 제1 서브 전극 및 상기 제1 서브 전극과 전기적으로 연결된 제2 서브 전극을 포함하는 제2 전극을 포함하고,
    상기 제 1 서브 전극과 상기 제2 서브 전극 사이에 개구부가 형성되고, 상기 제1 서브 전극의 적어도 일부분은 상기 제1 화소 전극과 중첩하고, 상기 제1 화소 전극과 중첩하는 상기 제1 서브 전극의 상기 일부분은 상기 데이터 라인과도 중첩하는 것을 특징으로 하는 표시 기판.
  2. 제1항에 있어서,
    상기 제2 서브 전극은 상기 제1 화소 전극과 중첩하고, 스위칭 소자를 통해 상기 데이터 라인과 전기적으로 연결되는 것을 특징으로 하는 표시 기판.
  3. 제2항에 있어서,
    상기 제2 서브 전극은 상기 제1 및 제2 패시베이션층들을 통해 형성된 콘택홀을 통해 상기 스위칭 소자와 전기적으로 연결되는 것을 특징으로 하는 표시 기판.
  4. 제1항에 있어서,
    상기 제1 서브 전극의 인접한 화소의 제1 서브 전극과의 이격거리는 상기 데이터 라인의 폭 보다 좁은 것을 특징으로 하는 표시 기판.
  5. 제1항에 있어서,
    상기 제1 및 제2 서브 전극들은 바(bar) 형상으로 형성되고, 상기 제1 및 제2 서브전극들의 양 단부가 서로 접촉하는 것을 특징으로 하는 표시 기판.
  6. 제1항에 있어서,
    상기 제1 화소 전극은 상기 제1 서브 전극과 상기 데이터 라인 사이에 배치되는 것을 특징으로 하는 표시 기판.
  7. 표시 기판;
    상기 표시 기판과 대향하는 대향 기판; 및
    상기 표시 기판과 상기 대향 기판 사이에 게재되는 액정층을 포함하고,
    상기 표시 기판은
    절연 기판;
    상기 절연 기판 상에 배치된 게이트 라인;
    상기 절연 기판 상에 배치되고 상기 게이트 라인과 교차하는 데이터 라인;
    상기 게이트 라인 및 상기 데이터 라인 상에 배치되는 제1 패시베이션층;
    상기 제1 패시베이션층 상에 배치되고 공통 전압이 인가되는 제1 화소 전극;
    상기 제1 화소 전극 상에 배치되는 제2 패시베이션층; 및
    상기 제2 패시베이션층 상에 배치되고 제1 서브 전극 및 상기 제1 서브 전극과 전기적으로 연결된 제2 서브 전극을 포함하는 제2 전극을 포함하고,
    상기 대향기판은 컬러 필터 층, 및 상기 표시 기판의 데이터 라인 및 제1 서브 전극과 중첩하는 차광층을 포함하고,
    상기 제 1 서브 전극과 상기 제2 서브 전극 사이에 개구부가 형성되고, 상기 제1 서브 전극의 적어도 일부분은 상기 제1 화소 전극과 중첩하고, 상기 제1 화소 전극과 중첩하는 상기 제1 서브 전극의 상기 일부분은 상기 데이터 라인과도 중첩하는 것을 특징으로 하는 표시 장치.
  8. 제7항에 있어서, 상기 차광층은 상기 제1 서브 전극의 상부에만 형성된 것을 특징으로 하는 표시 장치.
  9. 제 8항에 있어서, 상기 제1 서브 전극의 폭은 상기 차광층의 폭 보다 좁은 것을 특징으로 하는 표시 장치.
KR1020170137177A 2017-10-23 2017-10-23 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치 KR101948717B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170137177A KR101948717B1 (ko) 2017-10-23 2017-10-23 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170137177A KR101948717B1 (ko) 2017-10-23 2017-10-23 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020100111112A Division KR20120049716A (ko) 2010-11-09 2010-11-09 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치

Publications (2)

Publication Number Publication Date
KR20170121115A true KR20170121115A (ko) 2017-11-01
KR101948717B1 KR101948717B1 (ko) 2019-02-18

Family

ID=60382870

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170137177A KR101948717B1 (ko) 2017-10-23 2017-10-23 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치

Country Status (1)

Country Link
KR (1) KR101948717B1 (ko)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020069414A (ko) * 2001-02-26 2002-09-04 삼성전자 주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20020080859A (ko) * 2001-04-18 2002-10-26 주식회사 현대 디스플레이 테크놀로지 프린지 필드 구동 액정표시장치
JP2003002897A (ja) * 2000-09-14 2003-01-08 Hayashibara Biochem Lab Inc ペプチドおよびその用途
KR20070078389A (ko) * 2006-01-26 2007-07-31 엡슨 이미징 디바이스 가부시키가이샤 액정 장치 및 전자기기
JP2008032897A (ja) * 2006-07-27 2008-02-14 Epson Imaging Devices Corp 液晶表示装置
JP2009058913A (ja) * 2007-09-04 2009-03-19 Hitachi Displays Ltd 液晶表示装置
KR20090089098A (ko) * 2008-02-18 2009-08-21 삼성전자주식회사 액정 표시 장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003002897A (ja) * 2000-09-14 2003-01-08 Hayashibara Biochem Lab Inc ペプチドおよびその用途
KR20020069414A (ko) * 2001-02-26 2002-09-04 삼성전자 주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20020080859A (ko) * 2001-04-18 2002-10-26 주식회사 현대 디스플레이 테크놀로지 프린지 필드 구동 액정표시장치
KR20070078389A (ko) * 2006-01-26 2007-07-31 엡슨 이미징 디바이스 가부시키가이샤 액정 장치 및 전자기기
JP2008032897A (ja) * 2006-07-27 2008-02-14 Epson Imaging Devices Corp 液晶表示装置
JP2009058913A (ja) * 2007-09-04 2009-03-19 Hitachi Displays Ltd 液晶表示装置
KR20090089098A (ko) * 2008-02-18 2009-08-21 삼성전자주식회사 액정 표시 장치

Also Published As

Publication number Publication date
KR101948717B1 (ko) 2019-02-18

Similar Documents

Publication Publication Date Title
US8604479B2 (en) Display substrate, method for manufacturing the same, and display apparatus having the same
US9190423B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
KR100499371B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
CN100440017C (zh) 液晶显示器及其制造方法
US7872721B2 (en) Horizontal electric field switching liquid crystal display device and fabricating method thereof
US7316944B2 (en) Fabricating method of a liquid crystal display device
US8450744B2 (en) High light transmittance in-plane switching liquid crystal display device and method for manufacturing the same
KR101137861B1 (ko) 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조방법
JP2003021845A (ja) フリンジフィールドスイッチング液晶表示装置及びその製造方法
KR20060079040A (ko) 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법
JP2004199049A (ja) 液晶表示装置用アレイ基板とその製造方法
KR20050042988A (ko) 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
US6335148B2 (en) Method for manufacturing TFT LCD device
KR100322968B1 (ko) 프린지 필드 구동 액정 표시 장치의 제조방법
US9564459B2 (en) Liquid crystal display panel and method for manufacturing liquid crystal display panel
KR101107265B1 (ko) 수평 전계 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 패널 및 그 제조 방법
JP2006023744A (ja) 多重ドメイン液晶表示装置及びそれに用いられる表示板
KR20060079033A (ko) 수평 전계 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 패널 및 그 제조 방법
KR101795766B1 (ko) 터치 패널 인 셀 방식의 액정표시장치용 어레이기판 및 그 제조방법
KR101329284B1 (ko) 표시 기판 및 이의 제조 방법
JP2005018069A (ja) 液晶表示装置
KR101948717B1 (ko) 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
KR20050060963A (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
KR20120007323A (ko) 고 개구율을 갖는 액정표시장치 및 그 제조 방법
KR101460138B1 (ko) 표시기판, 이를 포함하는 액정표시장치 및 이의 제조 방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant