KR20170112775A - 듀얼 스위칭 네트워크 모드들에서 네트워킹 가능한 온칩 네트워크 장치 및 그것의 동작 방법 - Google Patents

듀얼 스위칭 네트워크 모드들에서 네트워킹 가능한 온칩 네트워크 장치 및 그것의 동작 방법 Download PDF

Info

Publication number
KR20170112775A
KR20170112775A KR1020160040350A KR20160040350A KR20170112775A KR 20170112775 A KR20170112775 A KR 20170112775A KR 1020160040350 A KR1020160040350 A KR 1020160040350A KR 20160040350 A KR20160040350 A KR 20160040350A KR 20170112775 A KR20170112775 A KR 20170112775A
Authority
KR
South Korea
Prior art keywords
switching
network
packet
mode
chip
Prior art date
Application number
KR1020160040350A
Other languages
English (en)
Other versions
KR102497804B1 (ko
Inventor
배영환
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020160040350A priority Critical patent/KR102497804B1/ko
Priority to US15/462,638 priority patent/US10091136B2/en
Publication of KR20170112775A publication Critical patent/KR20170112775A/ko
Application granted granted Critical
Publication of KR102497804B1 publication Critical patent/KR102497804B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4022Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/25Routing or path finding in a switch fabric
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/44Star or tree networks
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00Traffic control in data switching networks
    • H04L47/10Flow control; Congestion control
    • H04L47/24Traffic characterised by specific attributes, e.g. priority or QoS
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/10Packet switching elements characterised by the switching fabric construction
    • H04L49/101Packet switching elements characterised by the switching fabric construction using crossbar or matrix
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/10Packet switching elements characterised by the switching fabric construction
    • H04L49/109Integrated on microchip, e.g. switch-on-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Multi Processors (AREA)

Abstract

패킷 스위칭 네트워크 모드에서의 동작을 기본으로 하는 온칩 네트워크 장치가 개시된다. 그러한 온칩 네트워크 장치는 특정한 경로의 요구에 의해 배타적인 통신 경로를 설정하고 써깃 스위칭 네트워크 모드로 네트워킹을 수행할 수 있다. 써킷 스위칭 네트워크 모드에서의 통신이 종료되면 다시 원래의 패킷 스위칭 네트워크 모드로 네트워크 모드는 전환된다.

Description

듀얼 스위칭 네트워크 모드들에서 네트워킹 가능한 온칩 네트워크 장치 및 그것의 동작 방법{ON-CHIP NETWORK DEVICE CAPABLE OF NETWORKING IN DUAL SWITHCHING NETWORK MODES AND OPERATION METHOD THEREOF}
본 발명의 온칩 네트워킹에 관한 것으로, 보다 구체적으로 패킷 스위칭 네트워크 모드 기반에서 써킷 스위칭 네트워크 모드로 전환할 수 있는 온칩 네트워크 장치 및 그것의 동작 방법에 관한 것이다.
시스템 온 칩(SoC) 설계 방식에서는 다품종 시스템용 SoC 개발을 단기간에 할 수 있는 플랫폼 중심 설계가 중시되고 있다. 플랫폼 중심 설계의 핵심은 프로세서 및 데이터 통신 구조이다. SoC 내에 집적되는 소자들의 개수가 증가함에 따라 각 구성 모듈들 간에 주고 받는 데이터의 양이 급속히 늘어난다. 그러므로 그에 따른 통신 구조의 설계는 더욱 어려워지고 있다. 다양한 프로세서 코어, 메모리, IP 등을 하나의 칩에 집적할 수 있는 SoC 설계를 위해서는 확장성과 재사용성이 높은 온칩 네트워크(On-Chip)구조가 요구된다.
전형적인 온칩 네트워크 구조는 써깃 스위칭 네트워크(Cicuit Switching Network)와 패킷 스위칭 네트워크(Packet Switching Network)와 같은 두 통신 프로토콜들 중에서 하나만을 지원할 수 있도록 설계되고, 네트워크의 효율성 및 QoS(Quality of Service)중 어느 하나에 치중하여 설계된다.
본 발명이 해결하고자 하는 과제는 패킷 스위칭 네트워크 모드 기반에서 써킷 스위칭 네트워크 모드로 전환할 수 있는 온칩 네트워크 장치 및 그것의 동작 방법을 제공함에 있다.
본 발명의 실시 예에 따른 온칩 네트워크 장치의 동작방법은, 온칩 네트워크 장치에 의해, 제1 스위칭 네트워크 모드에서 데이터 통신 스위칭 네트워킹을 수행하고, 특정 통신 경로에서 경로 스위칭 요구가 존재할 때, 상기 온칩 네트워크 장치에 의해, 상기 제1 스위칭 네트워크 모드와는 다른 제2 스위칭 네트워크 모드로 데이터 통신 스위칭 네트워킹을 일시적으로 수행하고, 상기 제2 스위칭 네트워크 모드에서의 데이터 통신 스위칭 네트워킹이 종료된 경우에, 상기 온칩 네트워크 장치에 의해 스위칭 네트워크 모드를 상기 제1 스위칭 네트워크 모드로 다시 전환하는 것을 포함한다.
본 발명의 실시 예에 따른 온칩 네트워크 장치는, 제어신호와 데이터를 받아 패킷을 생성 및/또는 인가되는 패킷을 해석하여 전달하는 제1,2 네트워크 인터페이스들, 상기 제1,2 네트워크 인터페이스들 사이에 연결되어 상기 패킷을 제1방향의 경로로 라우팅하는 제1 크로스바 스위치, 및 상기 제1,2 네트워크 인터페이스들 사이에 연결되어 상기 패킷을 상기 제1 방향과는 반대인 제2방향의 경로로 라우팅하는 제2 크로스바 스위치를 포함하며, 상기 제1,2 네트워크 인터페이스들 및 상기 제1,2 크로스바 스위치들은, 써킷 스위칭 인에이블 신호가 비활성화되면 패킷 스위칭 네트워크 모드로 데이터 통신 스위칭 네트워킹을 수행하며, 상기 써킷 스위칭 인에이블 신호가 활성화되면 상기 패킷 스위칭 네트워크 모드와는 네트워크 프로토콜이 다른 써킷 스위칭 네트워크 모드로 데이터 통신 스위칭 네트워킹을 일시적으로 수행하는 것을 포함한다.
본 발명의 실시 예에 따른 온칩 네트워크 장치의 동작방법은, 온칩 네트워크 장치에 의해, 패킷 스위칭 네트워크 모드에서 데이터 통신 스위칭 네트워킹을 수행하고, 특정 통신 경로에서 써킷 스위칭 인에이블 신호가 수신될 때, 상기 온칩 네트워크 장치에 의해, 상기 패킷 스위칭 네트워크 모드와는 네트워크 프로토콜이 다른 써킷 스위칭 네트워크 모드로 데이터 통신 스위칭 네트워킹을 일시적으로 수행하고, 상기 써킷 스위칭 네트워크 모드에서의 데이터 통신 스위칭 네트워킹이 종료될 때, 상기 온칩 네트워크 장치에 의해 스위칭 네트워크 모드를 상기 패킷 스위칭 네트워크 모드로 다시 전환하는 것을 포함한다.
본 발명의 실시 예에 따르면, 통신 서비스 품질이 보장되고, 또한, 전체적으로 효율적인 통신이 가능한 하이 퍼포먼스 온칩 네트워크가 구현된다.
도 1은 전형적인 온칩 네트워크의 통신 연결구조를 설명하기 위해 제시된 도면이다.
도 2는 전형적인 스타형 온칩 네트워크 구조의 블록도이다.
도 3은 도 2중 크로스바 스위치를 개념적으로 설명하기 위해 제시된 도면이다.
도 4는 본 발명의 실시 예에 따른 패킷의 형식을 보여주는 도면이다.
도 5는 본 발명의 실시 예에 따라 프로토콜 전환 가능한 온칩 네트워크 구조에 사용되는 플로우 제어 신호들의 예시도이다.
도 6은 본 발명의 실시 예에 따른 크로스바 스위치의 구성 블록도이다.
도 7은 본 발명의 실시 예에 따른 스케쥴링 신호 생성 회로도이다.
도 8은 본 발명의 실시 예에 따른 써킷 스위칭 전송 방법의 예시도이다.
도 9는 본 발명의 실시 예에 따른 배선 테이블 구조도이다.
도 10은 본 발명의 실시 예에 따라 패킷 스위칭 네트워크 모드에서의 통신 경로를 보여주는 도면이다.
도 11은 본 발명의 실시 예에 따라 써킷 스위칭 경로 설정에 의한 우회 통신 경로를 보여주는 도면이다.
도 12는 본 발명의 실시 예에 따른 마스터 네트워크 인터페이스의 구성 블록도이다.
도 13은 본 발명의 실시 예에 따른 슬레이브 네트워크 인터페이스의 구성 블록도이다.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 모호하지 않도록 하기 위해 생략될 것이라는 것을 유의하여야 한다.
도 1은 전형적인 온칩 네트워크의 통신 연결구조를 설명하기 위해 제시된 도면이다. 온칩 네트워크(300)는 온칩 통신 구조의 요구에 부응하여 컴퓨터 네트워크 기술을 온칩에서 응용한 것이다. 도 1에서 복수의 라우팅 스위치들로 구성되는 온칩 네트워크 구조는 스타(Star), 2D 메쉬(Mesh), 하이퍼큐브(Hypercube), 트리(Tree), 토러스(Torus) 등의 타입들이 있다. 다양한 타입들 중 하나가 응용분야의 데이터 트래픽에 따라 적절히 선택될 수 있다. 시스템 설계 시 여러 응용 분야들에서 요구되는 대역폭(bandwidth), 대기시간(latency), QoS(Quality of service) 등을 보장하기 위해서는 다양한 설정이 지원되는 온칩 네트워크 구조가 선호된다. 또한, 확장성(scalability), 유연성(flexibility), 및 성능 향상의 지원 능력도 온칩 네트워크 구조 타입들의 선택에 대한 중요한 팩터가 될 수 있다.
스타형(또는 타입)의 온칩 네트워크는 응용 설계의 지역적 통신 특성을 반영하여 효율적인 통신을 수행할 수 있고 특화된 토폴로지에 맞게 설계될 수 있으며, 각각의 통신 요구에 적합한 대역폭에서 통신 자원을 할당할 수 있다는 특성들을 가지므로 본 분야에서 많이 사용되고 있다.
온칩 네트워크의 통신 프로토콜은 크게 써깃 스위칭 네트워크(Cicuit Switching Network)와 패킷 스위칭 네트워크(Packet Switching Network)로 구분될 수 있다. 써깃 스위칭 네트워크는 통신 양 단말 간에 통신 경로 상의 통신 링크를 배타적으로 확보하여 놓고 통신하는 방식이며, 패킷 스위칭 네트워크는 통신 데이터를 패킷 형식으로 만들어서 여러 통신 주체들 간에 공유되고 있는 네트워크를 통하여 전송하는 방식이다.
대용량 SoC(System-on-Chip) 설계에 적합한 패킷 스위칭 네트워크기반의 스타 온칩 네트워크에서는 통신 자원의 독점 없이 여러 통신 요구들이 네트워크를 공유할 수 있어 전체적으로는 네트워크의 효율성이 높아지나, 시스템의 성능에 큰 영향을 미치는 특정 통신 요구의 통신 품질 즉 QoS(Quality of Service)를 보장할 수 없어 시스템 성능에 악영향을 미칠 수 있다.
이에 비하여 써깃 스위칭 네트워크의 경우에는 양 단말 간에 통신이 확보된 통신 경로를 통하여 이루어지기 때문에 네트워크가 제공하는 최대의 대역폭(Bandwidth)로 통신이 가능하며 최소의 통신 지연으로 통신이 수행될 수 있다. 그러나 통신 경로상의 통신 자원들이 양 단말 간에만 배타적으로 사용되므로 전체적으로 통신 자원(리소스)의 효율성이 저하될 수 있다.
전형적인 온칩 네트워크 구조는 상술한 두 통신 프로토콜 중에서 하나만을 지원할 수 있도록 설계되었으며 또한 네트워크의 효율성과 QoS 중 어느 하나에 치중하여 설계되었다. 그러므로 최적의 온칩 네트워크 구조의 설계가 어려운 실정이다.
도 2는 전형적인 스타형 온칩 네트워크 구조의 블록도이다. 도 2를 참조하면, 마스터 IP(100)와 슬레이브 IP(200)간에 연결될 수 있는 온칩 네트워크 장치(300)는 마스터 네트워크 인터페이스(Master Network Interface:310), 슬레이브 네트워크 인터페이스(Slave Network Interface: 320), 패킷의 라우팅을 담당하는 제1,2 크로스바 스위치들(Crossbar Switches: 330,340) 을 포함할 수 있다.
마스터 네트워크 인터페이스(MNI:310)와 슬레이브 네트워크 인터페이스(SNI:320)는 네트워크 인터페이스 모듈로서 기능한다. 네트워크 인터페이스 모듈은 IP(Intellectuaral Property)코어(마스터 IP 또는 슬레이브 IP)로부터 인가되는 제어 신호와 데이터를 패킷화한 패킷을 대응되는 크로스바 스위치들로 전송하거나 크로스바 스위치들로부터 받은 패킷을 분석하여 IP 코어에 전달하는 역할을 수행한다.
마스터 네트워크 인터페이스(310)는 프로세서, DMA(Direct Memory Access) 등일 수 있는 마스터 IP(100)에 연결되는 네트워크 인터페이스로서 네트워크에 통신 트랜잭션을 요구할 수 있는 기능을 가진다. 한편, 슬레이브 네트워크 인터페이스(320)는 메모리 등일 수 있는 슬레이브 IP(200)에 연결되는 인터페이스로서 마스터 IP(100)로부터의 통신 요구에 응답하여 대응되는 서비스를 제공하는 역할을 수행한다. 상기 제1,2 크로스바 스위치들(330,340)은 패킷들을 라우팅한다. 즉, 제1,2 크로스바 스위치들(330,340)은 입력 포트들을 통해 들어온 패킷들을 패킷 헤더 내에 저장된 목적지 주소에 따라 적절한 출력 포트로 연결할 수 있다.
도 3은 도 2중 크로스바 스위치를 개념적으로 설명하기 위해 제시된 도면이다. 도 3에서는 제1,2 크로스바 스위치들(330,340)중 하나만이 도시된다. 크로스바 스위치는 FIFO(First In First Out)기능의 입력 버퍼들(30-1~30-n), 각 출력 포트를 제어하는 스케쥴러(scheduler:50), 및 크로스바 패브릭(crossbar fabric:40)를 포함할 수 있다.
입력 버퍼(예 30-1)에 패킷이 도착하면 크로스바 스위치는 패킷에 포함되어 있는 헤더를 분석하여 패킷이 가리키는 목적지 정보를 추출한다. 크로스바 스위치는 목적지 정보를 이용하여 배선 테이블로부터 현 스위치의 출력 포트 번호를 찾는다. 이에 따라 입력 버퍼(30-1)에서 대응되는 출력 포트를 제어하는 스케쥴러(50)로 리퀘스트(request)가 전송된다. 스케쥴러(50)는 출력 링크를 사용하고자 하는 여러 리퀘스트들 중에서 정해진 우선 순위에 따라 하나를 선택한다. 그리고 스케쥴러(50)는 해당 입력 포트에서 해당 출력 포트로 통신 경로가 연결되도록 크로스바 패브릭(40)에 적절한 제어 신호를 보낸 후, 선택된 입력 포트에 허가(grant)신호를 보낸다. 허가 신호를 받은 입력 포트에 대응되는 입력 버퍼(30-1)는 크로스바 패브릭(40)내에 설정된 통신 경로를 통하여 패킷을 전송한다.
DMA(Direct Memory Access)를 통한 대량의 연속적인 데이터 전송 요구 또는 프로세서 연산 과정에서 캐시 미스(miss)가 발생될 수 있다. 그러한 캐시 미스 상황하에서의 캐시 메모리와 메인 메모리 사이의 데이터 통신과 같이 일정시간 동안 대량의 데이터를 빠른 시간 내에 전송해야 하는 경우가 있다.
패킷 스위칭 네트워크 모드에서는 송신측에서 각 데이터가 패킷화 되어야 하고 패킷화된 패킷은 크로스바 스위치의 스케쥴러에 의해 스케쥴링된다. 그리고 수신측에서 다시 패킷을 파싱하여 필요한 데이터를 추출하는 일련의 과정이 필요하게 된다. 이러한 패킷 스위칭 네트워크 모드에서의 데이터 통신 스위칭 네트워킹은 상대적으로 과정이 복잡하고 통신 지연이 유발될 여지가 있다.
한편, 써킷 스위칭 네트워크 모드에서는 확보된 통신 경로를 통하여 패킷화 및 스케쥴링으로 인한 지연 없이 필요한 정보만이 최소한으로 보내지므로 단일 통신 요구에 대해서는 매우 효율적이다. 그러나 이러한 통신 요구가 항상 있는 것은 아니므로 배타적으로 확보된 통신 경로는 사용하지 않는 시간 동안에는 통신 자원을 낭비하는 것으로 된다.
따라서, 이하에서 후술되는 바와 같이, 본 발명의 실시 예에서는 필요한 경우에만 데이터 통신 스위칭 네트워킹을 써킷 스위칭 방식(예를 들어 네트워크 모드)으로 수행하고, 그 외의 경우에는 데이터 통신 스위칭 네트워킹을 패킷 스위칭 방식(네트워크 모드)으로 수행할 수 있는 온칩 네트워크 장치의 동작방법이 마련된다.
본 발명의 실시 예에 따라, 온칩 네트워크 장치의 동작방법은, 온칩 네트워크 장치에 의해, 패킷 스위칭 네트워크 모드에서 데이터 통신 스위칭 네트워킹을 수행하고, 특정 통신 경로에서 써킷 스위칭 인에이블 신호가 수신될 때, 상기 온칩 네트워크 장치에 의해, 상기 패킷 스위칭 네트워크 모드와는 네트워크 프로토콜이 다른 써킷 스위칭 네트워크 모드로 데이터 통신 스위칭 네트워킹을 일시적으로 수행한다. 또한, 상기 동작 방법은 상기 써킷 스위칭 네트워크 모드에서의 데이터 통신 스위칭 네트워킹이 종료될 때, 상기 온칩 네트워크 장치에 의해 스위칭 네트워크 모드를 상기 패킷 스위칭 네트워크 모드로 다시 전환하는 것을 포함한다.
도 4는 본 발명의 실시 예에 따른 패킷의 형식을 보여주는 도면이다. 도 4를 참조하면, 패킷(40)의 형식(포맷)은 패킷 헤더(41-1)와 복수의 페이로드들(41-2~41-n)로 이루어져 있다. 즉, 패킷(40)의 내부 구성은 패킷 헤더(41-1)에 들어 있는 헤더 필드, 페이로드 1(41-2)에 들어 있는 주소 필드, 페이로드 2(41-3) 내지 페이로드 n(41-n)에 각기 들어 있는 데이터 필드를 포함할 수 있다. 헤더 필드는 패킷의 라우팅 정보, 패킷의 종류(Read/Write), 패킷의 크기 등의 정보가 포함된다. 상기 주소 필드는 패킷의 목적지 주소가 포함되어 있으며 크기는 32비트 일 수 있다. 상기 데이터 필드는 복수의 페이로드들로 이루어지며 32비트의 크기가 기본 단위로 될 수 있다. n개의 데이터가 페이로드를 통해 전송될 수 있다. 데이터 필드의 크기는 헤더 필드에 나타나 있다. 각각의 패킷은 한 클럭에 보낼 수 있는 크기(통신 링크의 폭)만큼씩 나뉘어 전송될 수 있다. 온칩 네트워크 장치에서 IP 코어들 간의 통신은 도 4에서와 같은 패킷의 형식으로 이루어질 수 있다. 본 발명의 실시 예에서 온칩 네트워크는 패킷 스위칭 네트워크(Packet Switching Network)모드를 기본적으로 지원한다.
도 5는 본 발명의 실시 예에 따라 프로토콜 전환 가능한 온칩 네트워크 구조에 사용되는 플로우 제어 신호들의 예시도이다. 도 5를 참조하면, 소스(110)와 타겟(210)간의 플로우 제어 신호들이 보여진다. 소스(110)와 타겟(210)간의 플로우 제어 신호들은 온칩 네트워크 장치를 구성하는 마스터 네트워크 인터페이스, 슬레이브 네트워크 인터페이스, 또는 크로스바 스위치들에서 제공되는 것일 수 있다. 예를 들어, 마스터 네트워크 인터페이스(310)가 상기 소스(110)가 될 경우에 상기 슬레이브 네트워크 인터페이스(320)나 크로스바 스위치(340)가 상기 타겟(210)이 될 수 있다.
소스(110)와 타겟(210)간의 플로우 제어 신호들로서, 스트로브(strobe) 신호와 홀드(hold )신호는 핸드 쉐이킹(hand-shaking)을 위한 신호들이다. 먼저, strobe 신호는 소스(110)의 출력 신호로서 '1'인 경우 현재 데이터 버스 신호에 있는 값이 유효함을 의미한다. hold 신호는 타겟(210)의 출력 신호로서 '1'인 경우 타겟(210)이 데이터를 받을 준비가 되어 있지 않음을 의미한다. 예를 들어, strobe = '1'이고 hold = '0'일 때 데이터는 소스(110)에서 타겟(210)으로 정상적으로 전송된다. hold 신호가 항상 '0'인 경우 최대 성능의 전송이 수행된다.
상기 Strobe/hold 와 같은 hand-shaking 신호 이외에도 패킷의 시작과 끝을 알려주는 head/tail 신호가 있다. 헤드(Head) 신호는 현재 데이터 버스를 통하여 전송되는 정보가 새로운 패킷의 시작임을 알리는 신호이고, 테일(tail) 신호는 패킷의 끝임을 알리는 신호이다.
크로스바 스위치 내의 제어 회로는 단순히 head/tail 신호에 따라 새로운 패킷의 스케쥴링 및 라우팅을 수행하게 되는데, head 신호가 '1'일 때 라우팅을 수행하고, tail 신호가 '1'일 때 스케쥴링을 수행한다. 이 신호들을 이용하면 데이터 링크의 크기를 쉽게 변환할 수 있어서 설계의 유연성이 매우 높아진다. 또한, 크로스바 스위치 내의 제어 회로는 패킷과 링크 사이즈를 고려할 필요가 없어 간단한 구성으로 된다.
cse 신호는 써킷 스위칭 인에이블(Circuit Switching Enable) 신호를 가리키며, 써킷 스위칭 경로를 설정하는 신호이다. cse 신호가 '1'이 되면 써킷 스위칭 경로가 설정되고 또한 유지된다. 본 발명의 실시 예에서 상기 cse 신호가 '1'인 경우에 활성화 상태이고, 상기 cse 신호가 '0'인 경우에 비활성화 상태이다.
도 6은 본 발명의 실시 예에 따른 크로스바 스위치의 구성 블록도이다. 도 6의 크로스바 스위치는 도 2의 제1 크로스바 스위치(330) 혹은 제2 크로스바 스위치(340)에 대응될 수 있다. 도 6을 참조하면, 각기 대응되는 입출력 포트들에 연결된 입출력 버퍼들(예를 들어 입력버퍼 0, 출력버퍼 0), 입출력 버퍼들간의 연결을 제어하는 라우터들(예를 들어 라우터 0,1) 및 배선 테이블들, 및 각각의 입력 버퍼로부터 출력 버퍼로의 연결 요구를 제어하고 선택하는 스케쥴러들(SC1~SC3)을 포함할 수 있다.
입력 버퍼(예를 들어 입력버퍼 0)에 패킷이 도착하면 크로스바 스위치 내의 제어회로(미도시)는 상기 패킷의 헤더를 분석하여 목적지 노드 번호를 알아낸다. 또한 제어회로는 알아낸 목적지 노드 번호를 이용하여 배선 테이블로부터 현 스위치에서 목적지 노드로 연결된 출력 포트의 포트 번호를 알아낸다. 그리고 제어회로는 해당 출력 포트(예 출력포트 0)를 제어하는 스케쥴러(예 SC1)로 리퀘스트(request)신호를 보낸다. 스케쥴러(예 SC1)는 여러 리퀘스트 신호들 중에서 정해진 우선 순위에 따라 하나를 선택하고, 선택된 입력 포트(예를 들어 입력 포트 0)에 허가(grant)신호를 보낸다. 또한, 스케쥴러(예 SC1)는 상기 선택된 입력 포트(입력 포트 0)에서 출력 포트(출력 포트 0)으로 통신 경로가 연결되도록 크로스바 패브릭(crossbar fabric)이 구현된 멀티플렉싱(이하 mux) 회로(S7)에 적절한 선택(Selection)신호를 보낸다. 따라서, 허가 신호를 받은 입력 포트의 입력 버퍼(예를 들어 입력버퍼 0)는 상기 멀티플렉싱 회로(S7)를 통하여 해당 출력 포트의 출력 버퍼(예를 들어 출력 버퍼 0)로 패킷을 전송할 수 있게 된다. 각각의 스케쥴러가 입력을 선택하는 방식은 라운드 로빈(Round-robin), 선입선출(Oldest-first :FIFO)), 및 패킷 우선(Packet Priority)과 같은 선택 방식들 중 하나일 수 있다.
본 발명의 실시 예에서는 정적 소스 라우팅 알고리즘을 지원한다. 따라서, 온칩 네트워크 설계 단계에서 각 네트워크 인터페이스들 및 크로스바 스위치들 간의 경로가 미리 결정된다. 또한, 미리 결정된 경로는 도 6 내의 각 배선 테이블에 저장될 수 있다. 크로스바 스위치의 제어회로는 라우팅을 수행하기 위해 패킷의 헤더에 포함된 타겟 네트워크 인터페이스의 노드 번호를 이용하여 해당 배선 테이블 내에서 출력 포트 번호를 추출할 수 있다.
cse 신호가 활성화되어 써킷 스위칭 네트워크 모드에서의 동작이 수행되는 경우에 크로스바 스위치 내의 스케쥴러(예를 들어 도 6의 SC1)는 도 7과 같은 스케쥴링 신호 생성에 따라 써킷 스위칭 경로를 유지한다.
도 7은 본 발명의 실시 예에 따른 스케쥴링 신호 생성 회로도이다. 도 7을 참조하면, 스케쥴링 신호 생성 회로(70)는 AND 게이트(AND)와 상기 cse 신호를 인버팅하는 인버터(IN1)를 포함한다.
따라서, 스케쥴링 리퀘스트 신호와 테일(tail)신호가 '1'로 인가되더라도 상기 cse 신호가 '1'로 인가되는 경우에 상기 AND 게이트(AND)는 스케쥴링 디세이블 신호를 출력한다. 따라서, 도 7의 스케쥴러(SCi)는 새로운 통신 경로를 설정하기 위한 스케쥴링을 하지 않고 기존의 경로를 유지하여 써킷 스위칭 경로가 보장되도록 한다.
도 8은 본 발명의 실시 예에 따른 써킷 스위칭 전송 방법의 예시도이다. 도 8을 참조하면, MN1(310)와 SNI(320)간에 패킷이 써킷 스위칭 네트워크 모드로 전송되는 것이 예시적으로 나타나 있다. 패킷은 헤더, 어드레스, 및 복수의 페이로드들로 이루어진 데이터로 구성될 수 있다.
이 경우에 도 5를 통해 설명된 바와 같이 소스와 타겟간의 플로우 제어 신호들로서 헤더 신호, 테일 신호, 및 써킷 스위칭 인에이블 신호(cse)의 파형 및 전송 동작 타이밍이 도 8에서와 같이 나타난다. 시간 축 상에서 도시된 시점 t0보다 t9가 빠르므로, 시점 t9에서 하이 펄스의 헤드 신호와 하이 레벨로 천이되는 써킷 스위칭 인에이블 신호가 인가되면 패킷은 써킷 스위칭 네트워크 모드로 전송된다. 써킷 스위칭 네트워크 모드에서의 전송 종료는 시점 t0 이후에 하이 펄스의 테일 신호와 로우 레벨로 천이되는 써킷 스위칭 인에이블 신호가 인가될 때 이루어진다.
결국, 도 6의 크로스바 스위치 내의 라우터와 스케쥴러는 입력 포트로 인가되는 head 신호/ tail 신호에 따라 스케쥴링 및 라우팅을 수행한다. 입력 버퍼(예를 들어 입력버퍼 0)에서 현재 처리 중인 패킷의 head 신호가 '1'일 때 라우터(예를 들어 라우터 0)가 라우팅을 수행한다. 출력 버퍼(예를 들어 출력버퍼 0)에 전달된 패킷의 tail 신호가 '1'일 때 해당 출력 포트(예를 들어 출력 포트 0)의 스케쥴러(SC1)가 새로운 입력 포트를 선택하기 위한 스케쥴링을 수행한다.
도 9는 본 발명의 실시 예에 따른 배선 테이블 구조도이다. 도 9를 참조하면, 배선 테이블은 정상모드 테이블과 써킷 스위칭 모드 테이블로 구성된다.
상기 cse 신호가 '0'에서 '1'로 바뀌는 순간 크로스바 스위치 내의 라우터가 현재의 패킷에서 목적지 노드번호를 찾아 배선 테이블을 통해 패킷의 목적지인 출력 포트를 알아낸다. 해당 출력 포트에서 현재 전송 중인 패킷의 전송이 종료될 때 써킷 스위칭 네트워크 모드에서의 패킷 전송을 위한 통신 경로가 최우선적으로 그 출력 포트로 연결되는 스위치로 설정된다. 또한, 다음 단계의 크로스바 스위치로 cse 신호를 전송하는 과정이 반복됨에 의해 최종 목적지까지의 써킷 스위칭 경로가 설정될 수 있다.
상기 cse 신호가 '0'인 경우(비활성화 상태)에는 상기 정상모드 테이블이 참조되고 패킷 스위칭 네트워크 모드에서 패킷 전송이 도 10에서 같이 수행된다. 한편, cse 신호가 '1'인 경우에 써킷 스위칭 경로 설정에 의한 우회 통신 경로가 도 11에서와 같이 형성된다. 도 10은 본 발명의 실시 예에 따라 패킷 스위칭 네트워크 모드에서의 통신 경로를 보여주는 도면이고, 또한 도 11은 본 발명의 실시 예에 따라 써킷 스위칭 경로 설정에 의한 우회 통신 경로를 보여주는 도면이다.
먼저, 도 10을 참조하면, 스위치(SW0)와 스위치(SW1)는 패킷 스위칭 경로를 형성하여 MNI0(310-1)와 SNI0(320-1)사이의 스위칭을 수행한다. 또한, 스위치(SW0)와 스위치(SW1)는 또 다른 패킷 스위칭 경로를 형성하여 MNI1(310-2)와 SNI1(320-2)사이의 스위칭을 수행한다.
도 10과 같은 경로 형성 상태에서 스위치들(SW0 및 SW1)의 cse 핀(미도시)에 '1'이 인가되면 MNI0(310-1)와 SNI0(320-1)사이에 써킷 스위칭 경로(CSP)가 도 11에서와 같이 설정된다. 이와 같은 경로 전환은 도 9를 통해 이미 설명되었다. 써킷 스위칭 경로(CSP) 즉 써킷 스위칭 네트워크 모드로 데이터 통신 스위칭 네트워킹이 전환되는 경우에 MNI0(310-1)와 SNI0(320-1)사이에 배타적으로 형성된 써킷 스위칭 경로(CSP)를 제외한 타 배선 경로는 도 9의 배선 테이블 내의 써킷 스위칭 모드 테이블에 설정된 우회 경로로 전환된다. 예를 들어 MNI1(310-2)와 SNI1(320-2)사이에는 도 11과 같이 우회 경로(DPT)가 형성된다. 결국, MNI1(310-2)와 SNI1(320-2)사이의 경로는 패킷 스위칭 모드에서 형성된 경로이므로 상기 써킷 스위칭 경로(CSP)를 통과하지 않도록 우회 경로(DPT)로 전환된다. 이와 같이 온칩 네트워크 설계자는 설계 시에 도 11에서와 같은 우회 경로를 미리 설정할 수 있다. 비록 실시 예에서 우회 경로가 미리 설정되는 것으로 되어 있지만 전환 알고리즘에 의해 이벤트 발생시에 즉각적으로 설정될 수 있다는 것은 당업자에게 이해될 것이다.
써킷 스위칭 모드에서 전송되는 패킷의 형식은 패킷 스위칭 모드의 경우와는 달리 최소한의 제어 정보만이 포함된다. 따라서 상대적으로 간단한 형식을 갖는 패킷이므로 패킷의 생성 및 해석(또는 분석)도 상대적으로 간단하다.
도 12는 본 발명의 실시 예에 따른 마스터 네트워크 인터페이스의 구성 블록도이고, 도 13은 본 발명의 실시 예에 따른 슬레이브 네트워크 인터페이스의 구성 블록도이다.
먼저, 도 12를 참조하면, 마스터 네트워크 인터페이스(310)는 입출력 버퍼들, 선택기들(se1~se4), 패킷 생성부(312), 및 패킷 해석부(314)를 포함할 수 있다. 상기 선택기들(se1~se2)의 선택 제어신호는 마스터 IP(100)에서 주어지는 써킷 스위칭 인에이블 신호(cse)이다. 한편, 상기 선택기들(se3~se4)의 선택 제어신호는 역방향 크로스바 스위치(330)를 통해 제공되는 상기 cse 신호이다.
마스터 네트워크 인터페이스(310)로 상기 cse 신호가 인가되면 스위칭 모드는 패킷 스위칭 모드에서 써킷 스위칭 모드로 전환되어, 패킷 생성부(312)나 패킷 해석부(314)는 패킷을 생성하거나 해석하지 않는다. 예를 들어 입력버퍼를 통해 들어온 패킷은 선택기(se1)의 출력단(1)을 통해 선택기(se2)의 입력단(1)로 제공되므로 패킷 생성부(312)의 입력 패킷에 대한 패킷 생성과정이 생략된다. 또한, 역방향 네트워크 크로스바 스위치(330)에 연결된 입력버퍼를 통해 들어온 패킷은 선택기(se4)의 출력단(1)을 통해 선택기(se3)의 입력단(1)으로 제공되므로 패킷 해석부(314)의 입력 패킷에 대한 패킷 해석과정이 생략된다. 이와 같이, 써킷 스위칭 전송 모드로 전환되면 기존의 패킷 스위칭 모드에서의 패킷 생성/분석 과정을 거침이 없이 간단한 제어정보만을 갖는 패킷이 그대로 고속으로 전달된다.
도 13을 참조하면, 슬레이브 네트워크 인터페이스(320)는 입출력 버퍼들, 선택기들(se1~se4), 패킷 생성부(322), 및 패킷 해석부(324)를 포함할 수 있다. 상기 선택기들(se1~se4)의 선택 제어신호는 정방향 네트워크 크로스바 스위치(340)에서 주어지는 상기 cse 신호일 수 있다.
도 12와 유사하게, 슬레이브 네트워크 인터페이스(320)로 상기 cse 신호가 인가되면 스위칭 모드는 패킷 스위칭 모드에서 써킷 스위칭 모드로 전환되어, 패킷 생성부(322)나 패킷 해석부(324)는 패킷을 생성하거나 해석하지 않는다. 예를 들어 슬레이브 IP(200)에 연결된 입력버퍼를 통해 들어온 패킷은 선택기(se4)의 출력단(1)을 통해 선택기(se3)의 입력단(1)로 제공되므로 패킷 생성부(322)의 패킷 생성과정이 생략된다. 또한, 정방향 네트워크 크로스바 스위치(340)에 연결된 입력버퍼를 통해 들어온 패킷은 선택기(se1)의 출력단(1)을 통해 선택기(se2)의 입력단(1)으로 제공되므로 패킷 해석부(324)의 입력 패킷에 대한 패킷 해석과정이 생략된다. 이와 같이, 슬레이브 네트워크 인터페이스(320)의 경우에도 써킷 스위칭 전송 모드로 전송모드가 전환되면 기존의 패킷 스위칭 모드에서의 패킷 생성/분석 과정을 거침이 없이 간단한 제어정보만을 갖는 패킷이 그대로 신속하게 전달된다.
한편, 복수의 마스터 네트워크 인터페이스들, 복수의 슬레이브 네트워크 인터페이스들, 및 복수의 크로스바 스위치들 모두에 써킷 스위칭 모드로 전환을 위한 선택기나 회로 모듈을 설치할 경우에 하드웨어 비용이 증가될 수 있다. 그러므로 온칩 네트워크의 설계 단계에서 써킷 스위칭 모드로의 전환이 필요한 마스터와 슬레이브 인터이스 및 이들 경로 상의 크로스바 스위치들을 미리 선택적으로 결정할 수도 있다. 또한, 크로스바 스위치의 경우에도 하드웨어 비용을 최소화 또는 줄이기 위해 특정 입력/출력 포트 및 이에 연관된 라우터/스케쥴러를 선택적으로 지정할 수 있다.
상술한 바와 같이, 전체적인 네트워크의 효율성을 위하여 패킷 스위칭 네트워크 모드가 기본적인 통신 모드로 결정된다. 시스템의 성능에 영향을 미치는 대량의 데이터 전송 요구가 있는 경우에 패킷 스위칭 네트워크 모드는 써깃 스위칭 네트워크 모드로 전환된다. 따라서 패킷화 및 스케쥴링으로 인한 오버헤드가 최소화 또는 줄어들고 최대 전송 속도로의 패킷 전송이 실현될 수 있다. 그러므로 통신 QoS(Quality of Service)가 보장되고, 또한 전체적으로도 효율적인 통신이 가능한 고성능 온칩 네트워크가 구현된다.
100: 마스터 IP
200: 슬레이브 IP
310: 마스터 네트워크 인터페이스
320: 슬레이브 네트워크 인터페이스
330: 제1 크로스바 스위치
340: 제2 크로스바 스위치

Claims (11)

  1. 온칩 네트워크 장치에 의해, 제1 스위칭 네트워크 모드에서 데이터 통신 스위칭 네트워킹을 수행하고;
    특정 통신 경로에서 경로 스위칭 요구가 존재할 때, 상기 온칩 네트워크 장치에 의해, 상기 제1 스위칭 네트워크 모드와는 다른 제2 스위칭 네트워크 모드로 데이터 통신 스위칭 네트워킹을 일시적으로 수행하고;
    상기 제2 스위칭 네트워크 모드에서의 데이터 통신 스위칭 네트워킹이 종료된 경우에, 상기 온칩 네트워크 장치에 의해 스위칭 네트워크 모드를 상기 제1 스위칭 네트워크 모드로 다시 전환하는 것을 포함하는 온칩 네트워크 장치의 동작방법.
  2. 제1항에 있어서, 상기 제1 스위칭 네트워크 모드는 패킷 스위칭 네트워크 모드인 온칩 네트워크 장치의 동작방법.
  3. 제2항에 있어서, 상기 제2 스위칭 네트워크 모드는 써킷 스위칭 네트워크 모드인 온칩 네트워크 장치의 동작방법.
  4. 제1항에 있어서, 상기 경로 스위칭 요구는 써킷 스위칭 인에이블 신호의 활성화에 의해 구현되는 온칩 네트워크 장치의 동작방법.
  5. 제1항에 있어서, 상기 온칩 네트워크 장치는 스타형 온칩 네트워크 구조를 가지는 온칩 네트워크 장치의 동작방법.
  6. 제어신호와 데이터를 받아 패킷을 생성 및/또는 인가되는 패킷을 해석하여 전달하는 제1,2 네트워크 인터페이스들;
    상기 제1,2 네트워크 인터페이스들 사이에 연결되어 상기 패킷을 제1방향의 경로로 라우팅하는 제1 크로스바 스위치; 및
    상기 제1,2 네트워크 인터페이스들 사이에 연결되어 상기 패킷을 상기 제1 방향과는 반대인 제2방향의 경로로 라우팅하는 제2 크로스바 스위치를 포함하며,
    상기 제1,2 네트워크 인터페이스들 및 상기 제1,2 크로스바 스위치들은, 써킷 스위칭 인에이블 신호가 비활성화되면 패킷 스위칭 네트워크 모드로 데이터 통신 스위칭 네트워킹을 수행하며,
    상기 써킷 스위칭 인에이블 신호가 활성화되면 상기 패킷 스위칭 네트워크 모드와는 네트워크 프로토콜이 다른 써킷 스위칭 네트워크 모드로 데이터 통신 스위칭 네트워킹을 일시적으로 수행하는 것을 포함하는 온칩 네트워크 장치.
  7. 제6항에 있어서, 상기 제1,2 네트워크 인터페이스들 중 하나가 마스터 네트워크 인터페이스인 경우에 다른 하나는 슬레이브 네트워크 인터페이스인 온칩 네트워크 장치.
  8. 제7항에 있어서, 상기 마스터 네트워크 인터페이스 및 슬레이브 네트워크 인터페이스는 상기 써킷 스위칭 인에이블 신호에 응답하는 모드 전환 선택기를 각기 구비하는 온칩 네트워크 장치.
  9. 제7항에 있어서, 상기 제1,2 크로스바 스위치들은 상기 써킷 스위칭 인에이블 신호에 응답하는 적어도 2 이상의 스케쥴러들을 각기 구비하는 온칩 네트워크 장치.
  10. 온칩 네트워크 장치에 의해, 패킷 스위칭 네트워크 모드에서 데이터 통신 스위칭 네트워킹을 수행하고;
    특정 통신 경로에서 써킷 스위칭 인에이블 신호가 수신될 때, 상기 온칩 네트워크 장치에 의해, 상기 패킷 스위칭 네트워크 모드와는 네트워크 프로토콜이 다른 써킷 스위칭 네트워크 모드로 데이터 통신 스위칭 네트워킹을 일시적으로 수행하고;
    상기 써킷 스위칭 네트워크 모드에서의 데이터 통신 스위칭 네트워킹이 종료될 때, 상기 온칩 네트워크 장치에 의해 스위칭 네트워크 모드를 상기 패킷 스위칭 네트워크 모드로 다시 전환하는 것을 포함하는 온칩 네트워크 장치의 동작방법.
  11. 제10항에 있어서, 상기 특정 통신 경로가 상기 써킷 스위칭 네트워크 모드로 전환된 경우에 상기 특정 통신 경로를 통과하지 않는 우회 경로를 통해 상기 패킷 스위칭 네트워크 모드로 데이터 통신 스위칭 네트워킹을 수행하는 것을 포함하는 온칩 네트워크 장치의 동작방법.
KR1020160040350A 2016-04-01 2016-04-01 듀얼 스위칭 네트워크 모드들에서 네트워킹 가능한 온칩 네트워크 장치 및 그것의 동작 방법 KR102497804B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160040350A KR102497804B1 (ko) 2016-04-01 2016-04-01 듀얼 스위칭 네트워크 모드들에서 네트워킹 가능한 온칩 네트워크 장치 및 그것의 동작 방법
US15/462,638 US10091136B2 (en) 2016-04-01 2017-03-17 On-chip network device capable of networking in dual switching network modes and operation method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160040350A KR102497804B1 (ko) 2016-04-01 2016-04-01 듀얼 스위칭 네트워크 모드들에서 네트워킹 가능한 온칩 네트워크 장치 및 그것의 동작 방법

Publications (2)

Publication Number Publication Date
KR20170112775A true KR20170112775A (ko) 2017-10-12
KR102497804B1 KR102497804B1 (ko) 2023-02-10

Family

ID=59959990

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160040350A KR102497804B1 (ko) 2016-04-01 2016-04-01 듀얼 스위칭 네트워크 모드들에서 네트워킹 가능한 온칩 네트워크 장치 및 그것의 동작 방법

Country Status (2)

Country Link
US (1) US10091136B2 (ko)
KR (1) KR102497804B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019191431A1 (en) 2018-03-30 2019-10-03 Provino Technologies, Inc. PROTOCOL LEVEL CONTROL FOR SYSTEM ON A CHIP (SoC) AGENT RESET AND POWER MANAGEMENT
EP4216062A1 (en) 2018-03-30 2023-07-26 Google LLC Arbitrating portions of transactions over virtual channels associated with an interconnect

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140144642A (ko) * 2013-06-11 2014-12-19 삼성전자주식회사 복수의 통신 서비스를 지원하는 무선통신 방법 및 장치
KR20150102538A (ko) * 2014-02-28 2015-09-07 한국전자통신연구원 시스템 온칩 통신 네트워크

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61214834A (ja) * 1985-03-20 1986-09-24 Fuji Xerox Co Ltd 複合情報伝送方式
US7623524B2 (en) * 2003-12-22 2009-11-24 Intel Corporation Scheduling system utilizing pointer perturbation mechanism to improve efficiency
KR100798302B1 (ko) 2005-12-08 2008-01-28 한국전자통신연구원 버스 및 네트워크의 복합 통신 수단을 갖는 시스템 온칩
KR100839593B1 (ko) 2006-09-29 2008-06-19 한국전자통신연구원 온칩 네트워크의 병렬성을 높이기 위한 슬레이브 네트워크인터페이스 회로 및 그 시스템
US9055517B2 (en) * 2007-02-26 2015-06-09 Blackberry Limited System and method of user-directed dynamic domain selection
US7995562B2 (en) * 2007-02-26 2011-08-09 Research In Motion Limited System and method to trigger a mobile device in different domains based on unsuccessful initialization or handover
EP2227749B1 (en) * 2007-12-06 2014-08-27 Technion Research & Development Foundation Ltd. Bus enhanced network on chip
KR101210273B1 (ko) 2008-12-18 2012-12-10 한국전자통신연구원 온칩 네트워크 토폴로지 합성 방법
FR2951342B1 (fr) 2009-10-13 2017-01-27 Arteris Inc Reseau sur puce a latence nulle
FR2961048B1 (fr) 2010-06-03 2013-04-26 Arteris Inc Reseau sur puce avec caracteristiques de qualite-de-service
KR101769757B1 (ko) * 2013-06-28 2017-08-21 인텔 코포레이션 소스 동기식 회선 교환 네트워크 온 칩(noc)을 위한 방법, 장치 및 시스템
US9489009B2 (en) * 2014-02-20 2016-11-08 Samsung Electronics Co., Ltd. System on chip, bus interface and method of operating the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140144642A (ko) * 2013-06-11 2014-12-19 삼성전자주식회사 복수의 통신 서비스를 지원하는 무선통신 방법 및 장치
KR20150102538A (ko) * 2014-02-28 2015-09-07 한국전자통신연구원 시스템 온칩 통신 네트워크

Also Published As

Publication number Publication date
KR102497804B1 (ko) 2023-02-10
US20170289064A1 (en) 2017-10-05
US10091136B2 (en) 2018-10-02

Similar Documents

Publication Publication Date Title
US8285912B2 (en) Communication infrastructure for a data processing apparatus and a method of operation of such a communication infrastructure
KR100687659B1 (ko) Axi 프로토콜에 따른 락 오퍼레이션을 제어하는네트워크 인터페이스, 상기 네트워크 인터페이스가 포함된패킷 데이터 통신 온칩 인터커넥트 시스템, 및 상기네트워크 인터페이스의 동작 방법
Adriahantenaina et al. SPIN: a scalable, packet switched, on-chip micro-network
KR101699784B1 (ko) 버스 시스템 및 그것의 동작 방법
US20090323540A1 (en) Electronic device, system on chip and method for monitoring data traffic
JP2008546298A (ja) 電子装置及び通信リソース割り当ての方法
CN113114593B (zh) 一种片上网络中双信道路由器及其路由方法
KR102497804B1 (ko) 듀얼 스위칭 네트워크 모드들에서 네트워킹 가능한 온칩 네트워크 장치 및 그것의 동작 방법
KR20170015000A (ko) 온칩 네트워크 및 이의 통신방법
Nambinina et al. Extension of the lisnoc (network-on-chip) with an axi-based network interface
Wang et al. Flexible and efficient QoS provisioning in AXI4-based network-on-chip architecture
EP2499790B1 (en) Integrated circuit arrangement for buffering service requests
Yu et al. Handling scheduling uncertainties through traffic shaping in time-triggered train networks
KR101061187B1 (ko) 버스 시스템 및 그 제어 장치
CN112631985A (zh) 一种链路共享的片上网络
Nguyen et al. Design and implementation of a hybrid switching router for the reconfigurable Network-on-Chip
FallahRad et al. Cirket: A performance efficient hybrid switching mechanism for noc architectures
Jara-Berrocal et al. SCORES: A scalable and parametric streams-based communication architecture for modular reconfigurable systems
EP1187422B1 (en) Method and device for tunable packet arbitration
KR100798302B1 (ko) 버스 및 네트워크의 복합 통신 수단을 갖는 시스템 온칩
Wang et al. Supporting QoS in AXI4 based communication architecture
Hsu et al. Design of a dual-mode noc router integrated with network interface for amba-based ips
Xiao et al. Design of an Enhanced 10Gb/s Ethernet MAC Controller for DCB Offloading on FPGA
Salah et al. Design of a 2d mesh-torus router for network on chip
Wang et al. Dynamic TDM virtual circuit implementation for NoC

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right