KR20170108016A - Tx 하드웨어를 공유하는 저-전력 rx 합성기 - Google Patents

Tx 하드웨어를 공유하는 저-전력 rx 합성기 Download PDF

Info

Publication number
KR20170108016A
KR20170108016A KR1020177020834A KR20177020834A KR20170108016A KR 20170108016 A KR20170108016 A KR 20170108016A KR 1020177020834 A KR1020177020834 A KR 1020177020834A KR 20177020834 A KR20177020834 A KR 20177020834A KR 20170108016 A KR20170108016 A KR 20170108016A
Authority
KR
South Korea
Prior art keywords
afe
operating
communication device
chain
frequency synthesizer
Prior art date
Application number
KR1020177020834A
Other languages
English (en)
Other versions
KR101924629B1 (ko
Inventor
야샤르 라자비
알리레자 칼릴리
무함마드 아드난
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20170108016A publication Critical patent/KR20170108016A/ko
Application granted granted Critical
Publication of KR101924629B1 publication Critical patent/KR101924629B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/403—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/44—Transmit/receive switching
    • H04B1/48—Transmit/receive switching in circuits for connecting transmitter and receiver to a common transmission path, e.g. by energy of transmitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/02—Power saving arrangements
    • H04W52/0209—Power saving arrangements in terminal devices
    • H04W52/0261—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level
    • H04W52/0274—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level by switching on or off the equipment or parts thereof
    • H04W52/028—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level by switching on or off the equipment or parts thereof switching on or off only a part of the equipment circuit blocks
    • Y02B60/50—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Abstract

통신 디바이스를 위한 AFE(analog front-end)는 감소된 풋프린트를 갖는 저-전력 주파수 합성기를 포함한다. AFE는 제 1 주파수 합성기 및 제 2 주파수 합성기를 포함한다. 제 1 주파수 합성기는 AFE의 송신(TX) 체인 및 수신(RX) 체인에 커플링된다. 제 1 주파수 합성기는, 디바이스가 정상 동작 모드에 있을 때 반송파 신호들을 송신 또는 수신하기 위한 제 1 LO(local oscillator) 신호를 생성하기 위한 것이다. 제 2 주파수 합성기는 RX 체인에 커플링되고 TX 체인의 하나 또는 그 초과의 컴포넌트들을 공유한다. 제 2 주파수 합성기는 디바이스가 저-전력 모드에서 동작할 때 반송파 신호들을 수신하기 위한 제 2 LO 신호를 생성하기 위해 하나 또는 그 초과의 공유된 컴포넌트들을 이용하기 위한 것이다. 예를 들어, 하나 또는 그 초과의 공유된 컴포넌트들은 전압 소스 및/또는 하나 또는 그 초과의 인덕터들을 포함할 수 있다.

Description

TX 하드웨어를 공유하는 저-전력 RX 합성기
[0001] 본 실시예들은 일반적으로 주파수 합성기들에 관한 것으로서, 특히, 저전력 주파수 합성기들의 크기를 감소시키기 위한 시스템들 및 방법들에 관한 것이다.
[0002] 주파수 합성기들은 더 낮은 주파수 기준 신호에 기초하여 고주파수 신호들을 생성하는데 사용될 수 있다. 예를 들어, 도 1은 주파수 합성기(100)로서 구성된 종래의 위상 동기 루프(PLL) 회로의 블록도를 도시한다. 합성기(100)는 PFD(phase and frequency detector)(102), 전하 펌프(104), 루프 필터(106), VCO(voltage-controlled oscillator)(108) 및 주파수 분할기(DIV)(110)를 포함한다. 마스터 오실레이터(예컨대, 크리스탈 오실레이터)는 합성기(100)에 의해 기준 클록 신호로서 사용될 입력(X)을 제공할 수 있다. PFD(102)는 "업"(UP) 및 "다운"(DN) 제어 신호들을 생성하기 위해 피드백 신호(FB) 및 기준 신호(X)의 에지들 간의 상대적인 타이밍(예를 들어, 위상차)을 비교한다. 전하 펌프(104)는 신호들(X 및 FB) 간의 위상차에 비례하는 전하(QC)로 UP 및 DN 제어 신호들을 변환한다. 전하(QC)는 루프 필터(106)에 의해 필터링(예를 들면, 통합)되고 VCO(108)에 제어 전압(VC)으로서 제공된다. VCO(108)는 그 후 제어 전압(VC)에 기초한 주파수를 갖는 로컬 오실레이터 신호(LO)를 생성한다. 로컬 오실레이터 신호(LO)는 (예를 들어, LO의 주파수를 X의 주파수로 스케일링하기 위해) 주파수 분할기(110)를 통과하고, 피드백 신호(FB)로서 합성기(100)에 피드백된다.
[0003] 주파수 합성기들은 종종 통신 디바이스들의 아날로그 프론트 엔드(AFE)에서 발견되며 데이터 신호들을 송신 및/또는 수신하는데 사용될 수 있다. 보다 구체적으로, 종래의 주파수 합성기는 AFE의 송신(TX) 체인 및 AFE의 수신(RX) 체인 모두에 커플링될 수 있다. TX 체인을 따라, 로컬 오실레이터 신호(LO)는 발신(outgoing) 데이터 신호를 반송파(carry) 주파수로 상향변환하는데 사용될 수 있다. RX 체인을 따라, 로컬 오실레이터 신호(LO)는 수신된 반송파 신호를, 통신 디바이스에 의한 프로세싱에 적합한 주파수로 하향변환하는데 사용될 수 있다. 현대의 통신 디바이스는, 디바이스가 어떠한 데이터도 송신하지 않고 대응하는 네트워크 및/또는 디바이스와의 연결을 유지하기 위해 브로드캐스트 데이터(예를 들어, DTIM 정보를 포함하는 비콘 프레임들)의 수신만을 주기적으로 가능케 하는 저전력(예를 들면, "수면(sleep)") 모드에 진입할 수 있다.
[0004] 이 요약은 아래의 상세한 설명에서 추가로 설명되는 다양한 개념들을 단순화된 형태로 소개하도록 제공된다. 이 요약은 청구된 청구 대상의 주요 특징들 또는 필수 특징들을 식별하도록 의도되지 않으며 또한 청구된 청구 대상의 범위를 제한하도록 의도되지 않는다.
[0005] 통신 디바이스를 위한 AFE(analog front-end)는 감소된 풋프린트를 갖는 저-전력 주파수 합성기를 포함한다. AFE는 제 1 주파수 합성기 및 제 2 주파수 합성기를 포함한다. 제 1 주파수 합성기는 AFE의 송신(TX) 체인 및 수신(RX) 체인에 커플링된다. 제 1 주파수 합성기는, 디바이스가 정상 동작 모드에서 동작할 때 반송파 신호들을 송신 또는 수신하기 위한 제 1 LO(local oscillator) 신호를 생성하기 위한 것이다. 제 2 주파수 합성기는 RX 체인에 커플링되고 TX 체인의 하나 또는 그 초과의 컴포넌트들을 공유한다. 제 2 주파수 합성기는, 디바이스가 저-전력 모드에서 동작할 때 반송파 신호들을 수신하기 위한 제 2 LO 신호를 생성하기 위해 하나 또는 그 초과의 공유된 컴포넌트들을 이용한다. 일부 실시예들에 대해, 제 2 LO 신호는 하나 또는 그 초과의 DTIM(delivery traffic indication map) 기간들 동안 비콘 프레임들을 수신하기 위해서만 사용될 수 있다.
[0006] AFE의 TX 체인은 인덕터들의 세트에 커플링된 전압 소스에 의해 전력이 공급되는 믹서를 포함할 수 있다. 믹서는, 디바이스가 저-전력 모드에서 동작할 때 비활성화될 수 있다. 일부 실시예들에 대해, 전압 소스 또는 인덕터들의 세트 중 적어도 하나는 제 2 주파수 합성기에 의해 공유될 수 있다. 예를 들어, 제 2 주파수 합성기는, LC(inductor-capacitor) 탱크 회로에서의 오실레이팅 전류에 적어도 부분적으로 기초하여 제 2 LO 신호를 생성하기 위한 VCO(voltage-controlled oscillator)를 포함한다. 일부 실시예들에 대해, LC 탱크 회로의 인덕턴스는 TX 체인의 공유된 인덕터들의 세트에 의해 적어도 부분적으로 제공될 수 있다.
[0007] VCO는 디바이스가 저-전력 모드에서 동작할 때 LC 탱크 회로의 커패시턴스를 제공하고 VCO의 오실레이팅 주파수를 제어하기 위한 커패시터들의 세트를 포함할 수 있다. 또한, VCO는, 디바이스가 정상 동작 모드에서 동작할 때 비활성화될 수 있다. 일부 실시예들에 대해, 커패시터들의 세트는 디바이스가 정상 동작 모드에서 동작할 때 LC 탱크 회로의 중심 주파수를 하향으로 시프트할 수 있다.
[0008] 여전히 추가로, 일부 실시예들에 대해, TX 체인의 공유된 전압 소스는 디바이스의 동작 모드에 적어도 부분적으로 기초하여 복수의 전압들 중 하나를 제공하도록 구성될 수 있다. 예를 들어, 공유된 전압 소스는, 디바이스가 정상 동작 모드에서 동작할 때 믹서의 동작에 적합한 전압을 제공하도록 구성될 수 있다. 대안적으로, 공유된 전압 소스는, 디바이스가 저-전력 모드에서 동작할 때 VCO의 동작에 적합한 전압을 제공하도록 구성될 수 있다.
[0009] 주파수 합성기의 전압 소스 및 인덕터들은 주파수 합성기의 다이 영역의 상당 부분을 차지할 수 있다. 또한, 저-전력 주파수 합성기는 통상적으로, 통신 디바이스가 저-전력 모드에서 동작하는 동안(예를 들어, 어떠한 데이터도 송신되지 않음) 데이터를 수신하기 위해서만 사용된다. 따라서, (예를 들어, 전압 소스 및/또는 하나 또는 그 초과의 인덕터를 포함하는) 하나 또는 그 초과의 컴포넌트들을 AFE의 TX 체인과 공유하도록 저-전력 주파수 합성기를 구성함으로써, 성능을 희생시키지 않으면서 AFE의 다이 크기 또는 풋프린트가 감소될 수 있다.
[0010] 본 실시예들은 예로서 예시되며, 첨부 도면들의 도들에 의해 제한되도록 의도되지 않는다.
[0011] 도 1은 종래의 주파수 합성기의 블록도를 도시한다.
[0012] 도 2는 일부 실시예들에 따른, AFE(analog front-end) 회로의 블록도를 도시한다.
[0013] 도 3은 일부 실시예들에 따른, 듀얼-모드 합성기를 포함하는 AFE 회로의 블록도를 도시한다.
[0014] 도 4는 일부 실시예들에 따른, 믹서로서 또는 주파수 합성기로서 동작 가능한 듀얼-모드 합성기의 보다 상세한 예를 도시한다.
[0015] 도 5는 일부 실시예들이 구현될 수 있는 통신 디바이스의 블록도를 도시한다.
[0016] 도 6은 듀얼-모드 합성기를 포함하는 통신 디바이스를 동작시키는 방법을 도시하는 예시적인 흐름도를 도시한다.
[0017] 도 7은 믹서로서 듀얼-모드 합성기를 동작시키는 방법을 도시하는 예시적인 흐름도를 도시한다.
[0018] 도 8은 주파수 합성기로서 듀얼-모드 합성기를 동작시키는 방법을 도시하는 예시적인 흐름도를 도시한다.
[0019] 유사한 참조 번호들은 도면 도 전반에 걸쳐 대응하는 부분들을 지칭한다.
[0020] 이하의 설명에서, 본 개시의 완전한 이해를 제공하기 위해 특정한 컴포넌트들, 회로들, 및 프로세스들의 예들과 같은 다수의 특정한 세부사항들이 기술된다. 본원에서 이용되는 "커플링된"이란 용어는 직접 연결되거나 또는 하나 또는 그 초과의 개재 컴포넌트들 또는 회로들을 통해 연결된다는 것을 의미한다. 또한, 다음의 설명에서 그리고 설명을 목적으로, 본 실시예들의 완전한 이해를 제공하기 위해 특정 명명법이 기술된다. 그러나 이들 특정 세부사항들이 본 실시예들을 실시하기 위해 요구되지 않을 수 있다는 것이 당업자에게 명백할 것이다. 다른 예들에서, 잘 알려진 회로들 및 디바이스들은 본 개시를 모호하게 하는 것을 방지하기 위해 블록도 형태로 도시될 수 있다. 회로 엘리먼트들 또는 소프트웨어 블록들 사이의 상호연결은 버스들로서 또는 단일 신호 라인들로서 도시될 수 있다. 버스들 각각은 대안적으로 단일 신호 라인일 수 있고, 단일 신호 라인들 각각은 대안적으로 버스들일 수 있고, 단일 라인 또는 버스는 컴포넌트들 간의 통신을 위한 다수의 물리적 또는 논리적 매커니즘 중 임의의 하나 또는 그 초과를 나타낼 수 있다. 본 실시예들은 본원에서 설명된 특정한 예들로 제한되는 것으로서 해석되어선 안 되고, 오히려, 첨부된 청구항들에 의해 정의된 모든 실시예들을 그들의 범위들 내에 포함하도록 해석된다.
[0021] 도 2는 일부 실시예들에 따른, AFE(analog front-end) 회로(200)의 블록도를 도시한다. AFE(200)는 송신(TX) 체인(210), 수신(RX) 체인(220), 주(primary) 합성기(230) 및 저-전력(LP) 합성기(240)를 포함한다. 일부 실시예들에 대해, AFE(200)는 "정상" 동작 모드 또는 "저-전력" 모드에서 동작 가능할 수 있다. 예를 들어, 정상 동작 모드에서, AFE(200)는 발신(TX) 데이터를 송신하고 그리고/또는 착신(RX) 데이터를 수신할 수 있다. 그러나 저-전력 모드에서 동작할 때, AFE(200)는 데이터를 송신하거나 수신하지 않을 수 있다. 오히려, AFE(200)는 연관된 네트워크 및/또는 디바이스와의 연결을 유지하기 위해 연결 정보를 (예를 들면, 비콘 프레임들의 형태로) 수신하기 위해 단지 주기적으로 웨이크 업(wake up)할 수 있다. 예를 들어, IEEE 802.11 규격에 따라, AFE(200)는 단지, 몇 개의 TBTT(target beacon transmission time) 간격들마다 액세스 포인트로부터 DTIM(delivery traffic indication map) 정보를 수신하기 위해서만 웨이크 업할 수 있다.
[0022] TX 체인(210)은 DAC(digital-to-analog converter)(212), TX 필터(214), 믹서(216) 및 DA(driver amplifier)(218)를 포함한다. TX 체인(210)은 일반적으로 다른 디바이스(도시되지 않음)로 발신(TX) 데이터를 송신하기 위해 사용된다. TX 데이터는 기저대역 프로세서(간략화를 위해 도시되지 않음)에 의해 AFE(200)에 제공될 수 있다. 예를 들어, DAC(212)는 TX 데이터를 아날로그 데이터 신호로 변환하며, 이 아날로그 데이터 신호는 추가로 TX 필터(214)를 통과한다. 데이터 신호는 그 후 믹서(216)에 의해 반송파 주파수로 상향변환된다. 보다 구체적으로, 믹서(216)는 발신 데이터 신호를, 주 합성기(230)에 의해 생성된 로컬 오실레이터(LO) 신호와 믹싱하여 고주파수 변조된 반송파 신호를 생성한다. 반송파 신호는 DA(218)에 의해 증폭되고 그 후 TX 신호로서 출력된다.
[0023] RX 체인(220)은 ADC(analog-to-digital converter)(222), RX 필터(224), 믹서(226) 및 LNA(low-noise amplifier)(228)을 포함한다. RX 체인(220)은 (예를 들어, 다른 디바이스로부터) 착신(RX) 데이터를 수신하기 위해 사용된다. 예를 들어, LNA(228)는 수신된 반송파 신호(RX 신호)를 증폭하고 RX 신호를 믹서(226)로 포워딩한다. 믹서(226)는 RX 신호를, AFE(200)에 의한 프로세싱에 적합한 주파수로 하향변환한다. 보다 구체적으로, 믹서(226)는 RX 신호를, 주 합성기 또는 LP 합성기(240)에 의해 제공된 LO 신호와 믹싱하여 더 낮은 주파수 데이터 신호를 생성한다. 데이터 신호는 그 후 RX 필터(224)에 의해 필터링되고 ADC(222)를 통해 RX 데이터의 디지털 비트스트림으로 변환된다. RX 데이터는 그 후 기저대역 프로세서(간략화를 위해 도시되지 않음)에 제공될 수 있다.
[0024] 위에서 설명된 바와 같이, AFE(200)는 정상 동작 모드 또는 저-전력 모드에서 동작 가능할 수 있다. 정상 동작 모드 동안, AFE(200)는 반송파 신호들을 송신(예를 들어, 상향 변환) 및 수신(예를 들어, 하향 변환)하기 위해 사용될 수 있는 LO 신호를 생성하기 위해 주 합성기(230)에 의존한다. LP 합성기(240)는 주 합성기(230)보다 낮은 주파수에서 동작할 수 있고, 이에 따라 주 합성기(230)보다 적은 전력을 소비할 수 있다. 따라서, LP 합성기(240)는 AFE(200)가 저-전력 모드에서 동작할 때 주 합성기(230) 대신에 사용될 수 있다.
[0025] 일부 실시예들에 대해, LP 합성기(240)는 회로(201)를 TX 체인(210)과 공유할 수 있다. 예를 들어, AFE(200)가 저-전력 모드에서 동작할 때, TX 체인(210)의 컴포넌트들은, (예를 들어, 어떠한 발신 데이터도 기저(underlying) 통신 디바이스에 의해 송신되지 않기 때문에) 일반적으로 비활성이다. 따라서, LP 합성기(240)는, AFE가 저전력 모드에 있을 때 LO 신호를 생성하기 위해 TX 체인(210)의 하나 또는 그 초과의 "미사용" 컴포넌트들(예를 들어, 데이터의 송신을 위해 현재 사용되고 있지 않은 회로)을 레버리지(leverage)할 수 있다. 일부 실시예들에 대해, 공유 회로(201)는 믹서(216)와 DA(218) 사이에 TX 체인(210)을 따라 제공된 하나 또는 그 초과의 인덕터들 및/또는 전압 소스를 포함할 수 있다. TX 체인(210)과 LP 합성기(240) 사이의 공유 회로는, AFE(200)가 기저 통신 디바이스에서 더 적은 다이 공간을 차지하고 그리고/또는 더 작은 풋프린트를 갖도록 허용한다.
[0026] 도 3은 일부 실시예들에 따라, 듀얼-모드 합성기를 포함하는 AFE(300)의 블록도를 도시한다. AFE(300)는 TX 체인(310), RX 체인(320) 및 주 합성기(330)를 포함한다. TX 체인(310)은 DAC(312), TX 필터(314), 듀얼-모드 합성기(316) 및 DA(318)를 포함한다. RX 체인(320)은 ADC(322), RX 필터(324), 믹서(326) 및 LNA(328)를 포함한다. 예시적인 실시예들에 대해, RX 체인(320)은 도 2에 관련하여 위에서 설명된 RX 체인(220)과 실질적으로 유사할 수 있고 실질적으로 RX 체인(220)과 동일한 기능을 수행할 수 있다.
[0027] 듀얼-모드 합성기(316)는 예를 들어, 모드 선택 신호(LP_En)에 대한 응답으로, AFE(300)의 동작 모드에 의존하여 믹서 또는 주파수 합성기 중 어느 하나로서 동작 가능할 수 있다. 예를 들어, AFE(300)가 정상 동작 모드에 있을 때 LP_En이 디어서트(deassert)되어, 듀얼-모드 합성기(316)가 믹서 또는 상향변환기로서 동작하게 할 수 있다. 한편, AFE(300)가 저-전력 모드에서 동작할 때 LP_En가 어서트되어, 듀얼-모드 합성기(316)가 저-전력 주파수 합성기로서 동작하게 할 수 있다. 일부 실시예들에 대해, 믹서 동작을 수행하기 위해 듀얼-모드 합성기(316)에 의해 사용되는 회로 중 적어도 일부는 주파수 합성기 동작을 수행할 때에도 사용된다. 예를 들어, 이러한 회로는 전압 소스 및/또는 하나 또는 그 초과의 인덕터들을 포함할 수 있다.
[0028] 정상 동작 모드 동안, TX 데이터는 TX 체인(310)을 통해 (예를 들어, 예컨대, 간략화를 위해 도시되지 않은 안테나를 사용하는 다른 디바이스에) 송신될 수 있다. 예를 들어, DAC(312)는 TX 데이터를 아날로그 데이터 신호로 변환하며, 이 아날로그 데이터 신호는 TX 필터(314)를 통해 필터링된다. 이 시간 동안, 듀얼-모드 합성기(316)는 믹서로서 동작하도록 구성될 수 있다. 따라서, 듀얼-모드 합성기(316)는 발신 데이터 신호를 주 합성기(330)에 의해 생성된 LO 신호와 믹싱하여 상향변환된 반송파 신호를 생성한다. 반송파 신호는 DA(318)에 의해 증폭되고 그 후 TX 신호로서 출력된다.
[0029] 저-전력 모드에서 동작할 때, TX 데이터는 TX 체인(310)을 통해 송신되지 않을 수 있다. 따라서, 듀얼-모드 합성기(316)는 대응하는 네트워크 및/또는 디바이스에 대한 연결을 유지하기 위해 (예를 들어, 비콘 프레임들에서 제공되는) 연결 정보를 수신하도록 저-전력 주파수 합성기로서 동작하게 구성될 수 있다. 예를 들어, LNA(328)는 수신된 RX 신호(예컨대, 비콘 프레임)를 증폭하고 RX 신호를 믹서(326)에 포워딩한다. 믹서(326)는 RX 신호를 듀얼-모드 합성기(316)에 의해 제공된 LO 신호와 믹싱하여 하향변환된 데이터 신호를 생성한다. 데이터 신호는 그 후 RX 필터(324)에 의해 필터링되고 ADC(322)를 통해 RX 데이터의 디지털 비트스트림으로 변환된다.
[0030] 도 4는 일부 실시예들에 따라, 믹서로서 또는 주파수 합성기로서 동작 가능한 듀얼-모드 합성기(400)의 보다 상세한 예를 도시한다. 듀얼-모드 합성기(400)는 믹서 회로(410), VCO 회로(420) 및 공유 회로(430)의 세트를 포함한다. 간략화를 위해 도시되지는 않았지만, 듀얼-모드 합성기(400)는 (예를 들어, 도 1에 도시된 바와 같은) 주파수 합성기로서 및/또는 믹서로서 동작하기 위한 추가 회로를 포함할 수 있다.
[0031] 공유 회로(430)는 LDO(low-dropout regulator)(432) 및 인덕터들(L1 및 L2)의 세트를 포함한다. LDO(432)는 트랜지스터(402)를 통해 전압 소스(VDD)에 커플링된 차동 증폭기(401)를 포함한다. 보다 구체적으로, LDO(432)는 기준 전압(VREF)에 대한 응답으로 출력 전압(VREG)을 유지한다. 예를 들어, 출력 전압(VREG)과 기준 전압(VREF) 사이의 차이가 임계치를 초과하여 증가하면, 증폭기(401)는 원하는 전압 레벨로 출력 전압(VREG)을 유지하도록 트랜지스터(402)의 게이트 전압을 변경한다.
[0032] 일부 실시예들에 대해, 공유 회로(430)는 선택된 동작 모드에 의존하여 믹서 회로(410) 또는 VCO 회로(420) 중 어느 하나에 의해 선택적으로 이용될 수 있다. 예를 들어, 믹서 회로(410)는 발신 데이터 신호들을 반송파 주파수로 상향변환하기 위해 정상 동작 모드 동안 공유 회로(430)를 사용할 수 있다. 한편, VCO 회로(420)는 저-전력 모드에서 동작할 때, 수신된 반송파 신호들을 하향 변환하기 위해 사용되는 LO 신호를 생성하기 위해 공유 회로(430)를 사용할 수 있다.
[0033] 정상 동작 모드 동안, 듀얼-모드 합성기(400)는 믹서로서 기능한다. 따라서, LDO(432)는 믹서 회로(410)에 전력을 공급하도록 구성될 수 있다. 일부 실시예들에 대해, LDO(432)는 믹서 회로(410)의 동작에 적합한 출력 전압(VREG)(예를 들어, VDD)을 생성하도록 바이어싱될 수 있다. 출력 전압(VREG)은 인덕터들(L1 및 L2)을 통해 믹서 회로(410)에 공급된다. 일부 실시예들에 대해, VCO 회로(420)는 듀얼-모드 합성기(400)가 믹서로서 동작할 때 비활성화될 수 있다. 예를 들어, VCO 회로(420)는 LP_En 신호를 (예를 들어, 로직 로우(low)로) 디어서트하고, 이에 따라 트랜지스터(403)를 턴 오프시킴으로써 비활성화될 수 있다.
[0034] 저-전력 모드에서 동작할 때, 듀얼-모드 합성기(400)는 주파수 합성기로서 기능한다. 따라서, LDO(432)는 VCO 회로(420)에 전력을 공급하도록 구성될 수 있다. VCO 회로(420)는 LP_En 신호를 (예를 들어, 로직 하이(high)로) 어서트하고, 이에 따라 트랜지스터(403)를 턴 온시킴으로써 활성화될 수 있다. 일부 실시예들에 대해, LDO(432)는 VCO 회로(420)의 동작에 적합한 출력 전압(VREG)(예를 들어, < VDD)을 생성하도록 바이어싱될 수 있다. 출력 전압(VREG)은 인덕터들(L1 및 L2)을 통해 VCO 회로(420)에 공급된다. 일부 실시예들에 대해, 믹서 회로(410)는 듀얼-모드 합성기(400)가 주파수 합성기로서 동작할 때 비활성화될 수 있다. 예를 들어, 믹서 회로(410)는 그의 트랜지스터들 각각의 게이트 및 소스 전압들을 접지 전위로 풀링(pulling)함으로써 비활성화될 수 있다.
[0035] VCO 회로(420)는 오실레이팅 신호(예를 들어, LO 신호)를 생성하기 위해 인덕터들(L1 및 L2)과 함께 사용될 수 있는 커패시터들의 뱅크(422)를 포함한다. 예를 들어, 커패시터들의 뱅크(422) 및 인덕터들(L1 및 L2)은 집합적으로 LC 탱크를 형성할 수 있다. 보다 구체적으로, LC 탱크의 커패시턴스는 커패시터 뱅크(422)의 커패시턴스에 기초할 수 있고, LC 탱크의 인덕턴스는 인덕터들(L1 및 L2)의 인덕턴스에 기초할 수 있다. 추가로, 일부 실시예들에 대해, 커패시터들의 뱅크(422)는 LC 탱크의 오실레이션 주파수를 제어하는데 사용될 수 있다. 예를 들어, 다수의 커패시터들은, 원하는 주파수로 오실레이팅하도록 LC 탱크에 대한 적절한 커패시턴스를 제공하기 위해 커패시터 뱅크(422)에 스위칭 가능하게 커플링되거나 이로부터 디커플링될 수 있다. 예를 들어, 다수의 스위치들(SW1-SWn)은 공유 회로(430)의 노드들(N1 및 N2) 사이의 대응하는 수의 커패시터 쌍들(CA1/CB1 내지 CAn/CBn)을 선택적으로 커플링하는데 사용될 수 있다. 스위치들(SW1 내지 SWn)은 예를 들어, 제어 전압(VC)(도 1을 또한 참조)에 의해 생성될 수 있는 대응하는 수의 제어 신호들(간략화를 위해 도시되지 않음)에 의해 제어될 수 있다. 듀얼-모드 합성기(400)가 믹서로서 동작할 때, LC 탱크의 중심 주파수는 (예를 들어, 커패시터들을 선택적으로 커플링 및/또는 디커플링함으로써) 커패시터 뱅크(422)를 이용하여 하향으로 시프트될 수 있다.
[0036] 위에서 설명된 바와 같이, 공유 회로(430)는 정상 동작 모드 동안 믹서 회로(410)에 전력을 공급하는데 사용될 수 있고, 저-전력 모드에서 동작할 때 VCO 회로(420)에 전력을 공급하고 LC 탱크의 적어도 일부를 제공하는데 사용될 수 있다. 또한, LDO(432) 및 인덕터들(L1 및 L2)은 통상적으로 큰 다이 영역을 차지한다. 따라서, 정상 동작 모드 및 저-전력 모드 둘 다 동안 공유 회로(430)를 사용하는 것은, 듀얼-모드 합성기(400)가 구현되는 대응하는 AFE의 풋프린트 및/또는 전체 크기를 감소시킬 수 있다.
[0037] 도 5는 일부 실시예들이 구현될 수 있는 통신 디바이스(500)의 블록도를 도시한다. 통신 디바이스(500)는 AFE(510), 프로세서(520) 및 메모리(530)를 포함한다. 일부 실시예들에 대해, AFE(510)는 (예를 들어, 도 2에 관하여 위에서 설명된 AFE(200)와 같이) AFE(510)의 TX 체인과 회로를 공유하는 저-전력 주파수 합성기를 포함할 수 있다. 대안적으로, AFE(510)는 (예를 들어, 도 3에 관하여 위에서 설명된 AFE(300)와 같이) 믹서로서 또는 저-전력 주파수 합성기로서 동작 가능한 듀얼-모드 합성기를 포함할 수 있다. 본원에서의 논의를 위해, AFE(510)는 프로세서(520)에 커플링된 것으로서 도 5에서 도시된다. 실제 실시예들에 대해, AFE(510), 프로세서(520) 및/또는 메모리(530)는 하나 또는 그 초과의 버스들(간략화를 위해 도시되지 않음)을 사용하여 함께 연결될 수 있다.
[0038] 메모리(530)는 다음의 소프트웨어 모듈들을 저장할 수 있는 비-일시적 컴퓨터-판독 가능 매체(예를 들어, EPROM, EEPROM, 플래시 메모리, 하드 드라이브 등과 같은 하나 또는 그 초과의 비휘발성 메모리 엘리먼트들)를 포함할 수 있다 :
· 정상 동작 모드 또는 저-전력 모드에서 통신 디바이스(500)를 동작시키는 위한 모드 선택 모듈(532);
· 선택된 동작 모드에 적어도 부분적으로 기초하여 AFE(510)의 믹싱/상향변환 동작을 제어하기 위한 상향변환기(UPC) 제어 모듈(534); 및
· 선택된 동작 모드에 적어도 부분적으로 기초하여 AFE(510)의 주파수 합성 동작을 제어하기 위한 저-전력 합성기(LPS) 제어 모듈(536).
각각의 소프트웨어 모듈은 프로세서(520)에 의해 실행될 때, 통신 디바이스(500)(특히, AFE(510))로 하여금 대응하는 기능들을 수행하게 하는 명령들을 포함한다. 메모리(530)의 비-일시적인 컴퓨터-판독 가능 매체는 이에 따라, 도 6 내지 도 8에 관하여 아래에서 설명되는 동작들 중 일부 또는 전부를 수행하기 위한 명령들을 포함한다.
[0039] AFE(510) 및 메모리(530)에 커플링된 것으로서 도 5의 예에 도시된 프로세서(520)는 통신 디바이스(500)에(예를 들어, 메모리(530) 내에) 저장된 하나 또는 그 초과의 소프트웨어 프로그램들의 명령들 또는 스크립트들을 실행할 수 있는 임의의 적합한 하나 또는 그 초과의 프로세서들일 수 있다. 예를 들어, 프로세서(520)는 정상 동작 모드 또는 저-전력 모드에서 통신 디바이스(500)를 동작시키는 위해 모드 선택 모듈(532)을 실행할 수 있다. 프로세서(520)는 또한, 동작 모드에 적어도 부분적으로 기초하여 AFE(510)의 믹싱/상향변환 동작을 제어하기 위해 UPC 제어 모듈(534)을 실행할 수 있다. 여전히 추가로, 프로세서(520)는 선택된 동작 모드에 적어도 부분적으로 기초하여 AFE(510)의 주파수 합성 동작을 제어하기 위해 LPS 제어 모듈(536)을 실행할 수 있다.
[0040] 도 6은 듀얼-모드 합성기를 포함하는 통신 디바이스를 동작시키는 방법(600)을 도시하는 예시적인 흐름도를 도시한다. 예를 들어, 도 5를 참조하면, 방법(600)은 통신 디바이스(500)의 프로세서(520)에 의해 구현될 수 있다. 프로세서(520)는 우선, 디바이스(500)의 동작 모드를 검출하도록 모드 선택 모듈(532)을 실행할 수 있다(610). 예를 들어, 프로세서(520)는 디바이스(500)가 정상 동작 모드에 있는지 또는 저-전력 모드에 있는지를 결정할 수 있다.
[0041] 디바이스(500)가 정상 동작 모드에 있다면(620), 프로세서(520)는 AFE(510)의 상향변환 동작을 인에이블할 수 있다(630). 위에서 설명된 바와 같이, 통신 디바이스(500)는 정상 동작 모드 동안 반송파 신호들을 송신(예를 들어, TX 체인을 통해) 및/또는 수신(예를 들어, RX 체인을 통해)하도록 구성될 수 있다. 따라서, 프로세서(520)는, UPC 제어 모듈(534)을 실행하면, 디바이스(500)가 정상 동작 모드에 있을 때, AFE(510)가 발신 데이터 신호들을 상향변환하는 것을 가능케 할 수 있다. 또한, 프로세서(520)에 의해 실행되는 모드 선택 모듈(532)은 믹싱/상향변환 동작에 사용될 LO 신호를 생성하도록 AFE(510)의 주 합성기를 활성화할 수 있다.
[0042] 디바이스(500)가 저-전력 모드에서 동작하면(620), 프로세서(520)는 AFE(510)의 주파수 합성 동작을 인에이블할 수 있다(640). 위에서 설명된 바와 같이, 통신 디바이스(500)는 저-전력 모드에서 동작할 때 (예를 들어, RX 체인을 통해) 연결 정보(예를 들어, DTIM 정보를 포함하는 비콘 프레임들)만을 수신하도록 구성될 수 있다. 따라서, 프로세서(520)는, LPS 제어 모듈(536)을 실행하면, AFE(510)가 상향 변환 동작을 수행하는데 사용되는 회로 중 적어도 일부를 사용함으로써 LO 신호를 생성하는 것을 가능케 할 수 있다. 또한, 프로세서(520)에 의해 실행되는 모드 선택 모듈(532)은 AFE(510)의 주 합성기를 비활성화할 수 있다.
[0043] 도 7은 믹서로서 듀얼-모드 합성기를 동작시키는 방법(700)을 도시하는 예시적인 흐름도를 도시한다. 예를 들어, 도 5를 참조하면, 방법(700)은 도 4에 도시된 듀얼-모드 합성기(400)와 같은 듀얼-모드 합성기를 포함하는 AFE(510)에 관하여 프로세서(520)에 의해 수행될 수 있다. 일부 실시예들에 대해, 방법(700)은 UPC 제어 모듈(534)을 실행하면, 프로세서(520)에 의해 수행될 수 있다.
[0044] 프로세서(520)는 우선, 듀얼-모드 합성기의 VCO 회로를 비활성화한다(710). 예를 들어, 프로세서(520)는 LP_En 신호를 디어서트할 수 있으며, 이는 트랜지스터(403)를 턴 오프하고 VCO 회로(420)를 유효하게 비활성화한다. 프로세서(520)는 그 후, LDO(432)의 출력 전압(VREG)을 믹서 동작에 적합한 전압 레벨로 세팅한다(720). 예를 들어, 프로세서(520)는 출력 전압(VREG)을, VDD에 상당히 가까운 전압 레벨로 상승시키도록 기준 전압(VREF)을 조정할 수 있다. 일부 실시예들에 대해, 프로세서(520)는 LC 탱크의 중심 주파수를 하향으로 시프트하도록 LC 탱크의 커패시턴스를 조정할 수 있다(730). 예를 들어, 프로세서(520)는 예를 들어, (예를 들어, 커패시터 뱅크(422) 및 인덕터들(L1 및 L2)에 의해 형성된) LC 탱크의 주파수를 감소시키기 위해, 커패시터 뱅크(422)로부터 하나 또는 그 초과의 커패시터들을 선택적으로 디커플링(또는 커플링)하도록 커패시터 뱅크(422) 내의 스위치들(SW1-SWn) 중 하나 또는 그 초과를 활성화할 수 있다. 마지막으로, 프로세서(520)는 듀얼-모드 합성기의 믹서 회로를 활성화할 수 있다(740). 예를 들어, 프로세서(520)는 입력들로서 (예를 들어, 주 합성기에 의해 생성된) LO 신호 및 발신 데이터 신호를 믹서 회로(410)에 제공할 수 있다.
[0045] 도 8은 주파수 합성기로서 듀얼-모드 합성기를 동작시키는 방법(800)을 도시하는 예시적인 흐름도를 도시한다. 예를 들어, 도 5를 참조하면, 방법(800)은 도 4에 도시된 듀얼-모드 합성기(400)와 같은 듀얼-모드 합성기를 포함하는 AFE(510)에 관하여 프로세서(520)에 의해 수행될 수 있다. 일부 실시예들에 대해, 방법(800)은 UPC 제어 모듈(534)을 실행하면, 프로세서(520)에 의해 수행될 수 있다.
[0046] 프로세서(520)는 우선, 듀얼-모드 합성기의 믹서 회로를 비활성화한다(810). 예를 들어, 프로세서(520)는 믹서 회로(410) 내의 트랜지스터들 각각의 게이트 및 소스 전압들을 접지 전위로 풀링할 수 있다. 프로세서(520)는 그 후, LDO(432)의 출력 전압(VREG)을 주파수 합성기 동작에 적합한 전압 레벨로 세팅한다(820). 예를 들어, 프로세서(520)는 출력 전압(VREG)을, VDD 미만의 원하는 전압 레벨로 낮추도록 기준 전압(VREF)을 조정할 수 있다. 일부 실시예들에 대해, 프로세서(520)는 VCO 회로(420)가 원하는 주파수로 오실레이팅하는 것을 가능케 하도록 LC 탱크의 커패시턴스를 조정할 수 있다(830). 예를 들어, 프로세서(520)는 (예를 들어, 커패시터 뱅크(422) 및 인덕터들(L1 및 L2)에 의해 형성된) LC 탱크의 주파수를 원하는 주파수로 증가시키기 위해, 커패시터 뱅크(422)에 하나 또는 그 초과의 커패시터 쌍들을 선택적으로 커플링(또는 디커플링)하도록 커패시터 뱅크(422) 내의 스위치들(SW1-SWn) 중 하나 또는 그 초과를 활성화할 수 있다. 마지막으로, 프로세서(520)는 듀얼-모드 합성기의 VCO 회로(420)를 활성화할 수 있다(840). 예를 들어, 프로세서(520)는 LP_En 신호를 어서트할 수 있으며, 이는 트랜지스터(403)를 턴 온하고 VCO 회로(420)를 유효하게 활성화한다.
[0047] 위의 명세서에서, 본 실시예들은 그의 특정한 예시적인 실시예를 참조하여 설명되었다. 그러나 첨부된 청구항들에 기술된 본 개시의 광범위한 범위로부터 벗어남 없이, 다양한 수정들 및 변경들이 이루어질 수 있다는 것이 명백할 것이다. 명세서 및 도면들은 이에 따라, 제한적인 의미보단, 예시적인 의미로 간주될 것이다. 예를 들어, 도 6 내지 도 8의 흐름도들에서 도시된 방법 단계들은 임의의 적합한 순서들로 수행될 수 있고 그리고/또는 다수의 단계들이 단일 단계에서 결합될 수 있고 그리고/또는 일부 단계들이 생략될 수 있다.

Claims (30)

  1. 통신 디바이스에 대한 AFE(analog front-end)로서,
    상기 AFE의 송신(TX) 체인 및 수신(RX) 체인에 커플링된 제 1 주파수 합성기 ― 상기 제 1 주파수 합성기는, 상기 디바이스가 정상 동작 모드에 있을 때 반송파 신호들을 송신 또는 수신하기 위한 제 1 LO(local oscillator) 신호를 생성하기 위한 것임 ― ; 및
    상기 RX 체인에 커플링되고 상기 TX 체인의 하나 또는 그 초과의 컴포넌트들을 공유하는 제 2 주파수 합성기를 포함하고,
    상기 제 2 주파수 합성기는, 상기 디바이스가 저-전력 모드에서 동작할 때 반송파 신호들을 수신하기 위한 제 2 LO 신호를 생성하기 위해 하나 또는 그 초과의 공유된 컴포넌트들을 이용하기 위한 것인,
    통신 디바이스에 대한 AFE.
  2. 제 1 항에 있어서,
    상기 제 2 LO 신호는 하나 또는 그 초과의 DTIM(delivery traffic indication map) 기간들 동안 비콘 프레임들을 수신하기 위해서만 사용되는,
    통신 디바이스에 대한 AFE.
  3. 제 1 항에 있어서,
    상기 TX 체인은 인덕터들의 세트에 커플링된 전압 소스에 의해 전력이 공급되는 믹서(mixer)를 포함하고,
    상기 믹서는, 상기 디바이스가 상기 저-전력 모드에서 동작할 때 비활성화되는,
    통신 디바이스에 대한 AFE.
  4. 제 3 항에 있어서,
    상기 전압 소스 또는 상기 인덕터들의 세트 중 적어도 하나는 상기 제 2 주파수 합성기에 의해 공유되는,
    통신 디바이스에 대한 AFE.
  5. 제 4 항에 있어서,
    상기 제 2 주파수 합성기는,
    LC(inductor-capacitor) 탱크 회로에서의 오실레이팅 전류에 적어도 부분적으로 기초하여 상기 제 2 LO 신호를 생성하기 위한 VCO(voltage-controlled oscillator)를 포함하고,
    상기 VCO는, 상기 디바이스가 상기 정상 동작 모드에서 동작할 때 비활성화되는,
    통신 디바이스에 대한 AFE.
  6. 제 5 항에 있어서,
    상기 LC 탱크 회로의 인덕턴스는 공유된 인덕터들의 세트에 의해 적어도 부분적으로 제공되는,
    통신 디바이스에 대한 AFE.
  7. 제 5 항에 있어서,
    상기 VCO는 상기 디바이스가 상기 저-전력 모드에서 동작할 때 상기 LC 탱크 회로의 커패시턴스를 제공하고 상기 VCO의 오실레이팅 주파수를 제어하기 위한 커패시터들의 세트를 포함하는,
    통신 디바이스에 대한 AFE.
  8. 제 7 항에 있어서,
    상기 커패시터들의 세트는 상기 디바이스가 상기 정상 동작 모드에서 동작할 때 상기 LC 탱크 회로의 중심 주파수를 추가로 하향으로 시프트하기 위한 것인,
    통신 디바이스에 대한 AFE.
  9. 제 5 항에 있어서,
    상기 디바이스의 동작 모드에 적어도 부분적으로 기초하여 복수의 전압들 중 하나를 제공하도록 공유된 전압 소스가 구성되는,
    통신 디바이스에 대한 AFE.
  10. 제 9 항에 있어서,
    상기 공유된 전압 소스는 상기 디바이스가 상기 정상 동작 모드에서 동작할 때, 상기 믹서의 동작을 위한 제 1 전압을 제공하도록 구성되고, 상기 공유된 전압 소스는 상기 디바이스가 상기 저-전력 모드에서 동작할 때 상기 VCO를 동작시키기 위한 제 2 전압을 제공하도록 구성되는,
    통신 디바이스에 대한 AFE.
  11. 통신 디바이스에 대한 AFE(analog front-end)를 동작시키는 방법으로서,
    상기 디바이스가 정상 동작 모드에서 동작할 때, 상기 AFE의 제 1 주파수 합성기를 활성화하는 단계 ― 상기 제 1 주파수 합성기는 상기 AFE의 송신(TX) 체인 및 수신(RX) 체인에 커플링됨 ― ; 및
    상기 디바이스가 저-전력 모드에서 동작할 때, 상기 AFE의 제 2 주파수 합성기를 활성화하는 단계를 포함하고,
    상기 제 2 주파수 합성기는 상기 저-전력 모드 동안 상기 RX 체인을 통해 수신된 반송파 신호들을 프로세싱하기 위해 LO(local oscillator) 신호를 생성하도록 상기 TX 체인의 하나 또는 그 초과의 컴포넌트들을 이용하는,
    통신 디바이스에 대한 AFE(analog front-end)를 동작시키는 방법.
  12. 제 11 항에 있어서,
    상기 제 2 주파수 합성기는 하나 또는 그 초과의 DTIM(delivery traffic indication map) 기간들 동안 비콘 프레임들을 수신하기 위해서만 사용되는,
    통신 디바이스에 대한 AFE(analog front-end)를 동작시키는 방법.
  13. 제 11 항에 있어서,
    상기 디바이스가 상기 저-전력 모드에서 동작할 때, 상기 TX 체인에 제공된 믹서를 비활성화하는 단계를 더 포함하고,
    상기 믹서는 인덕터들의 세트에 커플링된 전압 소스에 의해 전력이 공급되는,
    통신 디바이스에 대한 AFE(analog front-end)를 동작시키는 방법.
  14. 제 13 항에 있어서,
    상기 전압 소스 또는 상기 인덕터들의 세트 중 적어도 하나는 상기 제 2 주파수 합성기 및 상기 TX 체인에 의해 공유되는,
    통신 디바이스에 대한 AFE(analog front-end)를 동작시키는 방법.
  15. 제 14 항에 있어서,
    상기 디바이스가 상기 정상 동작 모드에서 동작할 때, 상기 제 2 주파수 합성기의 VCO(voltage-controlled oscillator)를 비활성화하는 단계를 더 포함하고,
    상기 VCO는 LC(inductor-capacitor) 탱크 회로에서의 오실레이팅 전류에 적어도 부분적으로 기초하여 상기 LO 신호를 생성하는,
    통신 디바이스에 대한 AFE(analog front-end)를 동작시키는 방법.
  16. 제 15 항에 있어서,
    상기 LC 탱크 회로의 인덕턴스는 공유된 인덕터들의 세트에 의해 적어도 부분적으로 제공되는,
    통신 디바이스에 대한 AFE(analog front-end)를 동작시키는 방법.
  17. 제 15 항에 있어서,
    상기 디바이스가 상기 저-전력 모드에서 동작할 때 상기 VCO가 원하는 주파수로 오실레이팅하는 것을 가능케 하도록 상기 LC 탱크 회로의 커패시턴스를 조정하는 단계를 더 포함하는,
    통신 디바이스에 대한 AFE(analog front-end)를 동작시키는 방법.
  18. 제 17 항에 있어서,
    상기 디바이스가 상기 정상 동작 모드에서 동작할 때 상기 LC 탱크 회로의 중심 주파수를 하향으로 시프트하도록 상기 커패시턴스를 조정하는 단계를 더 포함하는,
    통신 디바이스에 대한 AFE(analog front-end)를 동작시키는 방법.
  19. 제 15 항에 있어서,
    상기 디바이스의 동작 모드에 적어도 부분적으로 기초하여 복수의 전압들 중 하나를 제공하도록 공유된 전압 소스가 구성되는,
    통신 디바이스에 대한 AFE(analog front-end)를 동작시키는 방법.
  20. 제 19 항에 있어서,
    상기 디바이스가 상기 정상 동작 모드에서 동작할 때, 상기 믹서의 동작을 위한 제 1 전압을 제공하도록 상기 공유된 전압 소스를 구성하는 단계; 및
    상기 디바이스가 상기 저-전력 모드에서 동작할 때, 상기 VCO의 동작을 위한 제 2 전압을 제공하도록 상기 공유된 전압 소스를 구성하는 단계를 더 포함하는,
    통신 디바이스에 대한 AFE(analog front-end)를 동작시키는 방법.
  21. 통신 디바이스에 대한 AFE(analog front-end)로서,
    상기 디바이스가 정상 동작 모드에서 동작할 때, 상기 AFE의 제 1 주파수 합성기를 활성화하기 위한 수단 ― 상기 제 1 주파수 합성기는 상기 AFE의 송신(TX) 체인 및 수신(RX) 체인에 커플링됨 ― ; 및
    상기 디바이스가 저-전력 모드에서 동작할 때, 상기 AFE의 제 2 주파수 합성기를 활성화하기 위한 수단을 포함하고,
    상기 제 2 주파수 합성기는 상기 저-전력 모드 동안 상기 RX 체인을 통해 수신된 반송파 신호들을 프로세싱하기 위해 LO(local oscillator) 신호를 생성하도록 상기 TX 체인의 하나 또는 그 초과의 컴포넌트들을 이용하는,
    통신 디바이스에 대한 AFE.
  22. 제 21 항에 있어서,
    상기 제 2 주파수 합성기는 하나 또는 그 초과의 DTIM(delivery traffic indication map) 기간들 동안 비콘 프레임들을 수신하기 위해서만 사용되는,
    통신 디바이스에 대한 AFE.
  23. 제 21 항에 있어서,
    상기 디바이스가 상기 저-전력 모드에서 동작할 때, 상기 TX 체인에 제공된 믹서를 비활성화하기 위한 수단을 더 포함하고,
    상기 믹서는 인덕터들의 세트에 커플링된 전압 소스에 의해 전력이 공급되는,
    통신 디바이스에 대한 AFE.
  24. 제 23 항에 있어서,
    상기 전압 소스 또는 상기 인덕터들의 세트 중 적어도 하나는 상기 제 2 주파수 합성기 및 상기 TX 체인에 의해 공유되는,
    통신 디바이스에 대한 AFE.
  25. 제 24 항에 있어서,
    상기 디바이스가 상기 정상 동작 모드에서 동작할 때, 상기 제 2 주파수 합성기의 VCO(voltage-controlled oscillator)를 비활성화하기 위한 수단을 더 포함하고,
    상기 VCO는 LC(inductor-capacitor) 탱크 회로에서의 오실레이팅 전류에 적어도 부분적으로 기초하여 상기 LO 신호를 생성하는,
    통신 디바이스에 대한 AFE.
  26. 제 25 항에 있어서,
    상기 LC 탱크 회로의 인덕턴스는 공유된 인덕터들의 세트에 의해 적어도 부분적으로 제공되는,
    통신 디바이스에 대한 AFE.
  27. 제 25 항에 있어서,
    상기 디바이스가 상기 저-전력 모드에서 동작할 때, 상기 VCO가 원하는 주파수로 오실레이팅하는 것을 가능케 하도록 상기 LC 탱크 회로의 커패시턴스를 조정하기 위한 수단을 더 포함하는,
    통신 디바이스에 대한 AFE.
  28. 제 27 항에 있어서,
    상기 디바이스가 상기 정상 동작 모드에서 동작할 때, 상기 LC 탱크 회로의 중심 주파수를 하향으로 시프트하도록 상기 커패시턴스를 조정하기 위한 수단을 더 포함하는,
    통신 디바이스에 대한 AFE.
  29. 제 25 항에 있어서,
    상기 디바이스의 동작 모드에 적어도 부분적으로 기초하여 복수의 전압들 중 하나를 제공하도록 공유된 전압 소스가 구성되는,
    통신 디바이스에 대한 AFE.
  30. 프로그램 명령들을 포함하는 비-일시적인 컴퓨터-판독 가능 저장 매체로서,
    상기 프로그램 명령들은, 통신 디바이스 내에 제공되는 프로세서에 의해 실행될 때, 상기 디바이스로 하여금,
    상기 디바이스가 정상 동작 모드에서 동작할 때, 상기 디바이스의 AFE(analog front-end)의 제 1 주파수 합성기를 활성화하게 하고 ― 상기 제 1 주파수 합성기는 상기 AFE의 송신(TX) 체인 및 수신(RX) 체인에 커플링됨 ― ; 그리고
    상기 디바이스가 저-전력 모드에서 동작할 때, 상기 AFE의 제 2 주파수 합성기를 활성화하게 하며,
    상기 제 2 주파수 합성기는 상기 저-전력 모드 동안 상기 RX 체인을 통해 수신된 반송파 신호들을 프로세싱하기 위해 LO(local oscillator) 신호를 생성하도록 상기 TX 체인의 하나 또는 그 초과의 컴포넌트들을 이용하는,
    비-일시적인 컴퓨터-판독 가능 저장 매체.
KR1020177020834A 2015-01-28 2015-12-16 Tx 하드웨어를 공유하는 저-전력 rx 합성기 KR101924629B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/607,775 2015-01-28
US14/607,775 US9258021B1 (en) 2015-01-28 2015-01-28 Low-power RX synthesizer sharing TX hardware
PCT/US2015/066202 WO2016122793A1 (en) 2015-01-28 2015-12-16 Low-power rx synthesizer sharing tx hardware

Publications (2)

Publication Number Publication Date
KR20170108016A true KR20170108016A (ko) 2017-09-26
KR101924629B1 KR101924629B1 (ko) 2018-12-03

Family

ID=55073141

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177020834A KR101924629B1 (ko) 2015-01-28 2015-12-16 Tx 하드웨어를 공유하는 저-전력 rx 합성기

Country Status (7)

Country Link
US (1) US9258021B1 (ko)
EP (1) EP3251220B1 (ko)
JP (1) JP6423542B2 (ko)
KR (1) KR101924629B1 (ko)
CN (1) CN107210772B (ko)
BR (1) BR112017016236A2 (ko)
WO (1) WO2016122793A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102618561B1 (ko) 2018-07-16 2023-12-27 삼성전자주식회사 로컬 오실레이터를 포함하는 rf 집적 회로 및 그 동작 방법
JP7265259B2 (ja) 2019-08-01 2023-04-26 ジャパン スチールス グループ株式会社 門形親綱支柱

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7231197B1 (en) 2000-10-27 2007-06-12 Fisher Daniel E Angle rate interferometer and passive ranger
US7263334B2 (en) 2003-10-31 2007-08-28 Nokia Corporation Directional coupler for use in VCO unequal power splitting
CN100417036C (zh) * 2004-04-02 2008-09-03 大唐移动通信设备有限公司 时分双工无线通信系统收发信机
US7835706B2 (en) * 2004-06-30 2010-11-16 Silicon Laboratories, Inc. Local oscillator (LO) port linearization for communication system with ratiometric transmit path architecture
US7266349B2 (en) * 2004-08-06 2007-09-04 Broadcom Corporation Multi-mode crystal oscillator
TWI343713B (en) 2006-11-24 2011-06-11 Realtek Semiconductor Corp Signal processing circuit
US20090042527A1 (en) 2007-06-12 2009-02-12 Hmicro Inc. Dynamic low power receiver
US20080317185A1 (en) * 2007-06-25 2008-12-25 Broadcom Corporation Dual phase locked loop (pll) architecture for multi-mode operation in communication systems
US8023557B2 (en) 2007-12-31 2011-09-20 Silicon Laboratories Inc. Hardware synchronizer for 802.15.4 radio to minimize processing power consumption
US9461688B2 (en) * 2010-03-12 2016-10-04 Sunrise Micro Devices, Inc. Power efficient communications
US20140241335A1 (en) * 2013-02-28 2014-08-28 Qualcomm Incorporated Phase-locked loop using dual loop mode to achieve fast resettling

Also Published As

Publication number Publication date
BR112017016236A2 (pt) 2018-03-27
CN107210772B (zh) 2019-05-31
JP2018509044A (ja) 2018-03-29
WO2016122793A1 (en) 2016-08-04
KR101924629B1 (ko) 2018-12-03
US9258021B1 (en) 2016-02-09
EP3251220B1 (en) 2018-08-01
EP3251220A1 (en) 2017-12-06
CN107210772A (zh) 2017-09-26
JP6423542B2 (ja) 2018-11-14

Similar Documents

Publication Publication Date Title
US8742798B2 (en) Method and apparatus for local oscillation distribution
US9214923B2 (en) Wireless communications system including dual-purpose clock reference for global positioning system and baseband
US8330511B2 (en) PLL charge pump with reduced coupling to bias nodes
US11095216B2 (en) On-chip dual-supply multi-mode CMOS regulators
EP2936691B1 (en) Diversity receiver with shared local oscillator signal in diversity mode
US20140241335A1 (en) Phase-locked loop using dual loop mode to achieve fast resettling
US6215362B1 (en) Phase-locked loop (PLL) for radio-frequency (RF) signals
CN106537784B (zh) 低噪声锁相环
KR20200144396A (ko) 지터 특성 및 동작 전력을 조절하는 클록 생성기, 이를 포함하는 반도체 장치 및 클록 생성기의 동작방법
US20120142283A1 (en) Wireless communication apparatus
KR101924629B1 (ko) Tx 하드웨어를 공유하는 저-전력 rx 합성기
US20130244598A1 (en) Modular frequency divider and mixer configuration
US10419005B2 (en) Phase-locked-loop architecture
US11409313B2 (en) Voltage reference architecture
EP1138119A1 (en) Phase locked loop frequency generating circuit and a receiver using the circuit
US9680478B2 (en) Initializing a ring counter
US11728961B2 (en) Clock generating circuit and wireless communication device including the same
US10698439B1 (en) Efficient clock forwarding scheme
US10461914B2 (en) Triplexer with transmit/receive switch
US11496138B2 (en) Frequency stabilization
KR20040105859A (ko) 전하 펌프 기반 위상 동기 루프에서 전류를 절약하기 위한방법 및 장치
US11336288B1 (en) Charge pump with voltage tracking
US20150229311A1 (en) Oscillator frequency divider with improved phase noise
KR910007020B1 (ko) 저전류 소모형 주파수 합성기
US20140247903A1 (en) Modular frequency divider with switch configuration to reduce parasitic capacitance

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant