KR20170096725A

KR20170096725A - 신호 분석기의 ｗｃｄｍａ 신호 타이밍 오프셋 처리 방법

Info

Publication number: KR20170096725A
Application number: KR1020160018315A
Authority: KR
Inventors: 정진섭; 이주형; 임용훈; 주경환
Original assignee: 주식회사 이노와이어리스
Priority date: 2016-02-17
Filing date: 2016-02-17
Publication date: 2017-08-25
Also published as: KR101811221B1; US20170237597A1; US9960945B2

Abstract

본 발명은 WCDMA 칩 레이트의 2배라는 낮은 샘플링 주파수를 사용하면서도 FFT/IFFT 및 프랙셔널 RRC 필터를 사용하여 EVM 1%(0.1 샘플) 이내의 높은 정확도로 타이밍 오프셋을 추정하여 보상할 수 있도록 한 신호 분석기의 WCDMA 신호 타이밍 오프셋 처리 방법에 관한 것이다.
본 발명의 신호 분석기의 WCDMA 신호 타이밍 오프셋 처리 방법은 적어도 한 프레임 분량의 WCDMA 베이스밴드 샘플 데이터에 대해 정수배 타이밍 오프셋을 추정하는 (a) 단계; 미리 알고 있는 참조 신호를 FFT 연산하여 주파수 영역 신호를 생성한 후에 프랙셔널 타이밍 오프셋 추정 해상도만큼씩 시간 지연된 주파수 영역 신호를 생성하는 (b) 단계; 상기 (b) 단계에서 생성된, 각 시간 지연된 주파수 영역 신호를 IFFT 연산하여 시간 영역 신호로 변환한 후에 상기 정수배 타이밍 오프셋 추정 위치부터의 입력 신호와의 상관도를 계산하는 (c) 단계 및 상기 (c) 단계에서 계산된 상관도가 최대로 되는 지연 시간을 프랙셔널 타이밍 오프셋으로 추정하는 (d) 단계를 포함하여 이루어진다.

Description

신호 분석기의 ＷＣＤＭＡ 신호 타이밍 오프셋 처리 방법{method for processing WCDMA signal timing offset for signal analyzing equipment}

본 발명은 신호 분석기의 WCDMA 신호 타이밍 오프셋 처리 방법에 관한 것으로, 특히 WCDMA 칩 레이트의 2배라는 낮은 샘플링 주파수를 사용하면서도 FFT/IFFT 및 프랙셔널(fractional) RRC 필터를 사용하여 EVM 1%(0.1 샘플) 이내의 높은 정확도로 타이밍 오프셋을 추정하여 보상할 수 있도록 한 WCDMA 신호 타이밍 오프셋 처리 방법에 관한 것이다.

잘 알려진 바와 같이, 3GPP TS.25 기술 표준에 의한 WCDMA(Wideband Code Division Multiple Access)는 3세대 이동통신 시스템 중의 하나로서, Fc=3.84Mcps의 칩레이트를 갖는 비동기식 통신 방식이다.

도 1은 동기 채널(Sync Channel)을 포함한 WCDMA 시스템의 무선 프레임 구조를 설명하기 위한 도이다. 도 1에 도시한 바와 같이, WCDMA 시스템의 무선 프레임 구조에 따르면, 칩은 TTI(Transmission Time Interval, 전송 시간 구간) 내에 전송되고, 각각의 TTI는 1 내지 8개의 무선 프레임(radio frame)으로 이루어져 있다. 각각의 무선 프레임은 10㎳의 지속기간을 가지며, 15개의 슬롯으로 분할된다. 슬롯은 2560개의 칩을 포함한다. 따라서, TTI는 15개 내지 120개의 슬롯을 포함할 수 있다.

한편, 제1 동기 채널(Primary Synchronization Channel)은 256개의 칩으로 이루어진 변조 코드로 구성되는데, 매 슬롯마다 동일 위치에 동일한 변조 코드가 제 1 동기 채널로서 전송된다. 제2 동기 채널(Secondary Synchronization Channel)은 256개의 칩으로 이루어진 변조 코드들이 한 무선 프레임의 슬롯 개수인 15개만큼 합쳐져서 이루어진 코드 시퀀스인바, 제2 동기 채널의 각 변조 코드들은 매 슬롯마다 제1 동기 코드와 병렬로 전송되고, 또한 각 슬롯마다 서로 다르게 구성되어 있다.

전술한 프레임 구조를 갖는 WCDMA 시스템에서는 다음과 같은 3가지 단계에 의해 셀 탐색 및 물리 계층 동기화를 수행하여 하향 WCDMA 신호를 검출한다.

1단계: PSCH에 의해 샘플/칩 바운더리를 동기화하여 슬롯 동기를 획득.

2단계: SSCH에 의해 프레임 동기 및 스크램블링 코드 그룹을 획득.

3단계: CPICH(Common Pilot Channel)에 의해 프랙셔널 샘플/칩 바운더리 동기화, 스크램블링 코드 인덱스 동기화 및 채널 추정.

특히 3단계의 하향 CPICH 신호는 SF/idx = 256/0인 스프레딩 코드가 적용된 경우인데, 이미 어떤 신호가 사용되고 있는지 알고 있으므로 검출이 매우 용이하다. CPICH를 디코딩할 수 있어야 채널 추정이 가능하고, 나머지 DPxCH 신호, 예를 들어 DPDCH(Dedicated Physical Data Channel) 또는 DPCCH(Dedicated Physical Control Channel) 신호의 정확한 검출이 가능하다. 이와 같이 찾아낸 CPICH 신호를 이용하여 원 신호의 주파수 오프셋, 타이밍 오프셋 및 위상 오프셋이 추정 및 보상되고 채널이 추정된다.

WCDMA 방식의 통신 기술은 데이터 레이트보다 아주 높은 칩 레이트의 심볼 변조 방식을 사용하고, 이때 데이터 샘플링 타이밍 오프셋은 칩 레이트보다 현저히 작아야 하기 때문에 복조 성능이 타이밍 오프셋(에러)에 매우 민감한 특성을 가진다.

종래 타이밍 오프셋 추정을 위해서는 오버샘플링을 통한 최대 상관치 탐색 방법이 많이 활용된다. 따라서, 종래 신호 분석기에서 30.72(=3.84*8)㎒의 샘플링 주파수에서 EVM 1%의 조건, 즉 0.1 샘플 이내의 타이밍 동기를 유지하기 위해서는 WCDMA 시스템의 칩 레이트(Fc)인 3.84㎒를 기준으로 할 때 40~80배에 이르는 오버샘플링이 필요한데, 이 과정에서 매우 과도한 자원이 투입되기 때문에 비효율적이다.

선행기술 1: 10-2004-0070693호 공개특허공보(발명의 명칭: 비동기 방식의 차세대 이동 통신 시스템에서의 동기 획득 장치 및 방법) 선행기술 2: 10-2010-0006111호 공개특허공보(발명의 명칭: 이동통신 시스템의 신호 분석 방법) 선행기술 3: 10-2010-0130659호 공개특허공보(발명의 명칭: 이동통신 수신기의 채널 추정을 위한 타임 트래킹 방법 및 장치)

본 발명은 전술한 요구를 만족시키기 위해 안출된 것으로서, WCDMA 칩 레이트의 2배라는 낮은 샘플링 주파수를 사용하면서도 FFT/IFFT 및 프랙셔널 RRC 필터를 사용하여 EVM 1%(0.1 샘플) 이내의 높은 정확도로 타이밍 오프셋을 추정하여 보상할 수 있도록 한 신호 분석기의 WCDMA 신호 타이밍 오프셋 처리 방법을 제공함을 목적으로 한다.

본 발명의 신호 분석기의 WCDMA 신호 타이밍 오프셋 처리 방법은 적어도 한 프레임 분량의 WCDMA 베이스밴드 샘플 데이터에 대해 정수배 타이밍 오프셋을 추정하는 (a) 단계; 미리 알고 있는 참조 신호를 FFT 연산하여 주파수 영역 신호를 생성한 후에 프랙셔널 타이밍 오프셋 추정 해상도만큼씩 시간 지연된 주파수 영역 신호를 생성하는 (b) 단계; 상기 (b) 단계에서 생성된, 각 시간 지연된 주파수 영역 신호를 IFFT 연산하여 시간 영역 신호로 변환한 후에 상기 정수배 타이밍 오프셋 추정 위치부터의 입력 신호와의 상관도를 계산하는 (c) 단계 및 상기 (c) 단계에서 계산된 상관도가 최대로 되는 지연 시간을 프랙셔널 타이밍 오프셋으로 추정하는 (d) 단계를 포함하여 이루어진다.

전술한 구성에서, 상기 주파수 영역 신호는 PSCH r(t)를 FFT 연산하여 얻어진 R(ω)로서,

에 의해 생성되되, N_ft는 FFT의 샘플 수를 나타내는 것을 특징으로 한다.

상기 PSCH r(t)는 WCDMA 칩 레이트의 2배의 샘플링 레이트로 RRC 필터링된 신호인 것을 특징으로 한다.

상기 주파수 영역 신호는 CPICH r(t)를 FFT 연산하여 얻어진 R(ω)로서,

상기 CPICH r(t)는 WCDMA 칩 레이트의 2배의 샘플링 레이트로 RRC 필터링된 신호인 것을 특징으로 한다.

상기 각 시간 지연된 시간 영역 신호는

에 의해 생성되되, r'(t-τ₁^*i)는 r(t-τ₁^*i)의 켤레 복소수이고, N₁은 프랙셔널 타이밍 오프셋 추정 해상도인 것을 특징으로 한다.

상기 상관도는

에 의해 계산되는 것을 특징으로 한다.

상기 추정된 프랙셔널 타이밍 오프셋을 프랙셔널 RRC 필터에 보상 계수로 적용하여 프랙셔널 타이밍 오프셋을 보상하는 (f) 단계를 더 구비한 것을 특징으로 한다.

상기 RRC 필터는

에 의해 수행되되, t = t-τ₁*i_maxc인 것을 특징으로 한다.

본 발명의 신호 분석기의 WCDMA 신호 타이밍 오프셋 처리 방법에 따르면, WCDMA 칩 레이트의 2배라는 낮은 샘플링 주파수를 사용하면서도 FFT/IFFT 및 프랙셔널 RRC 필터를 사용하여 EVM 1%(0.1 샘플) 이내의 높은 정확도로 타이밍 오프셋을 추정하여 보상할 수가 있다.

도 1은 동기 채널(Sync Channel)을 포함한 WCDMA 시스템의 무선 프레임 구조를 설명하기 위한 도.
도 2는 본 발명의 신호 분석기의 WCDMA 신호 타이밍 오프셋 처리 방법을 설명하기 위한 흐름도.
도 3은 본 발명에서 프랙셔널 타이밍 오프셋 추정 해상도 N₁을 128로 하여 구해진 상관도 그래프.

이하에는 첨부한 도면을 참조하여 본 발명의 신호 분석기의 WCDMA 신호 타이밍 오프셋 처리 방법의 바람직한 실시예에 대해 상세하게 설명한다.

먼저, WCDMA 신호를 수신하여 분석하기 위해서는 타이밍 동기, 주파수 동기 및 위상 동기를 확보해야 하고, 특히 30.72㎒의 샘플링 주파수(LTE 신호 분석기와의 호환을 위해 LTE 클록 주파수 사용)에서 0.1 샘플 이내의 타이밍 동기, 1㎐ 이내의 주파수 동기 및 1°이내의 위상 동기를 만족시켜야 한다.

이를 위해 본 발명에서는 단지 WCDMA 시스템의 칩 레이트(Fc)의 2배 정도의 샘플링 레이트(=2*Fc=7.68㎒)를 사용하면서도 FFT/IFFT를 이용해서 빠르게 타이밍 동기를 확보할 수 있는 방안을 제안한다.

본 발명의 신호 분석기의 WCDMA 신호 타이밍 오프셋 처리 방법을 설명하기 위한 흐름도이다.

먼저, 본 발명의 신호 분석기는 WCDMA의 신호를 수신 및 다운 컨버팅하여 아날로그 형태의 베이스밴드 I/Q 신호로 변환하고, 다시 이를 디지털 데이터로 변환, 예를 들어 30.72㎒의 샘플링 레이트 및 16비트 해상도의 I/Q 샘플 데이터로 변환하여 캡처한다. 이하 I/Q 샘플 데이터를 따로 구분하지 않고 설명한다. 이 상태에서 단계 S10에서는 이렇게 캡처된 샘플 데이터에 대해 정합 필터링을 수행하는데, 이 과정에서 RRC(Root Raised Cosine) 필터링을 수행한다.

잘 알려진 바와 같이, RRC 필터링은 디지털 영역에서 스펙트럼 알리아싱(spectrum aliasing) 특성을 활용하여 신호를 복조하는 방식이기 때문에 수신기는 반드시 오버샘플링을 수행해야 하는데, 이때의 최소 오버샘플링 레이트가 2이기 때문에 본 발명에서는 최소 샘플링 레이트를 사용하기 위해 원래의 샘플링 레이트를 4:1로 데시메이션한 후에 RRC 필터링을 수행한다.

이 상태에서 전술한 1단계, 즉 PSC 동기화를 수행하는데, 이 과정에서 타이밍 오프셋 보상 및 주파수 오프셋 보상을 동시에 수행한다. 이를 위해 먼저 단계 S10에서는 주파수 오프셋(F_off)을 0으로 설정하고, 다시 단계 S20에서는 슬롯 단위의 샘플값을 계산한다. 여기에서 PSC 검출을 보다 안정적으로 하기 위해서는 한 무선 프레임 내부의 총 15개의 슬롯 단위의 샘플값을 구한 후에 이들의 평균값을 사용하는 것이 바람직하다.

다음으로, 단계 S30에서는 단계 S20에서 구해진 슬롯 단위 샘플값과 규격에 의해 미리 알고 있는 참조 PSC 샘플(2배의 칩 레이트로 샘플링됨)과의 상관도를 계산하여 최대 상관치(C_max)와 그 위치를 탐색하고, 다시 단계 S40에서는 이렇게 탐색된 최대 상관치(C_max)와 그 위치를 해당 주파수 오프셋(F_off)과 매칭시켜 저장한다.

다음으로, 단계 S50 및 단계 S60에서는 현재의 주파수 오프셋을 미리 정해진 증분(Δf)만큼 증가 및 감소(한 번은 증가 및 한 번은 감소)시켜서 새로운 주파수 오프셋을 설정한 상태에서 이 새로운 주파수 오프셋이 미리 정해진 최대 주파수 오프셋(±F_max)에 도달할 때까지 단계 S20 내지 S60을 반복한다. 여기에서, 주파수 오프셋 증분(Δf)은 한 무선 프레임의 시간 길이인 10㎳를 감안하여 100㎐의 1/2인 50㎐로 정하고, 최대 주파수 오프셋(F_max)은 한 무선 프레임에 포함된 PSC의 개수가 15개인 점을 감안하여 750㎐(=15*100㎐*1/2)로 정하는 것이 바람직하다.

이와 같이 하여 모든 주파수 오프셋에 대한 최대 상관치(C_max) 및 그 위치를 계산하여 저장한 상태에서 단계 S70에서는 가장 큰 최대 상관치(C_max) 및 그 위치를 확인한 후에 여기에 매칭된 주파수 오프셋을 수신 신호의 주파수 오프셋으로 추정한다. 이와 더불어 가장 큰 최대 상관치(C_max)를 갖는 샘플 위치에 의해 PSC의 정수배 타이밍 오프셋을 추정한다.

한편, 본 발명에서는 아래의 수학식 1로 나타낸 바와 같이 단계 S30에서의 상관도 연산을 푸리에 변환 특성을 이용하여 주파수 영역에서 수행할 수 있는데, 이와 같이 상관도 계산을 주파수 영역에서 수행하면 FFT 알고리즘을 적용할 수 있고, 결과적으로 샘플 수가 많아질수록 적은 연산량으로도 효율적인 계산을 수행할 수 있다.

타이밍 오프셋 추정을 위한 상관도 계산은 아래의 수학식 1에 의해 수행될 수 있다.

위의 수학식 1에서 R(τ)는 상관치를 나타내고, x(t+τ)는 τ(본 실시예에서는 512개 샘플을 기준으로 할 때 한 샘플)만큼 시간 지연된 입력 신호를 나타내며, s(t)'는 참조 신호, 즉 512 샘플을 갖는 PSC의 켤레 복소수를 나타낸다. F는 FFT 연산을 나타내고, F^-1은 IFFT 연산을 나타낸다.

아래의 표 1은 종래 상관도 계산 방법과 본 발명의 상관도 계산 방법에 따른 연산량을 비교한 도표인바, 본 발명에 따르면 512 샘플 기준으로 종래에 비해 연산량이 57배 감소하고 4096 샘플을 기준으로 할 때는 무려 341배만큼 연산량이 감소함을 알 수 있다.

종래	본 발명	비고
512 * 512	512 * log₂(512)	57배
4096 * 4096	4096 * log₂(4096)	341배

이와 같이 하여, 주파수 오프셋 추정과 정수배 타이밍 오프셋 추정이 완료되면, 단계 S90에서는 정수배 타이밍 오프셋 추정 위치를 바탕으로 프랙셔널 타이밍 오프셋(fractional timing offset)을 추정하는데, 이를 위해 아래의 수학식 2 및 3과 같은 FFT 특성을 이용한다.

위의 수학식 2 및 3을 이용하면, R(ω) 신호를 미리 생성하고, t₀의 샘플 간격을 T_c(=1/F_c)/N₁로 설정하면 IFFT 연산을 이용하여 빠르게 필요한 시간 지연 신호만을 생성할 수 있다. N₁은 프랙셔널 타이밍 오프셋 추정 해상도로서 본 실시예에서는 128로 정해질 수 있다. 이렇게 시간 지연된 신호와 입력 신호의 상관도를 계산하여 최대 상관치의 위치를 결정하면 그 위치가 바로 프랙셔널 타이밍 오프셋으로 추정될 수 있다. 이 관계를 PSCH를 참조 신호로 하여 정리하면 아래와 같다.

먼저 규격에 의해 미리 알고 있는 PSCH r(t)에 대해 아래의 수학식 4와 같이 주파수 영역 신호 R(ω)를 생성한다.

위의 수학식 4에서 N_ft는 FFT의 샘플 수를 나타내는데, 예를 들어 4096으로 설정될 수 있다. 여기에서, r(t)는 칩 레이트의 2배의 샘플링 레이트로 RRC 필터링된 PSCH 신호를 사용한다.

다음으로, 앞서 칩 레이트의 2배의 샘플링 레이트로 RRC 필터링된 입력 신호 x(t)와 r(t-τ₁^*i)의 상관도를 계산하는데, r(t-τ₁^*i) 및 그 상관도는 아래의 수학식 5 및 6과 같이 구해질 수 있다.

위의 수학식 6에서 r'(t-τ₁^*i)는 r(t-τ₁^*i)의 켤레 복소수를 나타낸다. 다음으로, 위의 수학식 6에 의해 구해진 상관치가 최대로 되는 i(i_maxc) 위치를 구하는데, 이 위치가 바로 프랙셔널 타이밍 오프셋이 된다.

도 3은 본 발명에서 프랙셔널 타이밍 오프셋 추정 해상도 N₁을 128로 하여 위의 수학식 6에 의해 구해진 상관도 그래프인바, 프랙셔널 타이밍 오프셋이 대략 60τ₁임을 알 수 있다.

이와 같이 하여 프랙셔널 타이밍 오프셋이 추정되면, 이를 아래의 수학식 7에 나타낸 프랙셔널 RRC 필터에 보상 계수로 적용하여 프랙셔널 타이밍 오프셋을 정확하게 보상할 수 있다.

위의 수학식 7은 3GPP TS.25.101/104에서 규정된 RRC 필터링 수식인바, 여기에서 t를 t-τ₁*i_maxc로 변경하여 대입하면, 프랙셔널 타이밍 오프셋을 정확하게 보상할 수가 있다.

한편, 이러한 프랙셔널 타이밍 오프셋은 위상 오프셋으로 인해 PSCH에 의해서는 정확하게 검출되지 않을 수 있기 때문에 CPICH를 사용하면 더 정확하게 검출될 수 있을 것인바, 이 경우에도 참조 신호만 CPICH로 대치될 뿐 전술한 과정과 동일한 방법에 의해 추정될 수 있을 것이다.

이상, 첨부한 도면을 참조하여 본 발명의 신호 분석기의 WCDMA 신호 타이밍 오프셋 처리 방법의 바람직한 실시예에 대하여 상세히 설명하였으나 이는 예시에 불과한 것이며, 본 발명의 기술적 사상의 범주 내에서 다양한 변형과 변경이 가능할 것이다. 따라서, 본 발명의 권리범위는 이하의 특허청구범위의 기재에 의하여 정해져야 할 것이다.

Claims

적어도 한 프레임 분량의 WCDMA 베이스밴드 샘플 데이터에 대해 정수배 타이밍 오프셋을 추정하는 (a) 단계;
미리 알고 있는 참조 신호를 FFT 연산하여 주파수 영역 신호를 생성한 후에 프랙셔널 타이밍 오프셋 추정 해상도만큼씩 시간 지연된 주파수 영역 신호를 생성하는 (b) 단계;
상기 (b) 단계에서 생성된, 각 시간 지연된 주파수 영역 신호를 IFFT 연산하여 시간 영역 신호로 변환한 후에 상기 정수배 타이밍 오프셋 추정 위치부터의 입력 신호와의 상관도를 계산하는 (c) 단계 및
상기 (c) 단계에서 계산된 상관도가 최대로 되는 지연 시간을 프랙셔널 타이밍 오프셋으로 추정하는 (d) 단계를 포함하여 이루어진 신호 분석기의 WCDMA 신호 타이밍 오프셋 처리 방법.
제 1 항에 있어서,
상기 주파수 영역 신호는 PSCH r(t)를 FFT 연산하여 얻어진 R(ω)로서,
에 의해 생성되되, N_ft는 FFT의 샘플 수를 나타내는 것을 특징으로 하는 신호 분석기의 WCDMA 신호 타이밍 오프셋 처리 방법.
제 2 항에 있어서,
상기 PSCH r(t)는 WCDMA 칩 레이트의 2배의 샘플링 레이트로 RRC 필터링된 신호인 것을 특징으로 하는 신호 분석기의 WCDMA 신호 타이밍 오프셋 처리 방법.
제 1 항에 있어서,
상기 주파수 영역 신호는 CPICH r(t)를 FFT 연산하여 얻어진 R(ω)로서,
에 의해 생성되되, N_ft는 FFT의 샘플 수를 나타내는 것을 특징으로 하는 신호 분석기의 WCDMA 신호 타이밍 오프셋 처리 방법.
제 4 항에 있어서,
상기 CPICH r(t)는 WCDMA 칩 레이트의 2배의 샘플링 레이트로 RRC 필터링된 신호인 것을 특징으로 하는 신호 분석기의 WCDMA 신호 타이밍 오프셋 처리 방법.
제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
상기 각 시간 지연된 시간 영역 신호는
에 의해 생성되되, r'(t-τ₁^*i)는 r(t-τ₁^*i)의 켤레 복소수이고, N₁은 프랙셔널 타이밍 오프셋 추정 해상도인 것을 특징으로 하는 신호 분석기의 WCDMA 신호 타이밍 오프셋 처리 방법.
제 6 항에 있어서,
상기 상관도는
에 의해 계산되는 것을 특징으로 하는 신호 분석기의 WCDMA 신호 타이밍 오프셋 처리 방법.
제 7 항에 있어서,
상기 추정된 프랙셔널 타이밍 오프셋을 프랙셔널 RRC 필터에 보상 계수로 적용하여 프랙셔널 타이밍 오프셋을 보상하는 (f) 단계를 더 구비한 것을 특징으로 하는 신호 분석기의 WCDMA 신호 타이밍 오프셋 처리 방법.
제 8 항에 있어서,
상기 RRC 필터는

에 의해 수행되되,
t = t-τ₁*i_maxc인 것을 특징으로 하는 신호 분석기의 WCDMA 신호 타이밍 오프셋 처리 방법.