KR20170083347A - 발광소자 - Google Patents

발광소자 Download PDF

Info

Publication number
KR20170083347A
KR20170083347A KR1020160002692A KR20160002692A KR20170083347A KR 20170083347 A KR20170083347 A KR 20170083347A KR 1020160002692 A KR1020160002692 A KR 1020160002692A KR 20160002692 A KR20160002692 A KR 20160002692A KR 20170083347 A KR20170083347 A KR 20170083347A
Authority
KR
South Korea
Prior art keywords
substrate
light
light extracting
semiconductor layer
lines
Prior art date
Application number
KR1020160002692A
Other languages
English (en)
Other versions
KR102571786B1 (ko
Inventor
김회준
홍준희
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020160002692A priority Critical patent/KR102571786B1/ko
Publication of KR20170083347A publication Critical patent/KR20170083347A/ko
Application granted granted Critical
Publication of KR102571786B1 publication Critical patent/KR102571786B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시 예는, 일면과 타면을 연결하는 측면을 포함하는 기판; 및 상기 기판의 일면에 배치되는 제1반도체층, 활성층, 및 제2반도체층을 포함하는 발광구조물을 포함하고, 상기 기판의 측면에는 제1방향으로 이격된 복수 개의 광 추출 라인을 포함하고, 상기 제1방향은 상기 기판의 두께방향이고, 상기 복수 개의 광 추출 라인 중에서 상기 기판의 일면과 가장 가까운 광 추출 라인과 상기 기판의 일면 사이의 최단거리는 70㎛이상 120㎛이하일 수 있다.

Description

발광소자{LIGHT EMITTING DEVICE}
실시 예는 발광소자에 관한 것이다.
발광소자(Light Emitting Device)는 전기에너지를 빛 에너지로 변환하는 화합물 반도체 소자로서, 화합물반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다.
질화물반도체 발광소자는 형광등, 백열등 등 기존의 광원에 비해 저소비 전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 갖고 있다. 따라서, LCD(Liquid Crystal Display) 표시 장치의 백라이트, 조명 장치, 자동차 헤드 라이트로 응용이 확대되고 있다.
실시 예는 광 추출 효율이 우수한 발광소자를 제공한다.
본 발명의 일 실시 예에 따른 발광소자는, 일면과 타면을 연결하는 측면을 포함하는 기판; 및 상기 기판의 일면에 배치되는 제1반도체층, 활성층, 및 제2반도체층을 포함하는 발광구조물을 포함하고, 상기 기판의 측면에는 제1방향으로 이격된 복수 개의 광 추출 라인을 포함하고, 상기 제1방향은 상기 기판의 두께방향이고, 상기 복수 개의 광 추출 라인 중에서 상기 기판의 일면과 가장 가까운 광 추출 라인과 상기 기판의 일면 사이의 최단거리는 90㎛이상 120㎛이하이다.
상기 복수 개의 광 추출 라인 중에서 상기 기판의 타면과 가장 가까운 광 추출 라인과 상기 기판의 타면 사이의 최단거리는 70㎛이상 90㎛이하일 수 있다.
상기 복수 개의 광 추출 라인 사이의 간격은 35㎛이상 50㎛이하일 수 있다.
상기 제1방향으로 상기 복수 개의 광 추출 라인의 폭은 3㎛이상 15㎛이하일 수 있다.
상기 복수 개의 광 추출 라인 중에서 상기 기판의 일면과 가장 가까운 광 추출 라인의 폭이 가장 넓을 수 있다.
실시 예에 따른 발광소자는, 상기 제2반도체층상에 배치되는 반사전극층; 상기 반사전극층이 배치된 발광구조물을 커버하는 제1절연층; 상기 제1절연층을 관통하여 상기 제1반도체층과 연결되는 제1전극패드; 및 상기 제1절연층을 관통하여 상기 제2반도체층과 연결되는 제2전극패드를 포함할 수 있다.
상기 복수 개의 광 추출 라인은 나머지 영역에 비해 표면이 거칠 수 있다.
실시 예에 따르면, 기판의 측면에서 광 추출 효율이 우수해진다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시 예에 따른 발광소자를 보여주는 도면이고,
도 2는 기판의 측면에 형성된 광 추출 라인을 설명하기 위한 도면이고,
도 3a 내지 도 3c는 레이저 간섭에 의해 불연속 구간을 갖는 광 추출 라인을 보여주는 사진이고,
도 4는 기판의 측면에 형성된 광 추출 라인을 보여주는 사진이고,
도 5는 기판의 측면에 형성된 광 추출 라인에서 광이 출사되는 사진이고,
도 6은 본 발명의 일 실시 에에 따른 발광소자 패키지를 보여주는 도면이고,
도 7a 내지 도 7d는 본 발명의 일 실시 예에 따른 발광소자 패키지 제조방법을 설명하기 위한 도면이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시 예를 가질 수 있는 바, 특정 실시 예를 도면에 예시하고 설명하고자 한다. 그러나, 이는 본 발명 실시 예를 특정한 실시 형태에 대해 한정하려는 것이 아니며, 실시 예의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제 1, 제 2 등과 같이 서수를 포함하는 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 실시 예의 권리 범위를 벗어나지 않으면서 제 2 구성 요소는 제 1 구성 요소로 명명될 수 있고, 유사하게 제 1 구성 요소도 제 2 구성 요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명 실시 예를 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
실시 예의 설명에 있어서, 어느 한 element가 다른 element의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
이하, 첨부된 도면을 참조하여 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 대응하는 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시 예에 따른 발광소자를 보여주는 도면이고, 도 2는 기판의 측면에 형성된 광 추출 라인을 설명하기 위한 도면이고, 도 3a 내지 도 3c는 레이저 간섭에 의해 불연속 구간을 갖는 광 추출 라인을 보여주는 사진이다.
도 1을 참고하면, 실시 예에 따른 발광소자(100)는, 기판(110), 발광구조물(120), 제1절연층(142), 제1전극패드(150), 제2전극패드(160)를 포함한다.
기판(110)은 전도성 기판 또는 절연성 기판을 포함한다. 기판(110)은 반도체 물질 성장에 적합한 물질이나 캐리어 웨이퍼일 수 있다. 기판(110)은 사파이어(Al2O3), GaN, SiC, GaAs, GaN, ZnO, Si, GaP, InP 및 Ge 중 선택된 물질로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
발광구조물(120)은 기판(110)의 일면(111)에 배치되며, 제1반도체층(121), 활성층(122), 및 제2반도체층(123)을 포함한다. 발광구조물(120)은 기판(110)을 절단하는 과정에서 복수 개로 분리될 수 있다.
도 2를 참고하면, 기판(110)은 일면(111), 타면(112), 및 일면(111)과 타면(112)을 연결하는 측면(113)을 포함한다. 측면(113)에는 두께 방향으로 복수 개의 광 추출 라인(DL)이 형성될 수 있다.
광 추출 라인(DL)은 레이저에 의해 부분적으로 용융된 후 냉각되어 무정형 구조를 갖는 라인일 수 있다. 이러한 광 추출 라인(DL)은 상대적으로 취약하여 약한 충격에 의해 두께 방향으로 절단될 수 있다.
광 추출 라인(DL)은 측면(113)의 나머지 표면에 비해 거친 표면을 갖는다. 따라서, 실시 예는 기판(110)을 절단하기 위한 광 추출 라인(DL)의 개수를 최대로 조절하여 표면 거칠기(surface roughness)를 조절함으로써 광 추출 효율을 개선할 수 있다.
도 2에서는 예시적으로 광 추출 라인(DL)이 3개인 것으로 설명하나, 광 추출 라인(DL)은 후술하는 바와 같이 정해진 조건을 만족하는 범위 내에서 최대 개수로 형성되어 표면 거칠기를 증가시킬 수 있다.
복수 개의 광 추출 라인(DL) 중에서 기판(110)의 일면(111)과 가장 가까운 광 추출 라인 (이하 제1광 추출 라인, DL1)과 기판(110)의 일면(111) 사이의 최단거리(d1)는 70㎛이상 120㎛이하, 또는 90㎛이상 110㎛이하일 수 있다.
제1광 추출 라인(DL1)과 발광구조물(120) 사이의 간격이 70㎛미만인 경우 발광구조물(120)과 너무 근접 배치되므로 기판을 절단하는 과정에서 칩이 손상되어 발광하지 않을 수 있다. 또한, 제1광 추출 라인(DL1)과 발광구조물(120) 사이의 간격이 120㎛를 초과하는 경우 광 추출 라인(DL)을 형성할 수 있는 간격이 좁아져 간섭이 발생하는 문제가 있다.
복수 개의 광 추출 라인(DL) 중에서 기판(110)의 타면(112)과 가장 가까운 광 추출 라인(이하 제2광 추출 라인, DL2)과 기판(110)의 타면(112) 사이의 최단거리(d2)는 70㎛이상 90㎛이하, 또는 75㎛이상 85㎛이하일 수 있다.
제2광 추출 라인(DL2)과 기판(110)의 타면(112)과의 거리가 70㎛미만인 경우 스폿의 깊이가 너무 얕아 광 추출 라인이 불연속적으로 형성될 수 있다. 제2광 추출 라인(DL2)과 기판(110)의 타면(112)과의 거리가 90㎛를 초과하는 경우 광 추출 라인(DL)을 형성할 수 있는 간격이 좁아져 간섭이 발생하는 문제가 있다.
복수 개의 광 추출 라인(DL) 사이의 간격(L1)은 35㎛이상 50㎛이하, 또는 35㎛이상 45㎛이하일 수 있다. 간격이 35㎛미만인 경우 레이저 조사시 간섭에 의해 광 추출 라인(DL)이 생성되지 않는 구간이 발생할 수 있다. 간격이 50㎛를 초과하는 경우에는 광 추출 라인(DL)의 개수가 줄어들어 광 추출 효율이 감소한다.
도 3a 내지 3c는 두께가 250㎛인 기판의 측면에 다양한 간격으로 광 추출 라인을 형성한 사진이다. 도 3a와 같이 제2광 추출 라인(DL2)과 기판의 타면(112) 사이의 거리가 50㎛인 경우 제2광 추출 라인(DL2)의 일부 영역에서 불연속 구간(P)이 발생한 것을 볼 수 있다. 또한, 도 3b와 같이 제2광 추출 라인(DL2)과 이웃한 광 추출 라인(DL3)의 간격이 20㎛인 경우 레이저 간섭에 의해 제2광 추출 라인(DL2)의 일부 영역에서 불연속 구간(P)이 발생한 것을 볼 수 있다.
도 2를 참고하면, 광 추출 라인(DL)의 개수(N)는 하기 관계식 1을 만족할 수 있다.
[관계식 1]
Figure pat00001
여기서, Dtotal은 기판(110)의 두께이고, d1은 제1광 추출 라인(DL1)과 기판(110)의 일면(111) 사이의 최단거리이고, d2는 제2광 추출 라인(DL2)과 기판(110)의 타면(112) 사이의 최단거리이고, L1은 복수 개의 광 추출 라인(DL) 사이의 이격 거리이다.
앞서 설명한 바와 같이 d1은 70㎛이상 120㎛이하일 수 있고, d2는 70㎛이상 90㎛이하일 수 있고, L1은 35㎛이상 50㎛이하일 수 있다.
즉, 복수 개의 광 추출 라인(DL)의 개수는 발광구조물(120)과 이격되어야 하는 최소거리(d1)와 기판(110)의 표면과 이격되어야 하는 최소거리(d2)를 뺀 기판(110)의 나머지 두께에서 균일한 간격(L1)으로 형성될 수 있는 최대의 개수일 수 있다. 따라서, 불연속 구간이 발생하는 것을 억제하면서도 최대 개수의 광 추출 라인(DL)을 형성할 수 있다.
기판(110)의 두께가 250㎛인 경우, d1이 90㎛이고, d2가 80㎛이고, L1이 40㎛인 경우 광 추출 라인(DL)의 개수는 3개일 수 있다. 이때, 광 추출 라인의 개수(N)은 정수이므로 소수점은 반올림할 수 있다.
도 4를 참고하면, 제1광 추출 라인(DL1)은 기판(110)의 일면(111)으로부터 90㎛의 높이에 배치되고, 제3광 추출 라인(DL3)은 기판의 일면(111)으로부터 130㎛의 높이에 배치되고, 제2광 추출 라인(DL2)은 기판의 일면(111)으로부터 170㎛의 높이에 배치될 수 있다. 이 경우 모든 광 추출 라인에서 불연속 구간이 없는 것을 확인할 수 있다. 도 5를 참조하면, 광 추출 라인(DL)에서 광 추출 효과가 우수한 것을 알 수 있다.
하기 표1은 광 추출 라인의 간격 및 개수를 다르게 제어하고 칩 레벨에서 광출력(Po)을 측정한 결과이고, 표 2는 패키지 레벨에서 광량(lm)을 평가한 결과이다. 제1실시예는 기판(110)의 일면(111)에서 70㎛ 높이와 170㎛의 높이에서 2개의 광 추출 라인(DL)을 형성하였고, 제2실시예는 기판(110)의 일면(111)에서 70㎛, 120㎛, 170㎛에서 3개의 광 추출 라인(DL)을 형성하였고, 제3실시예는 기판(110)의 일면(111)에서 90㎛, 130㎛, 170㎛에서 3개의 광 추출 라인(DL)을 형성하였다.
제1실시예 제2실시예 제3실시예
사이즈 1100 × 1100 1100 × 1100 1100 × 1100
prober Po 480.8(100%) 483.5(100.6%) 487.8(101.5%)
적분구 Po 512.06(100%) 518.73(101.3%) 514.24(100.4%)
제1실시예 제2실시예 제3실시예
광도(lm) 169.0(100%) 170.0(100.6%) 170.5(100.9%)
Cx 0.280 0.279 0.283
Cy 0.252 0.253 0.257
표 1과 표 2를 살펴보면, 제1실시예에 비해 제2실시예와 제2실시예의 광도가 상승함을 알 수 있다. 이는 광 추출 라인의 개수가 많아져 광 추출 효율이 개선되었기 때문으로 판단된다.
다시 도 1을 참고하면, 제1반도체층(121)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체일 수 있으며, 제1반도체층(121)에 제1도펀트가 도핑될 수 있다. 제1반도체층(121)은 Inx1Aly1Ga1 -x1- y1N(0≤x1≤1, 0≤y1≤1, 0≤x1+y1≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlGaN, InGaN, InAlGaN 등에서 선택될 수 있다. 그리고, 제1도펀트는 Si, Ge, Sn, Se, Te와 같은 n형 도펀트일 수 있다. 제1도펀트가 n형 도펀트인 경우, 제1도펀트가 도핑된 제1반도체층(121)은 n형 반도체층일 수 있다.
활성층(122)은 제1반도체층(121)을 통해서 주입되는 전자(또는 정공)과 제2반도체층(123)을 통해서 주입되는 정공(또는 전자)이 만나는 층이다. 활성층(122)은 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 그에 상응하는 파장을 가지는 빛을 생성할 수 있다. 본 실시 예에서 발광 파장에는 제한이 없다.
활성층(122)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(Multi Quantum Well; MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 가질 수 있으며, 활성층(122)의 구조는 이에 한정하지 않는다.
제2반도체층(123)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2반도체층(123)에 제2도펀트가 도핑될 수 있다. 제2반도체층(123)은 Inx5Aly2Ga1-x5-y2N (0≤x5≤1, 0≤y2≤1, 0≤x5+y2≤1)의 조성식을 갖는 반도체 물질 또는 AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 선택된 물질로 형성될 수 있다. 제2도펀트가 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트인 경우, 제2도펀트가 도핑된 제2반도체층(123)은 p형 반도체층일 수 있다.
도시되지는 않았으나 활성층(122)과 제2반도체층(123) 사이에는 전자 차단층(EBL)이 배치될 수 있다. 전자 차단층은 제1반도체층(121)에서 공급된 전자가 제2반도체층(123)으로 빠져나가는 흐름을 차단하여, 활성층(122) 내에서 전자와 정공이 재결합할 확률을 높일 수 있다.
발광구조물(120)은 제2반도체층(123)과 활성층(122)을 관통하여 제1반도체층(121)이 노출되는 제1홈(H1)이 형성될 수 있다. 제1홈(H1)에 의해 제1반도체층(121)도 일부 식각될 수 있다. 제1홈(H1)은 복수 개일 수 있다. 제1홈(H1)에는 제1오믹전극(151)이 배치되어 제1반도체층(121)과 전기적으로 연결될 수 있다. 제2반도체층(123)의 하부에는 제2오믹전극(131)이 배치될 수 있다.
제1오믹전극(151)과 제2오믹전극(131)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), SnO, InO, INZnO, ZnO, IrOx, RuOx, NiO, Ti, Al, Ni, Cr 및 이들의 선택적인 화합물 또는 합금 중에서 선택되며, 적어도 한 층으로 형성될 수 있다. 오믹전극의 두께는 특별히 제한하지 않는다.
보호층(141)은 제1오믹전극(151)을 활성층(122) 및 제2반도체층(123)으로부터 절연할 수 있다. 보호층(141)은 제1오믹전극(151)과 제2오믹전극(131)이 형성되는 영역을 제외하고는 발광구조물(120)에 전체적으로 형성될 수 있다.
보호층(141)은 Al, Cr, Si, Ti, Zn, Zr 중 적어도 하나를 갖는 산화물, 질화물, 불화물, 및 황화물 중 적어도 하나로 형성된 절연물질 또는 절연성 수지를 포함할 수 있다. 보호층(141)은 예컨대, SiO2, Si3N4, Al2O3, TiO2 중에서 선택적으로 형성될 수 있다. 보호층(141)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
반사전극층(132)은 제2오믹전극(131)상에 배치될 수 있다. 반사전극층(132)은 금속성 또는 비금속성 재질로 형성될 수 있다. 금속성 반사전극층(132)은 In, Co, Si, Ge, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Al, Ni, Cu, 및 WTi 중에서 선택된 금속 중 어느 하나를 포함할 수 있다.
제1절연층(142)은 반사전극층(132)이 배치된 발광구조물(120)을 전체적으로 커버한다. 제1절연층(142)은 Al, Cr, Si, Ti, Zn, Zr 중 적어도 하나를 갖는 산화물, 질화물, 불화물, 및 황화물 중 적어도 하나로 형성된 절연물질 또는 절연성 수지를 포함할 수 있다. 제1절연층(142)은 예컨대, SiO2, Si3N4, Al2O3, TiO2 중에서 선택적으로 형성될 수 있다. 제1절연층(142)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
제1절연층(142)은 반사층일 수 있다. 구체적으로 제1절연층(142)은 제1굴절률을 갖는 제1층과 제2굴절률을 갖는 제2층이 교대로 2페어 이상 적층된 구조를 포함하며, 제1층과 제2층은 굴절률이 1.5~2.4 사이인 전도성 또는 절연성 물질로 형성될 수 있다. 이러한 구조는 DBR(distributed bragg reflection) 구조일 수 있다. 또한, 낮은 굴절률을 갖는 유전체층과 금속층이 적층된 구조(Omnidirectional Reflector)일 수도 있다.
이러한 구성에 의하여 활성층(122)에서 제2반도체층(123) 방향으로 방출된 광은 대부분 기판(110)측으로 반사될 수 있다. 따라서, 반사 효율이 증가하고, 광 추출 효율이 개선될 수 있다.
제1전극패드(150)는 제1절연층(142)을 관통하여 제1오믹전극(151)과 전기적으로 연결될 수 있다. 제1오믹전극(151)은 기판(110)에 가까워질수록 면적이 커지는데 반해, 제1전극패드(150)는 기판(110)에 가까워질수록 면적이 작아진다.
제2전극패드(160)는 제1절연층(142)을 관통하여 제2오믹전극(131) 및 반사전극층(132)과 전기적으로 연결될 수 있다.
제1전극패드(150)와 제2전극패드(160)는 In, Co, Si, Ge, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Al, Ni, Cu, 및 WTi 중에서 선택된 금속 중 어느 하나를 포함할 수 있다.
도 6은 본 발명의 일 실시 예에 따른 발광소자 패키지를 보여주는 도면이다.
도 6을 참고하면, 기판(110)에는 파장변환층(180)이 배치될 수 있다. 파장변환층(180)에 의해 활성층(122)에서 발광된 청색 파장대의 광은 백색광으로 변환될 수 있다. 이러한 구조의 패키지는 칩 스케일 패키지(CSP)일 수 있다.
파장변환층(180)은 고분자 수지에 형광체 또는 양자점 등이 분산될 수 있다. 형광체의 종류는 특별히 제한하지 않는다. 백색광을 구현하기 위해 YAG계, TAG계, Silicate계, Sulfide계 또는 Nitride계 중 적어도 어느 하나의 형광물질이 포함될 수 있다.
도 7a를 참고하면, 기판(110) 상에 제1반도체층(121), 활성층(122), 제2반도체층(123)을 순차로 형성한다. 이후, 제2반도체층(123), 활성층(122)을 식각하여 제1반도체층(121)을 노출하는 제1홈(H1)을 적어도 하나 형성할 수 있다.
도 7b를 참고하면, 제1홈(H1)이 형성된 발광구조물(120)에 보호층(141)을 형성한 후, 일부 제거하여 제1오믹전극(151)과 제2오믹전극(131)을 형성할 수 있다.
제2오믹전극(131) 위에는 반사전극층(142)을 형성한다. 반사전극층(142)은 스퍼터를 이용하여 Ag/Ni/Ti순으로 형성할 수 있다. 이때, 제2오믹전극(131)과 반사전극층(142)의 접합력을 높이기 위해 플라즈마 크리닝(Plasma Clean) 공정을 수행할 수 있다.
이후, 그 위에 전체적으로 제1절연층(142)을 형성한다. 각 층들을 형성하는 방법에는 제한이 없다. 마스크 패턴을 이용할 수도 있고 포토 레지스트를 이용할 수도 있다.
도 7c를 참고하면, 제1절연층(142)의 일부를 식각하고 그 위에 제1전극패드(150)와 제2전극패드(160)를 각각 형성한다.
도 7d를 참고하면, 기판의 두께 방향으로 광 추출 라인을 형성하여 스크라이빙할 수 있다. 레이저는 상대적으로 장파장을 갖는 레이저가 사용될 수 있으며, 예를 들어, 약 800 ~ 1200㎚의 파장을 갖는 스텔스 레이저(stealth laser)가 사용될 수 있다.
스텔스 레이저는 파장이 1064㎚인 YAG 레이저가 사용될 수 있다. 또한, 스텔스 레이저는 100㎑의 주파수이며, 0.45W의 출력을 갖고, 직경이 1∼2㎛인 레이저 스폿(LS)을 사용할 수 있다. 또한, 레이저 발진기는 고반복 타입을 사용할 수 있으며, 레이저광의 이동 속도는 약 480㎜/s 일 수 있다.
이러한 스텔스 레이저를 기판(110)의 내부에 초점을 맞추어 조사하여 레이저 스폿(LS)을 깊이 방향으로 복수 개 형성한다. 복수 개의 레이저 스폿(LS)의 깊이 및 간격은 전술한 광 추출 라인에 대응될 수 있다.
레이저 스폿(LS)은 기판(110)이 레이저에 의해 가열되어 용융됨으로서 형성되는 영역으로, 이 용융된 부분이 냉각되는 과정에서 결정구조가 아몰퍼스(amorphous) 구조로 변형된 영역이다. 이와 같은 아몰퍼스 구조는 충격에 쉽게 파손되므로, 레이저 스폿(LS)은 기판(110)을 단위 소자인 반도체 발광소자(100)로 분할하기 위한 기점으로 사용될 수 있다.
기판의 두께가 250nm인 경우 레이저 스폿(LS)은 3개일 수 있다. 이때, 기판의 타면(112)에서 가장 가까운 레이저 스폿(LS2)은 타면에서 70㎛이상 90㎛이하의 깊이로 형성하고, 기판의 일면(111)과 가장 가까운 레이저 스폿(LS1)은 기판의 일면(111)에서 70㎛이상 120㎛이하의 높이에서 형성할 수 있다. 또한, 복수 개의 레이저 스폿(LS1, LS2, LS3)의 간격은 35㎛이상 50㎛이하로 제어할 수 있다.
이후, 기판(110)에 충격을 가하여 레이저 조사한 영역을 절단하여 복수 개의 발광소자로 분리할 수 있다. 이때, 절단된 기판의 측면은 복수 개의 광 추출 라인이 형성되어 거칠기가 증가하고 광 추출 효율이 증가한다.
실시 예의 발광 소자는 도광판, 프리즘 시트, 확산 시트 등의 광학 부재를 더 포함하여 이루어져 백라이트 유닛으로 기능할 수 있다. 또한, 실시 예의 발광 소자는 표시 장치, 조명 장치, 지시 장치에 더 적용될 수 있다.
이 때, 표시 장치는 바텀 커버, 반사판, 발광 모듈, 도광판, 광학 시트, 디스플레이 패널, 화상 신호 출력 회로 및 컬러 필터를 포함할 수 있다. 바텀 커버, 반사판, 발광 모듈, 도광판 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다.
반사판은 바텀 커버 상에 배치되고, 발광 모듈은 광을 방출한다. 도광판은 반사판의 전방에 배치되어 발광 모듈에서 발산되는 빛을 전방으로 안내하고, 광학 시트는 프리즘 시트 등을 포함하여 이루어져 도광판의 전방에 배치된다. 디스플레이 패널은 광학 시트 전방에 배치되고, 화상 신호 출력 회로는 디스플레이 패널에 화상 신호를 공급하며, 컬러 필터는 디스플레이 패널의 전방에 배치된다.
그리고, 조명 장치는 기판과 실시 예의 발광 소자를 포함하는 광원 모듈, 광원 모듈의 열을 발산시키는 방열부 및 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈로 제공하는 전원 제공부를 포함할 수 있다. 더욱이 조명 장치는, 램프, 해드 램프, 또는 가로등 등을 포함할 수 있다.
이상에서 설명한 본 발명 실시 예는 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 실시 예의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명 실시 예가 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.
110: 기판
120: 발광구조물
121: 제1반도체층
122: 활성층
123: 제2반도체층
DL1, DL2, DL3: 광 추출 라인

Claims (9)

  1. 일면과 타면을 연결하는 측면을 포함하는 기판; 및
    상기 기판의 일면에 배치되는 제1반도체층, 활성층, 및 제2반도체층을 포함하는 발광구조물을 포함하고,
    상기 기판의 측면에는 제1방향으로 이격된 복수 개의 광 추출 라인을 포함하고, 상기 제1방향은 상기 기판의 두께방향이고,
    상기 복수 개의 광 추출 라인 중에서 상기 기판의 일면과 가장 가까운 광 추출 라인과 상기 기판의 일면 사이의 최단거리는 70㎛이상 120㎛이하인 발광소자.
  2. 제1항에 있어서,
    상기 복수 개의 광 추출 라인 중에서 상기 기판의 타면과 가장 가까운 광 추출 라인과 상기 기판의 타면 사이의 최단거리는 70㎛이상 90㎛인 발광소자.
  3. 제1항에 있어서,
    상기 복수 개의 광 추출 라인 사이의 간격은 35㎛이상 50㎛이하인 발광소자.
  4. 제1항에 있어서,
    상기 제1방향으로 상기 복수 개의 광 추출 라인의 폭은 3㎛이상 15㎛이하 인 발광소자.
  5. 제1항에 있어서,
    상기 복수 개의 광 추출 라인 중에서 상기 기판의 일면과 가장 가까운 광 추출 라인의 폭이 가장 넓은 발광소자.
  6. 제1항에 있어서,
    상기 제2반도체층상에 배치되는 반사전극층;
    상기 반사전극층이 배치된 발광구조물을 커버하는 제1절연층;
    상기 제1절연층을 관통하여 상기 제1반도체층과 연결되는 제1전극패드; 및
    상기 제1절연층을 관통하여 상기 제2반도체층과 연결되는 제2전극패드를 포함하는 발광소자.
  7. 제1항에 있어서,
    상기 복수 개의 광 추출 라인은 나머지 영역에 비해 표면이 거친 발광소자.
  8. 일면과 타면을 연결하는 측면을 포함하는 기판; 및
    상기 기판의 일면에 배치되는 제1반도체층, 활성층, 및 제2반도체층을 포함하는 발광구조물을 포함하고,
    상기 기판의 측면에는 상기 기판의 두께방향으로 이격된 복수 개의 광 추출 라인을 포함하고,
    상기 광 추출 라인의 개수(N)는 하기 관계식 1을 만족하는 발광소자.
    [관계식 1]
    Figure pat00002

    여기서, Dtotal은 상기 기판의 두께이고, d1은 상기 기판의 일면과 가장 가까운 광 추출 라인과 상기 기판의 일면 사이의 최단거리이고, d2는 상기 기판의 타면과 가장 가까운 광 추출 라인과 상기 기판의 타면 사이의 최단거리이고, 상기 L1은 복수 개의 광 추출 라인 사이의 이격거리이다.
  9. 제8항에 있어서,
    상기 d1은 70㎛이상 120㎛이하이고, 상기 d2는 70㎛이상 90㎛이고, 상기 L1은 35㎛이상 50㎛인 발광소자.
KR1020160002692A 2016-01-08 2016-01-08 발광소자 KR102571786B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160002692A KR102571786B1 (ko) 2016-01-08 2016-01-08 발광소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160002692A KR102571786B1 (ko) 2016-01-08 2016-01-08 발광소자

Publications (2)

Publication Number Publication Date
KR20170083347A true KR20170083347A (ko) 2017-07-18
KR102571786B1 KR102571786B1 (ko) 2023-08-28

Family

ID=59430679

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160002692A KR102571786B1 (ko) 2016-01-08 2016-01-08 발광소자

Country Status (1)

Country Link
KR (1) KR102571786B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021100046A (ja) * 2019-12-23 2021-07-01 日亜化学工業株式会社 発光素子の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013021250A (ja) * 2011-07-14 2013-01-31 Toshiba Corp 半導体発光素子

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013021250A (ja) * 2011-07-14 2013-01-31 Toshiba Corp 半導体発光素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021100046A (ja) * 2019-12-23 2021-07-01 日亜化学工業株式会社 発光素子の製造方法

Also Published As

Publication number Publication date
KR102571786B1 (ko) 2023-08-28

Similar Documents

Publication Publication Date Title
EP3306680B1 (en) Light-emitting element
CN108140700B (zh) 发光器件
KR102038443B1 (ko) 발광 소자 및 발광 소자 패키지
US8319249B2 (en) Semiconductor light emitting device
EP3306681B1 (en) Light-emitting element
KR102569249B1 (ko) 발광 소자 패키지
JP6878406B2 (ja) 発光素子及びこれを含む発光素子パッケージ
KR102413447B1 (ko) 발광소자
KR102315124B1 (ko) 발광소자 패키지
KR100863804B1 (ko) 질화물 발광소자 및 그 제조 방법
KR102571786B1 (ko) 발광소자
KR102445547B1 (ko) 발광 소자 및 이를 포함하는 발광 소자 패키지
KR102441153B1 (ko) 발광 소자
KR102343872B1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR102618107B1 (ko) 발광소자 및 이를 구비한 광원 모듈
KR102234117B1 (ko) 발광소자 및 조명시스템
KR102371328B1 (ko) 발광소자 및 그 제조방법
KR20190038105A (ko) 발광소자 패키지 및 그 제조방법
KR102405589B1 (ko) 반도체소자
KR20170093574A (ko) 발광소자
KR102425318B1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR20190127188A (ko) 반도체 소자
KR102363038B1 (ko) 발광 소자 및 이의 제조 방법
KR102237136B1 (ko) 발광소자 및 조명시스템
KR102413435B1 (ko) 발광 소자 및 이를 구비한 조명 장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant