KR20170082711A - 발광소자 및 이를 포함하는 발광소자 모듈 - Google Patents

발광소자 및 이를 포함하는 발광소자 모듈 Download PDF

Info

Publication number
KR20170082711A
KR20170082711A KR1020160001818A KR20160001818A KR20170082711A KR 20170082711 A KR20170082711 A KR 20170082711A KR 1020160001818 A KR1020160001818 A KR 1020160001818A KR 20160001818 A KR20160001818 A KR 20160001818A KR 20170082711 A KR20170082711 A KR 20170082711A
Authority
KR
South Korea
Prior art keywords
light emitting
layer
emitting device
disposed
light
Prior art date
Application number
KR1020160001818A
Other languages
English (en)
Inventor
이정식
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020160001818A priority Critical patent/KR20170082711A/ko
Publication of KR20170082711A publication Critical patent/KR20170082711A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

실시예는 제1 전극부와 제2 전극를 포함하는 회로 기판; 상기 회로 기판 상에 플립 본딩되고, 상기 제1 전극부와 제2 전극부에 전기적으로 연결되는 제1 항 내지 제7 항 중 어느 한 항의 발광소자; 및 상기 발광소자의 둘레에 배치되는 몰딩 필름을 포함하는 발광소자 모듈을 제공한다.

Description

발광소자 및 이를 포함하는 발광소자 모듈{LIGHT EMITTING DEVICE AND LIGHT EMITTING DECIVE MODULE INCLUDING THE SAME}
실시예는 발광소자 및 이를 포함하는 발광소자 모듈에 관한 것으로, 보다 상세하게는 광추출 효율이 향상된 발광소자에 관한 것이다.
GaN, AlGaN 등의 3-5 족 화합물 반도체는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점으로 인해 광 전자 공학 분야(optoelectronics)와 전자 소자를 위해 등에 널리 사용된다.
특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드와 같은 발광 소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.
따라서, 광 통신 수단의 송신 패키지, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.
발광 소자는 사파이어 등으로 이루어진 기판 위에 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물이 형성되고, 제1 도전형 반도체층과 제2 도전형 반도체층 상에 각각 제1 전극과 제2 전극이 배치된다.
발광 소자는 제1 도전형 반도체층을 통해서 주입되는 전자와 제2 도전형 반도체층을 통해서 주입되는 정공이 서로 만나서 활성층을 이루는 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출한다. 활성층에서 방출되는 빛은 활성층을 이루는 물질의 조성에 따라 다를 수 있으며, 청색광이나 자외선(UV) 또는 심자외선(Deep UV) 등일 수 있다.
도 1은 종래의 발광소자 패키지를 나타낸 도면이다.
발광 소자 패키지(100)는 몸체부(110)의 캐비티(cavity)의 바닥면에 발광 소자(10)가 배치되고, 발광 소자(10)의 둘레에 형광체(155)를 포함하는 몰딩부(150)가 채워지고, 몰딩부(160)는 렌즈로 작용할 수도 있다.
몸체부(110)에는 제1 리드 프레임(122)과 제2 리드 프레임(126)이 배치될 수 있는데, 발광소자(10)의 본딩 패드(15)는 제1 리드 프레임(122)과 와이어(140)로 전기적으로 연결되고 제2 리드 프레임(126) 상에 도전성 접착제(130)로 본딩될 수 있다.
몸체부(110)의 표면에는 반사층(미도시)이 형성되어, 발광소자(10)로부터 방출되는 빛을 상부로 반사할 수 있다.
그리고, 몸체부(110)는 PCB(Printed circuit Board) 등의 회로 기판에 연결되어, 발광소자(10)의 구동에 필요한 전류를 공급받을 수 있다.
그러나, 상술한 종래의 발광소자 패키지 다음과 같은 문제점이 있다.
몸체부(110)이 상술한 캐비티 구조로 인하여 방출되는 광의 지향각은 개선할 수 있으나, 발광소자 패키지의 볼륨(volume)이 증가할 수 있다.
수직형 발광소자는 면 발광체(surface emitter)와 같이 특정 방향으로 광을 주로 방출하여 캐비티 구조를 사용하지 않을 수도 있으나, 수평형 발광소자나 플립 칩 발광소자는 볼륨 발광체(volume emitter)와 같이 전 영역으로 광을 방출하므로 캐비티 구조를 사용하지 않으면 지향각을 개선시키기 어렵다.
실시예는 발광소자, 특히 수평형 발광소자나 플립 칩 발광소자가 구비된 발광소자 모듈의 볼륨을 줄이면서도 지향각을 개선하고자 한다.
실시예는 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물; 상기 활성층과 제2 도전형 반도체층 사이에 배치된 전자 차단층; 및 상기 제1 도전형 반도체층과 제2 도전형 반도체층 상에 각각 배치된 제1 전극과 제2 전극을 포함하고, 측면에 광추출 패턴이 배치된 발광소자를 제공한다.
활성층에 상기 광추출 패턴이 배치될 수 있다.
제1 도전형 반도체층과 상기 활성층 사이에 배치된 식각층을 더 포함하고, 상기 광추출 패턴은 상기 식각층에 배치될 수 있다.
제1 도전형 반도체층 내에 배치된 적어도 하나의 식각층을 더 포함하고, 상기 광추출 패턴은 상기 식각층에 배치될 수 있다.
광추출 패턴은, 하나의 기울기를 가질 수 있다.
광추출 패턴은, 서로 인접하는 적어도 2개의 기울기를 가질 수 있다.
광추출 패턴은, 초격자층의 형상으로 배치될 수 있다.
광추출 패턴은 적어도 일부 영역에 인듐(In)을 포함할 수 있다.
광추출 패턴은, 상기 인듐이 많이 포함된 영역에서 식각된 깊이가 상기 인듐이 적게 포함된 영역에서 식각된 깊이보다 클 수 있다.
다른 실시예는 제1 전극부와 제2 전극를 포함하는 회로 기판; 상기 회로 기판 상에 플립 본딩되고, 상기 제1 전극부와 제2 전극부에 전기적으로 연결되는 상술한 발광소자; 및 상기 발광소자의 둘레에 배치되는 몰딩 필름을 포함하는 발광소자 모듈을 제공한다.
상술한 발광소자는 측면에 광추출 패턴이 구비되어, 발광소자 모듈에서 플립 본딩되어 측면으로 방출되는 광이 광추출 패턴에서 회절 내지 산란되어 상부 방향으로 향할 수 있다.
그리고, 발광소자 모듈에서 몰딩 필름이 발광소자의 측면에 배치되어 상술한 광추출 패턴과의 굴절률 차이로 인하여 산란 작용이 더욱 클 수 있다.
도 1은 종래의 발광소자 패키지를 나타낸 도면이고,
도 2는 발광소자 모듈의 일실시예를 나타낸 도면이고,
도 3a 내지 도 3d는 도 2의 발광소자 모듈에 구비된 발광소자의 제1 실시예 내지 제4 실시예를 나타낸 도면이고,
도 4a 내지 도 4d는 도 3a 내지 도 3d의 발광소자에 배치된 광출 패턴의 일실시예들을 나타낸 도면이다.
이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 실시예를 첨부한 도면을 참조하여 설명한다.
본 발명에 따른 실시예의 설명에 있어서, 각 element의 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위) 또는 하(아래)(on or under)”으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향 뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
도 2는 발광소자 모듈의 일실시예를 나타낸 도면이다.
실시예에 따른 발광소자 모듈(200)은, 회로 기판(280)과 회로 기판(280) 상의 제1,2 도전층(281, 282)과 전기적으로 연결된 발광소자(20)와, 회로 기판(280)에 플립 본딩된 발광 소자(20)를 둘러싸고 배치되는 형광체층(260)을 포함하여 이루어진다.
회로 기판(280)은 인쇄 회로 기판(Printed Circuit Board)이나, 메탈 PCB 또는 FR-4 등일 수 있다. 회로 기판(280)에 제1 도전층(281)과 제2 도전층(282)는 각각 발광소자(20)의 제1 전극(26a) 및 제2 전극(26c)과 전기적으로 연결될 수 있다.
발광소자(20)는 도시된 플립 칩(flip chip) 타입의 발광소자 일 수 있는데, 기판(21)에 버퍼층(22)과 발광 구조물(24)이 배치되고, 발광 구조물(24)은 제1 도전형 반도체층(24a)과 활성층(24b) 및 제2 도전형 반도체층(24c)을 포함하여 이루어지고, 제1 도전형 반도체층(24a)과 제2 도전형 반도체층(24c)에는 각각 제1 전극(26a)과 제2 전극(26c)이 배치될 수 있다.
기판(21)은 반도체 물질 성장에 적합한 물질이나 캐리어 웨이퍼로 형성될 수 있으며, 열 전도성이 뛰어난 물질로 형성될 수 있고, 전도성 기판 또는 절연성 기판을 포함할 수 있다. 예컨대, GaN, 사파이어(Al2O3), SiO2, SiC, Si, GaAs, ZnO, GaP, InP, Ge, Ga203 중 적어도 하나를 사용할 수 있다.
기판(21)을 발광 구조물과 동종의 재료로 형성할 수 있으나, 만약 사파이어 등으로 기판(21)을 형성하고, 기판(21) 상에 GaN이나 AlGaN 등을 포함하는 발광구조물(24)이 배치될 때, GaN이나 AlGaN과 사파이어 사이의 격자 부정합(lattice mismatch)이 매우 크고 이들 사이에 열 팽창 계수 차이도 매우 크기 때문에, 결정성을 악화시키는 전위(dislocation), 멜트 백(melt-back), 크랙(crack), 피트(pit), 표면 모폴로지(surface morphology) 불량 등이 발생할 수 있으므로, AlN 등으로 버퍼층(22)을 형성할 수 있다.
제1 도전형 반도체층(24a)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트가 도핑되어 제1 도전형의 반도체층일 수 있다. 제1 도전형 반도체층(24a)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 이루어질 수 있고, 예를 들어 AlGaN, GaN, InAlGaN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상으로 형성될 수 있다.
제1 도전형 반도체층(24a)이 n형 반도체층인 경우, 제1 도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 n형 도펀트를 포함할 수 있다. 제1 도전형 반도체층(24a)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
활성층(24b)은 제1 도전형 반도체층(24a)의 상부면에 배치되며, 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(MQW:Multi Quantum Well) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다.
활성층(24b)은 Ⅲ-Ⅴ족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층, 예를 들면 AlGaN/AlGaN, InGaN/GaN, InGaN/InGaN, AlGaN/GaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지는 않는다. 우물층은 장벽층의 에너지 밴드 갭보다 작은 에너지 밴드 갭을 갖는 물질로 형성될 수 있다.
제2 도전형 반도체층(24c)은 활성층(24b)의 표면에 반도체 화합물로 형성될 수 있다. 제2 도전형 반도체층(24c)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 도펀트가 도핑될 수 있다. 제2 도전형 반도체층(24c)은 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 이루어질 수 있고, AlGaN, GaN AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상으로 형성될 수 있다.
제2 도전형 반도체층(24c)은 제2 도전형 도펀트가 도핑될 수 있는데, 제2 도전형 반도체층(24c)이 p형 반도체층일 경우 제2 도전형 도펀트는 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트일 수 있다. 제2 도전형 반도체층(24c)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
도시되지는 않았으나, 제2 도전형 반도체층(24c) 상에는 ITO(Intium tin Oxide) 등으로 투광성 도전층이 형성되어, 제2 전극(26c)으로부터 제2 도전형 반도체층(24c)으로 전류 스프레딩(spreading) 효과를 향상시킬 수 있다.
제2 도전형 반도체층(24c)과 활성층(24b) 및 제1 도전형 반도체층(24a)의 일부까지 메사 식각하여, 제1 도전형 반도체층(24a)을 노출시켜서 제1 전극(26a)이 형성될 영역을 확보할 수 있다.
제1 도전형 반도체층(24a)과 제2 도전형 반도체층(24c) 상에는 각각 제1 전극(26a)과 제2 전극(26c)이 배치되는데, 제1 전극(26a)과 제2 전극(26c)은 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu), 금(Au) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성될 수 있다.
도시되지는 않았으나, 발광 구조물(24)의 둘레에는 패시베이션층이 형성될 수 있는데, 패시베이션층은 절연성 물질로 이루어질 수 있고, 상세하게는 산화물이나 질화물로 이루어질 수 있고, 보다 상세하게는 실리콘 산화물(SiO2)층, 산화 질화물층, 산화 알루미늄층으로 이루어질 수 있다.
발광소자(20)의 제1 전극(26a)과 제2 전극(26c)은 각각, 회로 기판(20)의 제1 도전층(281)과 제2 도전층(282)에 도전성 접착제로 전기적으로 연결될 수 있는데, 본 실시예에서는 솔더(28a, 28c)로 본딩될 수 있다.
발광소자(20)의 둘레를 형광체층(260)이 배치되는데, 형광체층(260)은 발광 소자(20)의 상부면과 측면에 배치되고 필름(file) 형상일 수 있다. 본 실시예에서 형광체층(260)은 형광체를 포함하고 실리콘이나 에폭시 계열의 수지를 모재로 하며, 발광소자(20)를 보호하는 몰딩 필름(molding film)일 수 있다.
본 실시예에서 형광체층(260)은 발광 소자(20)의 측면으로부터 회로 기판(280)의 표면으로까지 연장되어, 회로 기판(280)의 표면과 접촉하고 있다.
형광체층(260)은 실리콘 계열의 수지 등을 모재로 하여 형광체를 포함할 수 있는데, 발광소자(20)에서 방출된 제1 파장 영역의 광이 형광체를 여기하여 형광체에서 제2 파장 영역의 광이 방출될 수 있다.
그리고, 형광체층(260)의 내측 영역에서 발광소자(20)와 회로 기판(280)의 사이에 보이드(void)가 형성되고 있다. 보이드의 내부에는 에어(air)가 채워질 수 있다.
본 실시예에서, 발광 소자(20)의 둘레를 형광체층(260)이 회로 기판(280)과 접촉하며 감싸고 있으므로, 상술한 보이드는 상부의 발광소자(20)와 측면의 형광체층(260)과 하부의 회로 기판(280)으로 둘러싸인 영역에 형성될 수 있으며, 이때 발광소자(20) 중 발광 구조물(24)와 접촉할 수 있다.
도 2에서 형광체층(260)은 발광 소자(20), 특히 기판(21)의 상부면과 'b1'으로 표시된 영역에서 접촉하고 있다.
도 2에서 발광소자(20)는 측면에 광추출 패턴이 형성되고 있으며, 도 3a 내지 도 3d는 도 2의 발광소자 모듈에 구비된 발광소자의 제1 실시예 내지 제4 실시예를 나타낸 도면이다.
도 3a에 도시된 발광소자(30)는 활성층(34a)의 측면에 광추출 패턴이 배치되고 있다. 그리고, 활성층(34b)과 제2 도전형 반도체층(34c)의 사이에 전자 차단층(35)이 배치되고 있다. 전자는 정공보다 이동성(mobility)이 크므로, 전자차단층(35)은 제2도전형 반도체(34c) 방향으로 전자가 이동하는 것을 방지할 수 있으며, AlGaN 등으로 이루어질 수 있다.
도 3b의 발광소자(40)에서는 버퍼층(42)과 제1 도전형 반도체층(44a)의 사이에 식각층(43)이 배치되고, 식각층(43)의 측면에 광추출 패턴이 배치되고 있다.
도 3c의 발광소자(50)에서는 제1 도전형 반도체층(54a)의 내부에 식각층(53)이 배치되고, 식각층(53)의 측면에 광추출 패턴이 배치되고 있다.
도 3d의 발광소자(60)에서는 제1 도전형 반도체층(64a)의 내부에 복수 개의 식각층(63)이 배치되고, 각각의 식각층(63a,63b)의 측면에 광추출 패턴이 배치되고 있다.
또한, 광추출 패턴이 측면에 배치된 식각층은 제1 도전형 반도체층과 활성층의 사이에 배치될 수도 있다.
도 4a 내지 도 4d는 도 3a 내지 도 3d의 발광소자에 배치된 광출 패턴의 일실시예들을 나타낸 도면이다.
광추출 패턴은 도 4a에 도시된 바와 같이 하나의 기울기를 가지거나, 도 4b에 도시된 바와 같이 서로 인접하는 적어도 2개의 기울기를 가지거나, 또는 초격자층의 형상으로 배치될 수 있다.
초격자층의 형상으로 광추출 패턴이 형성될 때, 도 4c에 도시된 바와 같이 인접하는 복수 개의 층(layer 1~layer 6)에서 각각 변하는 기울기를 가지거나, 도 4d에 도시된 바와 같이 인접하는 복수 개의 층(layer 1~layer 6)에서 연속되는 기울기를 가질 수 있다.
상술한 광추출 패턴을 가지는 식각층은, InAlGaN을 포함할 수 있으며, n형 도펀트가 부분적으로 도핑될 수도 있다. 또한, 도 4c와 도 4d와 같이 초격자층으로 구성될 경우 InGaN/GaN 또는 InAlGaN/GaN의 구조를 가질 수도 있다.
그리고, 상술한 식각층 측면의 광추출 패턴은 케미컬 에칭(chemical etching)이나 PEC 에칭 또는 아노다이징(anodizing)을 이용하여, 식각층의 측면을 선택적으로 에칭하여 구할 수 있다. 예를 들어 케미컬 에칭에서 KOH나 질산이 에칭액으로 사용될 수 있다.
식각층을 이루는 원소의 조성을 달리하여 식각되는 깊이(도 4a의 d1)를 조절할 수 있는데, 예를 들면 인듐(In)의 조성비를 조절하여 식각되는 깊이를 조절할 수 있다. InGaN 또는 InAlGaN으로 이루어지는 층(layer) 내에서, 인듐의 조성을 증가시키면 식각되는 깊이가 증가하고, 인듐의 조성이 감소하면 식각되는 깊이가 감소할 수 있다.
그리고, InGaN이나 InAlGaN 내의 인듐의 조성이 기울기를 갖도록 변화시킬 때, InGaN이나 InAlGaN이 식각되는 깊이가 기울기를 가지고 달라질 수 있다. 즉, InGaN이나 InAlGaN 내의 인듐의 조성이 점차 감소하면 식각되는 깊이도 점차 감속하고, 인듐의 조성이 점차 증가하면 식각되는 깊이도 점차 증가할 수 있다.
상술한 발광소자는 측면에 광추출 패턴이 구비되어, 발광소자 모듈에서 플립 본딩되어 측면으로 방출되는 광이 광추출 패턴에서 회절 내지 산란되어 상부 방향으로 향할 수 있다. 그리고, 몰딩 필름이 발광소자의 측면에 배치되어 상술한 광추출 패턴과의 굴절률 차이로 인하여 산란 작용이 더욱 클 수 있다.
발광 소자 모듈에는 발광 소자들이 하나 또는 복수 개로 탑재할 수 있으며, 이에 대해 한정하지는 않는다.
상술한 발광소자 모듈은 조명 시스템의 광원으로 사용될 수 있는데, 예를 들어 영상표시장치의 영상표시장치와 조명 장치 등의 발광 장치에 사용될 수 있다.
영상표시장치의 백라이트 유닛으로 사용될 때 에지 타입의 백라이트 유닛으로 사용되거나 직하 타입의 백라이트 유닛으로 사용될 수 있고, 조명 장치에 사용될 때 차량용 헤드 램프나 등기구나 벨트 타입의 광원에 사용될 수도 있다.
또한, 상술한 발광소자 모듈은 이동 단말기의 광원으로 사용될 수도 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
10, 20, 30, 40, 50, 60: 발광소자
24, 34, 44, 54, 64: 발광 구조물
24a, 34a, 44a, 54a, 64a: 제1 도전형 반도체층
24b, 34b, 44b, 54b, 64b: 활성층
24c, 34c, 44c, 54c, 64c: 제2 도전형 반도체층
43, 53, 63, 63a, 63b: 식각층 100: 발광소자 패키지
110: 몸체부 200: 발광소자 모듈
260: 몰딩 필름 280: 회로 기판

Claims (10)

  1. 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물;
    상기 활성층과 제2 도전형 반도체층 사이에 배치된 전자 차단층; 및
    상기 제1 도전형 반도체층과 제2 도전형 반도체층 상에 각각 배치된 제1 전극과 제2 전극을 포함하고,
    측면에 광추출 패턴이 배치된 발광소자.
  2. 제1 항에 있어서,
    상기 활성층에 상기 광추출 패턴이 배치된 발광소자.
  3. 제1 항에 있어서,
    상기 제1 도전형 반도체층과 상기 활성층 사이에 배치된 식각층을 더 포함하고, 상기 광추출 패턴은 상기 식각층에 배치된 발광소자.
  4. 제1 항에 있어서,
    상기 제1 도전형 반도체층 내에 배치된 적어도 하나의 식각층을 더 포함하고, 상기 광추출 패턴은 상기 식각층에 배치된 발광소자.
  5. 제1 항에 있어서,
    상기 광추출 패턴은, 하나의 기울기를 가지는 발광소자.
  6. 제1 항에 있어서,
    상기 광추출 패턴은, 서로 인접하는 적어도 2개의 기울기를 가지는 발광소자.
  7. 제1 항에 있어서,
    상기 광추출 패턴은, 초격자층의 형상으로 배치되는 발광소자.
  8. 제1 항에 있어서,
    상기 광추출 패턴은 적어도 일부 영역에 인듐(In)을 포함하는 발광소자.
  9. 제8 항에 있어서,
    상기 광추출 패턴은, 상기 인듐이 많이 포함된 영역에서 식각된 깊이가 상기 인듐이 적게 포함된 영역에서 식각된 깊이보다 큰 발광소자.
  10. 제1 전극부와 제2 전극를 포함하는 회로 기판;
    상기 회로 기판 상에 플립 본딩되고, 상기 제1 전극부와 제2 전극부에 전기적으로 연결되는 제1 항 내지 제9 항 중 어느 한 항의 발광소자; 및
    상기 발광소자의 둘레에 배치되는 몰딩 필름을 포함하는 발광소자 모듈.
KR1020160001818A 2016-01-07 2016-01-07 발광소자 및 이를 포함하는 발광소자 모듈 KR20170082711A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160001818A KR20170082711A (ko) 2016-01-07 2016-01-07 발광소자 및 이를 포함하는 발광소자 모듈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160001818A KR20170082711A (ko) 2016-01-07 2016-01-07 발광소자 및 이를 포함하는 발광소자 모듈

Publications (1)

Publication Number Publication Date
KR20170082711A true KR20170082711A (ko) 2017-07-17

Family

ID=59443218

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160001818A KR20170082711A (ko) 2016-01-07 2016-01-07 발광소자 및 이를 포함하는 발광소자 모듈

Country Status (1)

Country Link
KR (1) KR20170082711A (ko)

Similar Documents

Publication Publication Date Title
US9835309B2 (en) Light emitting device module including lens with patterned protrusion
US20190165226A1 (en) Semiconductor element package
US9099624B2 (en) Semiconductor light emitting device and package
KR102189129B1 (ko) 발광 소자 모듈
KR20120013758A (ko) 발광소자 패키지 및 그 제조방법
KR20120137865A (ko) 발광소자 및 발광소자 패키지
KR101729266B1 (ko) 발광소자 패키지
KR101071755B1 (ko) 발광 소자
KR20120019598A (ko) 발광 소자
KR102474695B1 (ko) 발광소자
KR102501878B1 (ko) 발광소자 패키지
CN108604629B (zh) 发光元件封装
KR20170082711A (ko) 발광소자 및 이를 포함하는 발광소자 모듈
KR102515609B1 (ko) 발광소자 패키지
KR20120011198A (ko) 발광 소자, 발광 소자 패키지 및 발광 소자의 제조방법
KR20190038105A (ko) 발광소자 패키지 및 그 제조방법
KR102419857B1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR102464031B1 (ko) 발광 소자
KR102358689B1 (ko) 발광소자
KR102320865B1 (ko) 발광 소자
KR102369976B1 (ko) 발광소자
KR102170217B1 (ko) 발광 소자
KR101071756B1 (ko) 발광 소자
KR20140047855A (ko) 발광소자 모듈
KR20120045119A (ko) 발광 소자 및 발광 소자 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application