KR20170079757A

KR20170079757A - 표시장치

Info

Publication number: KR20170079757A
Application number: KR1020150190664A
Authority: KR
Inventors: 신태화
Original assignee: 엘지디스플레이 주식회사
Priority date: 2015-12-31
Filing date: 2015-12-31
Publication date: 2017-07-10
Also published as: KR102531533B1

Abstract

표시장치는 제1 기판과 제2 기판 사이의 셀 갭 유지 패턴의 두께를 영역에 따라 다르게 형성하여 제1 기판과 제2 기판 사이의 셀 갭을 안정적으로 유지할 수 있다.
표시장치는 다수의 제1 연결배선 및 다수의 제2 연결배선이 교차되는 제1 영역과, 다수의 제1 연결배선 및 다수의 제2 연결배선이 교차되지 않는 제2 영역으로 이루어진 신호 입력부와, 신호 입력부가 배치된 제1 기판과, 제1 기판과 대향하는 제2 기판과, 제1 기판과 제2 기판 사이의 셀 갭 유지패턴을 포함하고, 제1 영역의 셀 갭 유지패턴의 두께는 제2 영역의 셀 갭 유지패턴의 두께보다 얇게 형성될 수 있다.
제1 기판의 제1 영역과 제2 영역의 셀 갭 유지 패턴의 두께 차이를 다르게 형성함으로써, 제1 기판과 제2 기판 사이의 셀 갭을 안정적으로 유지할 수 있는 효과가 있다.

Description

표시장치{DISPLAY DEVICE}

실시예는 게이트-인-패널(Gate-In-Panel) 방식의 표시장치에 구비되는 실란트 구조에 관한 것이다.

일반적으로, 액정표시장치(Liquid Crystal Display; LCD)는 특정한 형태로 배열되어 있는 액정물질에 전기장을 인가하여 액정물질의 배열을 변화시킴으로써 액정 패널을 통과하는 광의 투과율을 조절하고, 이에 대응하는 화상을 표시하는 평판표시장치를 의미한다.

이러한 액정표시장치는 일반적으로 투명 전극이 각각 형성된 두 기판을 대향되게 배치되는 액정패널과, 액정패널의 게이트 라인들(GL)을 구동하기 위한 게이트 드라이버와, 액정패널의 데이터 라인들을 구동하기 위한 데이터 드라이버와, 게이트 드라이버와 데이터 드라이버의 구동 타이밍을 제어하기 위한 타이밍 컨트롤러와, 구동 전압을 공급하는 전원부 등으로 이루어진다.

통상적으로 게이트 구동회로 및 데이터 구동회로는 액정패널과 별도의 PCB 기판에 제작되어 액정패널과 부착되는 것이 일반적이지만, 최근에는 제조 원가를 절감하고 전력소모를 최소화하기 위하여 상기 구동회로 중에서 게이트 제어신호를 제어하는 게이트 구동회로(Gate Driver-IC; D-IC)를 액정패널 내에 실장하는 게이트 인 패널(Gate In Panel; GIP)방식의 액정표시장치가 제안되고 있다.

액정패널의 비표시 영역 내에는 액정패널의 두 기판 사이에 배치되는 액정층을 실링(sealing)하기 위한 씰 패턴이 구비되며, 씰 패턴은 비표시 영역 내의 게이트 구동 회로부(GIP)를 구동시키기 위한 신호 입력부(CLK)와 중첩되도록 배치된다.

신호 입력부에는 다수의 배선들이 교차되어 형성되고, 이로 인해 신호 입력부의 일부 영역에는 단차를 가지게 된다. 단차를 가지는 신호 입력부 상에 두께가 일정한 씰 패턴을 형성하게 되면, 단차 차이로 인해 씰 패턴의 내부 압력이 발생되고, 이로 인해 배선부에 데미지(Damage)가 발생하여 게이트 구동 회로부에 신호를 전송하지 못하게 된다. 이러한 이유로 화면에는 깜박임 등의 불량이 발생된다.

상기와 같은 문제점을 해결하기 위해, 실시예는 화면에 깜박임 등의 불량이 발생되는 것을 방지하기 위한 표시장치를 제공하는 것을 그 목적으로 한다.

상술한 목적을 달성하기 위하여, 실시예에 따른 표시장치는 제1 기판과 제2 기판 사이의 셀 갭 유지 패턴의 두께를 영역에 따라 다르게 형성하여 제1 기판과 제2 기판 사이의 셀 갭을 안정적으로 유지할 수 있다.

이를 위해 실시예에 따른 표시장치는 다수의 제1 연결배선 및 다수의 제2 연결배선이 교차되는 제1 영역과, 다수의 제1 연결배선 및 다수의 제2 연결배선이 교차되지 않는 제2 영역으로 이루어진 신호 입력부와, 상기 신호 입력부가 배치된 제1 기판과, 상기 제1 기판과 대향하는 제2 기판과, 상기 제1 기판과 상기 제2 기판 사이의 셀 갭 유지패턴을 포함하고, 상기 제1 영역의 상기 셀 갭 유지패턴의 두께는 상기 제2 영역의 상기 셀 갭 유지패턴의 두께보다 얇게 형성될 수 있다.

실시예는 제1 기판의 제1 영역과 제2 영역의 셀 갭 유지 패턴의 두께 차이를 다르게 형성함으로써, 제1 기판과 제2 기판 사이의 셀 갭을 안정적으로 유지할 수 있는 효과가 있다.

또한, 실시예는 씰 패턴을 두께 차를 가지는 칼럼 스페이서 상에 일정 두께로 형성함으로써, 씰 패턴을 보다 안정적으로 형성할 수 있는 효과가 있다.

또한, 실시예(NA)는 칼럼 스페이서 상에 보조 씰 패턴을 더 형성함으로써, 셀 갭 유지패턴을 보다 견고하게 형성할 수 있는 효과가 있다.

도 1은 제1 실시예에 따른 표시장치의 제1 기판의 평면도이다.
도 2는 제1 실시예에 따른 제1 기판을 포함하는 표시장치를 나타낸 단면도이다.
도 3은 제1 실시예에 따른 표시장치의 씰 패턴을 나타낸 단면도이다.
도 4는 종래 씰 패턴 구조를 나타낸 단면도이다.
도 5는 제2 실시예에 따른 표시장치를 나타낸 단면도이다.
도 6은 제3 실시예에 따른 표시장치를 나타낸 단면도이다.

이하, 도면을 참조하여 실시예를 상세히 설명하기로 한다.

도 1은 제1 실시예에 따른 표시장치의 제1 기판의 평면도이고, 도 2는 제1 실시예에 따른 제1 기판을 포함하는 표시장치를 나타낸 단면도이고, 도 3은 제1 실시예에 따른 표시장치의 씰 패턴을 나타낸 단면도이고, 도 4는 종래 씰 패턴 구조를 나타낸 단면도이다.

도 1을 참조하면, 제1 기판(100)은 투명한 재질로 형성될 수 있다. 제1 기판(100)은 리지드(Ligid)하거나, 플렉시블(Flexible)한 재질로 형성될 수 있다. 제1 기판(100)은 투명한 유리 또는 플라스틱 재질로 형성될 수 있다. 제1 기판(100)은 사각 플레이트 형상으로 형성될 수 있다. 제1 기판(100)의 형상은 이에 한정되지 않으며 화면의 표시 상태에 따라 원형 형상으로 형성될 수 있다. 제1 기판(100)은 박막 트랜지스터(TFT) 기판일 수 있다.

제1 기판(100)은 표시영역(AA)과, 비표시 영역(NA)을 포함할 수 있다. 표시 영역(AA)에는 서로 교차하여 화소영역(P)을 정의하는 게이트 배선(11) 및 데이터 배선(12)과 이들 두 배선(11, 12)과 각각 연결된 스위칭 소자인 박막트랜지스터(TFT)와 상기 박막트랜지스터와 연결된 화소전극(13)이 구비되고 있다.

표시 영역(AA) 상측에 위치한 패드부(PA)에는 표시 영역(AA)에 형성된 데이터 배선(12)과 연결되며 외부의 데이터 구동회로와 연결하기 위한 데이터 패드(DP) 및 상기 신호 입력부(CLK)에 형성된 제 1 연결배선(14)과 연결되어 이들 제 1 연결배선(14) 끝단부에 게이트 패드(GP)가 형성된다.

비표시영역은 게이트 구동회로부(GIP, 120)와, 신호 입력부(CLK, 110)와, 접지부(GND, 130)를 포함할 수 있다.

게이트 구동회로부(GIP)에는 다수의 스위칭 소자 및 커패시터 등의 조합으로 이루어진 다수의 회로블럭(15)이 형성되며, 이들 중 하나의 회로블럭(15)은 표시 영역(AA)에 형성된 게이트 배선(11) 및 신호 입력부(CLK)에 형성된 다수의 제2 연결배선(16)과 연결된다.

신호 입력부(CLK)에는 패드부(PA)로 연장하는 다수의 제1 연결배선(14)과, 제1 연결배선(14)과 게이트 절연막을 개재하여 서로 교차하며 형성되며 상기 게이트 구동회로부(GIP) 내의 각 회로블럭(15)과 연결되는 다수의 제2 연결배선(16)이 형성되어 있다.

제1 기판(100)은 제1 연결배선(14)과 제2 연결배선(16)은 교차되는 제1 영역(A)을 가지며, 제1 연결배선(14)과 제2 연결배선(16)이 교차되지 않는 제2 영역(B)으로 이루어질 수 있다. 제1 영역(A)은 제1 연결배선(14)과 제2 연결배선(16)이 교차되도록 형성함에 따라 제1 기판(100)의 상부면과 일정 단차가 형성될 수 있다. 반면, 제2 영역(B)은 제1 연결배선(14)만 존재하므로 제1 기판(100)의 상부면과의 단차는 거의 존재하지 않는다. 도면에서는 제1 연결배선(14)이 일정 간격으로 이격 배치된 것으로 도시되었으나, 실제로는 제1 연결배선(14)들 사이의 간격이 거의 존재하지 않는다. 따라서, 제2 연결배선(16)이 형성된 영역은 제1 연결배선(14)과 모두 교차되는 영역일 수 있다.

도 2를 참조하면, 제1 실시예에 따른 표시장치는 제1 기판(100)과, 상기 제1 기판(100) 상에 배치된 제2 기판(200)과, 상기 제1 기판(100)의 비표시 영역(NA)과 상기 제2 기판(200) 사이에 배치된 셀 갭 유지패턴(300)을 포함할 수 있다.

제2 기판(200)은 컬러 필터(Color Filter)가 포함된 컬러필터 기판일 수 있다. 제2 기판(200)은 투명한 재질의 유리 또는 플라스틱 재질로 형성될 수 있다. 제2 기판(200)은 리지드하거나 플렉시블한 기판일 수 있다.

제2 기판(200)의 비표시 영역에는 블랙 매트릭스(Black Matrix, 210)와, 오버 코트층(220)이 형성될 수 있으며, 제2 기판(200)에는 블랙 매트릭스(210), 오버 코트층(220)이 순차적으로 형성될 수 있다. 제2 기판(200)의 표시 영역에는 컬러 필터(미도시)가 더 형성될 수 있다. 제2 기판(200)에는 전 영역에 걸쳐 공통전극(미도시)이 형성될 수 있다.

제1 기판(100)과 제2 기판(200) 사이에는 셀 갭 유지패턴(300)이 형성될 수 있다. 셀 갭 유지패턴(300)은 제1 기판(100)의 비표시 영역(NA)과 제2 기판(200) 사이에 형성될 수 있다. 셀 갭 유지패턴(300)은 신호 입력부(110)와 중첩되도록 형성될 수 있다. 셀 갭 유지패턴(300)은 접지부(130)와 신호 입력부(110)와 중첩되도록 형성될 수 있다.

제1 실시예에서는 셀 갭 유지 패턴(300)이 신호 입력부(100)의 제1 연결배선(14)과 제2 연결배선(16)이 중첩되는 제1 영역(A)의 두께와 신호 입력부(110)의 제1 연결배선(14)과 제2 연결배선(16)이 중첩되지 않는 제2 영역(B)에 따라 서로 다른 두께를 가지는 구조로 형성될 수 있다. 제1 영역(A)과 제2 영역(B)의 셀 갭 유지패턴(300)의 두께를 다르게 형성하기 위해 셀 갭 유지 패턴(300)에는 칼럼 스페이서(320)가 더 형성될 수 있다. 칼럼 스페이서(320)는 제1 영역(A)에 형성된 셀 갭 유지패턴(300)의 두께와 제2 영역(B)에 형성된 셀 갭 유지패턴(300)의 두께가 서로 다르게 형성될 수 있다.

도 3에 도시된 바와 같이, 셀 갭 유지패턴(300)은 신호 입력부(110)의 제1 연결배선(14)과 제2 연결배선(16)이 중첩되는 제1 영역(A)의 셀 갭 유지패턴(300a)과, 신호 입력부(110)의 제1 연결배선(14)과 제2 연결배선(16)이 중첩되지 않는 제2 영역(B)의 셀 갭 유지패턴(300b)을 포함할 수 있다. 여기서, 제2 영역(B)은 제1 영역(A)의 외곽 영역일 수 있다. 제2 영역(B)은 제1 영역(A)을 감싸는 영역일 수 있다.

제1 영역(A)의 셀 갭 유지패턴(300a)은 씰 패턴(310a)과 상기 씰 패턴(310a) 상에 배치된 칼럼 스페이서(320a)를 포함할 수 있다. 여기서, 제1 기판(100)의 제1 영역(A)에는 신호 입력부(110)의 제2 연결배선(16)을 이루는 박막 트랜지스터를 구성하는 게이트 전극(Gate), 게이트 절연막(GI), 활성패턴(ACT), 소스 및 드레인 전극(SD) 층이 형성되고, 박막 트랜지스터를 보호하는 보호막(PAS)가 형성되는 구조를 포함할 수 있다.

제1 영역(A)의 씰 패턴(310a)은 제1 기판(100)의 PAS층 상에 형성될 수 있다. 제1 영역(A)의 씰 패턴(310a)은 씰런트(sealant)를 포함할 수 있다. 제1 영역(A)의 씰 패턴(310a)은 볼 실리카를 더 포함할 수 있다. 제1 영역(A)의 씰 패턴(310a)은 제1 기판(100) 상의 제1 영역(A)에 일정 두께로 형성될 수 있다.

제1 영역(A)의 칼럼 스페이서(320a)는 씰 패턴(310a) 상에 형성될 수 있다. 제1 영역(A)의 칼럼 스페이서(320a)는 아크릴계 유기물 또는 감광성 유기 물질을 포함할 수 있다. 제1 영역(A)의 칼럼 스페이서(320a)는 하프 톤(Half Tone) 마스크를 사용하여 씰 패턴(310a) 상에 형성될 수 있다. 제1 영역(A)의 칼럼 스페이서(320a)는 제2 연결배선(16) 예컨대, SD+ACT 층(112)의 두께와 동일하게 형성될 수 있다.

제2 영역(B)의 셀 갭 유지패턴(300b)은 씰 패턴(310b)과 상기 씰 패턴(310b) 상에 배치된 칼럼 스페이서(320b)를 포함할 수 있다. 여기서, 제1 기판(100)의 제2 영역(B)에는 신호 입력부(100)를 구성하는 게이트 전극(Gate), 게이트 절연막(GI), 보호막(PAS)가 형성되는 구조를 포함할 수 있다.

제2 영역(B)의 씰 패턴(310b)은 제1 영역(A)의 씰 패턴(310a)과 대응되는 형상 및 재질로 형성될 수 있다. 예컨대, 제2 영역(B)의 씰 패턴(310b)은 씰런트(sealant)와 볼 실리카를 더 포함할 수 있다. 제2 영역(B)의 씰 패턴(310b)은 제1 영역(A)의 씰 패턴(310a)과 동일한 두께로 형성될 수 있다. 즉, 제2 영역(B)의 씰 패턴(310b)은 제1 영역(A)의 씰 패턴(310a)과 동일한 공정에 의해 동시에 형성되기 때문에 제2 영역(B)의 씰 패턴(310b)의 두께는 제1 영역(A)의 씰 패턴(310a)의 두께와 대응될 수 있다.

제2 영역(B)의 칼럼 스페이서(320b)는 제2 영역(B)의 씰 패턴(310b) 상에 형성될 수 있다. 제2 영역(B)의 칼럼 스페이서(320b)는 아크릴계 유기물 또는 감광성 유기 물질을 포함할 수 있다. 제2 영역(B)의 칼럼 스페이서(320b)는 풀 톤(Full Tone) 마스크를 이용하여 제2 영역(B)의 씰 패턴(310b) 상에 형성될 수 있다.

제2 영역(B)의 칼럼 스페이서(320b)의 두께(T2)는 제1 영역(A)의 칼럼 스페이서(320a)의 두께(T1)보다 두껍게 형성될 수 있다. 제2 영역(B)의 칼럼 스페이서(320b)의 두께(T2)와 제1 영역(A)의 칼럼 스페이서(320a)의 두께(T1)는 제1 영역(A)과 제2 영역(B)의 단차만큼 상이하게 형성될 수 있다. 제2 영역(B)의 칼럼 스페이서(320b)의 두께(T2)는 제1 영역(A)의 칼럼 스페이서(320a)의 두께(T1)보다 2배 이상 형성될 수 있다. 제2 영역(B)의 칼럼 스페이서(320b)의 두께(T2)는 SD+ACT 층(112)의 두께(T3)는 제1 영역(A)의 칼럼 스페이서(320a)와 두께(T1)의 합과 동일하게 형성될 수 있다.

이로부터 제1 영역(A)의 셀 갭 유지패턴(300a)의 전체 두께는 제2 영역(B)의 셀 갭 유지패턴(300b)의 전체 두께보다 작을 수 있다. 제1 영역(A)의 셀 갭 유지패턴(300a)의 상부면은 제2 영역(B)의 셀 갭 유지패턴(300b)의 상부면과 동일 수평면 상에 배치될 수 있다.

도 4에 도시된 바와 같이, 종래에는 셀 갭 유지패턴이 동일한 두께의 씰 패턴으로 이루어져 제1 기판의 제1 영역(A)과 제2 영역(B)의 두께가 SD+ACT 층의 두께(T3) 만큼의 두께 차를 가지게 되었다.

반면, 제1 실시예에 따른 셀 갭 유지패턴은 제1 기판의 제1 영역과 제2 영역에 칼럼 스페이서에 의해 두께를 다르게 형성함으로써, 제1 기판의 제1 영역에 형성된 SD+ACT층의 두께를 보상할 수 있게 된다. 따라서, 제1 실시예에서는 신호 입력부에서의 단차에 의해 배선들이 파손되는 것을 방지할 수 있다.

도 5는 제2 실시예에 따른 표시장치를 나타낸 단면도이다.

도 5를 참조하면, 제2 실시예에 따른 표시장치는 제1 기판(100)과, 상기 제1 기판(100) 상에 배치된 제2 기판(200)과, 상기 제1 기판(100)의 비표시 영역(NA)과 상기 제2 기판(200) 사이에 배치된 셀 갭 유지패턴(300)을 포함할 수 있다. 여기서, 셀 갭 유지패턴을 제외한 구성은 제1 실시예에 따른 표시장치의 구성 요소와 동일하므로 생략한다.

셀 갭 유지패턴(300)은 신호 입력부(110)의 제1 연결배선(14)과 제2 연결배선(16)이 중첩되는 제1 영역(A)의 셀 갭 유지패턴(300a) 과, 신호 입력부(110)의 제1 연결배선(14)과 제2 연결배선(16)이 중첩되지 않는 제2 영역(B)의 셀 갭 유지패턴(300b)을 포함할 수 있다.

제1 영역(A)의 셀 갭 유지패턴(300a)은 칼럼 스페이서(320a)와 상기 칼럼 스페이서(320a) 상에 배치된 씰 패턴(310a)을 포함할 수 있다. 여기서, 제1 기판(100)의 제1 영역(A)에는 신호 입력부(110)의 제2 연결배선(16)을 이루는 박막 트랜지스터를 구성하는 게이트 전극(Gate), 게이트 절연막(GI), 활성패턴(ACT), 소스 및 드레인 전극(SD) 층이 형성되고, 박막 트랜지스터를 보호하는 보호막(PAS)가 형성되는 구조를 포함할 수 있다.

제1 영역(A)의 칼럼 스페이서(320a)는 아크릴계 유기물 또는 감광성 유기 물질을 포함할 수 있다. 제1 영역(A)의 칼럼 스페이서(320a)는 하프 톤(Half Tone) 마스크를 사용하여 신호 입력부(110)의 제2 연결배선(16) 상에 형성될 수 있다.

제1 영역(A)의 씰 패턴(310a)은 칼럼 스페이서(320a) 상에 배치될 수 있다. 씰 패턴(310a)은 씰런트(sealant)를 포함할 수 있다. 씰 패턴(310a)은 볼 실리카를 더 포함할 수 있다.

제2 영역(B)의 셀 갭 유지패턴(300b)은 칼럼 스페이서(320b)와, 상기 칼럼 스페이서(320b) 상에 배치된 씰 패턴(310b)을 포함할 수 있다. 여기서, 제1 기판(100)의 제2 영역(B)에는 신호 입력부(100)를 구성하는 게이트 전극(Gate), 게이트 절연막(GI), 보호막(PAS)가 형성되는 구조를 포함할 수 있다.

제2 영역(B)의 칼럼 스페이서(320b)는 아크릴계 유기물 또는 감광성 유기 물질을 포함할 수 있다. 칼럼 스페이서(320b)는 풀 톤(Full Tone) 마스크를 사용하여 신호 입력부(110) 상에 형성될 수 있다.

제2 영역(B)의 칼럼 스페이서(320b)의 두께(T2)는 제1 영역(A)의 칼럼 스페이서(320a)의 두께(T1)보다 두껍게 형성될 수 있다. 제2 영역(B)의 칼럼 스페이서(320b)의 두께(T2)와 제1 영역(A)의 칼럼 스페이서(320a)의 두께(T1)는 제1 영역(A)과 제2 영역(B)의 단차만큼 상이하게 형성될 수 있다. 제2 영역(B)의 칼럼 스페이서(320b)의 두께(T2)는 제1 영역(A)의 칼럼 스페이서(320a)의 두께(T3)보다 2배 이상 형성될 수 있다. 제2 영역(B)의 칼럼 스페이서(320b)의 두께(T2)는 SD+ACT 층(112)의 두께(T3)와 제1 영역(A)의 칼럼 스페이서(320a)의 두께(T1)의 합과 동일하게 형성될 수 있다.

제2 실시예에 따른 표시장치는 씰 패턴을 두께 차를 가지는 칼럼 스페이서 상에 일정 두께로 형성함으로써, 씰 패턴을 보다 안정적으로 형성할 수 있는 효과가 있다.

도 6은 제3 실시예에 따른 표시장치를 나타낸 단면도이다.

도 6을 참조하면, 제3 실시예에 따른 표시장치는 제1 기판(100)과, 상기 제1 기판(100) 상에 배치된 제2 기판(200)과, 상기 제1 기판(100)의 비표시 영역(NA)과 상기 제2 기판(200) 사이에 배치된 셀 갭 유지패턴(300)을 포함할 수 있다. 여기서, 셀 갭 유지패턴(300)을 제외한 구성은 제1 실시예에 따른 표시장치의 구성 요소와 동일하므로 생략한다.

셀 갭 유지패턴(300)은 신호 입력부(110)의 제1 연결배선(14)과 제2 연결배선(16)이 중첩되는 제1 영역(A)의 셀 갭 유지패턴(300a)과, 신호 입력부(110)의 제1 연결배선(14)과 제2 연결배선(16)이 중첩되지 않는 제2 영역(B)의 셀 갭 유지패턴(300b)을 포함할 수 있다.

제1 영역(A)의 셀 갭 유지패턴(300a)은 씰 패턴(310a)과, 상기 씰 패턴(310a) 상에 배치된 칼럼 스페이서(320a)와, 상기 칼럼 스페이서(320a) 상에 배치된 보조 씰 패턴(330a)을 포함할 수 있다. 여기서, 제1 기판(100)의 제1 영역(A)에는 신호 입력부(110)의 제2 연결배선(16)을 이루는 박막 트랜지스터를 구성하는 게이트 전극(Gate), 게이트 절연막(GI), 활성패턴(ACT), 소스 및 드레인 전극(SD) 층이 형성되고, 박막 트랜지스터를 보호하는 보호막(PAS)가 형성되는 구조를 포함할 수 있다.

제1 영역(A)의 씰 패턴(310a)은 씰런트(sealant)를 포함할 수 있다. 씰 패턴(310a)은 볼 실리카를 더 포함할 수 있다. 제1 영역(A)의 칼럼 스페이서(320a)는 아크릴계 유기물 또는 감광성 유기 물질을 포함할 수 있다. 제1 영역(A)의칼럼 스페이서(320a)는 하프 톤(Half Tone) 마스크를 사용하여 형성될 수 있다.

제1 영역(A)의보조 씰 패턴(330a)은 제1 영역(A)의 칼럼 스페이서(320a) 상에 배치될 수 있다. 제1 영역(A)의 보조 씰 패턴(330a)은 제1 영역(A)의 씰 패턴(310a)과 동일한 재질로 형성될 수 있다. 제1 영역(A)의 보조 씰 패턴(330a)은 제1 영역(A)의 칼럼 스페이서(320a) 상에 형성되어, 제1 영역(A)의 셀 갭 유지패턴(300a)을 보다 견고하게 형성할 수 있게 해준다.

제2 영역(B)의 셀 갭 유지패턴(300b)은 씰 패턴(310b)과, 상기 씰 패턴(310b) 상에 배치된 칼럼 스페이서(320b)와, 상기 칼럼 스페이서(320b) 상에 배치된 보조 씰 패턴(330b)을 포함할 수 있다. 여기서, 제1 기판(100)의 제2 영역(B)에는 신호 입력부(100)를 구성하는 게이트 전극(Gate), 게이트 절연막(GI), 보호막(PAS)가 형성되는 구조를 포함할 수 있다.

제2 영역(B)의 칼럼 스페이서(320b)는 아크릴계 유기물 또는 감광성 유기 물질을 포함할 수 있다. 제2 영역(B)의 칼럼 스페이서(320b)는 풀 톤(Full Tone) 마스크를 사용하여 신호 입력부(110) 상에 형성될 수 있다.

제2 영역(B)의 보조 씰 패턴(330b)은 제1 영역(A)의 보조 씰 패턴(330a)과 동일한 재질로 형성될 수 있다. 제2 영역(B)의 보조 씰 패턴(330b)은 제2 영역(B)의 칼럼 스페이서(320b) 상에 형성되어 제2 영역(B)의 셀 갭 유지패턴(300b)을 보다 견고하게 형성할 수 있게 해준다.

제2 영역(B)의 칼럼 스페이서(320b)의 두께(T2)는 제1 영역(A)의 칼럼 스페이서(320a)의 두께(T1)보다 두껍게 형성될 수 있다. 제2 영역(B)의 칼럼 스페이서(320b)의 두께(T2)와 제1 영역(A)의 칼럼 스페이서(320a)의 두께(T1)는 제1 영역(A)과 제2 영역(B)의 단차만큼 상이하게 형성될 수 있다. 제2 영역(B)의 칼럼 스페이서(320b)의 두께(T2)는 제1 영역(A)의 칼럼 스페이서(320a)의 두께(T3)보다 2배 이상 형성될 수 있다. 제2 영역(B)의 칼럼 스페이서(320b)는 제2 연결배선(16) 예컨대, SD+ACT층의 두께(T3)와 제1 영역(A)의 칼럼 스페이서(320a)의 두께(T1)의 합과 동일하게 형성될 수 있다.

제3 실시예에 따른 표시장치는 칼럼 스페이서 상에 보조 씰 패턴을 더 형성함으로써, 셀 갭 유지패턴을 보다 견고하게 형성할 수 있는 효과가 있다.

상기에서는 도면 및 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 실시예의 기술적 사상으로부터 벗어나지 않는 범위 내에서 실시예는 다양하게 수정, 조합 및 변경시킬 수 있음은 이해할 수 있을 것이다. 또한, 각 실시예들은 단독 또는 조합되어 이루어질 수 있다.

100: 제1 기판 110: 신호 입력부
120: 게이트 구동신호부 130: 접지부
200: 제2 기판 300: 셀 갭 유지패턴
310: 씰 패턴 320: 칼럼 스페이서

Claims

다수의 제1 연결배선 및 다수의 제2 연결배선이 교차되는 제1 영역과, 다수의 제1 연결배선 및 다수의 제2 연결배선이 교차되지 않는 제2 영역으로 이루어진 신호 입력부;
상기 신호 입력부가 배치된 제1 기판;
상기 제1 기판과 대향하는 제2 기판; 및
상기 제1 기판과 상기 제2 기판 사이의 셀 갭 유지패턴;을 포함하고,
상기 제1 영역의 상기 셀 갭 유지패턴의 두께는 상기 제2 영역의 상기 셀 갭 유지패턴의 두께보다 얇은 표시장치.
제 1 항에 있어서,
상기 셀 갭 유지패턴은 씰 패턴과 칼럼 스페이서로 이루어지는 표시장치.
제 2 항에 있어서,
상기 칼럼 스페이서는 상기 씰 패턴 상에 위치하는 표시장치.
제 2 항에 있어서,
상기 칼럼 스페이서는 상기 씰 패턴 아래에 배치되는 표시장치.
제 2 항에 있어서,
상기 칼럼 스페이서 상에는 보조 씰 패턴이 더 배치되는 표시장치.
제 1 항에 있어서,
상기 제1 영역의 칼럼 스페이서의 두께는 상기 제2 영역의 칼럼 스페이서의 두께보다 얇은 표시장치.
제 1 항에 있어서,
상기 제1 영역은 상기 제1 및 제2 연결배선간의 교차에 의해 일정 단차를 가지며,
상기 제1 영역의 칼럼 스페이서의 두께와 상기 제2 영역의 칼럼 스페이서의 두께는 상기 단차 만큼 상이한 표시장치.
제 1 항에 있어서,
상기 제2 영역의 칼럼 스페이서의 두께는 상기 제1 영역의 칼럼 스페이서의 두께의 2배 이상인 표시장치.
제 1 항에 있어서,
상기 제2 영역에 배치된 칼럼 스페이서의 상부면은 상기 제1 영역에 배치된 칼럼 스페이서와 동일 수평면 상에 배치되는 표시장치.
제 2 항 내지 제 9 항 중 어느 한 항에 있어서,
상기 씰 패턴은 씰런트(sealant)와 볼 실리카를 포함하는 표시장치.
제 10 항에 있어서,
상기 칼럼 스페이서는 아크릴계 유기물 또는 감광성 유기물질을 포함하는 표시장치.
제 11 항에 있어서,
상기 제1 기판은 표시 영역과, 상기 표시 영역의 일측의 비표시 영역을 포함하고, 상기 신호 입력부는 상기 비표시 영역에 배치되는 표시장치.