KR20070069407A - 액정표시장치 및 그의 제조방법 - Google Patents

액정표시장치 및 그의 제조방법 Download PDF

Info

Publication number
KR20070069407A
KR20070069407A KR1020050131529A KR20050131529A KR20070069407A KR 20070069407 A KR20070069407 A KR 20070069407A KR 1020050131529 A KR1020050131529 A KR 1020050131529A KR 20050131529 A KR20050131529 A KR 20050131529A KR 20070069407 A KR20070069407 A KR 20070069407A
Authority
KR
South Korea
Prior art keywords
substrate
liquid crystal
crystal panel
connection electrode
gate
Prior art date
Application number
KR1020050131529A
Other languages
English (en)
Other versions
KR101202534B1 (ko
Inventor
손미영
박준호
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020050131529A priority Critical patent/KR101202534B1/ko
Publication of KR20070069407A publication Critical patent/KR20070069407A/ko
Application granted granted Critical
Publication of KR101202534B1 publication Critical patent/KR101202534B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13398—Spacer materials; Spacer properties
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/42—Arrangements for providing conduction through an insulating substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

제 1 기판과 제 2 기판의 전기적 쇼트를 방지할 수 있는 액정표시장치 및 그의 제조방법이 개시된다.
본 발명에 따른 액정표시장치는 표시영역, 씰라인 영역 및 비표시영역으로 분할되고, 상기 표시영역에 복수의 게이트라인과 데이터라인이 교차 배열되고, 상기 각 라인의 교차점에 박막트랜지스터가 배치되고, 상기 박막트랜지스터에 화소 전극이 연결되고, 상기 비표시영역에 복수의 쉬프트 레지스터로 구성된 게이트 드라이버가 배치된 제 1 기판과, 상기 제 1 기판에 대향되어 컬러필터 기판이 배열된 제 2 기판 및 상기 제 1 및 제 2 기판을 합착하기 위해 상기 씰라인 영역에 위치된 씰재를 포함하고, 상기 각 쉬프트 레지스터와 상기 각 게이트라인을 전기적으로 연결하기 위한 복수의 연결전극이 형성되고, 상기 연결전극과 오버랩되어 절연 패턴이 형성된다.
씰재, 도전볼, 절연막

Description

액정표시장치 및 그의 제조방법{Liquid crystal display device and method fabricating for the same}
도 1은 종래의 액정패널을 개략적으로 나타낸 도면.
도 2a는 도 1의 A 영역을 확대한 도면.
도 2b는 도 2a의 C ~ C'을 따라 절단한 단면도.
도 3a는 도 1의 B 영역을 확대한 도면.
도 3b는 도 3a의 D ~ D'을 따라 절단한 단면도.
도 4는 본 발명의 제 1 실시예에 따른 액정패널을 나타낸 도면.
도 5는 도 4의 E ~ E'을 따라 절단한 단면도.
도 6은 본 발명의 제 2 실시예에 따른 액정패널을 나타낸 도면.
도 7은 도 6의 F ~ F'을 따라 절단한 단면도.
도 8은 도 6의 G ~ G'을 따라 절단한 단면도.
도 9는 본 발명의 제 3 실시예에 따른 액정패널을 나타낸 도면.
도 10은 도 9의 H ~ H'을 따라 절단한 단면도.
도 11은 도 9의 I ~ I'을 따라 절단한 단면도.
<도면의 주요부분에 대한 간단한 설명>
100a, 200a, 300a:표시영역 100b, 200b, 300b:비표시영역
100c, 200c, 300c:씰 라인 영역 102, 202, 302:액정패널
104, 204, 304:게이트 드라이버
105-1 ~ 105-n:제 1 내지 제 n 유기 절연 패턴
108-1 ~ 108-n, 208-1 ~ 208-n, 308-1 ~ 308-n:제 1 내지 제 n 쉬프트 레지스터
110, 210, 310:제 1 기판 112, 212, 312:출력라인
113, 213, 313:게이트 절연층 115, 215, 315:씰재
115a, 215a, 315a:씰용재 115b, 215b, 315b:도전볼
116, 216, 316:공통전압 공급라인 117, 217, 317:보호층
118, 218, 318:제 1 연결전극 120, 220, 320:제 2 기판
121, 221, 321:블랙 매트릭스층 123, 223, 323:공통전극
205, 305:유기 절연 패턴 216a, 316a:제 1 공통전압 공급라인
216b, 316b:제 2 공통전압 공급라인 228, 328:제 2 연결전극
본 발명은 액정표시장치에 관한 것으로, 특히 제 1 기판과 제 2 기판 사이의 전기적 쇼트를 방지할 수 있는 액정표시장치 및 그의 제조방법에 관한 것이다.
정보화 사회가 발전함에 따라 표시장치에 대한 요구도 다양한 형태로 점증하고 있다. 이에 부응하여 LCD(Liquid Crystal Display device), PDP(Plasma Display Panel), ELD(Electro Luminescent Device), VFD(Vacuum Fluorescent Display)등 여러가지 평판표시장치가 연구되어 왔고 일부는 이미 여러 장치에서 표시장치로 활용되고 있다.
그 중에, 현재 화질이 우수하고, 경량, 박형, 저소비 전력의 장점을 갖는 LCD(이하, '액정표시장치'라 함)가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 용도 이외에도 텔레비전 모니터 등으로 다양하게 개발되고 있다.
상기 액정표시장치는 소정의 화상이 표시되는 액정패널과, 상기 액정패널을 구동하는 구동부로 구성된다.
도 1은 종래의 액정패널을 개략적으로 나타낸 도면이다.
도 1에 도시된 바와 같이, 종래의 액정패널(2)은 제 1 및 제 2 기판(10, 20)과, 상기 제 1 및 제 2 기판(10, 20) 사이에 주입된 액정(미도시)으로 이루어져 있다.
상기 제 1 기판(10)은 어레이 기판이라고도 하며, 상기 제 1 기판(10) 상에는 화소영역(P)을 정의하는 복수의 게이트라인(GL1 ~ GLn)과 데이터라인(미도시)이 배열되어 있고 그 교차부에는 박막트랜지스터(TFT)가 형성되어 있다. 또한, 상기 제 1 기판(10) 상에는 상기 게이트라인(GL1 ~ GLn)을 구동하기 위한 게이트 드라이버(4)가 패턴형태로 내장되어 있다. 상기 게이트 드라이버(4)는 복수의 쉬프트 레지스터(S/R1 ~ S/Rn)로 구성되어 있다. 상기 복수의 쉬프트 레지스터(S/R1 ~ S/Rn)는 대응하는 게이트라인(GL1 ~GLn)에 전기적으로 연결되어 있다.
상기 제 1 및 제 2 기판(10, 20)은 테두리의 실 라인 영역에 위치된 실재 (15)에 의해 합착된다. 이러한 경우, 상기 실재(15)는 상기 액정패널(2)의 여유 마진이 부족으로 인해 상기 복수의 쉬프트 레지스터(S/R1 ~ S/Rn)의 출력라인 상에 형성되어 있다.
제 2 기판(20)은 컬러필터 기판이라고도 하며, 상기 제 2 기판(20)에는 블랙 매트릭스와 서브 컬러필터(R, G, B)을 포함한 컬러필터층과, 상기 컬러필터층 상에 형성된 투명한 공통전극으로 이루어져 있다. 이때, 상기 제 1 및 제 2 기판(10, 20)은 씰재(15)를 이용하여 합착된다.
도 2a는 도 1의 A 영역을 확대한 도면이다.
도 2a에 도시된 바와 같이, 상기 공통전압 공급라인(16) 상에 제 1 연결전극(18)이 형성되어 있고 상기 제 1 연결전극(18) 상에 상기 씰재(15)가 형성된다. 상기 공통전압 공급라인(16)은 제 1 및 제 2 컨택홀(H1, H2)을 통해 상기 제 1 연결전극(18)과 전기적으로 연결되어 있다. 이때, 상기 씰재(15)는 씰용재와 도전볼(미도시)을 포함하고 있어서 상기 제 1 연결전극(18)과 전기적으로 연결된다.
따라서, 상기 공통전압 공급라인(16)으로 공통전압(Vcom)이 공급되면 상기 공통전압(Vcom)은 상기 제 1 및 제 2 컨택홀(H1, H2)을 통해 상기 제 1 연결전극(18)으로 공급되고 상기 제 1 연결전극(18)으로 공급된 공통전압(Vcom)은 상기 도전볼로 공급되어 도시되지 않은 제 2 기판으로 공급된다.
도 2b는 도 2a의 C ~ C'을 따라 절단한 단면도이다.
도 2b에 도시된 바와 같이, 제 1 기판(10) 상에 공통전압 공급라인(16)이 형성되고, 상기 공통전압 공급라인(16) 상에 게이트 절연층(13)이 형성되고, 상기 게 이트 절연층(13) 상에 보호층(17)이 형성되고, 상기 보호층(17) 상에 제 1 및 제 2 컨택홀(H1, H2)이 형성된다.
상기 제 1 및 제 2 컨택홀(H1, H2)이 형성된 제 1 기판(10) 상에 제 1 연결전극(18)이 형성된다. 상기 제 1 연결전극(18)은 상기 제 1 및 제 2 컨택홀(H1, H2)을 통해 상기 공통전압 공급라인(16)과 전기적으로 연결된다.
제 2 기판(20) 상에 블랙 매트릭스층(21)이 형성되고, 상기 블랙 매트릭스층(21) 상에 공통전극(23)이 형성된다. 상기 제 1 및 제 2 기판(10, 20)은 씰용재(15a)와 복수의 도전볼(15b)을 포함하는 씰재(15)로 합착된다.
상기 씰재(15)에 포함된 도전볼(15b)은 상기 공통전극(23)과 상기 제 1 연결전극(18)과 전기적으로 연결되어 있다. 따라서, 상기 공통전압 공급라인(16)으로 공급된 공통전압(Vcom)이 상기 제 1 및 제 2 컨택홀(H1, H2)을 통해 상기 제 1 연결전극(18)으로 공급된다.
또한, 상기 제 1 연결전극(18)으로 공급된 공통전압(Vcom)은 상기 씰재(15) 내부에 포함된 도전볼(15b)을 통해 상기 제 2 기판(20) 상에 형성된 공통전극(23)으로 공급된다.
도 3a는 도 1의 B 영역을 확대한 도면이다.
도 1 및 도 3a에 도시된 바와 같이, 제 1 쉬프트 레지스터(도 1의 S/R1)의 출력라인(12, 이하 '출력라인'이라고 함)과 상기 액정패널(2) 상에 형성된 제 1 게이트라인(GL1)은 제 1 및 제 2 컨택홀(H1, H2)과 상기 제 1 및 제 2 컨택홀(H1, H2) 상에 형성된 제 2 연결전극(28)을 통해 전기적으로 연결되어 있다. 상기 제 2 연결전극(28) 상에는 씰재(15)가 형성된다.
도 3b는 도 3a의 D ~ D'을 따라 절단한 단면도이다.
도 3b에 도시된 바와 같이, 제 1 기판(10) 상에 출력라인(12)과, 제 1 게이트라인(GL1) 및 공통전압 공급라인(16)이 형성되고, 상기 출력라인(12)과 제 1 게이트라인(GL1) 및 공통전압 공급라인(16) 상에 게이트 절연층(13)이 형성되고, 상기 게이트 절연층(13) 상에 보호층(17)이 형성된다. 상기 보호층(17) 상에 상기 출력라인(12)과 대응된 제 1 컨택홀(H1)을 형성하고, 상기 제 1 게이트라인(GL1)과 대응된 제 2 컨택홀(H2)을 형성한다. 상기 제 1 및 제 2 컨택홀(H1, H2) 상에 제 2 연결전극(28)이 형성된다.
이때, 상기 제 1 컨택홀(H1)은 상기 출력라인(12)이 노출되도록 형성하고, 상기 제 2 컨택홀(H2)은 상기 제 1 게이트라인(GL1)이 노출되도록 형성한다.
제 2 기판(20)은 위에서 언급한 바와 동일하므로 이에 대한 상세한 설명은 생략한다.
상기 제 1 및 제 2 기판(10, 20)은 씰용재(15a)와 복수의 도전볼(15b)이 포함된 씰재(15)로 합착된다. 이때, 상기 복수의 도전볼(15b)은 상기 제 2 기판(20) 상에 형성된 공통전극(23)과 전기적으로 연결되어 있다. 또한, 상기 복수의 도전볼(15b)은 상기 제 1 기판(10) 상에 형성된 제 2 연결전극(28)과 전기적으로 연결되어 있다.
상기 출력라인(12)으로부터 게이트 전압(Vgate)이 제 1 및 제 2 컨택홀(H1, H2)과 상기 제 2 연결전극(28)을 통해 상기 제 1 게이트라인(GL1)으로 공급된다. 상기 제 2 연결전극(28)은 상기 씰재(15)에 포함된 복수의 도전볼(15b)과 전기적으로 연결되어 있어서 상기 게이트 전압(Vgate)이 상기 복수의 도전볼(15b)을 통해 상기 공통전극(23)으로 공급된다.
상기 공통전극(23)으로 상기 게이트 전압(Vgate)이 공급됨에 따라, 상기 공통전극(23)과 상기 제 2 연결전극(28)이 전기적 쇼트가 발생하게 된다. 상기 공통전극(23)에는 공통전압(Vcom)이 공급되어야 하는데 상기 제 2 연결전극(28)과 전기적 쇼트됨에 따라 상기 공통전극(23)에 게이트 전압(Vgate)이 공급되어 상기 액정패널(도 1의 2) 상에 화질저하와 같은 문제점이 발생하게 된다.
상기 액정패널(2)은 상기 제 1 및 제 2 기판(10, 20) 사이에 주입된 액정(미도시)의 변위에 따라 소정의 화상을 표시하게 되는데, 상기 액정은 상기 공통전극(23)으로 공급된 공통전압(Vcom)과 화소전극(미도시)으로 공급된 데이터 전압 사이의 전위차에 의해 구동된다.
결국, 위에서 언급한 바와 같이 상기 공통전극(23)으로 게이트 전압(Vgate)이 공급됨에 따라 상기 액정을 구동시킬 수 있는 전위차에 영향을 주어 원하는 화상이 상기 액정패널(2) 상에 표시되지 않게 되는 문제점을 초래하게 된다.
본 발명은 제 1 기판과 제 2 기판 사이의 전기적 쇼트를 방지지하여 화질을 향상시킬 수 있는 액정표시장치 및 그의 제조방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 실시예에 따른 액정표시장치는 표시영 역, 씰라인 영역 및 비표시영역으로 분할되고, 상기 표시영역에 복수의 게이트라인과 데이터라인이 교차 배열되고, 상기 각 라인의 교차점에 박막트랜지스터가 배치되고, 상기 박막트랜지스터에 화소 전극이 연결되고, 상기 비표시영역에 복수의 쉬프트 레지스터로 구성된 게이트 드라이버가 배치된 제 1 기판과, 상기 제 1 기판에 대향되어 컬러필터 기판이 배열된 제 2 기판 및 상기 제 1 및 제 2 기판을 합착하기 위해 상기 씰라인 영역에 위치된 씰재를 포함하고, 상기 각 쉬프트 레지스터와 상기 각 게이트라인을 전기적으로 연결하기 위한 복수의 연결전극이 형성되고, 상기 연결전극과 오버랩되어 절연 패턴이 형성된다.
상기 목적을 달성하기 위한 본 발명의 실시예에 따른 액정표시장치의 제조방법은 제 1 기판이 표시영역, 씰 라인 영역 및 비표시 영역으로 분할되고, 상기 표시영역에 복수의 게이트라인과 데이터라인, 상기 각 라인의 교차점에 배치된 박막트랜지스터 및 상기 박막트랜지스터에 연결된 화소전극을 형성하고, 상기 비표시영역에 복수의 쉬프트 레지스터로 구성된 게이트 드라이버를 형성하며, 상기 각 쉬프트 레지스터와 상기 각 게이트라인을 연결하기 위한 연결 전극을 형성하는 단계와, 상기 연결 전극과 오버랩되도록 절연 패턴을 형성하는 단계와, 상기 제 1 기판에 대향된 제 2 기판을 제공하는 단계 및 상기 제 1 및 제 2 기판의 상기 씰 라인 영역을 따라 씰재를 이용하여 합착하는 단계를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 설명한다.
도 4는 본 발명의 제 1 실시예에 따른 액정패널을 나타낸 도면이다.
도 4에 도시된 바와 같이, 상기 액정패널(102)은 투명한 유리 재질로 된 제 1 및 제 2 기판(110, 120)과 상기 제 1 및 제 2 기판(110, 120) 사이에 주입된 액정(미도시)으로 이루어져 있다. 이때, 상기 제 1 및 제 2 기판(110, 120)은 씰재(115)로 합착된다. 상기 액정패널(102)은 소정의 화상이 표시되는 표시영역(100a)과 상기 화상이 표시되지 않는 비표시영역(100b) 및 상기 씰재(115)가 도포되는 씰 라인 영역(100c)으로 구분된다.
상기 제 1 기판(110)은 어레이 기판이라고도 하며, 상기 제 1 기판(110) 상에는 화소영역(P)을 정의하는 복수의 게이트라인(GL1 ~ GLn)과 복수의 데이터라인(미도시)이 배열되며 그 교차부에는 스위칭 소자인 박막트랜지스터(TFT)가 형성된다.
상기 박막트랜지스터(TFT)는 상기 복수의 게이트라인(GL1 ~ GLn)과 전기적으로 연결된 게이트 단자와, 상기 복수의 데이터라인과 전기적으로 연결된 소스 단자와, 상기 소스 단자와 이격되어 형성된 드레인 단자와, 액티브층으로 이루어져 있다.
상기 박막트랜지스터(TFT)는 상기 복수의 게이트라인(GL1 ~ GLn)으로부터 게이트 하이 전압(VGH)이 공급되면 턴-온(turn-on)되고, 상기 복수의 게이트라인(GL1 ~ GLn)으로부터 게이트 로우 전압(VGL)이 공급되면 턴-오프(turn-off) 된다.
상기 제 1 기판(110) 상에는 패턴형태로 형성된 게이트 드라이버(104)가 내장되어 있다. 상기 게이트 드라이버(104)에는 상기 복수의 게이트라인(GL1 ~ GLn)과 대응된 복수의 쉬프트 레지스터(S/R1 ~ S/Rn)가 형성되어 있다. 각 쉬프트 레지스터(S/R1 ~ S/Rn)로부터 순차적으로 게이트 하이 전압이 출력되어 상기 복수의 게 이트 라인(GL1 ~ GLn)으로 공급될 수 있다.
상기 복수의 쉬프트 레지스터(S/R1 ~ S/Rn, 108-1 ~ 108-n) 각각의 출력라인은 상기 복수의 게이트라인(GL1 ~ GLn)과 전기적으로 연결되어 있다. 이러한 경우, 상기 복수의 쉬프트 레지스터(S/R1 ~ S/Rn)의 출력라인에 연결된 복수의 게이트 라인(GL1 ~ GLn)의 소정 영역, 즉 상기 씰 라인 영역(100c)에는 복수의 유기 절연 패턴(105-1 ~ 105-n)이 형성되어 있다. 즉, 상기 복수의 유기 절연 패턴(105-1 ~ 105-n)은 씰 라인 영역(100c) 상의 복수의 게이트 라인(GL1 ~ GLn) 상에 형성되어 있다.
상기 복수의 유기 절연 패턴(105-1 ~ 105-n) 상에는 상기 제 1 및 제 2 기판(110, 120)의 합착을 위한 상기 씰재(115)가 형성된다. 상기 액정패널(102)에 소정의 화상이 표시되는 표시영역이 증가하게 됨에 따라 상기 씰재(115)에 대한 여유마진이 부족하기 때문에 상기 게이트 드라이버(104)의 출력단 상에 상기 씰재(115)를 형성한다.
상기 제 2 기판(120)은 컬러필터 기판이라고도 하며, 상기 제 2 기판(120)에는 블랙 매트릭스와 서브 컬러필터(R, G, B)를 포함한 컬러필터층과, 상기 컬러필터층상에 형성된 투명한 공통전극으로 이루어져 있다.
또한, 상기 제 1 기판(110) 상에는 상기 씰 라인 영역(100c)에 형성된 상기 씰재(115)와 대응되는 위치에 공통전압 공급라인(116)이 형성된다. 상기 공통전압 공급라인(116)은 상기 제 1 기판(110) 상에 형성되고, 도시되지 않은 인쇄기판 상에 실장된 공통전압 생성부로부터 공급된 공통전압(Vcom)을 상기 제 2 기판(120) 상으로 공급하는 역할을 한다.
도 5는 도 4의 E ~ E'을 따라 절단한 단면도이다.
도 4 및 도 5에 도시된 바와 같이, 제 1 기판(110) 상에 제 1 쉬프트 레지스터(S/R1)의 출력라인(112, 이하 '출력라인' 이라고 한다.)과 제 1 게이트라인(GL1) 및 공통전압 공급라인(116)이 형성되고, 상기 출력라인(112)과 제 1 게이트라인(GL1) 및 공통전압 공급라인(116)이 형성된 제 1 기판(110) 상에 게이트 절연층(113)이 형성된다. 상기 게이트 절연층(113)이 형성된 제 1 기판(110) 상에 보호층(117)이 형성되고, 상기 보호층(117) 상에 제 1 및 제 2 컨택홀(H1, H2)이 형성된다.
이때, 상기 제 1 컨택홀(H1)은 상기 출력라인(112)과 대응되는 위치에 형성되고 상기 제 2 컨택홀(H2)은 상기 제 1 게이트라인(GL1)과 대응되는 위치에 형성된다. 상기 제 1 및 제 2 컨택홀(H1, H2) 상에 제 1 연결전극(118)이 형성되고, 상기 제 1 연결전극(118) 상에 유기 절연 패턴(105-1)이 형성된다.
제 2 기판(120) 상에는 블랙 매트릭스층(121)이 형성되고, 상기 블랙 매트릭스층(121) 상에 상기 제 1 연결전극(118)과 동일한 재질로 된 공통전극(123)이 형성된다.
상기 제 1 및 제 2 기판(110, 120) 사이에 씰용재(115a)와 복수의 도전볼(115b)을 포함하는 씰재(115)가 형성된다. 상기 씰재(115)는 위에서 언급한 바와 같이, 상기 제 1 및 제 2 기판(110, 120)을 합착시키는 역할을 한다.
상기 출력라인(112)으로 소정의 게이트 전압(Vgate)이 공급되면, 상기 게이 트 전압(Vgate)은 상기 제 1 및 제 2 컨택홀(H1, H2) 상에 형성된 제 1 연결전극(118)을 통해 상기 제 1 게이트라인(GL1)으로 공급된다. 상기 제 1 연결전극(118) 상에 유기 절연 패턴(105-1)이 형성되기 때문에 상기 씰재(115)와 상기 제 1 기판(110)은 절연된다.
상기 제 1 연결전극(118) 상에 유기 절연 패턴(105-1)이 형성됨에 따라 상기 제 2 기판(120) 상에 형성된 공통전극(123)으로 상기 게이트 전압(Vgate)이 공급되지 않는다.
즉, 상기 씰재(115)에 포함된 복수의 도전볼(115b)은 상기 유기 절연 패턴(105-1)으로 인해 상기 제 1 연결전극(118)과 전기적으로 연결되지 않고 결국, 상기 공통전극(123)으로 소정의 게이트 전압(Vgate)이 공급되지 않는다.
상기 공통전극(123)은 상기 유기 절연 패턴(105-1)으로 인해 상기 제 1 연결전극(118)과 절연되기 때문에 종래의 액정표시장치에서 상기 제 1 기판(110)과 제 2 기판(120)이 단선되어 발생한 화질저하와 같은 문제점을 극복할 수 있다.
본 발명에 따른 액정패널은 제 1 기판 상에 형성된 게이트 드라이버의 출력라인과 게이트라인을 연결하는 제 1 연결전극 상에 별도의 유기 절연 패턴을 형성하여 상기 제 1 기판과 제 2 기판이 전기적 쇼트 되지 않도록 하여 종래의 액정표시장치에서 발생한 화질저하를 극복하여 화질을 향상시킬 수 있다.
도 6은 본 발명의 제 2 실시예에 따른 액정패널을 나타낸 도면이다.
도 6에 도시된 바와 같이, 상기 액정패널(202)은 제 1 및 제 2 기판(210, 220)과 상기 제 1 및 제 2 기판(210, 220) 사이에 주입된 액정(미도시)으로 이루어 져 있다. 상기 제 1 및 제 2 기판(210, 220)은 씰재(215)로 합착된다.
상기 액정패널(202)은 소정의 화상이 표시되는 표시영역(200a)과 상기 소정의 화상이 표시되지 않는 비표시영역(200b)과 상기 제 1 및 제 2 기판(210, 220)을 합착하는 씰재(215)가 형성된 씰 라인 영역(100c)으로 구분된다.
상기 제 1 기판(210)에는 복수의 게이트라인(GL1 ~ GLn)과 복수의 데이터라인(미도시)이 배열되고 그 교차부에는 스위칭 소자인 박막트랜지스터(TFT)가 형성된다. 또한, 상기 제 1 기판(210) 상에는 상기 복수의 게이트라인(GL1 ~ GLn)을 구동하는 게이트 드라이버(204)가 패턴형태로 내장되어 있다. 상기 게이트 드라이버(204) 내부에는 상기 복수의 게이트라인(GL1 ~ GLn)과 대응되는 복수의 쉬프트 레지스터(S/R1 ~ S/Rn)이 형성되어 있다.
각 쉬프트 레지스터(S/R1 ~ S/Rn)로부터 순차적으로 게이트 하이 전압이 출력되어 상기 복수의 게이트 라인(GL1 ~ GLn)으로 공급될 수 있다.
상기 복수의 쉬프트 레지스터(S/R1 ~ S/)의 출력라인 즉, 상기 게이트 드라이버(204)의 출력라인 상에는 별도의 유기 절연 패턴(205)이 형성된다.
상기 제 1 및 제 2 기판(210, 220) 사이에는 상기 게이트 드라이버(204)의 출력단 상에 형성된 유기 절연 패턴(205)과 오버랩되어 상기 제 1 및 제 2 기판(210, 220)을 합착시키는 씰재(215)가 상기 씰 라인 영역(200c) 상에 형성되어 있다.
도 7은 도 6의 F ~ F'을 따라 절단한 단면도이다.
도 7에 도시된 바와 같이, 제 1 기판(210) 상에 제 1 쉬프트 레지스터(S/R1) 의 출력라인(212, 이하 '출력라인' 이라고 함)과 제 1 게이트라인(GL1) 및 공통전압 공급라인(216)이 형성되고, 상기 출력라인(212)과 상기 제 1 게이트라인(GL1) 및 공통전압 공급라인(216) 상에 게이트 절연층(213)이 형성되고, 상기 게이트 절연층(213) 상에 보호층(217)이 형성되고, 상기 보호층(217) 상에 제 1 및 제 2 컨택홀(H1, H2)이 형성된다.
상기 제 1 및 제 2 컨택홀(H1, H2) 상에 제 1 연결전극(218)이 형성되고, 상기 제 1 연결전극(218) 상에 유기 절연 패턴(205)이 형성된다.
제 2 기판(220) 상에 블랙 매트릭스층(221)이 형성되고, 상기 블랙 매트릭스층(221) 상에 공통전극(223)이 형성된다. 상기 공통전극(223)은 상기 제 1 연결전극(218)과 동일한 재질로 이루어 진다.
상기 제 1 및 제 2 기판(210, 220) 사이에는 씰용재(215a)와 복수의 도전볼(215b)을 포함하여 상기 제 1 및 제 2 기판(210, 220)을 합착하는 씰재(215)가 구비된다.
상기 출력라인(212)으로부터 소정의 게이트 전압(Vgate)이 제 1 및 제 2 컨택홀(H1, H2)을 통해 상기 제 1 연결전극(218)으로 공급되면 상기 소정의 게이트 전압(Vgate)은 상기 제 1 게이트라인(GL1)으로 공급된다. 이때, 상기 제 1 연결전극(218)은 상기 유기 절연 패턴(205)을 통해 상기 씰재(215)에 구비된 도전볼(215b)과 절연되기 때문에 상기 제 1 연결전극(218)으로 공급된 소정의 게이트 전압(Vgate)이 상기 씰재(215)로 공급되지 않는다.
결국, 상기 제 1 기판(210)과 상기 제 2 기판(220)은 상기 유기 절연 패턴 (205)을 통해 절연되기 때문에 종래의 액정표시장치에서 상기 제 1 기판(210)과 제 2 기판(220)의 전기적 쇼트로 인해 발생한 화질저하와 같은 문제점을 극복하여 화질을 향상시킬 수 있다.
또한, 상기 씰재(215)는 상기 제 1 기판(210) 상에 형성된 공통전압 공급라인(216)으로부터 공급된 공통전압(Vcom)을 상기 씰재(215) 내부에 포함된 복수의 도전볼(215b)을 통해 상기 제 2 기판(220) 상의 공통전극(223)으로 공급하는 역할을 한다.
즉, 상기 씰재(215)는 도 8에 도시된 바와 같이, 상기 제 1 기판(210) 상에 형성된 제 1 및 제 2 공통전압 공급라인(216a, 216b)으로 외부로부터 공통전압(Vcom)이 공급되면, 상기 공통전압(Vcom)은 제 1 및 제 2 컨택홀(H1, H2)을 통해 상기 제 2 연결전극(228)으로 공급된다.
상기 제 2 연결전극(228)으로 공급된 공통전압(Vcom)은 상기 씰재(215)에 구비된 복수의 도전볼(215b)로 공급되어 상기 제 2 기판(220) 상에 형성된 공통전극(223)으로 공급된다.
이로인해, 상기 제 1 기판(210) 상에 형성된 공통전압 공급라인(216)으로부터 공급된 공통전압(Vcom)이 상기 제 2 연결전극(228)과 상기 씰재(215)에 구비된 복수의 도전볼(215b)을 통해 상기 제 2 기판(220) 상에 형성된 공통전극(223)으로 공급된다.
이와 같이, 상기 제 1 기판(210)으로부터 상기 제 2 기판(220)으로 공통전압(Vcom)을 공급하는 영역에는 상기 유기 절연 패턴(205)이 존재하지 않는다. 상기 유기 절연 패턴(205)은 공통전압(Vcom)을 상기 제 1 기판(210)에서 제 2 기판(220)으로 공급하는 부분에서 형성되지 않는다. 즉, 상기 유기 절연 패턴(205)은 부분적으로 형성된다.
위에서 언급한 바와 같이, 본 발명에 따른 액정패널은 제 1 기판 상에 형성된 게이트 드라이버의 출력라인과 게이트라인을 연결하는 연결 전극 상에 별도의 유기 절연 패턴을 형성하여 제 1 기판과 제 2 기판이 전기적 쇼트되지 않도록 하여 종래의 액정표시장치에서 발생한 화질저하를 극복하여 화질을 향상시킬 수 있다.
도 9는 본 발명의 제 3 실시예에 따른 액정패널을 나타낸 도면이다.
도 9에 도시된 바와 같이, 상기 액정패널(302)은 제 1 및 제 2 기판(310, 320)과 상기 제 1 및 제 2 기판(310, 320) 사이에 주입된 액정(미도시)으로 이루어져 있다. 상기 제 1 및 제 2 기판(310, 320)은 씰재(315)로 합착된다.
상기 액정패널(302)은 소정의 화상이 표시되는 표시영역(300a)과 상기 소정의 화상이 표시되지 않는 비표시영역(300b)과 상기 제 1 및 제 2 기판(310, 320)을 합착하는 씰재(315)가 형성된 씰 라인 영역(300c)으로 구분된다.
상기 제 1 기판(310)에는 복수의 게이트라인(GL1 ~ GLn)과 복수의 데이터라인(미도시)이 배열되고 그 교차부에는 스위칭 소자인 박막트랜지스터(TFT)가 형성된다. 또한, 상기 제 1 기판(310) 상에는 상기 복수의 게이트라인(GL1 ~ GLn)을 구동하는 게이트 드라이버(304)가 패턴형태로 내장되어 있다.
상기 게이트 드라이버(304) 내부에는 상기 복수의 게이트라인(GL1 ~ GLn)과 대응되는 복수의 쉬프트 레지스터(S/R1 ~ S/Rn)이 형성되어 있다. 각 쉬프트 레지 스터(S/R1 ~ S/Rn)로부터 순차적으로 게이트 하이 전압이 출력되어 상기 복수의 게이트 라인(GL1 ~ GLn)으로 공급될 수 있다.
상기 복수의 쉬프트 레지스터(S/R1 ~ S/Rn)의 출력라인 즉, 상기 게이트 드라이버(304)의 출력라인 상에는 별도의 유기 절연 패턴(305)이 형성된다.
상기 유기 절연 패턴(305)은 상기 씰 라인 영역(300c) 상에 형성된 씰재(315)의 일측면과 오버랩되도록 상기 제 1 기판(310)의 전면에 형성된다.
상기 제 1 및 제 2 기판(310, 320) 사이에는 상기 게이트 드라이버(304)의 출력라인 상에 형성된 유기 절연 패턴(305)과 일측면이 오버랩되어 상기 제 1 및 제 2 기판(310, 320)을 합착시키는 씰재(315)가 형성되어 있다.
도 10은 도 9의 H ~ H'을 따라 절단한 단면도이다.
도 10에 도시된 바와 같이, 제 1 기판(310) 상에 제 1 쉬프트 레지스터(S/R1)의 출력라인(312, 이하 '출력라인' 이라 함)과 제 1 게이트라인(GL1) 및 공통전압 공급라인(316)이 형성되고, 상기 출력라인(312)과 상기 제 1 게이트라인(GL1) 및 공통전압 공급라인(316) 상에 게이트 절연층(313)이 형성되고, 상기 게이트 절연층(313) 상에 보호층(317)이 형성되고, 상기 보호층(317) 상에 제 1 및 제 2 컨택홀(H1, H2)이 형성된다. 상기 제 1 및 제 2 컨택홀(H1, H2) 상에 제 1 연결전극(318)이 형성되고, 상기 제 1 연결전극(318) 상에 유기 절연 패턴(305)이 형성된다.
제 2 기판(320) 상에 블랙 매트릭스층(321)이 형성되고, 상기 블랙 매트릭스층(321) 상에 공통전극(323)이 형성된다. 상기 공통전극(323)은 상기 제 1 연결전 극(318)과 동일한 재질로 이루어 진다.
상기 제 1 및 제 2 기판(310, 320) 사이에는 씰용재(315a)와 복수의 도전볼(315b)을 포함하여 상기 제 1 및 제 2 기판(310, 320)을 합착하는 씰재(315)가 구비된다.
상기 출력라인(312)으로부터 소정의 게이트 전압(Vgate)이 제 1 및 제 2 컨택홀(H1, H2)을 통해 상기 제 1 연결전극(318)으로 공급되면 상기 소정의 게이트 전압(Vgate)은 상기 제 1 게이트라인(GL1)으로 공급된다. 이때, 상기 제 1 연결전극(318)은 상기 유기 절연 패턴(305)을 통해 상기 씰재(315)에 구비된 도전볼(315b)과 절연되기 때문에 상기 제 1 연결전극(318)으로 공급된 소정의 게이트 전압(Vgate)이 상기 씰재(315)로 공급되지 않는다.
결국, 상기 제 1 기판(310)과 상기 제 2 기판(320)은 상기 유기 절연 패턴(305)을 통해 절연되기 때문에 종래의 액정표시장치에서 상기 제 1 기판(310)과 제 2 기판(320)이 전기적 쇼트되어 발생한 화질저하와 같은 문제점을 극복하여 화질을 향상시킬 수 있다.
또한, 상기 씰재(315)는 제 1 기판(310) 상에 형성된 공통전압 공급라인(316)으로부터 공급된 공통전압(Vcom)을 상기 씰재(315) 내부에 포함된 복수의 도전볼(315b)을 통해 상기 제 2 기판(320) 상의 공통전극(323)으로 공급하는 역할을 한다.
즉, 상기 씰재(315)는 도 11에 도시된 바와 같이, 상기 제 1 기판(310) 상에 형성된 제 1 및 제 2 공통전압 공급라인(316a, 316b)으로 외부로부터 공통전압 (Vcom)이 공급되면, 상기 공통전압(Vcom)은 제 1 및 제 2 컨택홀(H1, H2)을 통해 상기 제 2 연결전극(328)으로 공급된다.
상기 제 2 연결전극(328)으로 공급된 공통전압(Vcom)은 상기 씰재(315)에 구비된 복수의 도전볼(315b)로 공급되어 상기 제 2 기판(320) 상에 형성된 공통전극(323)으로 공급된다.
이로인해, 상기 제 1 기판(310) 상에 형성된 공통전압 공급라인(316)으로부터 공급된 공통전압(Vcom)이 상기 제 2 연결전극(328)과 상기 씰재(315)에 구비된 복수의 도전볼(315b)을 통해 상기 제 2 기판(320) 상에 형성된 공통전극(323)으로 공급된다.
이와 같이, 상기 제 2 기판(320)으로 공통전압(Vcom)을 공급하는 영역에는 상기 유기 절연 패턴(305)이 존재하지 않는다. 상기 유기 절연 패턴(305)은 공통전압(Vcom)을 상기 제 1 기판(310)에서 제 2 기판(320)으로 공급하는 부분에서 형성되지 않는다.
즉, 상기 유기 절연 패턴(305)은 상기 씰재(315)의 일측면과 중첩되도록 상기 제 1 기판(310)의 전면에 형성된다.
위에서 언급한 바와 같이, 본 발명에 따른 액정패널은 제 1 기판 상에 형성된 게이트 드라이버의 출력라인과 액정패널 상에 배열된 게이트라인을 연결하는 연결전극 상에 별도의 유기 절연 패턴을 형성함으로써, 제 1 기판과 제 2 기판이 전기적 쇼트 되지 않도록 하여 종래의 액정표시장치에서 발생한 화질저하를 극복하여 화질을 향상시킬 수 있다.
이상에서 살펴본 바와 같이, 본 발명에 따른 액정패널은 제 1 기판 상에 유기 절연 패턴을 형성하여 씰재에 포함된 도전볼로 인해 제 1 기판과 제 2 기판이 전기적 쇼트되는 것을 방지함으로써, 종래의 액정표시장치에서 발생한 화질저하를 극복하여 화질을 향상시킬 수 있다.

Claims (20)

  1. 표시영역, 씰라인 영역 및 비표시영역으로 분할되고, 상기 표시영역에 복수의 게이트라인과 데이터라인이 교차 배열되고, 상기 각 라인의 교차점에 박막트랜지스터가 배치되고, 상기 박막트랜지스터에 화소 전극이 연결되고, 상기 비표시영역에 복수의 쉬프트 레지스터로 구성된 게이트 드라이버가 배치된 제 1 기판;
    상기 제 1 기판에 대향되어 컬러필터 기판이 배열된 제 2 기판; 및
    상기 제 1 및 제 2 기판을 합착하기 위해 상기 씰라인 영역에 위치된 씰재를 포함하고,
    상기 각 쉬프트 레지스터와 상기 각 게이트라인을 전기적으로 연결하기 위한 복수의 연결전극이 형성되고, 상기 연결전극과 오버랩되어 절연 패턴이 형성되는 것을 특징으로 하는 액정패널.
  2. 제 1항에 있어서,
    상기 연결 전극과 상기 절연 패턴은 상기 씰라인 영역에 형성되는 것을 특징으로 하는 액정패널.
  3. 제 1항에 있어서,
    상기 절연 패턴은 상기 복수의 연결 전극 상에 개별적으로 오버랩되어 형성되는 것을 특징으로 하는 액정패널.
  4. 제 1항에 있어서,
    상기 절연 패턴은 상기 복수의 연결 전극 상에 일체로 오버랩되어 형성되는 것을 특징으로 하는 액정패널.
  5. 제 1항에 있어서,
    상기 절연 패턴은 상기 복수의 연결 전극을 포함하는 상기 제 1 기판의 전면에 형성되는 것을 특징으로 하는 액정패널.
  6. 제 1항에 있어서,
    상기 씰재는 복수의 도전볼과 씰용재를 포함하는 것을 특징으로 하는 액정패널.
  7. 제 1항에 있어서,
    상기 연결 전극은 상기 화소전극과 동일 물질로 형성되는 것을 특징으로 하는 액정패널.
  8. 제 1항에 있어서,
    상기 연결 전극은 상기 화소전극과 상이한 물질로 형성되는 것을 특징으로 하는 액정패널.
  9. 제 1 항에 있어서,
    상기 연결 전극은 상기 화소전극과 동일 층에 형성되는 것을 특징으로 하는 액정패널.
  10. 제 1항에 있어서,
    상기 연결 전극은 투명한 ITO 전극인 것을 특징으로 하는 액정패널.
  11. 제 1항에 있어서,
    상기 절연 패턴은 무기 절연물질로 형성되는 것을 특징으로 하는 액정패널.
  12. 제 1항에 있어서,
    상기 절연 패턴은 유기 절연물질로 형성되는 것을 특징으로 하는 액정패널.
  13. 제 1 기판이 표시영역, 씰 라인 영역 및 비표시 영역으로 분할되고, 상기 표시영역에 복수의 게이트라인과 데이터라인, 상기 각 라인의 교차점에 배치된 박막트랜지스터 및 상기 박막트랜지스터에 연결된 화소전극을 형성하고, 상기 비표시영역에 복수의 쉬프트 레지스터로 구성된 게이트 드라이버를 형성하며, 상기 각 쉬프트 레지스터와 상기 각 게이트라인을 연결하기 위한 연결 전극을 형성하는 단계;
    상기 연결 전극과 오버랩되도록 절연 패턴을 형성하는 단계;
    상기 제 1 기판에 대향된 제 2 기판을 제공하는 단계; 및
    상기 제 1 및 제 2 기판의 상기 씰 라인 영역을 따라 씰재를 이용하여 합착하는 단계를 포함하는 것을 특징으로 하는 액정패널의 제조방법.
  14. 제 13항에 있어서,
    상기 연결 전극과 상기 절연 패턴은 상기 씰 라인 영역에 형성되는 것을 특징으로 하는 액정패널의 제조방법.
  15. 제 13항에 있어서,
    상기 절연 패턴은 상기 복수의 연결 전극 상에 개별적으로 오버랩되어 형성되는 것을 특징으로 하는 액정패널의 제조방법.
  16. 제 13항에 있어서,
    상기 절연 패턴은 상기 복수의 연결 전극 상에 일체로 오버랩되어 형성되는 것을 특징으로 하는 액정패널의 제조방법.
  17. 제 13항에 있어서,
    상기 절연 패턴은 상기 복수의 연결 전극을 포함하는 상기 제 1 기판의 전면에 형성되는 것을 특징으로 하는 액정패널의 제조방법.
  18. 제 13항에 있어서,
    상기 연결 전극은 상기 화소전극과 동일 층에 형성되는 것을 특징으로 하는 액정패널의 제조방법.
  19. 제 13항에 있어서,
    상기 연결 전극은 투명한 ITO 전극인 것을 특징으로 하는 액정패널의 제조방법.
  20. 제 13항에 있어서,
    상기 절연 패턴은 무기 절연물질 또는 유기 절연물질 중 어느 하나로 형성되는 것을 특징으로 하는 액정패널의 제조방법.
KR1020050131529A 2005-12-28 2005-12-28 액정표시장치 및 그의 제조방법 KR101202534B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050131529A KR101202534B1 (ko) 2005-12-28 2005-12-28 액정표시장치 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050131529A KR101202534B1 (ko) 2005-12-28 2005-12-28 액정표시장치 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20070069407A true KR20070069407A (ko) 2007-07-03
KR101202534B1 KR101202534B1 (ko) 2012-11-16

Family

ID=38505027

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050131529A KR101202534B1 (ko) 2005-12-28 2005-12-28 액정표시장치 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR101202534B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8711310B2 (en) 2011-02-17 2014-04-29 Samsung Display Co., Ltd. Liquid crystal display
KR20160142465A (ko) * 2015-06-02 2016-12-13 삼성디스플레이 주식회사 표시 장치
KR20210042193A (ko) * 2019-10-08 2021-04-19 삼성디스플레이 주식회사 표시패널

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8711310B2 (en) 2011-02-17 2014-04-29 Samsung Display Co., Ltd. Liquid crystal display
KR20160142465A (ko) * 2015-06-02 2016-12-13 삼성디스플레이 주식회사 표시 장치
KR20210042193A (ko) * 2019-10-08 2021-04-19 삼성디스플레이 주식회사 표시패널
US11835807B2 (en) 2019-10-08 2023-12-05 Samsung Display Co., Ltd. Display panel

Also Published As

Publication number Publication date
KR101202534B1 (ko) 2012-11-16

Similar Documents

Publication Publication Date Title
US20190278145A1 (en) Display panel
US9753346B2 (en) Horizontal stripe liquid crystal display device
US10670930B2 (en) Liquid crystal display capable of preventing display defect and rubbing failure
KR101204365B1 (ko) 액정 표시 패널 및 그 제조 방법
JP5590764B2 (ja) 液晶表示装置
US6833888B2 (en) Liquid crystal display device including sub-pixels corresponding to red, green, blue and white color filters
US7113243B2 (en) In-plane switching mode liquid crystal display device comprising common electrodes and pixel electrodes on both substrates and method of manufacturing the same
JP3014291B2 (ja) 液晶表示パネル、液晶表示装置及び液晶表示パネルの製造方法
US7564533B2 (en) Line on glass type liquid crystal display device
US7903207B2 (en) Display substrate comprising color filter layers formed in display and peripheral regions
US7807999B2 (en) Array substrate, liquid crystal display apparatus having the same and method for driving liquid crystal display apparatus
KR100394026B1 (ko) 액정표시장치 및 그 구동방법
KR101746862B1 (ko) 액정표시장치
JP2002162914A (ja) 画素暗点化方法
JP4407732B2 (ja) 液晶表示装置
US20110205200A1 (en) Active matrix substrate, method for producing active matrix substrate, liquid crystal panel, method for producing liquid crystal panel, liquid crystal display device, liquid crystal display unit, and television receiver
KR101202534B1 (ko) 액정표시장치 및 그의 제조방법
US5596342A (en) Display device having separate short circuit wires for data and gate lines for protection against static discharges
KR102076841B1 (ko) 보조 공통 배선을 구비한 평판 표시장치용 박막 트랜지스터 기판
JP2007128094A (ja) 表示基板、これを具備する液晶表示パネル及び表示装置
KR20160141368A (ko) 네로우 베젤 디스플레이 장치
JP2007310131A (ja) アクティブマトリクス基板及びアクティブマトリクス表示装置
KR20070080143A (ko) 액정표시장치
KR20110066749A (ko) 액정표시장치
KR101157480B1 (ko) 액정표시장치 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 7