KR20170078171A - Dielectric ceramic composition and multilayer ceramic capacitor including the same - Google Patents
Dielectric ceramic composition and multilayer ceramic capacitor including the same Download PDFInfo
- Publication number
- KR20170078171A KR20170078171A KR1020150188426A KR20150188426A KR20170078171A KR 20170078171 A KR20170078171 A KR 20170078171A KR 1020150188426 A KR1020150188426 A KR 1020150188426A KR 20150188426 A KR20150188426 A KR 20150188426A KR 20170078171 A KR20170078171 A KR 20170078171A
- Authority
- KR
- South Korea
- Prior art keywords
- subcomponent
- mol
- content
- room temperature
- main component
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
- H01B3/00—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
- H01B3/02—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances
- H01B3/12—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances ceramics
-
- C—CHEMISTRY; METALLURGY
- C01—INORGANIC CHEMISTRY
- C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
- C01G23/00—Compounds of titanium
- C01G23/003—Titanates
- C01G23/005—Alkali titanates
-
- C—CHEMISTRY; METALLURGY
- C01—INORGANIC CHEMISTRY
- C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
- C01G23/00—Compounds of titanium
- C01G23/003—Titanates
- C01G23/006—Alkaline earth titanates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
- H01B3/00—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
- H01B3/02—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances
- H01B3/10—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances metallic oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/10—Metal-oxide dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Abstract
본 발명은 제1 주성분과 제2 주성분을 포함하는 모재 분말과 부성분을 포함하고, 상기 제1 주성분은 (KyNa1 -y)(Nb1 - zTaz)O3 이고, 상기 제2 주성분은 BaTiO3이며, 상기 모재 분말이 (1-x) (KyNa1 -y)(Nb1 - zTaz)O3 - x BaTiO3 일 때, 상기 x는 0.05 ≤ x ≤ 0.4이며, 상기 y는 0 ≤ y ≤ 0.7이고, 상기 z는 0 ≤ z ≤ 0.7인 유전체 자기 조성물에 관한 것이다.The invention of claim 1 includes a base material powder and a subcomponent including a main component and second main component, wherein the first main component (K y Na 1 -y) - and the (Nb 1 z Ta z) O 3, the second main component is BaTiO 3, wherein the base material powder (1-x) (K y Na 1 -y) (Nb 1 - z Ta z) O 3 - x BaTiO 3 , X is 0.05? X? 0.4, y is 0? Y? 0.7, and z is 0? Z? 0.7.
Description
본 발명은 X8R 또는 X9S 온도 특성 및 신뢰성이 보증되는 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터에 관한 것이다.The present invention relates to a dielectric ceramic composition with guaranteed X8R or X9S temperature characteristics and reliability, and a multilayer ceramic capacitor including the same.
일반적으로 커패시터, 인덕터, 압전 소자, 바리스터, 또는 서미스터 등의 세라믹 재료를 사용하는 전자부품은 세라믹 재료로 이루어진 세라믹 바디, 바디 내부에 형성된 내부전극 및 상기 내부전극과 접속되도록 세라믹 바디 표면에 설치된 외부전극을 구비한다.In general, an electronic component using a ceramic material such as a capacitor, an inductor, a piezoelectric element, a varistor, or a thermistor includes a ceramic body made of a ceramic material, an internal electrode formed inside the body, and an external electrode Respectively.
세라믹 전자부품 중 적층 세라믹 커패시터는 적층된 복수의 유전층, 일 유전층을 사이에 두고 대향 배치되는 내부전극, 상기 내부전극에 전기적으로 접속된 외부전극을 포함한다.A multilayer ceramic capacitor in a ceramic electronic device includes a plurality of stacked dielectric layers, an inner electrode disposed opposite to one another with a dielectric layer sandwiched therebetween, and an outer electrode electrically connected to the inner electrode.
적층 세라믹 커패시터는 소형이면서 고용량이 보장되고, 실장이 용이하다는 장점으로 인하여 컴퓨터, PDA, 휴대폰 등의 이동 통신장치의 부품으로서 널리 사용되고 있다.The multilayer ceramic capacitor is widely used as a component of a mobile communication device such as a computer, a PDA, and a mobile phone because of its small size, high capacity, and easy mounting.
적층 세라믹 커패시터는 통상적으로 내부 전극용 페이스트와 유전층용 페이스트를 시트법이나 인쇄법 등에 의해 적층하고 동시 소성하여 제조된다.The multilayer ceramic capacitor is usually manufactured by laminating the internal electrode paste and the dielectric layer paste by a sheet method, a printing method or the like, and co-firing.
최근 자동차에 전자제어 장치의 비율이 증가하고 하이브리드(Hybrid) 자동차 및 전기자동차의 개발로 인해 150도 이상의 고온에서 사용 가능한 적층 세라믹 커패시터의 요구가 점점 증가하고 있다. Recently, the proportion of electronic control devices in automobiles has increased, and the demand for multilayer ceramic capacitors that can be used at high temperatures of more than 150 degrees due to the development of hybrid automobiles and electric vehicles has been increasing.
현재 환원분위기에서 소성이 가능하면서 200도 보증 제품에 적용 가능한 유전체 재료로 C0G계열의 유전체가 있으나 유전율이 30 정도로 매우 낮아 고용량 제품을 제작하기 어려운 문제가 있다.Currently, there is a C0G dielectric material as a dielectric material applicable to a product that can be fired in a reducing atmosphere and is guaranteed for 200 degrees. However, since the dielectric constant is as low as about 30, there is a problem that it is difficult to produce a high capacity product.
BaTiO3의 경우 유전율이 1000 이상으로 높으나 큐리온도 125도 이상에서 유전율이 급격하게 떨어지는 특징이 있어 150도 이상영역인 200도까지 특성 보증은 불가능하다. BaTiO 3 has a dielectric constant higher than 1000, but its dielectric constant drops sharply at a Curie temperature of 125 ° C or higher.
BaTiO3의 큐리 온도를 상승시키는 방안으로는 Ba-site에 Pb를 고용시키는 방안이 있는데, Pb의 경우 환경 규제 물질로 분류되어 사용에 많은 제약이 있다. In order to increase the Curie temperature of BaTiO 3 , there is a plan to employ Pb in the Ba-site.
그 외에 BaTiO3 재료와 Bi를 포함하는 페롭스카이트(perovskite) 재료인 Bi(Mg0.5Ti0.5)O3, (Bi0 . 5Na0 . 5)TiO3, Bi(Zn0.5Ti0.5)O3, BiScO3 등의 재료들이 큐리 온도를 상승하면서 안정된 고온부 유전율이 구현된다고 알려졌으나, 이러한 재료들은 공기 분위기에서만 소성이 가능하다.In addition perop containing BaTiO 3 material and a Bi Sky agent (perovskite) material is Bi (Mg 0.5 Ti 0.5) O 3, (Bi 0. 5 Na 0. 5) TiO 3, Bi (Zn 0.5 Ti 0.5) O 3 , And BiScO 3 are known to realize stable high temperature permittivity while increasing Curie temperature, but these materials can be calcined only in the air atmosphere.
즉, Bi(Mg0.5Ti0.5)O3, (Bi0 . 5Na0 . 5)TiO3, Bi(Zn0.5Ti0.5)O3, BiScO3 등의 재료들을 이용하여 Ni 내부 전극을 포함하는 적층 세라믹 캐패시터를 제조하는 경우, 환원 분위기에서 소성시 절연저항이 급격히 낮아져서 사용이 곤란하다는 문제가 있다.That is, Bi (Mg 0.5 Ti 0.5) O 3, (Bi 0. 5 Na 0. 5) TiO 3, Bi (Zn 0.5 Ti 0.5) O 3, laminate containing Ni internal electrodes using materials such as BiScO 3 In the case of manufacturing a ceramic capacitor, there is a problem in that the insulation resistance is drastically lowered during firing in a reducing atmosphere, making it difficult to use.
환원분위기에서 소성 가능한 고온 캐패시터의 유전 재료로 Na(Nb,Ta)O3가 알려져 있으나, Na(Nb,Ta)O3의 출발 원료인 Nb 및 Ta의 가격이 매우 높기 때문에 대량 생산시 재료비의 큰 비중을 차지하는 단점이 있으며, BaTiO3에 비해 절연 저항 특성이 취약하다는 문제가 있다.Na (Nb, Ta) O 3 is known as a dielectric material of a high-temperature capacitor which can be calcined in a reducing atmosphere. However, since the cost of Nb and Ta, which are starting materials of Na (Nb, Ta) O 3 , There is a disadvantage that it occupies a specific weight, and there is a problem that insulation resistance characteristics are weaker than BaTiO 3 .
그 밖에 BaTi2O5의 경우, 큐리 온도가 500도 정도로 알려져 있는데, BaTi2O5의 경우에도 공기 분위기에서만 소성이 가능하며, 내환원성 및 절연 저항이 취약한 문제가 있다.In addition, BaTi 2 O 5 is known to have a Curie temperature of about 500 ° C. In the case of BaTi 2 O 5 , firing is possible only in an air atmosphere, and resistance to reduction and insulation resistance is poor.
따라서 환원분위기에서 소성을 하는 경우에도 BaTiO3보다 큐리 온도가 높으면서 정상적인 절연 저항이 구현 가능한 유전체 재료의 개발이 필요한 실정이다.Therefore, it is necessary to develop a dielectric material capable of realizing a normal insulation resistance while having a higher Curie temperature than that of BaTiO 3 even when firing in a reducing atmosphere.
본 발명은 환원분위기에서 소성을 하는 경우에도 BaTiO3보다 큐리 온도가 높으면서 정상적인 절연 저항이 구현 가능한 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터를 제공하고자 한다. Disclosed is a dielectric ceramic composition and a multilayer ceramic capacitor including the dielectric ceramic composition. The dielectric ceramic composition has a Curie temperature higher than that of BaTiO 3 even when calcination is performed in a reducing atmosphere.
또한, 본 발명은 환원분위기 소성이 가능하며, 동시에 높은 유전율, 높은 절연 저항 및 높은 큐리 온도와 같은 효과를 가질 수 있는 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터를 제공하고자 한다.It is another object of the present invention to provide a dielectric ceramic composition capable of firing in a reduced atmosphere and having effects such as high dielectric constant, high insulation resistance and high Curie temperature, and a multilayer ceramic capacitor including the dielectric ceramic composition.
본 발명의 일 실시예에 따른 유전체 자기 조성물은 제1 주성분과 제2 주성분을 포함하는 모재 분말과 부성분을 포함하고, 상기 제1 주성분은 (KyNa1-y)(Nb1-zTaz)O3 이고, 상기 제2 주성분은 BaTiO3이며, 상기 모재 분말이 (1-x) (KyNa1-y)(Nb1-zTaz)O3 - x BaTiO3 일 때, 상기 x는 0.05 ≤ x ≤ 0.4이며, 상기 y는 0 ≤ y ≤ 0.7이고, 상기 z는 0 ≤ z ≤ 0.7 이다.A dielectric ceramic composition according to an embodiment of the present invention includes a base material powder and a subcomponent including a first main component and a second main component, wherein the first main component is (K y Na 1-y ) (Nb 1-z Ta z ) O 3 , the second main component is BaTiO 3 , and the base powder is (1-x) (K y Na 1-y ) (Nb 1 -z Ta z ) O 3 - x BaTiO 3 X is 0.05? X? 0.4, y is 0? Y? 0.7, and z is 0? Z? 0.7.
본 발명의 다른 실시예에 따른 적층 세라믹 커패시터는 유전층과 및 내부 전극을 포함하는 세라믹 바디; 및 상기 세라믹 바디의 외측에 배치되며, 상기 내부 전극과 접속하는 외부 전극;을 포함하고, 상기 유전층은 상기 유전층은 제1 결정립 및 제2 결정립을 포함하고, 상기 제1 결정립은 Ba 함량이 10 at% 미만, Ti 함량이 10 at% 미만인 결정립이고, 상기 제2 결정립은 Ba 함량이 10 at% 이상, Ti 함량이 10 at% 이상인 결정립일 때, 전체 면적에 대해 상기 제2 결정립의 면적 비율은 4.7 % 내지 37.9 %이다.According to another aspect of the present invention, there is provided a multilayer ceramic capacitor including: a ceramic body including a dielectric layer and an internal electrode; And an external electrode disposed outside the ceramic body and connected to the internal electrode, wherein the dielectric layer includes a first crystal grain and a second crystal grain, and the first crystal grain has a Ba content of 10 at %, And the Ti content is less than 10 at%. When the second grain is a grain having a Ba content of 10 at% or more and a Ti content of 10 at% or more, the area ratio of the second grain to the total area is 4.7 To 37.9%.
본 발명의 일 실시예에 따른 유전체 자기 조성물 및 적층 세라믹 커패시터에 따르면, 본 발명의 목표 특성인 상온 비저항이 1E11 Ohm-cm 이상, 고온 200도 내전압 50V/㎛ 이상, TCC(150℃)±15% 미만, TCC(200℃)±22% 미만, 그리고 상온 유전율 400 이상의 모든 특성의 동시 구현이 가능하다.The dielectric ceramic composition and the multilayer ceramic capacitor according to the embodiment of the present invention are characterized in that the room temperature specific resistivity of the present invention is not less than 1E11 Ohm-cm, the high temperature 200 degree withstanding voltage of not less than 50 V / , TCC (200 ℃) less than ± 22%, and room temperature permittivity of 400 or more.
도 1은 제1 결정립과 제2 결정립으로 이루어진 미세 구조 및 각 결정립 내에서 STEM/EDS 분석으로 Ba 및 Ti의 함량을 분석하는 위치 P1, P2, P3, P4에 대한 모식도이다.
도 2는 본 발명의 일 실시 형태에 따른 적층 세라믹 커패시터를 나타내는 개략적인 사시도이다.
도 3는 도 2의 III-III`를 따라 취한 적층 세라믹 커패시터를 나타내는 개략적인 단면도이다.FIG. 1 is a schematic view of a microstructure consisting of first and second crystal grains and positions P1, P2, P3 and P4 for analyzing the content of Ba and Ti by STEM / EDS analysis in each grain.
2 is a schematic perspective view showing a multilayer ceramic capacitor according to one embodiment of the present invention.
FIG. 3 is a schematic cross-sectional view showing a multilayer ceramic capacitor taken along line III-III of FIG. 2. FIG.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.
그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술 분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.However, the embodiments of the present invention can be modified into various other forms, and the scope of the present invention is not limited to the embodiments described below. Further, the embodiments of the present invention are provided to more fully explain the present invention to those skilled in the art. Therefore, the shapes and sizes of the elements in the drawings and the like can be exaggerated for clarity, and the elements denoted by the same reference numerals in the drawings are the same elements.
본 발명은 유전체 자기 조성물에 관한 것으로, 유전체 자기 조성물을 포함하는 전자부품은 커패시터, 인덕터, 압전체 소자, 바리스터, 또는 서미스터 등이 있으며, 이하에서는 유전체 자기 조성물 및 전자부품의 일례로서 적층 세라믹 커패시터에 관하여 설명한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a dielectric ceramic composition, and an electronic component including the dielectric ceramic composition includes a capacitor, an inductor, a piezoelectric element, a varistor, or a thermistor. Hereinafter, the dielectric ceramic composition and the multilayer ceramic capacitor Explain.
본 발명을 일 실시 형태에 따른 유전체 자기 조성물의 모재 분말은 (KyNa1-y)(Nb1-zTaz)O3 로 표시되는 제1 주성분 및 BaTiO3로 표시되는 제2 주성분을 포함한다. 이 때, 모재 분말은 (1-x) (KyNa1 -y)(Nb1 - zTaz)O3 - x BaTiO3로 표시된다.The base metal powder of the dielectric ceramic composition according to one embodiment of the present invention comprises a first main component represented by (K y Na 1-y ) (Nb 1 -z Ta z ) O 3 and a second main component represented by BaTiO 3 do. In this case, the base material powder is represented by (1-x) (K y Na 1 -y ) (Nb 1 - z Ta z ) O 3 - x BaTiO 3 .
x가 0.05 내지 0.4를 만족하는 경우, 본 발명의 목표 특성인 상온 비저항이 1E11 Ohm-cm 이상, 고온 200도 내전압 50V/㎛ 이상, TCC(150℃)±15% 미만, TCC(200℃)±22% 미만, 그리고 상온 유전율 400 이상의 모든 특성의 동시 구현이 가능하다.x is in the range of 0.05 to 0.4, the target characteristic of the present invention is room temperature resistivity of 1E11 Ohm-cm or more, high temperature 200 degree withstand voltage of 50 V / 占 퐉 or more, TCC (150 占 폚) of less than 占 15%, TCC Less than 22%, and room temperature permittivity of 400 or more.
또한, y는 0 ≤ y ≤ 0.7 일 수 있으며, z는 0 ≤ z ≤ 0.7 일 수 있다.Y may be 0? Y? 0.7, and z may be 0? Z? 0.7.
본 발명의 일 실시형태에 따른 유전체 자기 조성물은 EIA(Electronic Industries Association) 규격에서 명시한 X8R (-55℃~150℃, △C/C0±15%) 또는 X9S(-55℃~200℃, △C/C0±22%) 특성을 만족할 수 있다.The dielectric ceramic composition according to one embodiment of the present invention can be used for a dielectric ceramic composition of X8R (-55 ° C to 150 ° C, ΔC / C 0 ± 15%) or X9S (-55 ° C to 200 ° C, C / C 0 ± 22%) can be satisfied.
더 상세하게, 본 발명의 일 실시형태에 따르면 적층 세라믹 커패시터의 내부 전극으로 니켈(Ni)을 사용하고, 니켈(Ni)이 산화되지 않는 환원 분위기에서 소성하는 경우에도 절연 저항을 유지할 수 있는 유전체 자기 조성물을 제공한다. 또한, 이를 이용한 적층 세라믹 커패시터를 제공하여 높은 유전율, 높은 절연 저항 및 높은 큐리 온도의 각 효과를 동시에 구현할 수 있다.More specifically, according to one embodiment of the present invention, there is provided a dielectric ceramic material which can maintain insulation resistance even when nickel (Ni) is used as an internal electrode of a multilayer ceramic capacitor and firing is performed in a reducing atmosphere in which nickel (Ni) Lt; / RTI > Also, by providing a multilayer ceramic capacitor using the same, it is possible to simultaneously realize the effects of high dielectric constant, high insulation resistance, and high Curie temperature.
본 발명에서는 유전율이 높은 BaTiO3와 큐리 온도가 높은 (K,Na)NbO3 를 함께 모재 분말로 포함한다. 또한, (K,Na)NbO3의 B-sited의 Nb의 일부를 Ta로 적용하여 환원 분위기 하에서 소성시에 절연 저항을 향상시킨다.In the present invention, BaTiO 3 having a high dielectric constant and (K, Na) NbO 3 having a high Curie temperature As a base material powder. Further, a part of Nb of B-sited of (K, Na) NbO 3 is applied to Ta to improve the insulation resistance during firing in a reducing atmosphere.
따라서, 본 발명에서는 환원 분위기에서 소성할 수 있는 유전체 자기 조성물을 이용함으로써 하나의 소결체 내에서 조성이 서로 다른 두 종류의 결정립으로 구성된 복합체 형태의 시료를 제작할 수 있고, 이들 두 결정립의 면적 비율을 제어함으로써 본 발명의 목표 특성을 구현할 수 있다.Therefore, in the present invention, by using a dielectric ceramic composition capable of being fired in a reducing atmosphere, it is possible to produce a composite-type sample composed of two kinds of crystal grains having different compositions in one sintered body, The target characteristic of the present invention can be realized.
이하, 본 발명의 일 실시형태에 따른 유전체 자기 조성물의 각 성분을 보다 구체적으로 설명하도록 한다.Hereinafter, each component of the dielectric ceramic composition according to one embodiment of the present invention will be described in more detail.
a) 모재 분말a) Base material powder
본 발명의 일 실시 형태에 따른 유전체 자기 조성물의 모재 분말은 (KyNa1-y)(Nb1-zTaz)O3 (단, y는 0 ≤ y ≤ 0.7, z는 0 ≤ z ≤ 0.7)로 표시되는 제1 주성분 및 BaTiO3로 표시되는 제2 주성분을 포함한다. 이 때, 모재 분말은 (1-x) (KyNa1-y)(Nb1-zTaz)O3 - x BaTiO3로 표시된다.The base material powder of the dielectric ceramic composition according to one embodiment of the present invention is (K y Na 1-y ) (Nb 1-z Ta z ) O 3 (where y is 0 ≦ y ≦ 0.7 and z is 0 ≦ z ≦ 0.7) and a second main component represented by BaTiO 3 . At this time, the base material powder is represented by (1-x) (K y Na 1-y ) (Nb 1 -z Ta z ) O 3 - x BaTiO 3 .
x가 0.05 내지 0.4를 만족하는 경우, 본 발명의 목표 특성인 상온 비저항이 1E11 Ohm-cm 이상, 고온 200도 내전압 50V/㎛ 이상, TCC(150℃)±15% 미만, TCC(200℃)±22% 미만, 그리고 상온 유전율 400 이상의 모든 특성의 동시 구현이 가능하다.x is in the range of 0.05 to 0.4, the target characteristic of the present invention is room temperature resistivity of 1E11 Ohm-cm or more, high temperature 200 degree withstand voltage of 50 V / 占 퐉 or more, TCC (150 占 폚) of less than 占 15%, TCC Less than 22%, and room temperature permittivity of 400 or more.
제1 주성분은 (KyNa1 -y)(Nb1 - zTaz)O3로 표시될 수 있으며, K 및 Na의 비율에 따라 큐리 온도가 상이하지만, y가 0.5인 경우에 큐리 온도가 400도 근방으로 높다.Is - (z Ta z Nb 1) can be represented by O 3, and the Curie temperature varies depending on a ratio of K and Na, however, the Curie temperature in the case where y is 0.5 a first main component (K y Na 1 -y) It is high around 400 degrees.
제1 주성분에 있어서, y가 0.1 이상인 경우에 상온 유전율을 800 이상으로 향상시킬 수 있으나. y가 0.7을 초과하는 경우에는 상온 비저항이 급감하여 1E11 Ohm-cm 미만으로 떨어지는 문제가 있다. 즉, 상온 유전율을 800 이상으로 향상시키면서 동시에 상온 비저항을 1E11 Ohm-cm 이상으로 유지하기 위하여 y는 0.1 내지 0.7일 수 있다.In the first main component, when y is 0.1 or more, the room temperature dielectric constant can be increased to 800 or more. When y exceeds 0.7, there is a problem that the room temperature resistivity decreases rapidly and falls below 1E11 Ohm-cm. That is, y may be 0.1 to 0.7 in order to improve the room temperature dielectric constant to 800 or more and maintain the room temperature specific resistance to 1E11 Ohm-cm or more.
또한, 제1 주성분에 있어서, z가 커짐에 따라 상온 비저항을 향상시킬 수 있으나. z가 0.7을 초과하는 경우에는 상온 유전율이 급감하여 400 미만으로 떨어지는 문제가 있다. 즉, 상온 비저항을 증가시키면서 유지하면서 동시에 상온 유전율을 400 이상으로 유지하기 위하여 z는 0 내지 0.7일 수 있다.Also, in the first main component, the room temperature resistivity can be improved as z increases. When z exceeds 0.7, there is a problem that the dielectric constant at room temperature decreases rapidly and falls to less than 400. That is, z may be 0 to 0.7 in order to maintain the room temperature dielectric constant at 400 or more while maintaining the room temperature resistivity at an increased value.
즉, 제1 주성분의 K 와 Ta는 상보적인 관계에 있다. 따라서, 제1 주성분에 K 및 Ta를 동시에 포함하여 상온 비저항을 1E11 Ohm-cm 이상으로 유지하면서, 상온 유전율을 800 이상으로 향상시킬 수 있다.That is, K and Ta of the first main component are in a complementary relationship. Accordingly, the dielectric constant at room temperature can be increased to 800 or more while maintaining the room temperature resistivity at 1E11 Ohm-cm or more by simultaneously including K and Ta in the first main component.
제2 주성분은 BaTiO3로 표시될 수 있으며, BaTiO3는 일반적인 유전체 모재에 사용되는 재료로서, 큐리 온도가 대략 125도 정도인 강유전체 재료일 수 있다.The second main component may be represented by BaTiO 3, BaTiO 3 is used as a material used for a general dielectric base material, the Curie temperature of the ferroelectric material can be about 125 degrees.
제2 주성분은 BaTiO3로 표시되는 성분뿐만 아니라 Ca, Zr 등이 일부 고용되어 수정된 (Ba1 - xCax)(Ti1 - yCay)O3, Ba(Ti1-yZry)O3 등의 형태도 가능하다.The second main component as well as the component represented by BaTiO 3 Ca, Zr, etc. The modified portion is employed (Ba 1 - x Ca x) (Ti 1 - y Ca y) O 3, Ba (Ti 1-y Zr y) O 3 can also be used.
즉, 본 발명의 일 실시형태에 따른 유전체 자기 조성물의 모재 분말은 큐리온도가 높은 제1 주성분과 유전율이 높은 제2 주성분을 일정 비율로 혼합하거나 고용시킨 형태일 수 있다.That is, the base material powder of the dielectric ceramic composition according to one embodiment of the present invention may be a mixture in which a first main component having a high Curie temperature and a second main component having a high dielectric constant are mixed or solidified at a certain ratio.
본 발명의 일 실시 형태에 따른 유전체 자기 조성물은 상기와 같이 일정 비율로 제1 주성분과 제2 주성분 재료를 혼합하여 모재 분말을 제작하여 이를 이용하기 때문에 환원분위기 소성이 가능하다.In the dielectric ceramic composition according to an embodiment of the present invention, the first main component and the second main component material are mixed at a predetermined ratio as described above, and the base material powder is prepared and used.
도 1은 제1 결정립과 제2 결정립으로 이루어진 미세 구조 및 각 결정립 내에서 STEM/EDS 분석으로 Ba 및 Ti의 함량을 분석하는 위치 P1, P2, P3, P4에 대한 모식도이다.FIG. 1 is a schematic view of a microstructure consisting of first and second crystal grains and positions P1, P2, P3 and P4 for analyzing the content of Ba and Ti by STEM / EDS analysis in each grain.
도 1을 참조하면, 본 발명의 일 실시 형태에 따른 유전체 자기 조성물을 이용하여 제조(환원분위기, 소성온도: 1100 ~ 1150℃)된 유전층의 미세구조는 Ba 함량이 10 at% 미만, Ti 함량이 10 at% 미만인 제1 결정립(10)과 Ba 함량이 10 at% 이상, Ti 함량이 10 at% 이상인 제2 결정립(20)을 포함한다.Referring to FIG. 1, the microstructure of the dielectric layer produced using the dielectric ceramic composition according to one embodiment of the present invention (reducing atmosphere, calcination temperature: 1100 to 1150 ° C) has a Ba content of less than 10 at% (10) having a Ba content of 10 at% or more and a Ti content of 10 at% or more, and a second crystal grain (20) having a Ba content of 10 at% or more and a Ti content of 10 at% or more.
하나의 결정립에서 Ti 및 Ba의 함량은 P1 내지 P4의 각 지점에서, Ti 및 Ba의 각 함량(at%)을 측정하여 4 곳의 데이터의 평균값으로 도출하였다.The contents of Ti and Ba in one grain were measured at each point of P1 to P4, and the respective contents (at%) of Ti and Ba were measured and the average values of the four data were derived.
본 발명의 일 실시 형태에 따른 유전체 자기 조성물을 이용한 유전층 및 적층 세라믹 커패시터는 높은 유전율, 높은 절연 저항 및 높은 큐리 온도의 각 효과를 동시에 가질 수 있다. The dielectric layer and the multilayer ceramic capacitor using the dielectric ceramic composition according to one embodiment of the present invention can simultaneously have respective effects of high dielectric constant, high insulation resistance and high Curie temperature.
보다 상세하게, 본 발명의 일 실시형태에 따른 유전체 자기 조성물을 이용하여 제조된 유전층 및 이를 포함하는 적층 세라믹 커패시터는 제2 결정립의 면적비율이 전체 면적에 대해서 4.7 내지 37.9%을 가지기 때문에, 본 발명의 목표 특성인 상온 비저항이 1E11 Ohm-cm 이상, 고온 200도 내전압 50V/㎛ 이상, TCC(150℃)±15% 미만, TCC(200℃)±22% 미만, 그리고 상온 유전율 400 이상의 모든 특성의 동시 구현이 가능하다.More specifically, the dielectric layer and the multilayer ceramic capacitor using the dielectric ceramic composition according to one embodiment of the present invention have an area ratio of the second crystal grains of 4.7 to 37.9% relative to the total area, (200 ° C) of less than ± 22% and a room temperature dielectric constant of 400 or more at room temperature resistivity of 1E11 Ohm-cm or more, high temperature 200 degree withstanding voltage of 50V / ㎛ or more, TCC Simultaneous implementation is possible.
또한, 본 발명의 일 실시형태에 따른 유전체 자기 조성물을 이용하여 제조된 유전층 및 이를 포함하는 적층 세라믹 커패시터는 제2 결정립의 면적비율이 전체 면적에 대해서 4.7 내지 37.9%을 가지기 때문에, EIA(Electronic Industries Association) 규격에서 명시한 X8R (-55℃~150℃, △C/C0±15%) 또는 X9S(-55℃~200℃, △C/C0±22%) 특성을 만족할 수 있다.Also, since the dielectric layer and the multilayer ceramic capacitor including the dielectric ceramic composition according to one embodiment of the present invention have the area ratio of the second crystal grains to the total area of 4.7 to 37.9%, the EIA (-55 ° C to 150 ° C, ΔC / C 0 ± 15%) or X9S (-55 ° C to 200 ° C, ΔC / C 0 ± 22%) characteristics specified in the Association specification.
제2 결정립의 면적비율이 전체 면적에 대해서 4.7% 미만인 경우에는 상온 비저항이 1E11 Ohm-cm 미만이며, 37.9%를 초과하는 경우에는 X8R (-55℃~150℃, △C/C0±15%) 또는 X9S(-55℃~200℃, △C/C0±22%) 특성을 만족할 수 없는 문제가 있다.If the area ratio of the second grain is less than 4.7% based on the total area and has a room temperature resistivity of less than 1E11 Ohm-cm, if it exceeds 37.9%, the X8R (-55 ℃ ~ 150 ℃, △ C / C 0 ± 15% ) Or X9S (-55 ° C to 200 ° C, ΔC / C 0 ± 22%) can not be satisfied.
즉, 전체 면적에 대한 제2 결정립의 면적비율이 4.7 % 내지 37.9 %를 벗어나는 경우, 본 발명의 목표 특성 중 일부를 구현할 수는 없다.That is, when the area ratio of the second crystal grain to the total area is out of the range of 4.7% to 37.9%, some of the target characteristics of the present invention can not be realized.
상기 모재 분말은 특별히 제한되는 것은 아니나, 분말의 평균 입경은 300 nm 이하일 수 있다. The base material powder is not particularly limited, but the average particle diameter of the powder may be 300 nm or less.
b) 제1 부성분b) the first subcomponent
본 발명의 일 실시 형태에 따르면, 상기 유전체 자기 조성물은 제1 부성분으로서 Li를 포함하는 산화물 또는 탄산염을 더 포함할 수 있으며, 바람직하게 Li2CO3를 더 포함할 수 있다. 제1 부성분은 모재 분말 100 mol에 대해 0.25 mol 내지 5.0 mol 포함될 수 있다. According to one embodiment of the present invention, the dielectric ceramic composition may further include an oxide or carbonate including Li as a first subcomponent, and may further preferably further comprise Li 2 CO 3 . The first subcomponent may include from 0.25 mol to 5.0 mol based on 100 mol of the base material powder.
즉, 제1 부성분의 함량은 모재 분말 100 mol에 대해 포함되는 Li2CO3 중 Li 원소의 함량이 0.5 mol 내지 10.0 mol를 만족하도록 포함될 수 있다.That is, the content of the first subcomponent is in the range of Li 2 CO 3 May be included so that the content of Li element satisfies 0.5 mol to 10.0 mol.
제1 부성분은 유전체 자기 조성물이 적용된 적층 세라믹 커패시터의 상온 비저항 및 고온 내전압 특성을 향상시키는 역할을 한다.The first subcomponent serves to improve the room temperature resistivity and the high temperature withstand voltage characteristic of the multilayer ceramic capacitor to which the dielectric ceramic composition is applied.
제1 부성분이 모재 분말 100 mol에 대해 0.25 mol 미만이면 소결 밀도가 낮아 상온 비저항 및 고온 내전압이 매우 낮은 문제가 발생하며, 제1 부성분이 모재 분말 100 mol에 대해 5.0 mol를 초과하면 고온 내전압이 50 V/㎛ 미만으로 낮아지는 문제가 발생할 수 있다.If the first subcomponent is less than 0.25 mol with respect to 100 mol of the base material powder, there is a problem that the sintered density is low and the room temperature resistivity and the high withstand voltage are extremely low. When the first subcomponent exceeds 5.0 mol per 100 mol of the base material powder, V / [mu] m.
따라서, 본 발명의 일 실시형태에 따른 유전체 자기 조성물은 제1 부성분의 함량이 모재 분말 100 mol에 대해 0.25 ~ 5.0 mol인 경우에 상술한 모든 특성의 동시 구현이 가능하다. 이때에도, 전체 면적에 대한 제2 결정립의 면적비율이 4.7 % 내지 37.9 %를 만족하는 것을 알 수 있다.Accordingly, the dielectric ceramic composition according to one embodiment of the present invention can simultaneously realize all the characteristics described above when the content of the first accessory ingredient is 0.25 to 5.0 mol based on 100 mol of the base material powder. At this time, it is also understood that the area ratio of the second crystal grain to the total area satisfies 4.7% to 37.9%.
c) 제2 부성분c) second subcomponent
본 발명의 일 실시형태에 따르면, 상기 유전체 자기 조성물은 제2 부성분으로서, Mn, V, Cr, Fe, Ni, Co, Cu 및 Zn의 원자가 가변 억셉터(Variable Valence Acceptor) 원소의 산화물 혹은 탄산염으로 이루어진 군에서 선택되는 하나 이상을 더 포함할 수 있으며, 바람직하게 MnO2 또는 V2O5를 더 포함할 수 있다. According to one embodiment of the present invention, the dielectric ceramic composition comprises, as the second subcomponent, an oxide or carbonate of a variable valence acceptor element of Mn, V, Cr, Fe, Ni, Co, And may further include at least one selected from the group consisting of MnO 2 or V 2 O 5 .
상기 제2 부성분으로서, Mn, V, Cr, Fe, Ni, Co, Cu 및 Zn 중 적어도 하나 이상을 포함하는 산화물 혹은 탄산염은 상기 모재 분말 100 mol에 대하여, 0.1 mol 내지 3.0 mol의 함량으로 포함될 수 있다. The oxide or carbonate containing at least one of Mn, V, Cr, Fe, Ni, Co, Cu and Zn as the second accessory ingredient may be contained in an amount of 0.1 mol to 3.0 mol based on 100 mol of the base material powder. have.
즉, 제2 부성분의 함량은 제2 부성분에 포함되는 원자가 가변 억셉터 원소의 함량이 모재 분말 100 mol에 대하여 0.1 mol 내지 3.0 mol를 만족하도록 포함될 수 있다.That is, the content of the second subcomponent may be such that the content of the variable acceptor element contained in the second subcomponent satisfies 0.1 mol to 3.0 mol with respect to 100 mol of the base material powder.
또는, 2 종류 이상의 제2 부성분을 포함하는 경우, 제2 부성분에 포함되는 원자가 가변 억셉터 원소의 전체 함량이 모재 분말 100 mol에 대하여 0.1 mol 내지 3.0 mol를 만족하도록 포함될 수 있다.Alternatively, when the second subcomponent includes two or more kinds of second subcomponents, the total content of the variable valence acceptor elements contained in the second subcomponent may be in the range of 0.1 mol to 3.0 mol with respect to 100 mol of the base material powder.
상기 제2 부성분은 유전체 자기 조성물이 적용된 적층 세라믹 커패시터의 상온 비저항 및 고온 내전압 특성을 향상시키는 역할을 한다.The second subcomponent serves to improve the room temperature resistivity and the high withstand voltage characteristic of the multilayer ceramic capacitor to which the dielectric ceramic composition is applied.
제2 부성분에 포함되는 원자가 가변 억셉터 원소의 전체 함량이 0.1 mol 미만이면 상온 비저항 및 고온 내전압 특성이 저하될 수 있다. If the total content of the valence variable acceptor element contained in the second subcomponent is less than 0.1 moles, the room temperature resistivity and high-temperature withstand voltage characteristics may be deteriorated.
제2 부성분에 포함되는 원자가 가변 억셉터 원소의 전체 함량이 전체 3.0 mol을 초과하는 경우에도 상온 비저항 및 고온 내전압 특성이 저하될 수 있다. Even when the total content of the variable valence acceptor elements included in the second subcomponent exceeds 3.0 mols in total, the room temperature resistivity and high-temperature withstand voltage characteristics may be deteriorated.
특히, 본 발명의 일 실시형태에 따른 유전체 자기 조성물은 제2 부성분에 포함되는 원자가 가변 억셉터 원소의 전체 함량이 모재 분말 100 mol에 대하여 0.1 mol 내지 3.0 mol를 만족하도록 포함할 수 있으며, 이로 인하여 저온 소성이 가능하며 높은 고온 내전압 특성을 얻을 수 있으며, 상술한 모든 특성의 동시 구현이 가능하다.In particular, the dielectric ceramic composition according to an embodiment of the present invention may include the total content of the variable valence acceptor elements contained in the second subcomponent so as to satisfy 0.1 mol to 3.0 mol with respect to 100 mol of the base material powder, Low-temperature baking is possible, high-temperature withstand voltage characteristics can be obtained, and all the above-mentioned characteristics can be simultaneously realized.
이때에도, 전체 면적에 대한 제2 결정립의 면적비율이 4.7 % 내지 37.9 %를 만족하는 것을 알 수 있다.At this time, it is also understood that the area ratio of the second crystal grain to the total area satisfies 4.7% to 37.9%.
d) 제3 부성분d) third subcomponent
본 발명의 일 실시형태에 따르면, 상기 유전체 자기 조성물은 Si 원소의 산화물, Si 원소의 탄산염 및 Si 원소를 포함하는 글라스로 이루어진 군에서 선택되는 하나 이상을 포함하는 제3 부성분을 포함할 수 있으며, 바람직하게 SiO2를 더 포함할 수 있다.According to one embodiment of the present invention, the dielectric ceramic composition may include a third subcomponent including at least one selected from the group consisting of an oxide of Si element, a carbonate of Si element, and a glass containing Si element, Preferably SiO 2 .
상기 제3 부성분은 상기 모재 분말 100 mol에 대하여, 0.1 내지 5.0 mol로 포함될 수 있다. 즉, 제3 부성분의 함량은 모재 분말 100 mol에 대해 포함되는 SiO2 중 Si 원소의 함량이 0.1 mol 내지 5.0 mol를 만족하도록 포함될 수 있다.The third subcomponent may be included in an amount of 0.1 to 5.0 mol based on 100 mol of the base material powder. That is, the content of the third subcomponent is not particularly limited as long as SiO 2 The content of Si element may be in the range of 0.1 mol to 5.0 mol.
상기 제3 부성분의 함량이 상기 모재 분말 100 mol에 대하여, 0.1 mol 미만인 경우에는 소결 밀도가 낮아 상온 비저항 및 고온 내전압이 저하될 수 있으며, 5.0 mol를 초과하여 포함되는 경우에도 2차 상 생성 등의 문제로 고온 내전압이 낮아질 수 있다. If the content of the third subcomponent is less than 0.1 mol with respect to 100 mol of the base material powder, the sintered density may be low and the room temperature resistivity and high-temperature withstand voltage may be lowered. Even if the third subcomponent is contained in excess of 5.0 mol, The high temperature withstand voltage can be lowered by the problem.
이때에도, 전체 면적에 대한 제2 결정립의 면적비율이 4.7 % 내지 37.9 %를 만족하는 것을 알 수 있다.At this time, it is also understood that the area ratio of the second crystal grain to the total area satisfies 4.7% to 37.9%.
도 2은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터(100)를 나타내는 개략적인 사시도이고, 도 3는 도 2의 III-III`를 따라 취한 적층 세라믹 커패시터(100)를 나타내는 개략적인 단면도이다.FIG. 2 is a schematic perspective view showing a multilayer
도 2 및 도 3를 참조하면, 본 발명의 다른 실시예에 따른 적층 세라믹 커패시터(100)는 유전층(111)과 제1 및 제2 내부 전극(121, 122)이 교대로 적층된 세라믹 바디(110)를 가진다. 세라믹 바디(110)의 양 단부에는 세라믹 바디(110)의 내부에 교대로 배치된 제1 및 제2 내부 전극(121, 122)과 각각 도통하는 제1 및 제2 외부 전극(131, 132)이 형성되어 있다.2 and 3, a multilayer
세라믹 바디(110)의 형상에 특별히 제한은 없지만, 일반적으로 육면체 형상일 수 있다. 또한, 그 치수도 특별히 제한은 없고, 용도에 따라 적절한 치수로 할 수 있고, 예를 들면 (0.6∼5.6mm)×(0.3∼5.0mm)×(0.3∼1.9mm)일 수 있다.The shape of the
유전층(111)의 두께는 커패시터의 용량 설계에 맞추어 임의로 변경할 수 있는데, 본 발명의 일 실시예에서 소성 후 유전층의 두께는 1층당 바람직하게는 0.1㎛ 이상일 수 있다. The thickness of the
너무 얇은 두께의 유전층은 한층 내에 존재하는 결정립 수가 작아 신뢰성에 나쁜 영향을 미치기 때문에 유전층의 두께는 0.1 ㎛ 이상일 수 있다.The thickness of the dielectric layer that is too thin may cause the dielectric layer to have a thickness of 0.1 占 퐉 or more because the number of crystal grains existing in one layer has a small influence on reliability.
제1 및 제2 내부 전극(121, 122)은 각 단면이 세라믹 바디(110)의 대향하는 양 단부의 표면에 교대로 노출되도록 적층되어 있다. The first and second
상기 제1 및 제2 외부 전극(131, 132)은 세라믹 바디(110)의 양 단부에 형성되고, 교대로 배치된 제1 및 제2 내부 전극(121, 122)의 노출 단면에 전기적으로 연결되어 커패시터 회로를 구성한다.The first and second
제1 및 제2 내부 전극(121, 122)에 함유되는 도전성 재료는 특별히 한정되지 않지만, 본 발명의 일 실시형태에 따른 유전층(111)은 본 발명의 일 실시 형태에 따른 유전체 자기 조성물을 이용하여 형성된다.The conductive material contained in the first and second
본 발명을 일 실시 형태에 따른 유전체 자기 조성물의 모재 분말은 (KyNa1-y)(Nb1-zTaz)O3 (단, y는 0 ≤ y ≤ 0.7, z는 0 ≤ z ≤ 0.7)로 표시되는 제1 주성분 및 BaTiO3로 표시되는 제2 주성분을 포함한다. 이 때, 모재 분말은 (1-x) (KyNa1-y)(Nb1-zTaz)O3 - x BaTiO3로 표시되며, x가 0.05 내지 0.4를 만족한다.The base metal powder of the dielectric ceramic composition according to one embodiment of the present invention comprises (K y Na 1-y ) (Nb 1 -z Ta z ) O 3 (where y is 0 ≦ y ≦ 0.7 and z is 0 ≦ z ≦ 0.7) and a second main component represented by BaTiO 3 . At this time, the base material powder is represented by (1-x) (K y Na 1-y ) (Nb 1 -z Ta z ) O 3 - x BaTiO 3 , and x satisfies 0.05 to 0.4.
제1 및 제2 내부 전극(121, 122)의 두께는 용도 등에 따라 적절히 결정할 수 있으며 특별히 제한되는 것은 아니나, 예를 들면 0.1 내지 5㎛ 또는 0.1∼2.5㎛일 수 있다.The thickness of the first and second
상기 제1 및 제2 외부 전극(131, 132)에 함유되는 도전성 재료는 특별히 한정되지 않지만, 니켈(Ni), 구리(Cu), 또는 이들 합금을 이용할 수 있다. The conductive material contained in the first and second
상기 제1 및 제2 외부 전극(131, 132)의 두께는 용도 등에 따라 적절히 결정할 수 있으며 특별히 제한되는 것은 아니나, 예를 들면 10 내지 50㎛ 일 수 있다.The thickness of the first and second
이하, 실시예 및 비교예를 통하여 본 발명을 더욱 상세히 설명하지만, 이는 발명의 구체적인 이해를 돕기 위한 것으로 본 발명의 범위가 실시예에 의해 한정되는 것은 아니다.Hereinafter, the present invention will be described in more detail with reference to examples and comparative examples, but it is to be understood that the scope of the present invention is not limited by the examples.
하기의 표 1, 표 3 및 표 5에 명시된 조성으로 에탄올과 톨루엔을 용매로 하여 분산제와 함께 혼합한 후, 바인더를 혼합하여 세라믹 시트를 제작하였다.The mixture was mixed with a dispersant using ethanol and toluene as a solvent in the compositions shown in Tables 1, 3 and 5 below, and then a binder was mixed to prepare a ceramic sheet.
주성분 모재로는 평균 입자크기가 300 nm인 (K,Na)(Nb,Ta)O3와 BaTiO3 분말을 사용하였다.(K, Na) (Nb, Ta) O 3 and BaTiO 3 powders with an average particle size of 300 nm were used as the main component.
성형된 세라믹 시트에 니켈(Ni) 전극을 인쇄하여 21층을 적층하여 액티브 시트를 제작하고, 액티브 시트의 상부 및 하부에 위치하는 커버는 커버용 시트(10 ~ 13㎛)를 25층으로 적층 및 압착하여 압착 바(bar)를 제작하였다.A nickel (Ni) electrode was printed on the molded ceramic sheet to form an active sheet by laminating 21 layers, and the cover located at the top and bottom of the active sheet was laminated and laminated to cover 25 sheets (10 to 13 mu m) And pressed to produce a compression bar.
그 후, 압착 바(bar)를 절단기를 이용하여 3.2 mm × 1.6 mm 크기의 칩으로 절단하였다.Thereafter, the compression bar was cut into chips having a size of 3.2 mm x 1.6 mm using a cutter.
절단한 칩을 탈 바인더를 위해 가소한 후 환원분위기(N2 분위기) 하에서 1100 ~ 1150℃ 에서 소성을 진행하고, 소성된 칩에 Cu 페이스트로 외부 전극을 형성하였다.The chips thus cut were preliminarily fired for binder removal, fired at 1100 to 1150 ° C under a reducing atmosphere (N 2 atmosphere), and external electrodes were formed on the fired chips with Cu paste.
상기와 같이 완성된 프로토 타입 적층 세라믹 커패시터(Proto-type MLCC) 시편에 대해 상온 정전용량 및 유전손실(DF)은 LCR meter 이용하여 1 kHz, AC 0.5V/㎛ 조건에서 용량을 측정하였다.The capacitance and dielectric loss (DF) of the prototype-type MLCC were measured at 1 kHz and AC 0.5V / ㎛ using LCR meter.
정전용량과 적층 세라믹 커패시터의 유전체 두께, 내부전극 면적, 적층수로부터 적층 세라믹 커패시터의 유전체의 유전율을 계산하였다.The dielectric constant of the dielectric of the multilayer ceramic capacitor was calculated from the capacitance, the dielectric thickness of the multilayer ceramic capacitor, the internal electrode area, and the number of layers.
상온 절연저항은 10개씩 샘플을 취하여 DC 10 V/㎛ 을 인가한 상태에서 60 초 경과 후 측정하였다.The insulation resistance at room temperature was measured after 10 seconds at 60 seconds after applying a sample of 10 V / ㎛.
온도에 따른 정전용량의 변화는 -55 ℃ 에서 200 ℃ 의 온도 범위에서 측정되었다.The change in capacitance with temperature was measured in the temperature range of -55 ° C to 200 ° C.
고온 IR 승압 실험은 200℃에서 전압 단계를 5V/㎛씩 증가시키면서 저항 열화거동을 측정하였는데, 각 단계의 시간은 10분이며 5초 간격으로 저항값을 측정하였다.In the high-temperature IR-boosting experiment, the resistance deterioration behavior was measured at 200 ° C while the voltage step was increased by 5 V / 탆. The resistance value was measured at intervals of 5 seconds for each step of 10 minutes.
고온 IR 승압 실험으로부터 고온 내전압을 도출하였는데, 200℃에서 유전체 단위 두께당 전압 스텝(voltage step) dc 5V/㎛를 10분간 인가하고 이 전압 스텝을 계속 증가시키면서 측정할 때, IR이 105Ω이상을 견디는 전압을 의미한다.High voltage withstand voltage was obtained from the high temperature IR pressure boosting test. When voltage step dc 5V / ㎛ per dielectric unit thickness at 200 캜 was applied for 10 minutes and the voltage step was continuously increased, the IR was more than 10 5 Ω Quot; voltage "
RC값은 AC 0.5V/㎛, 1kHz 에서 측정한 상온 용량값과 DC 10V/㎛ 에서 측정한 절연 저항값의 곱이다.The RC value is the product of the room temperature capacity value measured at AC 0.5 V / 탆, 1 kHz and the insulation resistance value measured at DC 10 V / 탆.
표 2, 4, 6은 표 1, 3, 5에 명시된 조성에 해당하는 니켈(Ni) 내부 전극이 적용된 프로토 타입 적층 세라믹 커패시터(Proto-type MLCC)의 특성을 나타낸다.Tables 2, 4, and 6 show the characteristics of a prototype multilayer ceramic capacitor (Proto-type MLCC) to which a nickel (Ni) internal electrode corresponding to the composition specified in Tables 1, 3,
표 1의 실시예 1 ~ 10는 모재분말 (1-x) (KyNa1 -y)(Nb1 - zTaz)O3 - x BaTiO3 (y, z = 0.2): 100 mol 대비 제1 부성분 Li2CO3: 2.5 mol, 제2 부성분 MnO2: 0.5 mol, 제3 부성분 SiO2: 0.5 mol일 때, x에 따른 실시예를 나타낸 것이며, 표 2는 표 1의 실시예 1 ~ 10의 유전체 자기 조성물을 이용하여 제작한 유전층 및 니켈(Ni) 내부 전극을 포함하는 환원분위기에서 소성한 프로토 타입 적층 세라믹 커패시터의 특성을 나타낸다.Carried out in Table 1 Examples 1 to 10 is the base material powder (1-x) (K y Na 1 -y) (Nb 1 - z Ta z) O 3 - x BaTiO 3 (y, z = 0.2): 100 moles of the first subcomponent Li 2 CO 3 , 2.5 moles of the second subcomponent MnO 2 : 0.5 moles, and the third subcomponent SiO 2 : 0.5 moles, , And Table 2 shows the characteristics of the prototype multilayer ceramic capacitor obtained by firing in a reducing atmosphere including a dielectric layer and a nickel (Ni) internal electrode fabricated using the dielectric ceramic composition of Examples 1 to 10 of Table 1.
제2 주성분 BaTiO3의 조성비 x 가 0.05 미만인 경우(실시예 1 및 2)에는 상온 비저항이 1E11 Ohm-cm 미만으로 낮아지고, 고온 내전압이 50 V/㎛ 미만으로 낮아지는 문제가 있다.When the composition ratio x of the second main component BaTiO 3 is less than 0.05 (Examples 1 and 2), there is a problem that the room temperature specific resistance is lowered to less than 1E11 Ohm-cm and the high temperature withstand voltage is lowered to less than 50 V / m.
또한, 제2 주성분 BaTiO3의 조성비 x 가 0.4를 초과하는 경우(실시예 9 및 10)에는 고온(150℃) TCC(150℃)±15%를 초과하고, 고온(200℃) TCC(200℃)±22%도 초과하는 문제가 있다.When the composition ratio x of the second main component BaTiO3 exceeds 0.4 (Examples 9 and 10), TCC (150 deg. C) exceeds 15%, TCC (200 deg. C) There is a problem exceeding ± 22%.
즉, 제2 주성분 BaTiO3의 조성비 x가 0.05 내지 0.4 범위를 만족하는 경우(실시예 3 내지 8)에 본 발명의 상온 비저항이 1E11 Ohm-cm 이상, 고온 200도 내전압 50V/㎛ 이상, TCC(150℃)±15% 미만, TCC(200℃)±22% 미만, 그리고 상온 유전율 400 이상의 모든 특성의 동시 구현이 가능하다. That is, in the case where the composition ratio x of the second main component BaTiO3 satisfies the range of 0.05 to 0.4 (Examples 3 to 8), the room temperature specific resistance of the present invention is not less than 1E11 Ohm-cm, the high temperature 200 degree withstanding voltage of 50 V / ℃) of less than ± 15%, TCC (200 ℃) of less than ± 22%, and room temperature permittivity of 400 or more.
본 발명 일 실시예에 따른 유전체 조성물을 이용하여 환원분위기(N2 분위기)하, 1100℃ ~ 1150℃에서 소성하여 유전층을 제조하거나, 이에 니켈(Ni) 내부 전극을 인쇄하여 적층 세라믹 커패시터를 제조한 경우, 유전층의 미세구조는 제1 결정립 및 제2 결정립을 포함한다.A dielectric layer was prepared by firing the dielectric composition according to an embodiment of the present invention under a reducing atmosphere (N 2 atmosphere) at 1100 ° C. to 1150 ° C., and a nickel (Ni) internal electrode was printed thereon to produce a multilayer ceramic capacitor In this case, the microstructure of the dielectric layer includes the first crystal grains and the second crystal grains.
하나의 결정립 내에서 P1 내지 P4, 총 네 지점의 Ba 및 Ti의 함량을 STEM/WDS 혹은 STEM/EELS으로 분석하였다.The contents of P1 and P4, Ba and Ti at four points in one crystal grain were analyzed by STEM / WDS or STEM / EELS.
네 지점의 Ba 및 Ti 함량의 평균값을 이용하여 계산한 결과, 제1 결정립은 " Ba 함량이 10 at% 미만, Ti 함량이 10 at% 미만"인 결정립으로 정의되고, 제2 결정립은 "Ba 함량이 10 at% 이상, Ti 함량이 10 at% 이상"인 결정립으로 정의된다.As a result of calculation using the average value of Ba and Ti contents at four points, the first crystal grain is defined as a crystal grain having a Ba content of less than 10 at% and a Ti content of less than 10 at% Is 10 at% or more, and the Ti content is 10 at% or more ".
표 1의 실시예 1 내지 10를 참조하면, 본 발명의 목표 특성을 달성하기 위해서 적층 세라믹 커패시터의 유전층은 제1 및 제2 결정립을 포함하고, 전체 면적에 대해 제2 결정립의 면적 비율은 4.7 % 내지 37.9 %이여야 한다.Referring to Examples 1 to 10 of Table 1, in order to achieve the target characteristic of the present invention, the dielectric layer of the multilayer ceramic capacitor includes first and second crystal grains, and the area ratio of the second crystal grains to the total area is 4.7% To 37.9%.
즉, 적층 세라믹 커패시터의 유전층의 미세구조를 관찰할 때, 단위 면적당 제2 결정립의 면적비율이 4.7 % 내지 37.9 %인 경우에 본 발명의 상온 비저항이 1E11 Ohm-cm 이상, 고온 200도 내전압 50V/㎛ 이상, TCC(150℃)±15% 미만, TCC(200℃)±22% 미만, 그리고 상온 유전율 400 이상의 모든 특성의 동시 구현이 가능하다. That is, when observing the microstructure of the dielectric layer of the multilayer ceramic capacitor, when the area ratio of the second crystal grains per unit area is 4.7% to 37.9%, the room temperature resistivity of the present invention is 1E11 Ohm-cm or more, (150 ° C) of less than ± 15%, TCC (200 ° C) of less than ± 22%, and a room temperature permittivity of 400 or more.
표 3의 실시예 11 ~ 17는 모재분말 0.9(KyNa1-y)(Nb1-zTaz)O3 - 0.1 BaTiO3 (z = 0.2): 100 mol 대비 제1 부성분 Li2CO3: 2.5 mol, 제2 부성분 MnO2: 0.5 mol, 제3 부성분 SiO2: 0.5 mol일 때, y에 따른 실시예를 나타낸 것이며, 표 4는 표 3의 실시예 11 ~ 17의 유전체 자기 조성물을 이용하여 제작한 유전층 및 니켈(Ni) 내부 전극을 포함하는 환원분위기에서 소성한 프로토 타입 적층 세라믹 커패시터의 특성을 나타낸다.In Examples 11 to 17 of Table 3, the base material powder 0.9 (K y Na 1-y ) (Nb 1-z Ta z ) O 3 - 0.1 BaTiO 3 (z = 0.2): 100 mol compared to the first subcomponent Li 2 CO 3: 2.5 mol, second subcomponent MnO 2: 0.5 mol, third subcomponent SiO 2: when 0.5 mol day, will showing an embodiment according to the y, Table 4 shows characteristics of a prototype multilayer ceramic capacitor fired in a reducing atmosphere including a dielectric layer and a nickel (Ni) internal electrode fabricated using the dielectric ceramic composition of Examples 11 to 17 of Table 3. [
제1 주성분의 K의 조성비 y의 값이 증가함에 따라 상온 유전율이 향상되는 것을 알 수 있으나, K의 조성비 y의 값이 0.7을 초과하는 경우(실시예 17)에는 상온 비저항이 1E11 Ohm-cm 미만으로 감소하고, 고온 내전압이 50 V/㎛ 미만으로 낮아지는 문제가 발생한다.It can be seen that the room temperature dielectric constant is improved as the value of the composition ratio y of K of the first main component increases. However, when the value of the composition ratio y of K exceeds 0.7 (Example 17), the room temperature resistivity is less than 1E11 Ohm-cm And the problem that the high withstand voltage is lowered to less than 50 V / m occurs.
즉, K의 조성비 y의 값이 0.7 이하인 경우(실시예 11 내지 16)에 본 발명의 상온 비저항이 1E11 Ohm-cm 이상, 고온 200도 내전압 50V/㎛ 이상, TCC(150℃)±15% 미만, TCC(200℃)±22% 미만, 그리고 상온 유전율 400 이상의 모든 특성의 동시 구현이 가능하다. That is, when the room temperature specific resistance of the present invention is 1E11 Ohm-cm or more, the high temperature 200 degree withstanding voltage of 50 V / 占 퐉 or more, TCC (150 占 폚) of 占 15% , TCC (200 ℃) less than ± 22%, and room temperature permittivity of 400 or more.
또한, 상온 유전율을 800 이상으로 향상시키기 위해 K의 조성비 y의 값은 0.1 이상일 수 있다. y의 값이 증가함에 따라 상온 유전율은 증가하다가 감소하는 경향을 보여주며, 상술한 바와 같이 y의 값이 0.7을 초과하는 경우(실시예 17)에는 상온 비저항이 1E11 Ohm-cm 미만으로 감소하고, 고온 내전압이 50 V/㎛ 미만으로 낮아지는 문제가 발생한다. 따라서 상온 유전율을 800 이상으로 향상시키고, 동시에 상온 비저항을 1E11 Ohm-cm 이상으로 유지, 고온 내전압을 50 V/㎛ 이상으로 유지시키기 위하여 y의 값은 0.1 내지 0.7을 만족할 수 있다.In order to improve the room temperature dielectric constant to 800 or more, the value of the composition ratio y of K may be 0.1 or more. As the value of y increases, the room temperature dielectric constant increases and then tends to decrease. As described above, when the value of y exceeds 0.7 (Example 17), the room temperature resistivity decreases to less than 1E11 Ohm-cm, There arises a problem that the high withstand voltage is lowered to less than 50 V / m. Accordingly, the room temperature dielectric constant can be increased to 800 or more, and the room temperature resistivity can be maintained at 1E11 Ohm-cm or more, and the value of y can be 0.1 to 0.7 in order to maintain the high temperature withstand voltage of 50 V / m or more.
이때에도, 전체 면적에 대해 제2 결정립의 면적 비율은 4.7 % 내지 37.9 % 범위에 속함을 알 수 있다.At this time, it is also understood that the area ratio of the second crystal grain to the total area falls within the range of 4.7% to 37.9%.
표 3의 실시예 18 ~ 23는 모재분말 0.9(KyNa1-y)(Nb1-zTaz)O3 - 0.1 BaTiO3 (y = 0.2): 100 mol 대비 제1 부성분 Li2CO3: 2.5 mol, 제2 부성분 MnO2: 0.5 mol, 제3 부성분 SiO2: 0.5 mol일 때, z에 따른 실시예를 나타낸 것이며, 표 4는 표 3의 실시예 18 ~ 23의 유전체 자기 조성물을 이용하여 제작한 유전층 및 니켈(Ni) 내부 전극을 포함하는 환원분위기에서 소성한 프로토 타입 적층 세라믹 커패시터의 특성을 나타낸다.Examples 18 to 23 in Table 3 show that the base material powder 0.9 (K y Na 1-y ) (Nb 1-z Ta z ) O 3 - 0.1 BaTiO 3 z is the molar ratio of the first subcomponent Li 2 CO 3 : 2.5 mol, the second subcomponent MnO 2 : 0.5 mol, and the third subcomponent SiO 2 : 0.5 mol relative to 100 moles of yttrium (y = 0.2) 4 shows characteristics of the prototype multilayer ceramic capacitor obtained by firing in a reducing atmosphere including a dielectric layer and a nickel (Ni) internal electrode fabricated using the dielectric ceramic composition of Examples 18 to 23 of Table 3. [
제1 주성분의 Ta의 조성비 z의 값이 증가함에 따라 상온 비저항이 향상되는 것을 알 수 있으나, Ta의 조성비 z의 값이 0.7을 초과하는 경우(실시예 23)에는 상온 유전율이 400 미만으로 낮아지는 문제가 발생한다.It can be seen that the room temperature resistivity improves as the composition ratio z of Ta of the first main component increases. However, when the composition ratio z of Ta exceeds 0.7 (Example 23), the room temperature dielectric constant becomes lower than 400 A problem arises.
즉, Ta의 조성비 z의 값이 0.7 이하인 경우(실시예 18 내지 22)에 본 발명의 상온 비저항이 1E11 Ohm-cm 이상, 고온 200도 내전압 50V/㎛ 이상, TCC(150℃)±15% 미만, TCC(200℃)±22% 미만, 그리고 상온 유전율 400 이상의 모든 특성의 동시 구현이 가능하다. That is, when the room temperature specific resistance of the present invention is not less than 1E11 Ohm-cm, the high temperature 200 degree withstanding voltage of 50 V / 占 퐉 or more, TCC (150 占 폚) of 占 15% , TCC (200 ℃) less than ± 22%, and room temperature permittivity of 400 or more.
이때에도, 전체 면적에 대해 제2 결정립의 면적 비율은 4.7 % 내지 37.9 % 범위에 속함을 알 수 있다.At this time, it is also understood that the area ratio of the second crystal grain to the total area falls within the range of 4.7% to 37.9%.
상술한 바와 같이, 제1 주성분의 K 와 Ta는 상보적인 관계에 있다. 따라서, 제1 주성분에 K 및 Ta를 동시에 포함하여 각 조성비를 적절히 조절하여 상온 비저항을 1E11 Ohm-cm 이상으로 유지하면서, 상온 유전율을 800 이상으로 향상시킬 수 있다.As described above, K and Ta of the first main component are in a complementary relationship. Accordingly, the room temperature dielectric constant can be improved to 800 or more while keeping the room temperature resistivity at 1E11 Ohm-cm or more by appropriately controlling each composition ratio by simultaneously including K and Ta in the first main component.
표 5의 실시예 24 ~ 30는 모재분말 0.9(KyNa1-y)(Nb1-zTaz)O3 - 0.1 BaTiO3 (y, z = 0.2): 100 mol 대비 제2 부성분 MnO2: 0.5 mol, 제3 부성분 SiO2: 0.5 mol일 때, 제1 부성분 Li2CO3의 함량에 따른 실시예를 나타낸 것이며, 표 6는 표 5의 실시예 24 ~ 30의 유전체 자기 조성물을 이용하여 제작한 유전층 및 니켈(Ni) 내부 전극을 포함하는 환원분위기에서 소성한 프로토 타입 적층 세라믹 커패시터의 특성을 나타낸다.Examples 24 to 30 of Table 5 show that the base material powder 0.9 (K y Na 1-y ) (Nb 1 -z Ta z ) O 3 - 0.1 BaTiO 3 (y, z = 0.2): 100 moles of the second subcomponent MnO 2 : 0.5 moles, and the third subcomponent SiO 2 : 0.5 moles, based on the content of the first subcomponent Li 2 CO 3 , Shows characteristics of a prototype multilayer ceramic capacitor obtained by firing in a reducing atmosphere including a dielectric layer and a nickel (Ni) internal electrode fabricated using the dielectric ceramic composition of Examples 24 to 30 of Table 5. [
제1 부성분 Li2CO3의 함량이 모재 분말 100 mol에 대하여 0.25 mol 미만인 경우(실시예 24)에는 소결 밀도가 낮아 상온 비저항 및 고온 내전압이 매우 낮은 문제가 발생하며, 제1 부성분 Li2CO3의 함량이 모재 분말 100 mol에 대하여 5.0 mol을 초과하는 경우(실시예 30)에는 고온 내전압 50 V/㎛미만으로 낮아지는 문제가 발생한다.When the content of the first subcomponent Li 2 CO 3 is less than 0.25 mol based on 100 mol of the base material powder (Example 24), the sintered density is low and the room temperature resistivity and high-temperature withstand voltage are very low, and the first subcomponent Li 2 CO 3 Is lower than the high-temperature withstand voltage of 50 V / 占 퐉 in case that the content exceeds 5.0 mol (Example 30) with respect to 100 mol of the base material powder.
즉, 제1 부성분 Li2CO3의 함량이 모재 분말 100 mol에 대하여 0.25 mol 내지 5.0 mol 범위에 속하는 경우(실시예 25 내지 29)에 본 발명의 상온 비저항이 1E11 Ohm-cm 이상, 고온 200도 내전압 50V/㎛ 이상, TCC(150℃)±15% 미만, TCC(200℃)±22% 미만, 그리고 상온 유전율 400 이상의 모든 특성의 동시 구현이 가능하다. That is, in the case where the content of the first subcomponent Li 2 CO 3 is in the range of 0.25 mol to 5.0 mol relative to 100 mol of the base material powder (Examples 25 to 29), the room temperature resistivity of the present invention is 1E11 Ohm-cm or more, It is possible to realize all characteristics simultaneously with the withstand voltage 50V / ㎛ or more, TCC (150 ℃) ± 15%, TCC (200 ℃) ± 22%, and room temperature permittivity 400 or more.
이때에도, 전체 면적에 대해 제2 결정립의 면적 비율은 4.7 % 내지 37.9 % 범위에 속함을 알 수 있다.At this time, it is also understood that the area ratio of the second crystal grain to the total area falls within the range of 4.7% to 37.9%.
표 5의 실시예 31 ~ 37는 모재분말 0.9(KyNa1-y)(Nb1-zTaz)O3 - 0.1 BaTiO3 (y, z = 0.2): 100 mol 대비 제1 부성분 Li2CO3: 2.5 mol, 제3 부성분 SiO2: 0.5 mol일 때, 제2 부성분 MnO2의 함량에 따른 실시예를 나타낸 것이며, 표 6는 표 5의 실시예 31 ~ 37의 유전체 자기 조성물을 이용하여 제작한 유전층 및 니켈(Ni) 내부 전극을 포함하는 환원분위기에서 소성한 프로토 타입 적층 세라믹 커패시터의 특성을 나타낸다.Examples 31 to 37 in Table 5 show that the base material powder 0.9 (K y Na 1-y ) (Nb 1 -z Ta z ) O 3 - 0.1 BaTiO 3 (y, z = 0.2): 100 moles of the first subcomponent Li 2 CO 3 : 2.5 moles, and the third subcomponent SiO 2 : 0.5 moles, according to the content of the second sub ingredient MnO 2 , Shows the characteristics of a prototype multilayer ceramic capacitor obtained by firing in a reducing atmosphere including a dielectric layer and a nickel (Ni) internal electrode fabricated using the dielectric ceramic composition of Examples 31 to 37 of Table 5. [
제2 부성분 MnO2의 함량이 모재 분말 100 mol에 대하여 0.1 mol 미만인 경우(실시예 31)에는 상온 비저항 및 고온 내전압이 매우 낮은 문제가 발생하며, 제2 부성분 MnO2의 함량이 모재 분말 100 mol에 대하여 5.0 mol 수준으로 과량인 경우(실시예 37)에도 상온 비저항 및 고온 내전압이 낮아지는 문제가 있다.When the content of the second sub ingredient MnO 2 is less than 0.1 mol (Example 31) relative to 100 mol of the base material powder, the room temperature resistivity and the high temperature withstand voltage are extremely low. When the content of the second sub ingredient MnO 2 is less than 100 mol (Example 37), there is a problem that the specific resistance at room temperature and the withstand voltage at high temperature are lowered.
즉, 제2 부성분 MnO2의 함량이 모재 분말 100 mol에 대하여 0.1 mol 내지 3.0 mol 범위에 속하는 경우(실시예 32 내지 36)에 본 발명의 상온 비저항이 1E11 Ohm-cm 이상, 고온 200도 내전압 50V/㎛ 이상, TCC(150℃)±15% 미만, TCC(200℃)±22% 미만, 그리고 상온 유전율 400 이상의 모든 특성의 동시 구현이 가능하다. That is, in the case where the content of the second sub ingredient MnO 2 is in the range of 0.1 mol to 3.0 mol with respect to 100 mol of the base material powder (Examples 32 to 36), the room temperature specific resistance is 1E11 Ohm-cm or more, / ㎛, TCC (150 ℃) less than ± 15%, TCC (200 ℃) less than ± 22%, and room temperature permittivity of 400 or more.
이때에도, 전체 면적에 대해 제2 결정립의 면적 비율은 4.7 % 내지 37.9 % 범위에 속함을 알 수 있다.At this time, it is also understood that the area ratio of the second crystal grain to the total area falls within the range of 4.7% to 37.9%.
표 5의 실시예 38 ~ 44는 모재분말 0.9(KyNa1-y)(Nb1-zTaz)O3 - 0.1 BaTiO3 (y, z = 0.2): 100 mol 대비 제1 부성분 Li2CO3: 2.5 mol, 제2 부성분 MnO2: 0.5 mol 일 때, 제3 부성분 SiO2의 함량에 따른 실시예를 나타낸 것이며, 표 6는 표 5의 실시예 38 ~ 44의 유전체 자기 조성물을 이용하여 제작한 유전층 및 니켈(Ni) 내부 전극을 포함하는 환원분위기에서 소성한 프로토 타입 적층 세라믹 커패시터의 특성을 나타낸다.Examples 38 to 44 of Table 5 show that the base material powder 0.9 (K y Na 1-y ) (Nb 1 -z Ta z ) O 3 - 0.1 BaTiO 3 (y, z = 0.2): 100 mol compared to the first subcomponent Li 2 CO 3: 2.5 mol, second subcomponent MnO 2: 0.5 mol one time, the will showing an embodiment according to the content of the third subcomponent SiO 2, Table 6 Shows the characteristics of a prototype multilayer ceramic capacitor obtained by firing in a reducing atmosphere including a dielectric layer and a nickel (Ni) internal electrode fabricated using the dielectric ceramic composition of Examples 38 to 44 of Table 5. [
제3 부성분 SiO2의 함량이 모재 분말 100 mol에 대하여 0.1 mol 미만인 경우(실시예38)에는 소결 밀도가 낮아 상온 비저항 및 고온 내전압이 낮은 문제가 발생하며, 제3 부성분 SiO2의 함량이 모재 분말 100 mol에 대하여 7 mol 수준으로 과량인 경우(실시예 44)에도 2차상 등의 생성으로 인해 고온 내전압이 낮아지는 문제가 있다.When the content of the third subcomponent SiO 2 is less than 0.1 mol with respect to 100 mol of the base material powder (Example 38), the sintered density is low and the room temperature resistivity and the high withstand voltage are low. The content of the third subcomponent SiO 2 (Example 44), there is a problem that the high withstand voltage is lowered due to the generation of the secondary phase and the like.
즉, 제3 부성분 SiO2의 함량이 모재 분말 100 mol에 대하여 0.1 mol 내지 5.0 mol인 경우(실시예 39 내지 43)에 본 발명의 상온 비저항이 1E11 Ohm-cm 이상, 고온 200도 내전압 50V/㎛ 이상, TCC(150℃)±15% 미만, TCC(200℃)±22% 미만, 그리고 상온 유전율 400 이상의 모든 특성의 동시 구현이 가능하다. That is, in the case where the content of the third subcomponent SiO 2 is 0.1 mol to 5.0 mol with respect to 100 mol of the base material powder (Examples 39 to 43), the room temperature specific resistance is 1E11 Ohm-cm or more, the high temperature 200 degree withstand voltage is 50V / , TCC (150 ℃) of less than ± 15%, TCC (200 ℃) of less than ± 22%, and room temperature permittivity of 400 or more.
이때에도, 전체 면적에 대해 제2 결정립의 면적 비율은 4.7 % 내지 37.9 % 범위에 속함을 알 수 있다.At this time, it is also understood that the area ratio of the second crystal grain to the total area falls within the range of 4.7% to 37.9%.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정된다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이며, 이 또한 첨부된 청구범위에 기재된 기술적 사상에 속한다 할 것이다.The present invention is not limited by the above-described embodiments and the accompanying drawings, but is defined by the appended claims. It will be apparent to those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined in the appended claims, As will be described below.
100: 적층 세라믹 커패시터 110: 세라믹 바디
111: 유전체층 121, 122: 제1 및 제2 내부전극
131, 132: 제1 및 제2 외부전극 100: Multilayer Ceramic Capacitor 110: Ceramic Body
111:
131, 132: first and second outer electrodes
Claims (9)
상기 제1 주성분은 (KyNa1 -y)(Nb1 - zTaz)O3 이고, 상기 제2 주성분은 BaTiO3이며,
상기 모재 분말이 (1-x) (KyNa1 -y)(Nb1 - zTaz)O3 - x BaTiO3 일 때,
상기 x는 0.05 ≤ x ≤ 0.4이며,
상기 y는 0 ≤ y ≤ 0.7이고,
상기 z는 0 ≤ z ≤ 0.7인 유전체 자기 조성물.A base material powder including a first main component and a second main component, and a subcomponent,
The first principal component (K y Na 1 -y) - and the (Nb 1 z Ta z) O 3, the second main component is BaTiO 3,
The base metal powder is (1-x) (K y Na 1 -y) (Nb 1 - z Ta z) O 3 - x BaTiO 3 when,
X is 0.05? X? 0.4,
Y is 0? Y? 0.7,
Z is 0? Z? 0.7.
상기 y는 0.1 ≤ y ≤ 0.7 인 유전체 자기 조성물.The method according to claim 1,
And y is 0.1? Y? 0.7.
상기 부성분은 제1 부성분을 포함하고,
상기 제1 부성분이 포함되는 경우에 상기 제1 부성분은 Li를 포함하는 산화물 또는 탄산염에서 선택되는 어느 하나 이상을 포함하고,
상기 제1 부성분의 함량은 모재 분말 100 mol에 대해 Li 원소의 함량이 0.5 mol 내지 10.0 mol인 유전체 자기 조성물.The method according to claim 1,
Wherein the subcomponent includes a first subcomponent,
In the case where the first subcomponent is included, the first subcomponent includes at least one selected from oxides or carbonates including Li,
Wherein the content of the first subcomponent is 0.5 mol to 10.0 mol in the content of Li element with respect to 100 mol of the base material powder.
상기 부성분은 제2 부성분을 포함하고,
상기 제2 부성분은 Mn, V, Cr, Fe, Ni, Co, Cu 및 Zn의 원자가 가변 억셉터(Variable Valence Acceptor) 원소의 산화물 혹은 탄산염으로 이루어진 군에서 선택되는 하나 이상을 포함하고,
상기 제2 부성분의 함량은 상기 제2 부성분에 포함되는 원자가 가변 억셉터 원소의 함량이 모재 분말 100 mol에 대하여 0.1 mol 내지 3.0 mol인 유전체 자기 조성물.The method according to claim 1,
Wherein the subcomponent includes a second subcomponent,
Wherein the second subcomponent includes at least one selected from the group consisting of oxides or carbonates of elements of variable valence acceptors of Mn, V, Cr, Fe, Ni, Co, Cu and Zn,
Wherein the content of the second subcomponent is 0.1 mol to 3.0 mol with respect to 100 mol of the base material powder, wherein the content of the variable acceptor element contained in the second subcomponent is 0.1 mol to 3.0 mol.
상기 부성분은 제3 부성분을 포함하고,
Si 원소의 산화물, Si 원소의 탄산염 및 Si 원소를 포함하는 글라스로 이루어진 군에서 선택되는 하나 이상을 포함하고,
상기 제3 부성분의 함량은 모재 분말 100 mol에 대해 Si 원소의 함량이 0.1 mol 내지 5.0 mol인 유전체 자기 조성물.The method according to claim 1,
Wherein the subcomponent includes a third subcomponent,
An oxide of Si element, a carbonate of Si element, and a glass containing Si element,
Wherein the content of the third subcomponent is 0.1 mol to 5.0 mol of the Si element with respect to 100 mol of the base material powder.
상기 세라믹 바디의 외측에 배치되며, 상기 내부 전극과 접속하는 외부 전극;을 포함하고,
상기 유전층은 상기 유전층은 제1 결정립 및 제2 결정립을 포함하고,
상기 제1 결정립은 Ba 함량이 10 at% 미만, Ti 함량이 10 at% 미만인 결정립이고, 상기 제2 결정립은 Ba 함량이 10 at% 이상, Ti 함량이 10 at% 이상인 결정립일 때,
전체 면적에 대해 상기 제2 결정립의 면적 비율은 4.7 % 내지 37.9 %인 적층 세라믹 커패시터.A ceramic body including a dielectric layer and an internal electrode; And
And an external electrode disposed outside the ceramic body and connected to the internal electrode,
Wherein the dielectric layer comprises a first crystal grain and a second crystal grain,
Wherein the first crystal grain is a crystal grain having a Ba content of less than 10 at% and a Ti content of less than 10 at%, and the second crystal grain is a crystal grain having a Ba content of 10 at% or more and a Ti content of 10 at%
And the area ratio of the second crystal grain to the total area is 4.7% to 37.9%.
상기 유전층은 제1 주성분과 제2 주성분을 포함하는 모재 분말과 부성분을 포함하고,
상기 제1 주성분은 (KyNa1 -y)(Nb1 - zTaz)O3 이고, 상기 제2 주성분은 BaTiO3이며,
상기 모재 분말이 (1-x) (KyNa1 -y)(Nb1 - zTaz)O3 - x BaTiO3 일 때,
상기 x는 0.05 ≤ x ≤ 0.4 이며,
상기 y는 0 ≤ y ≤ 0.7 이고,
상기 z는 0 ≤ z ≤ 0.7 인 적층 세라믹 커패시터.The method according to claim 6,
Wherein the dielectric layer includes a base material powder and a subcomponent including a first main component and a second main component,
The first principal component (K y Na 1 -y) - and the (Nb 1 z Ta z) O 3, the second main component is BaTiO 3,
The base metal powder is (1-x) (K y Na 1 -y) (Nb 1 - z Ta z) O 3 - x BaTiO 3 when,
X is 0.05? X? 0.4,
Y is 0? Y? 0.7,
And z is 0? Z? 0.7.
상기 내부 전극은 니켈(Ni)을 포함하는 적층 세라믹 커패시터.The method according to claim 6,
Wherein the internal electrode comprises nickel (Ni).
상온 비저항이 1E11 Ohm-cm 이상;
고온 200도 내전압 50V/㎛ 이상;
TCC(150℃)±15% 미만;
TCC(200℃)±22% 미만; 및
상온 유전율 400 이상;을 만족하는 적층 세라믹 커패시터.The method according to claim 6,
Room temperature resistivity is more than 1E11 Ohm-cm;
High-temperature 200-degree withstanding voltage of 50 V / 탆 or more;
TCC (150 ° C) less than ± 15%;
TCC (200 ° C) less than ± 22%; And
A dielectric constant of 400 or more at room temperature.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150188426A KR102184672B1 (en) | 2015-12-29 | 2015-12-29 | Dielectric ceramic composition and multilayer ceramic capacitor including the same |
| JP2016075927A JP6904505B2 (en) | 2015-12-29 | 2016-04-05 | Dielectric porcelain composition and multilayer ceramic capacitors containing it |
| KR1020200158891A KR102295110B1 (en) | 2015-12-29 | 2020-11-24 | Dielectric ceramic composition and multilayer ceramic capacitor including the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150188426A KR102184672B1 (en) | 2015-12-29 | 2015-12-29 | Dielectric ceramic composition and multilayer ceramic capacitor including the same |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020200158891A Division KR102295110B1 (en) | 2015-12-29 | 2020-11-24 | Dielectric ceramic composition and multilayer ceramic capacitor including the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20170078171A true KR20170078171A (en) | 2017-07-07 |
| KR102184672B1 KR102184672B1 (en) | 2020-11-30 |
Family
ID=59271694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150188426A KR102184672B1 (en) | 2015-12-29 | 2015-12-29 | Dielectric ceramic composition and multilayer ceramic capacitor including the same |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP6904505B2 (en) |
| KR (1) | KR102184672B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200110946A (en) * | 2019-03-18 | 2020-09-28 | 한국과학기술원 | Method for preparing dielectric having low dielectric loss and dielectric prepared thereby |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7087816B2 (en) * | 2018-08-20 | 2022-06-21 | Tdk株式会社 | Dielectric compositions and electronic components |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1154710A (en) * | 1997-08-07 | 1999-02-26 | Sony Corp | Dielectric thin film and manufacture thereof, and capacitor using the same |
| JP2009025614A (en) | 2007-07-20 | 2009-02-05 | Kyocera Mita Corp | Image forming apparatus |
| JP2011195359A (en) * | 2010-03-18 | 2011-10-06 | Tdk Corp | Dielectric ceramic composition |
| JP2013028478A (en) * | 2011-07-27 | 2013-02-07 | Tdk Corp | Dielectric ceramic composition and electronic component |
| JP2013126936A (en) * | 2011-11-15 | 2013-06-27 | Tdk Corp | Dielectric porcelain composition, and ceramic electronic part using the same |
| KR20140125000A (en) * | 2013-04-17 | 2014-10-28 | 삼성전기주식회사 | Dielectric composition, multilayer ceramic capacitor using the same, and method for preparing multilayer ceramic capacitor |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3259677B2 (en) * | 1998-02-18 | 2002-02-25 | 株式会社村田製作所 | Piezoelectric ceramic composition |
| JP3531803B2 (en) * | 1999-02-24 | 2004-05-31 | 株式会社豊田中央研究所 | Alkali metal containing niobium oxide based piezoelectric material composition |
| JP5515979B2 (en) * | 2010-03-31 | 2014-06-11 | 株式会社村田製作所 | Dielectric ceramic and multilayer ceramic capacitors |
| JP5831079B2 (en) * | 2011-09-16 | 2015-12-09 | Tdk株式会社 | Dielectric porcelain composition and electronic component |
-
2015
- 2015-12-29 KR KR1020150188426A patent/KR102184672B1/en active IP Right Grant
-
2016
- 2016-04-05 JP JP2016075927A patent/JP6904505B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1154710A (en) * | 1997-08-07 | 1999-02-26 | Sony Corp | Dielectric thin film and manufacture thereof, and capacitor using the same |
| JP2009025614A (en) | 2007-07-20 | 2009-02-05 | Kyocera Mita Corp | Image forming apparatus |
| JP2011195359A (en) * | 2010-03-18 | 2011-10-06 | Tdk Corp | Dielectric ceramic composition |
| JP2013028478A (en) * | 2011-07-27 | 2013-02-07 | Tdk Corp | Dielectric ceramic composition and electronic component |
| JP2013126936A (en) * | 2011-11-15 | 2013-06-27 | Tdk Corp | Dielectric porcelain composition, and ceramic electronic part using the same |
| KR20140125000A (en) * | 2013-04-17 | 2014-10-28 | 삼성전기주식회사 | Dielectric composition, multilayer ceramic capacitor using the same, and method for preparing multilayer ceramic capacitor |
Non-Patent Citations (4)
| Title |
|---|
| APPLIED PHYSICS LETTERS 89 (2006) 062906-1 - 062906-3 * |
| Hwi-Yeol Park, et. al., ‘Low-Temperature Sintering and Piezoelectric Properties of CuO-Added 0.95(Na0.5K0.5)NbO3-0.05BaTiO3 Ceramics’, J. Am. Ceram. Soc., 90[12] 4066-4069 (2007) 1부.* * |
| JAPANESE SOCIETY OF APPLIED PHYSICS 43 (2004) 6662-6666 * |
| JOURNAL OF THE AMERICAN CERAMIC SOCIETY 89 (2006) 2828-2832 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200110946A (en) * | 2019-03-18 | 2020-09-28 | 한국과학기술원 | Method for preparing dielectric having low dielectric loss and dielectric prepared thereby |
| CN111718193A (en) * | 2019-03-18 | 2020-09-29 | 韩国科学技术院 | Method for producing dielectric with low dielectric loss and dielectric produced thereby |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102184672B1 (en) | 2020-11-30 |
| JP2017119609A (en) | 2017-07-06 |
| JP6904505B2 (en) | 2021-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7338825B2 (en) | Dielectric porcelain composition, multi-layer ceramic capacitor containing the same, and method for manufacturing multi-layer ceramic capacitor | |
| CN106915959B (en) | Dielectric ceramic composition, dielectric material and multilayer ceramic capacitor comprising the same | |
| US9036331B2 (en) | Dielectric composition and ceramic electronic component including the same | |
| KR101751177B1 (en) | Dielectric composition and multi-layered ceramic capacitor | |
| US11845698B2 (en) | Multilayer ceramic capacitor | |
| JP7060213B2 (en) | Dielectric porcelain composition and multilayer ceramic capacitors containing it | |
| US20130083450A1 (en) | Dielectric composition and ceramic electronic component including the same | |
| KR101853191B1 (en) | Dielectric ceramic composition, multilayer ceramic capacitor including the dielectric ceramic composition, and method for fabricating the multilayer ceramic capacitor | |
| KR20160069264A (en) | Dielectric ceramic composition and multilayer ceramic capacitor comprising the same | |
| KR20160069266A (en) | Dielectric ceramic composition and multilayer ceramic capacitor comprising the same | |
| KR20160034763A (en) | Dielectric ceramic composition and multilayer ceramic capacitor comprising the same | |
| KR101983171B1 (en) | Dielectric ceramic composition and multilayer ceramic capacitor comprising the same | |
| KR102551214B1 (en) | Dielectric ceramic composition and multilayer ceramic capacitor comprising the same | |
| JP6870803B2 (en) | Dielectric porcelain composition and multilayer ceramic capacitors containing it | |
| US9233878B2 (en) | Dielectric ceramic composition and multilayer ceramic capacitor containing the same | |
| KR102089701B1 (en) | Dielectric ceramic composition and multilayer ceramic capacitor comprising the same | |
| KR102184672B1 (en) | Dielectric ceramic composition and multilayer ceramic capacitor including the same | |
| KR102149788B1 (en) | Dielectric ceramic composition, dielectric material and multilayer ceramic capacitor comprising the same | |
| KR102295110B1 (en) | Dielectric ceramic composition and multilayer ceramic capacitor including the same | |
| JP6841480B2 (en) | Dielectric composition and laminated electronic components containing it | |
| KR102109638B1 (en) | Dielectric Composition and Ceramic Electronic Component Comprising the Same | |
| KR20170017285A (en) | Dielectric ceramic composition and multilayer ceramic capacitor comprising the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant |