KR20170077330A

KR20170077330A - GaN FET를 이용한 펄스드 레이더용 200W급 전력증폭기

Info

Publication number: KR20170077330A
Application number: KR1020150187099A
Authority: KR
Inventors: 유찬세
Original assignee: 전자부품연구원
Priority date: 2015-12-28
Filing date: 2015-12-28
Publication date: 2017-07-06
Also published as: KR102225751B1

Abstract

GaN FET를 이용한 펄스드 레이더용 200W급 전력증폭기가 제공된다. 본 발명의 실시예에 따른 전력증폭기는, 입력 신호를 분기하는 분배회로, GaN FET들을 이용하여 분기된 입력 신호들을 증폭하는 증폭회로 및 증폭회로에서 증폭된 입력 신호들을 결합하는 결합회로를 포함한다. 이에 의해, 높은 주파수, 높은 출력, 고효율 확보 등이 용이한 GaN 반도체 소자를 적용하여 증폭기 효율을 향상시킬 수 있다.

Description

GaN FET를 이용한 펄스드 레이더용 200W급 전력증폭기{200W Power amplifier using GaN FET for pulsed radar application}

본 발명은 전력증폭기에 관한 것으로, 더욱 상세하게는 펄스드 레이더용 전력증폭기에 관한 것이다.

도 1에는 종래 기술에 의한 펄스드 레이더용 전력증폭기의 형상이 나타나 있다. 이 증폭기는 반도체 소자로 LDMOS(Lateral Double DIffused MOS) 반도체 소자(10)를 적용하고 있다.

LDMOS(10)는 실리콘 반도체 계열의 소자로서 높은 주파수, 높은 출력, 특히 고효율 구현에의 한계점을 지니고 있다.

또한, 입력단에 필요한 분리 회로는 가장 널리 사용되는 Wilkinson 분리기(20)를 적용하였고 출력단에도 역시 Wilkinson 결합기(30)를 적용하였다.

Wilkinson 회로의 경우 분리 회로 가운데 isolation 특성 확보를 위한 저항(40)이 포함되게 되는데, 높은 출력을 구현해야 하는 출력단에 이 회로를 적용할 경우 저항(40)이 인가되는 출력을 견디지 못해 burn-out 되는 문제점들이 발생하게 되어 안정적인 특성 및 신뢰성 확보가 어려운 단점을 지니고 있다. 이를 막기 위해, 높은 출력에 견딜 수 있는 고가의 저항이 필요하다.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은, 높은 주파수, 높은 출력, 고효율 확보 등에 의한 성능과 신뢰성을 향상시킨 펄스드 레이더용 전력증폭기를 제공함에 있다.

상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른, 전력증폭기는, 입력 신호를 분기하는 분배회로; GaN FET들을 이용하여, 분기된 입력 신호들을 증폭하는 증폭회로; 및 상기 증폭회로에서 증폭된 입력 신호들을 결합하는 결합회로;를 포함한다.

그리고, 상기 증폭회로는, 상기 GaN FET들 및 상기 GaN FET들을 위한 임피던스 정합회로들이 메탈 패키지에 집적화될 수 있다.

또한, 상기 임피던스 정합회로들은, 세라믹 기판을 이용하여 제작된 회로들일 수 있다.

그리고, 상기 증폭회로에서, 상기 GaN FET들 중 하나에 연결되는 입력 단자 및 출력 단자는, 상기 GaN FET들 중 다른 하나에 연결되는 입력 단자 및 출력 단자와 구분되어 있을 수 있다.

또한, 상기 결합회로는, Gysel 결합기이다.

한편, 본 발명의 다른 실시예에 따른, 전력증폭방법은, 입력 신호를 분기하는 단계; GaN FET들을 이용하여, 분기된 입력 신호들을 증폭하는 단계; 및 상기 증폭단계에서 증폭된 입력 신호들을 결합하는 단계;를 포함한다.

이상 설명한 바와 같이, 본 발명의 실시예들에 따르면, LDMOS 대신 높은 주파수, 높은 출력, 고효율 확보 등이 용이한 GaN 반도체 소자를 적용하여 증폭기 효율을 향상시킬 수 있다.

또한, 본 발명의 실시예들에 따르면, GaN FET baredie를 하나의 메탈 패키지에 집적화함으로 제품 원가를 절감시킬 수 있으며, 메탈 패키지 내부에 임피던스 정합 회로를 집적화함으로써 외부 임피던스 정합이 용이해진다.

아울러, 본 발명의 일 실시예에 따르면, 출력단을 Gysel 결합회로로 구현하여 저비용으로 고출력에 대한 안전성을 확보할 수 있게 된다.

도 1은 종래기술에 의한 펄스드 레이더용 전력증폭기,
도 2는 본 발명의 일 실시예에 따른 펄스드 레이더용 전력증폭기의 회로 구성도,
도 3은, 도 2에 도시된 펄스드 레이더용 전력증폭기에 적용된 증폭회로의 실제작물을 촬영한 사진,
도 4 및 도 5는, 증폭기 출력단에 적용된 Gysel combiner,
도 6은 본 발명의 일 실시예에 따른 펄스드 레이더용 전력증폭기의 실제작물을 촬영한 사진, 그리고,
도 7은 본 발명의 일 실시예에 따른 펄스드 레이더용 전력증폭기의 실제작물과 기존 전력증폭기의 특성 비교이다.

이하에서는 도면을 참조하여 본 발명을 보다 상세하게 설명한다.

본 발명의 실시예에서는, 높은 주파수, 높은 출력, 고효율 확보 등에 의한 성능을 향상시킴과 더불어 고출력에 대한 신뢰성을 향상시킨 펄스드 레이더용 200W급 고출력 전력증폭기를 제시한다.

도 2는 본 발명의 일 실시예에 따른 펄스드 레이더용 200W급 전력증폭기의 회로 구성도이다. 본 발명의 실시예에 따른 전력증폭기는, 도 2에 도시된 바와 같이, 입력 분배회로(110), 증폭회로(120) 및 출력 결합회로(130)를 포함한다.

입력 분배회로(110)는 입력 신호를 분기하여 증폭회로(120)로 인가하는 회로이다. 입력 분배회로(110)는 큰 출력이 형성되지 않기 때문에 Wilkinson 분배기를 적용할 수 있다.

한편, Wilkinson 분배기는 입력 분배회로(110)의 구현 예로 언급한 것에 불과하다. 그 밖의 다른 분배기로 입력 분배회로(110)를 구현하는 것도 가능함은 물론이다.

증폭회로(120)는 2개의 GaN FET(122, 123)와 2개의 임피던스 정합회로(121, 124)를 포함한다.

GaN FET(122, 123)는 반도체 증폭기의 일종으로, 종래기술에서 사용한 LDMOS(10)의 단점들을 개선하기 위함이다. 입력 임피던스 정합회로(121)와 출력 임피던스 정합회로(124)는 반도체 증폭기(122, 123)의 최적 특성을 도출하기 위한 것이다.

출력 결합회로(130)는 증폭회로(120)에 의해 증폭된 출력을 결합하여 최종 출력을 생성한다. 큰 출력에 견딜 수 있도록, 출력 결합회로(130)는 Gysel 결합기 회로로 구현한다.

도 3은, 도 2에 도시된 펄스드 레이더용 전력증폭기에 적용된 증폭회로(120)의 실제작물을 촬영한 사진이다.

도 3에 따르면, GaN FET(122, 123)가 baredie로 하나의 메탈 패키지(125)에 집적화되어 있고, 입력 단자(126)와 출력 단자(127)가 GaN FET(122, 123) 마다 분리되어 형성되었음을 확인할 수 있다.

입력 단자(126)와 출력 단자(127)가 분리 형성되어 있는 관계로, 하나의 단자로 출력 파워가 결합되어 패키지 온도가 고온으로 상승하는 등의 문제를 방지할 수 있다.

또한, GaN FET(122, 123)의 매우 낮은 입력 임피던스를 높여 외부에서 입력 입피던스 정합이 용이하도록 하는 입력 임피던스 정합회로(121)를 세라믹 기판을 이용한 캐패시터로 구현하여 집적화하였다.

도 4와 도 5에는 증폭회로(120)의 출력단에 연결되는 출력 결합회로(130)의 회로도와 레이아웃을 제시하였다. 도 4와 도 5에 제시된 바와 같이, 출력 결합회로(130)는 Gysel 결합기로 구현하는데, 종래 기술과 같이 isolation 확보를 위한 저항이 없어, 고출력을 견딜 수 있다.

도 6은 본 발명의 일 실시예에 따라 구현한 펄스드 레이더용 200W급 전력증폭기의 실제작물을 촬영한 사진이다.

앞서 설명한 바와 같이, 펄스드 레이더용 200W급 전력증폭기의 실제작물에서, 입력 분배회로(110)는 Wilkinson 분배기로 구현되어 있고, 증폭회로(120)에는 2개의 GaN FET와 세라믹 기판의 내부 정합회로들이 집적화 되어 있으며, 출력 결합회로(130)는 큰 출력 특성에 적합한 Gysel 결합기로 구현되어 있다.

도 7은 본 발명의 일 실시예에 따른 펄스드 레이더용 전력증폭기의 실제작물과 기존 전력증폭기의 특성을 비교하여 나타낸 도면이다.

도 7에 나타난 바와 같이, 본 발명의 일 실시예에 따른 펄스드 레이더용 전력증폭기의 실제작물은, 동작 주파수 대역이 2.7~3.1 ㎓이고, 출력은 목표 주파수 대역에서 200W를 상회 하는 값을 보였다.

또한, 본 발명의 일 실시예에 따른 펄스드 레이더용 전력증폭기의 실제작물은, 도 7에 나타난 바와 같이, 효율이 60 %로 나타났다. 종래기술에 의한 전력증폭기의 효율이 35 %임을 감안한다면, 본 발명의 일 실시예에 따른 펄스드 레이더용 전력증폭기의 효율 개선은 매우 우수함을 보여준다.

지금까지, 펄스드 레이더용 전력증폭기에 대해 바람직한 실시예를 들어 상세히 설명하였다.

본 발명의 일 실시예에 따른 펄스드 레이더용 전력증폭기는, LDMOS 대신 높은 주파수, 높은 출력, 고효율 확보 등에 용이한 GaN 반도체 소자를 적용하여 증폭기 효율을 향상시켰다.

또한, 본 발명의 일 실시예에 따른 펄스드 레이더용 전력증폭기는, GaN FET baredie를 하나의 메탈 패키지에 집적화함으로 제품 원가를 절감시켰으며, 메탈 패키지 내부에 임피던스 정합 회로를 집적화함으로써 외부 임피던스 정합이 용이하도록 하였다.

아울러, 본 발명의 일 실시예에 따른 펄스드 레이더용 전력증폭기는, 출력단을 Gysel 결합회로로 구현하여 고출력 회로 대응이 용이하도록 하였다.

본 발명의 일 실시예에서 제시한 용도와 용량은 실제 구현의 예를 들어 설명하기 위한 예시들이다. 즉, 펄스드 레이더 이외의 다른 소자에 사용하는 전력증폭기에도 본 발명의 기술적 사상이 적용될 수 있다.

나아가, 200W급 이외의 다른 용량의 전력증폭기에 대해서도 본 발명의 기술적 사상이 적용될 수 있음은 물론이다.

또한, 이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.

110 : 입력 분배회로
120 : 증폭회로
130 : 출력 결합회로
121 : 입력 임피던스 정합회로
122, 123 : GaN FET
124 : 출력 임피던스 정합회로

Claims

입력 신호를 분기하는 분배회로;
GaN FET들을 이용하여, 분기된 입력 신호들을 증폭하는 증폭회로; 및
상기 증폭회로에서 증폭된 입력 신호들을 결합하는 결합회로;를 포함하는 것을 특징으로 하는 전력증폭기.
청구항 1에 있어서,
상기 증폭회로는,
상기 GaN FET들 및 상기 GaN FET들을 위한 임피던스 정합회로들이 메탈 패키지에 집적화되어 있는 것을 특징으로 하는 전력증폭기.
청구항 2에 있어서,
상기 임피던스 정합회로들은,
세라믹 기판을 이용하여 제작된 회로들인 것을 특징으로 하는 전력증폭기.
청구항 2에 있어서,
상기 증폭회로에서,
상기 GaN FET들 중 하나에 연결되는 입력 단자 및 출력 단자는,
상기 GaN FET들 중 다른 하나에 연결되는 입력 단자 및 출력 단자와 구분되어 있는 것을 특징으로 하는 전력증폭기.
청구항 1에 있어서,
상기 결합회로는,
Gysel 결합기인 것을 특징으로 하는 전력증폭기.
입력 신호를 분기하는 단계;
GaN FET들을 이용하여, 분기된 입력 신호들을 증폭하는 단계; 및
상기 증폭단계에서 증폭된 입력 신호들을 결합하는 단계;를 포함하는 것을 특징으로 하는 전력증폭방법.