KR20170073040A - 센서 어레이 패키지 및 그 제조 방법 - Google Patents

센서 어레이 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR20170073040A
KR20170073040A KR1020150181414A KR20150181414A KR20170073040A KR 20170073040 A KR20170073040 A KR 20170073040A KR 1020150181414 A KR1020150181414 A KR 1020150181414A KR 20150181414 A KR20150181414 A KR 20150181414A KR 20170073040 A KR20170073040 A KR 20170073040A
Authority
KR
South Korea
Prior art keywords
block molding
sensor
sensor chip
mounting
base substrate
Prior art date
Application number
KR1020150181414A
Other languages
English (en)
Inventor
이수길
정지성
심현섭
송용환
허재석
Original Assignee
(주)파트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)파트론 filed Critical (주)파트론
Priority to KR1020150181414A priority Critical patent/KR20170073040A/ko
Publication of KR20170073040A publication Critical patent/KR20170073040A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

센서 어레이 패키지가 개시된다. 본 발명의 센서 어레이 패키지는 복수의 실장 영역이 형성된 베이스 기판, 상기 복수의 실장 영역의 상면에 서로 이격되고, 일 방향으로 배열된 상태로 각각 결합된 복수의 센서 칩 및 상기 복수의 센서 칩을 연속적으로 덮는 블록 몰딩부를 포함하고, 상기 블록 몰딩부는 상면에 소정의 폭으로 상기 일 방향으로 연장되어 형성되고, 인접한 다른 부분보다 표면이 낮도록 단차지게 형성되는 단차부를 포함한다.

Description

센서 어레이 패키지 및 그 제조 방법{SENSOR ARRAY PACKAGE AND MANUFACTURING METHOD THEREOF}
본 발명은 선세 어레이 패키지 및 그 제조 방법에 관한 것으로, 센서 칩이 베이스 기판에 어레이 형태로 배열된 패키지 및 그 제조 방법에 관한 것이다.
스마트폰, 태블릿 컴퓨터, 스마트 워치 등 최근의 전자 장치는 다양한 센서를 구비하고 있다. 예를 들어, 최근의 이러한 전자 장치에는 사용자의 지문의 패턴을 인식할 수 있는 지문인식 센서나 사용자의 심박수를 측정할 수 있는 심박 센서가 탑재되어 있다.
센서 패키지의 일부분은 전자 장치 외부로 노출되게 된다. 센서 패키지는 그 자체의 특성상 외부의 환경이나 대상을 측정하기 위한 노출 부분을 가진다. 예를 들어, 지문인식센서 패키지는 인식하려는 지문의 접촉면이 외부로 노출되고, 심박센서 패키지는 심박 측정을 위한 발광부 및 수광부가 외부로 노출된다. 그러나 센서 패키지의 노출 부분의 결합성이 나쁘면, 전자 장치의 전체적인 미감을 훼손할 수 있다.
또한, 센서 패키지는 전자 장치의 소형화 및 박형화에 중요한 요소이다. 센서 패키지와 전자 장치의 기구물의 결합성이 향상되는 것에 의해 전자 장치의 소형화가 가능하다.
이러한 구조를 가지는 센서 패키지를 어레이 형태로 제조하여 제조 공정을 간소하게 할 수 있는 어레이 구조 및 그 제조 방법에 대한 요구가 증대 되고 있다.
본 발명이 해결하려는 과제는, 전자 장치의 기구물과 조립의 결합성이 향상될 수 있는 센서 패키지의 어레이 구조 및 그 제조 방법을 제공하는 것이다.
본 발명이 해결하려는 다른 과제는, 센서 패키지를 어레이 형태로 배열하여 제조하여 제조 단가를 낮출 수 있는 구조 및 그 제조 방법을 제공하는 것이다.
상기과제를 해결하기 위한 본 발명의 센서 어레이 패키지는, 복수의 실장 영역이 형성된 베이스 기판, 상기 복수의 실장 영역의 상면에 서로 이격 되고, 일 방향으로 배열된 상태로 각각 결합된 복수의 센서 칩 및 상기 복수의 센서 칩을 연속적으로 덮는 블록 몰딩부를 포함하고, 상기 블록 몰딩부는 상면에 소정의 폭으로 상기 일 방향으로 연장되어 형성되고, 인접한 다른 부분보다 표면이 낮도록 단차지게 형성되는 단차부를 포함한다.
본 발명의 일 실시예에 있어서, 상기 실장 영역의 테두리에는 커팅을 위한 커팅 라인이 형성되어 있을 수 있다.
본 발명의 일 실시예에 있어서, 상기 단차부의 일부는 상기 실장 영역의 상부에 위치할 수 있다.
본 발명의 일 실시예에 있어서, 상기 단차부에 있어서 상기 복수의 센서 칩의 중앙 부분을 향하는 내측경계선이 상기 복수의 실장 영역을 오버랩된 상태로 가로지르도록 형성될 수 있다.
본 발명의 일 실시예에 있어서,상기 단차부에 있어서 상기 내측경계선의 반대측에 위치하는 외측경계선이 상기 복수의 실장 영역과 오버랩되지 않도록 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 개별 실장 영역은 장방형으로 형성되고, 상기 단차부의 일부는 상기 실장 영역의 장축 방향의 양단의 상부에 위치할 수 있다.
본 발명의 일 실시예에 있어서, 상기 개별 실장 영역은 장방형으로 형성되고, 상기 일 방향은 상기 실장 영역의 단축 방향일 수 있다.
본 발명의 일 실시예에 있어서, 상기 실장 영역의 하면에는 LGA(Land Grid Array) 방식으로 결합 될 수 있는 적어도 하나의 패드가 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 단차부는 상기 복수의 센서 칩을 사이에 두고 양측에 2개가 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 베이스 기판과 상기 센서 칩은 BGA(Ball Grid Array) 방식으로 결합 될 수 있다.
본 발명의 일 실시예에 있어서, 상기 단차부는 상기 센서 칩과 오버랩되지 않을 수 있다.
본 발명의 일 실시예에 있어서, 상기 블록 몰딩부는 비유전율이 3.6 이상인 재질로 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 블록 몰딩부는 에폭시몰딩컴파운드(Epoxy Molding Compound) 재질로 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 블록 몰딩부의 상면 중 상기 단차부가 아닌 부분은 연마되어 평평하게 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 블록 몰딩부의 상면에는 형성된 코팅층을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 코팅층은 상기 블록 몰딩부의 상면 중 단차부가 아닌 부분에만 선택적으로 형성될 수 있다.
상기과제를 해결하기 위한 본 발명의 센서 어레이 패키지의 제조 방법은, 복수의 실장 영역이 형성된 베이스 기판을 마련하는 단계, 상기 복수의 실장 영역의 상면에 복수의 센서 칩 각각을 서로 이격되고, 일 방향으로 배열된 상태로 결합하는 단계 및 상기 복수의 센서 칩을 연속적으로 덮고, 상면에 상기 일 방향으로 연장되어 형성되고, 인접한 다른 부분보다 표면이 낮도록 단차지게 형성되는 단차부를 포함하는 블록 몰딩부를 형성하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 센서 칩을 결합하는 단계는, 상기 센서 칩을 상기 베이스 기판에 BGA 방식으로 결합하는 것일 수 있다.
본 발명의 일 실시예에 있어서, 상기 블록 몰딩부를 형성하는 단계는, 상기 센서 칩을 내부에 위치시키는 금형을 이용하여 블록 몰딩부를 성형하는 단계 및 상기 블록 몰딩부의 상면 일부를 제거하여 단차부를 형성하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 블록 몰딩부를 형성하는 단계는, 상기 복수의 센서 칩을 내부에 위치시키는 금형을 이용하여 블록 몰딩부를 성형하되, 상기 금형의 상면은 상기 단차부에 대응되는 형상으로 형성되어 상기 블록 몰딩부는 상기 단차부가 형성된 형태로 성형 될 수 있다.
본 발명의 일 실시예에 있어서, 상기 단차부의 일부가 상기 실장 영역의 상부에 위치하도록 형성할 수 있다.
본 발명의 일 실시예에 있어서, 상기 단차부에 있어서 상기 복수의 센서 칩의 중앙 부분을 향하는 내측경계선이 상기 복수의 실장 영역을 오버랩된 상태로 가로지르도록 형성할 수 있다.
본 발명의 일 실시예에 있어서, 상기 단차부에 있어서 상기 내측경계선의 반대측에 위치하는 외측경계선이 상기 복수의 실장 영역과 오버랩되지 않도록 형성할 수 있다.
본 발명의 일 실시예에 있어서, 상기 단차부를 상기 복수의 센서 칩을 사이에 두고 양측에 2개를 형성할 수 있다.
본 발명의 일 실시예에 있어서, 상기 단차부가 상기 센서 칩과 오버랩되지 않도록 형성할 수 있다.
본 발명의 일 실시예에 있어서,상기 블록 몰딩부를 형성하는 단계는,
상기 블록 몰딩부의 상면을 연마하여 표면의 적어도 일부를 제거하는 연마 단계를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 블록 몰딩부의 상면 중 적어도 일부에 코팅층을 형성하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 따른 센서 어레이 패키지는 전자 장치의 기구물과 조립의 결합성이 향상된 센서 패키지를 제조하는데 사용될 수 있다.
또한, 본 발명의 일 실시예에 따른 센서 어레이 패키지는 센서 패키지를 어레이 형태로 제조하여 제조 단가를 낮출 수 있다.
도 1은 본 발명의 일 실시예에 따른 센서 어레이 패키지의 평면도이다.
도 2는 도 1에 도시된 센서 어레이 패키지를 AA'선으로 절단한 단면도이다.
도 3은 도 1에 도시된 센서 어레이 패키지를 BB'선으로 절단한 단면도이다.
도 4는 본 발명의 일 실시예에 따른 센서 어레이 패키지의 제조 방법을 설명하기 위한 순서도이다.
도 5 내지 도 10은 본 발명의 일 실시예에 따른 센서 어레이 패키지의 제조 방법의 각 단계를 설명하기 위한 단면도이다.
도 11 내지 도 12는 본 발명의 다른 일 실시예에 따른 센서 어레이 패키지의 제조 방법의 각 단계를 설명하기 위한 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 본 발명을 설명하는데 있어서, 해당 분야에 이미 공지된 기술 또는 구성에 대한 구체적인 설명을 부가하는 것이 본 발명의 요지를 불분명하게 할 수 있다고 판단되는 경우에는 상세한 설명에서 이를 일부 생략하도록 한다. 또한, 본 명세서에서 사용되는 용어들은 본 발명의 실시예들을 적절히 표현하기 위해 사용된 용어들로서, 이는 해당 분야의 관련된 사람 또는 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
이하, 첨부한 도 1 내지 도 5를 참조하여, 본 발명의 일 실시예에 따른 센서 어레이 패키지에 대해 설명한다.
도 1은 본 발명의 일 실시예에 따른 센서 어레이 패키지의 평면도이다. 도 2는 도 1에 도시된 센서 어레이 패키지를 AA'선으로 절단한 단면도이다. 도 3은 도 1에 도시된 센서 어레이 패키지를 BB'선으로 절단한 단면도이다.
도 1 내지 도 3을 참조하면, 센서 어레이 패키지는 베이스 기판(100), 센서 칩(200), 블록 몰딩부(300) 및 코팅층(400)을 포함한다.
베이스 기판(100)은 평판 형태로 형성된다. 베이스 기판(100)은 인쇄회로기판(PCB; Printed Circuit Board)으로 형성될 수 있다. 구체적으로, 베이스 기판(100)은 경성의 인쇄회로기판(Rigid PCB)이거나 연성의 인쇄회로기판(Flexible PCB)이거나, 경성의 부분과 연성의 부분이 결합된 인쇄회로기판(Rigid-Flexible PCB)로 형성될 수 있다. 베이스 기판(100)이 연성의 인쇄 회로기판인 경우에 연성의 인쇄 회로기판의 하부에 스티프너(stiffener)가 결합되어 형태를 유지할 수 있다.
베이스 기판(100)에는 복수의 실장 영역(101)이 형성되어 있다. 실장 영역(101)은 추후에 개별 센서 패키지로 형성되기 위해 커팅 되는 영역을 의미한다. 복수의 실장 영역(101)은 서로 이격된 상태로 배치되어 있다. 실장 영역(101)은 장방형으로 형성될 수 있다. 구체적으로 실장 영역(101)은 코너 부분이 완만한 곡선으로 형성된 장방형으로 형성될 수 있다.
복수의 실장 영역(101)은 적어도 단축 방향으로 배열되도록 형성될 수 있다. 즉, 복수의 실장 영역(101)은 단축 방향으로는 2개 이상이 배열되는 형태이고, 장축 방향으로는 1개 이상이 배열되는 형태이다. 도 1에는 실장 영역(101)이 단축 방향으로 5개가 배열되어 있는 것이 도시되어 있으나, 이에 한정되는 것은 아니다.
실장 영역(101)의 주변에는 커팅을 위한 커팅 라인(102)이 형성되어 있다. 추후 본원 발명의 센서 어레이 패키지가 절단되는 경우, 베이스 기판(100)은 커팅 라인(102)을 따라 절단될 수 있다. 커팅 라인(102) 주변에는 별도의 신호 패턴이 형성되지 않을 수 있다. 이는 커팅 과정에서 신호 패턴이 손상되는 것을 예방하기 위함이다.
베이스 기판(100)의 실장 영역(101)의 상단에는 신호 패드(110)가 형성되어 있다. 신호 패드(110)는 추후 설명할 센서 칩(200)이 연결될 수 있다. 베이스 기판(100)의 실장 영역(101)의 하면에는 터미널 패드(120)가 형성되어 있다. 터미널 패드(120)에 의해 베이스 기판(100)은 개별 센서 패키지가 전자 장치에 실장되는 경우, 전자 장치의 회로 기판에 LGA(Land Grid Array) 방식으로 결합될 수 있다.
센서 칩(200)은 베이스 기판(100)의 실장 영역(101) 상부에 위치한다. 센서 칩(200)은 베이스 기판(100)의 실장 영역(101)보다 작게 형성되어, 실장 영역(101)의 일부를 덮도록 위치한다. 센서 칩(200)은 실장 영역(101) 중 중앙부에 위치하는 것이 바람직하다.
복수의 센서 칩(200)은 각각이 복수의 실장 영역(101)에 결합 되게 된다. 따라서 복수의 센서 칩(200)은 적어도 일 방향으로 배열된다. 여기서, 일 방향이란 장방형의 실장 영역(101)의 단축 방향에 해당한다.
센서 칩(200)은 베이스 기판(100)과 다양한 방식으로 연결될 수 있다. 예를 들어, 도 1에 도시된 것과 같이 센서 칩(200)은 BGA(Ball Grid Array) 방식으로 베이스 기판(100)에 연결될 수 있다. 이를 위해, 센서 칩(200)은 하면에 솔더 패드(210)가 형성되어 있고, 솔더볼(250)은 센서 칩(200)과 베이스 기판(100) 사이에 위치하여, 센서 칩(200)의 솔더 패드(210)와 베이스 기판(100)의 신호 패드(110)를 전기적으로 연결할 수 있다. 또한, 센서 칩(200)은 베이스 기판(100)과 와이어 본딩 방식으로 연결될 수도 있다.
센서 칩(200)은 외부의 환경이나 물체의 특성을 감지하여 전기 신호로 출력하는 전자 장치이다. 센서 칩(200)은 외부의 신호를 수신하여 감지할 수 있는 감지부가 형성된다. 이러한 감지부는 외부로 노출되거나, 외부와 근접하게 위치하여야 한다.
감지부는 센서 칩(200)의 상면에 형성될 수 있다. 예를 들어, 센서 칩(200)이 지문인식 센서 칩(200)인 경우, 센서 칩(200)의 상면의 출력부에서 인식하려는 지문으로 전기적 신호가 출력되고, 그 신호가 지문을 통과한 후 센서 칩(200) 상면의 입력부로 입력된다. 여기서 출력된 신호와 입력된 신호를 처리하여 지문의 패턴을 인식할 수 있다.
블록 몰딩부(300)는 복수의 센서 칩(200)을 연속적으로 덮도록 형성된다. 구체적으로, 블록 몰딩부(300)는 서로 이웃하는 센서 칩(200) 사이의 공간과 각각의 센서 칩(200)의 상면을 덮도록 형성된다. 블록 몰딩부(300)는 또한, 센서 칩(200)과 베이스 기판(100)을 연결하는 솔더볼(250) 또는 와이어 등도 함께 덮도록 형성된다.
각각의 센서 칩(200) 상면에 형성되는 출력부와입력부는 블록 몰딩부(300)에 의해 덮이게 된다. 그리고 인식하려는 블록 몰딩부(300)의 상면에 접촉하여 또는 상부에 근접하게 위치하게 된다. 따라서 출력부가 출력한 신호 또는 입력부에 입력되는 신호는 센서 칩(200)의 상면 상의 블록 몰딩부(300)를 통과하게 된다. 상기 신호가 블록 몰딩부(300)를 통과하여 전달되는 것은 센서 칩(200) 상면 상의 정전용량에 관련된다. 구체적으로, 신호가 원활하게 지문까지 전달되기 위해서는 센서 칩(200) 상면 상의 블록 몰딩부(300)가 일정 수준 이상의 정전용량(C)을 가져야 한다. 임의의 물체의 정전용량(C)은 아래와 같은 식에 의해서 결정된다.
Figure pat00001
εr은 블록 몰딩부(300)의 비유전율이고, S는 지문이 접촉하게 되는 면적이고, d는 센서 칩(200) 상면 상의 블록 몰딩부(300)의 두께에 해당한다. 여기서, 지문이 접촉하게 되는 면적(S)는 고정된 값에 해당하므로 정전용량(C)를 증가시키기 위해서는 블록 몰딩부(300)의 재질을 비유전율(ε)이 높은 것으로 사용하거나, 센서 칩(200) 상면 상의 블록 몰딩부(300)의 두께(d)를 줄여야 한다.
따라서 블록 몰딩부(300)는 적어도 비유전율이 3.6이상인 재질로 형성되는 것이 바람직하다. 예를 들어, 블록 몰딩부(300)는 에폭시몰딩컴파운드(Epoxy Molding Compound) 재질로 형성될 수 있다. 에폭시 몰딩컴파운드는 다양한 비유전율을 가지는 제품이 널리 사용되고 있으나, 비유전율이 3.6이상인 것을 쉽게 찾을 수 있다.
또한, 센서 칩(200) 상면 상 블록 몰딩부(300)는 두께가 500㎛이하로 형성되는 것이 바람직하다. 이를 위해 센서 칩(200) 상면 상의 블록 몰딩부(300)는 그 표면이 연마되어 제거될 수 있다. 구체적으로, 블록 몰딩부(300)는 처음에 센서 칩(200)을 상대적으로 두껍게 덮도록 형성되었다가, 경화된 후 연마되는 과정을 통해 상면의 일부가 제거될 수 있다. 연마된 면(301)은 평평하게 형성된다. 또한, 따라 센서 칩(200)의 상면에는 연마의 흔적이 남게 된다.
블록 몰딩부(300)의 상면에는 인접한 다른 부분보다 표면이 낮도록 단차지게 형성되는 단차부(310)가 형성된다. 단차부(310)는 블록 몰딩부(300)의 상면에서 일 방향으로 연장되는 형태로 형성될 수 있다. 여기서 일 방향은 복수의 센서 칩(200)이 배열된 방향일 수 있다. 또한, 여기서 일 방향은 베이스 기판(100)의 복수의 실장 영역(101)의 단축 방향일 수 있다. 단차부(310)는 상기 일 방향으로 연장되는 소정의 폭을 가지는 직선 형태로 형성될 수 있다.
단차부(310)는 일 방향으로 배열된 복수의 센서 칩(200)을 사이에 두고 양측에 2개가 형성될 수 있다. 여기서 일 방향이란 장방형의 실장 영역(101)의 단축 방향에 해당하다. 즉, 2개의 단차부(310)의 적어도 일부는 단축 방향으로 배열된 복수의 장방형의 실장 영역(101)에 있어서, 각 장방형 실장 영역(101)의 장축 방향의 양단의 상부에 위치하게 된다. 단차부(310)의 적어도 일부는 실장 영역(101)의 상부에 위치하지만, 센서 칩(200)과는 오버랩되지 않도록 형성된다.
소정의 폭을 가지는 직선 형상으로 형성되는 단차부(310)는 양측에 단차부(310)가 아닌 부분과 인접하는 경계선을 가진다. 경계선은 인접하는 센서 칩(200)의 중앙 부분을 향하는 내측경계선(311)과 그 반대측에 위치하는 외측경계선(312)을 포함한다. 내측경계선(311)은 복수의 실장 영역(101)을 오버랩된 상태로 가로지도록 형성된다. 그러나 외측경계선(312)은 복수의 실장 영역(101)과 오버랩되지 않도록 형성된다. 따라서 단차부(310)는 일부만이 실장 영역(101)의 상부에 위치하게 된다.
단차부(310)의 상면은 인접하는 다른 몰딩부(300)의 상면과 다르게 연마되지 않은 면으로 형성될 수 있다. 단차부(310)는 몰딩부(300)의 상면이 연마된 이후에 형성될 수 있다. 이러한 경우, 단차부(310)의 상면은 연마되지 않은 면이 노출되게 된다. 또한, 단차부(310)가 형성된 이후에 몰딩부(300)의 상면이 연마되는 경우라도, 단차부(310)의 상면과 인접하는 다른 몰딩부(300)의 상면 사이의 단차로 인해 단차부(310)의 상면은 연마되지 않게 된다.
코팅층(400)은 몰딩부(300)의 상면에 형성된다. 코팅층(400)은 몰딩부(300)의 상면이 외부의 자극이나 충격에 의해서 손상되는 것을 억제할 수 있다. 코팅층(400)은 센서 칩(200)의 상부의 몰딩부(300)보다 매우 얇은 박막 형태로 형성된다.
코팅층(400)이 몰딩부(300)의 상면에 형성되는 경우, 센서 칩(200)의 출력부 및 입력부의 신호는 센서 칩(200) 상부의 몰딩부(300)와 함께 코팅층(400)도 통과하게 된다. 코팅층(400)은 두께가 상대적으로 얇게 형성되어 신호가 원활하게 전달될 수 있다.
코팅층(400)은 몰딩부(300)의 상면 전체에 형성될 수 있다. 즉, 단차부(310)뿐만 아니라 단차부(310)가 아닌 부분의 표면에도 형성될 수 있다. 또한, 경우에 따라서 단차부(310)가 아닌 부분의 표면에만 형성될 수도 있다. 구체적으로, 단차부(310)를 형성한 이후에 코팅층(400)을 형성하는 경우, 단차부(310)의 상면에도 코팅층(400)이 형성될 수 있다. 반면에, 코팅층(400)을 형성한 이후에 단차부(310)를 형성하는 경우, 단차부(310)의 상면에는 코팅층(400)이 형성되지 않을 수 있다.
상술한 것과 같은 센서 어레이 패키지는 이후에 커팅 라인(102)을 따라 절단되어 개별 센서 패키지로 분리될 수 있다. 개별 센서 패키지로 분리되게 되면, 하나의 실장 영역(101)의 형태로 분리된 베이스 기판(100), 그 상면에 결합된 하나의 센서 칩(200), 이를 덮는 개별 몰딩부(300) 및 코팅층(400)을 포함하게 된다. 여기서 개별 몰딩부(300)에는 센서 어레이 패키지의 단차부(310)에서 유래된 단차부(310)가 형성되게 된다. 이러한 개별 센서 패키지는 이후에 베젤부와 결합될 수 있다.
이하, 도 4 내지 도 10을 참조하여, 본 발명의 일 실시예에 따른 센서 어레이 패키지의 제조 방법에 대해 설명하도록 한다.
본 제조 방법은 도 1 내지 도 3을 참조하여 상술한 센서 어레이 패키지를 제조하는 방법에 해당한다. 따라서 상술한 내용과 중복되는 설명 중 일부는 생략하도록 한다.
도 4는 본 발명의 일 실시예에 따른 센서 어레이 패키지의 제조 방법을 설명하기 위한 순서도이다. 도 5 내지 도 14는 본 발명의 일 실시예에 따른 센서 어레이 패키지의 제조 방법의 각 단계를 설명하기 위한 단면도이다.
도 4를 참조하면, 센서 어레이 패키지의 제조 방법은 베이스 기판을 마련하는 단계(S100), 센서 칩을 결합하는 단계(S200), 블록 몰딩부를 형성하는 단계(S300) 및 코팅층을 형성하는 단계(S400)를 포함한다.
도 5 및 도 6을 참조하면, 베이스 기판(100)이 마련된다. 베이스 기판(100)에는 복수의 실장 영역(101)이 형성되어 있다. 복수의 실장 영역(101)은 서로 이격된 상태로 적어도 일 방향으로 배열되어 있다. 실장 영역(101)은 코너 부분이 완만한 곡선으로 형성된 장방형으로 형성될 수 있다.
실장 영역(101)의 주변에는 커팅을 위한 커팅 라인(102)이 형성되어 있다. 추후 본원 발명의 센서 어레이 패키지가 절단되는 경우, 베이스 기판(100)은 커팅 라인(102)을 따라 절단될 수 있다. 커팅 라인(102) 주변에는 별도의 신호 패턴이 형성되지 않을 수 있다. 이는 커팅 과정에서 신호 패턴이 손상되는 것을 예방하기 위함이다.
베이스 기판(100)의 실장 영역(101)의 상단에는 신호 패드(110)가 형성되어 있다. 신호 패드(110)는 추후 설명할 센서 칩(200)이 연결될 수 있다. 베이스 기판(100)의 실장 영역(101)의 하면에는 터미널 패드(120)가 형성되어 있다. 터미널 패드(120)에 의해 베이스 기판(100)은 개별 센서 패키지가 전자 장치에 실장되는 경우, 전자 장치의 회로 기판에 LGA(Land Grid Array) 방식으로 결합 될 수 있다.
도 7 및 도 8을 참조하면, 베이스 기판(100)의 실장 영역(101)에 센서 칩(200)이 결합된다. 센서 칩(200)은 베이스 기판(100)의 실장 영역(101) 상부에 위치한다. 센서 칩(200)은 베이스 기판(100)의 실장 영역(101)보다 작게 형성되어, 실장 영역(101)의 일부를 덮도록 위치한다. 센서 칩(200)은 실장 영역(101) 중 중앙부에 위치하는 것이 바람직하다.
센서 칩(200)은 베이스 기판(100)과 다양한 방식으로 연결될 수 있다. 예를 들어, 도 6에 도시된 것과 같이 센서 칩(200)은 BGA(Ball Grid Array) 방식으로 베이스 기판(100)에 연결될 수 있다. 이를 위해, 센서 칩(200)은 하면에 솔더 패드(210)가 형성되어 있고, 솔더볼(250)은 센서 칩(200)과 베이스 기판(100) 사이에 위치하여, 센서 칩(200)의 솔더 패드(210)와 베이스 기판(100)의 신호 패드(110)를 전기적으로 연결할 수 있다. 또한, 센서 칩(200)은 베이스 기판(100)과 와이어 본딩 방식으로 연결될 수도 있다.
도 9 및 도 10을 참조하면, 블록 몰딩부(300)가 형성된다. 블록 몰딩부(300)는 복수의 센서 칩(200)을 연속적으로 덮는 형태로 형성된다. 구체적으로, 블록 몰딩부(300)는 서로 이웃하는 센서 칩(200) 사이의 공간과 각각의 센서 칩(200)의 상면을 덮도록 형성된다. 블록 몰딩부(300)는 또한, 센서 칩(200)과 베이스 기판(100)을 연결하는 솔더볼(250) 또는 와이어 등도 함께 덮도록 형성된다.
블록 몰딩부(300)는 적어도 비유전율이 3.6이상인 재질로 형성되는 것이 바람직하다. 예를 들어, 블록 몰딩부(300)는 에폭시몰딩컴파운드(Epoxy Molding Compound) 재질로 형성될 수 있다. 따라서 블록 몰딩부(300)는 에폭시몰딩컴파운드의몰드 공법으로 형성될 수 있다. 즉, 센서 칩(200)을 금형 내부에 위치시키고 금형내부에에폭시몰딩컴파운드를충진하여 블록 몰딩부(300)를 형성할 수 있다. 여기서, 블록 몰딩부(300)는 상면이 평평하게 형성되어 단차부(310)가 없는 형태로 형성될 수 있다. 또한, 블록 몰딩부(300)는 센서 칩(200) 상부에 위치하는 부분이 두껍게 형성될 수 있다. 따라서 이후의 단계에서 센서 칩(200) 상부에 위치하는 부분이 연마되어 얇아지게 된다.
도 11을 참조하면, 블록 몰딩부(300)의 상면 표면이 연마되게 된다. 따라서 상면의 일부가 제거되게 된다. 연마 공정은 센서 칩(200) 상부에 위치하는 블록 몰딩부(300)의 두께가 적당한 범위가 될 때까지 계속된다. 이에 따라 블록 몰딩부(300)의 상면은 평평한 연마면(301)으로 형성된다. 구체적으로 센서 칩(200) 상부에 위치하는 블록 몰딩부(300)는 500㎛이하가 될 수 있다.
도 12 및 13을 참조하면, 몰딩부(300)의 상부 중 일부를 제거하여 단차부(310)를 형성한다. 단차부(310)는 일 방향으로 배열된 복수의 센서 칩(200)을 사이에 두고 양측에 2개가 형성될 수 있다. 여기서 일 방향이란 장방형의 실장 영역(101)의 단축 방향에 해당하다. 즉, 2개의 단차부(310)의 적어도 일부는 단축 방향으로 배열된 복수의 장방형의 실장 영역(101)에 있어서, 각 장방형 실장 영역(101)의 장축 방향의 양단의 상부에 위치하게 된다. 단차부(310)의 적어도 일부는 실장 영역(101)의 상부에 위치하지만, 센서 칩(200)과는 오버랩되지 않도록 형성된다.
소정의 폭을 가지는 직선 형상으로 형성되는 단차부(310)는 양측에 단차부(310)가 아닌 부분과 인접하는 경계선을 가진다. 경계선은 인접하는 센서 칩(200)의 중앙 부분을 향하는 내측경계선(311)과 그 반대측에 위치하는 외측경계선(312)을 포함한다. 내측경계선(311)은 복수의 실장 영역(101)을 오버랩된 상태로 가로지도록 형성된다. 그러나 외측경계선(312)은 복수의 실장 영역(101)과 오버랩되지 않도록 형성된다. 따라서 단차부(310)는 일부만이 실장 영역(101)의 상부에 위치하게 된다.
단차부(310)의 상면은 인접하는 다른 몰딩부(300)의 상면과 다르게 연마되지 않은 면으로 형성될 수 있다. 단차부(310)는 몰딩부(300)의 상면이 연마된 이후에 형성될 수 있다. 이러한 경우, 단차부(310)의 상면은 연마되지 않은 면이 노출되게 된다. 또한, 단차부(310)가 형성된 이후에 몰딩부(300)의 상면이 연마되는 경우라도, 단차부(310)의 상면과 인접하는 다른 몰딩부(300)의 상면 사이의 단차로 인해 단차부(310)의 상면은 연마되지 않게 된다.
도 14를 참조하면, 블록 몰딩부(300)의 상면에 코팅층(400)이 형성된다. 코팅층(400)은 단차부(310)를 포함하는 블록 몰딩부(300)의 상면 전체 또는 단차부(310)가 아닌 블록 몰딩부(300)의 상면에 선택적으로 형성될 수 있다.
이하 도 15 내지 도 16을 참조하여 본 발명의 일 실시예에 따른 다른 센서 어레이 패키지의 제조 방법에 대해 설명하도록 한다.
본 실시예에서는 도 4 내지 도 14를 참조하여 상술한 것과 다른 점을 중심으로 설명하도록 한다.
도 15를 참조하면, 블록 몰딩부(300)는 센서 칩(200)을 금형 내부에 위치시켜 블록 몰딩부(300)를 형성하되, 금형의 상면에 단차부(310)에 대응되는 형상의 단차가 형성되어 있어 사출 과정에서 단차부(310)가 형성될 수 있다. 여기서도 센서 칩(200) 상부에 위치하는 블록 몰딩부(300)는 두껍게 형성되어 연마로 제거될 수 있다.
도 16을 참조하면, 블록 몰딩부(300)의 상면 표면이 연마되게 된다. 그러나 이 과정에서 이미 단차부(310)로 형성된 부분은 표면이 다른 부분보다 낮게 형성되어 연마되지 않게 된다. 연마 공정은 센서 칩(200) 상부에 위치하는 블록 몰딩부(300)의 두께가 적당한 범위가 될 때까지 계속된다. 이에 따라 블록 몰딩부(300)의 상면은 평평한 연마면(301)으로 형성된다. 구체적으로 센서 칩(200) 상부에 위치하는 블록 몰딩부(300)는 500㎛이하가 될 수 있다.
이상, 본 발명의 센서 어레이 패키지 및 그 제조 방법의 실시예들에 대해 설명하였다. 본 발명은 상술한 실시예 및 첨부한 도면에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자의 관점에서 다양한 수정 및 변형이 가능할 것이다. 따라서 본 발명의 범위는 본 명세서의 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100: 베이스 기판 101: 실장 영역
102: 커팅 라인 200: 센서 칩
300: 몰딩부 301: 연마면
310: 단차부 311: 내측경계선
312: 외측경계선 400: 코팅층

Claims (27)

  1. 복수의 실장 영역이 형성된 베이스 기판;
    상기 복수의 실장 영역의 상면에 서로 이격되고, 일 방향으로 배열된 상태로 각각 결합된 복수의 센서 칩; 및
    상기 복수의 센서 칩을 연속적으로 덮는 블록 몰딩부를 포함하고,
    상기 블록 몰딩부는 상면에 소정의 폭으로 상기 일 방향으로 연장되어 형성되고, 인접한 다른 부분보다 표면이 낮도록 단차지게 형성되는 단차부를 포함하는 센서 어레이 패키지.
  2. 제1 항에 있어서,
    상기 실장 영역의 테두리에는 커팅을 위한 커팅 라인이 형성되어 있는 센서 어레이 패키지.
  3. 제1 항에 있어서,
    상기 단차부의 일부는 상기 실장 영역의 상부에 위치하는 센서 어레이 패키지.
  4. 제1 항에 있어서,
    상기 단차부에 있어서 상기 복수의 센서 칩의 중앙 부분을 향하는 내측경계선이 상기 복수의 실장 영역을 오버랩된 상태로 가로지르도록 형성되는 센서 어레이 패키지.
  5. 제4 항에 있어서,
    상기 단차부에 있어서 상기 내측경계선의 반대측에 위치하는 외측경계선이 상기 복수의 실장 영역과 오버랩되지 않도록 형성되는 센서 어레이 패키지.
  6. 제1 항에 있어서,
    상기 개별 실장 영역은 장방형으로 형성되고,
    상기 단차부의 일부는 상기 실장 영역의 장축 방향의 양단의 상부에 위치하는 센서 어레이 패키지.
  7. 제1 항에 있어서,
    상기 개별 실장 영역은 장방형으로 형성되고,
    상기 일 방향은 상기 실장 영역의 단축 방향인 센서 어레이 패키지.
  8. 제1 항에 있어서,
    상기 실장 영역의 하면에는 LGA(Land Grid Array) 방식으로 결합될 수 있는 적어도 하나의 패드가 형성된 센서 어레이 패키지.
  9. 제1 항에 있어서,
    상기 단차부는 상기 복수의 센서 칩을 사이에 두고 양측에 2개가 형성되는 센서 어레이 패키지.
  10. 제1 항에 있어서,
    상기 베이스 기판과 상기 센서 칩은 BGA(Ball Grid Array) 방식으로 결합 되는 센서 어레이 패키지.
  11. 제1 항에 있어서,
    상기 단차부는 상기 센서 칩과 오버랩되지 않는 센서 어레이 패키지.
  12. 제1 항에 있어서,
    상기 블록 몰딩부는 비유전율이 3.6 이상인 재질로 형성되는 센서 어레이 패키지.
  13. 제1 항에 있어서,
    상기 블록 몰딩부는 에폭시 몰딩 컴파운드(Epoxy Molding Compound) 재질로 형성되는 센서 어레이 패키지.
  14. 제1 항에 있어서,
    상기 블록 몰딩부의 상면 중 상기 단차부가 아닌 부분은 연마되어 평평하게 형성된 센서 어레이 패키지.
  15. 제1 항에 있어서,
    상기 블록 몰딩부의 상면에는 형성된 코팅층을 더 포함하는 센서 어레이패키지.
  16. 제15 항에 있어서,
    상기 코팅층은 상기 블록 몰딩부의 상면 중 단차부가 아닌 부분에만 선택적으로 형성된 센서 어레이 패키지.
  17. 복수의 실장 영역이 형성된 베이스 기판을 마련하는 단계;
    상기 복수의 실장 영역의 상면에 복수의 센서 칩 각각을 서로 이격되고, 일 방향으로 배열된 상태로 결합하는 단계; 및
    상기 복수의 센서 칩을 연속적으로 덮고, 상면에 상기 일 방향으로 연장되어 형성되고, 인접한 다른 부분보다 표면이 낮도록 단차지게 형성되는 단차부를 포함하는 블록 몰딩부를 형성하는 단계를 포함하는 센서 어레이 패키지의 제조 방법.
  18. 제17 항에 있어서,
    상기 센서 칩을 결합하는 단계는, 상기 센서 칩을 상기 베이스 기판에 BGA 방식으로 결합하는 것인 센서 어레이 패키지의 제조 방법.
  19. 제17 항에 있어서,
    상기 블록 몰딩부를 형성하는 단계는,
    상기 센서 칩을 내부에 위치시키는 금형을 이용하여 블록 몰딩부를 성형하는 단계; 및
    상기 블록 몰딩부의 상면 일부를 제거하여 단차부를 형성하는 단계를 포함하는 센서 어레이 패키지의 제조 방법.
  20. 제17 항에 있어서,
    상기 블록 몰딩부를 형성하는 단계는,
    상기 복수의 센서 칩을 내부에 위치시키는 금형을 이용하여 블록 몰딩부를 성형하되,
    상기 금형의 상면은 상기 단차부에 대응되는 형상으로 형성되어 상기 블록 몰딩부는 상기 단차부가 형성된 형태로 성형되는 센서 어레이 패키지의 제조 방법.
  21. 제17 항에 있어서,
    상기 단차부의 일부가 상기 실장 영역의 상부에 위치하도록 형성하는 센서 어레이 패키지의 제조 방법.
  22. 제17 항에 있어서,
    상기 단차부에 있어서 상기 복수의 센서 칩의 중앙 부분을 향하는 내측경계선이 상기 복수의 실장 영역을 오버랩된 상태로 가로지르도록 형성하는 센서 어레이 패키지의 제조 방법.
  23. 제22 항에 있어서,
    상기 단차부에 있어서 상기 내측경계선의 반대측에 위치하는 외측경계선이 상기 복수의 실장 영역과 오버랩되지 않도록 형성하는 센서 어레이 패키지의 제조 방법.
  24. 제17 항에 있어서,
    상기 단차부를 상기 복수의 센서 칩을 사이에 두고 양측에 2개를 형성하는 센서 어레이 패키지의 제조 방법.
  25. 제17 항에 있어서,
    상기 단차부가 상기 센서 칩과 오버랩되지 않도록 형성하는 센서 어레이 패키지의 제조 방법.
  26. 제17 항에 있어서,
    상기 블록 몰딩부를 형성하는 단계는,
    상기 블록 몰딩부의 상면을 연마하여 표면의 적어도 일부를 제거하는 연마 단계를 포함하는 센서 어레이 패키지의 제조 방법.
  27. 제17 항에 있어서,
    상기 블록 몰딩부의 상면 중 적어도 일부에 코팅층을 형성하는 단계를 더 포함하는 센서 어레이 패키지의 제조 방법.
KR1020150181414A 2015-12-18 2015-12-18 센서 어레이 패키지 및 그 제조 방법 KR20170073040A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150181414A KR20170073040A (ko) 2015-12-18 2015-12-18 센서 어레이 패키지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150181414A KR20170073040A (ko) 2015-12-18 2015-12-18 센서 어레이 패키지 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20170073040A true KR20170073040A (ko) 2017-06-28

Family

ID=59280472

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150181414A KR20170073040A (ko) 2015-12-18 2015-12-18 센서 어레이 패키지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20170073040A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019164209A1 (ko) * 2018-02-22 2019-08-29 삼성전자 주식회사 생체 센서 모듈을 포함하는 전자 장치 및 이의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019164209A1 (ko) * 2018-02-22 2019-08-29 삼성전자 주식회사 생체 센서 모듈을 포함하는 전자 장치 및 이의 제조 방법

Similar Documents

Publication Publication Date Title
US11829565B2 (en) Fingerprint sensor and button combinations and methods of making same
KR101966443B1 (ko) 지문 센서들에 대한 패키징 및 제조 방법
KR101356143B1 (ko) 지문센서 패키지 및 그 제조방법
US9934419B2 (en) Package structure, electronic device and method for manufacturing package structure
US10061962B2 (en) Fingerprint identification module and manufacturing method thereof
JP2013521582A (ja) 指紋センサ等のための一体成形したダイおよびベゼル構造
EP3235425B1 (en) Packaging structure, electronic equipment, and preparation method for packaging structure
US20170243045A1 (en) Fingerprint identification module and manufacturing method thereof
US11641002B2 (en) Optical transmission/reception circuit
KR20160055592A (ko) 지문인식 센서 패키지 및 그 제조 방법
KR20160091493A (ko) 지문센서 모듈 및 이의 제조방법
KR20170073040A (ko) 센서 어레이 패키지 및 그 제조 방법
KR20190060734A (ko) 센서 패키지용 코팅 장치를 이용한 센서 패키지의 제조방법
TWM515144U (zh) 指紋感測裝置
KR101872755B1 (ko) 광학센서 패키지
US20210066173A1 (en) Method for fabricating package structure
KR20170098476A (ko) 지문인식 센서 패키지 및 그 제조 방법
KR101898052B1 (ko) 광학센서 패키지 및 그 제조 방법
US20170193264A1 (en) Trackpad semiconductor package of smart device and manufacturing method of same
KR20180128142A (ko) 광학센서 패키지 및 그 제조 방법
KR101696638B1 (ko) 센서 패키지 및 이의 제조방법
CN221727113U (zh) 传感器封装结构及电子设备
KR20160086586A (ko) 지문인식 센서 패키지 및 그 제조 방법
KR20140148059A (ko) 지문인식 모듈 및 그 제조 방법
US20240061537A1 (en) Fingerprint sensor and button combinations and methods of making same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application