KR20170071098A - Printed circuit board and display device haning the same - Google Patents

Printed circuit board and display device haning the same Download PDF

Info

Publication number
KR20170071098A
KR20170071098A KR1020150179038A KR20150179038A KR20170071098A KR 20170071098 A KR20170071098 A KR 20170071098A KR 1020150179038 A KR1020150179038 A KR 1020150179038A KR 20150179038 A KR20150179038 A KR 20150179038A KR 20170071098 A KR20170071098 A KR 20170071098A
Authority
KR
South Korea
Prior art keywords
width
patterns
alignment
spaced apart
pattern
Prior art date
Application number
KR1020150179038A
Other languages
Korean (ko)
Other versions
KR102559170B1 (en
Inventor
임병재
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150179038A priority Critical patent/KR102559170B1/en
Publication of KR20170071098A publication Critical patent/KR20170071098A/en
Application granted granted Critical
Publication of KR102559170B1 publication Critical patent/KR102559170B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L51/56
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out

Abstract

실시 예에 표시장치는 가장자리에 신호배선을 갖는 패드영역을 포함하는 표시패널과, 제1 패드부의 양측 끝단에 배치되고, 제1 방향으로 일정 간격 이격된 패턴들을 포함하는 기판 얼라인 마크를 포함한다. 실시 예는 패턴 구조의 기판 얼라인 마크에 의해 기판 얼라인 마크가 패드영역의 신호배선과 중첩되더라도 신호배선들 사이의 쇼트를 개선할 수 있다. 또한, 실시 예는 상기 기판 얼라인 마크의 디자인 설계에 있어서, 위치 및 사이즈로부터 자유로울 수 있다. 실시 예는 패턴 구조의 기판 얼라인 마크에 의해 표시패널의 종류와 관계없이 인쇄회로기판을 공용화할 수 있다.In an embodiment, the display device includes a display panel including a pad region having signal wirings at the edges, and a substrate alignment mark disposed at both ends of the first pad portion and including patterns spaced apart in a first direction . The embodiment can improve a short between signal wirings even if the substrate alignment mark overlaps the signal wirings of the pad area by the substrate alignment mark of the pattern structure. Further, the embodiment can be free from position and size in the design design of the substrate alignment marks. In the embodiment, the printed circuit board can be shared regardless of the type of the display panel by the substrate alignment mark of the pattern structure.

Description

인쇄회로기판 및 이를 포함하는 표시장치{PRINTED CIRCUIT BOARD AND DISPLAY DEVICE HANING THE SAME}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a printed circuit board

본 발명은 인쇄회로기판 및 이를 포함하는 표시장치에 관한 것이다.The present invention relates to a printed circuit board and a display device including the same.

최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들(FPD: Flat Panel Display)이 개발되고 있다. 이러한 평판 표시장치는 액정표시장치(LCD: Liquid Crystal Display), 전계 방출 표시장치(FED: Field Emission Display), 플라즈마 디스플레이 패널(PDP: Plasma Display Panel), 유기발광 다이오드 표시장치(OLED: Organic Light Emitting Display), 및 전계발광소자(ED: Electroluminescence Device) 등이 있다.2. Description of the Related Art Various flat panel displays (FPDs) have been developed to reduce weight and volume, which are disadvantages of cathode ray tubes. Such a flat panel display may be a liquid crystal display (LCD), a field emission display (FED), a plasma display panel (PDP), an organic light emitting diode (OLED) Display, and an electroluminescence device (ED).

일반적인 액정표시장치(LCD는 매트릭스(Matrix) 형태로 배열된 액정 셀들의 광투과율을 화상신호 정보에 따라 조절하여 원하는 화상을 표시하는 장치로서, 백라이트유닛에 조사되는 빛을 이용하여 표시패널에 화상을 형성한다.An apparatus for displaying a desired image by adjusting the light transmittance of liquid crystal cells arranged in a matrix form in accordance with image signal information is provided with an image on a display panel using light emitted from a backlight unit. .

이러한 원리를 이용한 표시장치는 경량, 박형, 저 소비 전력구동 등의 특징으로 인해 그 응용범위가 점차 넓어지고 있는 추세에 있다. The display device using such a principle has a tendency of widening its application range due to features such as light weight, thinness, and low power consumption driving.

이러한 추세에 따라, 표시장치는 사무자동화기기, 오디오/비디오 기기 등에 이용되고 있다. According to this trend, the display device is used in office automation equipment, audio / video equipment, and the like.

일반적인 액정표시장치는 수광형(Nonemissive Type) 표시소자이기 때문에 액정표시패널에 광을 조사하기 위한 별도의 광원을 포함하는 백라이트 유닛이 필요하다.Since a general liquid crystal display device is a non-emissive type display device, a backlight unit including a separate light source for irradiating light to the liquid crystal display panel is required.

일반적인 백라이트 유닛은 광원, 도광판 및 광학시트들을 포함하고, 상기 광원, 도광판 및 광학시트들은 사각 테 형상의 가이드 패널에 체결될 수 있다.A typical backlight unit includes a light source, a light guide plate, and optical sheets, and the light source, the light guide plate, and the optical sheets may be fastened to a rectangular panel-shaped guide panel.

일반적인 표시장치는 구동부를 포함하는 인쇄회로기판과 액정표시패널이 연결되어 표시모듈을 구성할 수 있다. In a typical display device, a printed circuit board including a driving unit and a liquid crystal display panel are connected to each other to form a display module.

일반적인 표시장치는 인쇄회로기판 및 액정표시패널의 접합을 위해 얼라인 마크를 이용하고 있고, 상기 얼라인 마크는 액정표시패널 및 인쇄회로기판에 동박 등을 이용하고 있다. 이와 같은 얼라인 마크는 액정표시패널 및 인쇄회로기판의 구동신호가 제공되는 배선 및 패드의 제조 시에 형성되므로 배선 및 패드의 쇼트를 방지하기 위해 액정표시패널 및 인쇄회로기판의 가장자리 영역에 배치된다. 일반적인 얼라인 마크는 상기 배선 및 패드에 의해 위치 및 사이즈 등에 제한적인 문제가 있고, 상기 배선 및 패드로부터 멀어질수록 액정표시패널 및 인쇄회로기판의 얼라인 신뢰도가 저하될 수 있는 문제가 있었다.A typical display device uses an alignment mark for bonding a printed circuit board and a liquid crystal display panel, and the alignment mark uses a copper foil or the like for the liquid crystal display panel and the printed circuit board. Since the alignment marks are formed at the time of manufacturing wirings and pads provided with driving signals for the liquid crystal display panel and the printed circuit board, they are disposed in the edge regions of the liquid crystal display panel and the printed circuit board in order to prevent shorting of wirings and pads . There is a problem that a general alignment mark is limited in position and size by the wiring and the pad, and there is a problem that the reliability of the alignment of the liquid crystal display panel and the printed circuit board may deteriorate as the distance from the wiring and the pad is deteriorated.

실시 예는 표시패널과 인쇄회로기판의 얼라인 불량을 개선할 수 있는 표시장치를 제공할 수 있다.The embodiment can provide a display device capable of improving alignment defects of a display panel and a printed circuit board.

또한, 실시 예는 표시패널과 인쇄회로기판의 얼라인 마크의 디자인, 위치 및 사이즈 제한을 개선할 수 있는 표시장치를 제공할 수 있다.Further, the embodiment can provide a display device capable of improving the design, position and size limitation of the alignment marks of the display panel and the printed circuit board.

실시 예에 표시장치는 가장자리에 신호배선을 갖는 패드영역을 포함하는 표시패널과, 제1 패드부의 양측 끝단에 배치되고, 제1 방향으로 일정 간격 이격된 패턴들을 포함하는 기판 얼라인 마크를 포함한다. 실시 예는 패턴 구조의 기판 얼라인 마크에 의해 기판 얼라인 마크가 패드영역의 신호배선과 중첩되더라도 신호배선들 사이의 쇼트를 개선할 수 있다. 또한, 실시 예는 상기 기판 얼라인 마크의 디자인 설계에 있어서, 위치 및 사이즈로부터 자유로울 수 있다. 실시 예는 패턴 구조의 기판 얼라인 마크 의해 표시패널의 종류와 관계없이 인쇄회로기판을 공용화할 수 있다.In an embodiment, the display device includes a display panel including a pad region having signal wirings at the edges, and a substrate alignment mark disposed at both ends of the first pad portion and including patterns spaced apart in a first direction . The embodiment can improve a short between signal wirings even if the substrate alignment mark overlaps the signal wirings of the pad area by the substrate alignment mark of the pattern structure. Further, the embodiment can be free from position and size in the design design of the substrate alignment marks. The embodiment can share the printed circuit board regardless of the type of the display panel by the substrate alignment mark of the pattern structure.

본 발명의 실시 예는 패턴구조의 기판 얼라인 마크 및 가접지시선에 의해 기판 얼라인 마크 및 가접지시선 중 적어도 어느 하나가 표시패널의 패드영역에 배치된 신호배선과 중첩되더라도 신호배선들 사이의 쇼트를 개선할 수 있다. Even when at least one of the substrate alignment mark and the ground line is superimposed on the signal wiring arranged in the pad area of the display panel by the substrate alignment mark of the pattern structure and the grounding line of the pattern structure, The shot can be improved.

또한, 실시 예는 상기 기판 얼라인 마크 및 가접지시선의 디자인 설계에 있어서, 신호배선과 중첩되더라도 쇼트를 개선하므로 위치 및 사이즈로부터 자유로울 수 있다.Further, in the design of the substrate alignment mark and the grounding line, the embodiment can be free from position and size because it improves the shot even if it overlaps the signal wiring.

실시 예는 패턴 구조의 기판 얼라인 마크 및 가접지시선에 의해 표시패널의 종류와 관계없이 인쇄회로기판을 공용화할 수 있다. 따라서, 실시 예는 공용화의 인쇄회로기판을 제공하므로 제조비용을 줄일 수 있다.The embodiment can share the printed circuit board regardless of the type of the display panel by the substrate alignment mark of the pattern structure and the ground line. Thus, the embodiment provides a printed circuit board for common use, so that the manufacturing cost can be reduced.

도 1은 실시 예에 따른 표시장치를 도시한 사시도이다.
도 2는 실시 예에 따른 인쇄회로기판을 도시한 평면도이다.
도 3은 도 1의 A영역의 표시패널의 패드영역을 도시한 도면이다.
도 4는 도 1의 A영역의 표시패널의 패드영역 및 인쇄회로기판을 도시한 도면이다.
도 5는 실시 예에 따른 신호배선 및 가접지시선을 도시한 도면이다.
도 6는 실시 예에 따른 신호배선 및 기판 얼라인 마크를 도시한 도면이다.
도 7은 다른 실시 예에 따른 신호배선 및 가접지시선을 도시한 도면이다.
도 8은 다른 실시 예에 따른 신호배선 및 기판 얼라인 마크를 도시한 도면이다.
1 is a perspective view showing a display device according to an embodiment.
2 is a plan view showing a printed circuit board according to an embodiment.
3 is a view showing a pad area of a display panel in area A of Fig.
4 is a view showing a pad area and a printed circuit board of a display panel of area A in Fig.
5 is a view showing a signal line and a ground line according to the embodiment.
6 is a diagram showing signal lines and substrate alignment marks according to the embodiment.
7 is a view showing a signal line and a ground line according to another embodiment.
8 is a diagram showing signal lines and substrate alignment marks according to another embodiment.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention and the manner of achieving them will become apparent with reference to the embodiments described in detail below with reference to the accompanying drawings. The present invention may, however, be embodied in many different forms and should not be construed as being limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the concept of the invention to those skilled in the art. To fully disclose the scope of the invention to a person skilled in the art, and the invention is only defined by the scope of the claims.

본 발명의 실시 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.The shapes, sizes, ratios, angles, numbers, and the like disclosed in the drawings for describing the embodiments of the present invention are illustrative, and thus the present invention is not limited thereto. Like reference numerals refer to like elements throughout the specification. In the following description, well-known functions or constructions are not described in detail since they would obscure the invention in unnecessary detail.

본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.In the case where the word 'includes', 'having', 'done', etc. are used in this specification, other parts can be added unless '~ only' is used. Unless the context clearly dictates otherwise, including the plural unless the context clearly dictates otherwise.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.In interpreting the constituent elements, it is construed to include the error range even if there is no separate description.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.In the case of a description of the positional relationship, for example, if the positional relationship between two parts is described as 'on', 'on top', 'under', and 'next to' Or " direct " is not used, one or more other portions may be located between the two portions.

시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간 적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.In the case of a description of a temporal relationship, for example, if a temporal posterior relationship is described by 'after', 'after', 'after', 'before', etc., 'May not be contiguous unless it is used.

제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.The first, second, etc. are used to describe various components, but these components are not limited by these terms. These terms are used only to distinguish one component from another. Therefore, the first component mentioned below may be the second component within the technical spirit of the present invention.

본 발명의 여러 실시 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.It is to be understood that each of the features of the various embodiments of the present invention may be combined or combined with each other, partially or wholly, technically various interlocking and driving, and that the embodiments may be practiced independently of each other, It is possible.

이하, 본 발명의 실시예들은 도면을 참고하여 상세하게 설명한다. 그리고 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In the drawings, the size and thickness of the device may be exaggerated for convenience. Like reference numerals designate like elements throughout the specification.

도 1은 실시 예에 따른 표시장치를 도시한 사시도이고, 도 2는 실시 예에 따른 인쇄회로기판을 도시한 평면도이고, 도 3은 도 1의 A영역의 표시패널의 패드영역을 도시한 도면이고, 도 4는 도 1의 A영역의 표시패널의 패드영역 및 인쇄회로기판을 도시한 도면이다.FIG. 1 is a perspective view illustrating a display device according to an embodiment, FIG. 2 is a plan view showing a printed circuit board according to an embodiment, FIG. 3 is a view showing a pad region of a display panel in region A of FIG. 1 And Fig. 4 is a view showing a pad area and a printed circuit board of the display panel in area A of Fig.

도 1 내지 도 4에 도시된 바와 같이, 실시 예의 표시장치(100)는 표시패널(110) 및 인쇄회로기판(130)을 포함할 수 있다.1 to 4, the display device 100 of the embodiment may include a display panel 110 and a printed circuit board 130. [

상기 표시패널(110)은 표시영역과 비표시영역으로 구분될 수 있고, 상기 비표시영역은 드라이버 IC(120) 및 인쇄회로기판(130)과 연결되는 패드영역(120a)을 포함할 수 있다.The display panel 110 may be divided into a display area and a non-display area. The non-display area may include a pad area 120a connected to the driver IC 120 and the printed circuit board 130.

도면에는 상세하게 도시되지 않았지만, 상기 표시패널(110)은 서로 마주보는 컬러필터 기판과 박막 트랜지스터 기판과, 상기 컬러필터 기판과 박막 트랜지스터 기판 사이의 액정층을 포함할 수 있다. 실시 예는 액정층을 포함하는 표시패널(110)을 일예로 설명하고 있으나, 이에 한정되는 것은 아니다. 예컨대 상기 표시패널(110)은 유기전계발광 표시패널일 수도 있다. 상기 컬러필터 기판은 블랙매트릭스와 컬러필터를 포함할 수 있고, 박막 트랜지스터 기판은 복수의 게이트 라인과 복수의 데이터 라인이 매트릭스 형태로 배치될 수 있고, 상기 게이트 라인과 데이터 라인이 교차영역에 박막트랜지스터(Thin Film Transistor; TFT)가 배치될 수 있다. 즉, 상기 표시패널(110)은 화소 단위를 이루는 액정 셀들이 매트릭스 형태로 배열되어 있으며, 구동 PCB에서 전달되는 화상 신호 정보에 따라 액정 셀들이 광 투과율을 조절함으로써 화상을 표시하게 된다.Although not shown in detail in the drawings, the display panel 110 may include a color filter substrate and a thin film transistor substrate facing each other, and a liquid crystal layer between the color filter substrate and the TFT substrate. In the embodiment, the display panel 110 including the liquid crystal layer is described as an example, but the present invention is not limited thereto. For example, the display panel 110 may be an organic light emitting display panel. The color filter substrate may include a black matrix and a color filter. In the thin film transistor substrate, a plurality of gate lines and a plurality of data lines may be arranged in a matrix, (Thin Film Transistor) may be disposed. That is, in the display panel 110, the liquid crystal cells constituting the pixel unit are arranged in a matrix form, and the liquid crystal cells control the light transmittance according to the image signal information transmitted from the driving PCB, thereby displaying an image.

상기 패드영역(120a)에는 상기 드라이버 IC(120) 및 인쇄회로기판(130)이 배치될 수 있다. 상기 패드영역(120a)은 상기 박막 트랜지스터 기판으로부터 연장될 수 있다. 상기 패드영역(120a)은 드라이버 패드부(21), 기판 패드부(123), 신호배선(124) 및 쇼팅바(SB)를 포함할 수 있다. The driver IC 120 and the printed circuit board 130 may be disposed in the pad region 120a. The pad region 120a may extend from the thin film transistor substrate. The pad region 120a may include a driver pad portion 21, a substrate pad portion 123, a signal line 124, and a shorting bar SB.

상기 드라이버 패드부(121)는 상기 드라이버 IC(120)와 전기적으로 연결될 수 있다. The driver pad unit 121 may be electrically connected to the driver IC 120.

상기 기판 패드부(123)는 상기 인쇄회로기판(130)과 전기적으로 연결될 수 있다. The substrate pad part 123 may be electrically connected to the printed circuit board 130.

상기 신호배선(124)은 상기 쇼팅바(SB)와 전기적으로 연결될 수 있다. 상기 신호배선(124)은 상기 표시패널(110)의 제조 중에 임의의 구동신호가 제공되어 상기 박막 트랜지스터의 구동유무를 판별할 수 있다. 또한, 상기 신호배선(124)은 도면에 도시되지 않은 검사패드와 연결될 수 있고, 상기 드라이버 패드부(121) 및 기판 패드부(123)와 연결될 수 있다. The signal line 124 may be electrically connected to the shorting bar SB. The signal line 124 may be provided with an arbitrary drive signal during manufacture of the display panel 110 to determine whether the thin film transistor is driven. The signal line 124 may be connected to a test pad (not shown) and may be connected to the driver pad portion 121 and the substrate pad portion 123.

상기 쇼팅바(SB)는 상기 신호배선(124)과 연결될 수 있다. 상기 쇼팅바(SB)는 상기 패드영역(120a)의 가장자리에 배치될 수 있다. 상기 쇼팅바(SB)는 상기 패드영역(120a)의 신호배선(124), 드라이버 패드부(121), 기판 패드부(123) 등을 접지시켜 정전기 불량을 방지하는 기능을 포함할 수 있다. 실시 예는 상기 신호배선(124)으로부터 직접 연결된 구조를 한정하여 설명하고 있지만, 이에 한정되는 것은 아니다. 상기 The shorting bar SB may be connected to the signal line 124. The shorting bar SB may be disposed at an edge of the pad region 120a. The shorting bar SB may include a function of preventing a static electricity failure by grounding the signal line 124, the driver pad 121, and the substrate pad 123 of the pad region 120a. Although the embodiment has been described with a structure that is directly connected to the signal wiring 124, it is not limited thereto. remind

상기 패드영역(120a)에는 쇼팅바(SB)를 표시패널(110)로부터 분리하는 스크라이빙 라인(SL: Scribing Line)을 포함할 수 있다. 상기 스크라이빙 라인(SL)은 상기 기판 패드부(123)와 상기 쇼팅바(SB) 사이일 수 있다. 상기 스크라이빙 라인(SL)은 상기 기판 패드부(123)의 패드들이 배열된 제1 방향(X-X')으로 배치될 수 있다. 상기 스크라이빙 라인(SL)은 상기 신호배선(124)을 횡단하여 상기 신호배선(124)은 서로 단선될 수 있다. 실시 예는 표시패널(110)의 제조 중에 박막 트랜지스터의 불량유무를 확인한 후, 상기 스크라이빙 라인(SL)에 의해 상기 신호배선(124)이 단선될 수 있다.The pad region 120a may include a scribing line (SL) separating the display panel (SB) from the display panel (110). The scribing line SL may be between the substrate pad 123 and the shorting bar SB. The scribing line SL may be disposed in a first direction X-X 'in which pads of the substrate pad part 123 are arranged. The signal line 124 may be disconnected from the scribing line SL across the signal line 124. The signal line 124 may be disconnected by the scribing line SL after confirming the presence or absence of defects of the thin film transistor during the manufacture of the display panel 110. [

상기 인쇄회로기판(130)은 상기 스크라이빙 라인(SL)에 의해 상기 신호배선(124)이 단선된 후에 상기 기판 패드부(123)와 적기적으로 연결될 수 있다. 상기 인쇄회로기판(130)은 가요성 인쇄회로기판(FPCB: Flexible Printed Circuit Board)일 수 있으나, 이에 한정되는 것은 아니다. 예컨대 상기 인쇄회로기판(130)은 테이프 캐리어 패키지(TCP: Tape Carrier Package), 칩 온 필름(COF: Chip On Film)일 수도 있다. 상기 인쇄회로기판(130)은 제1 패드부(133), 제2 패드부(137), 기판 회로부(135), 기판 얼라인 마크(140) 및 가접지시선(131)을 포함할 수 있다.The printed circuit board 130 may be periodically connected to the substrate pad 123 after the signal line 124 is disconnected by the scribing line SL. The printed circuit board 130 may be a flexible printed circuit board (FPCB), but is not limited thereto. For example, the printed circuit board 130 may be a tape carrier package (TCP) or a chip on film (COF). The printed circuit board 130 may include a first pad portion 133, a second pad portion 137, a substrate circuit portion 135, a substrate alignment mark 140, and a ground line 131.

상기 제1 패드부(133)는 상기 기판 패드부(123)와 전기적으로 연결될 수 있다. 상기 제1 패드부(133)는 상기 기판 패드부(123)와 직접 접할 수 있다. 상기 제1 패드부(133)는 상기 인쇄회로기판(130)의 일측에 배치될 수 있다. 상기 제1 패드부(133) 더비 패드를 더 포함할 수 있으나, 이에 한정되는 것은 아니다.The first pad portion 133 may be electrically connected to the substrate pad portion 123. The first pad portion 133 may be in direct contact with the substrate pad portion 123. The first pad portion 133 may be disposed on one side of the printed circuit board 130. The first pad portion 133 may further include a derby pad, but the present invention is not limited thereto.

상기 제2 패드부(137)는 타측에 배치될 수 있다. 상기 제2 패드부(137)는 시스템(미도시)과 전기적을 연결될 수 있다. 상기 제2 패드부(137)는 시스템과 전기적으로 연결될 수 있다.The second pad portion 137 may be disposed on the other side. The second pad unit 137 may be electrically connected to a system (not shown). The second pad portion 137 may be electrically connected to the system.

상기 기판 회로부(135)는 전원회로, 제어회로 등을 포함할 수 있다. 예컨대 상기 기판 회로부(135)는 전원전압(VDD), 기저전압(VSS), 공통전압(VCOM), 게이트 하이전압(VGH), 게이트 로우전압(VGL) 등을 생성하는 전원회로를 할 수 있다. 상기 기판 회로부(135)는 디지털 비디오 데이터 및 타이밍 제어신호를 생성하는 제어회로를 포함할 수 있다. 상기 타이밍 제어신호는 게이트 스타트 펄스(GSP), 게이트 시프트 클럭(GSC), 게이트 출력 인에이블 신호(GOE), 데이터 스타트 펄스(SSP), 데이터 샘플링 클럭(SSC), 극성제어신호(Pol), 및 데이터 출력 인에이블 신호(SOE)등 일 수 있다.The substrate circuit section 135 may include a power supply circuit, a control circuit, and the like. For example, the substrate circuit section 135 may include a power supply circuit for generating a power supply voltage VDD, a base voltage VSS, a common voltage VCOM, a gate high voltage VGH, a gate low voltage VGL, and the like. The substrate circuit portion 135 may include a control circuit for generating digital video data and a timing control signal. The timing control signal includes a gate start pulse GSP, a gate shift clock GSC, a gate output enable signal GOE, a data start pulse SSP, a data sampling clock SSC, a polarity control signal Pol, A data output enable signal (SOE), or the like.

상기 기판 얼라인 마크(140)는 상기 인쇄회로기판(130)과 상기 표시패널(110)의 얼라인을 위해 상기 인쇄회로기판(130)에 포함될 수 있다. 상기 기판 얼라인 마크(140)는 인쇄회로기판(130)의 일측에 배치될 수 있다. 상기 기판 얼라인 마크(140)는 표시패널(110)의 패널 얼라인 마크(129)와 대응될 수 있다. 상기 기판 얼라인 마크(140)는 상기 제1 패드부(133)의 양끝 가장자리에 배치될 수 있다. 상기 기판 얼라인 마크(140)는 표시패널(110)의 패널 얼라인 마크(129)와 중첩될 수 있다. 상기 기판 얼라인 마크(140)는 상기 신호배선(124)과 중첩될 수 있다. 상기 기판 얼라인 마크(140)는 상기 제1 방향(X-X')으로 일정 간격 이격된 패턴구조일 수 있다. 상기 기판 얼라인 마크(140)는 각각의 패턴들이 상기 제1 방향(X-X')과 직교하는 제2 방향(Y-Y')으로 나란하게 배치될 수 있다. 상기 기판 얼라인 마크(140)는 제1 얼라인 패턴(141) 및 제2 얼라인 패턴(143)을 포함할 수 있다.The substrate alignment mark 140 may be included in the printed circuit board 130 for aligning the printed circuit board 130 and the display panel 110. The substrate alignment mark 140 may be disposed on one side of the printed circuit board 130. The substrate alignment mark 140 may correspond to the panel alignment mark 129 of the display panel 110. The substrate alignment mark 140 may be disposed at both edges of the first pad portion 133. The substrate alignment mark 140 may overlap the panel alignment mark 129 of the display panel 110. The substrate alignment marks 140 may overlap the signal lines 124. The substrate alignment marks 140 may have a pattern structure spaced apart in the first direction (X-X '). The substrate alignment marks 140 may be arranged in a second direction Y-Y 'orthogonal to the first direction X-X'. The substrate alignment mark 140 may include a first alignment pattern 141 and a second alignment pattern 143.

상기 제1 얼라인 패턴(141)은 탑뷰가 전체적으로 원형 구조일 수 있다. 상기 제1 얼라인 패턴(141)은 제1 패널 얼라인 마크(129a)와 중첩될 수 있다. 상기 제1 얼라인 패턴(141)은 패턴들을 포함할 수 있다. 예컨대 상기 제1 얼라인 패턴(141)은 4개의 패턴을 포함하고 있으나, 이에 한정되는 것은 아니다. 실시 예는 패턴 구조를 갖는 제1 얼라인 패턴(141)에 의해 상기 기판 얼라인 마크(140)가 패드영역(120a)의 신호배선(124)과 중첩되더라도 쇼트를 개선할 수 있다. 또한, 실시 예는 기판 얼라인 마크(140)의 디자인 설계에 있어서, 위치 및 사이즈로부터 자유롭고, 상기 제1 패드부(133)와 최대한 인접한 위치에 배치할 수 있으므로 인쇄회로기판(130)과 표시패널(110) 사이의 얼라인 신뢰도를 향상시킬 수 있다.The first alignment pattern 141 may have a circular shape as a whole. The first alignment pattern 141 may overlap the first panel alignment mark 129a. The first alignment pattern 141 may include patterns. For example, the first alignment pattern 141 includes four patterns, but is not limited thereto. The embodiment can improve the shot even if the substrate alignment mark 140 overlaps the signal wiring 124 of the pad region 120a by the first alignment pattern 141 having the pattern structure. Since the embodiment is free from position and size in the design design of the substrate alignment mark 140 and can be disposed at a position as close as possible to the first pad portion 133, It is possible to improve the reliability of the alignment between the first substrate 110 and the second substrate 110.

상기 제2 얼라인 패턴(143)은 탑뷰가 전체적으로 단축과 장축을 갖는 사각형 구조일 수 있다. 상기 제2 얼라인 패턴(143)은 제2 패널 얼라인 마크(129b)와 중첩될 수 있다. 상기 제2 얼라인 패턴(143)은 제1 방향(X-X')으로 장축을 가질 수 있다. 상기 제2 얼라인 패턴(143)은 복수의 패턴 구조일 수 있다. 예컨대 상기 제2 얼라인 패턴(143)은 4개의 패턴들을 포함할 수 있으나, 이에 한정되는 것은 아니다. 상기 제2 얼라인 패턴(143)의 패턴들과 상기 제1 얼라인 패턴(141)의 패턴들은 서로 제2 방향(Y-Y')으로 나란하게 배치될 수 있다. 실시 예는 복수의 패턴을 포함하는 패턴구조의 제2 얼라인 패턴(143)에 의해 상기 기판 얼라인 마크(140)가 패드영역(120a)의 신호배선(124)과 중첩되더라도 쇼트를 개선할 수 있다. 또한, 실시 예는 기판 얼라인 마크(140)의 디자인 설계에 있어서, 위치 및 사이즈로부터 자유롭고, 상기 제1 패드부(133)와 최대한 인접한 위치에 배치할 수 있으므로 인쇄회로기판(130)과 표시패널(110) 사이의 얼라인 신뢰도를 향상시킬 수 있다.The second alignment pattern 143 may be a quadrangular structure having a short axis and a long axis as a whole. The second alignment pattern 143 may overlap the second panel alignment mark 129b. The second alignment pattern 143 may have a long axis in a first direction X-X '. The second alignment pattern 143 may have a plurality of pattern structures. For example, the second alignment pattern 143 may include four patterns, but is not limited thereto. The patterns of the second alignment pattern 143 and the patterns of the first alignment pattern 141 may be arranged in parallel with each other in the second direction Y-Y '. The embodiment can improve the short circuit even if the substrate alignment mark 140 overlaps the signal wiring 124 of the pad region 120a by the second alignment pattern 143 of the pattern structure including the plurality of patterns have. Since the embodiment is free from position and size in the design design of the substrate alignment mark 140 and can be disposed at a position as close as possible to the first pad portion 133, It is possible to improve the reliability of the alignment between the first substrate 110 and the second substrate 110.

상기 가접지시선(131)은 상기 기판 얼라인 마크(140)와 인접하게 배치될 수 있다. 예컨대 상기 가접지시선(131)은 상기 기판 얼라인 마크(140)로부터 일정 간격 이격될 수 있다. 상기 가접지시선(131)은 커버레이(coverlay)의 부착 공차를 육안으로 확인하기 위한 기능을 포함할 수 있다. 상기 가접지시선(131)은 상기 제1 패드부(133) 및 기판 얼라인 마크(140) 제조 시에 형성될 수 있다. 상기 가접지선(131)은 커버레이의 부착 공차를 확인할 수 있는 형태일 수 있다. 예컨대 상기 가접지시선(131)은 탑뷰가 전체적으로 단축과 장축을 갖는 사각형 구조일 수 있다. 상기 가접지시선(131)은 제1 방향(X-X')으로 장축일 수 있다. 상기 가접지시선(131)은 제1 방향(X-X')으로 이격된 패턴 구조일 수 있다. 예컨대 상기 가접지시선(131)은 제1 방향(X-X')으로 4개의 패턴들을 포함할 수 있으나, 이에 한정되는 것은 아니다. 실시 예는 패턴구조의 가접지시선(131)에 의해 상기 가접지시선(131)이 패드영역(120a)의 신호배선(124)과 중첩되더라도 신호배선(124) 들 사이의 쇼트를 개선할 수 있다. 또한, 실시 예는 상기 가접지시선(131)의 디자인 설계에 있어서, 위치 및 사이즈로부터 자유로울 수 있다.The ground line 131 may be disposed adjacent to the substrate alignment mark 140. For example, the ground line 131 may be separated from the substrate alignment mark 140 by a predetermined distance. The ground line 131 may include a function for visually confirming the attachment tolerance of the coverlay. The ground line 131 may be formed at the time of manufacturing the first pad portion 133 and the substrate alignment mark 140. The ground line 131 may be a shape that can confirm the attachment tolerance of the coverlay. For example, the above-mentioned ground line 131 may be a quadrangular structure in which the top view as a whole has a short axis and a long axis. The ground line 131 may be long in the first direction X-X '. The ground line 131 may have a pattern structure spaced apart in the first direction X-X '. For example, the ground line 131 may include four patterns in a first direction (X-X '), but the present invention is not limited thereto. The embodiment can improve the short circuit between the signal lines 124 even if the ground line 131 overlaps the signal line 124 of the pad region 120a by the ground line 131 of the pattern structure . In addition, the embodiment can be free from position and size in the design design of the earthing line 131.

실시 예는 패턴 구조의 기판 얼라인 마크(140) 및 가접지시선(131)에 의해 표시패널(110)의 종류와 관계없이 인쇄회로기판(130)을 공용화할 수 있다. 예컨대 실시 예는 패드영역(120a)의 드라이버 패드부(121) 및 기판 패드부(123)가 복수의 더미 패드를 포함하거나, 신호배선(124)의 위치가 변경되더라도 상기 기판 얼라인 마크(140) 및 가접지시선(131)과 중첩되더라도 패턴 구조에 의해 쇼트를 방지하므로 인쇄회로기판(130)의 공용화를 구현할 수 있다. 따라서 실시 예는 공용화의 인쇄회로기판(130)을 제공하므로 제조비용을 줄일 수 있다.The embodiment can share the printed circuit board 130 regardless of the type of the display panel 110 by the substrate alignment marks 140 and the ground lines 131 of the pattern structure. For example, in the embodiment, the driver pad portion 121 and the substrate pad portion 123 of the pad region 120a include a plurality of dummy pads or the substrate alignment mark 140, even if the position of the signal wiring 124 is changed, And the ground line 131 are overlapped with each other, a short circuit is prevented by the pattern structure, so that the printed circuit board 130 can be commonly used. Thus, the embodiment provides a common printed circuit board 130, which can reduce manufacturing costs.

도 5는 실시 예에 따른 신호배선 및 가접지시선을 도시한 도면이고, 도 6는 실시 예에 따른 신호배선 및 기판 얼라인 마크를 도시한 도면이다.FIG. 5 is a view showing a signal line and a ground line according to the embodiment, and FIG. 6 is a view showing a signal line and a substrate alignment mark according to the embodiment.

도 5 및 도 6에 도시된 바와 같이, 실시 예는 도 1 내지 도 4를 참조하여 각 구성들의 상세한 설명은 생략하고, 신호배선(124), 가접지시선(131) 및 기판 얼라인 마크 사이의 관계를 설명하도록 한다. 5 and 6, the embodiment will not be described in detail with reference to FIGS. 1 to 4, and the signal wiring 124, the ground line 131, and the substrate alignment mark Explain the relationship.

실시 예는 상기 신호배선(124) 및 상기 가접지시선(131)이 중첩될 수 있고, 상기 신호배선(124) 및 기판 얼라인 마크가 중첩될 수 있다. 여기서, 상기 기판 얼라인 마크는 제1 및 제2 얼라인 패턴(141, 143)을 포함할 수 있다. 상기 가접지시선(131) 및 상기 기판 얼라인 마크는 제1 방향(X-X')으로 이격된 패턴들을 갖는 패턴 구조일 수 있다.In the embodiment, the signal line 124 and the ground line 131 may overlap, and the signal line 124 and the substrate alignment mark may overlap. Here, the substrate alignment marks may include first and second alignment patterns 141 and 143. [ The ground line 131 and the substrate alignment mark may have a pattern structure having patterns spaced in a first direction X-X '.

상기 신호배선(124) 각각은 제1 너비(W1)를 가질 수 있고, 인접한 상기 신호배선(124) 사이에 제1 간격(I1)을 가질 수 있다. 여기서, 실시 예는 신호배선(124)을 일 예로 설명하고 있지만, 이에 한정되는 것은 아니다. 예컨대 상기 신호배선(124)은 패드영역의 패드들일 수도 있다.Each of the signal wirings 124 may have a first width W1 and may have a first interval I1 between adjacent signal wirings 124. [ Although the signal wiring 124 is described as an example in the embodiment, the present invention is not limited thereto. For example, the signal line 124 may be pads of a pad region.

상기 가접지시선(131) 각각의 패턴은 제2 너비(W2)를 가질 수 있고, 인접한 상기 가접지시선(131)의 패턴들은 제2 간격(I2)을 가질 수 있다. 상기 제2 간격(I2)은 일정할 수 있으나, 이에 한정되는 것은 아니다. 예컨대 상기 제2 간격(I2)은 위치에 따라 상이할 수 있다.Each of the patterns of the ground lines 131 may have a second width W2 and the patterns of the adjacent ground lines 131 may have a second distance I2. The second interval I2 may be constant but is not limited thereto. For example, the second interval I2 may be different depending on the position.

실시 예의 상기 제2 너비(W2)는 상기 제1 간격(I1)보다 작을 수 있다. 실시 예는 상기 제2 간격(W2)은 상기 제1 너비(W1)보다 클 수 있다. 실시 예는 상기 제2 너비(W2)가 제1 간격(I1)보다 작고, 상기 제2 간격(I2)을 상기 제1 너비(W1)보다 크게 함으로써, 상기 신호배선(124) 및 가접지시선(131)이 중첩되더라도 상기 가접지시선(131)에 의해 상기 신호배선(124) 사이의 쇼트를 방지할 수 있다. The second width W2 of the embodiment may be smaller than the first interval I1. In an embodiment, the second interval W2 may be greater than the first width W1. The embodiment is characterized in that the second width W2 is smaller than the first distance I1 and the second distance I2 is larger than the first width W1 so that the signal line 124 and the ground line The signal line 124 can be prevented from being short-circuited by the ground line 131 even if the signal lines 124 and 131 overlap each other.

상기 제1 얼라인 패턴(141) 각각은 제3 너비(W3)를 가질 수 있고, 인접한 상기 제1 얼라인 패턴(141) 들은 제3 간격(W3)을 가질 수 있다. 상기 제3 너비(W3)는 패턴 각각의 너비일 수 있다. 상기 제3 너비(W3)는 일정할 수 있으나, 이에 한정되는 것은 아니다. 예컨대 상기 제1 얼라인 패턴(141)의 제3 너비(W3)는 양측 가장자리 제1 패턴(141a)으로 갈수록 크거나 작을 수 있다. 상기 제3 간격(I3)은 일정할 수 있으나, 이에 한정되는 것은 아니다. 예컨대 상기 제3 간격(I3)은 제1 얼라인 패턴(141)의 중심보다 가장자리로 갈수록 더 크거나 작을 수 있다.Each of the first alignment patterns 141 may have a third width W3 and adjacent first alignment patterns 141 may have a third spacing W3. The third width W3 may be a width of each of the patterns. The third width W3 may be constant but is not limited thereto. For example, the third width W3 of the first alignment pattern 141 may be larger or smaller as the first side pattern 141a. The third interval I3 may be constant, but is not limited thereto. For example, the third interval I3 may be larger or smaller toward the edge than the center of the first alignment pattern 141. [

상기 제2 얼라인 패턴(143) 각각은 제4 너비(W4)를 가질 수 있고, 인접한 상기 제2 얼라인 패턴(143) 들은 제4 간격(W4)을 가질 수 있다. 상기 제4 너비(W4)는 패턴 각각의 너비일 수 있다. 상기 제4 너비(W4)는 일정할 수 있으나, 이에 한정되는 것은 아니다. 예컨대 상기 제2 얼라인 패턴(143)의 제4 너비(W4)는 양측 가장자리 제2 패턴(143a)로 갈수록 크거나 작을 수 있다. 상기 제4 간격(I4)은 일정할 수 있으나, 이에 한정되는 것은 아니다. 예컨대 상기 제4 간격(I4)은 제2 얼라인 패턴(143)의 중심보다 가장자리로 갈수록 크거나 작을 수 있다.Each of the second alignment patterns 143 may have a fourth width W4 and adjacent second alignment patterns 143 may have a fourth spacing W4. The fourth width W4 may be a width of each of the patterns. The fourth width W4 may be constant but is not limited thereto. For example, the fourth width W4 of the second alignment pattern 143 may be larger or smaller as the second side edge second pattern 143a. The fourth interval I4 may be constant, but is not limited thereto. For example, the fourth interval I4 may be larger or smaller toward the edge than the center of the second alignment pattern 143. [

실시 예의 제3 및 제4 너비(W3, W4)는 상기 제1 간격(I1)보다 작을 수 있다. 실시 예는 상기 제3 및 제4 간격(I3, I4)은 상기 제1 너비(W1)보다 클 수 있다. 실시 예의 상기 제3 및 제4 너비(W3, W4)는 제1 간격(I1)보다 작고, 상기 제3 및 제4 간격(I3, I4)은 상기 제1 너비(W1)보다 크게 설계되어 상기 신호배선(124) 및 기판 얼라인 마크가 중첩되더라도 상기 기판 얼라인 마크에 의한 상기 신호배선(124) 사이의 쇼트를 방지할 수 있다.The third and fourth widths W3 and W4 of the embodiment may be smaller than the first interval I1. In an embodiment, the third and fourth intervals I3 and I4 may be greater than the first width W1. The third and fourth widths W3 and W4 of the embodiment are smaller than the first interval I1 and the third and fourth intervals I3 and I4 are designed to be larger than the first width W1, It is possible to prevent a short circuit between the signal lines 124 due to the substrate alignment marks even if the wiring lines 124 and the substrate alignment marks overlap each other.

도 7은 다른 실시 예에 따른 신호배선 및 가접지시선을 도시한 도면이고, 도 8은 다른 실시 예에 따른 신호배선 및 기판 얼라인 마크를 도시한 도면이다.FIG. 7 is a view showing a signal line and a ground line according to another embodiment, and FIG. 8 is a view showing a signal line and a substrate alignment mark according to another embodiment.

도 7 및 도 8에 도시된 바와 같이, 다른 실시 예는 도 1 내지 도 4를 참조하여 각 구성들의 상세한 설명은 생략하고, 신호배선(124), 가접지시선(231) 및 기판 얼라인 마크 사이의 관계를 설명하도록 한다. 7 and 8, the other embodiments will be described with reference to FIGS. 1 to 4, and detailed descriptions of the configurations will be omitted. The signal line 124, the ground line 231, and the substrate alignment mark .

다른 실시 예는 상기 신호배선(124)은 제1 방향(X-X')으로 일정 간격 이격될 수 있다. 상기 가접지시선(231) 및 상기 기판 얼라인 마크는 상기 제1 방향(X-X')으로 일정 간격 이격된 패턴구조일 수 있다. 상기 신호배선(124) 및 상기 가접지시선(231)이 중첩될 수 있고, 상기 신호배선(124) 및 기판 얼라인 마크가 중첩될 수 있으나, 이에 한정되는 것은 아니다.In another embodiment, the signal lines 124 may be spaced apart from each other in the first direction X-X '. The ground line 231 and the substrate alignment mark may have a pattern structure spaced a predetermined distance in the first direction X-X '. The signal line 124 and the ground line 231 may overlap, and the signal line 124 and the substrate alignment mark may overlap, but the present invention is not limited thereto.

상기 신호배선(124) 각각은 일정한 제1 너비(W1)를 가질 수 있고, 인접한 상기 신호배선(124)들은 일정한 제1 피치(P1)를 가질 수 있다. 상기 제1 너비(W1)는 상기 제1 피치(P1)보다 작을 수 있다. 여기서, 실시 예는 신호배선(124)을 일 예로 설명하고 있지만, 이에 한정되는 것은 아니다. 예컨대 상기 신호배선(124)은 드라이버 패드부의 패드들일 수도 있다.Each of the signal wirings 124 may have a constant first width W1 and adjacent signal wirings 124 may have a constant first pitch P1. The first width W1 may be smaller than the first pitch P1. Although the signal wiring 124 is described as an example in the embodiment, the present invention is not limited thereto. For example, the signal wiring 124 may be pads of the driver pad portion.

상기 가접지시선(231) 각각의 패턴은 일정한 제5 너비(W5)를 가질 수 있고, 인접한 상기 가접지시선(231)의 패턴들은 일정한 제2 피치(P2)를 가질 수 있다. 상기 제5 너비(W5)는 인접한 상기 가접지시선(231)의 간격과 동일할 수 있다. 상기 제5 너비(W5)는 상기 제2 피치(P2)보다 작을 수 있다.The pattern of each of the ground lines 231 may have a constant fifth width W5 and the patterns of the adjacent ground lines 231 may have a constant second pitch P2. The fifth width W5 may be the same as the interval between adjacent ground lines 231. The fifth width W5 may be smaller than the second pitch P2.

다른 실시 예는 상기 신호배선(124)의 제1 피치(P1)와 상기 가접지시선(231)의 제2 피치(P2)가 동일하고, 상기 신호배선(124) 각각의 제1 너비(W1)는 상기 가접지시선(231) 패턴 각각의 제5 너비(W5)보다 작고, 상기 제5 너비(W5)는 인접한 상기 가접지시선(231) 패턴 사이의 간격과 동일할 수 있다. 또한, 상기 제1 피치(P1)는 상기 제5 너비(W5)보다 클 수 있다. 따라서, 다른 실시 예는 상기 신호배선(124) 및 가접지시선(231)이 중첩되더라도 상기 가접지시선(231)에 의한 상기 신호배선(124) 사이의 쇼트를 방지할 수 있다.The first pitch P1 of the signal line 124 and the second pitch P2 of the ground line 231 are the same and the first width W1 of each of the signal lines 124 is the same. May be smaller than the fifth width W5 of each of the patterns of the ground lines 231 and the fifth width W5 may be the same as the distance between the adjacent patterns of the ground lines 231. [ Also, the first pitch P1 may be greater than the fifth width W5. Therefore, another embodiment can prevent a short circuit between the signal line 124 and the ground line 231 even if the signal line 124 and the ground line 231 overlap each other.

상기 기판 얼라인 마크는 제1 및 제2 얼라인 패턴(241, 243)을 포함할 수 있다. 제1 및 제2 얼라인 패턴(241, 243)은 상기 제1 방향(X-X')과 직교하는 제2 방향(Y-Y')으로 일정 간격 이격될 수 있다. 상기 제1 얼라인 패턴(241) 각각은 제6 너비(W6)를 가질 수 있고, 상기 제1 얼라인 패턴(241) 들은 일정한 제3 피치(P3)를 가질 수 있다. 상기 제6 너비(W6)는 인접한 상기 제1 얼라인 패턴(241)의 패턴 간격과 같을 수 있다. 상기 제6 너비(W6)는 상기 제3 피치(9C) 보다 작을 수 있다.The substrate alignment marks may include first and second alignment patterns 241 and 243. The first and second alignment patterns 241 and 243 may be spaced apart from each other by a predetermined distance in a second direction Y-Y 'orthogonal to the first direction X-X'. Each of the first alignment patterns 241 may have a sixth width W6 and the first alignment patterns 241 may have a constant third pitch P3. The sixth width W6 may be equal to the pattern spacing of the adjacent first alignment pattern 241. [ The sixth width W6 may be smaller than the third pitch 9C.

상기 제2 얼라인 패턴(243) 각각은 제7 너비(W7)를 가질 수 있고, 상기 제2 얼라인 패턴(243)은 일정한 제4 피치(P4)을 가질 수 있다. 상기 제7 너비(W7)는 인접한 상기 제2 얼라인 패턴(243)의 패턴 간격과 같을 수 있다. 상기 제7 너비(W7)는 상기 제4 피치(P4)보다 작을 수 있다.Each of the second alignment patterns 243 may have a seventh width W7 and the second alignment pattern 243 may have a constant fourth pitch P4. The seventh width W7 may be equal to the pattern interval of the adjacent second alignment pattern 243. The seventh width W7 may be smaller than the fourth pitch P4.

다른 실시 예는 상기 제1 및 제2 얼라인 패턴(241, 243)의 제3 및 제4 피치(P3, P4)는 상기 신호배선(124)의 제1 피치(P1)와 같을 수 있다.The third and fourth pitches P3 and P4 of the first and second alignment patterns 241 and 243 may be the same as the first pitch P1 of the signal line 124 in another embodiment.

다른 실시 예는 상기 신호배선(124)의 제1 피치(P1)와 상기 제1 및 제2 얼라인 패턴(241, 243)의 제3 및 제4 피치(P3, P4)가 동일하고, 상기 신호배선(124) 각각의 제1 너비(W1)는 상기 제1 및 제2 얼라인 패턴(241, 243) 각각의 제6 및 제7 너비(W6, W7)보다 작고, 상기 제6 너비(W6)는 인접한 상기 제1 얼라인 패턴(241)의 패턴 간격과 동일하고, 상기 제7 너비(W7)는 인접한 상기 제2 얼라인 패턴(243)의 패턴 간격과 동일할 수 있다. 또한, 상기 제1 피치(P1)는 상기 제6 및 제7 너비(W6, W7)보다 클 수 있다. 따라서, 다른 실시 예는 위의 상기 신호배선(124), 제1 및 제2 얼라인 패턴(241, 243)의 구조에 의해 상기 신호배선(124), 제1 및 제2 얼라인 패턴(241, 243)이 중첩되더라도 상기 제1 및 제2 얼라인 패턴(241, 243)에 의한 상기 신호배선(124) 사이의 쇼트를 방지할 수 있다. 다른 실시 예는 상기 가접지시선(231), 제1 및 제2 얼라인 패턴(241, 243)의 디자인 설계에 있어서, 위치 및 사이즈로부터 자유로울 수 있다. 또한, 다른 실시 예는 표시패널의 종류와 관계없이 인쇄회로기판을 공용화할 수 있다. 예컨대 실시 예는 패드영역의 드라이버 패드부 및 기판 패드부가 복수의 더미 패드를 포함하거나, 신호배선(124)의 위치가 변경되어 상기 기판 얼라인 마크 및 가접지시선(231)과 중첩되더라도 상기 기판 얼라인 마크 및 가접지시선(231)의 패턴 구조에 의해 신호배선(124) 사이의 쇼트를 방지함으로써, 인쇄회로기판의 공용화를 구현할 수 있다. 따라서. 다른 실시 예는 공용화의 인쇄회로기판을 제공하므로 제조비용을 줄일 수 있다.In another embodiment, the first pitch P1 of the signal line 124 is equal to the third and fourth pitches P3 and P4 of the first and second alignment patterns 241 and 243, The first width W1 of each of the wirings 124 is smaller than the sixth and seventh widths W6 and W7 of each of the first and second alignment patterns 241 and 243, And the seventh width W7 may be the same as the pattern interval of the adjacent second alignment pattern 243. In this case, In addition, the first pitch P1 may be larger than the sixth and seventh widths W6 and W7. Therefore, in another embodiment, the signal wiring 124, the first and second alignment patterns 241 and 242 are formed by the structure of the signal wiring 124, the first and second alignment patterns 241 and 243, 243 are overlapped, a short circuit between the signal lines 124 due to the first and second alignment patterns 241, 243 can be prevented. Other embodiments may be free of position and size in the design design of the earthing line 231, the first and second alignment patterns 241, 243. In another embodiment, the printed circuit board can be shared regardless of the type of the display panel. For example, in the embodiment, the driver pad portion and the substrate pad portion of the pad region include a plurality of dummy pads or the position of the signal line 124 is changed so that the substrate alignment marks and the substrate alignment marks 231 overlap with each other, The pattern structure of the in-mark and the ground line 231 prevents a short between the signal lines 124, thereby realizing the common use of the printed circuit board. therefore. Other embodiments provide a printed circuit board for common use, thereby reducing manufacturing costs.

이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.The features, structures, effects and the like described in the embodiments are included in at least one embodiment and are not necessarily limited to one embodiment. Further, the features, structures, effects, and the like illustrated in the embodiments can be combined and modified by other persons having ordinary skill in the art to which the embodiments belong. Accordingly, the contents of such combinations and modifications should be construed as being included in the scope of the embodiments.

이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시 예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention. It can be seen that the modification and application of branches are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that the present invention may be embodied in many other specific forms without departing from the spirit or essential characteristics thereof.

131: 가접지시선
140: 기판 얼라인 마크
141: 제1 얼라인 패턴
143: 제2 얼라인 패턴
131: is grounded
140: substrate alignment marks
141: 1st alignment pattern
143: 2nd alignment pattern

Claims (14)

제1 패드부; 및
상기 제1 패드부의 양측 끝단에 배치되고, 상기 제1 패드부의 배치방향과 나란하게 제1 방향으로 일정 간격 이격된 패턴들을 포함하는 기판 얼라인 마크를 포함하는 인쇄회로기판.
A first pad portion; And
And a substrate alignment mark disposed at both ends of the first pad portion and including patterns spaced apart from each other by a predetermined distance in a first direction parallel to an arrangement direction of the first pad portion.
제1 항에 있어서,
상기 기판 얼라인 마크는 제1 및 제2 얼라인 패턴을 포함하고,
상기 제1 얼라인 패턴은 탑뷰가 전체적으로 원형구조이고, 상기 제1 방향으로 이격된 패턴들을 포함하고,
상기 제2 얼라인 패턴은 탑뷰가 전체적으로 단축 및 장축을 갖는 사각형구조이고, 상기 제1 방향으로 이격된 패턴들을 포함하는 인쇄회로기판.
The method according to claim 1,
Wherein the substrate alignment marks comprise first and second alignment patterns,
Wherein the first alignment pattern comprises a pattern having a generally circular top view and spaced apart in the first direction,
Wherein the second alignment pattern is a quadrangular structure with a top view as a whole having a minor axis and a major axis, the patterns being spaced apart in the first direction.
제2 항에 있어서,
상기 제1 및 제2 얼라인 패턴은 상기 제1 방향과 직교하는 제2 방향으로 일정 간격 이격된 인쇄회로기판.
3. The method of claim 2,
Wherein the first and second alignment patterns are spaced apart from each other by a predetermined distance in a second direction orthogonal to the first direction.
제1 항에 있어서,
상기 기판 얼라인 마크로부터 일정 간격 이격된 가접지시선을 더 포함하는 인쇄회로기판.
The method according to claim 1,
Further comprising: a ground eye line spaced apart from the substrate alignment mark by a predetermined distance.
제4 항에 있어서,
상기 가접지시선은 탑뷰가 전체적으로 단축 및 장축을 갖는 사각형구조이고, 상기 제1 방향으로 이격된 패턴들을 포함하는 인쇄회로기판.
5. The method of claim 4,
Wherein the ground line is a quadrangular structure with a top view as a whole having a minor axis and a major axis, the patterns being spaced apart in the first direction.
가장자리에 패드영역을 포함하는 표시패널; 및
제1 패드부와, 상기 제1 패드부의 양측 끝단에 배치되고, 상기 제1 패드부의 배치방향과 나란한 제1 방향으로 일정 간격 이격된 패턴들을 포함하는 기판 얼라인 마크를 포함하고,
상기 패드영역에는 신호배선을 포함하는 표시장치.
A display panel including a pad area at an edge; And
And a substrate alignment mark disposed at both ends of the first pad portion and including patterns spaced apart in a first direction parallel to the arrangement direction of the first pad portion,
And a signal wiring is formed in the pad region.
제6 항에 있어서,
상기 기판 얼라인 마크는 제1 및 제2 얼라인 패턴을 포함하고,
상기 제1 얼라인 패턴은 탑뷰가 전체적으로 원형구조이고, 상기 제1 방향으로 이격된 패턴들을 포함하고,
상기 제2 얼라인 패턴은 탑뷰가 전체적으로 단축 및 장축을 갖는 사각형구조이고, 상기 제1 방향으로 이격된 패턴들을 포함하는 표시장치.
The method according to claim 6,
Wherein the substrate alignment marks comprise first and second alignment patterns,
Wherein the first alignment pattern comprises a pattern having a generally circular top view and spaced apart in the first direction,
Wherein the second alignment pattern is a quadrangular structure with a top view as a whole having a short axis and a long axis, and the patterns are spaced apart in the first direction.
제7 항에 있어서,
상기 제1 및 제2 얼라인 패턴은 상기 제1 방향과 직교하는 제2 방향으로 일정 간격 이격된 표시장치.
8. The method of claim 7,
Wherein the first and second alignment patterns are spaced apart from each other by a predetermined distance in a second direction orthogonal to the first direction.
제6 항에 있어서,
상기 기판 얼라인 마크로부터 일정 간격 이격된 가접지시선을 더 포함하는 표시장치.
The method according to claim 6,
Further comprising a line of sight that is spaced apart from the substrate alignment mark by a predetermined distance.
제9 항에 있어서,
상기 가접지시선은 탑뷰가 전체적으로 단축 및 장축을 갖는 사각형구조이고, 상기 제1 방향으로 이격된 패턴들을 포함하는 표시장치.
10. The method of claim 9,
Wherein the ground line is a quadrangular structure with a top view as a whole having a short axis and a long axis, and the patterns are spaced apart in the first direction.
제9 항에 있어서,
상기 신호배선은 제1 너비를 갖고, 인접한 상기 신호배선들 사이는 제1 간격을 갖고,
상기 가접지시선은 제2 너비를 갖고, 인접한 상기 가접지시선의 패턴 사이는 제2 간격을 갖고,
상기 제2 너비는 상기 제1 간격보다 작고, 상기 제2 간격은 상기 제1 너비보다 큰 표시장치.
10. The method of claim 9,
Wherein the signal wiring has a first width and has a first gap between adjacent signal wirings,
Wherein the second ground line has a second width, the adjacent second ground line has a second gap between the patterns,
Wherein the second width is smaller than the first spacing, and the second spacing is larger than the first width.
제7 항에 있어서,
상기 신호배선은 제1 너비를 갖고, 인접한 상기 신호배선들 사이는 제1 간격을 갖고,
상기 제1 얼라인 패턴은 제3 너비를 갖고, 인접한 상기 제1 얼라인 패턴의 패턴들 사이는 제3 간격을 갖고,
상기 제2 얼라인 패턴은 제4 너비를 갖고, 인접한 상기 제2 얼라인 패턴의 패턴들 사이는 제4 간격을 갖고,
상기 제3 및 제4 너비는 상기 제1 간격보다 작고, 상기 제3 및 제4 간격은 상기 제1 너비보다 큰 표시장치.
8. The method of claim 7,
Wherein the signal wiring has a first width and has a first gap between adjacent signal wirings,
Wherein the first alignment pattern has a third width and has a third spacing between the adjacent patterns of the first alignment pattern,
Wherein the second alignment pattern has a fourth width, a fourth gap between the adjacent patterns of the second alignment pattern,
Wherein the third and fourth widths are smaller than the first spacing and the third and fourth spacing are larger than the first width.
제9 항에 있어서,
상기 신호배선은 제1 너비를 갖고, 인접한 상기 신호배선들은 일정한 제1 피치을 갖고,
상기 가접지시선은 제5 너비를 갖고, 인접한 상기 가접지시선의 패턴들은 일정한 제2 피치을 갖고,
상기 제1 및 제2 피치는 같고, 상기 제1 너비는 상기 제5 너비보다 작고, 상기 제5 너비는 상기 가접지시선의 패턴들 사이의 간격과 같은 표시장치.
10. The method of claim 9,
The signal wiring has a first width, the adjacent signal wirings have a constant first pitch,
Wherein the ground contact line has a fifth width, the adjacent patterns of the ground contact line have a constant second pitch,
Wherein the first and second pitches are the same, the first width is less than the fifth width, and the fifth width is the distance between the patterns of the ground line.
제7 항에 있어서,
상기 신호배선은 제1 너비를 갖고, 인접한 상기 신호배선들은 일정한 제1 피치을 갖고,
상기 제1 얼라인 패턴은 제6 너비를 갖고, 인접한 상기 제1 얼라인 패턴들은 일정한 제3 피치을 갖고,
상기 제2 얼라인 패턴은 제7 너비를 갖고, 인접한 상기 제2 얼라인 패턴들은 일정한 제4 피치을 갖고,
상기 제1, 제3 및 제4 피치는 같고, 상기 제1 너비는 상기 제6 및 제7 너비보다 작고, 상기 제6 너비는 상기 제1 얼라인 패턴의 패턴들 사이의 간격과 같고, 상기 제7 너비는 상기 제2 얼라인 패턴의 패턴들 사이의 간격과 같은 표시장치.
8. The method of claim 7,
The signal wiring has a first width, the adjacent signal wirings have a constant first pitch,
Wherein the first alignment pattern has a sixth width, adjacent first alignment patterns have a constant third pitch,
Wherein the second alignment pattern has a seventh width and the adjacent second alignment patterns have a constant fourth pitch,
Wherein the first, third and fourth pitches are the same, the first width is smaller than the sixth and seventh widths, the sixth width is equal to the spacing between the patterns of the first alignment pattern, 7 width is the spacing between the patterns of the second alignment pattern.
KR1020150179038A 2015-12-15 2015-12-15 Printed circuit board and display device haning the same KR102559170B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150179038A KR102559170B1 (en) 2015-12-15 2015-12-15 Printed circuit board and display device haning the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150179038A KR102559170B1 (en) 2015-12-15 2015-12-15 Printed circuit board and display device haning the same

Publications (2)

Publication Number Publication Date
KR20170071098A true KR20170071098A (en) 2017-06-23
KR102559170B1 KR102559170B1 (en) 2023-07-24

Family

ID=59283732

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150179038A KR102559170B1 (en) 2015-12-15 2015-12-15 Printed circuit board and display device haning the same

Country Status (1)

Country Link
KR (1) KR102559170B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110085629A (en) * 2018-01-25 2019-08-02 三星显示有限公司 Display device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070040286A1 (en) * 2005-08-17 2007-02-22 Au Optronics Corp. Structure for circuit assembly
KR20070062107A (en) * 2005-12-12 2007-06-15 삼성전자주식회사 Flexible printed circuit board, connector, connector binding assembly and liquid crystal display including the same
KR20120021576A (en) * 2010-08-09 2012-03-09 엘지이노텍 주식회사 Flexible printed circuit board
JP2012243872A (en) * 2011-05-17 2012-12-10 Japan Display West Co Ltd Electronic device module
JP2015025943A (en) * 2013-07-26 2015-02-05 セイコーエプソン株式会社 Mounting structure, electro-optic device, and electronic equipment
KR20150080295A (en) * 2013-12-31 2015-07-09 엘지디스플레이 주식회사 Chip on film package

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070040286A1 (en) * 2005-08-17 2007-02-22 Au Optronics Corp. Structure for circuit assembly
KR20070062107A (en) * 2005-12-12 2007-06-15 삼성전자주식회사 Flexible printed circuit board, connector, connector binding assembly and liquid crystal display including the same
KR20120021576A (en) * 2010-08-09 2012-03-09 엘지이노텍 주식회사 Flexible printed circuit board
JP2012243872A (en) * 2011-05-17 2012-12-10 Japan Display West Co Ltd Electronic device module
JP2015025943A (en) * 2013-07-26 2015-02-05 セイコーエプソン株式会社 Mounting structure, electro-optic device, and electronic equipment
KR20150080295A (en) * 2013-12-31 2015-07-09 엘지디스플레이 주식회사 Chip on film package

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110085629A (en) * 2018-01-25 2019-08-02 三星显示有限公司 Display device
KR20190090905A (en) * 2018-01-25 2019-08-05 삼성디스플레이 주식회사 Display apparatus
US11925083B2 (en) 2018-01-25 2024-03-05 Samsung Display Co., Ltd. Display apparatus

Also Published As

Publication number Publication date
KR102559170B1 (en) 2023-07-24

Similar Documents

Publication Publication Date Title
US10869388B2 (en) Display device
KR101195688B1 (en) Flexible substrate and electric circuit structure
KR102020982B1 (en) Flexible display divice and method of manufacturing the same
US9875699B2 (en) Display device
US9373299B2 (en) Display device and method of forming a display device
US10886643B2 (en) Display device
EP3009884B1 (en) Flat panel display with narrow bezel area
KR20170125187A (en) Display device
US10225963B2 (en) Display apparatus and manufacturing method thereof
CN100461984C (en) Circuit assembling structure
US10798833B1 (en) Tiling display apparatus and method of fabricating the same
US10332440B2 (en) Display device
US7742141B2 (en) Flat-panel display devices including markings and manufacturing method therefor
KR20160044174A (en) Narrow Bezel Flat Panel Display
US20170090650A1 (en) Display device
US20150379948A1 (en) Display Apparatus
WO2020039709A1 (en) Display device and integrated circuit module
CN113075828A (en) Display device
KR102559170B1 (en) Printed circuit board and display device haning the same
KR20180053996A (en) Display device
KR102092076B1 (en) Method for inspecting display apparatus
US11508328B2 (en) Circular display device with narrow bezel and driving method thereof
US10741516B2 (en) Drive integrated circuit and display device including the same
KR102023923B1 (en) Printed circuit board and flat panel display having the same
JP2018018897A (en) Circuit substrate and display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant