KR20170070496A - Printed circuit board - Google Patents
Printed circuit board Download PDFInfo
- Publication number
- KR20170070496A KR20170070496A KR1020150178074A KR20150178074A KR20170070496A KR 20170070496 A KR20170070496 A KR 20170070496A KR 1020150178074 A KR1020150178074 A KR 1020150178074A KR 20150178074 A KR20150178074 A KR 20150178074A KR 20170070496 A KR20170070496 A KR 20170070496A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating layer
- printed circuit
- circuit board
- circuit pattern
- bonding portion
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
본 발명은 인쇄회로기판에 관한 것이다. 본 발명의 실시예에 따른 인쇄회로기판은 제1 절연층, 상기 제1 절연층 내부에 형성되어 제1 절연층의 일면으로부터 일면이 노출되는 제1 회로패턴, 일면에 상기 제1 회로패턴이 결합되는 제1 접합부, 패드가 형성되고, 상기 제1 절연층 내부에 매립되는 전자소자 및 상기 패드와 상기 제1 접합부의 타면에 결합되는 제2 접합부를 포함하되, 상기 제1 접합부와 상기 제2 접합부는 동일 재질로 형성될 수 있다. The present invention relates to a printed circuit board. A printed circuit board according to an embodiment of the present invention includes a first insulating layer, a first circuit pattern formed inside the first insulating layer and having one side exposed from one side of the first insulating layer, And a second bonding portion coupled to the other surface of the pad and the first bonding portion, wherein the first bonding portion and the second bonding portion are formed on the first bonding portion and the second bonding portion, May be formed of the same material.
Description
본 발명은 인쇄회로기판에 관한 것이다.The present invention relates to a printed circuit board.
전자 기기의 소형화 및 고성능화의 요구에 따라, 전자 기기에 장착되는 인쇄회로기판 또한 소형화 및 고성능화가 도모되고 있다.In accordance with the demand for miniaturization and high performance of electronic devices, printed circuit boards mounted on electronic devices are also being downsized and improved in performance.
전자 기기의 소형화 및 고성능화를 구현하기 위해 수동소자 또는 능동소자와 같은 전자 부품이 인쇄회로기판 내부에 배치되는 기술이 개발되고 있다. Techniques have been developed in which electronic components such as passive elements or active elements are disposed inside a printed circuit board in order to realize miniaturization and high performance of electronic devices.
인쇄회로기판 내부에 전자 부품 배치되는 경우 전자 부품에 형성된 패드와 인쇄회로기판에 형성되는 전극은 정합되어 결합되어야 전자 기기의 신뢰성을 확보할 수 있다.In the case where electronic components are disposed inside the printed circuit board, the pad formed on the electronic component and the electrodes formed on the printed circuit board must be matched and combined to ensure the reliability of the electronic device.
본 발명의 일 측면에 따르면, 전자부품의 실장 시 셀프 얼라인먼트 효과가 구현될 수 있는 인쇄회로기판을 제공하기 위한 것이다.According to an aspect of the present invention, there is provided a printed circuit board on which a self-alignment effect can be realized when mounting electronic components.
본 발명의 일 실시예에 따른 인쇄회로기판은 절연층 상에 형성된 회로패턴의 일면 및 실장되는 전자소자에 형성되는 패드의 일면에 동일 재질의 접합부가 형성됨으로써 셀프 얼라인먼트 효과를 구현하는 것이다. A printed circuit board according to an embodiment of the present invention realizes a self-alignment effect by forming a joint portion of the same material on one surface of a circuit pattern formed on an insulating layer and a pad formed on an electronic device to be mounted.
도 1은 본 발명의 제1 실시예에 따른 인쇄회로기판을 개략적으로 나타내는 단면도이다.
도 2는 본 발명의 제2 실시예에 따른 인쇄회로기판을 개략적으로 나타내는 단면도이다.
도 3은 본 발명의 제3 실시예에 따른 인쇄회로기판을 개략적으로 나타내는 단면도이다.
도 4는 본 발명의 제4 실시예에 따른 인쇄회로기판을 개략적으로 나타내는 단면도이다.
도 5는 본 발명의 제5 실시예에 따른 인쇄회로기판을 개략적으로 나타내는 단면도이다.
도 6 내지 도 16은 본 발명의 제1 실시예에 따른 인쇄회로기판의 제조방법을 개략적으로 나타낸 도면이다.
도 17 내지 도 25는 본 발명의 제2 실시예에 따른 인쇄회로기판의 제조방법을 개략적으로 나타낸 도면이다.
도 26 내지 도 34는 본 발명의 제3 실시예에 따른 인쇄회로기판의 제조방법을 개략적으로 나타낸 도면이다.
도 35 내지 도 42는 본 발명의 제4 실시예에 따른 인쇄회로기판의 제조방법을 개략적으로 나타낸 도면이다. 1 is a cross-sectional view schematically showing a printed circuit board according to a first embodiment of the present invention.
2 is a cross-sectional view schematically showing a printed circuit board according to a second embodiment of the present invention.
3 is a cross-sectional view schematically showing a printed circuit board according to a third embodiment of the present invention.
4 is a cross-sectional view schematically showing a printed circuit board according to a fourth embodiment of the present invention.
5 is a cross-sectional view schematically showing a printed circuit board according to a fifth embodiment of the present invention.
6 to 16 are views schematically showing a method of manufacturing a printed circuit board according to a first embodiment of the present invention.
17 to 25 are views schematically showing a method of manufacturing a printed circuit board according to a second embodiment of the present invention.
26 to 34 are views schematically showing a method of manufacturing a printed circuit board according to a third embodiment of the present invention.
35 to 42 are views schematically showing a method of manufacturing a printed circuit board according to a fourth embodiment of the present invention.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.The terminology used in this application is used only to describe a specific embodiment and is not intended to limit the invention. The singular expressions include plural expressions unless the context clearly dictates otherwise.
본 출원에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서 전체에서, "상에"라 함은 대상부분의 위 또는 아래에 위치함을 의미하는 것이며, 반드시 중력 방향을 기준으로 상 측에 위치하는 것을 의미하는 것이 아니다.In the present application, when a component is referred to as "comprising ", it means that it can include other components as well, without excluding other components unless specifically stated otherwise. Also, throughout the specification, the term "on" means to be located above or below the object portion, and does not necessarily mean that the object is located on the upper side with respect to the gravitational direction.
또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.In addition, the term " coupled " is used not only in the case of direct physical contact between the respective constituent elements in the contact relation between the constituent elements, but also means that other constituent elements are interposed between the constituent elements, Use them as a concept to cover each contact.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.The terms first, second, etc. may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.The sizes and thicknesses of the respective components shown in the drawings are arbitrarily shown for convenience of explanation, and thus the present invention is not necessarily limited to those shown in the drawings.
본 발명에 따른 인쇄회로기판 및 그 제조방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is a perspective view of a printed circuit board according to a first embodiment of the present invention; Fig. A duplicate description will be omitted.
제1 1st 실시예Example
도 1은 본 발명의 제1 실시예에 따른 인쇄회로기판(1000)을 개략적으로 나타내는 단면도이다.1 is a cross-sectional view schematically showing a printed
도 1을 참조하면, 본 발명의 제1 실시예에 따른 인쇄회로기판(1000)은 제1 절연층(100), 제1 절연층(100) 내부에 형성되어 제1 절연층(100)의 일면에 대하여 일면이 노출되는 제1 회로패턴(1), 일면에서 제1 회로패턴(1)과 결합되는 제1 접합부(10), 패드(52)가 형성되어 제1 절연층(100) 내부에 매립되는 전자소자(50) 및 패드(52)와 제1 접합부(10)의 타면에 결합되는 제2 접합부(20)를 포함한다. Referring to FIG. 1, a printed
한편, 제1 접합부(10)와 제2 접합부(20)는 동일 재질로 형성될 수 있으며, 솔더(Solder), 주석(Tin) 및 납(Pb) 중 어느 하나 이상이 선택되어 상호 동일한 재질로 형성될 수 있다. The
또한, 제1 접합부 또는 제2 접합부는 납땜, 범프 등 전기적 연결이 가능한 수단을 포함하는 개념이다. Further, the first joint portion or the second joint portion is a concept including an electrically connectable means such as soldering or bump.
제1 절연층(100)은 내부에 전자소자(50)가 매립되는 절연층으로, 관통홀이 형성되도록 일부가 관통되어 제거될 수 있다. 제1 절연층(100)은 프리프레그(PPG), ABF(Ajinomoto Build-up Film), PID(Photo Imagable Dielectric) 등의 절연 물질이 이용될 수 있다. 바람직하게는 제1 절연층(100)은 감광성 물질인 PID로 형성될 수 있으며, PID로 형성된 제1 절연층(100)은 직접 노광 공정이 실시되고 현상 공정을 거쳐 관통홀이 형성될 수 있다. The
구체적으로, 제1 절연층(100)이 PID로 형성되는 경우 내부에 관통홀을 형성하기 위해 별도의 감광성 물질을 적층하거나, 레이저를 이용하여 넓은 면적을 제거하기 위한 레이저 공정을 수행하지 않아도 되므로 공정이 보다 용이해 질수 있다.Specifically, when the
제1 절연층(100) 내부에 형성된 관통홀에는 전자소자(50)가 매립될 수 있다.The
전자소자(50)는 패드(52)가 형성되어 인쇄회로기판(1000)에 형성된 제1 회로패턴(1)과 전기적으로 연결될 수 있다. The
제1 회로패턴(1)은 제1 절연층(100)의 일면에 대하여 일면이 노출될 수 있다. 제1 회로패턴(1)은 후술할 캐리어 부재가 제거되어 제1 절연층(100)의 일면에 대하여 일면만 노출되는 임베디드 회로패턴(embedded circuit pattern)일 수 있으며, 그 외에도 tenting, SAP, MSAP 공법 등에 의해 다양하게 형성될 수 있다. The
제1 접합부(10)는 일면에서 제1 회로패턴(1)과 결합될 수 있으며, 제1 회로패턴(1)과 제1 접합부(10)는 동일 재질로 형성될 수 있다. The
한편, 제2 접합부(20)는 전자소자(50)에 형성된 패드(52)와 제1 접합부(10)의 타면에 결합되어 전자소자(50)와 제1 회로패턴(1)을 전기적으로 연결할 수 있다. The
상호 동일 재질로 형성된 제1 접합부(10)와 제2 접합부(20)는 제1 회로패턴(1)과 제2 접합부(10)가 이종물질로 형성되어 결합력이 약해지는 문제를 해결할 수 있다.The
상호 동일한 재질의 제1 접합부(10)와 제2 접합부(20)는 동일한 극성으로 용융시 상호 융합이 보다 용이하게 이루어져, 전자소자(50)의 배치 위치가 어긋나는 문제를 보다 용이하게 보정할 수 있다. The
리플로우(reflow) 공정 중 제2 접합부(20)와 제1 접합부(10)가 상호 용융되어 상태가 변경되는 과정에서 제2 접합부(20)와 제1 접합부(10)는 상호 간 작용하는 인력에 의해 어긋남이 보정될 수 있다. During the reflow process, the second
이 때, 제2 접합부(20)가 제1 회로패턴(1) 상에 형성된 제1 접합부(10) 방향으로 이동하여 전자소자(50)의 배치 위치가 어긋나는 현상이 보정될 수 있다. At this time, the phenomenon that the
리플로우 공정 중 제2 접합부(20)가 제1 접합부(10) 방향으로 이동되는 것은 기타 외력의 작용 없이 이동하게 된다 (self alignment). During the reflow process, the movement of the second
본 발명의 제1 실시예에 따른 인쇄회로기판(1000)은 제1 절연층(100) 상에 형성되는 제2 절연층(200)을 더 포함할 수 있으며, 제2 절연층(20) 내부 또는 일면에 형성되는 제2 회로패턴(2)을 더 포함할 수 있다. The printed
본 발명의 제1 실시예에 따른 인쇄회로기판(1000)의 제조방법은 후술하기로 한다. A method of manufacturing the printed
제2 Second 실시예Example
도 2는 본 발명의 제2 실시예에 따른 인쇄회로기판(2000)을 개략적으로 나타내는 단면도이다.2 is a cross-sectional view schematically showing a printed
제2 실시예에 따른 인쇄회로기판(2000)은 제1 실시예에 따른 인쇄회로기판(1000)과 달리 전자소자(50)가 실장되는 부분에서 제1 회로패턴(1)이 아닌 제1 접합부(10)가 제1 절연층(100)에 대하여 일면이 노출된 상태에서 제2 접합부(20)가 결합될 수도 있다. The printed
본 발명의 제2 실시예에 따른 인쇄회로기판(2000)의 제조방법은 후술하기로 한다. A method of manufacturing the printed
제3 Third 실시예Example
도 3은 본 발명의 제3 실시예에 따른 인쇄회로기판(3000)을 개략적으로 나타내는 단면도이다.3 is a cross-sectional view schematically showing a printed
본 발명의 제3 실시예에 따른 인쇄회로기판(3000)은 제1 절연층(100), 제1 절연층(100)의 두께 방향의 일부가 관통되어 형성되는 관통홀(90, 도 23 참조), 제1 절연층(100)의 내부에 형성되고, 관통홀(90) 하부에서 일면이 노출되도록 형성되는 제1 접합부(10), 관통홀(90) 내부에 배치되는 전자소자(50) 및 전자소자에 형성되는 패드(52)와 제1 접합부(10)를 결합하는 제2 접합부(20)를 포함한다. The printed
한편, 제1 접합부(10)와 제2 접합부(20)는 동일 재질로 형성될 수 있으며, 제1 접합부(10)는 제1 절연층(100) 내부에 매립된 상태에서 제2 접합부(20)와 결합되는 것을 특징으로 할 수 있다. The
또한, 본 발명의 제3 실시예에 따른 인쇄회로기판(3000)은 제1 절연층(100) 내부에 형성되고 제1 절연층(100)에 대하여 일면이 노출되는 제1 회로패턴(1)을 더 포함할 수 있으며, 제1 절연층(100) 상에 형성되는 제2 절연층(200)을 더 포함할 수 있다. The printed
제2 절연층(200)은 제1 절연층(100)을 중심으로 양방향에 적층되어 형성될 수 있으며, 제2 절연층(200)의 내부 또는 일면에는 제2 회로패턴(2)이 형성될 수도 있다. The second
제1 접합부(10)의 하부에는 비아(30)가 형성되어 제2 회로패턴(2)과 전기적으로 연결될 수도 있다. A
제4 Fourth 실시예Example
도 4는 본 발명의 제4 실시예에 따른 인쇄회로기판(4000)을 개략적으로 나타내는 단면도이다.4 is a cross-sectional view schematically showing a printed
도 4를 참조하면, 제1 접합부(10)는 제1 절연층(100)의 두께 방향으로 관통되어 형성될 수 있다. Referring to FIG. 4, the
제4 실시예에 따른 인쇄회로기판(4000)에서 제1 접합부(10)는 제1 절연층(100)을 관통하여 비아홀이 형성된 후 솔더, 주석, 납 중 어느 하나 이상이 선택되어 충전되어 형성될 수 있다. In the printed
제1 절연층(100)을 관통하여 형성된 제1 접합부(10)는 제2 절연층(200)의 일면 또는 내부에 형성된 제2 회로패턴(2)과 직접 전기적으로 연결될 수도 있다. The
제2 절연층(200)은 제1 절연층(100)에 대하여 양방향으로 형성되고, 제2 절연층(200)의 내부 및 상면에는 제2 회로패턴(2)이 형성될 수 있다.The second
제5 Fifth 실시예Example
도 5는 본 발명의 제5 실시예에 따른 인쇄회로기판(5000)을 개략적으로 나타내는 단면도이다.5 is a cross-sectional view schematically showing a printed
도 5를 참조하면, 제1 절연층(100) 상에 제2 절연층(200)이 형성되고, 제2 절연층(200) 상에 제3 절연층(300)이 형성될 수 있다. 제2 절연층(200)과 제3 절연층(300)은 제1 절연층(100)에 대하여 일방향으로 적층되어 전자소자(50)가 제1 절연층(100)의 일면에 대하여 노출되도록 형성될 수 있다. Referring to FIG. 5, a second insulating
제1 회로패턴(1)은 제1 절연층(100) 내부에 매립되어 일면이 제1 절연층(100)에 대하여 노출되도록 형성될 수 있으며, 회로패턴(2)은 제2 절연층(200)의 내부 또는 일면에 형성될 수 있다. The
마찬가지로, 제3 회로패턴(3)은 제3 절연층(300)의 일면 또는 내부에 형성될 수도 있다. Likewise, the
제1 절연층(100)을 관통하여 형성된 제1 접합부(10)은 제2 회로패턴(2)과 전기적으로 연결될 수 있다. The
이하에서는, 본 발명의 실시예에 따른 인쇄회로기판의 제조방법을 설명한다.Hereinafter, a method of manufacturing a printed circuit board according to an embodiment of the present invention will be described.
제1 1st 실시예Example 또는 제2 Or second 실시예에In the embodiment 따른 인쇄회로기판의 제조방법 For manufacturing printed circuit boards
도 6 내지 도 16은 본 발명의 제1 실시예에 따른 인쇄회로기판의 제조방법을 개략적으로 나타낸 도면이다.6 to 16 are views schematically showing a method of manufacturing a printed circuit board according to a first embodiment of the present invention.
제1 실시예에 따른 인쇄회로기판의 제조방법은 캐리어 부재(70)를 준비하는 단계(도 6), 캐리어 부재(70) 상에 제1 회로패턴(1)을 형성하는 단계(도 7), 제1 회로패턴(1) 상 제1 접합부(10)를 형성하는 단계(도 8), 캐리어 부재(70) 상에 제1 절연층(100)을 형성하는 단계(도 9)를 포함할 수 있다. 6) of forming the
캐리어 부재(70)를 준비하는 단계에서 캐리어 부재(70)는 캐리어 코어(72)와 캐리어 금속층(74)을 포함할 수 있다. 캐리어 부재(70)는 일면에 인쇄회로기판이 형성된 후 제거되어 코어를 포함하지 않는 인쇄회로기판을 형성할 수 있다.In the step of preparing the
캐리어 부재(70) 상에 제1 회로패턴(1)을 형성하는 단계에서 제1 회로패턴(1)은 최종 제조 공정에서 캐리어 부재(70)가 제거된 후 제1 절연층(100)에 매립된 상태에서 일면만 노출될 수 있다. In the step of forming the
제1 회로패턴(1) 상에 제1 접합부(10)가 형성될 수 있으며, 이후 제1 절연층(100)은 제1 회로패턴(1)이 매립되도록 캐리어 부재(70) 상에 적층될 수 있다.The first insulating
제1 절연층(100)은 PID, PPG, ABF 등 다양하게 형성될 수 있으나, 바람직하게는 PID를 사용하여 후술할 관통홀을 용이하게 형성할 수 있다. The first insulating
한편, 제2 실시예에 따른 인쇄회로기판(2000)은 제1 접합부(10)가 캐리어 부재(70) 일면에 형성되어 제1 회로패턴(1) 상에 형성되지 않을 수 있다. The printed
이 경우 캐리어 부재(70)가 제거되면, 제1 접합부(10)의 일면이 제1 절연층(100)의 일면에 대하여 노출될 수 있다.In this case, when the
다음으로, 제1 실시예에 따른 인쇄회로기판의 제조방법(100)은 제1 절연층(100) 내부를 관통하는 관통홀(80) 및 비아홀(82)을 형성하는 단계(도 10), 관통홀(80) 내부에 전자소자(50)를 배치하는 단계(도 11), 전자소자(50)를 제1 절연층(100)에 매립하는 단계(도 12), 제1 절연층 상에 제2 절연층을 형성하는 단계(도 12), 캐리어 코어(72)를 제거하는 단계(도 13)를 포함할 수 있다. Next, a
제1 절연층(100) 내부에 관통홀(80)을 형성하는 단계(도 10)에서 제1 절연층(100)이 PID로 형성되면, 상술한 바와 같이 드릴 공정을 수행하지 않고 노광, 현상 공정만으로 일부가 제거될 수 있어, 비아홀(82)에 비하여 넓은 면적이 제거되어야 형성되는 관통홀(80)이 용이하게 형성될 수 있다. When the first insulating
관통홀(80)은 전자소자(50)가 배치될 수 있도록 전자소자(50)의 크기에 대응하여 제1 절연층(100) 내에 형성되는 것이 바람직하다.The through
관통홀(80) 내부에 전자소자(50)를 배치하는 단계에서 제1 접합부(10)와 제2 접합부(20)가 어긋나도록 전자소자(50)가 제1 절연층(100) 내에 배치될 수 있다. The
일반적으로 인쇄회로기판 내부에 전자소자(50)가 배치되는 것은 다이 본딩 머신(die bonding machine) 에 의해 관통홀(80) 내부에 배치되는 위치가 결정되는데 이 경우 배치되어야 하는 위치로부터 편차가 발생되어 배치되면, 제1 접합부(10)와 제2 접합부(20)는 상호 어긋나게 배치될 수 있다. In general, when the
반면, 제1 접합부(10)와 제2 접합부(20)가 어긋난 상태에서 리플로우 공정을 실시하면, 상기 검토한 바와 같이 제2 접합부(20)가 제1 접합부(10)가 형성된 위치로 이동되어 전자소자(50)를 배치시키고자 하는 위치에 배치시킬 수 있다.On the other hand, when the reflow process is performed in a state in which the
전자소자(50)를 제1 절연층(100)에 매립하는 단계(도 12)에서 전자소자(50)는 제1 절연층(100)과 동일한 재질로 매립된 것만 도시하였으나, 고분자 물질로 이루어진 몰딩 부재에 의해 매립될 수 있으며, 전자소자(50)와 제1 절연층(100) 사이에 underfill 부재 등이 채워질 수도 있다. In the step of embedding the
제1 절연층 상에 제2 절연층을 형성하는 단계(도 12) 이후 추가적으로 동박층(12)이 적층될 수 있다(도 12). 동박층(12)은 일부가 에칭되어 제2 회로패턴(2)이 형성될 수 있는 층이다. After the step of forming the second insulating layer (Fig. 12) on the first insulating layer, the
다음으로, 제1 실시예에 따른 인쇄회로기판의 제조방법(100)은 제2 절연층(200) 상에 제2 회로패턴(2)을 형성하는 단계(도 14), 제2 회로패턴(2)이 매립되도록 제2 절연층(200) 상에 제3 절연층(300)을 형성하는 단계(도 15) 및 캐리어 금속층(74)를 제거한 후 제1 절연층(100) 상에 제2 절연층(200)을 적층하는 단계(도 16)을 포함할 수 있다.Next, a
캐리어 금속층(74)을 제거한 후 캐리어 금속층(74)이 제거된 제1 절연층(100) 상에 제2 절연층(200)이 형성되어, 전자소자(50)가 실장되는 제1 절연층(100)을 중심으로 양 방향으로 제2 절연층(200)이 형성될 수 있다. The second
제3 Third 실시예에In the embodiment 따른 인쇄회로기판의 제조방법 For manufacturing printed circuit boards
도 17 내지 도 25는 본 발명의 제3 실시예에 따른 인쇄회로기판(3000)의 제조방법을 개략적으로 나타낸 도면이다.17 to 25 are views schematically showing a method of manufacturing the printed
제3 실시예에 따른 인쇄회로기판(3000)의 제조방법은 캐리어 코어(72)와 캐리어 금속층(74)를 포함하는 캐리어 부재(70)를 준비하는 단계(도 17), 캐리어 금속층(74)의 일면에 제1 회로패턴(1)을 형성하는 단계(도 18), 식각층(92)을 형성하는 단계(도 18), 식각층(92) 상에 배리어층(94)을 형성하는 단계(도 19) 및 상기 배리어층(94)의 일면에 제1 접합부(10)을 형성하는 단계(도 19)를 포함할 수 있다.The method of manufacturing the printed
식각층(92)을 형성하는 단계에서 식각층(92)은 에칭 공정에 의해 제거되어 관통홀(90)이 형성되는 부분이며, 구리와 같은 금속 재질로 형성될 수 있다. In the step of forming the
따라서, 식각층(92)의 두께에 따라 관통홀(90)의 깊이가 결정될 수 있다.Therefore, the depth of the through
배리어층(94)을 형성하는 단계에서 배리어층(94)은 식각층(92)이 에칭공정에서 제거되는 과정에서 에칭액에 의해 손상되지 않는 부분으로 배리어층(94)의 일면에 형성된 제1 접합부(10)를 보호할 수 있다. In the step of forming the
배리어층(94)은 식각층(92)과 다른 재질로 형성되는 것이 바람직하여, 식각층(92)이 구리(Cu)로 형성되는 경우 배리어층(94)은 니켈(Ni)로 형성되는 것이 바람직하다.It is preferable that the
다음으로, 제3 실시예에 따른 인쇄회로기판(3000)의 제조방법은 캐리어 부재(70) 상에 제1 절연층(100)을 형성하는 단계(도 20), 제1 절연층(100)의 일면에 제2 회로패턴(2) 또는 비아(30)를 형성하는 단계(도 21), 캐리어 코어(72)를 제거하는 단계(도 22)를 수행할 수 있다.The method of manufacturing the printed
다음으로, 제3 실시예에 따른 인쇄회로기판(3000)의 제조방법은 캐리어 금속층(74)를 제거하는 단계 및 식각층(92)을 제거하는 단계(도 23), 배리어층(94)을 제거하는 단계(도 24) 및 식각층(92)과 배리어층(94)이 제거된 관통홀(90) 내부에 전자소자(50)를 배치하는 단계(도 24)를 포함할 수 있다. Next, the manufacturing method of the printed
식각층(92)과 배리어층(94)이 제거된 관통홀(90) 내부에 전자소자(50)를 배치하는 단계(도 24)에서 도 11에 도시된 바와 같이 제1 접합부(10)와 제2 접합부(20)가 어긋나도록 배치되어도 리플로우 공정에서 정합되어 전자소자(50)가 배치되어야 할 위치에 배치될 수 있다. In the step of disposing the
다음으로, 제3 실시예에 따른 인쇄회로기판(3000)의 제조방법은 제1 절연층(100)을 중심으로 양방향에 제2 절연층(200)이 적층되는 단계가 포함되어, 전자소자(50)가 절연층 내부에 매립되는 인쇄회로기판(3000)을 구현할 수 있다.The method of manufacturing the printed
제4 Fourth 실시예에In the embodiment 따른 인쇄회로기판의 제조방법 For manufacturing printed circuit boards
도 26 내지 도 34는 본 발명의 제4 실시예에 따른 인쇄회로기판(4000)의 제조방법을 개략적으로 나타낸 도면이다.26 to 34 are diagrams schematically showing a manufacturing method of the printed
제4 실시예에 따른 인쇄회로기판(4000)의 제조방법은 도 26 및 도 38에 도시된 바와 같이 제3 실시예에 따른 인쇄회로기판(3000)의 제조방법과 동일하게 캐리어 부재(70) 상에 관통홀(90)을 형성하기 위한 식각층(92) 및 배리어층(94)이 형성될 수 있다.The manufacturing method of the printed
한편, 제4 실시예에 따른 인쇄회로기판(4000)의 제조방법에서 제1 접합부(10)는 제1 절연층(100)을 관통하여 형성될 수 있다(도 29). 제1 접합부(10)는 비아홀(82)이 형성되는 과정에서 제1 절연층(100)을 관통하여 형성될 수 있으며, 내부에 솔더 주석, 납 등이 충전되어 형성될 수 있다. Meanwhile, in the method of manufacturing the printed
제1 접합부(10)는 제1 절연층(100)을 관통하여 형성되어 제1 절연층(100)에 대하여 일면이 노출될 수 있으며 노출된 일면에 형성된 제2 회로패턴(2)과 전기적으로 연결될 수 있다. The
도 31 내지 도 34를 참조하면, 제1 절연층(100)을 중심으로 양방향에 제2 절연층(200)이 적층되는 단계가 포함되어, 전자소자(50)가 절연층 내부에 매립되는 인쇄회로기판(4000)을 구현할 수 있다.31 to 34, the second insulating
제5 Fifth 실시예에In the embodiment 따른 인쇄회로기판의 제조방법 For manufacturing printed circuit boards
도 35 내지 도 42는 본 발명의 제5 실시예에 따른 인쇄회로기판(5000)의 제조방법을 개략적으로 나타낸 도면이다. 35 to 42 are views schematically showing a method of manufacturing the printed
도 35 내지 도 39를 참조하면, 제5 실시예에 따른 인쇄회로기판(5000)의 제조방법은 제 4 실시예에 따른 인쇄회로기판(4000)의 제조방법과 동일하게 진행될 수 있다. 35 to 39, the manufacturing method of the printed
한편, 제5 실시예에 따른 인쇄회로기판(5000)의 제조방법은 제1 절연층(100) 상에 제2 절연층(200) 및 제3 절연층(300)이 순차적으로 적층되는 단계(도 40)을 포함하여, 제1 절연층(100)을 중심으로 제2 절연층(200)이 양방향으로 적층되는 것과는 차이가 있다. The manufacturing method of the printed
또한, 제1 절연층(100)의 일면에 형성된 캐리어 부재(70)가 제2 절연층(200) 및 제3 절연층(300)이 적층된 상태에서 제거되고(도 41), 캐리어 금속층(74)가 제거되면, 제1 절연층(100) 내부에는 관통홀(90)이 형성될 수 있다. The
따라서, 제5 실시예에 따른 인쇄회로기판(5000)은 최외곽 절연층인 제1 절연층(100) 내부에 형성된 관통홀(90)에 전자 소자(50)가 배치될 수 있다.Therefore, in the printed
이 후, 전자 소자(50)를 보호하기 위해 전자 소자(50)가 배치된 관통홀(90)이몰딩부재, 절연재, 언더필 부재로 채워지는 것은 기타 실시예와 동일하다. Thereafter, in order to protect the
본 발명의 실시예에 따른 인쇄회로기판은 전자소자(50)를 인쇄회로기판 내부에 배치하기 위해 패드(52)와 제1 회로패턴(1) 상에 각각 제1 접합부(10)와 제2 접합부(20)를 형성하여 전자소자(50)가 배치되어야 할 위치에 편차 없이 배치되도록 할 수 있다. A printed circuit board according to an embodiment of the present invention includes a
또한, 본 발명의 실시예에 따른 인쇄회로기판의 제조공정은 식각층(92)의 면적 및 높이에 따라 관통홀의 크기가 다양하게 형성될 수 있으며, 제1 접합부(10)가 절연층 상에 매립, 노출, 관통되는 등 다양한 형태로 형성됨에 따라 회로설계의 자유도를 보다 높일 수 있다. In the manufacturing process of the printed circuit board according to the embodiment of the present invention, the size of the through hole may be variously formed according to the area and height of the
더 나아가, 절연층 내부에 매립되어 형성된 제1 접합부(10)는 용융 상태에서 위치 이동이 제한되어 셀프 얼라인먼트 효과를 보다 효과적으로 구현할 수 있다. In addition, the
이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit of the invention as set forth in the appended claims. The present invention can be variously modified and changed by those skilled in the art, and it is also within the scope of the present invention.
1: 제1 회로패턴
2: 제2 회로패턴
3: 제3 회로패턴
10: 제1 접합부
20: 제2 접합부
30: 비아
50: 전자소자
52: 패드
80, 90: 관통홀
82: 비아홀
100: 제1 절연층
200: 제2 절연층
300: 제3 절연층
1000, 2000, 3000, 4000, 5000: 인쇄회로기판1: first circuit pattern
2: second circuit pattern
3: Third circuit pattern
10: first connection
20: second joint
30: Via
50: Electronic device
52: Pad
80, 90: Through hole
82: Via hole
100: first insulating layer
200: second insulating layer
300: third insulating layer
1000, 2000, 3000, 4000, 5000: printed circuit board
Claims (10)
상기 제1 절연층 내부에 형성되어 제1 절연층의 일면에 대하여 일면이 노출되는 제1 회로패턴;
일면에 상기 제1 회로패턴이 형성되는 제1 접합부;
패드가 형성되고, 상기 제1 절연층 내부에 매립되는 전자소자; 및
상기 패드와 상기 제1 접합부를 결합하는 제2 접합부;를 포함하되,
상기 제1 접합부와 상기 제2 접합부는 동일 재질로 형성되는, 인쇄회로기판.
A first insulating layer;
A first circuit pattern formed inside the first insulating layer and having one surface exposed to one surface of the first insulating layer;
A first junction formed on one side of the first circuit pattern;
An electronic device formed with a pad and embedded in the first insulating layer; And
And a second joint joining the pad and the first joint,
Wherein the first junction and the second junction are formed of the same material.
상기 제1 접착부의 재질과 상기 제2 접착부의 재질은 솔더, 주석 및 납 중 어느 하나 이상이 선택되는, 인쇄회로기판.
The method according to claim 1,
Wherein at least one of solder, tin, and lead is selected as the material of the first bonding portion and the material of the second bonding portion.
상기 제1 회로패턴과 상기 제1 접합부는 동일 재질로 형성되는, 인쇄회로기판.
3. The method according to claim 1 or 2,
Wherein the first circuit pattern and the first junction are formed of the same material.
상기 제1 회로패턴과 상기 제1 접합부는 동일 재질로 형성되는, 인쇄회로기판.
3. The method according to claim 1 or 2,
Wherein the first circuit pattern and the first junction are formed of the same material.
상기 제2 절연층 내부 또는 일면에 형성되는 제2 회로패턴;을 더 포함하는 인쇄회로기판.
5. The method of claim 4,
And a second circuit pattern formed on or in the second insulating layer.
상기 제1 절연층의 두께 방향의 일부가 관통되어 형성되는 관통홀;
상기 제1 절연층의 내부에 형성되고, 상기 관통홀 하부에서 일면이 노출되도록 형성되는 제1 접합부;
패드가 형성되고 상기 관통홀 내부에 배치되는 전자소자; 및
상기 패드와 상기 제1 접합부를 결합하는 제2 접합부;를 포함하되,
상기 제1 접합부와 상기 제2 접합부는 동일 재질로 형성되는 인쇄회로기판.
A first insulating layer;
A through hole formed through a part of a thickness direction of the first insulating layer;
A first joint formed inside the first insulating layer and having one side exposed at the bottom of the through hole;
An electronic element in which a pad is formed and disposed in the through hole; And
And a second joint joining the pad and the first joint,
Wherein the first junction and the second junction are formed of the same material.
상기 제1 접착부의 재질과 상기 제2 접착부의 재질은 솔더, 주석 및 납 중 어느 하나 이상이 선택되는, 인쇄회로기판.
The method according to claim 6,
Wherein at least one of solder, tin, and lead is selected as the material of the first bonding portion and the material of the second bonding portion.
상기 제1 접합부는,
상기 제1 절연층의 두께 방향으로 관통되어 형성되는, 인쇄회로기판.
8. The method according to claim 6 or 7,
Wherein the first joint comprises:
And is formed so as to penetrate in a thickness direction of the first insulating layer.
상기 제1 절연층 내부에 형성되고 상기 제1 절연층에 대하여 일면이 노출되는 제1 회로패턴;을 더 포함하는 인쇄회로기판.
The method according to claim 6,
And a first circuit pattern formed inside the first insulating layer and having one side exposed to the first insulating layer.
상기 제1 절연층 상에 형성되는 제2 절연층;을 더 포함하는, 인쇄회로기판.
The method according to claim 6,
And a second insulating layer formed on the first insulating layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020150178074A KR20170070496A (en) | 2015-12-14 | 2015-12-14 | Printed circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020150178074A KR20170070496A (en) | 2015-12-14 | 2015-12-14 | Printed circuit board |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20170070496A true KR20170070496A (en) | 2017-06-22 |
Family
ID=59282918
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020150178074A KR20170070496A (en) | 2015-12-14 | 2015-12-14 | Printed circuit board |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20170070496A (en) |
-
2015
- 2015-12-14 KR KR1020150178074A patent/KR20170070496A/en unknown
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3048644B1 (en) | Chip package and manufacturing method thereof | |
JP2015106615A (en) | Printed wiring board and method for manufacturing printed wiring board | |
KR102231101B1 (en) | Element embedded printed circuit board and method of manufacturing the same | |
WO2014065035A1 (en) | Module with built-in electronic component | |
KR101548799B1 (en) | Electric component module and manufacturing method threrof | |
JP5803997B2 (en) | Manufacturing method of electronic parts | |
JP5054440B2 (en) | Manufacturing method of electronic component built-in substrate and electronic component built-in substrate | |
TW201325343A (en) | High precision self aligning die for embedded die packaging | |
US20180302977A1 (en) | Multilayer substrate, electronic device, and a method for manufacturing a multilayer substrate | |
US20160353585A1 (en) | Method for forming a via structure using a double-side laser process | |
JP2017028024A (en) | Component mounted board, component built-in board, manufacturing method of component mounted board and manufacturing method of component built-in board | |
JP5108253B2 (en) | Component mounting module | |
KR20170070496A (en) | Printed circuit board | |
JP5491991B2 (en) | Multilayer wiring board and manufacturing method thereof | |
KR101627244B1 (en) | semiconductor pakage | |
JP2009010201A (en) | Printed circuit board and electronic apparatus | |
JP6387226B2 (en) | Composite board | |
US9907189B2 (en) | Multi-layer wiring board and method of manufacturing the same | |
JP2008311508A (en) | Electronic component package and manufacturing method thereof | |
JP2010141029A (en) | Printed wiring board and method of manufacturing the same | |
JP5709386B2 (en) | Manufacturing method of semiconductor device and manufacturing method of stacked semiconductor device | |
JP6735793B2 (en) | Composite substrate and rigid substrate | |
US9859632B2 (en) | Composite substrate and rigid substrate | |
JP6978335B2 (en) | Boards with built-in electronic components, their manufacturing methods, and electronic component devices | |
KR20160105092A (en) | Loop antenna and manufacturing method of the same |