KR20170064064A

KR20170064064A - 액정표시장치와 이의 제조방법

Info

Publication number: KR20170064064A
Application number: KR1020150168712A
Authority: KR
Inventors: 오관명; 조재형
Original assignee: 엘지디스플레이 주식회사
Priority date: 2015-11-30
Filing date: 2015-11-30
Publication date: 2017-06-09
Also published as: KR102510147B1

Abstract

본 발명은 하부 구조물, 평탄화층, 돌출부 및 스페이서를 포함하는 액정표시장치를 제공한다. 하부 구조물은 하부기판 상에 위치하는 게이트라인을 포함한다. 평탄화층은 하부 구조물 상에 위치한다. 돌출부는 평탄화층으로부터 돌출되어 폐곡선 형태를 갖는다. 스페이서는 상부기판 상에 위치한다. 하부기판과 상부기판이 합착 되면 돌출부는 스페이서를 둘러싸게 된다.

Description

액정표시장치와 이의 제조방법{LIQUID CRYSTAL DISPLAY AND MANUFACTURING METHOD OF THE SAME}

본 발명은 액정표시장치와 이의 제조방법에 관한 것이다.

정보화 기술이 발달함에 따라 사용자와 정보간의 연결 매체인 표시장치의 시장이 커지고 있다. 이에 따라, 액정표시장치(Liquid Crystal Display: LCD), 유기전계발광표시장치(Organic Light Emitting Diode Display: OLED) 및 플라즈마액정패널(Plasma Display Panel: PDP) 등과 같은 평판 표시장치(Flat Panel Display: FPD)의 사용이 증가하고 있다. 그 중 고해상도를 구현할 수 있고 소형화뿐만 아니라 대형화가 가능한 액정표시장치가 널리 사용되고 있다.

액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시한다. 액정표시장치는 액정을 구동시키는 전계의 방향에 따라 수직 전계 방식과 수평 전계 방식으로 대별된다.

액정표시장치에는 액정패널과 백라이트유닛이 포함된다. 액정패널은 박막 트랜지스터, 스토리지 커패시터 및 화소전극 등이 형성된 트랜지스터기판, 컬러필터 및 블랙매트릭스 등이 형성된 컬러필터기판 등을 포함한다.

트랜지스터기판과 컬러필터기판 사이에는 액정층과 더불어 스페이서가 형성된다. 스페이서는 트랜지스터기판과 컬러필터기판 간의 간격을 유지하거나 눌림에 의한 문제 등을 방지하는 등 다양한 목적을 수행한다.

그런데 종래 액정표시장치는 액정패널에 개재된 스페이서가 외력에 의해 이동하게 될 경우 그 하부막(예: 폴리이미드)을 손상시키는 문제를 유발하고 있다. 이러한 문제는 결국 액정 배향을 틀어지게 하고, 그 부위로 빛샘을 일으켜 액정패널의 신뢰성 및 표시품질 등을 저하하므로 이의 개선이 요구된다.

상술한 배경기술의 문제점을 해결하기 위한 본 발명은 액정패널에 개재된 스페이서의 이동에 의한 스크래치성 빛샘(또는 CS Disclination 현상) 문제, 하부 배향막이 손상 문제 및 액정 배향이 틀어지는 문제를 방지하는 것이다.

상술한 과제 해결 수단으로 본 발명은 하부 구조물, 평탄화층, 돌출부 및 스페이서를 포함하는 액정표시장치를 제공한다. 하부 구조물은 하부기판 상에 위치하는 게이트라인을 포함한다. 평탄화층은 하부 구조물 상에 위치한다. 돌출부는 평탄화층으로부터 돌출되어 폐곡선 형태를 갖는다. 스페이서는 상부기판 상에 위치한다. 하부기판과 상부기판이 합착 되면 돌출부는 스페이서를 둘러싸게 된다.

다른 측면에서 본 발명은 하부 구조물, 평탄화층, 돌출부 및 홈을 갖는 스페이서를 포함하는 액정표시장치를 제공한다. 하부 구조물은 하부기판 상에 위치하는 게이트라인을 포함한다. 평탄화층은 하부 구조물 상에 위치한다. 돌출부는 평탄화층으로부터 돌출된다. 스페이서는 상부기판 상에 위치하며 홈을 갖는다. 하부기판과 상부기판이 합착 되면 돌출부는 스페이서의 홈에 끼워진다.

스페이서는 게이트라인과 대응하는 영역에 위치할 수 있다.

돌출부는 사각형, 직사각형, 원형 또는 다각형 중 적어도 하나로 선택될 수 있다.

스페이서의 홈은 돌출부의 형상에 대응할 수 있다.

또 다른 측면에서 본 발명은 액정표시장치의 제조방법을 제공한다. 액정표시장치의 제조방법은 하부기판 상에 게이트라인을 포함하는 하부 구조물을 형성하는 단계, 하부 구조물 상에 평탄화층을 형성하는 단계, 평탄화층으로부터 돌출되어 폐곡선 형태를 갖는 돌출부를 형성하는 단계, 상부기판 상에 스페이서를 형성하는 단계, 및 하부기판과 상부기판을 합착하는 단계를 포함한다. 하부기판과 상부기판이 합착 되면 돌출부는 스페이서를 둘러싸게 된다.

또 다른 측면에서 본 발명은 액정표시장치의 제조방법을 제공한다. 액정표시장치의 제조방법은 하부기판 상에 게이트라인을 포함하는 하부 구조물을 형성하는 단계, 하부 구조물 상에 평탄화층을 형성하는 단계, 평탄화층으로부터 돌출된 돌출부를 형성하는 단계, 상부기판 상에 홈을 갖는 스페이서를 형성하는 단계, 및 하부기판과 상부기판을 합착하는 단계를 포함한다. 하부기판과 상부기판이 합착 되면 돌출부는 스페이서의 홈에 끼워진다.

돌출부를 형성하는 단계는 평탄화층에 포지티브 포토레지스트를 형성하고, 하부기판 상에 차광층을 갖는 제1마스크를 배치 및 얼라인하고, 제1마스크를 통해 빛을 조사하고 노광 및 식각할 수 있다.

홈을 갖는 스페이서를 형성하는 단계는 상부기판 상에 네거티브 포토레지스트를 형성하고, 상부기판 상에 차광층을 갖는 제2마스크를 배치 및 얼라인하고, 제2마스크를 통해 빛을 좌하고 노광 및 식각할 수 있다.

스페이서의 홈은 돌출부의 형상에 대응할 수 있다.

본 발명은 액정패널에 개재된 스페이서의 이동에 의한 스크래치성 빛샘(또는 CS Disclination 현상) 문제를 방지하여 액정패널의 신뢰성 및 표시품질 등을 향상하는 효과가 있다. 또한, 본 발명은 액정패널에 개재된 스페이서가 외력에 의해 이동하게 되더라도 하부 배향막이 손상되거나 액정 배향이 틀어지는 문제를 방지할 수 있는 효과가 있다. 또한, 본 발명은 빛샘 방지 역할을 하는 금속재료의 면적을 축소하여 개구율을 개선할 수 있는 효과가 있다.

도 1은 액정표시장치를 개략적으로 나타낸 블록도.
도 2는 도 1에 도시된 서브 픽셀을 개략적으로 나타낸 회로도.
도 3은 IPS 모드로 구현된 액정패널의 서브 픽셀을 보여주는 평면 예시도.
도 4는 종래 액정패널 내에 개재된 스페이서를 보여주는 평면도.
도 5는 도 4의 A1-A2영역의 단면도.
도 6은 본 발명의 제1실시예에 따라 IPS 모드로 구현된 액정패널의 서브 픽셀을 보여주는 평면 예시도.
도 7은 본 발명의 제1실시예에 따른 스페이서를 형성하는 방법을 보여주는 단면도.
도 8은 도 6의 B1-B2영역의 단면도.
도 9는 본 발명의 제2실시예에 따라 IPS 모드로 구현된 액정패널의 서브 픽셀을 보여주는 평면 예시도.
도 10 및 도 11은 본 발명의 제2실시예에 따른 스페이서를 형성하는 방법을 보여주는 단면도들.
도 12는 홈을 갖는 스페이서를 보여주는 평면 예시도.
도 13은 도 9의 C1-C2영역의 단면도.

이하, 본 발명의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 설명한다.

도 1은 액정표시장치를 개략적으로 나타낸 블록도이고, 도 2는 도 1에 도시된 서브 픽셀을 개략적으로 나타낸 회로도이며, 도 3은 IPS 모드로 구현된 액정패널의 서브 픽셀을 보여주는 평면 예시도이다.

도 1 및 도 2에 도시된 바와 같이 액정표시장치에는 영상 공급부(110), 타이밍 제어부(130), 게이트 구동부(140), 데이터 구동부(150), 액정패널(160), 전원공급부(180) 및 백라이트유닛(190)이 포함된다.

영상 공급부(110)는 데이터신호를 영상처리하고 수직 동기신호, 수평 동기신호, 데이터 인에이블 신호 및 클록신호 등과 함께 출력한다. 영상 공급부(110)는 LVDS(Low Voltage Differential Signaling) 인터페이스나 TMDS(Transition Minimized Differential Signaling) 인터페이스 등을 통해 수직 동기신호, 수평 동기신호, 데이터 인에이블 신호, 클록신호 및 데이터신호 등을 타이밍 제어부(120)에 공급한다.

타이밍 제어부(130)는 게이트 구동부(140)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)와 데이터 구동부(150)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC)를 출력한다. 타이밍 제어부(130)는 데이터 타이밍 제어신호(DDC)와 함께 영상처리부(110)로부터 공급된 데이터신호(DATA)를 데이터 구동부(150)에 공급한다.

게이트 구동부(140)는 타이밍 제어부(130)로부터 공급된 게이트 타이밍 제어신호(GDC)에 응답하여 게이트전압의 레벨을 시프트시키면서 게이트신호를 출력한다. 게이트 구동부(140)는 게이트라인들(GL)을 통해 액정패널(160)에 포함된 서브 픽셀들(SP)에 게이트신호를 공급한다. 게이트 구동부(140)는 IC(Integrated Circuit) 형태로 형성되거나 액정패널(160)에 게이트인패널(Gate In Panel) 방식으로 형성된다.

데이터 구동부(150)는 타이밍 제어부(130)로부터 공급된 데이터 타이밍 제어신호(DDC)에 응답하여 데이터신호(DATA)를 샘플링하고 래치하며 감마 기준전압으로 변환하여 출력한다. 데이터 구동부(150)는 1 프레임 주기로 데이터전압의 극성을 반전하여 출력할 수 있다. 데이터 구동부(150)는 데이터라인들(DL)을 통해 액정패널(160)에 포함된 서브 픽셀들(SP)에 데이터전압(또는 데이터신호)을 공급한다. 데이터 구동부(150)는 IC(Integrated Circuit) 형태로 형성된다.

전원 공급부(180)는 고전위전압(VCC), 저전위전압(GND) 및 공통전압(VCOM)을 생성하고 출력한다. 고전위전압(VCC)과 저전위전압(GND)은 타이밍 제어부(130), 게이트 구동부(140) 및 데이터 구동부(150) 중 하나 이상에 공급된다. 공통전압(VCOM)은 액정패널(160)에 공급된다. 공통전압(VCOM)은 액정패널(160)의 공통전압라인을 통해 서브 픽셀들(SP)에 공급된다.

백라이트유닛(190)은 광을 출사하는 광원 등을 이용하여 액정패널(160)에 광을 제공한다. 백라이트유닛(190)은 발광다이오드(이하 LED), LED를 구동하는 LED구동부, LED가 실장된 LED기판, LED로부터 출사된 광을 면광원으로 변환시키는 도광판, 도광판의 하부에서 광을 반사시키는 반사판, 도광판으로부터 출사된 광을 집광 및 확산하는 광학시트류 등이 포함된다.

액정패널(160)은 게이트 구동부(140)로부터 공급된 게이트신호와 데이터 구동부(150)로부터 공급된 데이터전압에 대응하여 영상을 표시한다. 액정패널(160)은 백라이트유닛(170)을 통해 제공된 광을 제어하는 서브 픽셀들(SP)이 포함된다.

하나의 서브 픽셀에는 스위칭 트랜지스터(SW), 스토리지 커패시터(Cst) 및 액정층(Clc)이 포함된다. 스위칭 트랜지스터(SW)의 게이트전극은 게이트라인(GL1)에 연결되고 소스전극은 데이터라인(DL1)에 연결된다. 스토리지 커패시터(Cst)는 스위칭 트랜지스터(SW)의 드레인전극에 일단이 연결되고 공통전압라인(CL1)에 타단이 연결된다. 액정층(Clc)은 스위칭 트랜지스터(SW)의 드레인전극에 연결된 화소전극(1)과 공통전압라인(CL1)에 연결된 공통전극(2) 사이에 형성된다.

앞서 설명된 액정표시장치는 액정패널의 화소전극 및 공통전극의 구조에 따라 TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드, IPS(In Plane Switching) 모드, FFS(Fringe Field Switching) 모드 또는 ECB(Electrically Controlled Birefringence) 모드로 구현될 수 있다. 그러나 설명의 편의를 위해 IPS 모드로 구현된 것을 일례로 한다.

또한, 앞서 설명된 액정표시장치는 액정패널이 적색, 녹색 및 청색의 서브 픽셀로 구현되거나 소비전류 절감 등을 위해 적색, 녹색, 청색의 서브 픽셀과 더불어 백색의 서브 픽셀로 구현될 수 있다. 그러나 설명의 편의를 위해 적색, 녹색 및 청색의 서브 픽셀로 구현된 것을 일례로 한다.

도 3에 도시된 바와 같이, IPS 모드로 구현된 액정패널의 제N서브 픽셀(SPN)에는 게이트라인(GL1), 데이터라인(DL1), 화소 전극(PXL), 공통 전극(Vcom) 및 공통 전극(Vcom)과 접속되며 게이트라인(GL)과 나란하게 배치된 공통전압라인(CL1)이 포함된다. 게이트라인(GL1), 데이터라인(DL1), 화소 전극(PXL), 공통 전극(Vcom) 및 공통 전극(Vcom)은 하부기판(이하 트랜지스터기판) 상에 형성된다.

게이트라인(GL1), 데이터라인(DL1) 및 공통전압라인(CL1)은 비개구영역 내에 배치되고, 화소 전극(PXL) 및 공통 전극(Vcom)은 개구영역 내에 배치된다. 게이트라인(GL1)과 공통전압라인(CL1)은 가로방향(x)으로 배치되고, 데이터라인(DL1)은 세로방향(y)으로 배치된다. 게이트라인(GL1)과 공통전압라인(CL1)은 이웃하여 나란하게 배치된다. 게이트라인(GL1)과 공통전압라인(CL1)은 인접 배치됨에 따라 빛샘 방지 역할(Light Shield) 또한 겸할 수 있다. 게이트라인(GL1)과 공통전압라인(CL1)은 동일한 금속재료에 의해 형성될 수 있다.

화소 전극(PXL) 및 공통 전극(Vcom)은 동일한 절연층 상에 위치할 수 있다. 화소 전극(PXL)과 공통 전극(Vcom)은 개구영역(OPN) 내에서 유사 또는 동일한 간격을 갖도록 교번하여 배치된다. 화소 전극(PXL) 및 공통 전극(Vcom)은 개구영역(OPN)의 중앙선을 기준으로 기울기를 가지고 꺾인(예컨대, < 형상) 형상으로 배치된다.

화소 전극(PXL) 및 공통 전극(Vcom)은 투명한 산화물 전극이나 불투명한 금속 전극으로 선택될 수 있다. 화소 전극(PXL) 및 공통 전극(Vcom)은 전극의 재료에 따라 이들 간의 이격된 간격이 다를 수 있다. 예컨대, 화소 전극(PXL)과 공통 전극(Vcom)이 투명한 산화물 전극으로 선택될 경우, 이들 간의 이격된 간격은 화소 전극(PXL)과 공통 전극(Vcom)이 불투명한 금속 전극으로 선택되었을 때 보다 좁을 수 있다.

제N서브 픽셀(SPN)과 같은 특정 서브 픽셀에는 스페이서(GCS)가 배치된다. 스페이서(GCS)는 블랙매트릭스가 위치하는 영역 내에 대응하여 상부기판(이하 컬러필터기판) 상에 형성된다. 스페이서(GCS)가 배치된 영역은 트랜지스터기판의 스위칭 트랜지스터가 위치하는 영역에 대응된다. 따라서, 스페이서(GCS)는 공통전압라인(CL1)과 인접하는 게이트라인(GL1) 상에 위치하게 된다.

도 3에 도시된 스페이서(GCS)는 트랜지스터기판과 맞닿는 부분을 도시한 것으로서, 이의 형상과 크기는 이에 한정되지 않는다. 예컨대, 스페이서(GCS)는 원형 또는 사각형으로 선택되나 이에 한정되지 않는다.

스페이서(GCS)는 트랜지스터기판과 컬러필터기판 간의 간격을 유지{액정층의 두께(즉, '셀 갭; Cell Gap'이라고도 함)를 기판 전체 면적에 걸쳐 균일하게 유지}하거나 눌림에 의한 문제 등을 방지하는 등 다양한 목적을 수행한다. 예컨대, 스페이서(GCS)는 액정패널에 형성된 25(세로) X 9(가로)의 서브 픽셀 그룹 내에 4개씩 위치하도록 일정 간격을 유지하며 균일하게 배치될 수 있으나 이에 한정되지 않는다.

한편, 스페이서(GCS)를 구비한 액정표시장치는 트랜지스터기판과 컬러필터기판 사이의 간격(또는 셀갭)을 균일하게 유지할 수 있다. 하지만, 트랜지스터기판과 컬러필터기판을 합착한 이후 액정패널을 운송하는 과정 또는 사용자가 액정패널의 화면을 손으로 터치하거나 누르는 힘(즉, 압력)에 의해 스페이서(GCS)가 자신의 위치를 벗어나 이동(설계위치 대비 변동 발생)하는 횟수 또한 증가하고 있다.

종래 제안된 액정표시장치는 액정패널에 개재된 스페이서(GCS)가 외력에 의해 이동하게 될 경우, 배향막이 긁히는 스크래치(Scratch)가 발생한다. 이 경우, 종래 제안된 액정표시장치는 배향막이 틀어진 액정에 의해 빛샘(또는 CS Disclination 현상)과 더불어 액정패널의 신뢰성 및 표시품질 등의 문제를 유발할 수 있다. 이때 발생하는 빛샘은 스페이서(GCS)에 의해 하부 배향막의 손상에 의해 액정 배향이 틀어지게 되어 발생하는 현상으로서 "Red eye 불량"으로 불리기도 한다.

이하, 종래 구조의 문제를 고찰하고 이를 해결할 수 있는 본 발명의 실시예에 대해 설명한다.

도 4는 종래 액정패널 내에 개재된 스페이서를 보여주는 평면도이고, 도 5는 도 4의 A1-A2영역의 단면도이다.

도 4 및 도 5에 도시된 바와 같이, 종래 액정패널 내에 개재된 스페이서(GCS)는 외력에 의해 y1 방향과 y2 방향으로 이동하게 된다. 스페이서(GCS)가 외력에 의해 이동하게 되면, 트랜지스터기판의 상단에 위치하는 배향막(PI)에는 스크래치(SCR)가 발생한다.

종래에는 스크래치(SCR)에 따른 빛샘 문제를 개선하기 위해, 게이트라인(GL1) 및 공통전압라인(CL1) 중 하나 이상에 대하여 세로방향(y)의 크기를 키우는 방식으로 면적을 증가(Light Shield 면적 증가 이유)시켰다. 그런데 종래에 제안된 방식은 빛샘 방지를 위해 게이트라인(GL1) 및 공통전압라인(CL1) 중 하나 이상의 크기를 키워야 하는바 개구율 감소가 수반되는 문제가 있다.

도 6은 본 발명의 제1실시예에 따라 IPS 모드로 구현된 액정패널의 서브 픽셀을 보여주는 평면 예시도이고, 도 7은 본 발명의 제1실시예에 따른 스페이서를 형성하는 방법을 보여주는 단면도이며, 도 8은 도 6의 B1-B2영역의 단면도이다.

도 6에 도시된 바와 같이, IPS 모드로 구현된 액정패널의 제N서브 픽셀(SPN)에는 게이트라인(GL1), 데이터라인(DL1), 화소 전극(PXL), 공통 전극(Vcom) 및 공통 전극(Vcom)과 접속되며 게이트라인(GL)과 나란하게 배치된 공통전압라인(CL1)이 포함된다. 게이트라인(GL1), 데이터라인(DL1), 화소 전극(PXL), 공통 전극(Vcom) 및 공통 전극(Vcom)은 트랜지스터기판 상에 형성된다.

게이트라인(GL1), 데이터라인(DL1) 및 공통전압라인(CL1)은 비개구영역 내에 배치되고, 화소 전극(PXL) 및 공통 전극(Vcom)은 개구영역(OPN) 내에 배치된다. 게이트라인(GL1)과 공통전압라인(CL1)은 가로방향(x)으로 배치되고, 데이터라인(DL1)은 세로방향(y)으로 배치된다. 게이트라인(GL1)과 공통전압라인(CL1)은 이웃하여 나란하게 배치된다. 게이트라인(GL1)과 공통전압라인(CL1)은 인접 배치됨에 따라 빛샘 방지 역할(Light Shield) 또한 겸할 수 있다.

제N서브 픽셀(SPN)과 같은 특정 서브 픽셀에는 스페이서(GCS)가 배치된다. 스페이서(GCS)는 블랙매트릭스가 위치하는 영역 내에 대응하여 컬러필터기판 상에 형성된다. 스페이서(GCS)가 배치된 영역은 트랜지스터기판의 스위칭 트랜지스터가 위치하는 영역에 대응된다. 따라서, 스페이서(GCS)는 공통전압라인(CL1)과 인접하는 게이트라인(GL1) 상에 위치하게 된다. 도 6에 도시된 스페이서(GCS)는 트랜지스터기판과 맞닿는 부분을 도시한 것으로서, 이의 형상과 크기는 이에 한정되지 않는다.

제N서브 픽셀(SPN)에는 스페이서(GCS)를 둘러싸는 돌출부(BR)가 배치된다. 돌출부(BR)는 트랜지스터기판 상에 형성된다. 돌출부(BR)는 폐곡선 형태로 형성된다. 예컨대, 돌출부(BR)는 사각형, 직사각형, 원형 또는 다각형 중 적어도 하나로 선택된다.

도 7에 도시된 바와 같이, 돌출부(BR)는 포지티브 포토레지스트(Positive Photoresist)(PR1)를 이용하여 트랜지스터기판(160a) 상에 형성할 수 있다. 돌출부(BR)를 형성하는 공정은 평탄화층(166) 상에 포지티브 포토레지스트(PR1)를 형성하고 노광(도 7의 a) 및 식각(도 7의 b) 공정(포토리소그래피 공정)을 거치는데 이를 더욱 자세히 설명하면 다음과 같다.

트랜지스터기판(160a) 상에 게이트라인(GL1)과 공통전압라인(CL1)을 형성한다. 게이트라인(GL1)과 공통전압라인(CL1) 상에 절연층(163)을 형성한다. 절연층(163) 상에 컬러필터층(CFR, CFB)을 형성한다. 절연층(163) 상에 평탄화층(166)을 형성한다. 평탄화층(166) 상에 포지티브 포토레지스트(PR1)를 형성한다. 포지티브 포토레지스트(PR1)가 형성된 트랜지스터기판(160a)에 차광층(BL)을 갖는 제1마스크(MSK1)를 배치 및 얼라인한다. 제1마스크(MSK1)를 통해 빛을 조사하고 노광 및 식각한다. 이후, 포지티브 포토레지스트(PR1)를 기반으로 노광 및 식각 공정을 진행하고 포지티브 포토레지스트(PR1)를 제거한다.

이상의 공정을 진행하면, 트랜지스터기판(160a)의 상층에 위치하는 평탄화층(166)에는 돌출부(BR)가 형성된다. 돌출부(BR)는 마스크의 보정기술(Optical Proximity Correction; OPC)을 이용한 뿔 단차 형성 기법을 이용할 수 있다.

한편, 트랜지스터기판(160a)의 평탄화층(166)의 하부에 위치하는 하부 구조물에는 스위칭 트랜지스터 및 스토리지 커패시터 등이 형성된다. 컬러필터기판(160b)에는 블랙매트릭스 등이 형성된다. 그리고 합착된 트랜지스터기판(160a)과 컬러필터기판(160b) 사이에는 액정층이 형성된다. 그러나 이들의 구조는 액정패널의 구조 및 공정 방식에 따라 다른바 이에 대한 도시 및 설명은 생략한다.

도 8에 도시된 바와 같이, 트랜지스터기판(160a)의 평탄화층(166)에는 돌출부(BR)가 형성된다. 돌출부(BR) 상에는 하부 배향막(PI1)이 형성된다. 컬러필터기판(160b) 상에는 스페이서(GCS)가 형성된다. 컬러필터기판(160b) 상에는 상부 배향막(PI2)이 형성된다.

트랜지스터기판(160a)과 컬러필터기판(160b)을 합착하는 공정을 진행하면 스페이서(GCS)는 돌출부(BR)의 영역 안에 위치하게 된다. 돌출부(BR)는 스페이서(GCS)가 외력에 의해 자신의 위치를 벗어나 이동하더라도 개구영역(OPN)까지 침범하는 것을 막아주는 이동 방지벽 역할을 한다.

그러므로 본 발명의 제1실시예는 하부 배향막(PI1)이 긁히는 스크래치가 돌출부(BR)의 영역 내에서만 발생하기 때문에 빛샘(또는 CS Disclination 현상) 문제를 방지할 수 있고 이와 더불어 액정패널의 신뢰성 및 표시품질 등이 저하되는 문제를 개선할 수 있다. 또한, 본 발명의 제1실시예는 빛샘 방지 역할을 하는 금속재료(게이트라인, 공통전압라인)의 면적을 축소할 수 있어 개구율을 개선할 수 있다.

도 9는 본 발명의 제2실시예에 따라 IPS 모드로 구현된 액정패널의 서브 픽셀을 보여주는 평면 예시도이고, 도 10 및 도 11은 본 발명의 제2실시예에 따른 스페이서를 형성하는 방법을 보여주는 단면도들이며, 도 12는 홈을 갖는 스페이서를 보여주는 평면 예시도이고, 도 13은 도 9의 C1-C2영역의 단면도이다.

도 9에 도시된 바와 같이, IPS 모드로 구현된 액정패널의 제N서브 픽셀(SPN)에는 게이트라인(GL1), 데이터라인(DL1), 화소 전극(PXL), 공통 전극(Vcom) 및 공통 전극(Vcom)과 접속되며 게이트라인(GL)과 나란하게 배치된 공통전압라인(CL1)이 포함된다. 게이트라인(GL1), 데이터라인(DL1), 화소 전극(PXL), 공통 전극(Vcom) 및 공통 전극(Vcom)은 트랜지스터기판 상에 형성된다.

제N서브 픽셀(SPN)과 같은 특정 서브 픽셀에는 스페이서(GCS)가 배치된다. 스페이서(GCS)는 블랙매트릭스가 위치하는 영역 내에 대응하여 컬러필터기판 상에 형성된다. 스페이서(GCS)에는 홈이 형성된다. 스페이서(GCS)가 배치된 영역은 트랜지스터기판의 스위칭 트랜지스터가 위치하는 영역에 대응된다. 따라서, 스페이서(GCS)는 공통전압라인(CL1)과 인접하는 게이트라인(GL1) 상에 위치하게 된다. 도 6에 도시된 스페이서(GCS)는 트랜지스터기판과 맞닿는 부분을 도시한 것으로서, 이의 형상과 크기는 이에 한정되지 않는다.

제N서브 픽셀(SPN)에는 스페이서(GCS)의 홈에 끼워지는 돌출부가 배치된다. 돌출부는 트랜지스터기판 상에 형성된다. 예컨대, 돌출부는 사각형, 직사각형, 원형 또는 다각형 중 하나로 선택된다.

도 10 및 도 11에 도시된 바와 같이, 돌출부(BR)는 포지티브 포토레지스트(Positive Photoresist)(PR1)를 이용하여 트랜지스터기판(160a) 상에 형성할 수 있다. 돌출부(BR)를 형성하는 공정은 평탄화층(166) 상에 포지티브 포토레지스트(PR1)를 형성하고 노광(도 10의 a) 및 식각(도 10의 b) 공정을 거치는데 이를 더욱 자세히 설명하면 다음과 같다.

홈(HM)을 갖는 스페이서(GCS)는 네거티브 포토레지스트(Negative Photoresist)(PR2)를 이용하여 컬러필터기판(160b) 상에 형성할 수 있다. 홈(HM)을 갖는 스페이서(GCS)를 형성하는 공정은 컬러필터기판(160b) 상에 네거티브 포토레지스트(PR2)를 형성하고 노광(도 11의 a) 및 식각(도 11의 b) 공정을 거치는데 이를 더욱 자세히 설명하면 다음과 같다.

컬러필터기판(160b) 상에 네거티브 포토레지스트(PR2)를 형성한다. 네거티브 포토레지스트(PR2)가 형성된 컬러필터기판(160b)에 제1 및 제2차광층(BL1, BL2)을 갖는 제2마스크(MSK2)를 배치 및 얼라인한다. 제2마스크(MSK2)를 통해 빛을 조사하고 노광 및 식각한다. 제1차광층(BL1)은 제2차광층(BL2)보다 빛을 차단하는 능력이 우수하다.

이상의 공정을 진행하면, 컬러필터기판(160b)의 상층에는 양각의 스페이서(GCS)와 양각의 스페이서(GCS) 내에 음각의 홈(HM)이 형성되어 홈(HM)을 갖는 스페이서(GCS)가 형성된다. 스페이서(GCS) 내에 형성된 음각의 홈(HM)은 도 12와 같이 사각형(a) 또는 원형(b) 등이 될 수 있는데, 이는 돌출부(BR)의 형상에 대응할수록 좋다.

도 13에 도시된 바와 같이, 트랜지스터기판(160a)의 평탄화층(166)에는 돌출부(BR)가 형성된다. 돌출부(BR) 상에는 하부 배향막(PI1)이 형성된다. 컬러필터기판(160b) 상에는 홈(HM)을 갖는 스페이서(GCS)가 형성된다. 컬러필터기판(160b) 상에는 상부 배향막(PI2)이 형성된다.

트랜지스터기판(160a)과 컬러필터기판(160b)을 합착하는 공정을 진행하면 돌출부(BR)는 스페이서(GCS)의 홈(HM) 안에 위치하게 된다. 즉, 스페이서(GCS)와 돌출부(BR)는 외력에 의해 자신의 위치를 벗어나지 않게 결합 되는 끼움 구조 역할을 한다.

그러므로 본 발명의 제2실시예는 하부 배향막(PI1)이 긁히는 스크래치가 발생하지 않기 때문에 빛샘(또는 CS Disclination 현상) 문제를 방지할 수 있고 이와 더불어 액정패널의 신뢰성 및 표시품질 등이 저하되는 문제를 개선할 수 있다. 또한, 본 발명의 제2실시예는 빛샘 방지 역할을 하는 금속재료(게이트라인, 공통전압라인)의 면적을 축소할 수 있어 개구율을 개선할 수 있다.

이상 본 발명은 액정패널에 개재된 스페이서의 이동에 의한 스크래치성 빛샘(또는 CS Disclination 현상) 문제를 방지하여 액정패널의 신뢰성 및 표시품질 등을 향상하는 효과가 있다. 또한, 본 발명은 액정패널에 개재된 스페이서가 외력에 의해 이동하게 되더라도 하부 배향막이 손상되거나 액정 배향이 틀어지는 문제를 방지할 수 있는 효과가 있다. 또한, 본 발명은 빛샘 방지 역할을 하는 금속재료의 면적을 축소하여 개구율을 개선할 수 있는 효과가 있다.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

110: 영상 공급부 130: 타이밍 제어부
140: 게이트 구동부 150: 데이터 구동부
160: 액정패널 180: 전원공급부
190: 백라이트유닛 160a: 트랜지스터기판
GCS: 스페이서 BR: 돌출부
160b: 컬러필터기판 HM: 홈

Claims

하부기판 상에 위치하는 게이트라인을 포함하는 하부 구조물;
상기 하부 구조물 상에 위치하는 평탄화층;
상기 평탄화층으로부터 돌출되어 폐곡선 형태를 갖는 돌출부; 및
상부기판 상에 위치하는 스페이서를 포함하고,
상기 하부기판과 상기 상부기판이 합착 되면 상기 돌출부는 상기 스페이서를 둘러싸는 액정표시장치.
하부기판 상에 위치하는 게이트라인을 포함하는 하부 구조물;
상기 하부 구조물 상에 위치하는 평탄화층;
상기 평탄화층으로부터 돌출된 돌출부; 및
상부기판 상에 위치하며 홈을 갖는 스페이서를 포함하고,
상기 하부기판과 상기 상부기판이 합착 되면 상기 돌출부는 상기 스페이서의 홈에 끼워지는 액정표시장치.
제1항 또는 제2항에 있어서,
상기 스페이서는
상기 게이트라인과 대응하는 영역에 위치하는 액정표시장치.
제1항 또는 제2항에 있어서,
상기 돌출부는
사각형, 직사각형, 원형 또는 다각형 중 적어도 하나로 선택된 액정표시장치.
제2항에 있어서,
상기 스페이서의 홈은
상기 돌출부의 형상에 대응하는 액정표시장치.
하부기판 상에 게이트라인을 포함하는 하부 구조물을 형성하는 단계;
상기 하부 구조물 상에 평탄화층을 형성하는 단계;
상기 평탄화층으로부터 돌출되어 폐곡선 형태를 갖는 돌출부를 형성하는 단계;
상부기판 상에 스페이서를 형성하는 단계; 및
상기 하부기판과 상기 상부기판을 합착하는 단계를 포함하되,
상기 하부기판과 상기 상부기판이 합착 되면 상기 돌출부는 상기 스페이서를 둘러싸는 액정표시장치의 제조방법.
하부기판 상에 게이트라인을 포함하는 하부 구조물을 형성하는 단계;
상기 하부 구조물 상에 평탄화층을 형성하는 단계;
상기 평탄화층으로부터 돌출된 돌출부를 형성하는 단계;
상부기판 상에 홈을 갖는 스페이서를 형성하는 단계; 및
상기 하부기판과 상기 상부기판을 합착하는 단계를 포함하되,
상기 하부기판과 상기 상부기판이 합착 되면 상기 돌출부는 상기 스페이서의 홈에 끼워지는 액정표시장치의 제조방법.
제6항 또는 제7항에 있어서,
상기 돌출부를 형성하는 단계는
상기 평탄화층에 포지티브 포토레지스트를 형성하고, 상기 하부기판 상에 차광층을 갖는 제1마스크를 배치 및 얼라인하고, 상기 제1마스크를 통해 빛을 조사하고 노광 및 식각하는 액정표시장치의 제조방법.
제7항에 있어서,
상기 홈을 갖는 스페이서를 형성하는 단계는
상기 상부기판 상에 네거티브 포토레지스트를 형성하고, 상기 상부기판 상에 차광층을 갖는 제2마스크를 배치 및 얼라인하고, 상기 제2마스크를 통해 빛을 좌하고 노광 및 식각하는 액정표시장치의 제조방법.
제6항 또는 제7항에 있어서,
상기 스페이서의 홈은
상기 돌출부의 형상에 대응하는 액정표시장치의 제조방법.