KR20170063346A - 전기도금용 셀을 위한 고저항 가상 애노드 - Google Patents

전기도금용 셀을 위한 고저항 가상 애노드 Download PDF

Info

Publication number
KR20170063346A
KR20170063346A KR1020160131291A KR20160131291A KR20170063346A KR 20170063346 A KR20170063346 A KR 20170063346A KR 1020160131291 A KR1020160131291 A KR 1020160131291A KR 20160131291 A KR20160131291 A KR 20160131291A KR 20170063346 A KR20170063346 A KR 20170063346A
Authority
KR
South Korea
Prior art keywords
layer
anode
substrate
rotatable
virtual anode
Prior art date
Application number
KR1020160131291A
Other languages
English (en)
Other versions
KR101860216B1 (ko
Inventor
포웨이 왕
천린 창
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20170063346A publication Critical patent/KR20170063346A/ko
Application granted granted Critical
Publication of KR101860216B1 publication Critical patent/KR101860216B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/10—Electrodes, e.g. composition, counter electrode
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/10—Electrodes, e.g. composition, counter electrode
    • C25D17/12—Shape or form
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/007—Current directing devices
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/008—Current shielding devices
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/02—Tanks; Installations therefor
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/06—Suspending or supporting devices for articles to be coated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition

Abstract

전기도금용 셀을 위한 고저항 가상 애노드는 제1 층과 제2 층을 포함한다. 제1 층은 그 제1 층을 관통하는 복수의 제1 홀을 포함한다. 제2 층은 제1 층 위에 있고 그 제2 층을 관통하는 복수의 제2 홀을 포함한다.

Description

전기도금용 셀을 위한 고저항 가상 애노드{HIGH RESISTANCE VIRTUAL ANODE FOR ELECTROPLATING CELL}
<관련 출원>
본 출원은 2015년 11월 30일에 출원한 미국 가출원 번호 제62/261,209호에 대해 우선권을 주장하며, 이 우선권 출원은 그 전체가 인용에 의해 본 명세서에 포함된다.
<배경>
반도체 디바이스의 제조에는 흔히 반도체 웨이퍼 상에 전기 전도체의 형성을 필요로 한다. 예를 들어, 웨이퍼 상에 그리고 패터닝된 트렌치 내에 구리 등의 전기 전도성 층을 전기도금(적층)함으로써 대개 웨이퍼 상에 전기 전도성 리드(lead)가 형성된다.
전기도금은 전기 전도성 층이 적층되는 웨이퍼 표면(이하, "웨이퍼 플레이팅면"이라고 함)과의 전기적 컨택을 형성하는 것을 포함한다. 그런 다음, 전류가 애노드와 웨이퍼 플레이팅면(웨이퍼 플레이팅면이 캐소드가 됨) 사이에서 도금액(적층되는 소자의 이온을 함유하는 용액, 예컨대 Cu2 +을 함유하는 용액)을 관통한다. 이것이 웨이퍼 플레이팅면 상에 전기화학 반응을 일으켜서 전기 전도성 층이 적층되게 된다.
웨이퍼 상에 형성되는 디바이스의 특성 변화를 최소화하기 위해서는, 웨이퍼 플레이팅면 위에 전기 전도성 층이 균일하게(균일한 두께로) 적층되는 것이 중요하다. 그러나, 통상의 전기도금 공정은 "에지 효과(edge effect)" 때문에, 적층된 전기 전도성 층에 불균일성을 생성한다. 에지 효과는 적층된 전기 전도성 층이 웨이퍼 중심보다 웨이퍼 가장자리 근방에서 더 두꺼워지는 경향이다. 따라서, 에지 효과를 피하는 방법의 개선이 계속해서 고려되고 있다.
본 개시내용의 양태들은 첨부 도면을 참조한 이하의 상세한 설명으로부터 가장 잘 이해된다. 해당 산업계의 표준 관행에 따라, 다양한 피쳐(feature)를 실척으로 도시하지는 않는다. 사실상, 다양한 피쳐의 치수는 설명의 편의상 임의대로 확대 또는 축소될 수 있다.
도 1은 본 개시내용의 일부 실시형태에 따른 제1 층의 평면도이다.
도 2는 본 개시내용의 일부 실시형태에 따른 제2 층의 평면도이다.
도 3a는 본 개시내용의 일부 실시형태에 따른 제1 층과 제2 층의 평면도이다.
도 3b는 본 개시내용의 일부 실시형태에 따른, 도 3a의 절단선 AA'을 따라 취해진 제1 층과 제2 층의 단면도이다.
도 4는 본 개시내용의 일부 실시형태에 따른 제1 층의 평면도이다.
도 5는 본 개시내용의 일부 실시형태에 따른 제2 층의 평면도이다.
도 6은 본 개시내용의 일부 실시형태에 따라 고저항 가상 애노드를 포함하는 전기도금용 셀의 단면도이다.
도 7은 본 개시내용의 일부 실시형태에 따라 전기도금용 셀을 이용해 기판의 표면을 처리하는 방법의 예시적인 흐름도이다.
이하의 설명에서는 제공하는 청구 대상의 상이한 특징을 구현하기 위해 다수의 상이한 실시형태 또는 예를 제공한다. 본 개시내용을 단순화하기 위해 구성요소 및 구성의 특정 실시예에 대해 후술한다. 물론 이들은 예시일뿐이며, 한정되는 것을 목적으로 하지 않는다. 예를 들어, 이어지는 설명에 있어서 제2 피쳐 위(over) 또는 상(on)의 제1 피쳐의 형성은 제1 및 제2 피쳐가 직접 접촉으로 형성되는 실시형태를 포함할 수도 있고, 제1 및 제2 피쳐가 직접 접촉하지 않도록 제1 및 제2 피쳐 사이에 추가 피쳐가 형성될 수 있는 실시형태도 또한 포함할 수 있다. 또한, 본 개시내용은 다양한 실시예에서 참조 번호 및/또는 문자를 반복할 수 있다. 이 반복은 단순화 및 명확화를 위한 것이며, 그 자체가 설명하는 다양한 실시형태 및/또는 구성 간의 관계를 지시하지 않는다.
또한, "아래(beneath)", "밑(below)", "하위(lower)", "위(above)", "상위(upper)" 등의 공간 관련 용어는 도면에 나타내는 바와 같이 한 요소 또는 피쳐와 다른 요소(들) 또는 피쳐(들)와의 관계를 설명함에 있어서 설명의 용이성을 위해 본 명세서에 이용될 수 있다. 공간 관련 용어는 도면에 나타내는 방위와 함께, 사용 또는 동작 시의 디바이스의 상이한 방위를 포함하는 것을 의도한다. 전기도금용 셀은 다른 식으로 지향(90도 또는 다른 방위로 회전)될 수 있으며 본 명세서에 사용한 공간 관련 기술자(descriptor)는 그에 따라 마찬가지로 해석될 수 있다.
전술한 바와 같이, 웨이퍼 상에 형성되는 디바이스의 특성 변화를 최소화하기 위해서는, 웨이퍼 플레이팅면 위에 전기 전도성 층이 균일하게(균일한 두께로) 적층되는 것이 중요하다. 그러나, 통상의 전기도금 공정은 "에지 효과(edge effect)" 때문에, 적층된 전기 전도성 층에 불균일성을 생성한다. 에지 효과는 적층된 전기 전도성 층이 웨이퍼 중심보다 웨이퍼 가장자리 근방에서 더 두꺼워지는 경향이다.
따라서, 본 개시내용은 전기도금용 셀을 위한 고저항 가상 애노드(HRVA, high resistance virtual anode)(플로우 디퓨저 플레이트(flow diffuser plate)라고도 함)를 제공하며, 이것은 서로 적층되어 있는 제1 층과 제2 층을 포함한다. 제1 층과 제2 층은 각각 제1 홀과 제2 홀을 구비하고, 제1 층 및/또는 제2 층은 쓰루홀(through hole) 사이즈를 조정하도록 회전될 수 있다. 다시 말해, 제1 층과 제2 층을 포함하는 고저항 가상 애노드는 쓰루홀 사이즈를 조정하기 위한 후추통(pepper pot)과 같은 구조를 갖는다. 또한, 제1 층 및/또는 제2 층은 복수의 영역을 가질 수 있으며, 이들 영역 각각은, 전류 플럭스 및 도금액 플로우를 임의대로 변경하고 그에 따라 기판(예컨대, 반도체 웨이퍼) 상에 적층되는 원하는 두께 프로파일의 전기 전도성 층을 형성하기 위해 쓰루홀 사이즈를 상이한 위치에서 조정하도록 독립적으로 회전될 수 있다. 이에, 본 개시내용의 고저항 가상 애노드는 전기도금 공정에 폭넓게 적용될 수 있다. 구체적으로, 예를 들면, 본 개시내용의 고저항 가상 애노드는 전기도금 공정 중에 전기 전도성 층을 균일하게 형성하기 위해, 300 mm 웨이퍼뿐만 아니라, 450 mm 웨이퍼 등의 더 큰 웨이퍼에도 적용될 수 있으며, 이들에 한정되지 않는다.
도 1은 본 개시내용의 일부 실시형태에 따른 제1 층(100)의 평면도이다. 도 1에 도시하는 바와 같이, 제1 층(100)은 그 제1 층(100)을 관통하는 복수의 제1 홀(110)을 포함한다. 일부 실시형태에 있어서, 제1 홀(110) 각각은 실질적으로 또는 전체적으로 동일한 직경을 갖는다. 그러나, 실제 적용시에는, 제1 홀(110)의 사이즈 및 분포는 요건을 충족하도록 조정될 수 있으며, 도 1에 도시하는 것에 제한되지 않는다. 일부 실시형태에 있어서, 제1 층(100)은 전기 절연 재료로 이루어진다.
일부 실시형태에 있어서, 제1 층(100)은 회전 가능하다. 일부 실시형태에 있어서, 제1 층(100)은 회전 가능한 중심부(100a)와 회전 가능한 주변부(100b)를 포함한다. 회전 가능한 주변부(100b)는 회전 가능한 중심부(100a)를 둘러싼다. 일부 실시형태에 있어서, 회전 가능한 중심부(100a)와 회전 가능한 주변부(100b)는, 고저항 가상 애노드의 쓰루홀 사이즈를 제어하고 그에 따라 전기도금 공정의 전기 저항 및 전류 플럭스를 변경하도록 구성된다. 다른 실시형태에 있어서, 제1 층은 회전 불가능한 중심부와 그 회전 불가능한 중심부를 둘러싸는 회전 가능한 주변부를 포함한다.
일부 실시형태에 있어서, 회전 가능한 주변부(100b)는 회전 가능한 중심부(100a)를 동축으로 둘러싸는 복수의 회전 가능한 링형상부(102b, 104b, 106b)를 포함한다. 실제 적용시에는, 요건을 충족하기 위해 링형상부(ring-shaped portion)의 개수(amount) 및 사이즈(예컨대, 평면도에서의 폭)가 조정될 수 있으며, 도 1에 도시한 것에 제한되지 않는다.
일부 실시형태에 있어서, 제1 홀(110)의 제1 부분(110a)은 제1 층(100)의 회전 가능한 중심부(100a)를 관통하고, 제1 홀(110)의 제2 부분(110b)은 제1 층(100)의 회전 가능한 주변부(100b)를 관통한다. 실제 적용시에는, 제1 홀(110)의 제1 부분(110a)의 사이즈 및 분포, 그리고 제1 홀(110)의 제2 부분(110b)의 사이즈 및 분포는 요건을 충족하도록 동일하거나 상이할 수 있으며, 도 1에 도시하는 것에 제한되지 않는다.
도 2는 본 개시내용의 일부 실시형태에 따른 제2 층(200)의 평면도이다. 도 2에 도시하는 바와 같이, 제2 층(200)은 그 제2 층(200)을 관통하는 복수의 제2 홀(210)을 포함한다. 일부 실시형태에 있어서, 제2 홀(210) 각각은 실질적으로 또는 전체적으로 동일한 직경을 갖는다. 그러나, 실제 적용시에는, 제2 홀(210)의 사이즈 및 분포는 요건을 충족하도록 조정될 수 있으며, 도 2에 도시하는 것에 제한되지 않는다. 일부 실시형태에 있어서, 제2 층(200)은 전기 절연 재료로 이루어진다.
일부 실시형태에 있어서, 도 1의 제1 홀(110) 중 하나는 도 2의 제2 홀(210) 중 하나와 일부 또는 전체가 중첩하도록 구성된다. 일부 실시형태에 있어서, 도 2의 제2 홀(210)은 도 1의 제1 홀(110)의 홀 분포와 동일한 홀 분포를 갖는다. 그러나, 실제 적용시에는, 제1 층(100)의 홀 분포는 제2 층(200)의 홀 분포와 상이할 수도 있으며, 도 1과 도 2에 도시한 것에 제한되지 않는다.
도 3a는 본 개시내용의 일부 실시형태에 따른 제1 층(100)과 제2 층(200)의 평면도이다. 도 3a에 도시하는 바와 같이, 제2 층(200)은 제1 층(100) 위에 배치되며, 제1 층(100)의 회전 가능한 중심부(100a) 및 회전 가능한 주변부(100b)(예컨대, 회전 가능한 링형상부(102b, 104b, 106b)는 독립적으로 회전될 수 있다. 도금액은 전기도금 공정 중에 제1 홀(110)과 제2 홀(210)의 복수의 중첩부를 관통해 흐를 것이며, 이에 기판 상에 적층되는 원하는 두께 프로파일의 전기 전도성 층을 형성할 것이다.
일부 실시형태에 있어서, 도 3a에 도시하는 바와 같이, 중심에서의 쓰루홀(즉, 제1 홀(110)과 제2 홀(210)의 중첩부)는 주변부에서보다 더 큰 면적을 가지며, 이에, 고저항 가상 애노드의 중심을 관통하는 전류 플럭스의 퍼센티지가, 고저항 가상 애노드의 주변부를 관통하는 전류 플럭스의 퍼센티지보다 높아서 "에지 효과"를 피할 것이다.
도 3b는 본 개시내용의 일부 실시형태에 따른, 도 3a의 절단선 AA'을 따라 취해진 제1 층(100)과 제2 층(200)의 단면도이다. 도 3b에 도시하는 바와 같이, 제1 층(100)의 중심(예컨대, 회전 가능한 중심부(100a))은 제1 층(100)의 주변부(예컨대, 회전 가능한 주변부(100b))의 두께(t2) 이하의 두께(t1)를 갖는다. 일부 실시형태에 있어서, 두께(t1 또는 t2)는 2 cm 내지 15 cm의 범위 내에 있다. 일부 실시형태에 있어서, 두께(t1 또는 t2)는 2 cm 내지 5 cm, 5 cm 내지 8 cm, 8 cm 내지 12 cm, 또는 12 cm 내지 15 cm의 범위 내에 있다. 일부 실시형태에 있어서, 두께(t1)는 2 cm 내지 8 cm의 범위 내에 있다. 일부 실시형태에 있어서, 두께(t2)는 8 cm 내지 15 cm의 범위 내에 있다. 일부 실시형태에 있어서, 제1 층(100)의 두께는 중심에서부터 주변부로 점진적으로 증가한다. 일부 실시형태에 있어서, 제1 층(100)은 단면도에서 볼 때에 평요(plano concave) 형상이다.
일부 실시형태에 있어서, 제1 홀의 제1 부분(110a)은 제1 층(100)의 회전 가능한 중심부(100a)를 관통하고, 제1 홀의 제2 부분(110b)은 제1 층(100)의 회전 가능한 주변부(100b)를 관통한다. 일부 실시형태에 있어서, 제1 홀의 제1 부분(110a) 중 하나는 제1 홀의 제2 부분(110b) 중 하나의 최대 깊이(md2) 이하의 최대 깊이(md1)를 갖는다.
일부 실시형태에 있어서, 제2 층(200)은 균일한 두께를 갖는다. 일부 실시형태에 있어서, 제2 층(200)은 2 cm 내지 15 cm의 범위 내에 두께를 갖는다. 일부 실시형태에 있어서, 제2 층(200)은 2 cm 내지 5 cm, 5 cm 내지 8 cm, 8 cm 내지 12 cm, 또는 12 cm 내지 15 cm의 범위 내에 두께를 갖는다. 일부 실시형태에 있어서, 제2 층(200)의 제2 홀(210)은 제1 층(100)의 제1 홀의 제1 부분(110a) 중 하나와 실질적으로 또는 전체가 정렬된다. 일부 실시형태에 있어서, 제2 층(200)의 제2 홀(210)은 제1 층(100)의 제1 홀의 제2 부분(110b) 중 하나와 오정렬된다.
다른 실시형태에 있어서, 제2 층의 중심은 제2 층의 주변부의 두께 미만의 두께를 갖는다. 다른 실시형태에 있어서, 제2 층의 두께는 중심에서부터 주변부로 점진적으로 증가한다. 다른 실시형태에 있어서, 제2 층(100)은 단면도에서 볼 때에 평요(plano concave) 형상이다.
일부 실시형태에 있어서, 고저항 가상 애노드는 3개 층을 또는 3개 층보다 많은 층을 포함한다. 일부 실시형태에 있어서, 도 3b를 참조하면, 고저항 가상 애노드는 제1 층(100)과 제2 층(200)뿐만 아니라 제3 층(도시 생략)도 포함한다. 일부 실시형태에 있어서, 제3 층은 제2 층(200) 위에 또는 제1 층(100) 밑에 있다.
도 4은 본 개시내용의 일부 실시형태에 따른 제1 층(100)의 평면도이다. 도 4에 도시하는 바와 같이, 제1 층(100)은 그 제1 층(100)을 관통하는 복수의 제1 홀(110)을 포함한다. 일부 실시형태에 있어서, 상이한 영역에서의 제1 홀(110)은 상이한 직경을 갖는다.
일부 실시형태에 있어서, 제1 층(100)은 회전 가능한 중심부(100a)와 회전 가능한 주변부(100b)를 포함한다. 회전 가능한 주변부(100b)는 회전 가능한 중심부(100a)를 둘러싼다. 일부 실시형태에 있어서, 회전 가능한 중심부(100a)와 회전 가능한 주변부(100b)는, 고저항 가상 애노드의 쓰루홀 사이즈를 제어하고 그에 따라 전기도금 공정의 전기 저항 및 전류 플럭스를 변경하도록 구성된다. 일부 실시형태에 있어서, 회전 가능한 주변부(100b)는 회전 가능한 중심부(100a)를 동축으로 둘러싸는 복수의 회전 가능한 링형상부(102b, 104b, 106b)를 포함한다.
일부 실시형태에 있어서, 제1 홀(110)의 제1 부분(110a)은 제1 층(100)의 회전 가능한 중심부(100a)를 관통하고, 제1 홀(110)의 제2 부분(110b)은 제1 층(100)의 회전 가능한 주변부(100b)를 관통한다. 일부 실시형태에 있어서, 제1 홀(110)의 제1 부분(110a) 중 하나는 제1 홀(110)의 제2 부분(110b) 중 하나의 직경(d2)보다 큰 직경(d1)을 갖는다. 일부 실시형태에 있어서, 회전 가능한 중심부(100a)는 회전 가능한 주변부(100b)의 개구율(opening ratio)보다 높은 개구율을 갖는다. 용어 "개구율"이란 한 면적에 대한 홀이 차지하는 면적을 지칭한다.
도 5는 본 개시내용의 일부 실시형태에 따른 제2 층(200)의 평면도이다. 도 5에 도시하는 바와 같이, 제2 층(200)은 그 제2 층(200)을 관통하는 복수의 제2 홀(210)을 포함한다. 일부 실시형태에 있어서, 상이한 영역에서의 제2 홀(210)은 상이한 직경을 갖는다. 일부 실시형태에 있어서, 도 4의 제1 홀(110) 중 하나는 도 5의 제2 홀(210) 중 하나와 일부 또는 전체가 중첩하도록 구성된다.
도 6은 본 개시내용의 일부 실시형태에 따라 고저항 가상 애노드를 포함하는 전기도금용 셀의 단면도이다. 일부 실시형태에 있어서, 전기도금용 셀은 기판(300a)(예컨대, 반도체 웨이퍼)을 유지하는 기판 홀더(300)와, 도금욕(plating bath)(400), 애노드(500)(즉, 실제 애노드), 및 제1 층(100)과 제2 층(200)을 포함한 도 3b의 고저항 가상 애노드 등의 고저항 가상 애노드를 포함한다. 일부 실시형태에 있어서, 전기도금용 셀은 디퓨저, 전기도금액 주입 튜브, 린스 배출 라인, 전기도금액 회수 라인, 기타 기능 요소, 또는 이들의 조합과 같은 다른 기능 요소를 더 포함한다.
일부 실시형태에 있어서, 전기도금용 셀은 기판(예컨대, 반도체 웨이퍼)을 전기도금하기 위한 전기도금 툴(도시 생략)에 포함된다. 기판이 전기도금 툴에 공급될 수 있다. 로봇이 어느 한 스테이션에서부터 다른 스테이션에 기판을 다중 차원으로 집어 넣고 이동시킬 수 있다. 또한 전기도금 툴은 스핀 린스 및 건조, 금속 및 실리콘 습식 에칭, 사전 습식(pre-wetting) 및 사전 화학 처리(pre-chemical treating), 포토레지스트 박리, 표면 사전 활성화 등의 기타 필요한 전기도금 하위 공정을 수행하도록 구성된 다른 모듈도 포함할 수 있다.
기판 홀더(300)는 전기도금 적층 중에 기판(300a)을 수용 및 유지(지지)하도록 구성된다. 용어 "기판 홀더"는 웨이퍼 홀더, 워크피스 홀더, 클램쉘(clamshell) 홀더, 클램쉘 어셈블리 및 클램쉘 등으로도 불려질 수 있다. 일부 실시형태에 있어서, 기판 홀더(300)는 Novellus Systems사의 Sabre® 툴이다. 일부 실시형태에 있어서, 기판 홀더(300)는 액추에이터를 통해 기판(300a)을 전기도금용 셀 내의 도금욕(400)에 침지시키도록 상하 수직으로 승강할 수 있다. 일부 실시형태에 있어서, 기판(300a)은 전기 전도성 시드층(도시 생략)을 구비한다.
일부 실시형태에 있어서, 기판 홀더(클램쉘)는 콘부(cone)(310)과 컵부(cup)(320)인, 2개의 주요 구성요소를 포함한다. 일부 실시형태에 있어서, 컵부(320)는 기판(300a)이 놓이는 지지부를 제공하도록 구성된다. 일부 실시형태에 있어서, 컵부(320) 위에 있는 콘부(310)는 기판(300a)의 배면을 아래로 눌러 기판을 적절하게 유지시키도록 구성된다. 일부 실시형태에 있어서, 기판 홀더(300)는 도 6에 도시하는 바와 같이, 스핀들(330)을 통해 모터(도시 생략)에 의해 구동된다. 일부 실시형태에 있어서, 스핀들(330)은 전기도금 중에, 모터로부터의 토크를 기판 홀더(300)에 전달하여 거기에 유지된 기판(300a)을 회전시킨다. 일부 실시형태에 있어서, 스핀들(330) 내의 에어 실린더가 컵부(320)를 콘부(310)와 체결시키기 위한 수직력을 제공한다.
일부 실시형태에 있어서, 고저항 가상 애노드는 실제 애노드(500)와 기판(300a)의 표면 사이에서 전기 플럭스 및 도금액 플로우를 변경하도록 구성된다. 일부 실시형태에 있어서, 제1 층(100)와 제2 층(200)을 포함하는 고저항 가상 애노드의 주변부가 도금욕(400)(전기도금 챔버라고도 불림)의 벽(도면부호 표시 없음)에 고정되고(시일되고) 기판(300a)으로부터 간격을 두고 위치하게 된다. 그 간격은 기판(300a) 상에 적층되는 전기 전도성 층의 원하는 두께 프로파일에 의해 결정된다. 고저항 가상 애노드가 기판(300a)에 가까울수록, 기판(300a) 상에 적층되는 전기 전도성 층의 최종 두께 프로파일에 미치는 고저항 가상 애노드의 영향이 커진다. 고저항 가상 애노드가 도금욕(400)의 벽에 고정되기 때문에, 도금액은 고저항 가상 애노드의 제1 홀(110)과 제2 홀(210)을 관통한다.
일부 실시형태에 있어서, DC 전원공급기 등의 전원공급기(도시 생략)는 기판(300a)에 전기적으로 접속된 네거티브 출력 리드(도시 생략)를 갖는다. 일부 실시형태에 있어서, 전원공급기의 포지티브 출력 리드는 도금욕(400) 내에 위치하는 실제 애노드(500)에 전기적으로 접속된다. 사용 중에, 전원공급기가 실제 애노드(500)에 대해 네거티브 전위를 갖도록 기판을 바이어싱하여, 전류는 고저항 가상 애노드를 관통해 실제 애노드(500)로부터 기판(300a)에 흐르게 된다. 본 명세서에서 사용될 때에, 전류는 전체 포지티브 이온 플럭스(net positive ion flux)와는 같은 방향으로 흐르고, 전체 전자 플럭스(net electron flux)와는 반대 방향으로 흐르는데, 여기서 전류는 단위 시간당 한 면적을 관통하는 전하량으로서 정의된다. 이로 말미암아 전류 플럭스가 고저항 가상 애노드를 관통해 실제 애노드(500)로부터 기판(300a)으로 흐르게 되는데, 여기서 전류 플럭스는 일정 면적을 관통하는 역선(전기장선)의 수로서 정의된다. 이것이 기판(300a) 상에 전기화학 반응(예컨대, Cu2++2e-→Cu)을 일으켜서, 기판(300a) 상에 전기 전도성 층(예컨대, 구리)이 적층된다. 도금액의 이온 농도는 도금 사이클 중에 실제 애노드(500)에서 금속을 분해함으로써(예컨대, Cu→Cu2 ++2e-) 보충된다.
실제 애노드(500)는 도금욕(400) 내에 있다. 일부 실시형태에 있어서, 도금액은 펌프(도시 생략)에 의해 계속해서 도금욕(400)에 제공된다. 일부 실시형태에 있어서, 도금액은 실제 애노드(500)에서의 복수의 홀(도시 생략)을 관통해 기판(300a) 쪽으로 상향으로 흐른다.
일부 실시형태에 있어서, 실제 애노드(500)는 애노드 컵(도시 생략), 이온 소스 재료(도시 생략), 및 멤브레인(도시 생략)을 포함한다. 일부 실시형태에 있어서, 애노드 컵은 염화폴리비닐(PVD) 등의 전기 절연 재료로 제조된다. 일부 실시형태에 있어서, 애노드 컵은 도금액이 관통하는 복수의 이격된 개구부를 구비한 디스크 형상의 베이스 부분을 포함한다. 사용 중에, 이온 소스 재료가 전기화학적으로 분해되어, 도금액의 이온 농도를 보충한다. 일부 실시형태에 있어서, 이온 소스 재료는 애노드 컵과 멤브레인에 의해 형성된 인클로저 내에 포함된다. 멤브레인이 이온 소스 재료를 덮고 높은 전기 저항을 가지므로, 멤브레인 양단에 전압 강하를 생성한다. 이것은, 이온 소스 재료가 분해될 때에, 그 이온 소스 재료로부터의 전기장 변화를 유리하게 최소화하여 형태(shape)를 변경한다.
제1 층(100)과 제2 층(200)을 포함하는 고저항 가상 애노드가 기판(300a)의 표면과 실제 애노드(500) 사이에 있다. 일부 실시형태에 있어서, 제1 층(100)은 실제 애노드(500)에 면하고, 제2 층(200)은 기판(300a)의 표면에 면한다. 일부 실시형태에 있어서, 제1 층(100)은 서로 대향하는 평면(100c)과 아크면(100d)을 구비하고, 제1 층(100)의 아크면(100d)은 실제 애노드(500)에 면한다. 일부 실시형태에 있어서, 제1 층(100)의 평면(100c)은 제2 층(200)에 면한다. 일부 실시형태에 있어서, 제1 층(100)의 평면(100c)은 제2 층(200)과 접촉한다. 일부 실시형태에 있어서, 고저항 가상 애노드의 중심은 고저항 가상 애노드의 주변부의 두께(t4) 미만의 두께(t3)를 가지며, 따라서, 고저항 가상 애노드의 중심에서의 전기 저항이 주변부보다 낮고, 이에, 고저항 가상 애노드의 중심을 관통하는 전류 플럭스의 퍼센티지가 고저항 가상 애노드의 주변부를 관통하는 전류 플럭스의 퍼센티지보다 높아서 "에지 효과"를 피할 것이다.
도 7은 본 개시내용의 일부 실시형태에 따른, 기판의 표면을 처리하는 방법의 예시적인 흐름도이다.
단계 702에 있어서, 도 6에 도시하는 바와 같이, 기판(300a)(예컨대, 반도체 웨이퍼)을 유지하는 기판 홀더(300), 도금욕(400), 도금욕(400) 내의 애노드(500)(즉, 실제 애노드), 및 도금욕(400) 내의 고저항 가상 애노드(예컨대, 제1 층(100)과 제2 층(200)을 포함한 도 3a와 도 3b의 고저항 가상 애노드)를 포함하는 전기도금용 셀이 수용된다.
일부 실시형태에 있어서, 도 3a와 도 3b에 도시하는 바와 같이, 제1 층(100)은 그 제1 층(100)을 관통하는 복수의 제1 홀(110)을 포함하고, 제1 층(100)은 회전 가능한 중심부(100a)와, 그 회전 가능한 중심부(100a)를 둘러싸는 회전 가능한 주변부(100b)를 포함한다. 일부 실시형태에 있어서, 도 3a와 도 3b에 도시하는 바와 같이, 제2 층(200)은 제1 층(100) 위에 있고, 그 제2 층(200)을 관통하는 복수의 제2 홀(210)을 포함한다.
단계 704에 있어서, 도 3a에 도시하는 바와 같이, 고저항 가상 애노드의 회전 가능한 중심부(100a)와 회전 가능한 주변부(100b) 중 적어도 하나는 고저항 가상 애노드의 쓰루홀 사이즈를 조정하기 위해 회전된다. 일부 실시형태에 있어서, 회전 가능한 중심부(100a)와 회전 가능한 링형상부(102b, 104b, 106b) 중 적어도 하나는 고저항 가상 애노드의 쓰루홀 사이즈를 조정하기 위해 회전된다. 일부 실시형태에 있어서, 회전 가능한 중심부(100a)와 회전 가능한 주변부(100b) 중 적어도 하나의 회전은 프로그래머블 컨트롤러에 의해 행해진다. 일부 실시형태에 있어서, 회전 가능한 중심부(100a)와 회전 가능한 주변부(100b) 중 적어도 하나의 회전은 레시피를 이용해 행해진다. 일부 실시형태에 있어서, 회전 가능한 중심부(100a)와 회전 가능한 주변부(100b) 중 적어도 하나의 회전은 기판(300a)의 사이즈(예컨대, 직경), 기판(300a) 상에 적층되는 전기 전도성 층의 원하는 두께 프로파일, 및 기타 적절한 파라미터를 따른다.
단계 706에 있어서, 도 6에 도시하는 바와 같이, 기판 홀더(300)가 해제된 경우에 기판(300a)이 기판 홀더(300)에 탑재된다. 구체적으로, 기판(300a)은 컵부(320)에 탑재된다. 기판(300a)이 장착된 후에, 콘부(310)가 컵부(320)와 체결되어 기판(300a)을 컵부(320)의 주변부에 대해 체결시킨다.
단계 708에 있어서, 도 6에 도시하는 바와 같이, 기판 홀더(300)와 기판(300a)은 고저항 가상 애노드가 기판(300a)의 표면과 애노드(500) 사이에 있게 되도록, 도금액을 포함한 도금욕(400)에 배치된다. 일부 실시형태에 있어서, 도금욕(400) 내에 기판 홀더(300)와 기판(300a)을 배치하는 것은, 고저항 가상 애노드의 회전 가능한 중심부(100a)와 회전 가능한 주변부(100b) 중 적어도 하나를 회전시킨 후에 이루어진다.
단계 710에 있어서, 도 6에 도시하는 바와 같이, 기판(300a)과 실제 애노드(500) 사이에서 고저항 가상 애노드를 관통하는 전류 플럭스를 생성하여, 그 전류 플럭스를 성형하고 기판(300a)의 표면 위에 전기도금층(도시 생략)을 형성한다. 일부 실시형태에 있어서, 고저항 가상 애노드의 중심의 두께(t3)가 고저항 가상 애노드의 주변부의 두께(t4)보다 작기 때문에, 고저항 가상 애노드의 중심에서의 저항은 주변부에서보다 낮다. 따라서, 고저항 가상 애노드의 중심을 관통하는 전류 플럭스의 퍼센티지가 고저항 가상 애노드의 주변부를 관통하는 전류 플럭스의 퍼센티지보다 높아서, 에지 효과를 피할 것이며, 이에 기판(300a) 위에 전기 전도성 층을 균일하게 적층할 것이다.
일부 특정 실시형태에 있어서, 450 mm 웨이퍼의 경우, 상업용 고저항 가상 애노드를 이용해 형성되는 전기 전도성 층은 10%의 두께 균일성을 갖는다(두께/두께 평균의 표준 편차와 동일). 일부 특정 실시형태에 있어서, 본 개시내용의 고저항 가상 애노드를 이용해 형성되는 전기 전도성 층은 2.5%의 두께 균일성을 갖는데, 이것은 본 개시내용의 고저항 가상 애노드가 사실상 에지 효과의 문제를 해결할 수 있음을 의미한다.
일부 실시형태에 따르면, 전기도금용 셀을 위한 고저항 가상 애노드는 제1 층과 제2 층을 포함한다. 제1 층은 그 제1 층을 관통하는 복수의 제1 홀을 포함한다. 제2 층은 제1 층 위에 있고 그 제2 층을 관통하는 복수의 제2 홀을 포함한다.
일부 실시형태에 따르면, 기판의 표면을 처리하기 위한 전기도금용 셀은 기판 홀더와, 도금욕과, 애노드와, 고저항 가상 애노드를 포함한다. 기판 홀더는 기판을 유지하기 위한 것이다. 애노드는 도금욕 내에 있다. 고저항 가상 애노드는 기판의 표면과 애노드 사이에 있다. 고저항 가상 애노드는 제1 층과 제2 층을 포함한다. 제1 층은 그 제1 층을 관통하는 복수의 제1 홀을 포함한다. 제2 층은 제1 층 위에 있고 그 제2 층을 관통하는 복수의 제2 홀을 포함한다.
일부 실시형태에 따르면, 방법은, 전기도금용 셀을 수용하는 단계로서, 상기 전기 도금용 셀은, 기판을 유지하기 위한 기판 홀더와, 도금욕과, 도금욕 내의 애노드와, 도금욕 내의 고저항 가상 애노드를 포함하고, 상기 고저항 가상 애노드는, 제1 층을 관통하는 복수의 제1 홀을 포함하고, 회전 가능한 중심부와, 그 회전 가능한 중심부를 둘러싸는 회전 가능한 주변부를 포함하는 상기 제1 층과, 상기 제1 층 위에 있고, 제2 층을 관통하는 복수의 제2 홀을 포함하는 상기 제2 층을 포함하는 것인, 상기 전기도금용 셀을 수용하는 단계와, 상기 회전 가능한 중심부와 상기 회전 가능한 주변부 중 적어도 하나를 회전시키는 단계와, 상기 기판 홀더와 상기 기판을, 상기 고저항 가상 애노드가 상기 기판의 표면과 상기 애노드 사이에 있도록, 도금욕에 배치하는 단계와, 상기 기판과 애노드 사이에서 상기 고저항 가상 애노드를 관통하는 전류 플럭스를 생성하여, 상기 전류 플럭스를 성형하고 상기 기판의 표면 위에 전기도금층을 형성하는 단계를 포함한다.
이상은 당업자가 본 개시내용의 양태를 더 잘 이해할 수 있도록 여러 실시형태의 특징을 개관한 것이다. 당업자라면 동일한 목적을 달성하기 위한 다른 공정 및 구조를 설계 또는 변형하고/하거나 본 명세서에 소개하는 실시형태들의 동일한 효과를 달성하기 위한 기본으로서 본 개시내용을 용이하게 이용할 수 있다고 생각할 것이다. 또한 당업자라면 그러한 등가의 구조가 본 개시내용의 사상 및 범주에서 벗어나지 않는다는 것과, 본 개시내용의 사상 및 범주에서 일탈하는 일없이 다양한 변화, 대체 및 변형이 이루어질 수 있다는 것을 인식할 것이다.

Claims (10)

  1. 전기도금용 셀(electroplating cell)을 위한 고저항 가상 애노드(high resistance virtual anode)에 있어서,
    제1 층을 관통하는 복수의 제1 홀을 포함하는 상기 제1 층과,
    상기 제1 층 위에 있고, 제2 층을 관통하는 복수의 제2 홀을 포함하는 상기 제2 층
    을 포함하는 고저항 가상 애노드.
  2. 제1항에 있어서, 상기 제1 홀 중 하나는 상기 제2 홀 중 하나와 일부 또는 전체가 중첩하도록 구성되는 것인 고저항 가상 애노드.
  3. 제1항에 있어서, 상기 제1 층은 회전 가능한 중심부와, 상기 회전 가능한 중심부를 둘러싸는 회전 가능한 주변부를 포함하며, 상기 제1 홀의 제1 부분은 상기 제1 층의 상기 회전 가능한 중심부를 관통하고, 상기 제1 홀의 제2 부분은 상기 제1 층의 상기 회전 가능한 주변부를 관통하는 것인 고저항 가상 애노드.
  4. 제3항에 있어서, 상기 회전 가능한 주변부는 상기 회전 가능한 중심부를 동축으로 둘러싸는 복수의 회전 가능한 링형상부(ring-shaped portion)를 포함하는 것인 고저항 가상 애노드.
  5. 제1항에 있어서, 상기 제1 층과 상기 제2 층 중 하나의 층의 중심은 상기 제1 층과 상기 제2 층 중 상기 하나의 층의 주변부의 두께보다 작은 두께를 갖는 것인 고저항 가상 애노드.
  6. 제1항에 있어서, 상기 제1 층과 상기 제2 층 중 하나의 층의 두께는 중심에서 주변부로 점진적으로 증가하는 것인 고저항 가상 애노드.
  7. 기판의 표면을 처리하기 위한 전기도금용 셀에 있어서,
    상기 기판을 유지하기 위한 기판 홀더와,
    도금욕(plating bath)과,
    상기 도금욕 내의 애노드와,
    상기 기판의 표면과 상기 애노드 사이의 고저항 가상 애노드
    를 포함하고,
    상기 고저항 가상 애노드는,
    제1 층을 관통하는 복수의 제1 홀을 포함하는 상기 제1 층과,
    상기 제1 층 위에 있고, 제2 층을 관통하는 복수의 제2 홀을 포함하는 상기 제2 층
    을 포함하는 것인 전기도금용 셀.
  8. 제7항에 있어서, 상기 제1 층은 상기 애노드에 면하고, 상기 제2 층은 상기 기판의 표면에 면하는 것인 전기도금용 셀.
  9. 제8항에 있어서, 상기 제1 층은 서로 대향하는 평면과 아크면을 갖고, 상기 제1 층의 아크면은 상기 애노드에 면하는 것인 전기도금용 셀.
  10. 방법에 있어서,
    전기도금용 셀을 수용하는 단계로서, 상기 전기도금용 셀은,
    기판을 유지하기 위한 기판 홀더와,
    도금욕과,
    상기 도금욕 내의 애노드와,
    상기 도금욕 내의 고저항 가상 애노드
    를 포함하고, 상기 고저항 가상 애노드는,
    제1 층을 관통하는 복수의 제1 홀을 포함하고, 회전 가능한 중심부와, 상기 회전 가능한 중심부를 둘러싸는 회전 가능한 주변부를 포함하는 상기 제1 층과,
    상기 제1 층 위에 있고, 제2 층을 관통하는 복수의 제2 홀을 포함하는 상기 제2 층을 포함하는 것인, 상기 전기도금용 셀을 수용하는 단계와,
    상기 회전 가능한 중심부와 상기 회전 가능한 주변부 중 적어도 하나를 회전시키는 단계와,
    상기 기판을 상기 기판 홀더에 탑재하는 단계와,
    상기 기판 홀더와 상기 기판을, 상기 고저항 가상 애노드가 상기 기판의 표면과 상기 애노드 사이에 있도록, 상기 도금욕에 배치하는 단계와,
    상기 기판과 상기 애노드 사이에서 상기 고저항 가상 애노드를 관통하는 전류 플럭스를 생성하여 상기 전류 플럭스를 성형하고 상기 기판의 표면 위에 전기도금층을 형성하는 단계
    를 포함하는 방법.
KR1020160131291A 2015-11-30 2016-10-11 전기도금용 셀을 위한 고저항 가상 애노드 KR101860216B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562261209P 2015-11-30 2015-11-30
US62/261,209 2015-11-30
US15/154,986 US10167567B2 (en) 2015-11-30 2016-05-14 High resistance virtual anode for electroplating cell
US15/154,986 2016-05-14

Publications (2)

Publication Number Publication Date
KR20170063346A true KR20170063346A (ko) 2017-06-08
KR101860216B1 KR101860216B1 (ko) 2018-05-21

Family

ID=58693320

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160131291A KR101860216B1 (ko) 2015-11-30 2016-10-11 전기도금용 셀을 위한 고저항 가상 애노드

Country Status (5)

Country Link
US (3) US10167567B2 (ko)
KR (1) KR101860216B1 (ko)
CN (1) CN106811791B (ko)
DE (1) DE102016116411B4 (ko)
TW (1) TWI607118B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210143959A (ko) * 2020-05-20 2021-11-30 주식회사 티케이씨 가변형 캐소드 쉴드를 갖는 웨이퍼 도금장치

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107955958A (zh) * 2017-11-17 2018-04-24 德淮半导体有限公司 晶圆的金属电镀装置
CN109338418A (zh) * 2018-11-08 2019-02-15 阿德文泰克全球有限公司 遮蔽板、遮蔽板的制造方法和电铸金属掩模设备
US11401624B2 (en) * 2020-07-22 2022-08-02 Taiwan Semiconductor Manufacturing Company Limited Plating apparatus and method for electroplating wafer

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6106687A (en) * 1998-04-28 2000-08-22 International Business Machines Corporation Process and diffusion baffle to modulate the cross sectional distribution of flow rate and deposition rate
US6261426B1 (en) 1999-01-22 2001-07-17 International Business Machines Corporation Method and apparatus for enhancing the uniformity of electrodeposition or electroetching
JP3703355B2 (ja) 2000-02-01 2005-10-05 大日本スクリーン製造株式会社 基板メッキ装置
US8475636B2 (en) 2008-11-07 2013-07-02 Novellus Systems, Inc. Method and apparatus for electroplating
KR100798437B1 (ko) * 2000-12-04 2008-01-28 가부시키가이샤 에바라 세이사꾸쇼 기판처리방법
DE10229001B4 (de) 2002-06-28 2007-02-15 Advanced Micro Devices, Inc., Sunnyvale Verfahren und System zum Steuern der Ionenverteilung während des galvanischen Auftragens eines Metalls auf eine Werkstückoberfläche
US9822461B2 (en) * 2006-08-16 2017-11-21 Novellus Systems, Inc. Dynamic current distribution control apparatus and method for wafer electroplating
US10014170B2 (en) * 2015-05-14 2018-07-03 Lam Research Corporation Apparatus and method for electrodeposition of metals with the use of an ionically resistive ionically permeable element having spatially tailored resistivity

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210143959A (ko) * 2020-05-20 2021-11-30 주식회사 티케이씨 가변형 캐소드 쉴드를 갖는 웨이퍼 도금장치

Also Published As

Publication number Publication date
TWI607118B (zh) 2017-12-01
US20200325592A1 (en) 2020-10-15
US10167567B2 (en) 2019-01-01
DE102016116411A1 (de) 2017-06-01
US10697084B2 (en) 2020-06-30
US11608566B2 (en) 2023-03-21
DE102016116411B4 (de) 2023-08-31
US20170152607A1 (en) 2017-06-01
US20190100854A1 (en) 2019-04-04
KR101860216B1 (ko) 2018-05-21
CN106811791B (zh) 2019-03-08
TW201718956A (zh) 2017-06-01
CN106811791A (zh) 2017-06-09

Similar Documents

Publication Publication Date Title
KR102325620B1 (ko) 맞춤형 균일도 프로파일을 위한 전기도금 장치
KR102533812B1 (ko) 균일한 전기도금을 위한 전해액 플로우 역학의 제어
US10006144B2 (en) Method and apparatus for filling interconnect structures
US11608566B2 (en) High resistance virtual anode for electroplating cell
KR102409022B1 (ko) 이방성 고 저항 이온성 전류 소스
KR20160134532A (ko) 공간적으로 맞춰진 저항률을 갖는 이온 저항성 이온 투과성 엘리먼트의 사용을 통한 금속들의 전착을 위한 장치 및 방법
JP3255145B2 (ja) めっき装置
WO2019079193A1 (en) CONVECTION OPTIMIZATION FOR ELECTROLYTIC VENEERING WITH MIXED CHARACTERISTIC ELEMENTS
CN212451705U (zh) 电镀载具
TW201934815A (zh) 電鍍動態邊緣控制
CN108330518B (zh) 用于填充互连结构的方法及设备
JP2004047788A (ja) 半導体装置の製造方法および半導体製造装置
WO2022111210A1 (en) Plating apparatus and plating method
US20240076795A1 (en) Spatially and dimensionally non-uniform channelled plate for tailored hydrodynamics during electroplating
KR20230006883A (ko) 웨이퍼 에지에서 재료 무결성을 유지하기 위한 립시일 (lipseal) 에지 배제 엔지니어링
CN114075688A (zh) 电镀载具及电镀方法
KR20230157852A (ko) 기판 상의 다이-레벨 패턴들에 대해 공간적으로 맞춤된 (tailor) 차폐부 (shield) 또는 이온 저항성 (resistive) 이온 투과성 (permeable) 엘리먼트를 사용한 금속들의 전착 (electrodeposition)
KR20220075236A (ko) 립시일 석출 (plate-out) 방지를 위한 웨이퍼 차폐
KR20110067277A (ko) 기판도금장치
KR20170059104A (ko) 기판상에 전기도금하는 전기화학적 증착 시스템 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant