KR20170060422A - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR20170060422A
KR20170060422A KR1020150164849A KR20150164849A KR20170060422A KR 20170060422 A KR20170060422 A KR 20170060422A KR 1020150164849 A KR1020150164849 A KR 1020150164849A KR 20150164849 A KR20150164849 A KR 20150164849A KR 20170060422 A KR20170060422 A KR 20170060422A
Authority
KR
South Korea
Prior art keywords
symbol
data
bit
address
symbols
Prior art date
Application number
KR1020150164849A
Other languages
English (en)
Other versions
KR102430173B1 (ko
Inventor
유귀성
백동훈
이동명
임현욱
진은영
이재열
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150164849A priority Critical patent/KR102430173B1/ko
Priority to US15/358,906 priority patent/US10170033B2/en
Publication of KR20170060422A publication Critical patent/KR20170060422A/ko
Application granted granted Critical
Publication of KR102430173B1 publication Critical patent/KR102430173B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0221—Addressing of scan or signal lines with use of split matrices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

디스플레이 장치가 제공된다. 디스플레이 장치는, 클럭 신호가 임베딩된(embeded) 데이터 패킷을 생성하는 데이터 생성부, 데이터 생성부의 동작을 제어하는 컨트롤러를 포함하되, 데이터 패킷은, 헤더와, 그 내부에 주소 정보를 포함하는 제1 심벌과, 그 내부에 주소 정보를 포함하지 않는 제2 심벌을 포함하고, 헤더는 그 내부에 제1 심벌의 주소 정보를 포함한다.

Description

디스플레이 장치{Display device}
본 발명은 디스플레이 장치에 관한 것이다.
반도체 장치의 일 예인, 디스플레이 장치는 신호 제어부, 게이트 구동부, 데이터 구동부 및 표시 패널을 포함할 수 있다. 신호 제어부는 게이트 제어 신호를 게이트 구동부에 제공하고, 영상 데이터 신호와 데이터 제어 신호를 데이터 구동부에 제공할 수 있다. 게이트 구동부와 데이터 구동부는 각각 다수의 구동칩을 포함할 수 있다. 각 게이트 구동칩은 게이트 신호를 각 게이트 라인에 제공할 수 있고, 각 데이터 구동칩은 영상 데이터 신호에 대응하는 영상 데이터 전압을 각 데이터 라인에 제공할 수 있다.
최근에 디스플레이 장치가 고해상도화되고 딥컬러화되면서, 신호 제어부와 데이터 구동칩 간에 영상 데이터 신호와 데이터 제어 신호를 보다 효율적이고 안정적으로 제공할 수 있는 인터페이스가 요구되고 있다.
구체적으로, 내장 패널 인터페이스(Intra-panel interface) 환경에서 클럭 라인 없이 고속으로 데이터를 전송하기 위한 클럭 인베디드 시그널링(clock embedded signaling) 방식과 이를 이용하여 클럭 및 데이터를 복원(Clock Data Recovery; CDR)의 필요성이 증대되고 있다.
이러한 CDR이 효율적으로 수행되기 위해서는, 데이터 토글 없이 데이터가 일정하게 유지되는 런 랭스(run length) 구간을 최소화 시켜야 하는데, 이를 위해 데이터에 더미 비트(redundant bit)를 삽입할 경우, 데이터 처리에 오버헤드가 발생되는 문제가 있다.
본 발명이 해결하고자 하는 기술적 과제는, 최대 런 랭스(maximum run length)가 작으면서도 데이터 처리의 오버헤드가 최소화된 데이터 패킷을 인코딩할 수 있는 디스플레이 구동 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 기술적 과제는, 최대 런 랭스가 작으면서도 데이터 처리의 오버헤드가 최소화된 데이터 패킷을 디코딩할 수 있는 디스플레이 구동 장치를 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 디스플레이 장치는, 클럭 신호가 임베딩된(embeded) 데이터 패킷을 생성하는 데이터 생성부, 데이터 생성부의 동작을 제어하는 컨트롤러를 포함하되, 데이터 패킷은, 헤더와, 그 내부에 주소 정보를 포함하는 제1 심벌과, 그 내부에 주소 정보를 포함하지 않는 제2 심벌을 포함하고, 헤더는 그 내부에 제1 심벌의 주소 정보를 포함한다.
실시예에서, 상기 제1 심벌은 제3 및 제4 심벌을 포함하고, 상기 제3 심벌은, 상기 제4 심벌에 포함되는 데이터를 지시하는 데이터 비트와, 상기 제4 심벌의 주소 정보를 지시하는 주소 비트를 포함할 수 있다.
실시예에서, 상기 제4 심벌은, 미리 정한 데이터 비트와, 상기 제1 심벌의 마지막 임을 지시하는 미리 정한 주소 비트를 포함할 수 있다.
실시예에서, 상기 데이터 패킷은 2(n-1)-2 개의 심벌을 포함하고(여기서, n은 자연수), 상기 각 심벌은 n비트 데이터를 포함할 수 있다.
실시예에서, 상기 데이터 생성부는, 이미지 데이터를 제공받아 클럭 신호 임베딩을 수행하는 데이터 프로세싱부와, 상기 이미지 데이터 중 적어도 일부를 상기 제1 심벌로 변환하여 상기 데이터 패킷을 생성하는 데이터 변환부를 포함할 수 있다.
실시예에서, 상기 데이터 변환부는 상기 복수의 심벌 중 그 내부의 비트 값이 모두 동일한 심벌을 상기 제1 심벌로 변환할 수 있다.
실시예에서, 상기 제1 심벌의 주소 정보는, 상기 제1 심벌의 절대 주소를 포함할 수 있다.
실시예에서, 상기 제1 심벌은 제3 및 제4 심벌을 포함하고, 상기 헤더는 그 내부에 상기 제3 심벌의 주소 정보를 포함하고, 상기 제3 심벌은 그 내부에 상기 제4 심벌의 주소 정보를 포함하고, 상기 제4 심벌의 주소 정보는, 상기 제3 심벌과 상기 제4 심벌 사이의 거리를 포함할 수 있다.
실시예에서, 상기 헤더에 포함된 제3 심벌의 주소 정보는, 상기 제3 심벌의 절대 주소를 포함할 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 디스플레이 장치는, 클럭 신호가 임베딩된 데이터 패킷을 수신하여 데이터를 복원하는 데이터 복원부, 및 상기 데이터 복원부의 동작을 제어하는 컨트롤러를 포함하되, 상기 데이터 패킷은, 헤더와, 그 내부에 주소 정보를 포함하는 제1 심벌과, 그 내부에 주소 정보를 포함하지 않는 제2 심벌을 포함하고, 상기 데이터 복원부는, 상기 헤더 내부에 포함된 상기 제1 심벌의 주소 정보를 이용하여 상기제1 심벌의 데이터를 복원한다.
실시예에서, 상기 데이터 복원부는 상기 클럭 신호가 임베딩된 데이터 패킷으로부터 클럭 신호를 복원하는 클럭 복원부를 더 포함할 수 있다.
실시예에서, 상기 제1 심벌은 데이터 비트와 주소 비트를 포함하고, 상기 데이터 복원부는, 상기 주소 비트가 미리 정한 조건을 만족할 경우, 상기 주소 비트를 상기 데이터 비트로 복원할 수 있다.
실시예에서, 상기 제1 심벌은 제3 및 제4 심벌을 포함하고, 상기 헤더는 상기 제3 심벌의 주소 비트를 포함하고, 상기 제3 심벌은 상기 제4 심벌의 주소 비트를 포함하고, 상기 데이터 복원부는 상기 제4 심벌의 주소 비트 값이 상기 제3 심벌의 주소 비트 값보다 작으면, 상기 제3 심벌에 포함된 상기 제4 심벌의 주소 비트를 상기 제3 심벌의 데이터 비트로 복원할 수 있다.
실시예에서, 상기 제1 심벌은 제3 및 제4 심벌을 포함하고, 상기 데이터 복원부는, 상기 제3 심벌 내부에 포함된 상기 제4 심벌의 주소 정보를 이용하여 상기 제4 심벌의 데이터를 복원할 수 있다.
실시예에서, 상기 제3 심벌은, 상기 제4 심벌에 포함되는 데이터를 지시하는 데이터 비트와, 상기 제4 심벌의 주소 정보를 지시하는 주소 비트를 포함할 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 몇몇 실시예에 따른 디스플레이 장치를 설명하기 위한 블록도이다.
도 2는 도 1의 인코더를 설명하기 위한 블록도이다.
도 3은 도 1의 인코더가 출력하는 데이터 패킷을 설명하기 위한 도면이다.
도 4는 도 1의 디코더를 설명하기 위한 블록도이다.
도 5 및 도 6은 본 발명의 몇몇 실시예에 따른 디스플레이 장치의 동작을 설명하기 위한 도면들이다.
도 7은 본 발명의 다른 몇몇 실시예에 따른 디스플레이 장치의 인코더를 설명하기 위한 블록도이다.
도 8은 본 발명의 다른 몇몇 실시예에 따른 디스플레이 장치의 디코더를 설명하기 위한 블록도이다.
도 9는 도 7의 인코더가 출력하는 데이터 패킷을 설명하기 위한 도면이다.
도 10은 본 발명의 몇몇 실시예에 따른 디스플레이 모듈을 나타낸 도면이다.
도 11은 본 발명의 몇몇 실시예에 따른 디스플레이 시스템을 나타낸 도면이다.
도 12는 본 발명의 몇몇 실시예에 따른 디스플레이 장치가 탑재되는 다양한 전자 제품의 응용 예를 나타내는 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 표시된 구성요소의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭하며, "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소 외에 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
하나의 소자(elements)가 다른 소자와 "접속된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 접속된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다.
비록 제1, 제2 등이 다양한 소자나 구성요소들을 서술하기 위해서 사용되나, 이들 소자나 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자나 구성요소를 다른 소자나 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자나 구성요소는 본 발명의 기술적 사상 내에서 제2 소자나 구성요소 일 수도 있음은 물론이다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
도 1은 본 발명의 몇몇 실시예에 따른 디스플레이 장치를 설명하기 위한 블록도이다.
도 1을 참조하면, 디스플레이 장치는, 디스플레이 구동 장치(10, 40)과 디스플레이 패널(30)을 포함할 수 있다. 디스플레이 구동 장치(10, 40)는 인코더(10)와 디코더 그룹(40)을 포함할 수 있다.
도 1에 도시된 디스플레이 장치는, 각종 디스플레이 장치 중 어느 하나가 적용될 수 있다. 예를 들어, 디스플레이 장치는, 유기 발광 표시 장치(organic light emitting diode display)(OLED), 액정 표시 장치(liquid crystal display)(LCD), DP(plasma display panel) 장치, ECD(Electrochromic Display), DMD(Digital Mirror Device), AMD(Actuated Mirror Device), GLV(Grating Light Value), PDP(Plasma Display Panel), ELD(Electro Luminescent Display)일 수 있다.
디스플레이 패널(30)은 예를 들어, 복수의 영역(I, II, Ⅲ)으로 구분될 수 있다. 도면에서는 설명의 편의상, 디스플레이 패널(30)이 3개의 영역(I, II, Ⅲ)으로 구분된 것으로 도시하였으나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 즉, 디스플레이 패널(30)은 도시된 것과 달리 3개 이상의 영역으로 구분될 수도 있다.
인코더(10)는 후술할 데이터 패킷(DP)을 인코딩할 수 있다. 일 예로, 인코더(10)는 시그널 컨트롤러를 포함할 수 있다. 이 경우, 인코더(10)는 데이터 신호에 클럭 신호가 임베딩된 임베디드 신호를 포함하는 데이터 패킷(DP)을 디코더 그룹(40)에 제공할 수 있다.
비록 도면에서는, 본 발명의 기술적 사상에 따른 인코더(20)의 일 예로, 시그널 컨트롤러를 도시하였으나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 후술할 데이터 패킷(DP)을 인코딩할 수 있는 장치는 모두 본 발명의 기술적 사상에 따른 인코더(10)로 채용될 수 있다.
도면에 명확하게 도시하지는 않았으나, 인코더(10)는 원시 영상 신호와 이들의 표시를 제어하는 외부 제어 신호들을 입력받아, 데이터 신호에 클럭 신호가 임베딩된 데이터 패킷(DP)을 출력할 수 있다.
구체적으로, 인코더(10)가 입력받는 데이터 신호는 원시 영상 신호(RGB) 또는 원시 영상 신호(RGB)를 변환한 영상 데이터 신호를 포함할 수 있다. 하지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
디코더 그룹(40)은, 복수의 디코더(20)를 포함할 수 있다. 디코더(20)는 예를 들어, 디스플레이 구동 회로(DDI; Display Driving IC)를 포함할 수 있다. 몇몇 실시예에서, 디코더 그룹(40)은 복수의 디스플레이 구동 회로를 포함할 수 있다. 이 때, 복수의 디스플레이 구동 회로 각각은, 대응되는 디스플레이 패널(30)의 영역을 제어할 수 있다.
도면에 명확하게 도시되지는 않았으나, 디스플레이 패널(30)은 복수의 게이트 라인(미도시)과 복수의 데이터 라인(미도시) 및 복수의 화소(미도시)를 포함할 수 있다.
비록 도면에서는, 본 발명의 기술적 사상에 따른 디코더(20)의 일 예로, 디스플레이 구동 회로를 도시하였으나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 후술할 데이터 패킷(DP)을 디코딩할 수 있는 장치는 모두 본 발명의 기술적 사상에 따른 디코더(20)로 채용될 수 있다.
디코더(20)는 예를 들어, 디스플레이 구동 회로(DDI; Display Driving IC), 소오스 회로(Source IC), 또는 LCD 구동 회로(LCD Driving IC; LDI)를 포함할 수 있다. 디코더 그룹(40)은 인코더(10)로부터 수신한 데이터 패킷(DP)에서 데이터 신호를 분리할 수 있다. 데이터 패킷(DP)에 임베딩된 클럭 신호는 데이터 패킷을 적절한 타이밍에 샘플링하여 데이터 신호를 추출하는데 이용될 수 있다. 추출된 데이터 신호는 디스플레이 패널(30)에 전달될 수 있다.
하나의 디스플레이 패널(30)을 복수의 디코더(20)로 구동하는 이유는 디스플레이 장치의 사이즈를 줄이기 위해서이다. 예를 들어, 하나의 디스플레이 패널(30)을 하나의 디코더(20)로 제어하면, 디코더(20)에서 디스플레이 패널(30)까지의 거리가 멀어질 수 있다.
디코더(20)와, 디스플레이 패널(30)의 모든 픽셀(또는 픽셀과 연결된 데이터 라인, 게이트 라인)을 연결하려면, 디코더(20)와 디스플레이 패널(30) 사이의 공간이 많이 필요하다. 반면, 예를 들어, 3개의 디코더(20)(DDI1~DDI3)를 사용하면, 디코더(20)(DDI1~DDI3)에서 디스플레이 패널(30)까지의 거리(H1)를 상당히 줄일 수 있다.
도 2는 도 1의 인코더를 설명하기 위한 블록도이다. 도 3은 도 1의 인코더가 출력하는 데이터 패킷을 설명하기 위한 도면이다.
먼저 도 2를 참조하면, 인코더(10)는 컨트롤러(12), 데이터 생성부(14), 및 송신부(Tx1~Tx3)를 포함할 수 있다.
몇몇 실시예에서, 데이터 생성부(14)는, 데이터 프로세싱부(14a)와 데이터 변환부(14b)를 포함할 수 있다.
데이터 프로세싱부(14a)는, 이미지 데이터(ID)를 제공받아 클럭 신호 임베딩을 포함한 각종 처리를 수행할 수 있다. 그리고, 데이터 변환부(14b)는 이미지 데이터(ID)를 데이터 패킷(DP)으로 변환하여 이를 송신부(Tx1~Tx3)에 출력할 수 있다.
비록 도면에서는, 데이터 프로세싱부(14a)와 데이터 변환부(14)를 별도로 도시하였으나, 이는 설명의 편의를 위함이며 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 즉, 필요에 따라, 데이터 프로세싱부(14a)와 데이터 변환부(14)의 기능은 하나로 통합되어 구현될 수 도 있고, 도시된 것 보다 더 세분화되어 구현될 수도 있다.
도 3을 참조하면, 데이터 생성부(도 2의 14)가 생성한 데이터 패킷(DP)은, 복수의 패킷(P1~Pr)을 포함할 수 있다. 각 패킷(P1~Pr)은 제공된 이미지 데이터(ID)가 미리 정한 단위로 분할된 것일 수 있다.
각 패킷(P1~Pr)은 헤더(H)와 복수의 심벌(S1~S(2(n-1)-2))을 포함할 수 있다. 여기서, n은 자연수로, 각 심벌(S1~ S(2(n-1)-2))이 포함하는 비트 수일 수 있다. 예를 들어, 하나의 심벌이 3비트로 정의된 경우, 각 패킷(P1~Pr)은 헤더(H)와 2개의 심벌(S1~S2)을 포함할 수 있다. 그리고, 하나의 심벌이 4비트로 정의된 경우, 각 패킷(P1~Pr)은 헤더(H)와 6개의 심벌(S1~S6)을 포함할 수 있다.
각 패킷(P1~Pr)은 그 내부에 주소 정보를 포함하는 제1 심벌(도면에서는 빗금으로 표시함)과, 그 내부에 주소 정보를 포함하지 않는 제2 심벌을 포함할 수 있다.
예를 들어, 패킷(P1)은 제1 심벌(Sj, Sk, Sm)과 제2 심벌(Sj, Sk, Sm외 나머지 심벌)을 포함할 수 있다.
제1 심벌(Sj, Sk, Sm)은 데이터 비트(76)와 주소 비트(78)를 포함할 수 있다. 데이터 비트(76)는 주소 비트(78)에 의해 지시되는 심벌의 데이터를 나타내고, 주소 비트(78)는 인접하여 다음에 배치된 제1 심벌(Sj, Sk, Sm)의 주소를 나타낼 수 있다.
예를 들어, 제1 심벌(Sj)은 제1 심벌(Sk)의 주소(여기서는 k)를 나타내는 주소 비트(78)와 제1 심벌(Sk)의 데이터(여기서는 1)를 나타내는 데이터 비트(78)를 포함할 수 있다. 또한, 제1 심벌(Sk)은 제1 심벌(Sm)의 주소(여기서는 m)를 나타내는 주소 비트(78)와 제1 심벌(Sm)의 데이터(여기서는 1)를 나타내는 데이터 비트(78)를 포함할 수 있다. 제1 심벌(Sm)은 더 이상 패킷(P1) 내에서 제1 심벌이 존재하지 않으므로, 제1 심벌의 마지막 임을 지시(여기서는 END)하는 미리 정한 주소 비트(78)와 제1 심벌의 마지막 임을 지시(여기서는 X)하는 미리 정한 데이터 비트(76)를 포함할 수 있다.
한편, 헤더(H)는 가장 인접하여 배치된 제1 심벌(Sj)의 주소(여기서는 j)를 나타내는 주소 비트(74)와 제1 심벌(Sj)의 데이터(여기서는 0)를 나타내는 데이터 비트(72)를 포함할 수 있다.
제2 심벌(Sj, Sk, Sm외 나머지 심벌)은 제1 심벌(Sj, Sk, Sm)과 달리 데이터 비트만을 포함할 수 있다. 즉, 제1 심벌(Sj, Sk, Sm)의 주소 비트(78)는 다음에 인접한 제1 심벌(Sj, Sk, Sm)을 탐색하는데 이용되나, 제2 심벌(Sj, Sk, Sm외 나머지 심벌)은 이러한 정보를 가지고 있지 않다.
패킷(P2)은 제1 심벌(Sp)과 제2 심벌(Sp외 나머지 심벌)을 포함할 수 있다.
마찬가지로, 제1 심벌(Sp)은 데이터 비트(76)와 주소 비트(78)를 포함할 수 있다. 패킷(P2)에서는 제1 심벌(Sp)이 하나 밖에 없으므로, 제1 심벌(Sp)은 패킷(P2) 내에서 제1 심벌의 마지막 임을 지시(여기서는 END)하는 미리 정한 주소 비트(78)와, 패킷(P2) 내에서 제1 심벌의 마지막 임을 지시(여기서는 X)하는 미리 정한 데이터 비트(76)를 포함할 수 있다.
한편, 패킷(P2)의 헤더(H)는 가장 인접하여 배치된 제1 심벌(Sp)의 주소(여기서는 p)를 나타내는 주소 비트(74)와, 제1 심벌(Sp)의 데이터(여기서는 1)를 나타내는 데이터 비트(72)를 포함할 수 있다.
여기서도, 제2 심벌(Sp외 나머지 심벌)은 제1 심벌(Sp)과 달리 데이터 비트만을 포함할 수 있다.
이러한 데이터 패킷(DP)의 구성에 관한 보다 구체적인 설명은 후술한다.
다시 도 2를 참조하면, 컨트롤러(12)는 데이터 생성부(14)의 동작을 제어할 수 있다. 구체적으로, 컨트롤러(12)는 데이터 생성부(14)가 이미지 데이터(ID)를 제공 받아 도 3에 도시된 것과 같은 데이터 패킷(DP)을 생성하는 동작을 제어할 수 있다.
송신부(Tx1~Tx3)는 데이터 생성부(14)로부터 데이터 패킷(DP)을 제공받아 클럭 신호가 임베딩된 데이터 패킷(DP)을 외부로 출력할 수 있다.
도 4는 도 1의 디코더를 설명하기 위한 블록도이다.
도 4를 참조하면, 디코더(20)는, 데이터 복원부(22), 컨트롤러(26) 및 수신부(Rx1)를 포함할 수 있다. 도 4에서는 도 1의 디코더 그룹(40) 중 하나의 디코더(20)를 도시하였으나, 동일한 구성이 나머지 디코더(20)에도 채용될 수 있다.
수신부(Rx1)는 외부로부터 클럭 신호가 임베딩된 데이터 패킷(DP)을 제공받고 이를 데이터 복원부(22)에 제공할 수 있다.
데이터 복원부(22)는 클럭 신호가 임베딩된 데이터 패킷(DP)을 수신하여 이미지 데이터(ID)를 복원할 수 있다. 몇몇 실시예에서, 데이터 복원부(22)는 클럭 신호가 임베딩된 데이터 패킷(DP)으로부터 클럭 신호(CK)를 복원하기 위한 클럭 복원부(24)를 포함할 수 있다.
몇몇 실시예에서, 데이터 복원부(22)는 오류 처리 기능을 수행할 수 있다. 구체적으로, 데이터 복원부(22)는 수신된 데이터 패킷(DP)의 주소 정보에 오류가 있는 경우, 이를 데이터 정보로 처리하는 오류 처리 기능을 수행할 수 있다. 이에 관한 보다 구체적인 설명은 후술한다.
컨트롤러(26)는 이러한 데이터 복원부(22)의 동작을 제어할 수 있다.
이하, 도 2, 도 4, 도 5 및 6을 참조하여, 본 발명의 몇몇 실시예에 따른 디스플레이 장치의 동작에 대해 보다 구체적으로 설명한다.
도 5 및 도 6은 본 발명의 몇몇 실시예에 따른 디스플레이 장치의 동작을 설명하기 위한 도면들이다.
이하에서는 설명의 편의를 위해, 하나의 심벌에 포함된 비트 수가 6(즉, n=6)인 경우를 예로 들어 본 발명의 몇몇 실시예에 따른 디스플레이 장치의 동작에 대해 설명한다.
먼저 도 5(a)는 데이터 생성부(14)에 제공되는 이미지 데이터(ID)의 일 예를 도시한 도면이다. 여기서, 하나의 심벌이 6비트를 포함하므로(즉, n=6), 데이터 생성부(14)는 이미지 데이터(ID) 중 30(25-2)개의 심벌을 하나의 패킷으로 분할한다.
이렇게 하나의 패킷 단위가 정의되면, 데이터 생성부(14)는, 패킷 내에 포함된 심벌 중, 비트 값이 모두 동일한 심벌을 찾아 제1 심벌로 정의하고, 그렇지 않은 심벌을 제2 심벌로 정의한다. 구체적으로, 데이터 생성부(14)는, 패킷 내에 포함된 심벌 중, 비트 값이 모두 1이거나 0인 심벌을 찾아내어, 이 들을 제1 심벌로 정의하고, 그렇지 않은 심벌들을 제2 심벌로 정의할 수 있다.
도 5(a)에서는 심벌들(S3, S27)은 모두 비트 값이 0인 심벌이고, 심벌들(S4, S18)은 모두 비트 값이 1인 심벌이므로, 데이터 생성부(14)는 심벌들(S3, S4, S18, S27)을 제1 심벌로 정의하고, 나머지 심벌들(S3, S4, S18, S27외 나머지 심벌들)을 제2 심벌로 정의한다. 이러한 구분에 의해, 제2 심벌들(S3, S4, S18, S27외 나머지 심벌)은 각각이 적어도 하나의 토글 비트를 포함하고 있을 것이므로, 최대 런 랭스 최소화에는 영향을 주지 않는다. (즉, 제1 심벌로 정의되지 않은 제2 심벌들은 0과 1이 적어도 하나씩 포함되어 있으므로, 최대 런 랭스 계산에 이용되지 않는다.)
다음, 데이터 생성부(14)는, 도 5(a)와 같은 이미지 데이터(ID)로부터 데이터 패킷(DP)을 생성하기 위해, 도 5(b)와 같이, 패킷의 제일 앞에 헤더(H)를 추가한다. 이 헤더(H)는 제1 심벌들(S3, S4, S18, S27) 중 가장 앞에 위치하는 심벌(S3)의 데이터를 지시하는 데이터 비트(0)와, 심벌(S3)의 주소를 지시하는 주소 비트(00011)를 포함한다.
그리고, 데이터 생성부(14)는, 도 5(b)와 같이 제1 심벌들(S3, S4, S18, S27) 각각을 데이터 비트와 주소 비트로 재구성한다. 구체적으로, 심벌(S3)은 심벌(S4)의 데이터를 지시하는 데이터 비트(1)와 심벌(S4)의 주소를 지시하는 주소 비트(00100)를 포함한다. 심벌(S4)은 심벌(S18)의 데이터를 지시하는 데이터 비트(1)와 심벌(S18)의 주소를 지시하는 주소 비트(10011)를 포함한다. 심벌(S18)은 심벌(S27)의 데이터를 지시하는 데이터 비트(0)와 심벌(S27)의 주소를 지시하는 주소 비트(11011)를 포함한다.
심벌(S27)은 도시된 패킷 내에서 가장 마지막에 배치된 제1 심벌이다. 따라서, 심벌(S27)은 도시된 패킷 내에서 더 이상 지시할 제1 심벌이 없다. 따라서, 심벌(S27)의 데이터 비트와, 주소 비트에는 미리 정한 비트가 저장된다. 본 예에서, 심벌(S27)의 데이터 비트로는 1이 저장되고, 주소 비트로는 00000이 저장된다. 몇몇 실시예에서, 심벌(S27)의 데이터 비트와 주소 비트는 이와 다르게 저장될 수도 있다. 예를 들어, 심벌(S27)의 데이터 비트로는 0이 저장되고, 주소 비트로는 11111이 저장될 수도 있다.
이렇게 도 5(b)와 같이 변환된 데이터 패킷(DP)은 송신부(Tx1~Tx3)를 통해 디코더(20)에 제공될 수 있다.
디코더(20)의 데이터 복원부(22)는 앞서 설명한 과정을 역으로 수행하여 이미지 데이터(ID)를 복원할 수 있다.
즉, 도 5(b)에 도시된 데이터 패킷(DP)을 제공받아, 제1 심벌들(S3, S4, S18, S27)의 데이터를 변환함으로써, 도 5(a)에 도시된 이미지 데이터(ID)를 복원할 수 있다.
구체적으로, 데이터 복원부(22)는, 헤더(H)의 주소 비트(00011)가 지시하는 심벌(S3)의 비트 값을 모두 0으로 변환하고, 심벌(S3)의 주소 비트(00100)가 지시하는 심벌(S4)의 비트 값을 모두 1로 변환하고, 심벌(S4)의 주소 비트(10011)가 지시하는 심벌(S18)의 비트 값을 모두 1로 변환하고, 심벌(S18)의 주소 비트(11011)가 지시하는 심벌(S27)의 비트 값을 모두 0으로 변환할 수 있다. 이러한 변환이 완료되면, 도 5(a)에 도시된 것과 같이 이미지 데이터(ID)를 얻을 수 있다.
앞서 설명한 것과 같이, 본 실시예에 따른 데이터 패킷(DP)은, 각 심벌이 n비트를 포함할 경우, 하나의 패킷이 2(n-1)-2개의 심벌을 포함한다. 따라서, 주소 비트로 0만 포함하는 주소 비트(본 예에서는 00000)와 1만 포함하는 주소 비트(본 예에서는 11111)가 저장될 수 없다.
예를 들어, 본 예시와 같이 하나의 패킷이 30개의 심벌(S1~S30)을 포함하도록 구성된다고 하자. (즉 n=6)
그리고, 심벌(S1)이 모두 0을 포함하는 심벌이고, 심벌(S30)이 모두 1을 포함하는 심벌이라고 가정하자. (즉, 도 5(a)에 도시된 이미지 데이터(ID)에서 심벌(S1)이 모두 0을 포함하고, 심벌(S30)이 모두 1을 포함하는 경우를 가정한다.)
이러한 심벌을 데이터 생성부(14)에 의해, 도 5(b)와 같이 변환할 경우, 헤더(H)는 000001을 포함한다. 즉, 헤더(H)에 000000이 저장되지 않는다. 또한, 심벌(S30)을 지시하는 심벌(도면에 도시되지는 않았으나, 도 5(b)에서는 S27이 될것이다)은 111110을 포함한다. 즉, 심벌(S30)을 지시하는 심벌이 111111을 포함하지 않는다.
따라서, 이미지 데이터(ID)가 도 5(b)와 같이 데이터 패킷(DP)으로 변환된 경우, 패킷 내에 모두 0이거나 1인 심벌이 존재하지 않는다. 즉, 모두 동일한 데이터가 저장된 제1 심벌들(S3, S4, S18, S27)도 각 심벌마다 적어도 하나의 토글(toggle)이 일어나는 것이 보장된다.
결국 앞서 설명한 본 발명의 실시예들에 따른 데이터 패킷(DP)을 사용할 경우, 패킷에 별도의 토글 비트를 삽입하지 않아도, 최대 런 랭스가 최소화될 수 있다. 이렇게 최대 런 랭스가 최소화되는 경우, 클럭 복원 신뢰성이 향상될 수 있다.
또한, 별도의 토글 비트를 삽입하지 않아도 되므로, 데이터 처리 오버헤드 역시 최소화될 수 있다.
다음 도 6을 참조하여, 데이터 복원부(22)의 오류 처리 동작에 대해 설명한다.
본 실시예에 따른, 데이터 복원부(22)는 상대적으로 뒤에 배치된 제1 심벌의 주소 비트 값이 상대적으로 앞에 배치된 제1 심벌의 주소 비트 값보다 작은 경우, 오류 처리 동작을 수행할 수 있다.
구체적으로, 도 6을 참조하면, 심벌(S18)은, 심벌(S18)보다 뒤에 배치된 제1 심벌을 지시해야 하므로, 정상적인 상황이라면 심벌(S18)의 주소 비트 값이 심벌(S4)의 주소 비트 값보다 작을 수 없다. 그런데, 도시된 것과 같이 상대적으로 뒤에 배치된 심벌(S18)의 주소 비트 값(01011)이 상대적으로 앞에 배치된 심벌(S4)의 주소 비트 값(10011) 보다 작은 경우, 이는 주소 비트 값에 오류가 발생한 것이다.
따라서, 이 경우, 데이터 복원부(22)는 심벌(S18)의 주소 비트 값을 더 이상 주소 정보로 보지않고 데이터 비트로 취급한다. 즉, 데이터 복원부(22)는 도시된 데이터 패킷으로부터 이미지 데이터(ID)를 복원할 때, 심벌(S18)을 111111로 복원하는 것이 아니라, 001011로 복원한다.
이 때, 만약 패킷 내에서 심벌(S18) 뒤에 다른 제1 심벌이 배치된 경우라면, 심벌(S18) 뒤에 배치된 다른 제1 심벌도 더 이상 주소 정보를 이용하지 않고 데이터 비트로 복원할 수 있다.
도 7은 본 발명의 다른 몇몇 실시예에 따른 디스플레이 장치의 인코더를 설명하기 위한 블록도이다. 도 8은 본 발명의 다른 몇몇 실시예에 따른 디스플레이 장치의 디코더를 설명하기 위한 블록도이다. 도 9는 도 7의 인코더가 출력하는 데이터 패킷을 설명하기 위한 도면이다.
이하에서는 앞서 설명한 실시예와 차이점을 위주로 설명한다.
먼저, 도 7을 참조하면, 인코더(110)는 컨트롤러(112), 데이터 생성부(114), 및 송신부(Tx1~Tx3)를 포함할 수 있다. 컨트롤러(112)와 송신부(Tx1~Tx3)의 기능은 앞서 설명한 실시예와 동일한 바 중복된 설명은 생략한다.
데이터 생성부(114)는 데이터 프로세싱부(114a)와 데이터 변환부(114b)와, 카운터(114c)를 포함할 수 있다.
데이터 프로세싱부(114a)는 이미지 데이터(ID)를 제공받아 클럭 신호 임베딩을 수행할 수 있다. 그리고, 데이터 변환부(114b)는 이미지 데이터(ID)를 데이터 패킷(DP2)으로 변환하여 이를 송신부(Tx1~Tx3)에 출력할 수 있다. 카운터(114c)는 제1 심벌들 사이에 배치된 심벌의 개수를 카운팅할 수 있다.
구체적으로, 카운터(114c)는 제1 심벌들 사이에 배치된 제2 심벌의 개수를 카운팅할 수 있다. 데이터 생성부(114)가 출력하는 데이터 패킷(DP2)의 제1 심벌은 이러한 카운터(114c)의 카운팅 값을 주소 정보로 포함할 수 있다.
즉, 앞서 설명한 실시예(도 3)에서는, 제1 심벌(Sj, Sk, Sm, Sp)에 포함된 주소 정보가 인접한 제1 심벌에 대한 절대 주소였으나, 본 실시예에서는, 제1 심벌(Sj, Sk, Sm)에 포함된 주소 정보가 인접한 제1 심벌에 대한 상대 주소일 수 있다.
예를 들어, 앞서 설명한 실시예(도 3)에서는, 각 제1 심벌에, 인접한 제1 심벌에 대한 주소를 인덱스 등과 같은 절대 주소로 표시하였으나, 여기서는 각 제1 심벌에, 인접한 제1 심벌에 대한 주소를 거리 등과 같은 상대 주소로 표시한다. 다만, 헤더(H)는 인접한 제1 심벌에 대한 주소를 절대 주소로 표시할 수 있다.
구체적으로, 도 9를 참조하면, 본 실시예에 따른 데이터 패킷(DP2)에서, 헤더(H)는 인접하여 배치된 제1 심벌(Sj)의 데이터(여기서는 0)를 지시하는 데이터 비트(72)와, 인접하여 배치된 제1 심벌(Sj)의 주소(여기서는 j)를 지시하는 주소 비트(74)를 포함할 수 있다.
심벌(Sj)은 인접하여 배치된 제1 심벌(Sk)의 데이터(여기서는 1)를 지시하는 데이터 비트(76)와, 인접하여 배치된 제1 심벌(Sk)까지의 거리(여기서는 k-j, 예를 들어, 심벌(Sk)과 심벌(Sj) 사이의 제2 심벌의 수)를 지시하는 주소 비트(79)를 포함할 수 있다. 심벌(Sk)은 인접하여 배치된 제1 심벌(Sm)의 데이터(여기서는 1)를 지시하는 데이터 비트(76)와, 인접하여 배치된 제1 심벌(Sm)까지의 거리(여기서는 m-k, 예를 들어, 심벌(Sm)과 심벌(Sk) 사이의 제2 심벌의 수)를 지시하는 주소 비트(79)를 포함할 수 있다. 심벌(Sm)은 제1 심벌의 마지막 임을 지시(여기서는 X)하는 미리 정한 데이터 비트(76)와, 제1 심벌의 마지막 임을 지시(여기서는 END)하는 미리 정한 주소 비트(79)를 포함할 수 있다.
다음, 도 8을 참조하면, 디코더(120)는 컨트롤러(126), 데이터 복원부(122), 및 수신부(Rx1)를 포함할 수 있다. 컨트롤러(126)와 수신부(Rx1)의 기능은 앞서 설명한 실시예와 동일한 바 중복된 설명은 생략한다.
데이터 복원부(122)는 클럭 신호가 임베딩된 데이터 패킷(DP2)을 수신하여 이미지 데이터(ID)를 복원할 수 있다. 몇몇 실시예에서, 데이터 복원부(122)는 클럭 신호가 임베딩된 데이터 패킷(DP2)으로부터 클럭 신호(CK)를 복원하기 위한 클럭 복원부(124)와, 패킷 내에서 제1 심벌들 사이에 배치된 심벌의 개수를 카운팅하는 카운터(128)를 포함할 수 있다. 구체적으로, 카운터(128)는 제1 심벌들 사이에 배치된 제2 심벌의 개수를 카운팅할 수 있다.
몇몇 실시예에서, 디코더(120)에서 이러한 카운터(128)가 필요 없을 경우, 카운터(128)는 생략될 수도 있다.
데이터 복원부(122)는, 도 9에 도시된 것과 같은 데이터 패킷(DP2)을 제공받고, 헤더(H) 및 제1 심벌들(Sj, Sk, Sm)에 포함된 주소 정보를 이용하여, 이미지 데이터(ID)를 복원할 수 있다. 데이터 복원부(122)의 이러한 동작은 앞서 설명한 사항에 의해 충분히 용이하게 유추가능하므로 중복된 설명은 생략한다.
도 10은 본 발명의 몇몇 실시예에 따른 디스플레이 모듈을 나타낸 도면이다.
도 10을 참조하면, 디스플레이 모듈(2000)은 디스플레이 장치(2100), 편광판(2200) 및 윈도우 글라스(2301)를 구비할 수 있다. 디스플레이 장치(2100)는 디스플레이 패널(2110), 인쇄 기판(2120) 및 디스플레이 구동 칩(2130)을 구비한다.
윈도우 글라스(2301)는 일반적으로 아크릴이나 강화유리 등의 소재로 제작되어, 외부 충격이나 반복적인 터치에 의한 긁힘으로부터 디스플레이 모듈(2000)을 보호한다. 편광판(2200)은 디스플레이 패널(2110)의 광학적 특성을 좋게 하기 위하여 구비될 수 있다. 디스플레이 패널(2110)은 인쇄 기판(2120) 상에 투명 전극으로 패터닝되어 형성된다. 디스플레이 패널(2110)은 프레임을 표시하기 위한 복수의 화소 셀들을 포함한다. 일 실시예에 따르면 디스플레이 패널(2110)은 유기발광 다이오드 패널일 수 있다. 각 화소 셀에는 전류의 흐름에 대응하여 빛을 발광하는 유기발광 다이오드를 포함한다. 그러나 이에 제한되는 것은 아니고, 디스플레이 패널(2110)은 다양한 종류의 디스플레이 소자들을 포함할 수 있다. 예컨대, 디스플레이 패널(2110)은 LCD(Liquid Crystal Display), ECD(Electrochromic Display), DMD(Digital Mirror Device), AMD(Actuated Mirror Device), GLV(Grating Light Value), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), LED(Light Emitting Diode) 디스플레이, VFD(Vacuum Fluorescent Display) 중 하나 일 수 있다.
디스플레이 구동 칩(2130)은 전술한 디스플레이 구동 회로(예를 들어, 도 1의 디코더(20))를 포함할 수 있다. 본 실시예에서는 하나의 칩으로 도시되었으나, 이에 제한되는 것은 아니다. 복수의 구동 칩이 장착될 수 있다. 또한, 유리 소재의 인쇄 기판(2120) 상에 COG(Chip On Glass) 형태로 실장될 수 있다. 그러나, 이는 일 실시예일뿐, 디스플레이 구동 칩(213O)은 COF(Chip on Film), COB(chip on board) 등과 같이 다양한 형태로 실장될 수 있다.
디스플레이 모듈(2000)은 터치 패널(2300) 및 터치 컨트롤러(2400)을 더 포함할 수 있다. 터치 패널(2300)은 유리기판이나 PET(Polyethylene Terephthlate) 필름 위에 ITO(Indium Tin Oxide)와 같은 투명 전극으로 패터닝되어 형성된다. 터치 컨트롤러(2400)는 터치 패널(2300)상의 터치 발생을 감지하여 터치 좌표를 계산하여 호스트(미도시)로 전달한다. 터치 컨트롤러(2400)는 디스플레이 구동 칩(2130)과 하나의 반도체 칩에 집적될 수도 있다.
도 11은 본 발명의 몇몇 실시예에 따른 디스플레이 시스템을 나타낸 도면이다.
도 11을 참조하면, 디스플레이 시스템(3000)은 시스템 버스(3500)에 전기적으로 연결되는 프로세서(3100), 디스플레이 장치(3200), 주변 장치(3300) 및 메모리(3400)를 포함할 수 있다.
프로세서(3100)는 주변 장치(3300), 메모리(3400) 및 디스플레이 장치(3200)의 데이터의 입출력을 제어하며, 상기 장치들간에 전송되는 영상 데이터 의 이미지 처리를 수행할 수 있다.
디스플레이 장치(3200)는 패널(3210) 및 구동 회로(3220)를 포함하며, 시스템 버스(3500)를 통해 인가된 영상 데이터들을 구동 회로(3220) 내부에 포함된 프레임 메모리에 저장하였다가 패널(3210)에 디스플레이한다. 디스플레이 장치(3200)는 예를 들어, 도 1의 디스플레이 장치일 수 있다. 따라서, 프로세서(3100)와 비동기되어 동작함으로써, 프로세서(3100)의 시스템적인 부담을 줄일 수 있다.
주변 장치(3300)는 카메라, 스캐너, 웹캠 등 동영상 또는 정지 영상등을 전기적 신호로 변환하는 장치일 수 있다. 상기 주변 장치(3300)를 통하여 획득된 영상 데이터는 상기 메모리(3400)에 저장될 수 있고, 또는 실시간으로 상기 디스플레이 장치(3200)의 패널에 디스플레이 될 수 있다.
메모리(3400)는 디램과 같은 휘발성 메모리 소자 및/또는 플래쉬 메모리와 같은 비휘발성 메모리 소자를 포함할 수 있다. 메모리(3400)는 DRAM, PRAM, MRAM, ReRAM, FRAM, NOR 플래시 메모리, NAND 플래쉬 메모리, 그리고 퓨전 플래시 메모리(예를 들면, SRAM 버퍼와 NAND 플래시 메모리 및 NOR 인터페이스 로직이 결합된 메모리) 등으로 구성될 수 있다. 메모리(3400)는 주변 장치(3300)로부터 획득된 영상 데이터를 저장하거나 또는 프로세서(3100)에서 처리된 영상 신호를 저장할 수 있다.
본 발명의 실시예에 따른 디스플레이 시스템(3000)은 스마트폰과 같은 모바일 전자 제품에 구비될 수 있다. 그러나 이에 제한되는 것은 아니다. 디스플레이 시스템(3000)은 영상을 표시하는 다양한 종류의 전자 제품에 구비될 수 있다.
도 12는 본 발명의 몇몇 실시예에 따른 디스플레이 장치가 탑재되는 다양한 전자 제품의 응용 예를 나타내는 도면이다.
본 발명에 몇몇 실시예에 따른 디스플레이 장치(4000)는 다양한 전자 제품에 채용될 수 있다. 휴대폰(4100)에 채용될 수 있음을 물론이고, TV(4200), 은행의 현금 입출납을 자동적으로 대행하는 ATM기(4300), 엘리베이터(4400), 지하철 등에서 사용되는 티켓 발급기(4500), PMP(4600), e-book(4700), 네비게이션(4800) 등에 폭넓게 사용될 수 있다.
본 발명에 몇몇 실시예에 따른 디스플레이 장치(4000)는 시스템의 프로세서와 비동기적으로 동작할 수 있다. 따라서, 프로세서의 구동 부담을 줄여 프로세서가 저전력 고속으로 동작할 수 있도록 함으로써 전자 제품의 기능을 향상 시킬 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 인코더
20: 디코더
30: 디스플레이 패널

Claims (10)

  1. 클럭 신호가 임베딩된(embeded) 데이터 패킷을 생성하는 데이터 생성부; 및
    상기 데이터 생성부의 동작을 제어하는 컨트롤러를 포함하되,
    상기 데이터 패킷은,
    헤더와, 그 내부에 주소 정보를 포함하는 제1 심벌과, 그 내부에 주소 정보를 포함하지 않는 제2 심벌을 포함하고,
    상기 헤더는 그 내부에 상기 제1 심벌의 주소 정보를 포함하는 디스플레이 장치.
  2. 제 1항에 있어서,
    상기 제1 심벌은 제3 및 제4 심벌을 포함하고,
    상기 제3 심벌은,
    상기 제4 심벌에 포함되는 데이터를 지시하는 데이터 비트와,
    상기 제4 심벌의 주소 정보를 지시하는 주소 비트를 포함하는 디스플레이 장치.
  3. 제 2항에 있어서,
    상기 제4 심벌은,
    미리 정한 데이터 비트와,
    상기 제1 심벌의 마지막 임을 지시하는 미리 정한 주소 비트를 포함하는 디스플레이 장치.
  4. 제 1항에 있어서,
    상기 데이터 패킷은 2(n-1)-2 개의 심벌을 포함하고,
    상기 각 심벌은 n비트 데이터를 포함하는 디스플레이 장치.
    (여기서, n은 자연수)
  5. 제 1항에 있어서,
    상기 데이터 생성부는,
    이미지 데이터를 제공받아 클럭 신호 임베딩을 수행하는 데이터 프로세싱부와,
    상기 이미지 데이터 중 적어도 일부를 상기 제1 심벌로 변환하여 상기 데이터 패킷을 생성하는 데이터 변환부를 포함하는 디스플레이 장치.
  6. 제 5항에 있어서,
    상기 데이터 변환부는 상기 복수의 심벌 중 그 내부의 비트 값이 모두 동일한 심벌을 상기 제1 심벌로 변환하는 디스플레이 장치.
  7. 클럭 신호가 임베딩된 데이터 패킷을 수신하여 데이터를 복원하는 데이터 복원부; 및
    상기 데이터 복원부의 동작을 제어하는 컨트롤러를 포함하되,
    상기 데이터 패킷은,
    헤더와, 그 내부에 주소 정보를 포함하는 제1 심벌과, 그 내부에 주소 정보를 포함하지 않는 제2 심벌을 포함하고,
    상기 데이터 복원부는, 상기 헤더 내부에 포함된 상기 제1 심벌의 주소 정보를 이용하여 상기제1 심벌의 데이터를 복원하는 디스플레이 장치.
  8. 제 7항에 있어서,
    상기 데이터 복원부는 상기 클럭 신호가 임베딩된 데이터 패킷으로부터 클럭 신호를 복원하는 클럭 복원부를 더 포함하는 디스플레이 장치.
  9. 제 7항에 있어서,
    상기 제1 심벌은 데이터 비트와 주소 비트를 포함하고,
    상기 데이터 복원부는, 상기 주소 비트가 미리 정한 조건을 만족할 경우, 상기 주소 비트를 상기 데이터 비트로 복원하는 디스플레이 장치.
  10. 제 9항에 있어서,
    상기 제1 심벌은 제3 및 제4 심벌을 포함하고,
    상기 헤더는 상기 제3 심벌의 주소 비트를 포함하고,
    상기 제3 심벌은 상기 제4 심벌의 주소 비트를 포함하고,
    상기 데이터 복원부는 상기 제4 심벌의 주소 비트 값이 상기 제3 심벌의 주소 비트 값보다 작으면, 상기 제3 심벌에 포함된 상기 제4 심벌의 주소 비트를 상기 제3 심벌의 데이터 비트로 복원하는 디스플레이 장치.
KR1020150164849A 2015-11-24 2015-11-24 디스플레이 장치 KR102430173B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150164849A KR102430173B1 (ko) 2015-11-24 2015-11-24 디스플레이 장치
US15/358,906 US10170033B2 (en) 2015-11-24 2016-11-22 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150164849A KR102430173B1 (ko) 2015-11-24 2015-11-24 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20170060422A true KR20170060422A (ko) 2017-06-01
KR102430173B1 KR102430173B1 (ko) 2022-08-05

Family

ID=58721001

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150164849A KR102430173B1 (ko) 2015-11-24 2015-11-24 디스플레이 장치

Country Status (2)

Country Link
US (1) US10170033B2 (ko)
KR (1) KR102430173B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200033628A (ko) * 2018-09-20 2020-03-30 엘지디스플레이 주식회사 신호 전송 장치와 이를 이용한 표시장치
US11205361B2 (en) 2019-12-24 2021-12-21 Silicon Works Co., Ltd. Display driving device and display device including the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220169049A (ko) 2021-06-17 2022-12-27 삼성전자주식회사 데이터 패킷을 생성하는 인코더, 이의 동작 방법, 및 이를 포함하는 전자 장치의 동작 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5576765A (en) * 1994-03-17 1996-11-19 International Business Machines, Corporation Video decoder
US20140253535A1 (en) * 2013-03-05 2014-09-11 Jung Pil LIM Display interface that compresses/decompresses image data, method of operating same, and device including same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6859500B2 (en) 2001-03-20 2005-02-22 Telefonaktiebolaget Lm Ericsson Run-length coding of non-coded macroblocks
EP1685537B1 (en) 2003-11-18 2015-04-01 Mobile Imaging in Sweden AB Method for processing a digital image and image representation format
JP2006286084A (ja) 2005-03-31 2006-10-19 Fujitsu Ltd 符号器、復号器および符号化方法
US8848789B2 (en) 2006-03-27 2014-09-30 Qualcomm Incorporated Method and system for coding and decoding information associated with video compression
US7429937B2 (en) 2007-01-03 2008-09-30 Quantum Corporation Method for constructing RLL codes of arbitrary rate
US7804428B2 (en) 2008-11-10 2010-09-28 Apple Inc. System and method for compressing a stream of integer-valued data
GB0917417D0 (en) 2009-10-05 2009-11-18 Mitsubishi Elec R&D Ct Europe Multimedia signature coding and decoding
RU2013125784A (ru) 2013-06-04 2014-12-10 ЭлЭсАй Корпорейшн Устройство для обработки сигналов, переносящих кодированные с модуляцией биты четности
US9658921B2 (en) 2013-10-31 2017-05-23 Samsung Display Co., Ltd. Maximal transition hamming codes

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5576765A (en) * 1994-03-17 1996-11-19 International Business Machines, Corporation Video decoder
US20140253535A1 (en) * 2013-03-05 2014-09-11 Jung Pil LIM Display interface that compresses/decompresses image data, method of operating same, and device including same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200033628A (ko) * 2018-09-20 2020-03-30 엘지디스플레이 주식회사 신호 전송 장치와 이를 이용한 표시장치
US11205361B2 (en) 2019-12-24 2021-12-21 Silicon Works Co., Ltd. Display driving device and display device including the same

Also Published As

Publication number Publication date
KR102430173B1 (ko) 2022-08-05
US20170148377A1 (en) 2017-05-25
US10170033B2 (en) 2019-01-01

Similar Documents

Publication Publication Date Title
CN106128357B (zh) 显示驱动器和驱动显示面板的方法
US9437129B2 (en) Display driving integrated circuit, display device, and method used to perform operation of display driving integrated circuit
KR102512990B1 (ko) 디스플레이 구동 회로 및 이를 포함하는 디스플레이 장치
CN105590576B (zh) 显示装置和显示驱动装置
US20150067392A1 (en) Clock data recovery device and display device including the same
US9898997B2 (en) Display driving circuit
EP3163564B1 (en) Organic light emitting diode display device
KR101987186B1 (ko) 멀티비젼 시스템 및 그 구동방법
US20160335986A1 (en) Electronic device, driver for display device, communication device including the driver, and display system
CN106531045A (zh) 时序控制器及包含该时序控制器的显示装置
US20150049076A1 (en) Display driving circuit and display device
KR102430173B1 (ko) 디스플레이 장치
KR20160053600A (ko) 디스플레이 구동 회로 및 디스플레이 구동 회로를 포함하는 전자 장치
US10095459B2 (en) Display driving circuit and display device including the same
KR102261961B1 (ko) 디스플레이 구동 회로 및 이를 포함하는 디스플레이 장치
KR20180086369A (ko) 리셋기능을 포함하는 패널구동장치 및 패널구동시스템
KR20060092667A (ko) 스캔 드라이버 및 이를 구비한 평판 표시 장치
TWI709122B (zh) 時序控制器及包含該時序控制器的顯示裝置
KR102217944B1 (ko) 디스플레이 구동 회로
KR20160119591A (ko) 디스플레이 구동 회로 및 이를 포함하는 반도체 장치
US10262624B2 (en) Separating a compressed stream into multiple streams
US20230171374A1 (en) Screen control system
KR20210077338A (ko) 내부 인터페이스를 갖는 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant