KR20170040150A - Method for manufacturing electronic component package - Google Patents

Method for manufacturing electronic component package Download PDF

Info

Publication number
KR20170040150A
KR20170040150A KR1020170040944A KR20170040944A KR20170040150A KR 20170040150 A KR20170040150 A KR 20170040150A KR 1020170040944 A KR1020170040944 A KR 1020170040944A KR 20170040944 A KR20170040944 A KR 20170040944A KR 20170040150 A KR20170040150 A KR 20170040150A
Authority
KR
South Korea
Prior art keywords
substrate
pin
mold
cavity
hole
Prior art date
Application number
KR1020170040944A
Other languages
Korean (ko)
Other versions
KR101807464B1 (en
Inventor
히로카즈 오카다
무네오 미우라
Original Assignee
토와 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 토와 가부시기가이샤 filed Critical 토와 가부시기가이샤
Publication of KR20170040150A publication Critical patent/KR20170040150A/en
Application granted granted Critical
Publication of KR101807464B1 publication Critical patent/KR101807464B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/073—Apertured devices mounted on one or more rods passed through the apertures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

The objective of the present invention is to form a shielding groove or a via hole on a sealing resin without damaging a substrate or a line on the substrate. For this objective, a method of manufacturing an electronic component package, in which a groove or a hole reaching a corresponding electrode pad is formed on the surface of a sealing resin sealing an electronic component and an electrode pad disposed on a substrate, includes a first step of forming a lower groove or a lower hole which does not reach the electrode pad at a position where the groove or hole is formed on the surface of the sealing resin, by using a mold, and a second step of exposing the electrode pad by a process of increasing the depth of the lower groove or the lower hole formed in the first step.

Description

전자 부품 패키지의 제조 방법{METHOD FOR MANUFACTURING ELECTRONIC COMPONENT PACKAGE}[0001] METHOD FOR MANUFACTURING ELECTRONIC COMPONENT PACKAGE [0002]

본 발명은, 반도체 칩 등의 전자 부품을 수지(樹脂) 씰링한 패키지의 제조 방법에 관한 것이며, 특히, 패키지 내의 칩을 전자적으로 차폐(遮蔽)하는 쉴드용 홈의 형성 방법 및 PoP(Package on Package) 기술에서 상하의 패키지를 전기적으로 접속하기 위한 비어(via)용 구멍의 형성 방법에 관한 것이다. The present invention relates to a method of manufacturing a package in which an electronic part such as a semiconductor chip is sealed with resin (resin), and more particularly to a method of forming a shielding groove for electronically shielding a chip in a package, ) Technology for forming via holes for electrically connecting upper and lower packages.

반도체 칩 등의 전자 부품을 수평 방향(면방향)으로 배치하여 수지(樹脂) 씰링한 패키지에서는, 근접하는 부품에 의한 간섭을 방지하기 위해, 패키지 내의 부품을 전자적으로 차폐(쉴드)할 필요가 있다. In a package in which an electronic component such as a semiconductor chip is arranged in a horizontal direction (plane direction) and sealed with a resin (resin), it is necessary to electronically shield (shield) parts in the package in order to prevent interference by nearby components .

패키지 내에서의 전자 차폐를 행하는 경우의 일반적인 구성예에 대해서, 도 1을 참조하여 설명을 행한다. 또, 이후 본 명세서에서 참조하는 각 도면은, 설명의 간략화를 위해서 각 부의 치수비가 적절히 변경되어 있으며, 실제의 제품의 형상을 정확하게 나타낸 것은 아니다. 도 1의 (a)는 반도체 패키지(1)의 단면도이며, 도 1의 (b)는 도 1의 (a)에 나타내는 반도체 패키지(1)의 상면도이다. 도 1의 (a)는 도 1의 (b)의 A－A＇단면도이다. 반도체 패키지(1)의 제조 공정에서는, 먼저, 반도체 칩(20)이 구비하는 전극 단자(21)를, 기판(10) 상의 배선(11)에 범프(bump)(22)를 매개로 하여 접속하고, 이들을 열강화성의 수지 재료(예를 들면 에폭시 수지)로 이루어지는 수지층(30)에 의해 씰링한다. 다음으로, 수지층(30)의 표면(301)(상면)에 소정 패턴의 홈(31)을 형성하여 기판(10) 상의 접지 전극(12)을 노출시킨다. 그리고, 형성된 홈(31)에 쉴드재(32)를 매립하거나 도금을 실시하거나 한다. 이상의 공정에 의해, 반도체 패키지(1) 내의 부품간의 전자적 간섭을 차폐하는 것이 가능해진다. A general configuration example in the case of performing the electromagnetic shielding in the package will be described with reference to Fig. In the following drawings, the dimensional ratios of the respective parts are appropriately changed for the sake of simplicity, and the shapes of actual products are not shown accurately. 1 (a) is a sectional view of the semiconductor package 1, and FIG. 1 (b) is a top view of the semiconductor package 1 shown in FIG. 1 (a). Fig. 1 (a) is a cross-sectional view along the line A-A 'in Fig. 1 (b). In the manufacturing process of the semiconductor package 1, first, the electrode terminal 21 of the semiconductor chip 20 is connected to the wiring 11 on the substrate 10 via the bump 22 , And these are sealed with a resin layer 30 made of a thermosetting resin material (for example, an epoxy resin). Next, a groove 31 of a predetermined pattern is formed on the surface 301 (upper surface) of the resin layer 30 to expose the ground electrode 12 on the substrate 10. Then, the shield member 32 is embedded in the formed groove 31 or plated. Through the above steps, it is possible to shield the electronic interference between the components in the semiconductor package 1.

또, 전자기기의 소형화에 따른 반도체 패키지의 고밀도화에 대한 수요는 증대하고 있으며, 이러한 수요에 응하는 기술로서, PoP형의 칩 적층 구조를 이용한 TMV(Through Mold Via)법에 의한 제품이 제공되어 있다. Demand for higher density of semiconductor packages due to downsizing of electronic devices is increasing. Products corresponding to the TMV (Through Mold Via) method using a chip stacked structure of PoP type are provided as a technology meeting this demand .

도 2를 참조하여, TMV법에 의한 PoP형의 칩 적층 구조의 일례를 설명한다. 도 2의 (a)는 PoP에서의 하측 패키지(1a) 및 상측 패키지(1b)를, 도 2의 (b)는 양자가 적층 접속된 상태를 나타낸다. 상측 패키지(1b) 상에 배치되는 전자 부품 등에 대해서는 도시를 적절히 생략하고, 도 1과 동일 또는 유사한 기능을 가지는 부재에는 동일한 번호의 말미에 소정의 알파벳을 부여한 것을 할당한다. 반도체 칩(20a)이나 각종 배선 등의 수지 씰링 공정에 대해서는 도 1에 나타내는 예와 동일하다. 도 2의 (a)에서는, 하측 패키지(1a)에는, 홈(31)을 대신하여, 기판(10a) 상의 상하 접속 전극(13a)에 도달하는 구멍(31a)(예를 들면 원형의 개구부)가 형성되어 있다. 상측 패키지(1b)에는, 이면(도 2의 (a)에서 하측의 면)에 마련된 상하 접속 전극(13b) 상에는 땜납 볼(33)이 마운트되어 있다. 다음으로, 상하 접속 전극(13b) 상의 땜납 볼(33)을 구멍(31a)에 감입(嵌入)하도록, 상측 패키지(1b)를 하측 패키지(1a) 상에 재치(載置)한다. 상하의 패키지(1b, 1a)의 위치 관계가 적절한 것이 확인되면, 리플로우(reflow) 가열에 의해 땜납 볼(33)이 용융하여 구멍(31a) 내를 채워, 상하의 패키지(1b, 1a)의 상하 접속 전극(13b, 13a)을 접속하는 접속 비어(34)가 된다. 또, 상하 접속 전극(13b) 상의 땜납 볼(33)을 대신하여, 구멍(31a) 내에 도전성 재료가 충전되어도 괜찮다. An example of a PoP type chip laminated structure by the TMV method will be described with reference to Fig. 2 (a) shows the lower package 1a and the upper package 1b in PoP, and FIG. 2 (b) shows a state in which both are connected in a laminated manner. Electronic parts and the like disposed on the upper package 1b are appropriately omitted, and those having the same or similar functions as those of Fig. 1 are allocated with the same number ending with a predetermined alphabet. The resin sealing process of the semiconductor chip 20a and various wirings is the same as the example shown in Fig. 2A, a hole 31a (for example, a circular opening) reaching the upper and lower connecting electrodes 13a on the substrate 10a is formed in the lower package 1a instead of the groove 31 Respectively. In the upper package 1b, a solder ball 33 is mounted on the upper and lower connecting electrodes 13b provided on the back surface (the lower surface in FIG. 2 (a)). Next, the upper package 1b is placed on the lower package 1a so that the solder balls 33 on the upper and lower connecting electrodes 13b are inserted into the holes 31a. The solder balls 33 are melted by the reflow heating so as to fill the holes 31a so that the upper and lower packages 1b and 1a are connected to each other in the vertical direction And become connection vias 34 connecting the electrodes 13b and 13a. In place of the solder balls 33 on the upper and lower connecting electrodes 13b, the conductive material may be filled in the holes 31a.

특허 문헌 1 : 일본특허공개 제2009-26805호 공보Patent Document 1: JP-A-2009-26805

상술의 예에서, 쉴드용 홈이나 비어용 구멍의 형성은, 종래는 레이저 가공에 의해 행해지는 것이 일반적이다. 이 가공은 레이저 조사에 의해 수지 재료를 용융시킴으로써 행해지고, 절삭 기구의 마모 등의 열화(劣化)를 수반하지 않기 때문에 널리 채용되고 있는 수법이다. In the above example, the formation of the shielding groove and the via hole is conventionally performed by laser processing. This processing is carried out by melting the resin material by laser irradiation and is widely used since it does not involve deterioration such as abrasion of the cutting mechanism.

그렇지만, 레이저 가공은 패키지의 두께의 편차나 만곡(灣曲) 등의 영향을 받기 쉽고, 예를 들면 패키지의 두께가 생각보다 작으면 레이저 강도가 너무 커서 배선을 달구어서 자르거나, 기판을 손상시키거나 하는 문제가 생기는 경우가 있기 때문에, 정밀한 제어를 필요로 하여 가공이 복잡하게 된다고 하는 문제가 있다. However, laser machining is susceptible to variations in package thickness and curvature. For example, if the thickness of the package is smaller than expected, the laser intensity is too large to cut the wiring, There is a problem that precision control is required and processing becomes complicated.

이러한 문제를 회피하는 방법의 하나로서, 특허 문헌 1에서는, 기판 프레임과 몰드 금형과의 밀폐 공간에 씰링 수지(樹脂)를 충전하는 피복 방법에서, 기판 프레임 상의 배선에 압접(壓接)되는 기둥 모양 돌기를 금형에 마련함으로써 비어용 관통공을 형성하는 것이 기재되어 있다. As a method for avoiding such a problem, Patent Document 1 discloses a coating method for filling a sealing space between a substrate frame and a mold metal in a sealing resin (resin), in which a columnar shape And the projections are provided in the mold to form through holes for vias.

그렇지만, 특허 문헌 1에 기재된 방법에서는, 기둥 모양 돌기의 선단과 배선과의 사이에 약간의 간극이 존재한 경우에 관통공이 형성되지 않거나, 이것을 피하기 위해서 강하게 압접시킴으로써 배선에 흠이 나거나 할 우려가 있다. However, in the method described in Patent Document 1, when there is a slight gap between the tip end of the columnar projection and the wiring, no through hole is formed, or there is a fear that the wiring may be scratched by strongly pressing to avoid it .

홈이나 구멍의 깊이를 정확하게 형성하기 위해서는 밀링(milling) 가공이 현재로서는 가장 적합하다고 말할 수 있지만, 마모된 절삭 기구를 빈번히 교환할 필요가 있다. It can be said that the milling process is the most suitable for forming the depth of grooves or holes accurately, but it is necessary to replace the worn cutting tool frequently.

본 발명은 상기의 사정을 감안하여 이루어진 것이며, 그 목적으로 하는 바는, 전자 부품 패키지의 제조 공정에서, 기판이나 해당 기판 상의 배선을 파손하지 않고, 씰링 수지 상에 쉴드용 홈이나 비어용 구멍을 형성하는 것에 있다. SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a method of manufacturing an electronic component package in which a shielding groove or a via hole is formed on a sealing resin without damaging the substrate or wiring on the substrate, .

상기 과제를 해결하기 위해서 이루어진 본 발명에 관한 전자 부품 패키지의 제조 방법은, 기판 상에 배치된 전자 부품 및 전극 패드를 씰링하는 씰링 수지(樹脂)의 표면 상에, 해당 전극 패드에 도달하는 홈 또는 구멍을 형성하는 방법으로서,A method of manufacturing an electronic component package according to the present invention for solving the above problems is a method for manufacturing an electronic component package comprising a step of forming on a surface of a sealing resin (resin) sealing an electronic component and an electrode pad disposed on a substrate, As a method for forming a hole,

a) 상기 씰링 수지의 표면 상에서의 상기 홈 또는 구멍이 형성되는 위치에, 상기 전극 패드에 도달하지 않는 하부 홈 또는 하부 구멍을 금형 성형에 의해서 형성하는 제1 공정과,a) a first step of forming a lower groove or a lower hole which does not reach the electrode pad at a position where the groove or hole is formed on the surface of the sealing resin, by molding a metal mold;

b) 상기 제1 공정에서 형성된 하부 홈 또는 하부 구멍의 깊이를 증대시키는 가공에 의해 상기 전극 패드를 노출시키는 제2 공정을 포함하는 것을 특징으로 한다. and b) a second step of exposing the electrode pad by processing to increase the depth of the lower groove or the lower hole formed in the first step.

본 발명에 관한 전자 부품 패키지의 제조 방법에서는, 전자 부품과 전극 패드를 씰링하는 씰링 수지의 표면 상의, 전극 패드를 노출시키는 홈 또는 구멍의 형성 위치에, 해당 전극 패드에 도달하지 않을 정도의 깊이의 하부 홈 또는 하부 구멍을, 금형 성형에 의해 형성해 둔다(제1 공정). 그리고, 이 하부 홈 또는 하부 구멍의 깊이를 증대시키는 가공에 의해 상기 전극 패드를 노출시킴으로써, 해당 하부 홈 또는 하부 구멍을, 쉴드용 홈 또는 비어용 구멍으로 한다(제2 공정). 제2 공정에서는, 예를 들면 밀링(milling) 가공이나 레이저 가공에 의해서, 상기 하부 홈 또는 하부 구멍의 깊이를 증대시킬 수 있다. In the method for manufacturing an electronic component package according to the present invention, a groove or hole for exposing the electrode pad on the surface of the sealing resin sealing the electronic component and the electrode pad is formed at a position The lower groove or the lower hole is formed by die molding (first step). Then, by exposing the electrode pad by processing that increases the depth of the lower groove or the lower hole, the lower groove or the lower hole is used as a shielding groove or via hole (second step). In the second step, the depth of the lower groove or the lower hole can be increased by, for example, milling or laser processing.

여기서, 상기 「씰링 수지의 표면」이란, 개개의 전자 부품 패키지에서 기판과 접하는 면과 반대측의 씰링 수지의 면(도 1 및 도 2에 나타내는 예에서는 301, 301a 및 301b의 부호로 도시)을 의미한다. 또, 상기 「전극 패드」에는 접지 전극, 및 전자 부품이 구비하는 단자 및 이것에 접속되는 배선 전극 등이 포함된다. 또한 상기 「씰링 수지」는, 수지의 수축에 의한 패키지의 만곡(灣曲)을 방지하는 필러(filler)(예를 들면 SiO2 등의 입자)를 높은 비율로 포함할 수 있는 것은, 해당 분야에서 주지와 같다. Here, the " surface of the sealing resin " means the surface of the sealing resin on the opposite side of the surface in contact with the substrate in the individual electronic component package (indicated by reference numerals 301, 301a and 301b in the examples shown in Figs. 1 and 2) do. The " electrode pad " includes a ground electrode, a terminal provided in the electronic component, and a wiring electrode connected thereto. The "sealing resin" described above can contain a filler (eg, particles of SiO 2 or the like) that prevents curvature of the package due to shrinkage of the resin at a high ratio, It is like a guide.

상기의 구성에 의하면, 기판 상의 전극 패드에 도달하는 홈 또는 구멍의 형성에 있어서, 제1 공정에서 형성하는 하부 홈 또는 하부 구멍을 전극 패드에 도달시킬 필요가 없기 때문에, 특허 문헌 1과 같이 금형으로 전극 패드를 압박하여 흠을 낼 우려 없다. 게다가, 제1 공정에서 금형 성형에 의해 도중(途中)까지 가공을 완료해 둠으로써, 제2 공정을 밀링 가공에 의해 실시하는 경우에는, 절삭 기구의 소모를 억제할 수 있다. 또, 제2 공정을 레이저 가공에 의해 행하는 경우에는, 하부 홈 또는 하부 구멍의 깊이에 따라 조사 레이저의 강도가 억제되므로, 기판이나 배선이 파손되는 문제가 발생하기 어려워진다. 따라서, 기판이나 해당 기판 상의 배선을 파손하지 않고, 씰링 수지 상에 쉴드용 홈이나 비어용 구멍을 형성할 수 있다. According to the above configuration, it is not necessary to reach the electrode pad in the lower groove or the lower hole formed in the first step in the formation of the groove or the hole reaching the electrode pad on the substrate. Therefore, There is no risk of scratching by pressing the electrode pad. In addition, by completing the machining to the middle (middle) by the metal forming in the first step, the consumption of the cutting mechanism can be suppressed when the second step is performed by milling. In the case where the second step is performed by laser machining, the intensity of the irradiation laser is suppressed according to the depth of the lower groove or the lower hole, so that the problem that the substrate or the wiring is broken is less likely to occur. Therefore, shielding grooves and via holes can be formed on the sealing resin without damaging the substrate or the wiring on the substrate.

상기 제1 공정은, 일방의 형(型)과, 캐비티 저부에 상기 홈 또는 구멍의 깊이보다 낮은 높이를 가지는 돌기 핀을 구비한 타방의 형을 이용하고, 상기 기판을 이면측으로부터 유지한 상기 일방의 형과 상기 타방의 형을 맞닿게 하여 형 체결하며, 상기 캐비티에 수지 재료를 충전하는 공정을 포함하는 것이 바람직하다. 이것에 의해, 하부 홈 또는 하부 구멍을 간이하게 형성할 수 있다. Wherein the first step includes the steps of using one mold and the other mold having a projecting fin having a height lower than the depth of the groove or hole in the cavity bottom portion, And a step of filling the cavity with a resin material by pressing the mold of the other mold against the mold of the other mold. Thereby, the lower groove or the lower hole can be formed easily.

상기 「일방의 형」및 「타방의 형」은 예를 들면 상형(또는 하형) 및 하형(또는 상형)이며, 각각 어느 것에 대응하는지는 본 발명의 취지를 변경하는 것은 아니다. 예를 들면 상기 「타방의 형」이 상형인 경우에는, 상기 「저부」는 연직선에서 상부에 위치하게 되며, 본 발명에서의 저부라고 하는 말은 하부와 동의(同義)는 아니다. The " one type " and " the other type " are, for example, a top (or bottom) and a bottom (or top). For example, when the above-mentioned " other type " is a hieroglyphic type, the " bottom part " is located at the upper part of the vertical line. The term bottom part in the present invention is not synonymous with the lower part.

또, 상기 「저부」에는, 캐비티의 저면과 면일(面一)인, 이젝터 핀(ejector pin) 등의 머리부 천면(天面)도 포함된다. 이 「저면」, 「머리부」및 「천면」이라는 말에 대해서도 상기와 마찬가지로, 연직선에서의 상하로 정의되는 것은 아니다. The " bottom portion " also includes a head top surface such as an ejector pin, which is flush with the bottom surface of the cavity. The terms "bottom surface", "head portion", and "top surface" are not always defined as the vertical line in the same manner as described above.

상기 제1 공정에서는, 상기 캐비티의 저면으로부터 돌출 가능한 이젝터 핀의 머리부 천면에 마련된 상기 돌기 핀에 의해서 상기 하부 홈 또는 하부 구멍을 형성해도 좋다. 이것에 의해, 캐비티로부터의 전자 부품 패키지의 취출이 용이해진다. In the first step, the lower groove or the lower hole may be formed by the projecting pin provided on the ceiling surface of the head of the ejector pin protrudable from the bottom surface of the cavity. This makes it easy to take out the electronic component package from the cavity.

본 발명에 관한 전자 부품 패키지의 제조 방법에 의하면, 기판이나 해당 기판 상의 배선을 파손하지 않고, 씰링 수지 상에 쉴드용 홈이나 비어용 구멍을 형성할 수 있다. According to the method for manufacturing an electronic component package according to the present invention, a shielding groove or via hole can be formed on the sealing resin without damaging the substrate or the wiring on the substrate.

도 1의 (a)는 일반적인 쉴드용 홈이 형성된 반도체 패키지의 구조예의 단면도 및 (b)는 상면도.
도 2의 (a)는 TMV법에 의한 PoP형의 칩 적층 구조의 일례에서, 하측 패키지에 땜납 볼이 마운트된 상태의 단면도 및 (b)는 하측 패키지에 상측 패키지가 적층 접속된 상태의 단면도.
도 3의 (a)는 본 발명의 일 실시 형태에 관한 전자 부품 패키지의 제조 방법의 제1 공정의 제1 단계, (b)는 제2 단계, (c)는 제3 단계 및 (d)는 제4 단계.
도 4의 (a)는 본 발명의 일 실시 형태에 있어서의, 돌기 핀을 구비한 이젝터 핀의 사시도 및 (b)는 그 변형예.
도 5의 (a)는 본 발명의 일 실시 형태에서 형성되는 하부 구멍의 단면도 및 (b)는 해당 하부 구멍의 깊이를 가공에 의해 증대시켜서 이루어지는 구멍의 단면도.
도 6의 (a)는 전자 부품 패키지의 제조 방법의 다른 예에서의 제1 단계, (b)는 제2 단계, (c)는 제3 단계 및 (d)는 제4 단계.
도 7의 (a)는 전자 부품 패키지의 제조 방법의 또 다른 예에서의 제1 단계, (b)는 제2 단계 및 (c)는 제3 단계.
도 8의 (a)는 복수의 개편(個片) 기판을 중공(中空) 영역에 배치한 상태의 금속 플레이트 및 점착 시트의 상면도 및 (b)는 단면도.
도 9의 (a)는 복수의 개편 기판을 씰링한 전자 부품 패키지의 제조 방법의 일례에서의 제1 단계, (b)는 제2 단계, (c)는 제3 단계 및 (d)는 제4 단계.
도 10의 (a)는 복수의 개편 기판을 씰링한 전자 부품 패키지의 제조 방법의 또 다른 예에서의 제1 단계, (b)는 제2 단계 및 (c)는 제3 단계. FIG. 1 (a) is a cross-sectional view of a structural example of a semiconductor package in which a general shielding groove is formed, and FIG. 1 (b) is a top view.
Fig. 2 (a) is a cross-sectional view showing a state in which a solder ball is mounted on a lower package, and Fig. 2 (b) is a cross-sectional view in a state in which an upper package is laminated and connected to the lower package.
Fig. 3 (a) is a first step of a first step of the method of manufacturing an electronic component package according to an embodiment of the present invention, Fig. 3 (b) is a second step, Step 4.
Fig. 4 (a) is a perspective view of an ejector pin provided with a projecting pin, and Fig. 4 (b) is a modification thereof, according to an embodiment of the present invention.
Fig. 5 (a) is a sectional view of a lower hole formed in an embodiment of the present invention, and Fig. 5 (b) is a sectional view of a hole formed by increasing the depth of the lower hole.
6 (a) is a first step, Fig. 6 (b) is a third step, and Fig. 6 (d) is a fourth step.
7 (a) is a first step, Fig. 7 (b) is a second step, and Fig. 7 (c) is a third step.
FIG. 8A is a top view of a metal plate and a pressure-sensitive adhesive sheet in a state in which a plurality of individual pieces of substrates are arranged in a hollow region, and FIG. 8B is a sectional view.
9A is a first step in an example of a method of manufacturing an electronic component package in which a plurality of reed boards are sealed, FIG. 9B is a second step, FIG. 9C is a third step, step.
10 (a) is a first step, Fig. 10 (b) is a second step, and Fig. 10 (c) is a third step in still another example of a method of manufacturing an electronic component package in which a plurality of reed boards are sealed.

이하, 본 발명의 일 실시 형태에 관한 전자 부품 패키지의 제조 방법에 대해서, 도 3 ~ 도 5를 참조하여 설명한다. 이하의 기재에서, 앞서 설명한 도면과 동일 또는 유사한 기능을 가지는 부재에는, 동일 또는 유사한 번호의 말미에 소정의 알파벳을 적절히 부여한 것을 할당하여, 그 설명을 생략한다. 또, 본 실시 형태에서는 TMV법에 의한 PoP형의 칩 적층 구조에 이용되는 비어(via)용 구멍의 형성 방법에 대해 설명하지만, 후술하는 바와 같이, 쉴드용 홈의 형성에 대해서도 유사한 방법을 적용할 수 있다. Hereinafter, a method of manufacturing an electronic component package according to an embodiment of the present invention will be described with reference to FIGS. 3 to 5. FIG. In the following description, the members having the same or similar functions as those of the above-described drawings are assigned to the same or similar numbers with appropriate alphabets appended thereto, and the description thereof will be omitted. Although the method for forming via holes used in the PoP type chip lamination structure by the TMV method is described in this embodiment, a similar method is applied to the formation of the shielding grooves as described later .

도 3에, 본 발명의 제1 공정을 설명하기 위한 각 단계의 단면도를 나타낸다. 또, 반도체 칩(62)을 기판(61) 상에 마운트하기 위한 전극 단자, 배선 및 범프(bump)에 대해서는 도시를 생략한다. 3 is a cross-sectional view of each step for explaining the first step of the present invention. The electrode terminals, wiring lines, and bumps for mounting the semiconductor chip 62 on the substrate 61 are not shown.

먼저, 도 3의 (a)에 나타내는 바와 같이, 기판(61)을 상하 반전시킨 상태(즉, 기판(61) 상에 마운트된 반도체 칩(62)과 상하 접속 전극(63)이 하면측이 되는 상태)에서 유지 가능한 유지부(41)를 구비한 상형(上型)(40)과, 캐비티(51)를 구비한 하형(下型)(50)을 미리 소정의(수지(樹脂) 재료(64)의 융점 이상의) 온도로 가열해 둔다(후술의 각 예에서도 금형의 사전 가열은 행해지고 있는 것으로 한다). 다음으로, 고정된 상형(40)에 대해 하형(50)을 상승시키고(도면 중의 검고 굵은 화살표 방향), 도 3의 (b)과 같이 맞닿게 하여, 형 체결한다. 그리고, 하형(50)에 마련된 사이드 게이트(side gate)(52)로부터 수지 재료(64)를 캐비티(51)에 충전한다. 또, 이형시(離型時)에 수지 재료(64)가 하형(50)에 부착하는 것을 방지하기 위한 이형 필름에 의해 캐비티(51)를 피복해도 괜찮지만, 도시를 생략한다. 3 (a), the semiconductor chip 62 and the upper and lower connecting electrodes 63 mounted on the substrate 61 are turned on the lower side in a state in which the substrate 61 is turned upside down And a lower mold 50 provided with a cavity 51 are provided in advance with a predetermined resin material 64 (resin material) )) (It is assumed that the mold is preheated in each of the examples described below). Next, the lower mold 50 is raised with respect to the fixed upper mold 40 (in the direction of the black and thick arrow in the drawing), and the molds are brought into contact with each other as shown in Fig. 3 (b). The cavity 51 is then filled with the resin material 64 from the side gate 52 provided in the lower mold 50. The cavity 51 may be covered with a release film for preventing the resin material 64 from adhering to the lower mold 50 at the time of releasing, but the illustration is omitted.

캐비티(51)의 저부에는, 기판(61) 상의 상하 접속 전극(63)과 대향하는 위치에, 소정의 높이를 가지는 돌기 핀(53)이 복수 마련되어 있다. 상기 소정의 높이는, 캐비티(51)의 깊이나 상하 접속 전극(63)의 두께 등에 따라 다를 수 있지만, 도 3의 (b)와 같이 상하의 금형(40, 50)을 맞닿게 하여 형 체결했을 때에, 대향하는 상하 접속 전극(63)에 대해 예를 들면 100 ~ 300㎛의 간극이 생길 정도의 높이로 하는 것이 바람직하다. A plurality of projecting pins 53 having a predetermined height are provided on the bottom of the cavity 51 at positions opposing the upper and lower connecting electrodes 63 on the substrate 61. The predetermined height may vary depending on the depth of the cavity 51, the thickness of the upper and lower connecting electrodes 63, and the like. However, when the upper and lower dies 40, It is preferable to set the height to such an extent that a gap of, for example, 100 to 300 탆 is formed with respect to the opposing upper and lower connecting electrodes 63.

또, 캐비티(51)의 저부에는 스폿 페이싱부(spot facing部)(56)를 가지는 관통공(57)이 마련되어 있으며, 제1 공정에 앞서, 도면 중 윗방향으로부터 이젝터 핀(54)이 관통공(57)에 삽입 통과되고, 이젝터 핀(54)의 머리부(55)가 스폿 페이싱부(56)에 수용된다. 스폿 페이싱부(56)의 깊이나 머리부(55)의 높이 및 이들의 형상은, 머리부(55)가 스폿 페이싱부(56)에 수용되었을 때에, 머리부(55)의 상면과 캐비티(51)의 저면이 면일(面一)이 되도록 적절하게 결정되는 것이 바람직하다. 수지 재료(64)의 경화에 필요한 소정 시간의 경과 후, 도 3의 (c)와 같이, 상형(40)의 유지부(41)에 기판(61)을 유지시킨 채로 하형(50)을 하강시킴(도면 중의 희고 굵은 화살표 방향)과 아울러 이젝터 핀(54)에 대해 도면 중의 검고 가는 화살표 방향의 힘을 인가하여 형 개방을 행한다. 이 상태로부터 하형(50)을 더 하강시키면, 수지층(65)(본 발명의 씰링 수지에 상당)의 표면(651)에서 상하 접속 전극(63)의 바로 위(도 3에서는 하측)에 하부 구멍(67)이 형성된 패키지 구조체가, 유지부(41)에 의해서 유지된 상태로 취출된다(도 3의 (d)). 사이드 게이트(52)로부터 이형된 게이트부(66)에 대해서는 임의의 공정에 의해 제거하게 된다. A through hole 57 having a spot facing portion 56 is provided at the bottom of the cavity 51. Before the first step, the ejector pin 54 is inserted from the upper side in the drawing into the through- And the head portion 55 of the ejector pin 54 is accommodated in the spot facing portion 56. As shown in FIG. The depth of the spot facing portion 56 and the height of the head portion 55 and their shapes are set such that the top face of the head portion 55 and the bottom face of the cavity 51 Is appropriately determined so that the bottom surface of the sheet is a flat surface. The lower mold 50 is lowered while holding the substrate 61 in the holding portion 41 of the upper mold 40 as shown in Figure 3C after a predetermined time required for curing the resin material 64 has elapsed (In the direction of a white arrow in the drawing) and a force in the direction of black and black arrows in the figure is applied to the ejector pin 54 to open the mold. When the lower mold 50 is further lowered from this state, the lower hole 50 is formed directly above (on the lower side in Fig. 3) the upper and lower connecting electrodes 63 on the surface 651 of the resin layer 65 (corresponding to the sealing resin of the present invention) The package structure in which the recesses 67 are formed is taken out while being held by the holding portion 41 (Fig. 3 (d)). The gate portion 66 emanated from the side gate 52 is removed by an arbitrary process.

또, 본 실시 형태에서는 이젝터 핀(54)의 머리부(55)에도 돌기 핀(53)이 마련되어 있다. 도 4의 (a)에 이젝터 핀(54)의 확대 사시도를 나타낸다. 돌기 핀(53)은, 수지층(65)으로부터 용이하게 이형되도록, 예를 들면 5도 정도의 빼냄 구배(draft angle)(테이퍼)를 가지는 것이 바람직하다. 또, 머리부(55)의 상면 형상은 도 4의 (a)에 나타내는 원형으로 한정되지 않고, 도 4의 (b)에 나타내는 머리부(55a)와 같이, 원의 일부가 떨어진 형상, 혹은 타원형이나 그 외의 다각형으로 함으로써 이젝터 핀(54a)의 회동에 의한 돌기 핀(53)의 위치 어긋남을 방지해도 괜찮다. In the present embodiment, the projecting pin 53 is also provided on the head portion 55 of the ejector pin 54. Fig. 4 (a) is an enlarged perspective view of the ejector pin 54. Fig. It is preferable that the projecting pin 53 has a draft angle (taper) of, for example, about 5 degrees so as to be easily released from the resin layer 65. The top surface shape of the head portion 55 is not limited to the circular shape shown in Fig. 4 (a), but may be a shape in which a part of the circle is in a separated shape or an elliptical shape like the head portion 55a shown in Fig. Or other polygonal shape, it is possible to prevent the displacement of the projecting pin 53 due to the rotation of the ejector pin 54a.

도 3에 나타내는 제1 공정 및 도 4에 나타내는 돌기 핀(53)에 의해서 형성된 하부 구멍(67)의 단면도를 도 5의 (a)에 나타낸다. 또, 도 5의 (a)에서는 도면 중의 상하가 도 3과 역전하고 있다. 하부 구멍(67)은 그 최심부(最深部)가 상하 접속 전극(63)에 도달하고 있지 않고, 이 시점에서 상하 접속 전극(63)은 잔류 수지층(652)에 의해서 피복ㆍ보호된 상태로 되어 있다. Fig. 5 (a) shows a cross-sectional view of the lower hole 67 formed by the first step shown in Fig. 3 and the projection pin 53 shown in Fig. In Fig. 5 (a), the upper and lower portions in Fig. 5 are reversed from those in Fig. The deepest portion of the lower hole 67 does not reach the upper and lower connecting electrodes 63 and at this point the upper and lower connecting electrodes 63 are covered and protected by the residual resin layer 652 .

이 하부 구멍(67)에 대해 밀링 가공 또는 저(低)강도의 레이저 가공을 실시함으로써, 해당 하부 구멍(67)의 저부와 상하 접속 전극(63) 상면과의 사이의 잔류 수지층(652)을 제거하여, 도 5의 (b)에 나타내는 바와 같이 상하 접속 전극(63)을 노출시킨다. 이 제2 공정에 의해, 도 2에 나타낸 구멍(31a)과 동일하게 기능을 하는 구멍(68)이 형성된다. 즉, 하부 구멍(67)의 깊이를 D1, 구멍(68)의 깊이를 D2, 잔류 수지층(652)의 두께를 T(바람직하게는 100 ~ 300㎛)로 했을 때, T=D2－D1가 성립한다. The residual resin layer 652 between the bottom of the lower hole 67 and the upper surface of the upper and lower connecting electrodes 63 is subjected to a milling process or a laser processing with a low intensity And the upper and lower connecting electrodes 63 are exposed as shown in FIG. 5 (b). By this second process, a hole 68 functioning in the same manner as the hole 31a shown in Fig. 2 is formed. That is, assuming that the depth of the lower hole 67 is D1, the depth of the hole 68 is D2, and the thickness of the residual resin layer 652 is T (preferably 100 to 300 占 퐉), T = D2-D1 Respectively.

밀링 가공은 높이 방향(도 5에서의 상하 방향)의 절삭 깊이의 정확한 제어가 가능하기 때문에 상하 접속 전극(63)이나 기판(61)을 파손하기 어려운 것이나, 레이저 가공시에 생기는 필러 입자의 잔류 등이 없기 때문에, 제2 공정에 이용되는 가공법으로서는 특히 바람직하다. 또 본 실시 형태에 의하면, 절삭하는 잔류 수지층(652)의 두께가 작기 때문에 절삭 기구의 소모가 억제된다. Since milling can precisely control the cutting depth in the height direction (up and down direction in Fig. 5), it is difficult to break the upper and lower connecting electrodes 63 and the substrate 61, It is particularly preferable to use the processing method used in the second step. According to this embodiment, since the thickness of the residual resin layer 652 to be cut is small, consumption of the cutting mechanism is suppressed.

또, 제2 공정에서 레이저 가공을 이용하는 경우에도, 용융시키는 잔류 수지층(652)의 두께가 작기 때문에 레이저 강도를 억제할 수 있어, 상하 접속 전극(63)이나 기판(61)의 파손을 저감할 수 있다. Further, even in the case where laser processing is used in the second step, since the thickness of the residual resin layer 652 to be melted is small, the laser intensity can be suppressed and breakage of the upper and lower connecting electrodes 63 and the substrate 61 can be reduced .

따라서, 이상 설명한 제1 및 제2 공정에 의해, 상하 접속 전극(63)이나 기판(61)을 파손하지 않고, 반도체 패키지의 수지층(65)의 표면(651)에 접속 비어용 구멍(68)을 형성할 수 있다. The connecting via holes 68 are formed in the surface 651 of the resin layer 65 of the semiconductor package without damaging the upper and lower connecting electrodes 63 and the substrate 61 by the first and second steps described above, Can be formed.

또, 도 2, 도 3 및 도 5에 나타내는 상하 접속 전극(13a, 13b 및 63)의 조성은 일반적인 배선 전극과 동일하며, 이들의 명칭은 기능적인 특징을 나타내기 위한 편의적인 것이다. The composition of the upper and lower connection electrodes 13a, 13b, and 63 shown in Figs. 2, 3, and 5 is the same as that of a general wiring electrode, and these names are convenient for showing functional features.

[변경예][Example of change]

상술의 실시 형태에서는 이젝터 핀(54)이 막대 모양의 심부(芯部) 보다 지름이 큰 머리부(55)를 가지기 때문에, 캐비티(51)의 저부에 스폿 페이싱부(56)를 마련했지만, 머리부(55)가 이젝터 핀(54)의 심부와 동일 지름이라도 좋다. 즉, 이젝터 핀(54) 전체가 막대 모양의 핀인 경우에는 스폿 페이싱부(56)는 불필요하고, 이젝터 핀(54)을 도면 중 아래 방향으로부터 관통공(57)에 삽입 통과시킬 수도 있다. 이 경우에는, 이젝터 핀(54)의 하부에, 낙하 방지용의 지지체를 마련하면 된다. The spot faced portion 56 is provided at the bottom of the cavity 51 because the ejector pin 54 has the head portion 55 having a larger diameter than the rod shaped core portion. The portion 55 may be the same diameter as the deep portion of the ejector pin 54. [ That is, when the entire ejector pin 54 is a rod-shaped pin, the spot facing portion 56 is unnecessary, and the ejector pin 54 can be inserted into the through hole 57 from the downward direction in the figure. In this case, a support for preventing fall may be provided on the lower portion of the ejector pin 54.

또, 도 3 및 도 4에 나타내는 돌기 핀(53)의 높이를, 대향하는 상하 접속 전극(63)에 도달하도록 변경하고, 금형 성형만으로 구멍(68)을 형성하도록 해도 괜찮다. 혹은, 밀링 가공만으로 구멍(68)을 형성해도 좋다. It is also possible to change the height of the projection pin 53 shown in Figs. 3 and 4 so as to reach the opposing upper and lower connecting electrodes 63, and to form the hole 68 only by molding the metal mold. Alternatively, the hole 68 may be formed only by milling.

[쉴드용 홈을 형성하는 경우의 구성예][Configuration example of forming shielding groove]

상술의 실시 형태에서는 접속 비어용 구멍을 형성하는 방법에 대해 설명했지만, 쉴드용 홈을 수지층에 형성하는 경우에는, 제1 공정에서, 홈 패턴에 대응하는 라인(line) 모양의 돌기를, 캐비티(51)의 저부에 마련하면 좋다. 제2 공정에 대해서는 상술의 실시 형태와 동일하다. However, in the case where the shielding groove is formed in the resin layer, in the first step, a projection in the form of a line corresponding to the groove pattern is formed in the cavity, (51). The second process is the same as the above-described embodiment.

또 다른 응용의 예로서, 접지 전극이 아니라 상하 접속 전극의 배선 패턴에 대응하는 하부 홈 패턴을 형성한 다음, 해당 하부 홈 상의 임의의 위치에 밀링 가공 또는 레이저 가공을 실시하여 전극을 노출시켜, 접속 비어용 구멍으로 할 수도 있다. As another example of application, a lower groove pattern corresponding to a wiring pattern of upper and lower connection electrodes is formed instead of a ground electrode, and then an arbitrary position on the lower groove is subjected to milling or laser processing to expose the electrode, It may be a hole for a via hole.

또, 하부 구멍 또는 하부 홈을 레이저 가공에 의해 형성하고, 그 다음에 밀링 가공을 실시해도 괜찮다. Further, the lower hole or the lower groove may be formed by laser machining, and then a milling process may be performed.

상술에서, 돌기 핀(53)의 높이를 변경하여 금형 성형만으로 구멍(68)을 형성해도 좋은 취지에 대해 언급했다. 이하에 그 구체적인 예를 기재한다. In the above description, the height of the projecting pin 53 may be changed so that the hole 68 may be formed only by molding the mold. A specific example thereof will be described below.

[금형 성형만으로 구멍을 형성하는 경우：구성예 1－1][Case of forming a hole only by mold forming: Configuration Example 1-1]

도 6을 참조하여, 금형 성형만으로 구멍을 형성하는 경우의 구성의 일례에 대해서 설명을 행한다. 도 6에서는 금형의 상하가 도 3과 역전하고 있지만, 예를 들면 상형(40b)과 하형(50b)은 성형 공정에서의 기능에서는 동등하고, 상하 어느 형에 의해 기판(61b)을 유지해도 상관없다. 단, 돌기 핀(43b)은 기판(61b)을 유지 하는 형과 대향하는 형에 마련되어 있을 필요가 있다. With reference to Fig. 6, description will be given of an example of a configuration in the case where holes are formed only by die molding. 6, the top and bottom molds 40b and 50b are equivalent in function of the molding process, and the substrate 61b may be held by any of the upper and lower molds . However, the projecting pin 43b needs to be provided in a shape opposite to the mold holding the substrate 61b.

본 구성예에서는, 하형(50b)의 유지부(51b)에 의해 기판(61b)을 유지한 상태에서(도 6의 (a)) 하형(50b)을 상승시켜(도면 중의 검고 굵은 화살표 방향) 상형(40b)과 하형(50b)을 맞닿게 하여 형 체결했을 때에, 돌기 핀(43b)의 선단이 상하 접속 전극(63b)에 맞닿는다(도 6의 (b)). 즉 돌기 핀(43b)의 높이는, 형 체결된 상태에서의 캐비티(41b)의 천정면으로부터 상하 접속 전극(63b)의 상면까지의 거리로 동일하다. 따라서, 수지 재료(64b)의 경화 후, 도 6의 (c)와 같이 하형(50b)의 유지부(51b)에 기판(61b)를 유지시킨 채로 하형(50b)을 하강시킴(도면 중의 희고 굵은 화살표 방향)과 아울러 이젝터 핀(44b)에 대해 도면 중의 희고 가는 화살표 방향의 힘을 인가하여 형 개방을 행하고, 하형(50b)을 더 하강시켜 수지층(65b)(본 발명의 씰링 수지에 상당)을 상형(40b)으로부터 이형하면(도 6의 (d)), 수지층(65b)의 표면(651b)에는 상하 접속 전극(63b)까지 도달하는 구멍(68b)이 형성된다. In this configuration example, the lower mold half 50b is raised (in the direction of the black and thick arrow in the figure) while the substrate 61b is held by the holding portion 51b of the lower half mold 50b The tip end of the projection pin 43b abuts on the upper and lower connecting electrodes 63b when the lower mold half 40b and the lower half mold 50b come into contact with each other. That is, the height of the projecting pin 43b is the same as the distance from the ceiling surface of the cavity 41b in the clamped state to the upper surface of the upper and lower connecting electrodes 63b. 6 (c), the lower mold half 50b is lowered while holding the substrate 61b on the holding portion 51b of the lower mold half 50b The lower mold half 50b is further lowered to apply the resin layer 65b (corresponding to the sealing resin of the present invention) to the lower mold 50b, A hole 68b is formed on the surface 651b of the resin layer 65b so as to reach the upper and lower connecting electrodes 63b.

본 구성에 의하면, 복수의 상하 접속 전극(63b)에 각각 돌기 핀(43b)을 맞닿게 함으로써, 기판(61b)은 유지부(51b)의 저면에 고정된다. 따라서, 기판(61b)의 열에 의한 휨이 억제된다. 또, 상기와 같이 돌기 핀(43b)의 높이를 정하는 것에 의해, 구멍(68b)의 형성 공수를 억제할 수 있다. The substrate 61b is fixed to the bottom surface of the holding portion 51b by bringing the projecting pin 43b into contact with the plurality of upper and lower connecting electrodes 63b. Therefore, the warp caused by the heat of the substrate 61b is suppressed. In addition, by defining the height of the projection pin 43b as described above, the number of holes 68b can be reduced.

[금형 성형만으로 구멍을 형성하는 경우：구성예 1－2][Case of forming a hole only by mold forming: Configuration Example 1-2]

도 7을 참조하여, 금형 성형만으로 구멍을 형성하는 경우의 다른 구성예에 대해서 설명을 행한다. 도 3 및 도 6에서는 트랜스퍼(transfer) 성형에 의해 수지층(65 및 65b)을 형성하는 예에 대해 설명했지만, 본 구성예에서는 압축 성형에 의해 수지층(65c)을 형성한다. 본 구성예에서의 압축 성형형은 상형(40c)과 하형(500)으로 이루어진다. 상형(40c)에는 도시하지 않은 기판 세트부가 마련되어 있으며, 기판(61c)은, 반도체 칩(62c)이 하형(500)과 대향하도록 해당 기판 세트부에 고정된다. Another configuration example in the case of forming the hole only by the metal mold forming will be described with reference to Fig. In Figs. 3 and 6, an example of forming the resin layers 65 and 65b by transfer molding has been described. In this constitutional example, the resin layer 65c is formed by compression molding. The compression molding type in this configuration example is composed of a top mold 40c and a bottom mold 500. [ The upper mold 40c is provided with a substrate setting unit not shown and the substrate 61c is fixed to the substrate setting unit such that the semiconductor chip 62c faces the lower mold 500. [

하형(500)에는, 캐비티 측면 부재(501), 캐비티 저면 부재(502), 및 이들을 한꺼번에 상하 이동시키기 위한 베이스 플레이트(503)가 포함되어 있다. 캐비티 저면 부재(502)에는, 스폿 페이싱부(56c)를 가지는 관통공(57c)이 마련되어 있으며, 해당 관통공(57c)에, 플랜지부(58)를 가지는 돌기 핀(53c)이 도면 중 하부로부터 삽입 통과되어, 플랜지부(58)가 스폿 페이싱부(56c)에 수용된다. 관통공(57c)은, 기판(61c) 상의 상하 접속 전극(63c)과 대향하는 위치에 천공된다. 캐비티 측면 부재(501) 및 돌기 핀(53c)과 베이스 플레이트(503)는, 코일 스프링 등에 의해 실현되는 탄성 부재(504 및 505)를 매개로 하여 접속되어 있다. The lower mold 500 includes a cavity side member 501, a cavity bottom member 502, and a base plate 503 for vertically moving them. The cavity bottom face member 502 is provided with a through hole 57c having a spot facing portion 56c and a projecting pin 53c having a flange portion 58 is formed in the through hole 57c And the flange portion 58 is received in the spot facing portion 56c. The through hole 57c is formed at a position facing the upper and lower connection electrodes 63c on the substrate 61c. The cavity side member 501 and the projection pin 53c and the base plate 503 are connected via elastic members 504 and 505 realized by a coil spring or the like.

먼저, 도 7의 (a)에 나타내는 바와 같이 캐비티 측면 부재(501) 및 캐비티 저면 부재(502)로 이루어지는 하형 캐비티(부호는 생략)에 소정량의 수지 재료(64c)를 공급하고, 하형(500)을 상승시킨다(도면 중 검은 화살표 방향). 또, 수지 재료(64c)의 공급 전에, 상기 하형 캐비티를 구성하는 면 및 그 주변에 이형 필름(700)을 도 7의 (a)에 나타내는 바와 같이 흡착 고정해도 괜찮다. 이것에 의해 수지층(65c)의 이형이 용이해진다. 7 (a), a predetermined amount of the resin material 64c is supplied to the lower cavity (not designated) comprising the cavity side member 501 and the cavity bottom member 502, and the lower mold 500 ) (Black arrow direction in the figure). Also, before supplying the resin material 64c, the release film 700 may be adsorbed and fixed to the surface constituting the lower cavity and its periphery as shown in Fig. 7 (a). This facilitates the release of the resin layer 65c.

이와 같이 하여 하형(500)을 상승시키면, 먼저 돌기 핀(53c)과 상하 접속 전극(63c)이 맞닿아 압접되며, 다음으로 캐비티 측면 부재(501)의 상면과 상형(40c)에 의해 유지된 기판(61c)의 둘레 가장자리부가 맞닿아 형 체결된다. 이어서 베이스 플레이트(503)를 상승시키면, 수지 재료(64c) 중에 반도체 칩(62c)이 침지되고, 캐비티 저면 부재(502)가, 수지 재료(64c)를 가압함으로써 압축 성형이 행해진다(도 7의 (b)). 이 때, 돌기 핀(53c)과 상하 접속 전극(63c)과의 맞닿음면은 탄성 부재(505)의 탄성력에 의해 압접되어 있기 때문에, (가열에 의해 용융한) 수지 재료(64c)의 해당 맞닿음면으로의 침입이 방지된다. 수지 재료(64c)의 경화 후, 하형(500)을 하강시키면(도면 중 흰 화살표 방향), 압축 성형에 의해 수지층(65c)의 표면(651c)에 구멍(68c)이 형성된 반도체 패키지가 얻어진다(도 7의 (c)). 또, 캐비티 측면 부재(501) 및 돌기 핀(53c)은, 탄성 부재(504 및 505)의 탄성력에 의해, 베이스 플레이트(503)에 대해 원래의 위치로 되돌아온다. When the lower mold 500 is raised in this manner, the projecting pin 53c and the upper and lower connecting electrodes 63c are brought into contact with each other to come into pressure contact with each other. Then, the upper surface of the cavity side member 501 and the upper surface The peripheral edge portion of the flange portion 61c is abutted and clamped. Subsequently, when the base plate 503 is raised, the semiconductor chip 62c is immersed in the resin material 64c, and the cavity bottom face member 502 presses the resin material 64c to perform compression molding (b). At this time, since the abutment surface between the projecting pin 53c and the upper and lower connecting electrodes 63c is in contact with the elastic force of the elastic member 505, the elastic member 505 is pressed against the resin material 64c The penetration into the contact surface is prevented. When the lower mold 500 is lowered (in the direction of the white arrow in the figure) after the resin material 64c is cured, a semiconductor package in which a hole 68c is formed in the surface 651c of the resin layer 65c by compression molding is obtained (Fig. 7 (c)). The cavity side surface member 501 and the projection pin 53c are returned to their original positions with respect to the base plate 503 by the elastic force of the elastic members 504 and 505. [

본 구성에 의하면, 압축 성형에 의해 상술의 구성예 1－1과 동일한 효과가 얻어진다. According to this configuration, the same effect as that of the above-described configuration example 1-1 can be obtained by compression molding.

또, 돌기 핀(53c)과 상하 접속 전극(63c)과의 맞닿음에 앞서 캐비티 측면 부재(501)의 상면과 기판(61c)의 둘레 가장자리부가 맞닿아도 좋고, 그 순서는 상관없다. 또, 돌기 핀(53c)이 상하 접속 전극(63c)에 압접되었을 때에 상하 접속 전극(63c)이 파손하지 않도록, 탄성 부재(505)의 탄성력은 적절히 조절되면 된다. The upper surface of the cavity side member 501 and the peripheral edge of the substrate 61c may be in contact with each other before the abutment between the projecting pin 53c and the upper and lower connecting electrodes 63c. The elastic force of the elastic member 505 may be appropriately adjusted so that the upper and lower connecting electrodes 63c are not damaged when the projection pin 53c is brought into pressure contact with the upper and lower connecting electrodes 63c.

[복수의 개편(個片) 기판을 하나의 패키지로서 씰링하는 경우：구성예 2－1][Case of sealing a plurality of re-divided substrates as one package: Configuration Example 2-1]

1개의 기판 상에 배치된 복수의 전자 부품 중에는, 불량품이 포함되어 있는 것도 있다. 이러한 부분적인 불량의 발생에 의해 수율이 저하할 수 있는 경우에는, 수지 씰링 공정의 전에 기판을 개편으로 절단하여 우량품과 불량품을 판별하고, 우량품의 개편 기판만을 수지 씰링하는 수법이 취해진다. 이러한 수법에서의 수지 씰링 공정의 전(前)단계로서, 예를 들면 도 8에 나타내는 바와 같이, 개편 기판(61d)을 수평 방향으로 복수 배치 가능한 중공(中空) 영역을 이루는 직사각형 모양의 관통공(800)을 가지는 금속 프레임(801)의 이면으로부터 점착 시트(802)를 붙이고, 상기 관통공(800) 내에 노출하고 있는 점착 시트(802)의 점착층 상에 개편 기판(61d)을 재치한다. 도 8의 (b)는 도 8의 (a)의 B－B＇단면도이다. 이와 같이 하여 복수의 개편 기판(61d)을 점착 고정한 금속 프레임(801) 및 점착 시트(802)를 성형형(成形型)에 셋팅하여 수지 씰링한다. A plurality of electronic parts arranged on one substrate may contain defective parts. In the case where the yield can be lowered due to the occurrence of such partial defects, a method is employed in which the substrate is cut by a reorganization process before the resin sealing process to discriminate the good and defective products, and resin sealing is performed only on the reformed substrate of the good product. As shown in Fig. 8, a rectangular-shaped through-hole (not shown) which forms a hollow region in which a plurality of re-arranged substrates 61d can be arranged in the horizontal direction 800 is affixed from the back surface of the metal frame 801 and the repositioned substrate 61d is placed on the adhesive layer of the adhesive sheet 802 exposed in the through hole 800. [ 8 (b) is a cross-sectional view taken along the line B-B 'in FIG. 8 (a). In this manner, the metal frame 801 and the pressure sensitive adhesive sheet 802, to which the plurality of reed boards 61d are adhered and fixed, are set in a molding die and subjected to resin sealing.

그렇지만, 개편 기판(61d)은 점착 시트(802) 상에 점착 고정되어 있기 때문에, 성형시의 수지 유동에 의해서 수평면내의 위치 어긋남을 일으키는 경우가 있다. 이러한 위치 어긋남은 트랜스퍼 성형에서는 특히 현저하게 보여지며, 제품을 패키지마다 절단할 때에, 사전에 정한 위치와 다른 위치에 씰링 고정된 개편 기판(61d)을 잘못하여 절단하여 버릴 우려가 있다. 또, 금형의 캐비티 저면 상의 돌기 핀에 의해서 수지층에 하부 구멍 또는 구멍을 형성할 때, 개편 기판(61d)의 위치 어긋남에 의해서, 상하 접속 전극의 바로 위에 하부 구멍 또는 구멍이 형성되지 않는다고 하는 문제도 있다. However, since the repositioned substrate 61d is adhered and fixed on the adhesive sheet 802, the resin flow during molding may cause a positional shift in the horizontal plane. This positional shift is particularly conspicuous in the transfer molding, and when the product is cut for each package, there is a risk of erroneously cutting the repositioned substrate 61d sealed and fixed at a position different from a predetermined position. In addition, when a lower hole or hole is formed in the resin layer by the projecting pin on the cavity bottom surface of the mold, there is a problem that the lower hole or hole is not formed immediately above the upper and lower connecting electrodes due to the positional deviation of the re- There is also.

그래서, 본 발명자들은 도 9에 나타내는 성형 방법을 고안했다. 먼저, 도 9의 (a)와 같이 하형(50d)의 유지부(51d)에 금속 프레임(801) 및 점착 시트(802)를 유지시킨 상태에서, 하형(50d)을 상승시켜(도면 중의 검고 굵은 화살표 방향) 상형(40d)과 하형(50d)을 맞닿게 하여 형 체결한다. 이것에 의해, 도 9의 (b)에 나타내는 바와 같이 돌기 핀(43d)의 선단은 상하 접속 전극(63d)의 상면에 맞닿는다. 이 상태에서 캐비티(41d)(및 하형(50d)측에서의 금속 프레임(801)의 관통공(800) 내)에 수지 재료(64d)를 충전하고, 해당 수지 재료(64d)의 경화 후, 도 9의 (c)와 같이, 하형(50d)의 유지부(51d)에 의해 금속 프레임(801) 및 점착 시트(802)를 유지시킨 채로 하형(50d)을 하강시킴(도면 중의 희고 굵은 화살표 방향)과 아울러 이젝터 핀(44d)에 대해 도면 중의 희고 가는 화살표 방향의 힘을 인가하여 형 개방을 행하며, 하형(50d)을 더 하강시켜 수지층(65d)(본 발명의 씰링 수지에 상당)을 상형(40d)으로부터 이형하면(도 9의 (d)), 수지층(65d)의 표면(651d)에는 상하 접속 전극(63d)까지 도달하는 구멍(68d)이 형성된다. Thus, the present inventors devised the molding method shown in Fig. 9 (a), the lower mold 50d is raised in a state in which the metal frame 801 and the adhesive sheet 802 are held on the holding portion 51d of the lower mold 50d The upper mold 40d and the lower mold 50d are brought into contact with each other so as to be clamped. Thus, as shown in Fig. 9 (b), the tip of the projection pin 43d contacts the upper surface of the upper and lower connecting electrodes 63d. In this state, the resin material 64d is filled in the cavity 41d (and the through hole 800 of the metal frame 801 on the lower mold 50d side), and after curing the resin material 64d, the lower mold 50d is lowered (in the direction of the white arrow in the drawing) while holding the metal frame 801 and the pressure-sensitive adhesive sheet 802 by the holding portion 51d of the lower mold 50d, The lower mold 50d is further lowered to apply the resin layer 65d (corresponding to the sealing resin of the present invention) to the upper mold 40d, (Fig. 9D), a hole 68d is formed in the surface 651d of the resin layer 65d to reach the upper and lower connecting electrodes 63d.

본 구성에 의하면, 수지 재료(64d)의 충전 전에 돌기 핀(43d)의 선단이 상하 접속 전극(63d)에 맞닿기 때문에, 개편 기판(61d) 및 점착 시트(802)가 돌기 핀(43d)과 유지부(51d)에 의해 끼워 지지되어, 점착 시트(802) 상에서의 개편 기판(61d)의 위치가 고정된다. 따라서, 수지 유동에 기인하는 점착 시트(802) 상에서의 개편 기판(61d)의 위치 어긋남을 방지할 수 있다. 또, 상기의 구성예 1－1 및 1－2와 마찬가지로, 열에 의한 휨을 억제하는 효과도 있다. According to this configuration, since the front end of the projecting pin 43d comes into contact with the upper and lower connecting electrodes 63d before the resin material 64d is filled, the repositioned substrate 61d and the adhesive sheet 802 are separated from the projecting pin 43d And is held by the holding portion 51d so that the position of the repositioned substrate 61d on the adhesive sheet 802 is fixed. Therefore, it is possible to prevent the displacement of the repositioned substrate 61d on the adhesive sheet 802 caused by the resin flow. In addition, similar to the above-described Structural Examples 1-1 and 1-2, there is also an effect of suppressing warp caused by heat.

[복수의 개편 기판을 하나의 패키지로서 씰링하는 경우：구성예 2－2][Case of sealing a plurality of re-formed substrates as one package: Configuration example 2-2]

본 예에서도, 상술한 구성예 1－2에 유사한 구성이 적용 가능하다. 상기 구성예 1－2와 동일한 부분에 대해서는 설명을 적절히 생략한다. 도 10의 (a)에 나타내는 바와 같이, 먼저, 상형(40e)과 하형(500a)으로 이루어지는 압축 성형형을 이용하고, 복수의 개편 기판(61e)이 점착 고정된 금속 프레임(801) 및 점착 시트(802)를 상형(40e)이 구비하는 미도시의 세트부에 고정한다. 다음으로 캐비티 측면 부재(501a), 돌기 핀(53e)을 각각 금속 프레임(801), 상하 접속 전극(63e)에 맞닿게 한다. 이 시점에서, 개편 기판(61e) 및 점착 시트(802)가 돌기 핀(53e)과 상형(40e)의 세트부에 의해 끼워 지지되어, 점착 시트(802) 상에서의 개편 기판(61e)의 위치가 고정된다. 게다가, 도 10의 (b)에 나타내는 상태에서는 탄성 부재(505a)의 탄성력에 의해, 개편 기판(61e) 및 점착 시트(802)에 대한 협지(挾持) 압력이 증대한다. Also in this example, a similar configuration to the above-described configuration example 1-2 is applicable. The description of the same components as those of the configuration example 1-2 will not be repeated. As shown in Fig. 10 (a), first, a compression molding comprising the upper mold 40e and the lower mold 500a is used, and a plurality of the re-combination substrates 61e are fixed to the metal frame 801 and the pressure- (Not shown) provided in the upper die 40e. Next, the cavity side member 501a and the projection pin 53e are brought into contact with the metal frame 801 and the upper and lower connecting electrodes 63e, respectively. At this point of time, the reshaped substrate 61e and the adhesive sheet 802 are sandwiched by the set portions of the projecting pin 53e and the upper mold 40e so that the position of the reshaped substrate 61e on the adhesive sheet 802 is . In addition, in the state shown in Fig. 10 (b), the holding force of the elastic piece 505a against the elastic piece substrate 61e and the adhesive sheet 802 is increased by the elastic force of the elastic piece 505a.

본 구성에 의하면, 압축 성형에 의해 상술의 구성예 2－1과 동일한 효과가 얻어진다. According to this configuration, the same effect as the above-described configuration example 2-1 can be obtained by compression molding.

또, 상술한 실시 형태 및 응용예는 본 발명의 예이며, 본 발명의 취지의 범위에서 적절히 변경, 수정, 추가, 조합을 행해도 본원 특허 청구 범위에 포함되는 것은 당연하다. It is to be understood that the above-described embodiments and applications are examples of the present invention, and even if appropriately modified, modified, added, or combined in the scope of the present invention, they are included in the claims of the present invention.

1, 1a, 1b - 반도체 패키지 10, 10a, 10b - 기판
11, 11a, 11b - 배선 12 - 접지 전극
13a, 13b - 상하 접속 전극 20, 20a - 반도체 칩
21, 21a - 전극 단자 22, 22a - 범프
30, 30a, 30b - 수지층 31 - 홈
31a - 구멍 32 - 쉴드재
33 - 땜납 볼 34 - 접속 비어
301, 301a, 301b - 수지층의 표면
40, 40b, 40c, 40d, 40e - 상형
41, 41b, 41d, 51b - 유지부
50, 50b, 50d, 500, 500a - 하형
51, 41b, 41d - 캐비티
52, 42b, 42d - 사이드 게이트
53, 43b, 53c, 43d, 53e - 돌기 핀
54, 54a, 44b, 44d - 이젝터 핀
55, 55a, 45b, 45d - 머리부
56, 46b, 56c, 46d, 56e - 스폿 페이싱부
57, 47b, 57c, 47d, 57e - 관통공 58, 58a - 플랜지부
501, 501a - 캐비티 측면 부재 502, 502a - 캐비티 저면 부재
503, 503a - 베이스 플레이트
504, 504a, 505, 505a - 탄성 부재
61, 61b, 61c - 기판 61d, 61e - 개편 기판
62, 62b, 62c, 62d, 62e - 반도체 칩
63, 63b, 63c, 63d, 63e - 상하 접속 전극
64, 64b, 64c, 64d, 64e - 수지 재료
65, 65b, 65c, 65d, 65e - 수지층
66, 66b, 66d - 게이트부 67 - 하부 구멍
68, 68b, 68c, 68d, 68e - 구멍
651, 651b, 651c, 651d, 651e - 수지층의 표면
652 - 잔류 수지층 700, 700a - 이형 필름
800 - 관통공 801 - 금속 프레임
802 - 점착 시트1, 1a, 1b - semiconductor package 10, 10a, 10b - substrate
11, 11a, 11b - wiring 12 - ground electrode
13a, 13b-upper and lower connecting electrodes 20, 20a-semiconductor chip
21, 21a - electrode terminal 22, 22a - bump
30, 30a, 30b - resin layer 31 - groove
31a - Hole 32 - Shield material
33 - Solder ball 34 - Connection via
301, 301a, 301b - the surface of the resin layer
40, 40b, 40c, 40d, 40e -
41, 41b, 41d, 51b -
50, 50b, 50d, 500, 500a -
51, 41b, 41d - Cavity
52, 42b, 42d - side gate
53, 43b, 53c, 43d, 53e -
54, 54a, 44b, 44d - Ejector pins
55, 55a, 45b, 45d -
56, 46b, 56c, 46d, 56e -
57, 47b, 57c, 47d, 57e - through holes 58, 58a -
501, 501a - Cavity side face member 502, 502a - Cavity bottom face member
503, 503a - Base plate
504, 504a, 505, 505a -
61, 61b and 61c - substrates 61d and 61e -
62, 62b, 62c, 62d, 62e - semiconductor chips
63, 63b, 63c, 63d, 63e - upper and lower connecting electrodes
64, 64b, 64c, 64d, 64e - Resin material
65, 65b, 65c, 65d, 65e - resin layer
66, 66b, 66d - gate part 67 - lower hole
68, 68b, 68c, 68d, 68e - holes
651, 651b, 651c, 651d and 651e - the surface of the resin layer
652 - residual resin layer 700, 700a - release film
800 - Through hole 801 - Metal frame
802 - adhesive sheet

Claims (6)

기판 상에 배치된 전자 부품 및 전극 패드를 씰링하는 씰링 수지(樹脂)의 표면 상에, 상기 전극 패드에 도달하는 홈 또는 구멍을 금형 성형에 의해서 형성하는 방법으로서,
일방의 형(型)과, 캐비티 저부에 돌기 핀을 구비한 타방의 형을 이용하며,
a) 상기 기판을 이면측으로부터 유지한 상기 일방의 형과 상기 타방의 형을 맞닿게 하여 형 체결하는 것에 의해서 상기 돌기 핀의 선단을 상기 전극 패드에 맞닿게 하는 돌기 핀 맞닿음 공정과,
b) 상기 캐비티에 수지 재료를 충전하는 충전 공정을 포함하는 것을 특징으로 하는 전자 부품 패키지의 제조 방법.There is provided a method of forming a groove or a hole reaching the electrode pad on the surface of a sealing resin (resin) for sealing an electronic part and an electrode pad disposed on a substrate by metal molding,
One type of mold and the other type having a projection pin at the bottom of the cavity are used,
a protrusion pin contact step of bringing the tip of the protrusion pin into contact with the electrode pad by abutting the one of the molds holding the substrate from the back surface side and the other mold,
and b) filling the cavity with a resin material. 기판 상에 배치된 전자 부품 및 전극 패드를 씰링하는 씰링 수지의 표면 상에, 상기 전극 패드에 도달하는 홈 또는 구멍을 금형 성형에 의해서 형성하는 방법으로서,
일방의 형(型)과, 캐비티 저부에 돌기 핀을 구비한 타방의 형을 이용하며,
a) 상기 캐비티에 수지 재료를 공급하는 수지 공급 공정과,
b) 상기 기판을 이면측으로부터 유지한 상기 일방의 형과 상기 타방의 형을 맞닿게 하여 형 체결하는 것에 의해서 상기 돌기 핀의 선단을 상기 전극 패드에 맞닿게 하는 돌기 핀 맞닿음 공정과,
c) 상기 캐비티에 공급된 수지 재료를 가압하는 수지 재료 가압 공정을 포함하는 것을 특징으로 하는 전자 부품 패키지의 제조 방법.There is provided a method of forming a groove or a hole reaching the electrode pad on a surface of a sealing resin sealing an electronic component and an electrode pad disposed on a substrate by die molding,
One type of mold and the other type having a projection pin at the bottom of the cavity are used,
a) a resin supplying step of supplying a resin material to the cavity;
b) a projecting pin contact step of bringing the tip end of the projecting pin into contact with the electrode pad by abutting the one of the molds holding the substrate from the back side and the other die,
and c) a resin material pressurizing step of pressurizing the resin material supplied to the cavity. 청구항 1 또는 청구항 2에 있어서,
상기 돌기 핀이, 상기 캐비티 저부로부터 돌출 가능한 이젝터 핀(ejector pin)의 머리부 천면(天面)에 마련되어 있는 것을 특징으로 하는 전자 부품 패키지의 제조 방법.The method according to claim 1 or 2,
Wherein the projecting pin is provided on a ceiling surface of an ejector pin protrudable from the cavity bottom. 청구항 1에 있어서,
상기 돌기 핀 맞닿음 공정 및 상기 충전 공정에서, 상기 일방의 형과 상기 돌기 핀에 의해서 기판이 끼워 지지되는 전자 부품 패키지의 제조 방법.The method according to claim 1,
Wherein the substrate is sandwiched between the protrusion pin and the protrusion pin in the projecting pin contact step and the filling step. 청구항 2에 있어서,
상기 돌기 핀 맞닿음 공정 및 상기 수지 재료 가압 공정에서, 상기 일방의 형과 상기 돌기 핀에 의해서 기판이 끼워 지지되는 전자 부품 패키지의 제조 방법.The method of claim 2,
Wherein the substrate is sandwiched by the one die and the projection pin in the projecting pin contact step and the resin material pressing step. 청구항 1, 청구항 2, 청구항 4, 청구항 5 중 어느 하나에 있어서,
상기 기판은 복수의 개편(個片) 기판으로서,
상기 일방의 형에는, 복수의 상기 개편 기판이 유지되어 있고,
상기 돌기 핀이 복수의 상기 개편 기판에 대응하도록 복수 마련되어 있으며,
복수의 상기 돌기 핀을 이용하여 복수의 상기 개편 기판의 위치를 고정하는 복수 개편 기판 위치 고정 공정을 포함하는 전자 부품 패키지의 제조 방법.

The method according to any one of claims 1, 2, 4, and 5,
Wherein the substrate is a plurality of individual pieces of substrates,
A plurality of the repositioned substrates are held in the one die,
Wherein a plurality of the projecting pins are provided so as to correspond to a plurality of the reed boards,
And fixing the positions of the plurality of repositioned substrates using a plurality of the projecting fins.

KR1020170040944A 2014-07-18 2017-03-30 Method for manufacturing electronic component package KR101807464B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014148258A JP6242763B2 (en) 2014-07-18 2014-07-18 Manufacturing method of electronic component package
JPJP-P-2014-148258 2014-07-18

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020150086549A Division KR101724199B1 (en) 2014-07-18 2015-06-18 Method for manufacturing electronic component package

Publications (2)

Publication Number Publication Date
KR20170040150A true KR20170040150A (en) 2017-04-12
KR101807464B1 KR101807464B1 (en) 2017-12-08

Family

ID=55248958

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020150086549A KR101724199B1 (en) 2014-07-18 2015-06-18 Method for manufacturing electronic component package
KR1020170040944A KR101807464B1 (en) 2014-07-18 2017-03-30 Method for manufacturing electronic component package

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020150086549A KR101724199B1 (en) 2014-07-18 2015-06-18 Method for manufacturing electronic component package

Country Status (4)

Country Link
JP (1) JP6242763B2 (en)
KR (2) KR101724199B1 (en)
CN (2) CN105321831B (en)
TW (2) TWI644372B (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102592327B1 (en) 2018-10-16 2023-10-20 삼성전자주식회사 Semiconductor package
TWI729453B (en) * 2019-08-14 2021-06-01 華暉興業有限公司 Structure improvement of power module
CN112992836B (en) * 2019-12-12 2023-01-17 珠海格力电器股份有限公司 Copper bridge double-sided heat dissipation chip and preparation method thereof
CN112017976B (en) * 2020-11-02 2021-02-05 甬矽电子(宁波)股份有限公司 Photoelectric sensor packaging structure manufacturing method and photoelectric sensor packaging structure

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009026805A (en) 2007-07-17 2009-02-05 Oki Electric Ind Co Ltd Semiconductor device and its manufacturing method

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244609A (en) * 2000-02-25 2001-09-07 Sony Corp Method of manufacturing wiring board and wiring board obtained with the same method
JP2002124527A (en) * 2000-10-16 2002-04-26 Sony Corp Method for manufacturing chip electronic component and method for manufacturing dummy wafer used therefor
JP3560585B2 (en) * 2001-12-14 2004-09-02 松下電器産業株式会社 Method for manufacturing semiconductor device
US6900531B2 (en) * 2002-10-25 2005-05-31 Freescale Semiconductor, Inc. Image sensor device
US7944034B2 (en) * 2007-06-22 2011-05-17 Texas Instruments Incorporated Array molded package-on-package having redistribution lines
JP2009302505A (en) * 2008-05-15 2009-12-24 Panasonic Corp Semiconductor device and method of manufacturing semiconductor device
US8030750B2 (en) * 2009-11-19 2011-10-04 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8039275B1 (en) * 2010-06-02 2011-10-18 Stats Chippac Ltd. Integrated circuit packaging system with rounded interconnect and method of manufacture thereof
JP5674346B2 (en) * 2010-06-15 2015-02-25 ルネサスエレクトロニクス株式会社 Semiconductor device manufacturing method, semiconductor device, semiconductor device storage method, and semiconductor manufacturing apparatus
US20120080787A1 (en) * 2010-10-05 2012-04-05 Qualcomm Incorporated Electronic Package and Method of Making an Electronic Package
JP5237346B2 (en) * 2010-10-14 2013-07-17 Ｔｏｗａ株式会社 Semiconductor chip compression molding method and compression mold
KR20120041020A (en) * 2010-10-20 2012-04-30 하나 마이크론(주) Semiconductor package and method of manufacturing thereof
KR20120042240A (en) * 2010-10-25 2012-05-03 삼성전자주식회사 Method for producing a tmv package-on-package
KR101075241B1 (en) * 2010-11-15 2011-11-01 테세라, 인코포레이티드 Microelectronic package with terminals on dielectric mass
US8461691B2 (en) * 2011-04-29 2013-06-11 Infineon Technologies Ag Chip-packaging module for a chip and a method for forming a chip-packaging module
US8658464B2 (en) * 2011-11-16 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Mold chase design for package-on-package applications
TWI471952B (en) * 2012-07-18 2015-02-01 矽品精密工業股份有限公司 Method of forming chip scale package

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009026805A (en) 2007-07-17 2009-02-05 Oki Electric Ind Co Ltd Semiconductor device and its manufacturing method

Also Published As

Publication number Publication date
CN105321831B (en) 2018-07-06
CN105321831A (en) 2016-02-10
KR101807464B1 (en) 2017-12-08
CN108962768B (en) 2022-04-29
TWI576931B (en) 2017-04-01
TW201719778A (en) 2017-06-01
JP6242763B2 (en) 2017-12-06
KR20160010305A (en) 2016-01-27
JP2016025212A (en) 2016-02-08
CN108962768A (en) 2018-12-07
TWI644372B (en) 2018-12-11
TW201604976A (en) 2016-02-01
KR101724199B1 (en) 2017-04-06

Similar Documents

Publication Publication Date Title
KR101807464B1 (en) Method for manufacturing electronic component package
US10679951B2 (en) Chip-on-substrate packaging on carrier
KR101679479B1 (en) Warpage control in packageonpackage structures
CN101499445A (en) Semiconductor device and manufacturing method thereof
US8889488B2 (en) Method for manufacturing semiconductor package
US9960055B1 (en) Manufacturing method of semiconductor device
JP6567016B2 (en) Manufacturing method of electronic component package
CN107210287B (en) Multilayer substrate
US20190214274A1 (en) Insulating contacting spacer
KR102566145B1 (en) A method for manufacturing a semiconductor package
KR102087683B1 (en) Method of manufacturing semiconductor device
CN108682631B (en) LED light-emitting panel and manufacturing method thereof
KR101440342B1 (en) Supporting device and method for manufacturing semiconductor package using the same
TWI623984B (en) Package structure and method of manufacture
JP5889160B2 (en) Manufacturing method of electronic equipment
JP2015220291A (en) Semiconductor device and method of manufacturing the same
KR20130094965A (en) Image sensor package and manufacturing method thereof
JP6552811B2 (en) Package substrate, method of manufacturing the same, and semiconductor device
US9633874B1 (en) Package substrate warpage reshaping apparatus and method
KR20090112963A (en) Solder ball template and manufacturing Method for the Same
KR20180117238A (en) Semiconductor package and method for manufacturing the same
JP2005051049A (en) Functional module and manufacturing method thereof
TW201448057A (en) Plate molding method of stackable semiconductor package

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant