KR20170034316A - Wafer processing method - Google Patents

Wafer processing method Download PDF

Info

Publication number
KR20170034316A
KR20170034316A KR1020160113246A KR20160113246A KR20170034316A KR 20170034316 A KR20170034316 A KR 20170034316A KR 1020160113246 A KR1020160113246 A KR 1020160113246A KR 20160113246 A KR20160113246 A KR 20160113246A KR 20170034316 A KR20170034316 A KR 20170034316A
Authority
KR
South Korea
Prior art keywords
wafer
protective film
divided
modified layer
along
Prior art date
Application number
KR1020160113246A
Other languages
Korean (ko)
Inventor
도모타카 다부치
요시오 와타나베
시리 밀란
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20170034316A publication Critical patent/KR20170034316A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

The present invention provides a processing method for a wafer, which can divide a wafer along a division prediction line using a device with high flexure strength by plasma etching without using an exposure device, a developing device, and an exclusive treatment facility. The processing method for a wafer, which can divide a wafer having the device in multiple areas divided by the multiple division prediction lines into the individual devices along the division prediction line, wherein the multiple division prediction lines are formed on the surface of the wafer in a lattice form. The processing method for a wafer includes: a reforming layer forming process of radiating a laser beam of a wavelength with penetrability on the wafer from the surface or the rear surface of the wafer to a light collection point along the division prediction line by determining the position of the light collection point and of forming a reforming layer along the division prediction line in the wafer; a protection film forming process of forming a protection film by coating the surface or the rear surface of the wafer with a water-soluble resin; a division process of applying an outer force to the wafer which is processed by the reforming layer forming process and the protection film forming process, dividing the wafer to the individual device along the division prediction line having the reforming layer, and of forming a gap between devices adjacent; an etching process of supplying plasma etching gas from the protection film of the wafer which is processed by the division process and etching and removing the reforming layer remaining on a side of the device; and a protection film removing process of removing the protection film formed of the water-soluble resin by supplying water to the device which is processed by the etching process.

Description

웨이퍼의 가공 방법{WAFER PROCESSING METHOD}[0001] WAFER PROCESSING METHOD [0002]

본 발명은, 표면에 격자상으로 형성된 분할 예정 라인에 의해 구획된 복수의 영역에 디바이스가 형성된 웨이퍼를 분할 예정 라인을 따라 개개의 디바이스로 분할하는 웨이퍼의 가공 방법에 관한 것이다.The present invention relates to a method of processing a wafer in which a wafer on which devices are formed in a plurality of regions partitioned by a line to be divided formed in a lattice on the surface is divided into individual devices along a line to be divided.

반도체 디바이스 제조 공정에 있어서는, 대략 원판 형상인 반도체 웨이퍼의 표면에 격자상으로 배열된 분할 예정 라인에 의해 복수의 영역이 구획되고, 이 구획된 영역에 IC, LSI 등의 디바이스를 형성한다. 그리고, 반도체 웨이퍼를 분할 예정 라인을 따라 절단함으로써 디바이스가 형성된 영역을 분할하여 개개의 디바이스를 제조하고 있다.In a semiconductor device manufacturing process, a plurality of regions are partitioned by a line to be divided which is arranged in a lattice on the surface of a semiconductor wafer which is substantially in a disk shape, and devices such as ICs and LSIs are formed in the partitioned regions. Then, the semiconductor wafer is cut along the line to be divided, thereby dividing the region where the device is formed to manufacture individual devices.

상기 서술한 반도체 웨이퍼의 분할 예정 라인을 따른 절단은, 통상, 다이서로 불리고 있는 절삭 장치에 의해 행해지고 있다. 이 절삭 장치는, 피가공물을 유지하는 척 테이블과, 그 척 테이블에 유지된 피가공물을 절삭하기 위한 절삭 블레이드를 구비한 절삭 수단과, 척 테이블과 절삭 수단을 상대적으로 이동시키는 가공 이송 수단을 구비하고, 절삭 블레이드를 회전시키면서 피가공물을 유지한 척 테이블을 가공 이송함으로써, 웨이퍼를 분할 예정 라인을 따라 절단한다.The above-described cutting of the semiconductor wafer along the line to be divided is usually performed by a cutting device called a die. The cutting apparatus includes a chuck table for holding a workpiece, cutting means having a cutting blade for cutting the workpiece held on the chuck table, and processing transfer means for relatively moving the chuck table and the cutting means And the chuck table holding the workpiece is transferred and processed while rotating the cutting blade, thereby cutting the wafer along the line to be divided.

그런데, 상기 서술한 절삭 장치의 절삭 블레이드에 의해 웨이퍼를 절단하면, 분할된 개개의 디바이스의 외주에 미세한 결손이 생기기 쉬워, 디바이스의 항절 강도를 저하시키는 원인이 되고 있다. 이와 같은 문제를 해소하기 위해서, 웨이퍼의 표면 또는 이면에 레지스트막을 피복하고, 그 레지스트막의 분할 예정 라인에 대응하는 영역을 노광함으로써 현상하여 제거하고, 그 후, 웨이퍼를 레지스트막측으로부터 플라즈마 에칭에 의해 분할 예정 라인을 따라 에칭함으로써, 웨이퍼를 분할 예정 라인을 따라 분할하는 방법이 제안되어 있다 (예를 들어, 특허문헌 1 참조).However, when the wafer is cut by the cutting blade of the above-mentioned cutting apparatus, fine defects are likely to occur on the outer periphery of each of the divided individual devices, which causes a decrease in the transverse strength of the device. In order to solve such a problem, a resist film is coated on the front surface or back surface of the wafer, and the region corresponding to the line to be divided of the resist film is exposed and developed. Thereafter, the wafer is divided by plasma etching from the resist film side A method of dividing a wafer along a line to be divided by etching along a planned line has been proposed (see, for example, Patent Document 1).

또, 웨이퍼를 분할 예정 라인을 따라 분할하는 방법으로서, 웨이퍼에 대해 투과성을 갖는 파장의 펄스 레이저 광선을 이용하여, 분할해야 할 영역의 내부에 집광점을 위치 결정하여 펄스 레이저 광선을 조사하는 내부 가공으로 불리는 레이저 가공 방법도 실용화되고 있다. 이 내부 가공으로 불리는 레이저 가공 방법을 이용한 분할 방법은, 웨이퍼의 일방의 면측으로부터 내부에 집광점을 위치 결정하여 웨이퍼에 대해 투과성을 갖는 파장의 펄스 레이저 광선을 조사하고, 웨이퍼의 내부에 분할 예정 라인을 따라 개질층을 연속적으로 형성하고, 이 개질층이 형성 됨으로써 강도가 저하된 분할 예정 라인을 따라 외력을 가함으로써, 웨이퍼를 파단하여 분할하는 기술이다 (예를 들어, 특허문헌 2 참조).As a method of dividing a wafer along a line to be divided along a line to be divided, a pulse laser beam of a wavelength having a transmittance to the wafer is used, and an internal process for irradiating a pulsed laser beam by locating a light- Is also put into practical use. In this dividing method using a laser processing method called internal processing, a light-converging point is positioned from one side of a wafer to irradiate a pulsed laser beam of a wavelength having transparency to the wafer, And the wafer is broken and divided by applying the external force along the line to be divided where the modified layer is formed so that the strength is lowered (see, for example, Patent Document 2).

그런데, 웨이퍼가 상기 서술한 내부 가공으로 불리는 레이저 가공 방법에 의해 분할된 디바이스의 측면에는 개질층이 잔존하고 있기 때문에 항절 강도를 저하시킨다는 문제가 있어, 개개로 분할된 디바이스의 측면을 플라즈마 에칭하여 개질층을 에칭 제거함으로써 항절 강도를 높일 필요가 있다.However, since the modified layer remains on the side surface of the device in which the wafer is divided by the laser processing method referred to as the internal processing described above, there is a problem that the transverse strength is lowered, and the side surfaces of the individually divided devices are subjected to plasma etching It is necessary to increase the transverse strength by etching away the layer.

일본 공개특허공보 2006-114825호Japanese Laid-Open Patent Publication No. 2006-114825 일본 공개특허공보 2004-160493호Japanese Patent Application Laid-Open No. 2004-160493

상기 서술한 플라즈마 에칭을 사용하는 가공 방법에 있어서는, 웨이퍼의 표면 또는 이면에 피복하는 레지스트막이 TMAH (테트라메틸암모늄하이드록시드) 로 칭하는 독성이 있는 현상액에 의해 가공해야 할 영역으로부터 제거됨과 함께, 플라즈마 에칭이 종료된 후의 레지스트막은, NMP (N-메틸피롤리돈) 로 칭하는 유기 용제로 웨이퍼의 전체면으로부터 제거되기 때문에, 환경을 오염시킬 우려가 있는 점에서 전용의 처리 설비가 필요해지고, 설비의 유지비가 높아 생산성이 나쁘다는 문제가 있다.In the processing method using the plasma etching described above, the resist film coated on the front surface or the back surface of the wafer is removed from a region to be processed by a toxic developer called TMAH (tetramethylammonium hydroxide), and plasma Since the resist film after the etching is terminated is removed from the entire surface of the wafer with an organic solvent called NMP (N-methylpyrrolidone), there is a risk of polluting the environment, requiring a dedicated treatment facility, There is a problem that productivity is bad due to high maintenance cost.

본 발명은 상기 사실을 감안하여 이루어진 것으로, 그 주된 기술 과제는, 노광 장치 및 현상 장치를 사용하지 않고 전용의 처리 설비를 사용하는 일 없이 플라즈마 에칭에 의해 웨이퍼를 분할 예정 라인을 따라 항절 강도가 높은 디바이스로 분할할 수 있는 웨이퍼의 가공 방법을 제공하는 것에 있다.SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and it is a main object of the present invention to provide a method of manufacturing a semiconductor device, in which a wafer is processed by plasma etching without using an exposure apparatus and a developing apparatus, And to provide a method of processing a wafer that can be divided into devices.

상기 주된 기술 과제를 해결하기 위해, 본 발명에 의하면, 표면에 복수의 분할 예정 라인이 격자상으로 형성되어 있음과 함께 그 복수의 분할 예정 라인에 의해 구획된 복수의 영역에 디바이스가 형성된 웨이퍼를, 분할 예정 라인을 따라 개개의 디바이스로 분할하는 웨이퍼의 가공 방법으로서,According to an aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: forming a plurality of lines to be divided in a lattice pattern on a surface of a wafer; A method of processing a wafer, which is divided into individual devices along a line to be divided,

웨이퍼의 표면 또는 이면으로부터 웨이퍼에 대해 투과성을 갖는 파장의 레이저 광선을 내부에 집광점을 위치 결정하여 분할 예정 라인을 따라 조사하고, 웨이퍼의 내부에 분할 예정 라인을 따라 개질층을 형성하는 개질층 형성 공정과,A laser beam of a wavelength having a transmittance to the wafer is positioned from the surface or the back surface of the wafer to the inside of the light-converging point and irradiated along the line to be divided, and a modified layer is formed inside the wafer along the line to be divided The process,

웨이퍼의 표면 또는 이면에 수용성 수지를 피복하여 보호막을 형성하는 보호막 형성 공정과,A protective film forming step of forming a protective film by coating a water-soluble resin on the front surface or back surface of the wafer,

그 개질층 형성 공정 및 그 보호막 형성 공정이 실시된 웨이퍼에 외력을 부여하고, 웨이퍼를 개질층이 형성된 분할 예정 라인을 따라 개개의 디바이스로 분할함과 함께, 인접하는 디바이스와 디바이스 사이에 간극을 형성하는 분할 공정과,An external force is applied to the wafer subjected to the modified layer forming step and the protective film forming step and the wafer is divided into individual devices along the line to be divided where the modified layer is formed and a gap is formed between the adjacent devices and the device And

그 분할 공정이 실시된 웨이퍼의 그 보호막측으로부터 플라즈마화된 에칭 가스를 공급하여 디바이스의 측면에 잔존하는 개질층을 에칭하여 제거하는 에칭 공정과,An etching step of supplying a plasma-assisted etching gas from the protective film side of the wafer subjected to the dividing step to remove the modified layer remaining on the side surface of the device by etching,

그 에칭 공정이 실시된 디바이스에 물을 공급하여 수용성 수지로 이루어지는 그 보호막을 제거하는 보호막 제거 공정을 포함하는 것을 특징으로 하는 웨이퍼의 가공 방법이 제공된다.And a protective film removing step of removing the protective film made of a water-soluble resin by supplying water to the device subjected to the etching process.

상기 보호막 형성 공정은, 개질층 형성 공정을 실시하기 전에 실시한다.The protective film forming step is carried out before the modified layer forming step is performed.

또, 상기 보호막 형성 공정 및 개질층 형성 공정을 실시하기 전에, 웨이퍼의 이면 또는 표면을 고리형의 프레임의 내측 개구부를 덮도록 외주부가 장착된 점착 테이프의 표면에 첩착 (貼着) 하는 웨이퍼 지지 공정을 실시한다.In addition, before carrying out the protective film forming step and the modified layer forming step, a wafer holding step of sticking (sticking) the back surface or the surface of the wafer to the surface of the adhesive tape mounted on the outer peripheral part so as to cover the inner opening of the annular frame .

상기 분할 공정은, 웨이퍼가 첩착된 점착 테이프를 확장하여 웨이퍼에 인장력을 부여함으로써, 웨이퍼를 개질층이 형성된 분할 예정 라인을 따라 개개의 디바이스로 분할함과 함께 인접하는 디바이스와 디바이스 사이에 간극을 형성한다. In the dividing step, the adhesive tape to which the wafer is adhered is extended to apply a tensile force to the wafer, thereby dividing the wafer into individual devices along the line to be divided where the modified layer is formed and forming a gap between the adjacent devices and the device do.

또, 상기 웨이퍼 지지 공정을 실시하기 전에, 웨이퍼의 표면에 보호 부재를 첩착하여 웨이퍼의 이면을 연삭하여 소정의 두께로 형성하는 이면 연삭 공정을 실시한다.Before carrying out the wafer supporting step, a back surface grinding step is performed in which a protective member is adhered to the surface of the wafer to grind the back surface of the wafer to a predetermined thickness.

또한, 상기 이면 연삭 공정을 실시하기 전에, 웨이퍼의 표면에 수용성 수지를 피복하여 보호막을 형성하는 보호막 형성 공정을 실시한다.Further, before carrying out the above-described back grinding step, a protective film forming step is performed in which a water-soluble resin is coated on the surface of the wafer to form a protective film.

본 발명에 있어서의 웨이퍼의 가공 방법은, 웨이퍼의 표면 또는 이면으로부터 웨이퍼에 대해 투과성을 갖는 파장의 레이저 광선을 내부에 집광점을 위치 결정하여 분할 예정 라인을 따라 조사하고, 웨이퍼의 내부에 분할 예정 라인을 따라 개질층을 형성하는 개질층 형성 공정과, 웨이퍼의 표면 또는 이면에 수용성 수지를 피복하여 보호막을 형성하는 보호막 형성 공정과, 개질층 형성 공정 및 보호막 형성 공정이 실시된 웨이퍼에 외력을 부여하고, 웨이퍼를 개질층이 형성된 분할 예정 라인을 따라 개개의 디바이스로 분할함과 함께, 인접하는 디바이스와 디바이스 사이에 간극을 형성하는 분할 공정과, 분할 공정이 실시된 웨이퍼의 보호막측으로부터 플라즈마화된 에칭 가스를 공급하여 디바이스의 측면에 잔존하는 개질층을 에칭하여 제거하는 에칭 공정과, 에칭 공정이 실시된 디바이스에 물을 공급하여 수용성 수지로 이루어지는 보호막을 제거하는 보호막 제거 공정을 포함하고 있으므로, 웨이퍼를 개질층이 형성된 분할 예정 라인을 따라 개개의 디바이스로 분할함과 함께, 인접하는 디바이스와 디바이스 사이에 간극을 형성하여 유지한 상태에서 에칭 공정을 실시하기 때문에, 디바이스마다 수용성 수지로 이루어지는 보호막이 피복되어 가공해야 할 영역으로부터 레지스트막을 제거할 필요가 없다.In the method of processing a wafer in the present invention, a laser beam having a transmittance to a wafer is positioned from a front surface or a back surface of the wafer, a light-converging point is positioned inside the wafer, A protective film forming step of forming a protective film by coating a water-soluble resin on a front surface or a back surface of the wafer; a step of applying an external force to the wafer on which the modified layer forming step and the protective film forming step have been performed; A dividing step of dividing the wafer into individual devices along the line to be divided where the modified layer is formed and forming a gap between the adjacent devices and the device; The etching gas is supplied to etch and remove the remaining modified layer on the side surface of the device And a protective film removing step of removing the protective film made of a water-soluble resin by supplying water to the device subjected to the etching process. Therefore, the wafer is divided into individual devices along the line to be divided where the modified layer is formed, It is not necessary to remove the resist film from a region to be processed because a protective film made of a water-soluble resin is coated for each device because a gap is formed between adjacent devices and the etching process is carried out while maintaining the gap therebetween.

또, 개개의 디바이스의 표면 또는 이면에 피복된 보호막은 독성이 없는 수용성 수지에 의해 형성되어 있으므로, 환경 오염이 없음과 함께, 전용의 처리 설비가 불필요해져 경제적이다.In addition, since the protective film coated on the front surface or the back surface of each device is formed of a water-soluble resin having no toxicity, environmental pollution is eliminated and a dedicated processing facility is not required, which is economical.

도 1 은, 본 발명에 의한 웨이퍼의 가공 방법에 의해 분할되는 웨이퍼로서의 반도체 웨이퍼의 사시도이다.
도 2 는, 본 발명에 의한 웨이퍼의 가공 방법에 있어서의 보호막 형성 공정을 나타내는 설명도이다.
도 3 은, 본 발명에 의한 웨이퍼의 가공 방법에 있어서의 보호막 경화 공정을 나타내는 설명도이다.
도 4 는, 본 발명에 의한 웨이퍼의 가공 방법에 있어서의 보호 부재 첩착 공정을 나타내는 설명도이다.
도 5 는, 본 발명에 의한 웨이퍼의 가공 방법에 있어서의 이면 연삭 공정을 나타내는 설명도이다.
도 6 은, 본 발명에 의한 웨이퍼의 가공 방법에 있어서의 웨이퍼 지지 공정의 설명도이다.
도 7 은, 본 발명에 의한 웨이퍼의 가공 방법에 있어서의 개질층 형성 공정의 설명도이다.
도 8 은, 본 발명에 의한 웨이퍼의 가공 방법에 있어서의 분할 공정을 실시하기 위한 테이프 확장 장치의 사시도 및 단면도이다.
도 9 는, 본 발명에 의한 웨이퍼의 가공 방법에 있어서의 분할 공정의 설명도이다.
도 10 은, 본 발명에 의한 웨이퍼의 가공 방법에 있어서의 디바이스 간극간 유지 공정의 설명도이다.
도 11 은, 본 발명에 의한 웨이퍼의 가공 방법에 있어서의 에칭 공정의 설명도이다.
도 12 는, 본 발명에 의한 웨이퍼의 가공 방법에 있어서의 보호막 제거 공정의 설명도이다.1 is a perspective view of a semiconductor wafer as a wafer divided by a processing method of the wafer according to the present invention.
Fig. 2 is an explanatory view showing a protective film forming step in the method of processing a wafer according to the present invention. Fig.
Fig. 3 is an explanatory diagram showing a protective film curing step in the method of processing a wafer according to the present invention. Fig.
Fig. 4 is an explanatory view showing a protective member attaching step in the method of processing a wafer according to the present invention. Fig.
Fig. 5 is an explanatory view showing a back grinding step in the method of processing a wafer according to the present invention. Fig.
6 is an explanatory diagram of a wafer holding step in a method of processing a wafer according to the present invention.
7 is an explanatory diagram of a modified layer forming step in the method of processing a wafer according to the present invention.
8 is a perspective view and a cross-sectional view of a tape expanding apparatus for carrying out a dividing step in a method of processing a wafer according to the present invention.
Fig. 9 is an explanatory diagram of a dividing step in the method of processing a wafer according to the present invention.
Fig. 10 is an explanatory diagram of the step of holding the inter-device gap in the method of processing a wafer according to the present invention.
11 is an explanatory diagram of an etching step in a method of processing a wafer according to the present invention.
12 is an explanatory diagram of a protective film removing step in the method of processing a wafer according to the present invention.

이하, 본 발명에 의한 웨이퍼의 가공 방법의 바람직한 실시형태에 대하여, 첨부 도면을 참조하여 상세하게 설명한다.BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, preferred embodiments of a method for processing a wafer according to the present invention will be described in detail with reference to the accompanying drawings.

도 1 에는, 본 발명에 따라 가공되는 웨이퍼로서의 반도체 웨이퍼의 사시도가 나타나 있다. 도 1 에 나타내는 반도체 웨이퍼 (2) 는, 두께가 예를 들어 500 ㎛ 인 실리콘 웨이퍼로 이루어져 있고, 표면 (2a) 에 복수의 분할 예정 라인 (21) 이 격자상으로 형성되어 있음과 함께, 그 복수의 분할 예정 라인 (21) 에 의해 구획된 복수의 영역에 IC, LSI 등의 디바이스 (22) 가 형성되어 있다. 이하, 이 반도체 웨이퍼 (2) 를 분할 예정 라인 (21) 을 따라 개개의 디바이스 (22) 로 분할하는 웨이퍼의 가공 방법에 대해 설명한다.Fig. 1 shows a perspective view of a semiconductor wafer as a wafer processed according to the present invention. The semiconductor wafer 2 shown in Fig. 1 is made of a silicon wafer having a thickness of, for example, 500 mu m, and a plurality of lines 21 to be divided are formed in a lattice pattern on the surface 2a, Devices 22 such as ICs and LSIs are formed in a plurality of regions partitioned by the lines to be divided 21 of the ICs. Hereinafter, a method of processing wafers for dividing the semiconductor wafer 2 into individual devices 22 along the line to be divided 21 will be described.

먼저, 반도체 웨이퍼 (2) 의 표면 또는 이면에 수용성 수지를 피복하여 보호막을 형성하는 보호막 형성 공정을 실시한다. 이 보호막 형성 공정은, 도 2(a) 및 도 2(b) 에 나타내는 보호막 형성 장치 (3) 를 사용하여 실시한다. 도 2(a) 및 도 2(b) 에 나타내는 보호막 형성 장치 (3) 는, 웨이퍼를 유지하는 스피너 테이블 (31) 과, 그 스피너 테이블 (31) 의 회전 중심에 있어서의 상방에 배치된 수지액 공급 노즐 (32) 을 구비하고 있다. 이와 같이 구성된 보호막 형성 장치 (3) 의 스피너 테이블 (31) 상에 반도체 웨이퍼 (2) 의 이면 (2b) 측을 재치 (載置) 한다. 그리고, 도시되지 않은 흡인 수단을 작동하여, 스피너 테이블 (31) 상에 반도체 웨이퍼 (2) 를 흡인 유지한다. 따라서, 스피너 테이블 (31) 상에 유지된 반도체 웨이퍼 (2) 는, 표면 (2a) 이 상측이 된다. 이와 같이 하여, 스피너 테이블 (31) 상에 반도체 웨이퍼 (2) 를 유지하였다면, 도 2(b) 에 나타내는 바와 같이 스피너 테이블 (31) 을 화살표로 나타내는 방향으로 소정의 회전 속도 (예를 들어 300 ∼ 1000 rpm) 로 회전시키면서, 스피너 테이블 (31) 의 상방에 배치된 수지액 공급 노즐 (32) 로부터 반도체 웨이퍼 (2) 의 표면 (2a) 의 중앙 영역에 소정량의 수용성의 액상 수지 (30) 를 적하한다. 그리고, 스피너 테이블 (31) 을 60 초간 정도 회전시킴으로써, 도 2(c) 에 나타내는 바와 같이 반도체 웨이퍼 (2) 의 표면 (2a) 에 보호막 (300) 이 형성된다. 반도체 웨이퍼 (2) 의 표면 (2a) 에 피복하는 보호막 (300) 의 두께는, 상기 액상 수지 (30) 의 적하량에 따라 정해지지만, 50 ㎛ 정도면 된다. 또한, 수용성의 액상 수지 (30) 는, 자외선을 조사함으로써 경화되는 액상 수지가 바람직하고, 폴리비닐알코올 (PVA), 수용성 페놀 수지, 아크릴계 수용성 수지 등의 수용성 수지를 사용할 수 있다.First, a protective film forming step of forming a protective film by coating a water-soluble resin on the front surface or back surface of the semiconductor wafer 2 is performed. This protective film forming step is carried out by using the protective film forming apparatus 3 shown in Figs. 2 (a) and 2 (b). The protective film forming apparatus 3 shown in Figs. 2 (a) and 2 (b) comprises a spinner table 31 for holding a wafer, a resin liquid (not shown) disposed above the spin center of the spinner table 31 And a supply nozzle (32). The back surface 2b side of the semiconductor wafer 2 is placed on the spinner table 31 of the protective film forming apparatus 3 constructed as described above. Then, a suction means (not shown) is operated to suck and hold the semiconductor wafer 2 on the spinner table 31. Therefore, in the semiconductor wafer 2 held on the spinner table 31, the surface 2a becomes the upper side. When the semiconductor wafer 2 is held on the spinner table 31 in this manner, the spinner table 31 is rotated at a predetermined rotational speed (for example, A predetermined amount of a water-soluble liquid resin 30 is applied to the central region of the surface 2a of the semiconductor wafer 2 from the resin liquid supply nozzle 32 disposed above the spinner table 31 Load. The protective film 300 is formed on the surface 2a of the semiconductor wafer 2 as shown in Fig. 2 (c) by rotating the spinner table 31 for about 60 seconds. The thickness of the protective film 300 covering the surface 2a of the semiconductor wafer 2 is determined depending on the drop amount of the liquid resin 30, but it may be about 50 占 퐉. The water-soluble liquid resin 30 is preferably a liquid resin that is cured by irradiating ultraviolet rays, and water-soluble resins such as polyvinyl alcohol (PVA), water-soluble phenol resin, and acrylic water-soluble resin can be used.

상기 서술한 보호막 형성 공정을 실시하였다면, 반도체 웨이퍼 (2) 의 표면 (2a) 에 피복된 보호막 (300) 에 자외선을 조사하여 경화되는 보호막 경화 공정을 실시한다. 즉, 도 3 에 나타내는 바와 같이, 반도체 웨이퍼 (2) 의 표면 (2a) 에 피복된 보호막 (300) 에 자외선 조사기 (4) 에 의해 자외선을 조사한다. 이 결과, 자외선을 조사함으로써 경화되는 액상 수지에 의해 형성된 보호막 (300) 은 경화된다.When the above-described protective film forming step is performed, a protective film curing process is performed by curing the protective film 300 coated on the surface 2a of the semiconductor wafer 2 by irradiating ultraviolet rays. That is, as shown in Fig. 3, the protective film 300 coated on the surface 2a of the semiconductor wafer 2 is irradiated with ultraviolet rays by the ultraviolet irradiator 4. Fig. As a result, the protective film 300 formed by the liquid resin that is cured by irradiating ultraviolet rays is cured.

다음으로, 상기 보호막 경화 공정을 실시함으로써 경화된 보호막 (300) 의 표면 (300a) 에 보호 부재를 첩착하는 보호 부재 첩착 공정을 실시한다. 즉, 도 4 에 나타내는 바와 같이 반도체 웨이퍼 (2) 의 표면에 피복된 보호막 (300) 의 표면 (300a) 에 보호 부재로서의 보호 테이프 (PT) 를 첩착한다. 또한, 보호 테이프 (PT) 는, 도시하는 실시형태에 있어서는 두께가 100 ㎛ 인 폴리염화비닐 (PVC) 로 이루어지는 시트상 기재의 표면에 아크릴 수지계의 풀이 두께 5 ㎛ 정도 도포되어 있다.Next, a protecting member attaching step of attaching a protective member to the surface 300a of the cured protective film 300 is performed by performing the protective film curing step. 4, a protective tape PT as a protective member is attached to the surface 300a of the protective film 300 coated on the surface of the semiconductor wafer 2. [ In the illustrated embodiment, the protection tape PT has an acrylic resin-based paste having a thickness of about 5 占 퐉 on the surface of a sheet-like base material made of polyvinyl chloride (PVC) having a thickness of 100 占 퐉.

상기 보호 부재 첩착 공정을 실시하였다면, 반도체 웨이퍼 (2) 의 이면을 연삭하여 소정의 두께로 형성하는 이면 연삭 공정을 실시한다. 이 이면 연삭 공정은, 도 5(a) 에 나타내는 연삭 장치 (5) 를 사용하여 실시한다. 도 5(a) 에 나타내는 연삭 장치 (5) 는, 피가공물을 유지하는 유지 수단으로서의 척 테이블 (51) 과, 그 척 테이블 (51) 에 유지된 피가공물을 연삭하는 연삭 수단 (52) 을 구비하고 있다. 척 테이블 (51) 은, 상면에 피가공물을 흡인 유지하도록 구성되어 있고, 도시되지 않은 회전 구동 기구에 의해 도 5(a) 에 있어서 화살표 51a 로 나타내는 방향으로 회전된다. 연삭 수단 (52) 은, 스핀들 하우징 (531) 과, 그 스핀들 하우징 (531) 에 자유롭게 회전할 수 있도록 지지되어 도시되지 않은 회전 구동 기구에 의해 회전되는 회전 스핀들 (532) 과, 그 회전 스핀들 (532) 의 하단에 장착된 마운터 (533) 와, 그 마운터 (533) 의 하면에 장착된 연삭 휠 (534) 을 구비하고 있다. 이 연삭 휠 (534) 은, 원 고리형의 기대 (535) 와, 그 기대 (535) 의 하면에 고리형으로 장착된 연삭 지석 (536) 으로 이루어져 있고, 기대 (535) 가 마운터 (533) 의 하면에 체결 볼트 (537) 에 의해 장착되어 있다.If the protective member adhering step is carried out, the back surface grinding step of grinding the back surface of the semiconductor wafer 2 to a predetermined thickness is performed. This backside grinding step is carried out using the grinding apparatus 5 shown in Fig. 5 (a). 5A includes a chuck table 51 as a holding means for holding a workpiece and a grinding means 52 for grinding a workpiece held in the chuck table 51 . The chuck table 51 is configured to attract and hold the workpiece on its upper surface and is rotated in the direction indicated by an arrow 51a in Fig. 5 (a) by a rotation drive mechanism not shown. The grinding means 52 includes a spindle housing 531 and a rotating spindle 532 supported by the spindle housing 531 so as to be freely rotatable and rotated by a rotation driving mechanism not shown, And a grinding wheel 534 mounted on the lower surface of the mounter 533. The grinding wheel 533 is mounted on the lower surface of the mount 533, The grinding wheel 534 is composed of a ring-shaped base 535 and a grinding stone 536 annularly mounted on the lower surface of the base 535. The base 535 is fixed to the upper surface of the mount 533 And is fastened by a fastening bolt 537 on the lower surface.

상기 서술한 연삭 장치 (5) 를 사용하여 상기 이면 연삭 공정을 실시하기 위해서는, 도 5(a) 에 나타내는 바와 같이 척 테이블 (51) 의 상면 (유지면) 에 반도체 웨이퍼 (2) 의 표면에 첩착되어 있는 보호 테이프 (PT) 측을 재치한다. 그리고, 도시되지 않은 흡인 수단에 의해 척 테이블 (51) 상에 반도체 웨이퍼 (2) 를 보호 테이프 (PT) 를 개재하여 흡착 유지한다 (웨이퍼 유지 공정). 따라서, 척 테이블 (51) 상에 유지된 반도체 웨이퍼 (2) 는, 이면 (2b) 이 상측이 된다. 이와 같이 척 테이블 (51) 상에 반도체 웨이퍼 (2) 를 보호 테이프 (PT) 를 개재하여 흡인 유지하였다면, 척 테이블 (51) 을 도 5(a) 에 있어서 화살표 51a 로 나타내는 방향으로 예를 들어 300 rpm 으로 회전시키면서, 연삭 수단 (52) 의 연삭 휠 (534) 을 도 5(a) 에 있어서 화살표 534a 로 나타내는 방향으로, 예를 들어 6000 rpm 으로 회전시켜, 도 5(b) 에 나타내는 바와 같이 연삭 지석 (536) 을 피가공면인 반도체 웨이퍼 (2) 의 이면 (2b) 에 접촉시키고, 연삭 휠 (534) 을 화살표 534b 로 나타내는 바와 같이 예를 들어 1 ㎛/초의 연삭 이송 속도로 하방 (척 테이블 (51) 의 유지면에 대해 수직인 방향) 으로 소정량 연삭 이송한다. 이 결과, 반도체 웨이퍼 (2) 의 이면 (2b) 이 연삭되어 반도체 웨이퍼 (2) 는 소정의 두께 (예를 들어 100 ㎛) 로 형성된다.In order to carry out the back grinding process using the above-described grinding machine 5, the surface of the semiconductor wafer 2 is adhered to the upper surface (holding surface) of the chuck table 51 as shown in Fig. 5 (a) And the protective tape (PT) side is worn. Then, the semiconductor wafer 2 is sucked and held on the chuck table 51 by the suction means not shown through the protective tape PT (wafer holding step). Therefore, the back surface 2b of the semiconductor wafer 2 held on the chuck table 51 is on the upper side. If the semiconductor wafer 2 is sucked and held on the chuck table 51 with the protective tape PT interposed therebetween, the chuck table 51 is moved in the direction indicated by the arrow 51a in Fig. 5 (a), for example, 300 the grinding wheel 534 of the grinding means 52 is rotated in the direction indicated by the arrow 534a in Fig. 5 (a) at 6000 rpm, for example, as shown in Fig. 5 (b) The grindstone 536 is brought into contact with the back surface 2b of the semiconductor wafer 2 to be processed and the grinding wheel 534 is moved downward at an grinding feed rate of 1 占 퐉 / (The direction perpendicular to the holding surface of the holding member 51). As a result, the back surface 2b of the semiconductor wafer 2 is ground so that the semiconductor wafer 2 is formed with a predetermined thickness (for example, 100 占 퐉).

다음으로, 반도체 웨이퍼 (2) 의 이면 또는 표면을 고리형의 프레임의 내측 개구부를 덮도록 외주부가 장착된 점착 테이프의 표면에 첩착하는 웨이퍼 지지 공정을 실시한다. 도시하는 실시형태에 있어서는, 도 6 에 나타내는 바와 같이 상기 이면 연삭 공정이 실시된 반도체 웨이퍼 (2) 의 이면 (2b) 을 고리형의 프레임 (F) 의 내측 개구부를 덮도록 외주부가 장착된 점착 테이프 (T) 의 표면에 첩착한다. 그리고, 반도체 웨이퍼 (2) 의 표면에 피복된 보호막 (300) 의 표면 (300a) 에 첩착되어 있는 보호 부재로서의 보호 테이프 (PT) 를 박리한다. 따라서, 점착 테이프 (T) 의 표면에 첩착된 반도체 웨이퍼 (2) 는, 표면에 피복된 보호막 (300) 이 상측이 된다. 또한, 점착 테이프 (T) 는, 예를 들어 두께가 70 ㎛ 폴리염화비닐 (PVC) 로 이루어지는 시트 기재의 표면에 자외선을 조사함으로써 경화되어 점착력이 저하되는 점착풀이 도포되어 있고, 상온에서는 신축성을 갖고 소정 온도 (예를 들어 70 도) 이상의 열에 의해 수축되는 성질을 갖는다.Next, a wafer holding step is performed in which the back surface or the surface of the semiconductor wafer 2 is attached to the surface of the adhesive tape on which the outer peripheral portion is mounted so as to cover the inner opening of the annular frame. 6, the back surface 2b of the semiconductor wafer 2 subjected to the back grinding step is attached to an adhesive tape (not shown) having an outer peripheral portion so as to cover the inner opening of the annular frame F. In this embodiment, (T). Then, the protective tape PT as a protective member attached to the surface 300a of the protective film 300 coated on the surface of the semiconductor wafer 2 is peeled off. Therefore, in the semiconductor wafer 2 adhered to the surface of the adhesive tape T, the protective film 300 coated on the surface becomes the upper side. The pressure-sensitive adhesive tape T is a pressure-sensitive adhesive tape which is cured by irradiating ultraviolet rays onto the surface of a sheet base made of, for example, 70 占 퐉 polyvinyl chloride (PVC) and coated with an adhesive paste whose adhesive strength is lowered. And is contracted by heat at a predetermined temperature (for example, 70 degrees) or more.

상기 서술한 웨이퍼 지지 공정을 실시하였다면, 반도체 웨이퍼 (2) 의 표면으로부터 반도체 웨이퍼 (2) 에 대해 투과성을 갖는 파장의 레이저 광선을 내부에 집광점을 위치 결정하여 분할 예정 라인 (21) 을 따라 조사하고, 반도체 웨이퍼 (2) 의 내부에 분할 예정 라인 (21) 을 따라 개질층을 형성하는 개질층 형성 공정을 실시한다. 이 개질층 형성 공정은, 도 7(a) 에 나타내는 레이저 가공 장치 (6) 를 사용하여 실시한다. 도 7(a) 에 나타내는 레이저 가공 장치 (6) 는, 피가공물을 유지하는 척 테이블 (61) 과, 그 척 테이블 (61) 상에 유지된 피가공물에 레이저 광선을 조사하는 레이저 광선 조사 수단 (62) 과, 척 테이블 (61) 상에 유지된 피가공물을 촬상하는 촬상 수단 (63) 을 구비하고 있다. 척 테이블 (61) 은, 피가공물을 흡인 유지하도록 구성되어 있고, 도시되지 않은 가공 이송 수단에 의해 도 7(a) 에 있어서 화살표 X 로 나타내는 가공 이송 방향으로 이동됨과 함께, 도시되지 않은 할출 (割出) 이송 수단에 의해 도 7(a) 에 있어서 화살표 Y 로 나타내는 할출 이송 방향으로 이동시키게 되어 있다.If the above-described wafer supporting step is performed, the light-converging point is positioned inside the semiconductor wafer 2 from the surface of the semiconductor wafer 2 with a laser beam having a wavelength that is transparent to the semiconductor wafer 2, And a modified layer forming step for forming a modified layer along the line to be divided 21 in the semiconductor wafer 2 is performed. This modified layer forming step is carried out by using the laser processing apparatus 6 shown in Fig. 7 (a). The laser machining apparatus 6 shown in Fig. 7A includes a chuck table 61 for holding a workpiece, laser beam irradiation means for irradiating a laser beam to the workpiece held on the chuck table 61 62 and an image pickup means 63 for picking up an image of the workpiece held on the chuck table 61. [ The chuck table 61 is configured to suck and hold the workpiece. The chuck table 61 is moved by the not-shown processing and feeding means in the machining feed direction indicated by the arrow X in Fig. 7 (a) 7 (a) by means of the conveying means shown in Fig. 7 (a).

또한, 개질층 형성 공정은, 반도체 웨이퍼 (2) 의 이면으로부터 반도체 웨이퍼 (2) 에 대해 투과성을 갖는 파장의 레이저 광선을 내부에 집광점을 위치 결정하여 분할 예정 라인 (21) 을 따라 조사해도 되고, 이 경우에는, 반도체 웨이퍼 (2) 의 표면을 고리형의 프레임 (F) 의 내측 개구부를 덮도록 외주부가 장착된 점착 테이프 (T) 의 표면에 첩착하고, 반도체 웨이퍼 (2) 의 이면에 보호막 (300) 을 피복하여 레이저 광선을 조사한다.In the modified layer forming step, the light-converging point may be positioned inside the semiconductor wafer 2 with a laser beam having a wavelength that is transparent to the semiconductor wafer 2, and the laser beam may be irradiated along the line to be divided 21 In this case, the surface of the semiconductor wafer 2 is attached to the surface of the adhesive tape T on which the outer peripheral portion is mounted so as to cover the inner opening of the annular frame F, (300) and irradiates the laser beam.

상기 레이저 광선 조사 수단 (62) 은, 실질상 수평으로 배치된 원통 형상의 케이싱 (621) 을 포함하고 있다. 케이싱 (621) 내에는 도시되지 않은 펄스 레이저 광선 발진기나 반복 주파수 설정 수단을 구비한 펄스 레이저 광선 발진 수단이 배치 형성되어 있다. 상기 케이싱 (621) 의 선단부에는, 펄스 레이저 광선 발진 수단으로부터 발진된 펄스 레이저 광선을 집광하기 위한 집광기 (622) 가 장착되어 있다. 또한, 레이저 광선 조사 수단 (62) 은, 집광기 (622) 에 의해 집 광되는 펄스 레이저 광선의 집광점 위치를 조정하기 위한 집광점 위치 조정 수단 (도시 생략) 을 구비하고 있다.The laser beam irradiating means 62 includes a cylindrical casing 621 substantially horizontally arranged. In the casing 621, a pulsed laser beam oscillation means having a pulse laser beam oscillator (not shown) or a repetition frequency setting means is disposed. A condenser 622 for condensing the pulsed laser beam emitted from the pulsed laser beam generating means is mounted on the distal end of the casing 621. The laser beam irradiating means 62 is provided with a light-converging point position adjusting means (not shown) for adjusting the position of the light-converging point of the pulsed laser beam condensed by the condenser 622. [

상기 레이저 광선 조사 수단 (62) 을 구성하는 케이싱 (621) 의 선단부에 장착된 촬상 수단 (63) 은, 도시하는 실시형태에 있어서는 가시광선에 의해 촬상하는 통상적인 촬상 소자 (CCD) 외에, 피가공물에 적외선을 조사하는 적외선 조명 수단과, 그 적외선 조명 수단에 의해 조사된 적외선을 포착하는 광학계와, 그 광학계에 의해 포착된 적외선에 대응한 전기 신호를 출력하는 촬상 소자 (적외선 CCD) 등으로 구성되어 있고, 촬상된 화상 신호를 도시되지 않은 제어 수단으로 보낸다.The imaging means 63 mounted on the distal end portion of the casing 621 constituting the laser beam irradiating means 62 is not limited to the conventional image pickup device CCD which picks up images by visible light in the illustrated embodiment, , An optical system for capturing infrared rays irradiated by the infrared illuminating means, and an image pickup element (infrared ray CCD) for outputting an electric signal corresponding to the infrared ray captured by the optical system And sends the captured image signal to the control means not shown.

상기 서술한 레이저 가공 장치 (6) 를 사용하여 개질층 형성 공정을 실시하기 위해서는, 먼저 상기 서술한 도 7(a) 에 나타내는 바와 같이 척 테이블 (61) 상에 반도체 웨이퍼 (2) 의 점착 테이프 (T) 측을 재치한다. 그리고, 도시되지 않은 흡인 수단에 의해 척 테이블 (61) 상에 점착 테이프 (T) 를 개재하여 반도체 웨이퍼 (2) 를 흡착 유지한다. 따라서, 척 테이블 (61) 상에 유지된 반도체 웨이퍼 (2) 는, 표면에 피복된 보호막 (300) 이 상측이 된다. 또한, 도 7(a) 에 있어서는 점착 테이프 (T) 가 장착된 고리형의 프레임 (F) 을 생략하여 나타내고 있지만, 고리형의 프레임 (F) 은 척 테이블 (61) 에 배치 형성된 적절한 프레임 유지 수단으로 유지된다. 이와 같이 하여, 반도체 웨이퍼 (2) 를 흡인 유지한 척 테이블 (61) 은, 도시되지 않은 가공 이송 수단에 의해 촬상 수단 (63) 의 바로 아래에 위치 결정된다.In order to perform the modified layer forming process using the above-described laser machining apparatus 6, first, as shown in Fig. 7 (a), the adhesive tape of the semiconductor wafer 2 T side. Then, the semiconductor wafer 2 is sucked and held on the chuck table 61 via the adhesive tape T by suction means not shown. Therefore, in the semiconductor wafer 2 held on the chuck table 61, the protective film 300 coated on the surface becomes the upper side. 7 (a), the annular frame F on which the adhesive tape T is mounted is omitted. However, the annular frame F may be mounted on the chuck table 61 by a suitable frame holding means ≪ / RTI > In this manner, the chuck table 61 with the semiconductor wafer 2 sucked and held is positioned directly below the image pickup means 63 by the not-shown processing transfer means.

척 테이블 (61) 이 촬상 수단 (63) 의 바로 아래에 위치 결정되면, 촬상 수단 (63) 및 도시되지 않은 제어 수단에 의해 반도체 웨이퍼 (2) 의 레이저 가공되어야 할 가공 영역을 검출하는 얼라인먼트 작업을 실행한다. 즉, 촬상 수단 (63) 및 도시되지 않은 제어 수단은, 반도체 웨이퍼 (2) 의 소정 방향으로 형성되어 있는 분할 예정 라인 (21) 과, 분할 예정 라인 (21) 을 따라 레이저 광선을 조사하는 레이저 광선 조사 수단 (62) 의 집광기 (622) 의 위치 맞춤을 실시하기 위한 패턴 매칭 등의 화상 처리를 실행하고, 레이저 광선 조사 위치의 얼라인먼트를 수행한다. 또, 반도체 웨이퍼 (2) 에 형성되어 있는 상기 소정 방향에 대해 직교하는 방향으로 연장되는 분할 예정 라인 (21) 에 대해서도, 동일하게 레이저 광선 조사 위치의 얼라인먼트가 수행된다. 이 때, 반도체 웨이퍼 (2) 의 분할 예정 라인 (21) 이 형성되어 있는 표면 (2a) 에는 보호막 (300) 이 형성되어 있는데, 보호막 (300) 이 투명하지 않은 경우에는 적외선으로 촬상하여 표면으로부터 얼라인먼트할 수 있다.When the chuck table 61 is positioned immediately below the image pickup means 63, an alignment operation for detecting the machining area of the semiconductor wafer 2 to be laser-machined is performed by the image pickup means 63 and the control means . That is, the imaging means 63 and the control means (not shown) are arranged so as to be movable in the predetermined direction of the semiconductor wafer 2, and a laser beam Image processing such as pattern matching for aligning the condenser 622 of the irradiating means 62 is performed and alignment of the laser beam irradiation position is performed. The alignment of the laser beam irradiation position is also performed for the line to be divided 21 extending in the direction orthogonal to the predetermined direction formed on the semiconductor wafer 2. [ At this time, the protective film 300 is formed on the surface 2a of the semiconductor wafer 2 on which the dividing line 21 is formed. When the protective film 300 is not transparent, the semiconductor wafer 2 is imaged by infrared rays, can do.

이상과 같이 하여 척 테이블 (61) 상에 유지되어 있는 반도체 웨이퍼 (2) 에 형성되어 있는 분할 예정 라인 (21) 을 검출하고, 레이저 광선 조사 위치의 얼라인먼트가 실시되었다면, 도 7(b) 로 나타내는 바와 같이 척 테이블 (61) 을 레이저 광선을 조사하는 레이저 광선 조사 수단 (62) 의 집광기 (622) 가 위치하는 레이저 광선 조사 영역으로 이동시키고, 소정의 분할 예정 라인 (21) 의 일단 (도 7(b) 에 있어서 좌단) 을 레이저 광선 조사 수단 (62) 의 집광기 (622) 의 바로 아래에 위치 결정한다. 다음으로, 집광기 (622) 로부터 조사되는 펄스 레이저 광선의 집광점 (P) 을 반도체 웨이퍼 (2) 의 두께 방향 중간부에 위치 결정한다. 그리고, 집광기 (622) 로부터 실리콘 웨이퍼에 대해 투과성을 갖는 파장 (예를 들어 1064 ㎚) 의 펄스 레이저 광선을 조사하면서 척 테이블 (61) 을 도 7(b) 에 있어서 화살표 X1 로 나타내는 방향으로 소정의 이송 속도로 이동시킨다. 그리고, 도 7(c) 로 나타내는 바와 같이 레이저 광선 조사 수단 (62) 의 집광기 (622) 의 조사 위치가 분할 예정 라인 (21) 의 타단의 위치에 도달하면, 펄스 레이저 광선의 조사를 정지시킴과 함께 척 테이블 (61) 의 이동을 정지시킨다. 이 결과, 반도체 웨이퍼 (2) 의 내부에는, 도 7(c) 로 나타내는 바와 같이 분할 예정 라인 (21) 을 따라 개질층 (210) 이 형성된다 (개질층 형성 공정). 이 개질층 형성 공정을 반도체 웨이퍼 (2) 에 형성된 모든 분할 예정 라인 (21) 을 따라 실시한다.7 (b), if the alignment target line 21 formed on the semiconductor wafer 2 held on the chuck table 61 is detected and the laser beam irradiation position is aligned as described above, The chuck table 61 is moved to the laser beam irradiation area in which the condenser 622 of the laser beam irradiating means 62 for irradiating the laser beam is located and the chuck table 61 is moved to one end of the predetermined dividing line 21 b) is positioned immediately below the condenser 622 of the laser beam irradiating means 62. Next, the light-converging point P of the pulsed laser beam irradiated from the condenser 622 is positioned in the middle portion in the thickness direction of the semiconductor wafer 2. Then, the chuck table 61 is irradiated with a pulse laser beam of a wavelength (for example, 1064 nm) having transparency to the silicon wafer from the condenser 622, and the chuck table 61 is irradiated with a predetermined Move it at the feed speed. When the irradiating position of the condenser 622 of the laser beam irradiating means 62 reaches the position of the other end of the line to be divided 21 as shown in Fig. 7 (c), the irradiation of the pulsed laser beam is stopped The movement of the chuck table 61 is stopped. As a result, a modified layer 210 is formed inside the semiconductor wafer 2 along the line to be divided 21 as shown in Fig. 7C (modified layer forming step). This modified layer forming step is performed along all lines to be divided 21 formed on the semiconductor wafer 2. [

또한, 상기 개질층 형성 공정에 있어서의 가공 조건은, 예를 들어 다음과 같이 설정되어 있다.The processing conditions in the modified layer forming step are set, for example, as follows.

파장 ：1064 ㎚ 의 펄스 레이저wavelength : 1064 nm pulsed laser

반복 주파수 ：100 ㎑Repetition frequency : 100 kHz

평균 출력 ：1 WAverage output : 1 W

집광 스폿 직경 ：

Figure pat00001
1 ㎛Concentration spot diameter:
Figure pat00001
1 ㎛

가공 이송 속도 ：100 ㎜/초Feeding speed : 100 mm / sec

다음으로, 반도체 웨이퍼 (2) 에 외력을 부여하고, 반도체 웨이퍼 (2) 를 개질층 (210) 이 형성된 분할 예정 라인 (21) 을 따라 개개의 디바이스로 분할함과 함께, 인접하는 디바이스와 디바이스 사이에 간극을 형성하는 분할 공정을 실시한다. 이 분할 공정은, 도시하는 실시형태에 있어서는 도 8(a) 및 도 8(b) 에 나타내는 테이프 확장 장치 (7) 를 사용하여 실시한다.Next, an external force is applied to the semiconductor wafer 2, and the semiconductor wafer 2 is divided into individual devices along the planned dividing line 21 where the modified layer 210 is formed, Thereby forming a gap in the substrate. This splitting process is performed by using the tape expanding device 7 shown in Figs. 8 (a) and 8 (b) in the illustrated embodiment.

도 8(a) 에는 테이프 확장 장치 (7) 의 사시도가 나타나 있고, 도 8(b) 에는 도 8(a) 에 나타내는 테이프 확장 장치 (7) 의 단면도가 나타나 있다. 도시하는 실시형태에 있어서의 테이프 확장 장치 (7) 는, 상기 고리형의 프레임 (F) 을 유지하는 프레임 유지 수단 (71) 과, 상기 고리형의 프레임 (F) 에 장착된 점착 테이프 (T) 를 확장하는 장력 부여 수단 (72) 을 구비하고 있다. 프레임 유지 수단 (71) 은, 도 8(a) 및 도 8(b) 에 나타내는 바와 같이 고리형의 프레임 유지 부재 (711) 와, 그 프레임 유지 부재 (711) 의 외주에 배치 형성된 고정 수단으로서의 4 개의 클램프 (712) 로 이루어져 있다. 프레임 유지 부재 (711) 의 상면은 고리형의 프레임 (F) 을 재치하는 재치면 (711a) 을 형성하고 있고, 이 재치면 (711a) 상에 고리형의 프레임 (F) 이 재치된다. 그리고, 프레임 유지 부재 (711) 의 재치면 (711a) 상에 재치된 고리형의 프레임 (F) 은, 클램프 (712) 에 의해 프레임 유지 부재 (711) 에 고정된다.8A is a perspective view of the tape expanding apparatus 7 and FIG. 8B is a sectional view of the tape expanding apparatus 7 shown in FIG. 8A. The tape expanding device 7 in the illustrated embodiment includes a frame holding means 71 for holding the annular frame F and an adhesive tape T mounted on the annular frame F, And a tension applying means 72 for expanding the tension. The frame holding means 71 includes an annular frame holding member 711 as shown in Figs. 8 (a) and 8 (b) and a frame holding member 711 as a fixing means formed as a fixing means disposed on the outer periphery of the frame holding member 711 Clamps 712 are provided. An upper surface of the frame holding member 711 forms a placement surface 711a on which an annular frame F is placed and an annular frame F is placed on the placement surface 711a. The annular frame F placed on the placement surface 711a of the frame holding member 711 is fixed to the frame holding member 711 by the clamp 712. [

상기 장력 부여 수단 (72) 은, 상기 고리형의 프레임 유지 부재 (711) 의 내측에 배치 형성되는 확장 드럼 (721) 을 구비하고 있다. 이 확장 드럼 (721) 은, 고리형의 프레임 (F) 의 개구의 내경보다 작고 고리형의 프레임 (F) 에 장착된 점착 테이프 (T) 에 첩착되는 반도체 웨이퍼 (2) 의 외경보다 큰 내경 및 외경을 가지고 있다. 또, 확장 드럼 (721) 은, 하단에 지지 플랜지 (722) 를 구비하고 있다. 도시하는 실시형태에 있어서의 장력 부여 수단 (72) 은, 상기 고리형의 프레임 유지 부재 (721) 를 상하 방향 (축방향) 으로 진퇴 가능한 지지 수단 (723) 을 구비하고 있다. 이 지지 수단 (723) 은, 상기 지지 플랜지 (722) 상에 배치 형성된 복수 (도시된 실시형태에 있어서는 4 개) 의 에어 실린더 (723a) 로 이루어져 있고, 그 피스톤 로드 (723b) 가 상기 고리형의 프레임 유지 부재 (711) 의 하면에 연결된다. 이와 같이 복수의 에어 실린더 (723a) 로 이루어지는 지지 수단 (723) 은, 고리형의 프레임 유지 부재 (711) 를 재치면 (711a) 이 확장 드럼 (721) 의 상단과 거의 동일 높이가 되는 기준 위치와, 확장 드럼 (721) 의 상단보다 소정량 하방의 확장 위치 사이를 상하 방향으로 이동시킨다.The tension applying means 72 is provided with an extension drum 721 disposed inside the annular frame holding member 711. The extension drum 721 has an inner diameter larger than the inner diameter of the opening of the annular frame F and larger than the outer diameter of the semiconductor wafer 2 adhered to the adhesive tape T mounted on the annular frame F, It has outer diameter. The expansion drum 721 is provided with a support flange 722 at the lower end thereof. The tension applying means 72 in the illustrated embodiment is provided with a supporting means 723 that allows the annular frame holding member 721 to be moved up and down (in the axial direction). The support means 723 is composed of a plurality of (four in the illustrated embodiment) air cylinders 723a disposed on the support flange 722, and the piston rod 723b is connected to the annular And is connected to the lower surface of the frame holding member 711. The supporting means 723 composed of a plurality of air cylinders 723a is provided at the reference position where the annular frame holding member 711 is placed on the mounting surface 711a at a height substantially equal to the upper end of the expansion drum 721 , And the extended position below the upper end of the expansion drum 721 by a predetermined amount is moved in the vertical direction.

도시하는 테이프 확장 장치 (7) 는, 도 8(b) 에 나타내는 바와 같이 상기 확장 드럼 (721) 의 상부 외주면에 장착된 가열 수단으로서의 고리형의 적외선 히터 (73) 를 구비하고 있다. 이 적외선 히터 (73) 는, 상기 프레임 유지 수단 (71) 에 유지된 고리형의 프레임 (F) 에 장착된 점착 테이프 (T) 에 있어서의 고리형의 프레임 (F) 의 개구의 내주와 반도체 웨이퍼 (2) 사이의 수축 영역을 가열한다.As shown in Fig. 8 (b), the tape expanding apparatus 7 shown in the figure is provided with an annular infrared heater 73 as a heating means mounted on the outer peripheral surface of the upper portion of the expansion drum 721. [ The infrared heater 73 is disposed on the inner periphery of the opening of the annular frame F on the adhesive tape T mounted on the annular frame F held by the frame holding means 71, (2). ≪ / RTI >

이상과 같이 구성된 테이프 확장 장치 (7) 를 사용하여 실시하는 분할 공정에 대해 도 9(a) 및 도 9(b) 를 참조하여 설명한다. 즉, 상기 개질층 형성 공정이 실시된 반도체 웨이퍼 (2) 를 점착 테이프 (T) 를 개재하여 지지한 고리형의 프레임 (F) 을, 도 9(a) 에 나타내는 바와 같이 프레임 유지 수단 (71) 을 구성하는 고리형의 프레임 유지 부재 (711) 의 재치면 (711a) 상에 재치하고, 클램프 (712) 에 의해 고리형의 프레임 유지 부재 (711) 에 고정시킨다. 이 때, 고리형의 프레임 유지 부재 (711) 는 도 9(a) 에 나타내는 기준 위치에 위치 결정되어 있다.The dividing process to be performed using the tape expanding apparatus 7 configured as described above will be described with reference to Figs. 9 (a) and 9 (b). That is, the annular frame F supported by the adhesive tape T on the semiconductor wafer 2 subjected to the modified layer forming step is inserted into the frame holding means 71 as shown in Fig. 9 (a) Shaped frame holding member 711 constituting the frame holding member 711 and fixed to the annular frame holding member 711 by the clamp 712. [ At this time, the annular frame holding member 711 is positioned at the reference position shown in Fig. 9 (a).

다음으로, 장력 부여 수단 (72) 을 구성하는 지지 수단 (723) 으로서의 복수의 에어 실린더 (723a) 를 작동시켜, 고리형의 프레임 유지 부재 (711) 를 도 9(b) 에 나타내는 확장 위치로 하강시킨다. 따라서, 프레임 유지 부재 (711) 의 재치면 (711a) 상에 고정되어 있는 고리형의 프레임 (F) 도 하강하기 때문에, 도 9(b) 에 나타내는 바와 같이 고리형의 프레임 (F) 에 장착된 점착 테이프 (T) 는 확장 드럼 (721) 의 상단 가장자리에 맞닿아 확장된다. 이 결과, 점착 테이프 (T) 에 있어서의 반도체 웨이퍼 (2) 가 첩착되어 있는 영역 (T-1) 도 확장되므로, 점착 테이프 (T) 에 첩착되어 있는 반도체 웨이퍼 (2) 에는 방사상으로 인장력이 작용하기 때문에, 반도체 웨이퍼 (2) 는 개질층 (210) 이 분할 기점이 되어 분할 예정 라인 (21) 을 따라 개개의 디바이스 (22) 로 분할됨과 함께, 디바이스 (22) 간에 간극 (S) 이 형성된다 (분할 공정). 이와 같이 하여 개개로 분할된 디바이스 (22) 는, 도 9(c) 에 나타내는 바와 같이 측면에 개질층 (210) 및 크랙 (도시 생략) 이 잔존하고 있다.Next, a plurality of air cylinders 723a as supporting means 723 constituting the tension applying means 72 are operated to lower the annular frame holding member 711 to the extended position shown in Fig. 9 (b) . Therefore, the annular frame F fixed on the placement surface 711a of the frame holding member 711 also descends. Therefore, as shown in Fig. 9 (b), the annular frame F mounted on the annular frame F The adhesive tape T expands by contacting the upper edge of the extension drum 721. [ As a result, the region T-1 to which the semiconductor wafer 2 is adhered in the adhesive tape T also expands, so that the semiconductor wafer 2 adhered to the adhesive tape T exerts a radial tensile force The semiconductor wafer 2 is divided into the individual devices 22 along the line to be divided 21 as a starting point of the modification layer 210 and a gap S is formed between the devices 22 (Split process). 9 (c), the modified layer 210 and the crack (not shown) remain on the side surface of the device 22 thus divided.

상기 서술한 바와 같이 반도체 웨이퍼 (2) 를 개질층 (210) 이 형성된 분할 예정 라인 (21) 을 따라 개개의 디바이스 (22) 로 분할됨과 함께 디바이스 (22) 간에 간극 (S) 을 형성하는 분할 공정은, 점착 테이프 (T) 에 있어서의 고리형의 프레임 (F) 의 내주와 반도체 웨이퍼 (2) 가 첩착된 영역 사이의 수축 영역을 가열하여 수축시키는 것에 의해 디바이스 (22) 간의 간극 (S) 을 유지하는 디바이스 간극간 유지 공정을 포함하고 있다. 이 디바이스 간극간 유지 공정은, 도 10(a) 에 나타내는 바와 같이 상기 서술한 분할 공정을 실시한 상태에서 적외선 히터 (73) 를 탄성 지지 (ON) 한다. 이 결과, 점착 테이프 (T) 에 있어서의 고리형의 프레임 (F) 의 개구의 내주와 반도체 웨이퍼 (2) 가 첩착된 영역 (T-1) 사이의 수축 영역 (T-2) 은, 적외선 히터 (73) 에 의해 조사되는 적외선에 의해 가열되어 수축된다. 이 수축 작용에 맞추어, 장력 부여 수단 (72) 을 구성하는 지지 수단 (723) 으로서의 복수의 에어 실린더 (723a) 를 작동하고, 고리형의 프레임 유지 부재 (711) 를 도 10(b) 에 나타내는 기준 위치로 상승시킨다. 또한, 상기 적외선 히터 (73) 에 의한 점착 테이프 (T) 의 가열 온도는 70 ∼ 100 ℃ 가 적당하고, 가열 시간은 5 ∼ 10 초면 된다. 이와 같이, 점착 테이프 (T) 에 있어서의 상기 수축 영역 (T-2) 을 수축시킴으로써, 상기 분할 공정에 있어서 확장된 점착 테이프 (T) 의 늘어짐이 제거된다. 따라서, 상기 분할 공정에 있어서 개개로 분할되어 있는 디바이스 (22) 간에 형성된 간극 (S) 이 유지된다.As described above, the semiconductor wafer 2 is divided into individual devices 22 along the line to be divided 21 where the modified layer 210 is formed, and a division step The gap S between the devices 22 is reduced by heating and shrinking the shrinkage region between the inner periphery of the annular frame F of the adhesive tape T and the region where the semiconductor wafer 2 is adhered And maintaining the inter-device gap between the devices. In this device gap maintenance process, the infrared heater 73 is elastically supported (ON) in a state in which the above-described division process is performed as shown in Fig. 10 (a). As a result, the shrinkage region T-2 between the inner periphery of the opening of the annular frame F in the adhesive tape T and the region T-1 to which the semiconductor wafer 2 is adhered, Is heated and shrunk by the infrared rays irradiated by the light source (73). A plurality of air cylinders 723a as supporting means 723 constituting the tension applying means 72 are operated and the annular frame holding member 711 is moved to the reference Position. The heating temperature of the adhesive tape T by the infrared heater 73 is suitably 70 to 100 ° C and the heating time is 5 to 10 seconds. As described above, by squeezing the shrinkage area T-2 of the adhesive tape T, sagging of the expanded adhesive tape T in the dividing step is eliminated. Therefore, the gap S formed between the individual devices 22 divided in the dividing step is maintained.

다음으로, 상기 디바이스 간극간 유지 공정을 포함하는 분할 공정이 실시된 반도체 웨이퍼 (2) 의 보호막 (300) 측으로부터 플라즈마화된 에칭 가스를 공급하여 디바이스의 측면에 잔존하는 개질층 (210) 을 에칭하여 제거하는 에칭 공정을 실시한다. 이 에칭 공정은, 도 11(a) 에 나타내는 플라즈마 에칭 장치를 사용하여 실시한다. 도 11(a) 에 나타내는 플라즈마 에칭 장치 (8) 는, 장치 하우징 (81) 과, 그 장치 하우징 (81) 내에 상하 방향으로 대향하여 배치 형성된 하부 전극 (82) 과, 상부 전극 (83) 을 구비하고 있다. 하부 전극 (82) 은, 원반상의 피가공물 유지부 (821) 와, 그 피가공물 유지부 (821) 의 하면 중앙부로부터 돌출되어 형성된 원 기둥상의 지지부 (822) 로 이루어져 있고, 지지부 (822) 가 제 1 고주파 전력 인가 수단 (841) 에 접속되어 있다.Next, a plasma-assisted etching gas is supplied from the protective film 300 side of the semiconductor wafer 2 subjected to the dividing process including the inter-device-space-maintaining process, and the remaining modified layer 210 is etched The etching process is performed. This etching process is performed by using a plasma etching apparatus shown in Fig. 11 (a). The plasma etching apparatus 8 shown in Fig. 11A includes an apparatus housing 81, a lower electrode 82 disposed in the apparatus housing 81 so as to face up and down, and an upper electrode 83 . The lower electrode 82 is composed of a disk-shaped workpiece holding portion 821 and a columnar supporting portion 822 protruding from the lower center portion of the lower surface of the workpiece holding portion 821, Frequency power applying means 841. The high-

상기 상부 전극 (83) 은, 원반상의 가스 분출부 (831) 와, 그 가스 분출부 (831) 의 상면 중앙부로부터 돌출되어 형성된 원 기둥상의 지지부 (832) 로 이루어져 있고, 지지부 (832) 가 제 2 고주파 전력 인가 수단 (842) 에 접속되어 있다. 이와 같이 가스 분출부 (831) 와 원 기둥상의 지지부 (832) 로 이루어지는 상부 전극 (83) 은, 가스 분출부 (831) 가 하부 전극 (82) 을 구성하는 피가공물 유지부 (821) 와 대향하여 배치 형성되어 있다. 상부 전극 (83) 을 구성하는 원반상의 가스 분출부 (831) 에는, 하면에 개구되는 복수의 분출구 (831a) 가 형성되어 있다. 이 복수의 분출구 (831a) 는, 가스 분출부 (831) 에 형성된 연통로 (831b) 및 지지부 (832) 에 형성된 연통로 (832a) 를 개재하여 가스 공급 수단 (85) 에 연통되어 있다. 가스 공급 수단 (85) 은, SF6 ＋ C4F8 등의 불소계 가스를 주체로 하는 플라즈마화용 가스를 공급하게 되어 있다.The upper electrode 83 is composed of a disk-shaped gas ejection portion 831 and a columnar support portion 832 protruding from the central portion of the upper surface of the gas ejection portion 831, And is connected to the high-frequency power applying means 842. The upper electrode 83 composed of the gas spouting portion 831 and the columnar support portion 832 is arranged so that the gas spouting portion 831 is opposed to the workpiece holding portion 821 constituting the lower electrode 82 Respectively. A plurality of spouting openings 831a are formed in the bottom surface of the gas spouting portion 831 constituting the upper electrode 83. The plurality of air outlets 831a communicate with the gas supply means 85 via a communication path 831b formed in the gas spouting portion 831 and a communication path 832a formed in the support portion 832. [ Gas supply means 85, SF6 + C 4 F 8 or the like of the fluorine-based gas is supplied to the plasma gas for Localization of a subject.

이상과 같이 구성된 플라즈마 에칭 장치 (8) 를 사용하여 상기 에칭 공정을 실시하기 위해서는, 하부 전극 (82) 을 구성하는 피가공물 유지부 (821) 상에 상기 디바이스 간극간 유지 공정을 포함하는 분할 공정이 실시된 반도체 웨이퍼 (2) 를, 점착 테이프 (T) 를 개재하여 고리형의 프레임 (F) 에 지지된 상태에서 재치한다. 따라서, 피가공물 유지부 (821) 상에 재치된 반도체 웨이퍼 (2) 는, 표면에 피복된 보호막 (300) 이 상측이 된다.In order to perform the etching process using the plasma etching apparatus 8 configured as described above, a dividing step including the above-described inter-device gap maintenance process is performed on the workpiece holding unit 821 constituting the lower electrode 82 The semiconductor wafer 2 is placed on the annular frame F with the adhesive tape T interposed therebetween. Therefore, the protective film 300 coated on the surface of the semiconductor wafer 2 placed on the workpiece holding portion 821 becomes the upper side.

다음으로, 도시되지 않은 감압 수단을 작동시켜 장치 하우징 (81) 내의 압력을 20 Pa 로 감압하고, 가스 공급 수단 (85) 을 작동시켜 플라즈마화하는 플라즈마화용 가스를 상부 전극 (83) 에 공급한다. 가스 공급 수단 (85) 으로부터 공급된 플라즈마화용 가스는, 지지부 (832) 에 형성된 연통로 (832a) 및 가스 분출부 (831) 에 형성된 연통로 (831b) 를 통하여 복수의 분출구 (831a) 로부터 하부 전극 (82) 의 피가공물 유지부 (821) 상에 유지된 반도체 웨이퍼 (2) 를 향하여 분출된다. 이와 같이 플라즈마화용 가스를 공급한 상태에서, 제 1 고주파 전력 인가 수단 (841) 으로부터 하부 전극 (82) 에 13.5 ㎒ 로 50 W 의 고주파 전력을 인가함과 함께, 제 2 고주파 전력 인가 수단 (842) 으로부터 상부 전극 (83) 에 13.5 ㎒ 로 3000 W 의 고주파 전력을 인가한다. 이로써, 플라즈마화용 가스가 플라즈마화하여 하부 전극 (82) 과 상부 전극 (83) 사이의 공간에 플라즈마가 발생하고, 이 플라즈마화된 활성 물질이 개개의 디바이스 (22) 로 분할된 반도체 웨이퍼 (2) 에 작용한다. 이 결과, 디바이스 (22) 간에 형성된 간극 (S) (도 9(b) 참조) 을 통하여 디바이스 (22) 의 측면에 플라즈마화된 활성 물질이 작용하고, 도 11(b) 에 나타내는 바와 같이 디바이스 (22) 의 측면에 잔존하고 있는 개질층 (210) (도 9(c) 참조) 및 크랙이 에칭되어 제거된다. 또한, 개개로 분할된 디바이스 (22) 의 표면에는 수용성 수지로 이루어지는 보호막 (300) 이 피복되어 있으므로, 디바이스 (22) 가 에칭되는 경우는 없다.Next, a decompression means (not shown) is operated to reduce the pressure in the apparatus housing 81 to 20 Pa, and the gas supply means 85 is operated to supply a plasma-generating gas for plasma to the upper electrode 83. The plasma for plasma supplied from the gas supply means 85 is supplied from the plurality of air outlets 831a through the communication path 832a formed in the support portion 832 and the communication path 831b formed in the gas ejection portion 831, And is ejected toward the semiconductor wafer 2 held on the workpiece holding portion 821 of the work holding member 82. Frequency power of 50 W at 13.5 MHz is applied from the first high-frequency power applying means 841 to the lower electrode 82 and the second high-frequency power applying means 842 is applied at the same time, A high frequency power of 3000 W is applied to the upper electrode 83 at 13.5 MHz. Thereby, a plasma is generated in a space between the lower electrode 82 and the upper electrode 83 by plasma-forming gas, and the plasmaized active material is supplied to the semiconductor wafer 2 divided into the individual devices 22, Lt; / RTI > As a result, the plasma activated active material acts on the side surface of the device 22 through the gap S (see FIG. 9 (b)) formed between the devices 22, The reformed layer 210 (see Fig. 9 (c)) remaining on the side surface of the semiconductor substrate 22 and cracks are removed by etching. In addition, since the protective film 300 made of a water-soluble resin is coated on the surface of the device 22, the device 22 is not etched.

이상과 같이 디바이스 간극간 유지 공정을 포함하는 분할 공정을 실시함으로써, 반도체 웨이퍼 (2) 를 개질층 (210) 이 형성된 분할 예정 라인 (21) 을 따라 개개의 디바이스 (22) 로 분할함과 함께, 인접하는 디바이스 (22) 와 디바이스 (22) 사이에 간극 (S) 을 형성하여 유지한 상태에서 에칭 공정을 실시하므로, 디바이스 (22) 마다 수용성 수지로 이루어지는 보호막 (300) 이 피복되어 가공해야 할 영역으로부터 레지스트막을 제거할 필요가 없다.As described above, the semiconductor wafer 2 is divided into the individual devices 22 along the line to be divided 21 where the modified layer 210 is formed, and the semiconductor wafer 2 is divided into individual devices 22, The protective film 300 made of a water-soluble resin is coated on each device 22 so that the area to be processed It is not necessary to remove the resist film.

이상과 같이 하여 에칭 공정을 실시하였다면, 에칭 공정이 실시된 디바이스 (22) 에 물을 공급하여 수용성 수지로 이루어지는 보호막 (300) 을 제거하는 보호막 제거 공정을 실시한다. 이 보호막 제거 공정은, 도 12(a) 에 나타내는 세정 장치 (9) 를 사용하여 실시한다. 도 12(a) 에 나타내는 세정 장치 (9) 는, 피가공물을 유지하는 유지 테이블 (91) 과, 그 유지 테이블 (91) 에 유지된 피가공물에 세정수를 공급하는 세정수 공급 노즐 (92) 을 구비하고 있다. 이 세정 장치 (9) 를 사용하여 보호막 제거 공정을 실시하기 위해서는, 상기 에칭 공정이 실시된 개개로 분할된 디바이스 (22) 를, 점착 테이프 (T) 를 개재하여 고리형의 프레임 (F) 에 지지된 상태에서, 유지 테이블 (91) 상에 재치한다. 다음으로, 세정수 공급 노즐 (92) 로부터 세정수를 고리형의 프레임 (F) 에 장착된 점착 테이프 (T) 에 첩착되어 있는 개개의 디바이스 (22) 의 표면에 피복된 보호막 (300) 의 표면에 공급한다. 이 결과, 도 12(b) 에 나타내는 바와 같이 보호막 (300) 은 수용성 수지로 이루어져 있으므로 세정수에 의해 용이하게 제거된다.When the etching process is performed as described above, a protective film removing process is performed in which water is supplied to the device 22 subjected to the etching process to remove the protective film 300 made of a water-soluble resin. This protective film removing step is carried out using the cleaning device 9 shown in Fig. 12 (a). 12A includes a holding table 91 for holding a workpiece and a cleaning water supply nozzle 92 for supplying cleaning water to the workpiece held by the holding table 91. [ . In order to carry out the protective film removing process using the cleaning device 9, the individual divided devices 22 subjected to the etching process are supported on the annular frame F via the adhesive tape T And is placed on the holding table 91. [ Next, the cleaning water is supplied from the cleaning water supply nozzle 92 to the surface of the protective film 300 coated on the surface of the individual devices 22 adhered to the adhesive tape T mounted on the annular frame F . As a result, as shown in Fig. 12 (b), since the protective film 300 is made of a water-soluble resin, it is easily removed by the washing water.

이와 같이, 개개의 디바이스 (22) 의 표면에 피복된 보호막 (300) 은 독성이 없는 수용성 수지에 의해 형성되어 있으므로, 환경 오염이 없음과 함께, 전용의 처리 설비가 불필요해져 경제적이다.As described above, since the protective film 300 coated on the surface of the individual devices 22 is formed of a water-soluble resin having no toxicity, environmental pollution is eliminated and a dedicated treatment facility is not required, which is economical.

이상과 같이 하여 보호막 제거 공정을 실시하였다면, 디바이스 (22) 를 점착 테이프 (T) 로부터 박리하여 픽업하는 픽업 공정으로 반송된다.If the protective film removing step is carried out as described above, the device 22 is transported to a pick-up step of peeling off the adhesive tape T and picking it up.

이상, 본 발명을 도시하는 실시형태에 기초하여 설명했지만, 본 발명은 실시형태에만 한정되는 것이 아니고, 본 발명의 취지의 범위에서 여러 가지의 변형은 가능하다. 예를 들어, 상기 서술한 실시형태에 있어서는, 보호막 형성 공정을 개질층 형성 공정 전에 실시하는 예를 나타냈지만, 보호막 형성 공정은 개질층 형성 공정을 실시한 후에 실시해도 된다.Although the present invention has been described based on the embodiments described above, the present invention is not limited to the embodiments, and various modifications are possible within the scope of the present invention. For example, in the embodiment described above, the protective film forming step is performed before the modified layer forming step, but the protective film forming step may be performed after the modified layer forming step.

또, 상기 서술한 실시형태에 있어서의 보호막 형성 공정은, 반도체 웨이퍼 (2) 의 표면에 수용성 수지를 피복하여 보호막을 형성하는 예를 나타냈지만, 반도체 웨이퍼 (2) 의 이면에 수용성 수지를 피복하여 보호막을 형성해도 된다.In the protective film forming step in the above-described embodiment, the protective film is formed by covering the surface of the semiconductor wafer 2 with a water-soluble resin. However, the water-soluble resin may be coated on the back surface of the semiconductor wafer 2 A protective film may be formed.

또한, 상기 서술한 실시형태에 있어서의 개질층 형성 공정은, 반도체 웨이퍼 (2) 의 표면으로부터 웨이퍼에 대해 투과성을 갖는 파장의 레이저 광선을 내부에 집광점을 위치 결정하여 분할 예정 라인을 따라 조사하고, 웨이퍼의 내부에 분할 예정 라인을 따라 개질층을 형성하는 예를 나타냈지만, 반도체 웨이퍼 (2) 의 이면으로부터 실시해도 된다.In the modified layer forming step in the above-described embodiment, the light-converging point is positioned inside the semiconductor wafer 2 with a laser beam having a wavelength that is transmissive to the wafer, and is irradiated along the line to be divided , The modified layer is formed along the line to be divided in the inside of the wafer. However, the modified layer may be formed from the back surface of the semiconductor wafer 2. [

또, 상기 서술한 실시형태에 있어서의 보호막 형성 공정은, 반도체 웨이퍼 (2) 의 표면에 수용성 수지를 피복하여 보호막을 형성하는 예를 나타냈지만, 반도체 웨이퍼 (2) 의 이면에 수용성 수지를 피복하여 보호막을 형성해도 된다.In the protective film forming step in the above-described embodiment, the protective film is formed by covering the surface of the semiconductor wafer 2 with a water-soluble resin. However, the water-soluble resin may be coated on the back surface of the semiconductor wafer 2 A protective film may be formed.

2：반도체 웨이퍼
21：분할 예정 라인
22：디바이스
210：개질층
3：보호막 형성 장치
31：스피너 테이블
32：수지액 공급 노즐
300：보호막
4：자외선 조사기
5：연삭 장치
51：연삭 장치의 척 테이블
52：연삭 수단
534：연삭 휠
6：레이저 가공 장치
61：레이저 가공 장치의 척 테이블
62：레이저 광선 조사 수단
622：집광기
7：테이프 확장 장치
71：프레임 유지 수단
72：장력 부여 수단
73：적외선 히터
9：세정 장치
92：세정수 공급 노즐
PT：보호 테이프
F：고리형의 프레임
T：점착 테이프2: Semiconductor wafer
21: Line to be divided
22: Device
210: reformed layer
3:
31: Spinner table
32: resin liquid supply nozzle
300: Shield
4: Ultraviolet irradiator
5: Grinding device
51: chuck table of the grinding apparatus
52: Grinding means
534: Grinding wheel
6: Laser processing equipment
61: Chuck table of laser processing apparatus
62: laser beam irradiation means
622: Concentrator
7: Tape Expansion Unit
71: frame holding means
72: tension applying means
73: Infrared heater
9: Cleaning device
92: Cleaning water supply nozzle
PT: Protective tape
F: an annular frame
T: Adhesive tape

Claims (6)

표면에 복수의 분할 예정 라인이 격자상으로 형성되어 있음과 함께 상기 복수의 분할 예정 라인에 의해 구획된 복수의 영역에 디바이스가 형성된 웨이퍼를, 분할 예정 라인을 따라 개개의 디바이스로 분할하는 웨이퍼의 가공 방법으로서,
웨이퍼의 표면 또는 이면으로부터 웨이퍼에 대해 투과성을 갖는 파장의 레이저 광선을 내부에 집광점을 위치 결정하여 분할 예정 라인을 따라 조사하고, 웨이퍼의 내부에 분할 예정 라인을 따라 개질층을 형성하는 개질층 형성 공정과,
웨이퍼의 표면 또는 이면에 수용성 수지를 피복하여 보호막을 형성하는 보호막 형성 공정과,
상기 개질층 형성 공정 및 상기 보호막 형성 공정이 실시된 웨이퍼에 외력을 부여하고, 웨이퍼를 개질층이 형성된 분할 예정 라인을 따라 개개의 디바이스로 분할함과 함께, 인접하는 디바이스와 디바이스 사이에 간극을 형성하는 분할 공정과,
상기 분할 공정이 실시된 웨이퍼의 상기 보호막측으로부터 플라즈마화된 에칭 가스를 공급하여 디바이스의 측면에 잔존하는 개질층을 에칭하여 제거하는 에칭 공정과,
상기 에칭 공정이 실시된 디바이스에 물을 공급하여 수용성 수지로 이루어지는 상기 보호막을 제거하는 보호막 제거 공정을 포함하는 것을 특징으로 하는 웨이퍼의 가공 방법.A method for processing a wafer for dividing a wafer in which a plurality of lines to be divided are formed in a lattice on a surface thereof and a device is formed in a plurality of regions partitioned by the plurality of lines to be divided along an expected line to be divided, As a method,
A laser beam of a wavelength having a transmittance to the wafer is positioned from the surface or the back surface of the wafer to the inside of the light-converging point and irradiated along the line to be divided, and a modified layer is formed inside the wafer along the line to be divided The process,
A protective film forming step of forming a protective film by coating a water-soluble resin on the front surface or back surface of the wafer,
An external force is applied to the wafer subjected to the modified layer forming step and the protective film forming step and the wafer is divided into individual devices along the line to be divided where the modified layer is formed and a gap is formed between the adjacent devices and the device And
An etching step of supplying a plasma-assisted etching gas from the side of the protective film of the wafer subjected to the dividing step to etch the remaining modified layer on the side surface of the device,
And a protective film removing step of supplying water to the device subjected to the etching process to remove the protective film made of a water-soluble resin. 제 1 항에 있어서,
상기 보호막 형성 공정은, 상기 개질층 형성 공정을 실시하기 전에 실시하는, 웨이퍼의 가공 방법.The method according to claim 1,
Wherein the protective film forming step is carried out before the modified layer forming step is performed. 제 1 항 또는 제 2 항에 있어서,
상기 보호막 형성 공정 및 상기 개질층 형성 공정을 실시하기 전에, 웨이퍼의 이면 또는 표면을 고리형의 프레임의 내측 개구부를 덮도록 외주부가 장착된 점착 테이프의 표면에 첩착하는 웨이퍼 지지 공정을 실시하는, 웨이퍼의 가공 방법.3. The method according to claim 1 or 2,
A step of carrying out a wafer holding step of attaching the back surface or the front surface of the wafer to the surface of the adhesive tape on which the outer peripheral part is mounted so as to cover the inner opening of the annular frame before carrying out the protective film forming step and the modified layer forming step, Method of processing wafers. 제 3 항에 있어서,
상기 분할 공정은, 웨이퍼가 첩착된 점착 테이프를 확장하여 웨이퍼에 인장력을 부여함으로써, 웨이퍼를 개질층이 형성된 분할 예정 라인을 따라 개개의 디바이스로 분할함과 함께 인접하는 디바이스와 디바이스 사이에 간극을 형성하는, 웨이퍼의 가공 방법.The method of claim 3,
In the dividing step, the adhesive tape to which the wafer is adhered is extended to apply a tensile force to the wafer, thereby dividing the wafer into individual devices along the line to be divided where the modified layer is formed and forming a gap between the adjacent devices and the device To the wafer. 제 3 항에 있어서,
상기 웨이퍼 지지 공정을 실시하기 전에, 웨이퍼의 표면에 보호 부재를 첩착하여 웨이퍼의 이면을 연삭하여 소정의 두께로 형성하는 이면 연삭 공정을 실시하는, 웨이퍼의 가공 방법.The method of claim 3,
Wherein a back grinding step of grinding a back surface of the wafer and forming a protective film on the back surface of the wafer to a predetermined thickness is performed before the wafer supporting step is performed. 제 5 항에 있어서,
상기 이면 연삭 공정을 실시하기 전에, 웨이퍼의 표면에 수용성 수지를 피복하여 보호막을 형성하는 보호막 형성 공정을 실시하는, 웨이퍼의 가공 방법.6. The method of claim 5,
Wherein a protective film forming step of forming a protective film by coating a water-soluble resin on the surface of the wafer is carried out before the back grinding step is performed.
KR1020160113246A 2015-09-18 2016-09-02 Wafer processing method KR20170034316A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015185585A JP2017059766A (en) 2015-09-18 2015-09-18 Wafer processing method
JPJP-P-2015-185585 2015-09-18

Publications (1)

Publication Number Publication Date
KR20170034316A true KR20170034316A (en) 2017-03-28

Family

ID=58391749

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160113246A KR20170034316A (en) 2015-09-18 2016-09-02 Wafer processing method

Country Status (4)

Country Link
JP (1) JP2017059766A (en)
KR (1) KR20170034316A (en)
CN (1) CN107026122A (en)
TW (1) TW201721730A (en)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6903375B2 (en) * 2017-04-19 2021-07-14 株式会社ディスコ Device chip manufacturing method
JP2018195663A (en) * 2017-05-16 2018-12-06 株式会社ディスコ Method for dividing wafer
JP6978237B2 (en) * 2017-07-05 2021-12-08 株式会社ディスコ Wafer division method
JP7068028B2 (en) * 2018-05-09 2022-05-16 株式会社ディスコ Wafer division method
JP7258416B2 (en) * 2018-12-06 2023-04-17 株式会社ディスコ Workpiece processing method, device chip manufacturing method
JP7171138B2 (en) * 2018-12-06 2022-11-15 株式会社ディスコ Device chip manufacturing method
JP7214319B2 (en) * 2019-03-05 2023-01-30 株式会社ディスコ Wafer processing method
JP7214318B2 (en) * 2019-03-05 2023-01-30 株式会社ディスコ Wafer processing method
JP7214320B2 (en) * 2019-03-05 2023-01-30 株式会社ディスコ Wafer processing method
CN113161246B (en) * 2021-04-22 2023-06-27 浙江集迈科微电子有限公司 Technological method for filling chip edge area with underfill
DE102021209979A1 (en) * 2021-09-09 2023-03-09 Disco Corporation METHOD OF PROCESSING A SUBSTRATE

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004160493A (en) 2002-11-13 2004-06-10 Disco Abrasive Syst Ltd Laser machining method
JP2006114825A (en) 2004-10-18 2006-04-27 Disco Abrasive Syst Ltd Dividing method of wafer

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005252126A (en) * 2004-03-08 2005-09-15 Disco Abrasive Syst Ltd Method of working wafer
JP2006253402A (en) * 2005-03-10 2006-09-21 Nec Electronics Corp Manufacturing method of semiconductor device
JP2009111147A (en) * 2007-10-30 2009-05-21 Denso Corp Semiconductor chip and method of manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004160493A (en) 2002-11-13 2004-06-10 Disco Abrasive Syst Ltd Laser machining method
JP2006114825A (en) 2004-10-18 2006-04-27 Disco Abrasive Syst Ltd Dividing method of wafer

Also Published As

Publication number Publication date
TW201721730A (en) 2017-06-16
JP2017059766A (en) 2017-03-23
CN107026122A (en) 2017-08-08

Similar Documents

Publication Publication Date Title
KR20170034316A (en) Wafer processing method
US9685377B2 (en) Wafer processing method
KR20220043103A (en) Wafer processing method
KR20170067143A (en) Processing method of wafer
KR20150142597A (en) Wafer machining method
US9627242B2 (en) Wafer processing method
JP6305853B2 (en) Wafer processing method
US9640420B2 (en) Wafer processing method
US20100015784A1 (en) Semiconductor device manufacturing method
KR20150141875A (en) Wafer machining method
KR20170053115A (en) Processing method of wafer
KR20170049397A (en) Wafer processing method
KR20170127370A (en) Wafer processing method
KR20170066251A (en) Wafer processing method
TWI662611B (en) Processing method of wafer
JP6524564B2 (en) Method of manufacturing element chip and substrate heating apparatus
JP2013235917A (en) Wafer dividing method
JP2016086089A (en) Wafer processing method
JP7166730B2 (en) Workpiece processing method
KR102561376B1 (en) Wafer processing method and supporting tool used in wafer processing
KR20170000330A (en) Method of machining wafer
JP2006059941A (en) Manufacturing method of semiconductor chip
JP7325903B2 (en) Wafer processing method
KR20240040628A (en) Method for processing wafer
TW202141607A (en) Processing method of wafer