KR20170029928A - 반도체장치 및 집적회로 - Google Patents

반도체장치 및 집적회로 Download PDF

Info

Publication number
KR20170029928A
KR20170029928A KR1020150127108A KR20150127108A KR20170029928A KR 20170029928 A KR20170029928 A KR 20170029928A KR 1020150127108 A KR1020150127108 A KR 1020150127108A KR 20150127108 A KR20150127108 A KR 20150127108A KR 20170029928 A KR20170029928 A KR 20170029928A
Authority
KR
South Korea
Prior art keywords
pull
pad
resistance value
code
wiring
Prior art date
Application number
KR1020150127108A
Other languages
English (en)
Inventor
전병득
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150127108A priority Critical patent/KR20170029928A/ko
Priority to US14/972,498 priority patent/US9479166B1/en
Publication of KR20170029928A publication Critical patent/KR20170029928A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

집적회로는 제1 내지 제3 패드를 포함하고, 상기 제3 패드의 저항값에 따라 풀업코드 및 풀다운코드를 생성하며, 상기 풀업코드 및 상기 풀다운코드에 따라 조절되는 구동력으로 데이터를 구동하여 출력하는 데이터송신회로 및 상기 제1 패드와 상기 제2 패드 사이에 연결되어 제2 저항값을 갖는 저항연결부를 포함하고, 상기 제3 패드와 연결되는 제1 저항값을 갖는 제1 배선저항과 연결되는 외부저항을 포함하며, 제2 배선저항을 통해 상기 데이터를 수신하는 데이터수신회로를 포함한다.

Description

반도체장치 및 집적회로{SEMICONDUCTOR DEVICE AND INTEGRATED CIRCUIT}
본 발명은 임피던스교정동작을 수행하는 반도체장치 및 집적회로에 관한 것이다.
최근 반도체시스템에 대한 고속동작이 요구되므로, 반도체시스템에서 사용되는 내부신호들 간의 타이밍마진이 감소 되고 있다. 반도체시스템에 포함된 NMOS 트랜지스터들 및 PMOS 트랜지스터들은 공정 상태의 변동에 따라 문턱전압 및 턴온전류가 변화되므로, 반도체시스템에서 사용되는 내부신호들의 스큐에 영향을 미친다. 스큐 변화에 따라 내부신호들 간의 타이밍마진은 더욱더 감소 되어 반도체시스템의 오동작을 유발할 수 있다.
한편, 고속으로 동작하는 반도체시스템에 포함된 반도체장치들 간에 인터페이스되는 전송신호의 스윙폭이 점차 감소됨에 따라 인터페이스단에서 임피던스 미스매칭에 따른 전송신호의 반사가 심각해지고 있다. 임피던스 미스매칭은 공정 상태 변동 등의 현상에 기인하여 발생되므로, 온다이 터미네이션이라는 임피던스 매칭회로를 반도체시스템에 사용하고 있다.
임피던스교정(ZQ calibration)이란 공정 상태의 변동에 따라 온다이 터미네이션회로의 저항값을 조정하기 위해 코드들을 생성하는 과정을 말한다. 임피던스교정에 따라 저항값이 조절된 온다이 터미네이션회로는 인터페이스단의 임피던스 미스매칭을 제거하여 전송신호의 반사에 따라 왜곡되는 현상을 방지할 수 있다.
본 발명은 내부 배선저항 및 외부저항의 저항값에 따라 임피던스교정동작을 수행하여 데이터를 출력할 수 있는 반도체장치 및 집적회로를 제공한다.
이를 위해 본 발명은 제1 내지 제3 패드를 포함하고, 상기 제3 패드의 저항값에 따라 풀업코드 및 풀다운코드를 생성하며, 상기 풀업코드 및 상기 풀다운코드에 따라 조절되는 구동력으로 데이터를 구동하여 출력하는 데이터송신회로 및 상기 제1 패드와 상기 제2 패드 사이에 연결되어 제2 저항값을 갖는 저항연결부를 포함하고, 상기 제3 패드와 연결되는 제1 저항값을 갖는 제1 배선저항과 연결되는 외부저항을 포함하며, 제2 배선저항을 통해 상기 데이터를 수신하는 데이터수신회로를 포함하는 집적회로를 제공한다.
또한, 본 발명은 제1 내지 제3 패드를 포함하고, 외부저항과 연결되는 상기 제3 패드의 저항값에 따라 임피던스교정동작을 수행하여 풀업코드 및 풀다운코드를 생성하는 켈리브레이션부, 상기 제1 패드와 상기 제2 패드 사이에 연결되어 제2 저항값을 갖는 저항연결부 및 상기 풀업코드 및 상기 풀다운코드에 따라 조절되는 구동력으로 데이터를 구동하여 제1 저항값을 갖는 제1 배선저항을 통해 출력하는 데이터출력부를 포함하는 반도체장치를 제공한다.
본 발명에 의하면 내부 배선저항 및 외부저항의 저항값에 따라 임피던스교정동작을 수행하여 데이터를 출력할 수 있는 효과가 있다.
또한, 본 발명에 의하면 내부 배선저항 및 외부저항의 저항값에 따라 임피던스교정동작을 수행하여 데이터를 출력함으로써 외부장치에서 인식되는 데이터오류를 방지할 수 있는 효과가 있다.
또한, 본 발명에 의하면 내부 배선저항 및 외부저항의 저항값에 따라 임피던스교정동작을 수행하여 데이터를 출력함으로써 외부배선을 통해 발생하는 데이터의 반사를 방지할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 집적회로의 구성을 도시한 블럭도이다.
도 2는 도 1에 도시된 집적회로에 포함된 켈리브레이션부의 구성을 도시한 블럭도이다.
도 3은 도 2에 도시된 켈리브레이션부에 포함된 풀업코드생성부의 구성을 도시한 블럭도이다.
도 4는 도 2에 도시된 켈리브레이션부에 포함된 풀다운코드생성부의 구성을 도시한 블럭도이다.
도 5는 도 1에 도시된 집적회로에 포함된 데이터출력부의 구성을 도시한 블럭도이다.
도 6은 도 1 내지 도 5에 도시된 반도체장치 및 집적회로가 적용된 전자시스템의 일 실시예에 따른 구성을 도시한 도면이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 집적회로는 제1 반도체장치(1), 제2 반도체장치(2) 및 제3 반도체장치(3)를 포함할 수 있다. 제1 반도체장치(1)는 데이터송신회로(10) 및 데이터수신회로(20)를 포함할 수 있다.
데이터송신회로(10)는 켈리브레이션부(11) 및 데이터출력부(12)를 포함할 수 있다.
켈리브레이션부(11)는 제1 내지 제3 패드(P1~P3)를 포함하고, 제3 패드(P3)의 저항값에 따라 임피던스교정동작을 수행하여 풀업코드(PUC<1:N>) 및 풀다운코드(PDC<1:N>)를 생성할 수 있다. 켈리브레이션부(11)에 포함되는 패드수는 실시예에 따라 다양하게 설정될 수 있다. 제1 내지 제3 패드(P1~P3)는 제1 내지 제3 배선(W1~W3)를 통해 또 다른 장치와 연결될 수 있다. 제1 내지 제3 패드(P1~P3)는 반도체장치에서 사용되는 데이터 및 신호를 입출력하기 위한 일반적인 패드로 구현될 수 있다.
데이터출력부(12)는 제4 내지 제6 패드(P4~P6)를 포함하고, 풀업코드(PUC<1:N>) 및 풀다운코드(PDC<1:N>)에 따라 조절되는 구동력으로 데이터를 구동하여 제4 내지 제6 패드(P4~P6)를 통해 출력할 수 있다. 데이터출력부(12)에 포함되는 패드수는 실시예에 따라 다양하게 설정될 수 있다. 제4 내지 제6 패드(P4~P6)는 제4 내지 제6 배선(W4~W6)를 통해 또 다른 장치와 연결될 수 있다. 제4 내지 제6 패드(P4~P6)는 반도체장치에서 사용되는 데이터 및 신호를 입출력하기 위한 일반적인 패드로 구현될 수 있다.
즉, 데이터송신회로(10)는 제1 내지 제3 패드(P1~P3)를 포함하고, 제3 패드(P3)의 저항값에 따라 풀업코드(PUC<1:N>) 및 풀다운코드(PDC<1:N>)를 생성하며, 풀업코드(PUC<1:N>) 및 풀다운코드(PDC<1:N>)에 따라 조절되는 구동력으로 데이터를 구동하여 출력할 수 있다. 여기서, 제3 패드(P3)의 저항값은 후술하는 구성을 통해 구체적으로 설명하도록 하겠다. 또한, 데이터를 구동하는 구동력이 조절되는 동작은 풀업코드(PUC<1:N>) 및 풀다운코드(PDC<1:N>)에 의해 내부 저항값이 조절되고, 조절된 저항값에 따라 데이터를 구동하는 구동력이 조절됨을 의미한다.
데이터수신회로(20)는 저항연결부(21), 범프패드연결부(22) 및 외부저항(RZQ)을 포함할 수 있다.
저항연결부(21)는 제1 패드(P1)와 제2 패드(P2) 사이에 연결되는 제1 및 제2 배선선항(RDL1,RDL2)을 포함할 수 있다.
좀더 구체적으로 제1 및 제2 배선선항(RDL1,RDL2)의 연결관계를 살펴보면 다음과 같다.
제1 배선저항(RDL1)은 제1 저항값(R1)을 갖고, 제1 배선(W1)를 통해 제1 패드(P1)와 연결될 수 있다.
제2 배선저항(RDL2)은 제1 저항값(R1)을 갖고, 일 측이 제1 배선저항(RDL1)과 연결되고 타 측이 제2 배선(W2)를 통해 제2 패드(P2)와 연결될 수 있다.
즉, 저항연결부(21)는 제1 패드(P1)와 제2 패드(P2) 사이에 제1 배선저항(RDL1)과 제2 배선선항(RDL2)이 직렬 연결되어 구현될 수 있다. 저항연결부(21)의 저항값은 제1 배선저항(RDL1)과 제2 배선선항(RDL2)의 저항값의 합인 제2 저항값(R2)으로 설정될 수 있다. 제2 저항값(R2)은 제1 저항값(R1)의 2배로 설정될 수 있다.
범프패드연결부(22)는 제3 내지 제6 배선선항(RDL3~DL6) 및 제1 내지 제4 범프패드(PB1~PB4)를 포함할 수 있다. 제1 내지 제4 범프패드(PB1~PB4)는 수십 마이크로미터(㎛)크기로 구현되어 반도체장치를 테스트하기 위한 핀으로 프로빙(probing)할 수 없을 정도의 크기를 갖는 패드로 구현될 수 있다.
좀더 구체적으로 제3 내지 제6 배선선항(RDL3~DL6)과 제1 내지 제4 범프패드(PB1~PB4)의 연결관계 살펴보면 다음과 같다.
제3 배선저항(RDL3)은 제1 저항값(R1)을 갖고, 일 측이 제3 배선(W3)를 통해 제3 패드(P3)와 연결되고, 타 측이 제1 범프패드(PB1)와 연결될 수 있다.
제1 범프패드(PB1)는 외부저항(RZQ)과 연결될 수 있다.
제4 배선저항(RDL4)은 제1 저항값(R1)을 갖고, 일 측이 제4 배선(W4)를 통해 제4 패드(P4)와 연결되고 타 측이 제2 범프패드(PB2)와 연결될 수 있다.
제5 배선저항(RDL5)은 제1 저항값(R1)을 갖고, 일 측이 제5 배선(W5)를 통해 제5 패드(P5)와 연결되고 타 측이 제3 범프패드(PB3)와 연결될 수 있다.
제6 배선저항(RDL6)은 제1 저항값(R1)을 갖고, 일 측이 제6 배선(W6)를 통해 제6 패드(P6)와 연결되고 타 측이 제4 범프패드(PB4)와 연결될 수 있다.
여기서, 앞서 설명한 제3 패드(P3)의 저항값은 제3 배선저항(RDL3)의 저항값과 외부저항(RZQ)의 저항값의 합으로 설정될 수 있다.
한편, 본 실시예에 따른 외부저항(RZQ)의 저항값은 240Ω으로 설정될 수 있다. 그리고, 외부저항(RZQ)의 저항값은 반도체장치의 외부배선의 저항값에 따라 다양하게 설정될 수 있다.
즉, 데이터수신회로(22)는 제1 패드(P1)와 상기 제2 패드(P2) 사이에 직렬로 연결되는 제1 및 제2 배선저항(RDL1,RDL2)에 의해 제2 저항값(R2)을 갖는 저항연결부(21)를 포함하고, 제3 패드(P3)와 연결되는 제1 저항값(R1)을 갖는 제3 배선저항(RDL3)과 연결되는 외부저항(RZQ)을 포함하며, 제4 내지 제6 배선저항(RDL4~RDL6)을 통해 데이터를 수신할 수 있다.
여기서, 제1 내지 제6 배선저항들(RDL1~RDL6)은 적층구조를 갖는 반도체장치들의 패키지를 용이하게 하기 위해 배치되는 패드들을 연결하는 재배치 배선(Residtributed Layer)으로 설정될 수 있다. 제1 내지 제6 배선저항들(RDL1~RDL6)의 저항값은 각각 서로 동일한 제1 저항값(R1)으로 설정될 수 있고, 실시예에 따라 제1 내지 제6 배선저항들(RDL1~RDL6)의 저항값은 다양하게 설정될 수 있다.
한편, 제1 반도체장치(1)의 제1 내지 제4 범프패드(PB1~PB4)는 관통전극들(TSV1,TSV2)을 통해 제2 반도체장치(2) 및 제3 반도체장치(3)와 연결될 수 있다.
제2 반도체장치(2)는 제1 반도체장치(1)와 동일한 구성으로 구현되고, 동일한 동작을 수행하므로 구체적인 설명은 생략한다.
제3 반도체장치(3)는 제1 반도체장치(1) 및 제2 반도체장치(2)의 동작을 제어하기 위한 컨트롤러 또는 테스트장치 등으로 설정될 수 있다. 제3 반도체장치(3)는 솔더볼(SB)을 포함하고, 솔더볼(SB)을 통해 또 다른 외부 장치와 연결될 수 있다.
본 발명의 실시예에 따른 집적회로는 제1 내지 제3 반도체장치(1~3)가 패키지되는 시스템 인 패키지(System In Package)로 구현될 수 있고, 집적회로에 포함되는 반도체장치의 수는 실시예에 따라 다양하게 설정될 수 있다.
도 2를 참고하면, 본 발명의 일 실시예에 따른 켈리브레이션부(11)는 패드부(110), 풀업코드생성부(120) 및 풀다운코드생성부(130)를 포함할 수 있다.
패드부(110)는 제1 내지 제3 패드(P1~P3)를 포함할 수 있다.
제1 패드(P1)는 전원전압(VDD)을 인가받고 제1 배선(W1)과 연결될 수 있다.
제2 패드(P2)는 제2 배선(W2)과 연결되어 구동전압(VDRV)을 인가받을 수 있다. 구동전압(VDRV)은 제1 배선저항(RDL1) 및 제2 배선저항(RDL2)의 저항값에 따라 전원전압(VDD)이 감압되어 생성되는 전압으로 설정될 수 있다.
제3 패드(P3)는 제3 배선(W3)과 연결될 수 있다.
풀업코드생성부(120)는 제2 패드(P2)로부터 구동전압(VDRV)을 공급받고, 제3 패드(P3)의 저항값에 따라 풀업코드(PUC<1:N>)를 생성할 수 있다.
풀다운코드생성부(130)는 풀업코드(PUC<1:N>)에 따라 설정되는 저항값에 따라 풀다운코드(PDC<1:N>)를 생성할 수 있다.
즉, 켈리브레이션부(11)는 제3 패드(P3)의 저항값에 따라 임피던스교정동작을 수행하여 풀업코드(PUC<1:3>) 및 풀다운코드(PDC<1:N>)를 생성할 수 있다.
도 3을 참고하면, 본 발명의 일 실시예에 따른 풀업코드생성부(120)는 제1 구동부(1210), 제1 비교부(1220) 및 제1 카운터(1230)를 포함할 수 있다.
제1 구동부(1210)는 제2 패드(P2)와 제3 패드(P3) 사이에 위치하고, 제2 패드(P2)로부터 구동전압(VDRV)을 공급 받아 풀업코드(PUC<1:N>)에 따라 저항값이 조절될 수 있다. 한편, 제2 패드(P2)는 제1 및 제2 배선저항(RDL1,RDL2)을 통해 제1 패드(P1)와 연결된다.
제1 비교부(1220)는 제3 패드(P3)에 연결되는 노드(nd11)의 전압과 기준전압(VREF)을 비교하여 제1 비교신호(COM1)를 생성할 수 있다. 여기서, 제1 비교신호(COM1)는 노드(nd11)의 전압이 기준전압(VREF)보다 낮은 레벨인 경우 인에이블되도록 설정될 수 있다. 좀더 구체적으로 제1 비교부(1220)는 노드(nd11)의 전압이 기준전압(VREF)보다 높은 레벨인 경우 로직하이레벨의 제1 비교신호(COM1)를 생성할 수 있고, 낮은 레벨인 경우 로직로우레벨의 제1 비교신호(COM1)를 생성할 수 있다. 노드(nd11)와 기준전압(VREF)의 비교 결과에 따라 생성되는 제1 비교신호(COM1)의 로직레벨은 실시예에 따라 다양하게 설정될 수 있다.
제1 카운터(1230)는 제1 비교신호(COM1)에 응답하여 풀업코드(PUC<1:N>)를 카운팅할 수 있다. 제1 카운터(1230)는 제1 비교신호(COM1)의 로직레벨에 따라 풀업코드(PUC<1:N>)를 업카운팅하거나 다운카운팅할 수 있다.
즉, 풀업코드생성부(120)는 제1 패드(P1)로부터 제3 패드(P3)까지의 저항값이 제3 패드(P3)의 저항값과 같아질 때까지 풀업코드(PUC<1:N>)를 카운팅하는 임피던스교정동작을 수행할 수 있다.
도 4를 참고하면, 본 발명의 일 실시예에 따른 풀다운코드생성부(130)는 제2 구동부(1310), 제3 구동부(1320), 제2 비교부(1330) 및 제2 카운터(1340)를 포함할 수 있다.
제2 구동부(1310)는 전원전압(VDD)과 노드(nd12) 사이에 위치하고, 풀업코드(PUC<1:N>)에 따라 저항값이 설정될 수 있다. 따라서, 제2 구동부(1310)의 저항값은 도 3에 도시된 제1 구동부(1210)의 저항값과 동일하게 설정될 수 있다.
제3 구동부(1320)는 노드(nd12)와 접지전압(VSS) 사이에 위치하고, 풀다운코드(PDC<1:N>)에 따라 저항값이 조절될 수 있다.
제2 비교부(1330)는 노드(nd12)의 전압과 기준전압(VREF)을 비교하여 제2 비교신호(COM2)를 생성할 수 있다. 여기서, 제2 비교신호(COM2)는 노드(nd12)의 전압이 기준전압(VREF)보다 높은 레벨인 경우 인에이블되도록 설정될 수 있다. 좀더 구체적으로 제2 비교부(1330)는 노드(nd12)의 전압이 기준전압(VREF)보다 높은 레벨인 경우 로직로우레벨의 제2 비교신호(COM2)를 생성할 수 있고, 낮은 레벨인 경우 로직하이레벨의 제2 비교신호(COM2)를 생성할 수 있다. 노드(nd12)와 기준전압(VREF)의 비교 결과에 따라 생성되는 제2 비교신호(COM2)의 로직레벨은 실시예에 따라 다양하게 설정될 수 있다.
제2 카운터(1340)는 제2 비교신호(COM2)에 응답하여 풀다운코드(PDC<1:N>)를 카운팅할 수 있다. 제2 카운터(1340)는 제2 비교신호(COM2)의 로직레벨에 따라 풀다운코드(PDC<1:N>)를 업카운팅하거나 다운카운팅할 수 있다.
따라서, 제3 구동부(1320)의 저항값은 도 3에 도시된 제1 구동부(1210) 및 제2 구동부(1310)의 저항값과 동일하게 설정될 수 있다.
즉, 풀다운코드생성부(130)는 풀업코드(PUC<1:N>)에 따라 설정되는 저항값과 같아질 때까지 풀다운코드(PDC<1:N>)를 카운팅하는 임피던스교정동작을 수행할 수 있다.
도 5를 참고하면, 본 발명의 일 실시예에 따른 데이터출력부(12)는 풀업구동부(121) 및 풀다운구동부(122)를 포함할 수 있다.
풀업구동부(121)는 내부데이터(ID)에 응답하여 풀업코드(PUC<1:N>)에 따라 조절되는 구동력으로 데이터(DATA)가 출력되는 노드(nd13)를 구동할 수 있다.
풀다운구동부(122)는 내부데이터(ID)에 응답하여 풀다운코드(PDC<1:N>)에 따라 조절되는 구동력으로 데이터(DATA)가 출력되는 노드(nd13)를 구동할 수 있다.
즉, 데이터출력부(12)는 내부데이터(ID)에 응답하여 풀업코드(PUC<1:N>) 및 풀다운코드(PDC<1:N>)에 따라 조절되는 구동력으로 데이터(DATA)가 출력되는 노드(nd13)를 구동하고, 데이터(DATA)를 제4 패드(P4)를 통해 출력할 수 있다.
여기서, 데이터출력부(12)는 제4 패드(P4)를 통해 데이터를 출력하는 하나의 회로도 도시되어 있지만, 실시예에 따라 다수의 패드를 통해 데이터를 출력하는 다수의 회로로 구현될 수 있다.
이와 같이 구성된 집적회로의 동작을 도 1 내지 도 5를 참고하여 설명하되, 외부저항과 연결되는 배선저항에 맞춰 임피던스교정동작을 수행하여 데이터를 출력하는 동작을 설명하면 다음과 같다.
켈리브레이션부(11)의 풀업코드생성부(120)는 제2 패드(P2)로부터 구동전압(VDRV)을 공급받고, 제3 패드(P3)의 저항값에 따라 임피던스교정동작을 수행하여 풀업코드(PUC<1:N>)를 생성한다.
이때, 제3 패드(P3)의 전압레벨은 전원전압(VDD)의 1/2 레벨로 구동되는데, 이에 따라 제3 패드(P3)의 저항값은 제3 배선저항(RDL3)과 외부저항(RZQ)의 저항값의 합으로 설정된다. 또한, 제2 패드(P2)는 저항연결부(21)을 통해 제1 패드(P1)와 연결된다.
풀업코드생성부(120)는 제3 패드(P3)의 저항값과 동일한 저항값을 갖도록 풀업코드(PUC<1:N>)를 생성하게 되는데, 제1 패드(P1)과 제2 패드(P2) 사이에 직렬로 연결되는 저항연결부(21)의 제2 저항값(R2)과 제1 구동부(1210)의 저항값의 합이 제3 패드(P3)의 저항값과 동일한 저항값으로 설정되어야 한다. 따라서, 제1 구동부(1210)의 저항값은 외부저항(RZQ)의 저항값보다 제1 저항값(R1)만큼 감소 된 저항값을 갖게 된다.
풀다운코드생성부(130)는 풀업코드(PUC<1:N>)에 따라 설정되는 저항값에 따라 임피던스교정동작을 수행하여 풀다운코드(PDC<1:N>)를 생성할 수 있다. 이때, 풀다운코드(PDC<1:N>)에 의해 설정되는 저항값은 제1 구동부(1210)의 저항값과 동일한 저항값을 갖게 된다. 즉, 풀다운코드생성부(130)의 저항값은 외부저항(RZQ)의 저항값보다 제1 저항값(R1)만큼 감소 된 저항값을 갖게 된다.
데이터출력부(12)의 풀업구동부(121)는 풀업코드(PUC<1:N>)를 입력 받아 저항값이 외부저항(RZQ)의 저항값보다 제1 저항값(R1)만큼 감소 된 저항값으로 설정된다. 풀다운구동부(122)는 풀다운코드(PDC<1:N>)를 입력 받아 저항값이 외부저항(RZQ)의 저항값보다 제1 저항값(R1)만큼 감소 된 저항값으로 설정된다.
즉, 데이터출력부(12)의 저항값은 외부저항(RZQ)의 저항값보다 제1 저항값(R1)만큼 감소 된 저항값으로 설정된다. 데이터출력부(12)는 제4 패드(P4)를 통해 데이터를 출력한다. 여기서, 외부저항(RZQ)의 저항값보다 제1 저항값(R1)만큼 감소 된 저항값은 제4 패드(P4)를 구동하기위한 구동력을 의미한다.
범프패드연결부(22)의 제4 배선저항(RDL4)은 데이터(DATA)를 입력 받아 제2 범프패드(PB2)를 통하여 외부로 출력하게 된다.
즉, 범프패드(PB2)를 통하여 외부로 출력되는 데이터(DATA)의 저항값은 데이터출력부(12)의 저항값과 제4 배선저항(RDL4)의 저항값의 합으로 설정된다.
좀더 구체적으로 설명하면, 데이터출력부(12)의 저항값은 외부저항(RZQ)의 저항값보다 제1 저항값(R1)만큼 감소 된 저항값으로 설정되고, 제4 배선저항(RDL4)의 저항값은 제1 저항값(R1)이므로 외부로 출력되는 데이터(DATA)는 외부저항(RZQ)만큼의 저항값에 대응하는 구동력으로 구동되어 출력된다.
이와 같이 구성된 집적회로는 내부 배선저항 및 외부저항의 저항값에 따라 임피던스교정동작을 수행하여 데이터를 출력함으로써 외부장치에서 인식되는 데이터오류를 방지할 수 있다. 또한, 외부배선을 통해 발생하는 데이터의 반사를 방지할 수 있다.
앞서, 도 1 내지 도 5에서 살펴본 반도체장치 및 반도체시스템은 메모리시스템, 그래픽시스템, 컴퓨팅시스템 및 모바일시스템 등을 포함하는 전자시스템에 적용될 수 있다. 예를 들어, 도 6을 참고하면 본 발명의 일 실시예에 따른 전자시스템(1000)은 데이터저장부(1001), 메모리컨트롤러(1002), 버퍼메모리(1003) 및 입출력인터페이스(1004)를 포함할 수 있다.
데이터저장부(1001)는 메모리컨트롤러(1002)로부터의 제어신호에 따라 메모리컨트롤러(1002)로부터 인가되는 데이터를 저장하고 저장된 데이터를 판독하여 메모리컨트롤러(1002)에 출력한다. 데이터저장부(1001)는 도 1에 도시된 제1 반도체장치(1) 및 제2 반도체장치(2)를 포함할 수 있다. 한편, 데이터저장부(1001)는 전원이 차단되어도 데이터를 잃지 않고 계속 저장할 수 있는 비휘발성 메모리를 포함할 수 있다. 비휘발성 메모리는 플래쉬 메모리(Nor Flash Memory, NAND Flash Memory), 상변환 메모리(Phase Change Random Access Memory; PRAM), 저항 메모리(Resistive Random Access Memory;RRAM), 스핀 주입자화반전 메모리(Spin Transfer Torque Random Access Memory; STTRAM), 자기메모리(Magnetic Random Access Memory; MRAM)로 구현될 수 있다.
메모리컨트롤러(1002)는 입출력인터페이스(1004)를 통해 외부기기(호스트 장치)로부터 인가되는 명령어를 디코딩하고 디코딩된 결과에 따라 데이터저장부(1001) 및 버퍼메모리(1003)에 대한 데이터 입출력을 제어한다. 메모리컨트롤러(1002)는 도 1에 도시된 제3 반도체장치(3)를 포함할 수 있다. 도 6에서는 메모리컨트롤러(1002)가 하나의 블록으로 표시되었으나, 메모리컨트롤러(1002)는 비휘발성 메모리를 제어하기 위한 컨트롤러와 휘발성 메모리인 버퍼메모리(1003)를 제어하기 위한 컨트롤러가 독립적으로 구성될 수 있다.
버퍼메모리(1003)는 메모리컨트롤러(1002)에서 처리할 데이터 즉 데이터저장부(1001)에 입출력되는 데이터를 임시적으로 저장할 수 있다. 버퍼메모리(1003)는 제어신호에 따라 메모리컨트롤러(1002)에서 인가되는 데이터(DATA)를 저장할 수 있다. 버퍼메모리(1003)는 저장된 데이터를 판독하여 메모리컨트롤러(1002)에 출력한다. 버퍼메모리(1003)는 DRAM(Dynamic Random Access Memory), Moblie DRAM, SRAM(Static Random Access Memory) 등의 휘발성 메모리를 포함할 수 있다.
입출력인터페이스(1004)는 메모리컨트롤러(1002)와 외부기기(호스트) 사이의 물리적 연결을 제공하여 메모리컨트롤러(1002)가 외부기기로부터 데이터 입출력을 위한 제어신호를 수신하고 외부기기와 데이터를 교환할 수 있도록 해준다. 입출력인터페이스(1004)는 USB, MMC, PCI-E, SAS, SATA, PATA, SCSI, ESDI, 및 IDE 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 포함할 수 있다.
전자시스템(1000)은 호스트 장치의 보조 기억장치 또는 외부 저장장치로 사용될 수 있다. 전자시스템(1000)은 고상 디스크(Solid State Disk; SSD), USB 메모리(Universal Serial Bus Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등을 포함할 수 있다.
1. 제1 반도체장치 2. 제2 반도체장치
3. 제3 반도체장치 10. 데이터송신회로
11. 켈리브레이션부 12. 데이터출력부
20. 데이터수신회로 21. 저항연결부
22. 범프패드연결부 110. 패드부
120. 풀업코드생성부 121. 풀업구동부
122. 풀다운구동부 130. 풀다운코드생성부
1210. 제1 구동부 1220. 제1 비교부
1230. 제1 카운터 1310. 제2 구동부
1320. 제3 구동부 1330. 제2 비교부
1340. 제2 카운터

Claims (23)

  1. 제1 내지 제3 패드를 포함하고, 상기 제3 패드의 저항값에 따라 풀업코드 및 풀다운코드를 생성하며, 상기 풀업코드 및 상기 풀다운코드에 따라 조절되는 구동력으로 데이터를 구동하여 출력하는 데이터송신회로; 및
    상기 제1 패드와 상기 제2 패드 사이에 연결되어 제2 저항값을 갖는 저항연결부를 포함하고, 상기 제3 패드와 연결되는 제1 저항값을 갖는 제1 배선저항과 연결되는 외부저항을 포함하며, 제2 배선저항을 통해 상기 데이터를 수신하는 데이터수신회로를 포함하는 집적회로.
  2. 제 1 항에 있어서, 상기 제2 저항값은 상기 제1 저항값의 2배의 저항값으로 설정되는 집적회로.
  3. 제 1 항에 있어서, 상기 제3 패드의 저항값은 상기 제1 저항값과 상기 외부저항의 저항값의 합으로 설정되는 집적회로.
  4. 제 1 항에 있어서, 상기 저항연결부는
    상기 제1 배선저항과 동일한 저항값을 갖는 배선저항들이 직렬로 연결되어 상기 제2 저항값을 갖는 집적회로.
  5. 제 1 항에 있어서, 상기 저항연결부는
    상기 제1 패드와 연결되고, 상기 제1 저항값을 갖는 제3 배선저항; 및
    상기 제3 배선저항과 상기 제2 패드 사이에 연결되고, 상기 제1 저항값을 갖는 제4 배선저항을 포함하는 집적회로.
  6. 제 1 항에 있어서, 상기 데이터수신회로는
    상기 제1 배선저항과 상기 외부저항 사이에 연결되는 제1 범프패드 및 상기 제2 배선저항과 연결되는 제2 범프패드를 포함하는 범프패드연결부를 더 포함하는 집적회로.
  7. 제 1 항에 있어서, 상기 데이터송신회로는
    상기 제3 패드의 저항값에 따라 임피던스교정동작을 수행하여 상기 풀업코드 및 상기 풀다운코드를 생성하는 켈리브레이션부; 및
    상기 풀업코드 및 상기 풀다운코드에 따라 조절되는 구동력으로 상기 데이터를 구동하여 제4 패드를 통해 출력하는 데이터출력부를 포함하는 집적회로.
  8. 제 7 항에 있어서, 상기 켈리브레이션부는
    상기 제1 내지 제3 패드를 포함하는 패드부;
    상기 제2 패드로부터 구동전압을 공급받고, 상기 제3 패드의 저항값에 따라 상기 풀업코드를 카운팅하는 풀업코드생성부; 및
    상기 풀업코드에 의해 설정되는 저항값에 따라 상기 풀다운코드를 카운팅하는 풀다운코드생성부를 포함하는 집적회로.
  9. 제 8 항에 있어서, 상기 패드부는
    전원전압을 인가받고 제3 배선저항과 연결되는 상기 제1 패드;
    상기 제3 배선저항과 직렬로 연결되는 제4 배선저항과 연결되어 상기 구동전압을 인가받는 상기 제2 패드; 및
    상기 제1 배선저항과 연결되는 상기 제3 패드를 포함하는 집적회로.
  10. 제 8 항에 있어서, 상기 풀업코드생성부는
    상기 제2 패드와 상기 제3 패드 사이에 연결되어 상기 풀업코드에 따라 상기 제3 패드에 연결되는 제1 노드를 풀업구동하는 제1 구동부;
    상기 제1 노드의 전압과 기준전압을 비교하여 제1 비교신호를 생성하는 제1 비교부; 및
    상기 제1 비교신호에 응답하여 상기 풀업코드를 카운팅하는 제1 카운터를 포함하는 집적회로.
  11. 제 8 항에 있어서, 상기 풀다운코드생성부는
    상기 풀업코드에 따라 제2 노드를 풀업구동하는 제2 구동부;
    상기 제2 노드와 접지전압 사이에 연결되어 상기 풀다운코드에 따라 상기 제2 노드를 풀다운구동하는 제3 구동부;
    상기 제2 노드의 전압과 기준전압을 비교하여 제2 비교신호를 생성하는 제2 비교부; 및
    상기 제2 비교신호에 응답하여 상기 풀다운코드를 카운팅하는 제2 카운터를 포함하는 집적회로.
  12. 제 7 항에 있어서, 상기 데이터출력부는
    내부데이터에 응답하여 상기 풀업코드에 따라 조절되는 구동력으로 상기 데이터가 출력되는 제3 노드를 풀업구동하는 풀업구동부; 및
    상기 내부데이터에 응답하여 상기 풀다운코드에 따라 조절되는 구동력으로 상기 제3 노드를 풀다운구동하는 풀다운구동부를 포함하는 집적회로.
  13. 제1 내지 제3 패드를 포함하고, 외부저항과 연결되는 상기 제3 패드의 저항값에 따라 임피던스교정동작을 수행하여 풀업코드 및 풀다운코드를 생성하는 켈리브레이션부;
    상기 제1 패드와 상기 제2 패드 사이에 연결되어 제2 저항값을 갖는 저항연결부; 및
    상기 풀업코드 및 상기 풀다운코드에 따라 조절되는 구동력으로 데이터를 구동하여 제1 저항값을 갖는 제1 배선저항을 통해 출력하는 데이터출력부를 포함하는 반도체장치.
  14. 제 13 항에 있어서, 상기 제2 저항값은 상기 제1 저항값의 2배의 저항값으로 설정되는 반도체장치.
  15. 제 13 항에 있어서, 상기 제3 패드의 저항값은 상기 제1 저항값과 상기 외부저항의 저항값의 합으로 설정되는 반도체장치.
  16. 제 13 항에 있어서, 상기 저항연결부는
    상기 제1 배선저항과 동일한 저항값을 갖는 배선저항들이 직렬로 연결되어 상기 제2 저항값을 갖는 반도체장치.
  17. 제 13 항에 있어서, 상기 저항연결부는
    상기 제1 패드와 연결되고, 상기 제1 저항값을 갖는 제2 배선저항; 및
    상기 제2 배선저항과 상기 제2 패드 사이에 연결되고, 상기 제1 저항값을 갖는 제3 배선저항을 포함하는 반도체장치.
  18. 제 13 항에 있어서,
    상기 제3 패드와 연결되는 제4 배선저항과 상기 외부저항 사이에 연결되는 제1 범프패드 및 상기 제1 배선저항과 연결되는 제2 범프패드를 포함하는 범프패드연결부를 더 포함하는 반도체장치.
  19. 제 13 항에 있어서, 상기 켈리브레이션부는
    상기 제1 내지 제3 패드를 포함하는 패드부;
    상기 제2 패드로부터 구동전압을 공급받고, 상기 제3 패드의 저항값에 따라 상기 풀업코드를 카운팅하는 풀업코드생성부; 및
    상기 풀업코드에 의해 설정되는 저항값에 맞춰 상기 풀다운코드를 카운팅하는 풀다운코드생성부를 포함하는 반도체장치.
  20. 제 19 항에 있어서, 상기 패드부는
    전원전압을 인가받고 제2 배선저항과 연결되는 상기 제1 패드;
    상기 제2 배선저항과 직렬로 연결되는 제3 배선저항과 연결되어 상기 구동전압을 인가받는 상기 제2 패드; 및
    상기 제2 저항값을 갖는 제4 배선저항과 연결되는 상기 제3 패드를 포함하는 반도체장치.
  21. 제 19 항에 있어서, 상기 풀업코드생성부는
    상기 제2 패드와 상기 제3 패드 사이에 연결되어 상기 풀업코드에 따라 상기 제3 패드에 연결되는 제1 노드를 풀업구동하는 제1 구동부;
    상기 제1 노드의 전압과 기준전압을 비교하여 제1 비교신호를 생성하는 제1 비교부; 및
    상기 제1 비교신호에 응답하여 상기 풀업코드를 카운팅하는 제1 카운터를 포함하는 반도체장치.
  22. 제 19 항에 있어서, 상기 풀다운코드생성부는
    상기 풀업코드에 따라 제2 노드를 풀업구동하는 제2 구동부;
    상기 제2 노드와 접지전압 사이에 연결되어 상기 풀다운코드에 따라 상기 제2 노드를 풀다운구동하는 제3 구동부;
    상기 제2 노드의 전압과 기준전압을 비교하여 제2 비교신호를 생성하는 제2 비교부; 및
    상기 제2 비교신호에 응답하여 상기 풀다운코드를 카운팅하는 제2 카운터를 포함하는 반도체장치.
  23. 제 13 항에 있어서, 상기 데이터출력부는
    내부데이터에 응답하여 상기 풀업코드에 따라 조절되는 구동력으로 상기 데이터가 출력되는 제3 노드를 풀업구동하는 풀업구동부; 및
    상기 내부데이터에 응답하여 상기 풀다운코드에 따라 조절되는 구동력으로 상기 제3 노드를 풀다운구동하는 풀다운구동부를 포함하는 반도체장치.
KR1020150127108A 2015-09-08 2015-09-08 반도체장치 및 집적회로 KR20170029928A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150127108A KR20170029928A (ko) 2015-09-08 2015-09-08 반도체장치 및 집적회로
US14/972,498 US9479166B1 (en) 2015-09-08 2015-12-17 Semiconductor devices and integrated circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150127108A KR20170029928A (ko) 2015-09-08 2015-09-08 반도체장치 및 집적회로

Publications (1)

Publication Number Publication Date
KR20170029928A true KR20170029928A (ko) 2017-03-16

Family

ID=57137566

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150127108A KR20170029928A (ko) 2015-09-08 2015-09-08 반도체장치 및 집적회로

Country Status (2)

Country Link
US (1) US9479166B1 (ko)
KR (1) KR20170029928A (ko)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100744039B1 (ko) * 2005-09-27 2007-07-30 주식회사 하이닉스반도체 데이터 출력드라이버의 임피던스를 조정할 수 있는 반도체메모리 장치
US7557603B2 (en) * 2006-08-29 2009-07-07 Micron Technology, Inc. Method and apparatus for output driver calibration, and memory devices and system embodying same
US20100000175A1 (en) * 2008-07-02 2010-01-07 Rod Johnson Recess Forming and Anchor Positioning Apparatus
JP2012049838A (ja) * 2010-08-27 2012-03-08 Elpida Memory Inc 半導体装置およびその特性調整方法
US8222918B1 (en) * 2010-09-21 2012-07-17 Xilinx, Inc. Output driver and method of operating the same
JP5635459B2 (ja) * 2011-07-11 2014-12-03 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
JP2013085078A (ja) 2011-10-07 2013-05-09 Elpida Memory Inc 半導体装置及びこれを備える半導体モジュール
KR101912123B1 (ko) * 2012-02-17 2018-10-26 삼성전자주식회사 임피던스 조정 회로 및 이를 포함하는 집적 회로
KR102008019B1 (ko) * 2012-06-29 2019-08-06 에스케이하이닉스 주식회사 임피던스 교정회로
KR102047932B1 (ko) 2012-12-21 2019-11-25 에스케이하이닉스 주식회사 임피던스 조정 기능을 갖는 적층형 반도체 회로

Also Published As

Publication number Publication date
US9479166B1 (en) 2016-10-25

Similar Documents

Publication Publication Date Title
CN107767899B (zh) 半导体器件、半导体系统及其方法
CN106469572B (zh) 半导体器件以及半导体系统
KR102246878B1 (ko) 반도체 메모리 장치, 이를 포함하는 메모리 모듈, 및 이를 포함하는 메모리 시스템
US11145355B2 (en) Calibration circuit for controlling resistance of output driver circuit, memory device including the same, and operating method of the memory device
TWI687049B (zh) 用於設置參考電壓的電路和包括該電路的半導體裝置
US10068633B2 (en) Semiconductor devices and integrated circuits including the same
US10651163B2 (en) Semiconductor device and semiconductor system
US10560093B1 (en) Semiconductor devices
US9647659B1 (en) Semiconductor devices
US9859020B2 (en) Semiconductor devices
US11575365B2 (en) Input and output circuits and integrated circuits using the same
KR20170029928A (ko) 반도체장치 및 집적회로
US9773530B1 (en) Semiconductor devices and semiconductor systems relating to the prevention of a potential difference between signals from being reversed
KR102504180B1 (ko) 리셋동작을 수행하는 반도체패키지 및 반도체시스템
US20190267051A1 (en) Semiconductor devices and semiconductor systems including a semiconductor device
CN118280402A (zh) Zq校准电路和zq校准方法