KR20170029056A - Semiconductor package and method of manufacturing the same - Google Patents

Semiconductor package and method of manufacturing the same Download PDF

Info

Publication number
KR20170029056A
KR20170029056A KR1020150125443A KR20150125443A KR20170029056A KR 20170029056 A KR20170029056 A KR 20170029056A KR 1020150125443 A KR1020150125443 A KR 1020150125443A KR 20150125443 A KR20150125443 A KR 20150125443A KR 20170029056 A KR20170029056 A KR 20170029056A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
frame
electrically connected
wire
wiring
Prior art date
Application number
KR1020150125443A
Other languages
Korean (ko)
Other versions
KR101819558B1 (en
Inventor
권용태
이준규
Original Assignee
주식회사 네패스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 네패스 filed Critical 주식회사 네패스
Priority to KR1020150125443A priority Critical patent/KR101819558B1/en
Priority to PCT/KR2016/009708 priority patent/WO2017039306A1/en
Publication of KR20170029056A publication Critical patent/KR20170029056A/en
Application granted granted Critical
Publication of KR101819558B1 publication Critical patent/KR101819558B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Disclosed are a wire bond type semiconductor package with a fan-out metal pattern and a manufacturing method thereof. The semiconductor package according to an embodiment of the present invention includes a frame which can transmit an electrical signal between an upper side and a lower side and has a through part, a first semiconductor chip which is received in the through part of the frame, a second semiconductor chip which is mounted on the first semiconductor chip, a wire which electrically connects the first semiconductor chip to a signal part of the frame, a sealing material which molds the frame, the first semiconductor chip, the second semiconductor chip, and the wire to be integrated, and a wiring part which is prepared on the lower sides of the first semiconductor chip and the frame and is electrically connected to the frame. Accordingly, the present invention can process a thin film package through a fan-out package process using the frame instead of a substrate.

Description

반도체 패키지 및 그 제조방법{Semiconductor package and method of manufacturing the same}[0001] Semiconductor package and method of manufacturing same [0002]

본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로, 더욱 상세하게는 팬아웃 금속 패턴이 형성된 와이어 본드형 반도체 패키지 및 이의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a semiconductor package and a manufacturing method thereof, and more particularly, to a wire-bond-type semiconductor package having a fan-out metal pattern and a manufacturing method thereof.

최근 반도체 소자는 공정 기술의 미세화 및 기능의 다양화로 인해 칩 사이즈는 감소하고 입출력 단자들의 갯수는 증가함에 따라 전극 패드 피치는 점점 미세화되고 있으며, 다양한 기능의 융합화가 가속됨에 따라 여러 소자를 하나의 패키지 내에 집적하는 시스템 레벨 패키징 기술이 대두되고 있다. 또한, 시스템 레벨 패키징 기술은 동작 간 노이즈를 최소화하고 신호 속도를 향상시키기 위하여 짧은 신호 거리를 유지할 수 있는 3차원 적층 기술 형태로 변화되고 있다.In recent semiconductor devices, as the chip size is reduced and the number of input / output terminals is increased due to miniaturization of process technology and diversification of functions, the pitch of electrode pads is getting smaller and more various functions are being fused, A system-level packaging technology is being developed. In addition, system level packaging technology is changing to a three-dimensional stacking technique that can maintain a short signal distance to minimize noise between operations and improve signal speed.

한편 이러한 기술 개선요구와 더불어 제품 가격 상승을 제어하기 위하여 생산성이 높고 제조 원가를 절감하기 위하여, 복수의 반도체 칩을 적층하여 구성된 반도체 패키지를 도입하고 있다. 예를 들어, 하나의 반도체 패키지 않에 복수개의 반도체 칩들이 적층되어 있는 멀티 칩 패키지(Multi Chip Package, MCP), 적층된 이종의 칩들이 하나의 시스템으로 동작하는 시스템 인 패키지(System in Package, SiP)를 구현하고 있다.Meanwhile, in order to control the rise in product prices along with the demand for the improvement of the technology, a semiconductor package having a plurality of semiconductor chips stacked is introduced in order to increase the productivity and reduce the manufacturing cost. For example, a multi-chip package (MCP) in which a plurality of semiconductor chips are stacked without a single semiconductor package, a system in package (SiP), which is a system in which a plurality of stacked chips operate as one system, ).

종래의 스택 패키지의 경우, 패키지 기판 상에 테이프를 부착하고 그 위에 반도체 칩을 적층하고, 반도체 칩 패드와 프레임 패드 간에 와이어를 본딩하여 전기적으로 연결하게 된다.In the conventional stack package, a tape is attached on a package substrate, a semiconductor chip is stacked on the tape, and a wire is electrically connected by bonding the semiconductor chip pad and the frame pad.

그러나 패키지 기판의 두께가 전체 반도체 패키지에서 차지하는 비중이 높기 때문에 두 개 이상의 반도체 칩이 적층되는 스택 패키지를 적용하는 경우 패키징의 슬림화가 어려운 문제가 있다.However, since the thickness of the package substrate occupies a large portion of the entire semiconductor package, there is a problem in that when the stack package in which two or more semiconductor chips are stacked is applied, slimming of packaging is difficult.

공개특허공보 제10-2009-0043955호에는 본딩 와이어를 갖는 반도체 패키지가 개시되어 있다.Japanese Unexamined Patent Application Publication No. 10-2009-0043955 discloses a semiconductor package having a bonding wire.

공개특허공보 제10-2009-0043955호(2009. 05. 07. 공개)Published Patent Publication No. 10-2009-0043955 (published on May 05, 2009)

본 발명의 실시예는 기판을 이용하는 대신 프레임을 사용하는 팬 아웃 패키지 공정을 통해 박형의 패키지 가공이 가능한 반도체 패키지 및 그 제조방법을 제공하고자 한다.An embodiment of the present invention is to provide a semiconductor package capable of processing a thin package through a fan-out packaging process using a frame instead of using a substrate, and a manufacturing method thereof.

본 발명의 일 측면에 따르면, 상부와 하부 사이에 전기적 신호의 전달이 가능하고, 관통부가 형성되는 프레임; 상기 관통부에 수용되는 제1 반도체 칩; 상기 제1 반도체 칩 상에 탑재되는 제2 반도체 칩; 상기 제1 반도체 칩과 상기 프레임의 신호부를 전기적으로 연결하는 와이어; 상기 프레임과 상기 제1 반도체 칩과 상기 제2 반도체 칩과 상기 와이어를 일체화하도록 몰딩하는 봉지재; 및 상기 프레임과 상기 제1 반도체 칩의 하부에 마련되고, 상기 프레임과 전기적으로 연결되는 배선부를 포함하는 반도체 패키지가 제공될 수 있다.According to an aspect of the present invention, there is provided a display device comprising: a frame capable of transmitting an electrical signal between an upper portion and a lower portion and having a through portion; A first semiconductor chip accommodated in the penetration portion; A second semiconductor chip mounted on the first semiconductor chip; A wire electrically connecting the first semiconductor chip to a signal portion of the frame; An encapsulant for molding the frame, the first semiconductor chip, the second semiconductor chip and the wire so as to be integrated with each other; And a semiconductor package which is provided below the frame and the first semiconductor chip and includes a wiring portion electrically connected to the frame.

또한, 상기 배선부는 일 단이 상기 와이어와 연결되는 상기 프레임의 타 단과 전기적으로 연결되고 상기 제1 반도체 칩의 외측으로 연장되는 배선층과, 상기 배선층을 절연하는 절연층을 포함할 수 있다.The wiring portion may include a wiring layer having one end electrically connected to the other end of the frame connected to the wire and extending to the outside of the first semiconductor chip, and an insulating layer insulating the wiring layer.

또한, 상기 배선부의 상기 제1 반도체 칩이 위치하는 면과 대향하는 면에 마련되고 상기 배선층과 전기적으로 연결되는 외부 연결단자를 더 포함할 수 있다.The semiconductor device may further include an external connection terminal provided on a surface of the wiring portion facing the surface on which the first semiconductor chip is located and electrically connected to the wiring layer.

또한, 상기 제1 반도체 칩의 외곽에 위치하는 신호패드를 연결하여 형성되는 가상의 영역보다 외곽에 위치하는 상기 외부 연결단자를 연결하여 형성되는 가상의 영역이 더 넓을 수 있다.In addition, a virtual region formed by connecting the external connection terminals located outside the virtual region formed by connecting the signal pads located on the outer side of the first semiconductor chip may be wider.

또한, 상기 프레임은 도전성 소재를 포함하는 리드 프레임으로 마련될 수 있다.Further, the frame may be provided as a lead frame including a conductive material.

또한, 상기 프레임은 비아홀이 형성되고, 상기 비아홀에 도전성 물질이 충진되는 비아 프레임으로 마련될 수 있다.Also, the frame may be provided with a via-hole in which a via-hole is formed and the via-hole is filled with a conductive material.

또한, 상기 제1 반도체 칩과 상기 제2 반도체 칩은 활성면이 마주보도록 배치되고, 서로 전기적으로 접속될 수 있다.Further, the first semiconductor chip and the second semiconductor chip may be arranged so that their active surfaces face each other, and may be electrically connected to each other.

또한, 상기 제1 반도체 칩과 상기 제2 반도체 칩은 범프 또는 솔더볼에 의해 접속될 수 있다.The first semiconductor chip and the second semiconductor chip may be connected by bumps or solder balls.

또한, 상기 제1 반도체 칩은 복수의 신호패드가 마련되는 활성면이 위를 향하도록 배치되고, 상기 복수의 신호패드 중 외곽에 위치하는 제1 신호패드는 상기 와이어와 접속되어 상기 프레임과 전기적으로 연결되고, 상기 제1 신호패드의 내측에 위치하는 제2 신호패드는 상기 제2 반도체 칩과 범프 또는 솔더볼에 의해 전기적으로 연결될 수 있다.In addition, the first semiconductor chip may be arranged such that an active surface on which a plurality of signal pads are provided faces upward, and a first signal pad located outside the plurality of signal pads is electrically connected to the frame, And a second signal pad located inside the first signal pad may be electrically connected to the second semiconductor chip by a bump or a solder ball.

또한, 상기 봉지재는 상기 프레임의 외측을 둘러싸도록 마련되어 상기 프레임이 외부로 노출되는 것을 방지할 수 있다.Further, the encapsulation material is provided so as to surround the outer side of the frame, thereby preventing the frame from being exposed to the outside.

또한, 상기 제2 반도체 칩은 상면이 외부로 노출될 수 있다.Also, the upper surface of the second semiconductor chip may be exposed to the outside.

본 발명의 다른 실시예에 따르면, 캐리어 상에 프레임의 관통부에 상기 제1 반도체 칩이 수용되도록 배치하되, 상기 제1 반도체 칩의 활성면이 위를 향하도록 배치하고, 상기 제1 반도체 칩 상에 제2 반도체 칩을 탑재하되, 상기 제2 반도체 칩과 상기 신호패드가 전기적으로 접속되도록 탑재하고, 상기 제1 반도체 칩과 상기 프레임을 와이어 본딩을 통해 전기적으로 연결하고, 상기 프레임과 상기 제1 반도체 칩과 상기 제2 반도체 칩과 상기 와이어를 봉지재로 몰딩하는 반도체 패키지 제조방법이 제공될 수 있다.According to another embodiment of the present invention, an active surface of the first semiconductor chip is disposed so as to be faced upward, the first semiconductor chip is placed on the carrier so that the first semiconductor chip is received in the penetration portion of the frame, The second semiconductor chip and the signal pad are electrically connected to each other, the first semiconductor chip and the frame are electrically connected through wire bonding, and the frame and the first A semiconductor package manufacturing method for molding the semiconductor chip, the second semiconductor chip and the wire into an encapsulant may be provided.

또한, 상기 봉지재는 상기 프레임의 외측면을 둘러싸도록 몰딩할 수 있다.Further, the sealing material can be molded so as to surround the outer side surface of the frame.

또한, 상기 제1 반도체 칩의 신호패드 중 중앙부에 위치하는 제2 신호패드에 상기 제2 반도체 칩을 접속시키고, 상기 외곽에 위치하는 제1 신호패드에 상기 와이어를 접속시킬 수 있다.The second semiconductor chip may be connected to the second signal pad located at the center of the signal pad of the first semiconductor chip, and the wire may be connected to the first signal pad located at the outer periphery.

또한, 상기 봉지재의 상부면을 그라인딩하여 상기 제2 반도체 칩의 상부면이 노출되도록 할 수 있다.Further, the upper surface of the second semiconductor chip may be exposed by grinding the upper surface of the sealing material.

본 발명의 실시예에 따른 반도체 패키지 및 그 제조방법은 프레임의 관통부에 제1 반도체 칩을 수용시킴으로써 전체 패키지의 두께를 감소시킬 수 있으며, 박형의 패키지를 제조 가능케 하여 활용도를 향상시킬 수 있다.The semiconductor package and the method of manufacturing the same according to the embodiment of the present invention can reduce the thickness of the entire package by accommodating the first semiconductor chip in the penetration portion of the frame and can improve the utilization by making it possible to manufacture a thin package.

또한, 고가의 패키지용 기판을 사용하는 대신 프레임을 사용함으로써 제조 원가를 절감할 수 있다.In addition, a manufacturing cost can be reduced by using a frame instead of an expensive package substrate.

또한, 봉지재의 상부를 몰딩할 수 있어 초박형 패키지의 구현이 가능하고, 제2 반도체 칩의 상면을 노출시키는 경우 열 방출 효과가 향상되어 전체 패키지의 열 저항이 감소한다.In addition, the upper part of the encapsulation material can be molded to realize an ultra-thin package, and when the upper surface of the second semiconductor chip is exposed, the heat radiation effect is improved and the thermal resistance of the entire package is reduced.

또한, 제1 반도체 칩의 하부에 팬아웃 금속 패턴을 포함하여, 제1 반도체 칩에 형성된 좁은 간격의 신호 패드들을 보다 넓게 확장시킬 수 있다.In addition, it is possible to widen the signal pads of a narrow space formed in the first semiconductor chip by including the fan-out metal pattern in the lower part of the first semiconductor chip.

도 1은 본 발명의 일 실시예에 따른 반도체 패키지의 단면도이다.
도 2 내지 도 10은 본 발명의 일 실시예에 따른 반도체 패키지의 제작 공정을 나타내는 단면도이다.
도 11은 본 발명의 다른 실시예에 따른 반도체 패키지의 단면도이다.
도 12는 본 발명의 또 다른 실시예에 따른 반도체 패키지의 단면도이다.1 is a cross-sectional view of a semiconductor package according to an embodiment of the present invention.
2 to 10 are cross-sectional views illustrating a manufacturing process of a semiconductor package according to an embodiment of the present invention.
11 is a cross-sectional view of a semiconductor package according to another embodiment of the present invention.
12 is a cross-sectional view of a semiconductor package according to another embodiment of the present invention.

이하에서는 본 발명의 실시예들을 첨부 도면을 참조하여 상세히 설명한다. 아래에서 소개하는 실시예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 사상을 충분히 전달하기 위해 제시하는 것일 뿐, 본 발명이 제시하는 실시예만으로 한정되는 것은 아니다. 본 발명은 다른 실시형태로도 구체화될 수 있다. 본 발명을 명확하게 설명하기 위하여 설명과 관계없는 부분은 도면에서 생략하였으며 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다. 또한, 이하 사용되는 용어 중 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. It is to be understood that the embodiments described below are provided only to illustrate the present invention and are not intended to limit the scope of the present invention. The present invention may be embodied in other embodiments. In order to clearly explain the present invention, parts not related to the description are omitted from the drawings, and the width, length, thickness, etc. of the components may be exaggerated for convenience. Like reference numerals designate like elements throughout the specification. In addition, the following terms "and / or" include any one of the listed items and any combination of one or more of them.

도 1은 본 발명의 일 실시예에 따른 반도체 패키지(100)의 단면도이다.1 is a cross-sectional view of a semiconductor package 100 according to an embodiment of the present invention.

본 발명의 일 실시예에 따른 반도체 패키지(100)는 프레임(130), 프레임(130)의 개구부에 수용되는 제1 반도체 칩(110), 제1 반도체 칩(110) 상에 탑재되는 제2 반도체 칩(120), 제1 반도체 칩(110)과 프레임(130)의 신호부를 전기적으로 연결하는 와이어(150), 프레임(130)과 제1 반도체 칩(110)과 제2 반도체 칩(120)과 와이어(150)를 일체화하도록 몰딩하는 봉지재(140), 제1 반도체 칩(110)의 하부에 마련되어 상기 프레임(130)과 전기적으로 연결되는 배선부(160), 및 배선부(160)와 전기적으로 연결되어 외부 회로(미도시)에 반도체 패키지(100)를 연결하는 외부 연결단자(170)를 포함한다.A semiconductor package 100 according to an embodiment of the present invention includes a frame 130, a first semiconductor chip 110 housed in an opening of the frame 130, a second semiconductor chip 110 mounted on the first semiconductor chip 110, A wire 150 electrically connecting the first semiconductor chip 110 and the signal portion of the frame 130, a frame 130, a first semiconductor chip 110 and a second semiconductor chip 120, An encapsulating material 140 molded to integrate the wires 150, a wiring part 160 provided under the first semiconductor chip 110 and electrically connected to the frame 130, and a wiring part 160 electrically connected to the frame 130, And an external connection terminal 170 connecting the semiconductor package 100 to an external circuit (not shown).

제1 반도체 칩(110)과 제2 반도체 칩(120)은 메모리칩이거나 로직칩일 수 있다. 일 예인 메모리 칩은 디램(DRAM), 에스램(SRAM), 플래시(flash), 피램(PRAM), 알이램(ReRAM), 에프이램(FeRAM) 또는 엠램(MRAM) 등을 포함할 수 있다. 일 예인 로직칩은 메모리칩들을 제어하는 제어기일 수 있다.The first semiconductor chip 110 and the second semiconductor chip 120 may be memory chips or logic chips. One example of a memory chip may include DRAM, SRAM, flash, PRAM, ReRAM, FeRAM, or MRAM. One example of a logic chip may be a controller that controls memory chips.

제1 반도체 칩(110)과 제2 반도체 칩(120)은 서로 같은 종류의 것일 수도, 또는 서로 다른 종류의 것일 수도 있다. 일 예로, 제1 반도체 칩(110)과 제2 반도체 칩(120)이 서로 종류의 것으로 마련되되 서로 전기적으로 연결되어 하나의 시스템으로 동작하는 시스템 인 패키지(System in Package, SiP)일 수 있다.The first semiconductor chip 110 and the second semiconductor chip 120 may be of the same kind or may be of different kinds. For example, the first semiconductor chip 110 and the second semiconductor chip 120 may be a system in package (SiP), which is a system in which the first semiconductor chip 110 and the second semiconductor chip 120 are electrically connected to each other to operate as a single system.

제1 반도체 칩(110)은 회로가 형성되는 활성영역을 포함하는 활성면(112)을 구비할 수 있다. 그리고 활성면(112)의 반대면은 비활성면(113)일 수 있다. 활성면(112)에는 외부와 신호를 교환하기 위한 신호패드(111)가 형성될 수 있다. 신호패드(111)는 반도체 칩(110)과 일체로 형성되는 것을 포함한다.The first semiconductor chip 110 may have an active surface 112 including an active region in which a circuit is formed. And the opposite surface of the active surface 112 may be the inactive surface 113. A signal pad 111 for exchanging signals with the outside may be formed on the active surface 112. The signal pad 111 includes one formed integrally with the semiconductor chip 110.

신호패드(111)는 와이어(150)를 통해 프레임(130)과 전기적으로 연결되는 제1 신호패드(111-1)와 다이 접속부재(121)를 통해 제2 반도체 칩(120)과 전기적으로 연결되는 제2 신호패드(111-2)를 포함한다. 제1 신호패드(111-1)는 제1 반도체 칩(110)의 외곽에 위치할 수 있고, 제2 신호패드(111-2)는 제1 반도체 칩(110)의 중앙부에 위치할 수 있다. 도면에는 제1 반도체 칩(110)의 가장 외곽에 위치하는 신호패드가 와이어(150)와 연결되는 제1 신호패드(111-1)인 것으로 도시하였지만, 이와 달리 제1 신호패드(111-1)의 개수 및 위치는 다양하게 제공될 수 있다.The signal pad 111 is electrically connected to the second semiconductor chip 120 via the first signal pad 111-1 and the die connecting member 121 which are electrically connected to the frame 130 through the wire 150, And a second signal pad 111-2. The first signal pad 111-1 may be located on the outer side of the first semiconductor chip 110 and the second signal pad 111-2 may be located on the center of the first semiconductor chip 110. [ Although the first signal pad 111-1 is shown as being connected to the wire 150 at the outermost position of the first semiconductor chip 110, May be provided in various ways.

신호패드(111)는 와이어(150) 또는 제2 반도체 칩(120)과 전기적으로 연결된다. 신호패드(111)의 연결은 범프 또는 도전성 접착물질에 의할 수 있다. 예를 들어, 금속(납(Pb) 혹은 주석(Sn)을 포함)의 용융재에 의한 솔더 조인트 접합일 수 있다.The signal pad 111 is electrically connected to the wire 150 or the second semiconductor chip 120. The connection of the signal pad 111 can be made by a bump or a conductive adhesive material. For example, it may be a solder joint bonding by a molten material of a metal (including lead (Pb) or tin (Sn)).

프레임(130)은 제1 반도체 칩(110)의 주위에 마련되고, 제1 반도체 칩(110)과 전기적으로 연결될 수 있다. 그리고 프레임(130)은 상부에서 입력되는 전기적 신호를 하부에 위치하는 배선부(160)에 전달할 수 있다. 즉 전기적 신호의 수직 방향 전달이 가능하다.The frame 130 is provided around the first semiconductor chip 110 and may be electrically connected to the first semiconductor chip 110. The frame 130 may transmit an electrical signal input from the upper portion to the wiring portion 160 located at the lower portion. That is, vertical transmission of electrical signals is possible.

프레임(130)은 후술할 봉지재(140)와 함께 반도체 패키지(100)를 지지하는 지지부재로서 역할을 할 수 있다. 프레임(130)은 외부의 습기 또는 충격 등으로부터 반도체 칩들을 보호 및 지지하는 골격 역할을 할 수 있다.The frame 130 may serve as a support member for supporting the semiconductor package 100 together with the encapsulant 140 to be described later. The frame 130 may serve as a skeleton for protecting and supporting the semiconductor chips from external moisture or impact.

프레임(130)은 리드 프레임(Lead frame)일 수 있다. 리드 프레임은 철(Fe) 또는 구리(Cu)를 포함하는 합금으로 마련될 수 있다. 특히 발열량이 큰 반도체 칩이 사용되는 경우에는 열전도율이 좋은 구리를 주성분으로 하는 리드 프레임이 사용될 수 있다. 그 밖에도 반도체 패키지(100)의 사용 특성에 따라 실리콘(Silicon)과 열팽창율이 비슷한 Fe-Ni 합금 계열인 알로이 리드 프레임(Alloy lead frame)이 사용될 수 있다.The frame 130 may be a lead frame. The lead frame may be made of an alloy containing iron (Fe) or copper (Cu). In particular, when a semiconductor chip having a large heat generation amount is used, a lead frame having copper as a main component having a good thermal conductivity may be used. Alloy lead frames of the Fe-Ni alloy series having a thermal expansion coefficient similar to that of silicon may be used according to the characteristics of the semiconductor package 100.

프레임(130)은 복수의 관통부(131, 132)를 형성할 수 있다. 도 1에서 중앙에 위치하는 관통부(131)는 제1 반도체 칩(110)을 수용할 수 있고, 주변부에 마련되는 관통부(132)를 형성하여 이웃하는 프레임(130)을 구분함으로써 제1 반도체 칩(110)과 복수의 와이어(150)를 통해 연결될 때 각각의 신호를 구분하여 전달할 수 있다. 프레임(130)의 관통부(131, 132)는 스탬핑(Staping) 공정이나 에칭(Etching) 공정에 의해 형성될 수 있다.The frame 130 may form a plurality of through portions 131 and 132. 1, the through-hole 131 located at the center can accommodate the first semiconductor chip 110, and the through-hole 132 provided at the peripheral portion is formed to define the neighboring frame 130, When the chip 110 and the plurality of wires 150 are connected to each other, the signals can be separately transmitted. The through portions 131 and 132 of the frame 130 may be formed by a stamping process or an etching process.

한편, 도면에 도시되지는 않았지만 프레임(130)은 복수의 신호 리드(미도시)들을 포함할 수 있다. 신호 리드들은 프레임(130)의 일 면에 부착되어 마련될 수 있다.Meanwhile, although not shown in the drawings, the frame 130 may include a plurality of signal leads (not shown). The signal leads may be provided attached to one side of the frame 130.

제2 반도체 칩(120)은 제1 반도체 칩(110) 상에 탑재될 수 있다. 제2 반도체 칩(120)은 제1 반도체 칩(110)의 설명이 동일하게 적용될 수 있으므로 상세한 설명을 생략한다.The second semiconductor chip 120 may be mounted on the first semiconductor chip 110. Since the description of the first semiconductor chip 110 can be applied to the second semiconductor chip 120, the detailed description will be omitted.

제2 반도체 칩(120)은 제1 반도체 칩 상에 다이 접속부재(121)을 매개로 접속될 수 있다. 일 예로, 다이 접속부재(121)은 범프 또는 솔더볼을 포함한다. 또는 그 밖의 도전성 접착물질을 포함한다.The second semiconductor chip 120 can be connected to the first semiconductor chip via the die connecting member 121. [ In one example, the die connecting member 121 includes a bump or a solder ball. Or other conductive adhesive material.

또한, 제2 반도체 칩(120)은 회로가 형성되는 활성면(122)이 아래를 향하여 제1 반도체 칩(110)의 활성면(112)과 마주보도록 배치될 수 있다. 도면에는 도시되지 않았지만, 제2 반도체 칩(120)의 활성면(122)에는 복수의 신호패드(미도시)가 마련되고, 각각의 신호패드들은 제1 반도체 칩(110)의 신호패드들(111)과 접속될 수 있다.The second semiconductor chip 120 may be disposed such that the active surface 122 on which the circuit is formed faces downwardly to the active surface 112 of the first semiconductor chip 110. Although not shown in the figure, a plurality of signal pads (not shown) are provided on the active surface 122 of the second semiconductor chip 120, and the signal pads 111 of the first semiconductor chip 110 .

그리고 제2 반도체 칩(120)의 너비는 제1 반도체 칩(110)의 너비보다 작도록 마련될 수 있다. 더 상세히 설명하면, 제2 반도체 칩(120)의 너비는 제1 반도체 칩(110) 상에 탑재된 상태에서 제1 반도체 칩(110)의 활성면(112)에서 외곽에 위치하고 와이어(150)와 연결되는 제1 신호패드(111-1)들을 노출시킬 수 있도록 하는 범위 내에서 정해질 수 있다.The width of the second semiconductor chip 120 may be smaller than the width of the first semiconductor chip 110. The width of the second semiconductor chip 120 is located on the outer surface of the active surface 112 of the first semiconductor chip 110 while being mounted on the first semiconductor chip 110, And can be determined within a range that allows the first signal pads 111-1 to be connected to be exposed.

와이어(150)는 제1 반도체 칩(110)을 프레임(130)과 전기적으로 접속시킨다. 즉, 제1 반도체 칩(110)의 제1 신호패드(111-1)는 와이어(150) 본딩(Wire bonding)을 통해 프레임(130)에 전기적으로 접속된다. 와이어(150)는 전도성이 좋은 금(Au)을 포함하여 제공되거나 경제성을 고려하여 구리(Cu)를 포함하여 제공될 수 있다.The wire 150 electrically connects the first semiconductor chip 110 to the frame 130. That is, the first signal pad 111-1 of the first semiconductor chip 110 is electrically connected to the frame 130 through wire bonding. The wire 150 may be provided with gold (Au) having good conductivity or may be provided with copper (Cu) in view of economy.

봉지재(140)는 제1 반도체 칩(110) 및 제2 반도체 칩(120)과 프레임(130)과 와이어(150)와 배선부(160)를 일체화하도록 몰딩할 수 있다. 봉지재(140)는 절연물을 포함할 수 있고, 예를 들어 에폭시 몰딩 컴파운드(epoxy mold compound, EMC) 또는 엔캡슐런트(encapsulant)를 포함할 수 있다.The encapsulant 140 may be molded to integrate the first semiconductor chip 110 and the second semiconductor chip 120, the frame 130, the wire 150, and the wiring portion 160 together. The encapsulant 140 may comprise an insulator and may include, for example, an epoxy mold compound (EMC) or an encapsulant.

봉지재(140)는 유동성이 있는 상태에서 주입된 후 고온 환경에서 경화될 수 있다. 일 예로, 봉지재(140)를 가열함과 동시에 가압하는 과정을 포함할 수 있으며, 이 때 진공 공정을 추가하여 봉지재(140) 내부의 가스 등을 제거할 수 있다. 봉지재(140)가 경화되면서 배선부(160) 및 프레임(130)과 제1 반도체 칩(110), 제2 반도체 칩(120), 및 와이어(150)는 일체화되어 하나의 구조체를 이룬다.The encapsulant 140 may be injected in a fluid state and then cured in a high temperature environment. For example, the sealing material 140 may be heated and pressed at the same time. In this case, a vacuum process may be added to remove the gas or the like in the sealing material 140. The sealing material 140 is cured and the wiring part 160 and the frame 130 and the first semiconductor chip 110, the second semiconductor chip 120 and the wire 150 are integrated to form a single structure.

봉지재(140)는 프레임(130)의 관통부(131, 132) 사이에 충진되어 몰딩할 수 있다. 일 예로, 제1 반도체 칩(110)의 측면과 프레임(130)의 중앙에 위치하는 관통부(131) 사이에 충진될 수 있고, 이웃하는 프레임(130) 사이에 위치하는 관통부(132, 도 3 참고) 사이에 충진될 수 있다.The encapsulant 140 may be filled between the penetration portions 131 and 132 of the frame 130 and molded. For example, between the side surfaces of the first semiconductor chip 110 and the penetration portions 131 located at the center of the frame 130, the penetration portions 132, 132 located between the adjacent frames 130 3). ≪ / RTI >

또한, 봉지재(140)는 프레임(130)의 외측(133)을 둘러싸도록 몰딩하여 프레임(130)을 외부로부터 절연시킬 수 있다. 도 1을 참고하면, 프레임(130)은 배선부(160)의 외곽보다 내측으로 위치할 수 있다. 따라서 봉지재(140)는 배선부(160) 상에 몰딩되면서 프레임(130)의 외측(133)을 둘러쌀 수 있다.The encapsulant 140 may be molded so as to surround the outer side 133 of the frame 130 to insulate the frame 130 from the outside. Referring to FIG. 1, the frame 130 may be located inside the outer portion of the wiring portion 160. Accordingly, the encapsulant 140 may be molded on the wiring part 160 and surround the outer side 133 of the frame 130.

배선부(160)는 프레임(130)을 외부 연결단자(170)와 전기적으로 연결할 수 있다. 배선부(160)는 예를 들어 금속배선의 재배치 공정으로 형성할 수 있다. 배선부(160)는 금속 등의 도전성 물질을 포함할 수 있고, 예를 들어, 구리, 구리 합금, 알루미늄, 또는 알루미늄 합금을 포함할 수 있다. 또한, 배선부(160)는 미리 제조된 기판으로 구성될 수 있고, 압착, 접착, 리플로우 등에 의하여 제1 반도체 칩(110)에 접착될 수 있다.The wiring portion 160 may electrically connect the frame 130 to the external connection terminal 170. [ The wiring portion 160 can be formed, for example, by a metal wiring rearrangement process. The wiring portion 160 may include a conductive material such as a metal and may include, for example, copper, a copper alloy, aluminum, or an aluminum alloy. In addition, the wiring portion 160 may be formed of a previously manufactured substrate, and may be bonded to the first semiconductor chip 110 by pressing, bonding, reflowing, or the like.

배선부(160)는 절연층(162)과 배선층(161)을 포함할 수 있다. 절연층(162)은 유기 또는 무기 절연 물질을 포함할 수 있다. 일 예로, 절연층(162)은 에폭시(epoxy) 수지를 포함할 수 있다.The wiring portion 160 may include an insulating layer 162 and a wiring layer 161. The insulating layer 162 may comprise an organic or inorganic insulating material. In one example, the insulating layer 162 may include an epoxy resin.

절연층(162)은 2층(two layer) 구조로 형성되고, 그 사이에 배선층(161)이 개재될 수 있다. 즉, 절연층(162)은 제1 반도체 칩(110) 및 프레임(130)과 배선층(161) 사이를 절연하는 제1절연층과 배선층(161)을 외부와 절연하는 제2절연층을 포함할 수 있다.The insulating layer 162 may have a two-layer structure, and a wiring layer 161 may be interposed therebetween. That is, the insulating layer 162 includes a first insulating layer for insulating the first semiconductor chip 110 and the frame 130 from the wiring layer 161, and a second insulating layer for insulating the wiring layer 161 from the outside .

배선층(161)은 도전성 물질을 포함하며, 예를 들어 금속을 포함할 수 있다. 일 예로, 배선층(161)은 구리, 알루미늄, 또는 이들의 합금을 포함할 수 있다.The wiring layer 161 includes a conductive material, and may include, for example, a metal. For example, the wiring layer 161 may include copper, aluminum, or an alloy thereof.

배선부(160)는 재배선하는 회로를 형성할 수 있다. 이를 빌드업(Build-up) 공정이라 부르기도 한다. 즉, 제1 반도체 칩(110)에서 프레임(130)으로 전달되는 전기적 신호가 배선부(160)에서 재배선됨으로써 반도체 패키지(100)는 팬아웃 구조를 가질 수 있다. 따라서 제1 반도체 칩(110)의 입출력 단자를 미세화하는 동시에 입출력 단자의 개수를 증가시킬 수 있다.The wiring portion 160 can form a circuit for rewiring. This is also referred to as a build-up process. That is, the electrical signal transmitted from the first semiconductor chip 110 to the frame 130 is rewired by the wiring part 160, so that the semiconductor package 100 can have a fan-out structure. Therefore, the input / output terminals of the first semiconductor chip 110 can be miniaturized and the number of input / output terminals can be increased.

팬아웃 구조를 가지는 반도체 패키지(100)는 외부 연결단자(170)의 연결영역이 제1 반도체 칩(110)의 활성영역 보다 더 넓도록 마련된다. 여기서 외부 연결단자(170)의 연결영역은 최외곽에 위치하는 외부 연결단자(170)를 연결하였을 때 형성되는 영역을 의미하고, 제1 반도체 칩(110)의 활성영역은 최외곽에 위치하는 제1 신호패드(111-1)를 연결하였을 때 형성되는 영역을 의미한다. The semiconductor package 100 having the fan-out structure is provided such that the connection region of the external connection terminal 170 is wider than the active region of the first semiconductor chip 110. Here, the connection region of the external connection terminal 170 is a region formed when the outermost external connection terminal 170 is connected, and the active region of the first semiconductor chip 110 is a region 1 signal pads 111-1 are connected to each other.

외부 연결단자(170)는 배선부(160)의 하부에 연결되어 반도체 패키지(100)와 외부 기판(미도시) 또는 다른 반도체 패키지(미도시) 등을 전기적으로 연결한다. 도 1에는 외부 연결단자(170)의 일 예로 솔더볼을 도시하였지만, 솔더범프 등을 포함한다. 또한, 외부 연결단자(170)의 표면에는 유기물 코팅 또는 금속도금 등의 표면처리가 수행되어 표면이 산화되는 것을 방지할 수 있다. 예를 들면, 유기물은 OSP(Organic Solder Preservation) 코팅일 수 있으며, 금속도금은 금(Au), 니켈(Ni), 납(Pb), 또는 실버(Ag) 도금 등으로 처리될 수 있다.The external connection terminal 170 is connected to the lower portion of the wiring portion 160 to electrically connect the semiconductor package 100 to an external substrate (not shown) or another semiconductor package (not shown). 1 shows a solder ball as an example of the external connection terminal 170, but includes solder bumps and the like. Also, the surface of the external connection terminal 170 can be prevented from being oxidized by performing surface treatment such as organic coating or metal plating. For example, the organic material may be an OSP (Organic Solder Preservation) coating, and the metal plating may be treated with gold (Au), nickel (Ni), lead (Pb), silver (Ag) plating or the like.

다음으로 도면을 참고하여 반도체 패키지(100)의 제작 공정을 설명하기로 한다. 도 2 내지 도 12는 본 발명의 일 실시예에 따른 반도체 패키지(100)의 제작 공정을 나타내는 단면도이다.Next, a manufacturing process of the semiconductor package 100 will be described with reference to the drawings. 2 to 12 are cross-sectional views illustrating a manufacturing process of the semiconductor package 100 according to an embodiment of the present invention.

도 2는 캐리어(10) 상에 프레임(130)이 배치된 상태를 도시한다.Fig. 2 shows a state in which the frame 130 is arranged on the carrier 10. Fig.

프레임(130)은 접착층(11)에 의해 캐리어(10)에 고정될 수 있다. 프레임(130)은 중앙에 관통부(131)를 형성하고, 중앙에 형성되는 관통부(131) 주위에 복수의 관통부(132)를 형성할 수 있다.The frame 130 may be fixed to the carrier 10 by an adhesive layer 11. The frame 130 may have a penetrating portion 131 formed at the center thereof and a plurality of penetrating portions 132 formed around the penetrating portion 131 formed at the center.

캐리어(10)는 프레임(130)과 제1 반도체 칩(110)을 지지하기 위한 것으로 강성이 상당하고 열변형이 적은 재질로 마련될 수 있다. 캐리어(10)는 고형(rigid type)의 재료일 수 있으며, 예를 들어, 몰드 성형물 내지 폴리이미드 테이프(polyimide tape) 등의 재료를 사용할 수 있다.The carrier 10 is for supporting the frame 130 and the first semiconductor chip 110 and may be made of a material having a significant rigidity and less thermal deformation. The carrier 10 may be a rigid type material. For example, a material such as a molded product or a polyimide tape may be used.

접착층(11)은 양면 접착필름을 사용할 수 있으며, 일 면이 캐리어(10) 상에 부착되어 고정되고 타 면에 프레임(130)이 부착될 수 있다.The adhesive layer 11 may be a double-sided adhesive film, one side of which is fixed on the carrier 10, and the frame 130 is attached to the other side.

도 3은 캐리어(10) 상에 제1 반도체 칩(110)이 배치된 상태를 도시한다.Fig. 3 shows a state in which the first semiconductor chip 110 is arranged on the carrier 10. Fig.

제1 반도체 칩(110)은 프레임(130)의 중앙에 위치하는 관통부(131) 사이에 수용되도록 배치될 수 있다. 반도체 칩(110)의 양 측면은 프레임(130)과 떨어져 배치될 수 있다.The first semiconductor chip 110 may be arranged to be received between the penetration portions 131 located at the center of the frame 130. Both sides of the semiconductor chip 110 can be disposed apart from the frame 130.

제1 반도체 칩(110)은 활성면(112)이 위를 향하도록 하여 배치될 수 있다. 그리고 제1 반도체 칩(110)의 비활성면(113)은 접착층(11)에 부착될 수 있다.The first semiconductor chip 110 may be disposed such that the active surface 112 faces upward. And the inactive surface 113 of the first semiconductor chip 110 may be attached to the adhesive layer 11. [

한편, 도면에는 캐리어(10) 상에 하나의 반도체 패키지(100)가 제조되는 것을 도시하였지만, 이와 달리 캐리어(10) 상에는 소정 간격을 두고 다수의 프레임(130)과 다수의 제1 반도체 칩(110)이 부착되어, 한 번의 공정으로 다수의 반도체 패키지(100)를 동시에 제조할 수 있다.Although a single semiconductor package 100 is shown on the carrier 10 in the figure, the plurality of frames 130 and the plurality of first semiconductor chips 110 ) So that a plurality of semiconductor packages 100 can be manufactured at the same time.

도 4는 제1 반도체 칩(110) 상에 제2 반도체 칩(120)을 탑재한 상태를 나타낸다.FIG. 4 shows a state in which the second semiconductor chip 120 is mounted on the first semiconductor chip 110. FIG.

제2 반도체 칩(120)은 활성면(122)이 아래를 향하도록 탑재되어 제1 반도체 칩(110)의 활성면(112)과 제2 반도체 칩의 활성면(122)이 서로 마주볼 수 있다.The second semiconductor chip 120 is mounted with the active surface 122 facing down so that the active surface 112 of the first semiconductor chip 110 and the active surface 122 of the second semiconductor chip can face each other .

그리고 제2 반도체칩(120)은 다이 접속부재(121)을 매개로 제1 반도체 칩(110)의 제2 신호패드(111-2) 상에 탑재될 수 있다. 다이 접속부재(121)는 제2 신호패드(111-2)의 개수에 대응하는 수로 마련될 수 있다.And the second semiconductor chip 120 may be mounted on the second signal pad 111-2 of the first semiconductor chip 110 via the die connecting member 121. [ The die connecting member 121 may be provided in a number corresponding to the number of the second signal pads 111-2.

그리고 다이 접속부재(121)은 제2 반도체 칩(120)의 활성면(122)에 부착된 상태로 제1 반도체 칩(110)의 활성면(112)에 탑재될 수 있다. 다이 접속부재(121)와 제1 반도체 칩(110)의 제2 신호패드(111-2)는 도전성 접착물질에 의해 접착되어 고정될 수 있다.The die connecting member 121 may be mounted on the active surface 112 of the first semiconductor chip 110 while being attached to the active surface 122 of the second semiconductor chip 120. The die connecting member 121 and the second signal pad 111-2 of the first semiconductor chip 110 can be adhered and fixed by a conductive adhesive material.

도 5는 와이어(150) 본딩을 한 상태를 나타낸다.5 shows a state in which the wire 150 is bonded.

제1 반도체 칩(110)과 프레임(130)은 와이어(150)에 의해 전기적으로 연결될 수 있다. 한편, 제1 반도체 칩(110)은 복수의 와이어(150)를 이용하여 프레임(130)에 접속될 수 있다. 도면을 참고하면, 제1 반도체 칩(110)의 하나의 제1 신호패드(111-1)에 함께 본딩되는 2개의 와이어(150)가 각각 프레임(130)의 다른 영역에 접속할 수 있다.The first semiconductor chip 110 and the frame 130 may be electrically connected by the wire 150. Meanwhile, the first semiconductor chip 110 may be connected to the frame 130 using a plurality of wires 150. Referring to the drawing, two wires 150 bonded to one first signal pad 111-1 of the first semiconductor chip 110 can be connected to different regions of the frame 130, respectively.

한편, 도면에 도시되지는 않았지만 와이어(150)가 접속되는 프레임(130)의 일 면에는 신호 리드(미도시)가 마련될 수 있다.Although not shown in the drawing, a signal lead (not shown) may be provided on one side of the frame 130 to which the wire 150 is connected.

도 6은 봉지재(140)를 몰딩한 상태를 나타낸다.6 shows a state in which the encapsulant 140 is molded.

봉지재(140)는 프레임(130)의 관통부(131) 내부에 수용되는 제1 반도체 칩(110)과, 제1 반도체 칩(110) 상에 탑재되는 제2 반도체 칩(120)과 와이어(150)를 일체화할 수 있다. 그리고 봉지재(140)는 제2 반도체 칩(120)의 상면(123)을 덮도록 몰딩할 수 있다.The encapsulant 140 includes a first semiconductor chip 110 accommodated in the through hole 131 of the frame 130, a second semiconductor chip 120 mounted on the first semiconductor chip 110, 150) can be integrated. The encapsulant 140 may be molded to cover the upper surface 123 of the second semiconductor chip 120.

구체적으로 봉지재(140)는 프레임(130)과 제1 반도체 칩(110) 사이, 인접하는 프레임(130) 사이, 및 제1 반도체 칩(110)과 제2 반도체 칩(120) 사이에 충진되고 와이어 주위를 밀봉하도록 마련될 수 있다.Specifically, the sealing material 140 is filled between the frame 130 and the first semiconductor chip 110, between the adjacent frames 130, and between the first semiconductor chip 110 and the second semiconductor chip 120 And may be arranged to seal around the wire.

그리고 봉지재(140)는 프레임(130)의 외측면(133)을 덮도록 마련되어 프레임(130)이 외부에 노출되지 않도록 할 수 있다. 따라서 봉지재(140)는 프레임(130)을 외부로부터 절연시킬 수 있다.The sealing material 140 may be provided to cover the outer surface 133 of the frame 130 to prevent the frame 130 from being exposed to the outside. Therefore, the sealing member 140 can insulate the frame 130 from the outside.

그리고 봉지재(140)는 캐리어(10)와 상부금형(미도시) 사이에 유동성이 있는 상태로 주입되어 캐리어(10) 상에 제공될 수 있으며, 상부금형에 의해 고온 상태에서 압착되어 경화될 수 있다. 봉지재(140)는 금형 안에 부어지고, 시간의 경과에 따라 경화된다. 이 과정에서 프레임(130)과 제1 반도체 칩(110)과 제2 반도체 칩(120) 등이 일체화된다.The encapsulant 140 may be injected in a fluid state between the carrier 10 and the upper mold (not shown) to be provided on the carrier 10, and may be pressed and cured at a high temperature by the upper mold have. The encapsulant 140 is poured into the mold and hardened over time. In this process, the frame 130, the first semiconductor chip 110, and the second semiconductor chip 120 are integrated.

봉지재(140)를 밀봉하는 방법으로 봉지재(140)가 유동성 있는 상태로 주입되는 것을 설명하였지만, 이와 달리 도포되거나 인쇄되는 등의 방법을 사용할 수 있다. 또한, 봉지재(140)의 몰딩 방법으로 관련 기술분야에서 통상적으로 사용되는 다양한 기술들이 사용될 수 있다.The sealant 140 is injected in a fluid state by the method of sealing the sealant 140. Alternatively, the sealant 140 may be applied or printed. In addition, various techniques commonly used in the related art can be used as a molding method of the encapsulant 140. [

도 7은 기존의 캐리어(10)와 접착층(11)을 제거하고, 반대면에 캐리어(20)와 접착층(21)을 설치한 상태를 나타낸다.7 shows a state in which the conventional carrier 10 and the adhesive layer 11 are removed and the carrier 20 and the adhesive layer 21 are provided on the opposite surface.

봉지재(140)가 견고하게 경화된 후에 캐리어(10)와 접착층(161)을 제거할 수 있다. 캐리어(10)가 제거됨으로써 제1 반도체 칩(110)의 비활성면(113)과 프레임(130)의 일 면이 외부로 노출된다.The carrier 10 and the adhesive layer 161 can be removed after the sealing material 140 is firmly cured. The carrier 10 is removed so that one side of the inactive surface 113 of the first semiconductor chip 110 and the frame 130 are exposed to the outside.

다음으로 제1 반도체 칩(110)의 비활성면(113)이 위로 향하도록 하여 다른 캐리어(20) 상에 배치한다. 이 때도 역시 접착층(21)을 매개로 하여 캐리어(20) 상에 고정된다. 새로이 반대면에 캐리어(20)를 설치하는 것은 배선부(160)를 형성하기 위함이다.Next, the non-active surface 113 of the first semiconductor chip 110 is placed on the other carrier 20 so as to face upward. At this time, it is also fixed on the carrier 20 via the adhesive layer 21. The carrier 20 is newly provided on the opposite surface so as to form the wiring portion 160.

도 8은 배선부(160)를 형성한 상태를 나타낸다.8 shows a state in which the wiring portion 160 is formed.

배선부(160)를 형성하는 과정을 상세히 설명하면, 우선 제1 반도체 칩(110)의 비활성면(113)과 봉지재(140)와 프레임(130) 상에 제1 절연층을 적층하되, 프레임(130)의 일부를 노출한다. 제1 절연층의 일부를 노출하는 방법으로 레이저 가공 또는 화학 가공 등에 의해 식각하는 방법을 사용할 수 있다. 다음으로 제1 절연층 상에 배선층(161)을 형성한다. 배선층(161)은 미리 패턴이 형성된 상태로 적층되거나 적층 후에 마스크를 통해 패턴이 형성될 수 있다. 배선층(161)은 제1 절연층의 노출부를 통해 프레임(130)과 전기적으로 연결되고 재배선층을 형성할 수 있다. 배선층(161)은 증착 또는 도금 등 다양한 방법을 이용하여 형성될 수 있다. 마지막으로 제2 절연층을 적층하여 배선층(161)을 절연한다.The first insulating layer is stacked on the inactive surface 113 of the first semiconductor chip 110 and the sealing material 140 and the frame 130, (Not shown). A method of exposing a part of the first insulating layer by laser processing or chemical processing may be used. Next, a wiring layer 161 is formed on the first insulating layer. The wiring layer 161 may be laminated in a pattern in which a pattern is formed in advance, or a pattern may be formed through a mask after lamination. The wiring layer 161 may be electrically connected to the frame 130 through the exposed portion of the first insulating layer to form a re-wiring layer. The wiring layer 161 may be formed using various methods such as vapor deposition or plating. Finally, the second insulating layer is laminated to insulate the wiring layer 161.

도 9는 배선부(160)에 외부 연결단자(170)를 연결한 상태를 나타낸다.FIG. 9 shows a state in which the external connection terminal 170 is connected to the wiring portion 160. FIG.

외부 연결단자(170)는 노출되는 배선층(161)에 부착되어 반도체 패키지(100)를 외부와 전기적으로 연결한다. 외부는 회로기판 또는 다른 반도체 패키지가 될 수 있다. 한편, 도면에는 외부 연결단자(170)의 일 예로 솔더볼을 나타내었지만 솔더범프 등을 포함한다.The external connection terminal 170 is attached to the exposed wiring layer 161 to electrically connect the semiconductor package 100 to the outside. The exterior can be a circuit board or other semiconductor package. Meanwhile, although the solder ball is shown as one example of the external connection terminal 170 in the drawing, it includes solder bumps and the like.

도 10은 캐리어(20)와 접착층(21)을 제거하여 본 발명의 실시예에 따른 반도체 패키지(100)를 완성한 모습을 나타낸다. 복수의 반도체 패키지(100)를 하나의 공정에서 제조하는 경우 인접하는 반도체 패키지(100)를 개별 단위로 절단(Sawing)하는 공정을 포함할 수 있다.10 shows a state in which the carrier 20 and the adhesive layer 21 are removed to complete the semiconductor package 100 according to the embodiment of the present invention. In a case where a plurality of semiconductor packages 100 are manufactured in one process, the process may include a step of cutting adjacent semiconductor packages 100 into individual units.

도 11은 본 발명의 다른 실시예에 따른 반도체 패키지(101)의 단면도이다.11 is a cross-sectional view of a semiconductor package 101 according to another embodiment of the present invention.

본 발명의 다른 실시예에 따른 반도체 패키지(101)의 프레임(180)은 비아 프레임(Via frame)일 수 있다. 비아 프레임은 관통비아가 형성되는 기판으로 마련될 수 있다. 기판은 절연기판일 수 있으며, 절연기판은 절연 물질을 포함할 수 있다. 일 예로, 실리콘(silicon), 글래스(glass), 세라믹(ceramic), 플라스틱(plastic), 또는 폴리머(polymer)를 포함할 수 있다.The frame 180 of the semiconductor package 101 according to another embodiment of the present invention may be a via frame. The via frame may be provided as a substrate on which through vias are formed. The substrate may be an insulating substrate, and the insulating substrate may include an insulating material. For example, silicon, glass, ceramic, plastic, or polymer.

프레임(180)은 제1 반도체 칩(110)을 수용하는 관통부(181)가 중앙에 형성되고, 주위에 복수의 관통부, 즉 비아홀(182)이 형성될 수 있다. 그리고 주위에 형성되는 비아홀(182)에는 상하 방향으로 마련되는 관통배선(183)이 마련된다.The frame 180 may have a penetration portion 181 formed at the center thereof to receive the first semiconductor chip 110 and a plurality of penetration portions, that is, via holes 182 may be formed around the penetration portion 181. The via hole 182 formed in the periphery is provided with a through wiring 183 provided in the vertical direction.

관통배선(183)은 제1 반도체 칩(110)에서 전달되는 전기적 신호를 배선부(160)에 전달할 수 있다. 관통배선(183)의 일 측은 와이어(150)를 통해 제1 반도체 칩(110)과 전기적으로 연결되고, 타 측은 배선층(161)을 통해 외부 연결단자(170)와 전기적으로 연결될 수 있다.The through wiring 183 can transmit an electrical signal transmitted from the first semiconductor chip 110 to the wiring portion 160. One side of the through wiring 183 may be electrically connected to the first semiconductor chip 110 through the wire 150 and the other side may be electrically connected to the external connection terminal 170 through the wiring layer 161.

관통배선(183)은 프레임(180)에 마련되는 비아홀(182)을 통해 상하 방향으로 배치된다. 비아홀(182)은 프레임(180)을 관통하도록 형성되며, 제1 반도체 칩(110)의 외곽을 따라 복수로 마련될 수 있다.The through wiring 183 is arranged in a vertical direction through a via hole 182 provided in the frame 180. The via holes 182 are formed to penetrate through the frame 180 and may be provided along a plurality of outlines of the first semiconductor chip 110.

관통배선(183)은 비아홀(182)에 충진되는 도전성 물질일 수 있으며, 비아홀(182)에 코팅되는 금속층일 수 있다. 관통배선(183)은 원기둥 형상으로 마련될 수 있으며, 관통배선(183)의 중공부에는 관통부재(184)가 수용될 수 있다. 관통부재(184)는 비도전성 레진(resin)일 수 있으며, 관통배선(183)의 중공부에 충전되도록 형성될 수 있다. 한편, 관통부재(184)가 도전성 물질로 마련되는 것을 포함한다.The through wiring 183 may be a conductive material filled in the via hole 182 and may be a metal layer coated on the via hole 182. The penetrating wiring 183 may be formed in a cylindrical shape and the penetrating member 184 may be accommodated in the hollow portion of the penetrating wiring 183. The penetrating member 184 may be a non-conductive resin and may be formed to be filled in the hollow portion of the through wiring 183. On the other hand, the penetrating member 184 includes a conductive material.

한편, 관통배선(183)은 솔더볼 등의 형태로 마련되어 비아홀(182)을 관통하거나, 비아홀(182)에 충진되는 솔더 레지스트 잉크(Solder resist ink)일 수 있다.The through wiring 183 may be a solder resist ink that is provided in the form of a solder ball or the like and penetrates the via hole 182 or is filled in the via hole 182.

관통배선(183)의 형성 방법은 무전해 도금, 전해 도금, 스퍼터링, 또는 프린팅 등을 포함한다.Methods for forming the through wiring 183 include electroless plating, electrolytic plating, sputtering, printing, and the like.

도 12는 본 발명의 또 다른 실시예에 따른 반도체 패키지(102)의 단면도이다.12 is a cross-sectional view of a semiconductor package 102 according to another embodiment of the present invention.

본 발명의 또 다른 실시예에 따른 반도체 패키지(102)는 제2 반도체 칩(120)의 상면(123)이 외부로 노출될 수 있다. 이를 위해 봉지재(144)의 몰딩 공정 후에 봉지재(141)의 상면을 그라인딩(grinding)하는 평탄화 공정을 거친다. 이 때, 제2 반도체 칩(120)의 상면(123) 일부가 함께 제거될 수도 있다.The upper surface 123 of the second semiconductor chip 120 may be exposed to the outside in the semiconductor package 102 according to another embodiment of the present invention. For this, a planarization process is performed to grind the top surface of the sealing material 141 after the molding process of the sealing material 144. At this time, a part of the upper surface 123 of the second semiconductor chip 120 may be removed together.

제2 반도체 칩(120)의 상면(123)이 외부로 노출됨으로써 열 방출에 유리해지고, 박형의 반도체 패키지(102)를 제조할 수 있다.The upper surface 123 of the second semiconductor chip 120 is exposed to the outside, which is advantageous for heat dissipation, and the thin semiconductor package 102 can be manufactured.

본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be taken by way of limitation, You will understand. Accordingly, the true scope of the invention should be determined only by the appended claims.

100: 반도체 패키지, 110: 제1 반도체 칩,
120: 제2 반도체 칩, 121: 다이 접속부재,
122: 와이어, 130: 프레임,
140: 봉지재, 150: 봉지재,
160: 배선부, 170: 외부 연결단자.100: semiconductor package, 110: first semiconductor chip,
120: second semiconductor chip, 121: die connecting member,
122: wire, 130: frame,
140: sealing material, 150: sealing material,
160: Wiring section, 170: External connection terminal.

Claims (15)

상부와 하부 사이에 전기적 신호의 전달이 가능하고, 관통부가 형성되는 프레임;
상기 관통부에 수용되는 제1 반도체 칩;
상기 제1 반도체 칩 상에 탑재되는 제2 반도체 칩;
상기 제1 반도체 칩과 상기 프레임의 신호부를 전기적으로 연결하는 와이어;
상기 프레임과 상기 제1 반도체 칩과 상기 제2 반도체 칩과 상기 와이어를 일체화하도록 몰딩하는 봉지재; 및
상기 프레임과 상기 제1 반도체 칩의 하부에 마련되고, 상기 프레임과 전기적으로 연결되는 배선부를 포함하는 반도체 패키지.A frame capable of transmitting an electrical signal between an upper portion and a lower portion and having a through portion formed therein;
A first semiconductor chip accommodated in the penetration portion;
A second semiconductor chip mounted on the first semiconductor chip;
A wire electrically connecting the first semiconductor chip to a signal portion of the frame;
An encapsulant for molding the frame, the first semiconductor chip, the second semiconductor chip and the wire so as to be integrated with each other; And
And a wiring portion provided below the frame and the first semiconductor chip, the wiring portion being electrically connected to the frame. 제1항에 있어서,
상기 배선부는 일 단이 상기 와이어와 연결되는 상기 프레임의 타 단과 전기적으로 연결되고 상기 제1 반도체 칩의 외측으로 연장되는 배선층과, 상기 배선층을 절연하는 절연층을 포함하는 반도체 패키지.The method according to claim 1,
Wherein the wiring section includes a wiring layer having one end electrically connected to the other end of the frame connected to the wire and extending to the outside of the first semiconductor chip, and an insulating layer insulating the wiring layer. 제2항에 있어서,
상기 배선부의 상기 제1 반도체 칩이 위치하는 면과 대향하는 면에 마련되고 상기 배선층과 전기적으로 연결되는 외부 연결단자를 더 포함하는 반도체 패키지.3. The method of claim 2,
And an external connection terminal provided on a surface of the wiring portion opposite to a surface on which the first semiconductor chip is located and electrically connected to the wiring layer. 제3항에 있어서,
상기 제1 반도체 칩의 외곽에 위치하는 신호패드를 연결하여 형성되는 가상의 영역보다 외곽에 위치하는 상기 외부 연결단자를 연결하여 형성되는 가상의 영역이 더 넓은 팬아웃 타입의 반도체 패키지The method of claim 3,
Wherein a virtual area formed by connecting the external connection terminals located at the outer periphery of the imaginary area formed by connecting the signal pads located at the outer periphery of the first semiconductor chip is larger than that of the fan- 제1항에 있어서,
상기 프레임은 도전성 소재를 포함하는 리드 프레임으로 마련되는 반도체 패키지.The method according to claim 1,
Wherein the frame is provided with a lead frame including a conductive material. 제1항에 있어서,
상기 프레임은 비아홀이 형성되고, 상기 비아홀에 도전성 물질이 충진되는 비아 프레임으로 마련되는 반도체 패키지.The method according to claim 1,
Wherein the frame is provided with a via-hole in which a via-hole is formed, and the via-hole is filled with a conductive material. 제1항에 있어서,
상기 제1 반도체 칩과 상기 제2 반도체 칩은 활성면이 마주보도록 배치되고, 서로 전기적으로 접속되는 반도체 패키지.The method according to claim 1,
Wherein the first semiconductor chip and the second semiconductor chip are arranged so that their active surfaces face each other and are electrically connected to each other. 제7항에 있어서,
상기 제1 반도체 칩과 상기 제2 반도체 칩은 범프 또는 솔더볼에 의해 접속되는 반도체 패키지.8. The method of claim 7,
Wherein the first semiconductor chip and the second semiconductor chip are connected by bumps or solder balls. 제1항에 있어서,
상기 제1 반도체 칩은 복수의 신호패드가 마련되는 활성면이 위를 향하도록 배치되고,
상기 복수의 신호패드 중 외곽에 위치하는 제1 신호패드는 상기 와이어와 접속되어 상기 프레임과 전기적으로 연결되고, 상기 제1 신호패드의 내측에 위치하는 제2 신호패드는 상기 제2 반도체 칩과 범프 또는 솔더볼에 의해 전기적으로 연결되는 반도체 패키지.The method according to claim 1,
Wherein the first semiconductor chip is disposed such that an active surface on which a plurality of signal pads are provided faces upward,
Wherein a first signal pad located outside the plurality of signal pads is electrically connected to the frame by being connected to the wire and a second signal pad located inside the first signal pad is electrically connected to the second semiconductor chip and the bump Or electrically connected by solder balls. 제1항에 있어서,
상기 봉지재는 상기 프레임의 외측을 둘러싸도록 마련되어 상기 프레임이 외부로 노출되는 것을 방지하는 반도체 패키지.The method according to claim 1,
And the encapsulation material is provided so as to surround the outer side of the frame to prevent the frame from being exposed to the outside. 제1항에 있어서,
상기 제2 반도체 칩은 상면이 외부로 노출되는 반도체 패키지.The method according to claim 1,
And the upper surface of the second semiconductor chip is exposed to the outside. 캐리어 상에 프레임의 관통부에 상기 제1 반도체 칩이 수용되도록 배치하되, 상기 제1 반도체 칩의 활성면이 위를 향하도록 배치하고,
상기 제1 반도체 칩 상에 제2 반도체 칩을 탑재하되, 상기 제2 반도체 칩과 상기 신호패드가 전기적으로 접속되도록 탑재하고,
상기 제1 반도체 칩과 상기 프레임을 와이어 본딩을 통해 전기적으로 연결하고,
상기 프레임과 상기 제1 반도체 칩과 상기 제2 반도체 칩과 상기 와이어를 봉지재로 몰딩하는 반도체 패키지 제조방법.The first semiconductor chip is arranged so that the first semiconductor chip is received in the penetration portion of the frame on the carrier,
The second semiconductor chip is mounted on the first semiconductor chip so that the second semiconductor chip and the signal pad are electrically connected to each other,
The first semiconductor chip and the frame are electrically connected through wire bonding,
And the frame, the first semiconductor chip, the second semiconductor chip, and the wire are molded into an encapsulant. 제12항에 있어서,
상기 봉지재는 상기 프레임의 외측면을 둘러싸도록 몰딩하는 반도체 패키지 제조방법.13. The method of claim 12,
And the encapsulation material is molded so as to surround the outer side surface of the frame. 제13항에 있어서,
상기 제1 반도체 칩의 신호패드 중 중앙부에 위치하는 제2 신호패드에 상기 제2 반도체 칩을 접속시키고, 상기 외곽에 위치하는 제1 신호패드에 상기 와이어를 접속시키는 반도체 패키지 제조방법.14. The method of claim 13,
Connecting the second semiconductor chip to a second signal pad located at a central portion of the signal pad of the first semiconductor chip and connecting the wire to a first signal pad located at the outside of the signal pad. 제12항에 있어서,
상기 봉지재의 상부면을 그라인딩하여 상기 제2 반도체 칩의 상부면이 노출되도록 하는 반도체 패키지 제조방법.13. The method of claim 12,
And grinding the upper surface of the sealing material to expose an upper surface of the second semiconductor chip.
KR1020150125443A 2015-09-04 2015-09-04 Semiconductor package and method of manufacturing the same KR101819558B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150125443A KR101819558B1 (en) 2015-09-04 2015-09-04 Semiconductor package and method of manufacturing the same
PCT/KR2016/009708 WO2017039306A1 (en) 2015-09-04 2016-08-31 Semiconductor package and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150125443A KR101819558B1 (en) 2015-09-04 2015-09-04 Semiconductor package and method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20170029056A true KR20170029056A (en) 2017-03-15
KR101819558B1 KR101819558B1 (en) 2018-01-18

Family

ID=58187990

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150125443A KR101819558B1 (en) 2015-09-04 2015-09-04 Semiconductor package and method of manufacturing the same

Country Status (2)

Country Link
KR (1) KR101819558B1 (en)
WO (1) WO2017039306A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117038683A (en) * 2023-07-07 2023-11-10 信扬科技(佛山)有限公司 Optical-electromechanical module, semiconductor package assembly and manufacturing method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090043955A (en) 2007-10-30 2009-05-07 주식회사 하이닉스반도체 Bonding wier and semiconductor package having the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010009350A (en) * 1999-07-09 2001-02-05 윤종용 Substrate-less Chip Scale Package and Method Thereof
US20080237828A1 (en) * 2007-03-30 2008-10-02 Advanced Chip Engineering Technology Inc. Semiconductor device package with die receiving through-hole and dual build-up layers over both side-surfaces for wlp and method of the same
JP5207896B2 (en) * 2008-09-18 2013-06-12 新光電気工業株式会社 Semiconductor device and manufacturing method thereof
KR101356143B1 (en) * 2012-05-15 2014-01-27 크루셜텍 (주) Finger Print Sensor Package and Method for Fabricating The Same
KR20150085384A (en) * 2014-01-15 2015-07-23 삼성전자주식회사 Semiconductor package and method for manufacturing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090043955A (en) 2007-10-30 2009-05-07 주식회사 하이닉스반도체 Bonding wier and semiconductor package having the same

Also Published As

Publication number Publication date
KR101819558B1 (en) 2018-01-18
WO2017039306A1 (en) 2017-03-09

Similar Documents

Publication Publication Date Title
KR101681028B1 (en) Semiconductor package and method of manufacturing the same
JP6476231B2 (en) Semiconductor package and manufacturing method thereof
EP3125292B1 (en) Semiconductor package structure and method for forming the same
KR101634067B1 (en) Semiconductor package and method of manufacturing the same
KR101809521B1 (en) Semiconductor package and method of manufacturing the same
US8508045B2 (en) Package 3D interconnection and method of making same
CN111952274B (en) Electronic package and manufacturing method thereof
JP2019096875A (en) Package structure and manufacturing method of package structure
KR101944007B1 (en) Semiconductor package and method of manufacturing the same
KR101858954B1 (en) Semiconductor package and method of manufacturing the same
EP3147942B1 (en) Semiconductor package, semiconductor device using the same and manufacturing method thereof
KR101837514B1 (en) Semiconductor package, method of manufacturing the same and system in package
US10573590B2 (en) Multi-layer leadless semiconductor package and method of manufacturing the same
US9837378B2 (en) Fan-out 3D IC integration structure without substrate and method of making the same
KR20180002913A (en) Semiconductor package and method of manufacturing the same
KR101494414B1 (en) Semiconductor package, semiconductor package unit, and method of manufacturing semiconductor package
KR20170093277A (en) Sensor package and method of manufacturinng the same
KR100673379B1 (en) Stack package and manufacturing method thereof
CN118039572A (en) Electronic package and method for manufacturing the same
KR101819558B1 (en) Semiconductor package and method of manufacturing the same
KR20150078161A (en) Semiconductor package and method of manufacturing the same
KR20180004062A (en) Sensor package and method of manufacturinng the same
KR100542672B1 (en) Semiconductor package
KR101535404B1 (en) Semiconductor package and method of manufacturing the same

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant