KR20170026166A - 듀얼 클럭 전송을 사용하는 반도체 장치 및 시스템 - Google Patents

듀얼 클럭 전송을 사용하는 반도체 장치 및 시스템 Download PDF

Info

Publication number
KR20170026166A
KR20170026166A KR1020160106220A KR20160106220A KR20170026166A KR 20170026166 A KR20170026166 A KR 20170026166A KR 1020160106220 A KR1020160106220 A KR 1020160106220A KR 20160106220 A KR20160106220 A KR 20160106220A KR 20170026166 A KR20170026166 A KR 20170026166A
Authority
KR
South Korea
Prior art keywords
semiconductor device
data
signal
clock signal
strobe
Prior art date
Application number
KR1020160106220A
Other languages
English (en)
Other versions
KR102571176B1 (ko
Inventor
송근수
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Publication of KR20170026166A publication Critical patent/KR20170026166A/ko
Application granted granted Critical
Publication of KR102571176B1 publication Critical patent/KR102571176B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Abstract

반도체 시스템은 제 1 반도체 장치 및 제 2 반도체 장치를 포함할 수 있다. 상기 제 1 반도체 장치는 제 1 주파수를 갖는 제 1 시스템 클럭 신호 및 제 2 시스템 클럭 신호를 전송할 수 있다. 상기 제 2 반도체 장치는 상기 제 1 및 제 2 시스템 클럭 신호에 기초하여 상기 제 2 주파수를 갖는 리드 데이터 스트로브 신호를 생성하는 클럭 멀티플라이어를 포함할 수 있다.

Description

듀얼 클럭 전송을 사용하는 반도체 장치 및 시스템 {SEMICONDUCTOR APPARATUS AND SYSTEM USING DUAL CLOCK TRANSMISSION}
본 발명은 반도체 기술에 관한 것으로, 더 상세하게는 듀얼 클럭 전송을 사용하는 반도체 장치 및 시스템에 관한 것이다.
전자장치는 많은 전자 구성요소를 포함하고 있고, 그 중 컴퓨터 시스템 반도체로 구성된 많은 전자 구성요소들을 포함할 수 있다. 반도체 장치들은 클럭 신호에 동기하여 동작할 수 있다. 서로 통신하는 반도체 장치들은 버스를 통해 서로 연결될 수 있고, 버스를 통해 신호를 전송하거나 버스를 통해 신호를 수신하는 인터페이스 회로를 포함할 수 있다. 상기 인터페이스 회로는 전송 회로와 수신 회로를 포함할 수 있다.
전자장치의 동작 속도가 향상되면서, 상기 반도체 장치들은 보다 빠른 속도로 동작할 수 있도록 개발되고 있다. 반도체 장치의 들의 동작 속도가 향상되면서 클럭 신호의 속도 또는 주파수가 계속 향상하고 있다. 하지만, 반도체 공정의 한계로 인해 상기 인터페이스 회로의 개발 속도가 상기 클럭 신호의 주파수 증가 속도를 따라가지 못하고 있다.
본 발명의 실시예는 상대적으로 느린 클럭 신호를 송수신하면서도 상기 느린 클럭 신호로부터 빠른 클럭 신호를 생성하여 빠른 속도로 동작할 수 있는 반도체 장치 및 시스템을 제공할 수 있다.
본 발명의 실시예에 따른 반도체 시스템은 제 1 반도체 장치; 및 제 2 반도체 장치를 포함하고, 상기 제 1 반도체 장치는 제 1 주파수를 갖는 제 1 시스템 클럭 신호 및 제 2 시스템 클럭 신호를 전송하고, 제 2 주파수를 갖는 데이터 스트로브 신호를 전송하며, 상기 제 2 반도체 장치는 상기 제 1 및 제 2 시스템 클럭 신호에 기초하여 상기 제 2 주파수를 갖는 리드 데이터 스트로브 신호를 생성하는 클럭 멀티플라이어를 포함할 수 있다.
본 발명의 실시예에 따른 반도체 시스템은 제 1 반도체 장치; 및 제 2 반도체 장치를 포함하고, 상기 제 1 반도체 장치는 제 1 주파수를 갖는 제 1 시스템 클럭 신호, 제 2 시스템 클럭 신호, 제 1 데이터 스트로브 신호 및 제 2 데이터 스트로브 신호를 상기 제 2 반도체 장치로 전송하고, 상기 제 2 반도체 장치는 상기 제 1 및 제 2 시스템 클럭 신호에 기초하여 제 2 주파수를 갖는 리드 데이터 스트로브 신호를 생성하는 제 1 클럭 멀티플라이어; 및 상기 제 1 및 제 2 데이터 스트로브 신호에 기초하여 상기 제 2 주파수를 갖는 라이트 데이터 스트로브 신호를 생성하는 제 2 클럭 멀티플라이어를 포함할 수 있다.
본 발명의 실시예는 반도체 공정의 개선 없이도 빠른 속도로 통신할 수 있는 반도체 장치 및 시스템을 제공할 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 시스템의 구성을 보여주는 도면,
도 2는 본 발명의 실시예에 따른 반도체 시스템의 구성을 보여주는 도면,
도 3은 본 발명의 실시예에 따른 반도체 시스템의 구성을 보여주는 도면이다.
도 1은 본 발명의 실시예에 따른 반도체 시스템(1)의 구성을 보여주는 도면이다. 도 1에서, 상기 반도체 시스템(1)은 제 1 반도체 장치(110) 및 제 2 반도체 장치(150)를 포함할 수 있다. 상기 제 1 반도체 장치(110)는 상기 제 2 반도체 장치(150)를 제어하는 마스터 장치일 수 있고, 상기 제 2 반도체 장치(150)는 상기 제 1 반도체 장치(110)에 의해 제어되어 다양한 동작을 수행할 수 있는 슬레이브 장치일 수 있다. 예를 들어, 상기 제 1 반도체 장치(110)는 프로세서와 같은 호스트 장치일 수 있고, 프로세서는 중앙처리장치(CPU), 그래픽 처리 장치(Graphic Processing Unit, GPU), 멀티미디어 프로세서(Multi-Media Processor, MMP), 디지털 신호 프로세서(Digital Signal Processor)를 포함할 수 있다. 또한 어플리게이션 프로세서(AP)와 같이 다양한 기능을 가진 프로세서 칩들을 조합하여 시스템 온 칩(System On Chip)의 형태로 구현될 수 있다. 상기 제 2 반도체 장치(150)는 메모리일 수 있고, 상기 메모리는 휘발성 메모리와 비휘발성 메모리를 포함할 수 있다. 상기 휘발성 메모리는 SRAM (Static RAM), DRAM (Dynamic RAM), SDRAM (Synchronous DRAM)을 포함할 수 있고, 상기 비휘발성 메모리는 ROM (Read Only Memory), PROM (Programmable ROM), EEPROM (Electrically Erase and Programmable ROM), EPROM (Electrically Programmable ROM), 플래시 메모리, PRAM (Phase change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM) 및 FRAM (Ferroelectric RAM) 등을 포함할 수 있다.
상기 제 1 및 제 2 반도체 장치(110, 150)는 복수의 버스를 통해 서로 연결되어 데이터 통신을 수행할 수 있다. 상기 버스는 신호 전송 라인, 채널, 또는 링크일 수 있다. 도 1에서, 상기 반도체 시스템(1)은 커맨드/어드레스 버스(101), 제 1 클럭 버스(102), 제 2 클럭 버스(103), 스트로브 버스(104) 및 데이터 버스(107)를 포함할 수 있다. 상기 커맨드/어드레스 버스(101)는 커맨드 신호 및 어드레스 신호(C/A)를 전송할 수 있다. 상기 제 1 및 제 2 클럭 버스(102, 103)는 시스템 클럭 신호를 전송할 수 있다. 상기 스트로브 버스(104)는 데이터 스트로브 신호(DQS/DQSB)를 전송할 수 있다. 상기 데이터 버스(107)는 데이터(DQ)를 전송할 수 있다. 상기 커맨드/어드레스 버스(101), 상기 제 1 클럭 버스(102) 및 상기 제 2 클럭 버스(103)는 단방향 신호 전송 라인일 수 있고, 상기 스트로브 버스(104) 및 상기 데이터 버스(107)는 양방향 신호 전송 라인 일 수 있다.
상기 제 1 반도체 장치(110) 및 제 2 반도체 장치(150)는 리드 동작 및 라이트 동작을 수행할 수 있다. 상기 라이트 동작은 제 1 반도체 장치(110)로부터 상기 제 2 반도체 장치(150)로 데이터(DQ)가 전송되어 상기 데이터(DQ)가 상기 제 2 반도체 장치(150)에 저장되는 동작을 의미하고, 상기 리드 동작은 상기 제 2 반도체 장치(150)에 저장된 데이터가 상기 제 2 반도체 장치(150)로부터 상기 제 1 반도체 장치(110)로 전송되는 동작을 의미할 수 있다. 라이트 동작 중에, 상기 제 1 반도체 장치(110)는 상기 제 2 반도체 장치(150)로 커맨드 신호 및 어드레스 신호(C/A), 시스템 클럭 신호, 데이터 스트로브 신호(DQS/DQSB) 및 데이터(DQ)를 제공할 수 있다. 리드 동작 중에, 상기 제 1 반도체 장치(110)는 상기 제 2 반도체 장치(150)로 커맨드 신호 및 어드레스 신호(C/A) 및 시스템 클럭 신호를 제공하고, 상기 제 2 반도체 장치(150)는 제 1 반도체 장치(110)로 상기 데이터 스트로브 신호(DQS/DQSB) 및 데이터(DQ)를 제공할 수 있다. 구체적으로, 라이트 동작 및 리드 동작 중에, 상기 제 1 반도체 장치(110)는 상기 커맨드/어드레스 버스(101)를 통해 상기 커맨드 신호 및 상기 어드레스 신호(C/A)를 상기 제 2 반도체 장치(150)로 제공하고, 상기 제 1 및 제 2 클럭 버스(102, 103)를 통해 시스템 클럭 신호를 상기 제 2 반도체 장치(150)로 제공할 수 있다. 상기 라이트 동작 중에, 상기 제 1 반도체 장치(110)는 상기 스트로브 버스(104)를 통해 데이터 스트로브 신호(DQS/DQSB)를 상기 제 2 반도체 장치(150)로 제공하고, 상기 데이터 버스(107)를 통해 상기 데이터(DQ)를 상기 제 2 반도체 장치(150)로 제공할 수 있다. 상기 리드 동작 중에, 상기 제 2 반도체 장치(150)는 상기 스트로브 버스(104)를 통해 데이터 스트로브 신호(DQS/DQSB)를 상기 제 1 반도체 장치(110)로 제공하고, 상기 데이터 버스(107)를 통해 상기 데이터(DQ)를 상기 제 1 반도체 장치(110)로 제공할 수 있다.
본 발명의 실시예에서, 상기 제 1 반도체 장치(110)는 상기 제 2 반도체 장치(150)로 제 1 시스템 클럭 신호(CLK/CLKB), 제 2 시스템 클럭 신호(CLK90/CLK90B) 및 데이터 스트로브 신호(DQS/DQSB)를 전송할 수 있다. 상기 제 1 시스템 클럭 신호(CLK/CLKB) 및 제 2 시스템 클럭 신호(CLK90, CLK90B)는 제 1 주파수를 가질 수 있고, 상기 데이터 스트로브 신호(DQS/DQSB)는 제 2 주파수를 가질 수 있다. 상기 제 2 시스템 클럭 신호(CLK90/CLK90B)는 상기 제 1 시스템 클럭 신호(CLK/CLKB)와 90도의 위상 차이를 가질 수 있다. 상기 제 2 주파수는 상기 제 1 주파수보다 높을 수 있다. 예를 들어, 상기 제 2 주파수는 상기 제 1 주파수의 2배일 수 있다. 상기 제 1 시스템 클럭 신호(CLK/CLKB)는 상기 제 1 주파수를 갖는 제 1 클럭 신호(CLK1)에 기초하여 생성될 수 있다. 상기 제 2 시스템 클럭 신호(CLK90/CLK90B)는 상기 제 1 주파수를 갖는 제 2 클럭 신호(CLK2)에 기초하여 생성될 수 있다. 상기 데이터 스트로브 신호(DQS/DQSB)는 상기 제 2 주파수를 갖는 제 3 클럭 신호(CLK3)에 기초하여 생성될 수 있다. 상기 제 1 반도체 장치(110)는 위상 고정 루프 회로(PLL, 120)를 더 포함할 수 있다. 상기 위상 고정 루프 회로(120)는 상기 제 1 클럭 신호(CLK1), 제 2 클럭 신호(CLK2) 및 상기 제 3 클럭 신호(CLK3)를 생성할 수 있다.
상기 제 1 반도체 장치(110)는 복수의 전송기 및 수신기를 포함할 수 있다. 상기 제 1 반도체 장치(110)는 제 1 클럭 전송기(111), 제 2 클럭 전송기(112), 스트로브 전송기(113) 및 데이터 전송 회로(117)를 포함할 수 있고, 스트로브 수신기(114) 및 데이터 수신 회로(118)를 포함할 수 있다. 상기 제 1 클럭 전송기(111)는 상기 제 1 클럭 버스(102)와 연결될 수 있다. 상기 제 1 클럭 전송기(111)는 상기 제 1 클럭 신호(CLK1)에 기초하여 생성된 상기 제 1 시스템 클럭 신호(CLK/CLKB)를 상기 제 1 클럭 버스(102)를 통해 상기 제 2 반도체 장치(150)로 전송할 수 있다. 상기 제 2 클럭 전송기(112)는 상기 제 2 클럭 버스(103)와 연결될 수 있다. 상기 제 2 클럭 전송기(112)는 상기 제 2 클럭 신호(CLK2)에 기초하여 생성된 상기 제 2 시스템 클럭 신호(CLK90/CLK90B)를 상기 제 2 클럭 버스(103)를 통해 상기 제 2 반도체 장치(150)로 전송할 수 있다. 상기 제 1 시스템 클럭 신호(CLK)는 상기 제 1 시스템 클럭 신호의 차동 클럭 신호(CLKB)와 함께 상기 제 1 클럭 버스(102)를 통해 전송될 수 있고, 상기 제 2 시스템 클럭 신호(CLK90)는 상기 제 2 시스템 클럭 신호의 차동 클럭 신호(CLK90B)와 함께 상기 제 2 클럭 버스(103)를 통해 전송될 수 있다.
상기 스트로브 전송기(113)는 상기 스트로브 버스(104)와 연결되다. 상기 스트로브 전송기(113)는 상기 제 3 클럭 신호(CLK3)에 기초하여 상기 데이터 스트로브 신호(DQS/DQSB)를 생성하고, 상기 스트로브 버스(104)를 통해 상기 데이터 스트로브 신호(DQS/DQSB)를 상기 제 2 반도체 장치(150)로 전송할 수 있다. 상기 스트로브 수신기(114)는 상기 제 2 반도체 장치(150)로부터 전송된 데이터 스트로브 신호(DQS/DQSB)를 수신할 수 있다. 상기 스트로브 수신기(114)는 상기 상기 제 2 반도체 장치(150)로부터 전송된 데이터를 스트로브 신호(DQS/DQSB)에 기초하여 수신 제어신호(RC)를 생성할 수 있다. 상기 데이터 전송 회로(117)는 상기 데이터 버스(107)와 연결될 수 있다. 상기 데이터 전송 회로(117)는 상기 제 1 반도체 장치(110)의 내부 데이터(Din)에 기초하여 상기 제 2 반도체 장치(150)로 데이터(DQ)를 전송할 수 있다. 상기 데이터 전송 회로(117)는 상기 제 3 클럭 신호(CLK3)에 기초하여 생성된 전송 제어신호(TC)에 동기하여 상기 데이터(DQ)를 상기 데이터 버스(107)를 통해 상기 제 2 반도체 장치(150)로 전송할 수 있다. 상기 데이터 수신 회로(118)는 상기 데이터 버스(107)와 연결될 수 있다. 상기 데이터 수신 회로(118)는 상기 데이터 버스(107)를 통해 상기 제 2 반도체 장치(150)로부터 전송된 데이터(DQ)를 수신하여 상기 내부 데이터(Din)를 생성할 수 있다. 상기 데이터 수신 회로(118)는 상기 수신 제어신호(RC)에 동기하여 상기 데이터(DQ)를 수신할 수 있다.
상기 제 2 반도체 장치(150)는 복수의 전송기 및 복수의 수신기를 포함할 수 있다. 상기 제 2 반도체 장치(150)는 제 1 클럭 수신기(151), 제 2 클럭 수신기(152), 스트로브 수신기(153), 데이터 수신 회로(157)를 포함할 수 있고, 스트로브 전송기(154) 및 데이터 전송 회로(158)를 포함할 수 있다. 상기 제 1 클럭 수신기(151)는 상기 제 1 클럭 버스(102)와 연결될 수 있다. 상기 제 1 클럭 수신기(151)는 상기 제 1 클럭 버스(102)를 통해 상기 제 1 반도체 장치(110)로부터 전송된 상기 제 1 시스템 클럭 신호(CLK/CLKB)를 수신할 수 있다. 상기 제 2 클럭 수신기(152)는 상기 제 2 클럭 버스(103)와 연결될 수 있다. 상기 제 2 클럭 수신기(152)는 상기 제 2 클럭 버스(103)를 통해 상기 제 1 반도체 장치(110)로부터 전송된 상기 제 2 시스템 클럭 신호(CLK90/CLK90B)를 수신할 수 있다.
상기 스트로브 수신기(153)는 상기 스트로브 버스(104)와 연결될 수 있다. 상기 스트로브 수신기(153)는 상기 스트로브 버스(104)를 통해 상기 제 1 반도체 장치(110)로부터 전송된 데이터 스트로브 신호(DQS/DQSB)를 수신할 수 있다. 상기 스트로브 전송기(154)는 상기 스트로브 버스(104)와 연결될 수 있다. 상기 스트로브 전송기(154)는 상기 스트로브 버스(104)를 통해 상기 제 1 반도체 장치(110)로 데이터 스트로브 신호(DQS/DQSB)를 전송할 수 있다. 상기 데이터 수신 회로(157)는 상기 데이터 버스(107)와 연결될 수 있다. 상기 데이터 수신 회로(157)는 상기 데이터 버스(107)를 통해 상기 제 1 반도체 장치(110)로부터 전송된 데이터(DQ)를 수신할 수 있다. 상기 데이터 수신 회로(157)는 라이트 데이터 스트로브 신호(WDQS)에 동기하여 상기 데이터(DQ)를 수신하고, 수신된 데이터를 데이터 저장 영역(180)으로 출력할 수 있다. 상기 수신된 데이터는 상기 데이터 저장 영역(180)에 저장될 수 있다. 상기 데이터 전송 회로(158)는 상기 데이터 버스(107)와 연결될 수 있다. 상기 데이터 전송 회로(158)는 상기 데이터 저장 영역(180)에 저장된 데이터를 상기 데이터 버스(107)를 통해 상기 제 1 반도체 장치(110)로 전송할 수 있다. 상기 데이터 전송 회로(158)는 리드 데이터 스트로브 신호(RDQS)에 동기하여 상기 데이터 저장 영역(180)에 저장된 데이터에 기초하여 생성된 데이터(DQ)를 전송할 수 있다.
상기 제 2 반도체 장치(150)는 클럭 멀티플라이어(160)를 포함할 수 있다. 상기 클럭 멀티플라이어(160)는 상기 제 1 및 제 2 시스템 클럭 신호(CLK/CLKB, CLK90/CLK90B)를 수신할 수 있다. 상기 클럭 멀티플라이어(160)는 상기 제 1 및 제 2 시스템 클럭 신호(CLK/CLKB, CLK90/CLK90B)에 기초하여 상기 리드 데이터 스트로브 신호(RDQS)를 생성할 수 있다. 상기 리드 데이터 스트로브 신호(RDQS)는 상기 제 2 주파수를 가질 수 있다. 예를 들어, 상기 클럭 멀티플라이어(160)는 상기 제 1 및 제 2 시스템 클럭 신호(CLK/CLKB, CLK90/CLK90B)의 위상을 혼합하는 배타적 오어 게이트로 구성될 수 있다. 그러나, 이에 한정하는 것은 아니고, 상기 클럭 멀티플라이어(160)는 상기 제 1 주파수를 갖고 위상이 서로 다른 2개의 클럭 신호로부터 상기 제 2 주파수를 갖는 1개의 클럭 신호를 생성하는 어떠한 위상 혼합기 또는 보간기를 포함할 수 있다.
상기 제 2 반도체 장치(150)는 제 1 리드 제어기(170)를 더 포함할 수 있다. 상기 제 1 리드 제어기(170)는 리드 신호(RD)에 기초하여 상기 제 2 시스템 클럭 신호(CLK90/CLK90B)를 선택적으로 수신할 수 있다. 상기 리드 신호(RD)는 상기 반도체 시스템(1)의 리드 동작에서 리드 커맨드 신호에 기초하여 생성될 수 있다. 상기 제 1 반도체 장치(110)는 제 2 리드 제어기(130)를 더 포함할 수 있다. 상기 제 2 리드 제어기(130)는 상기 리드 신호(RD)에 기초하여 상기 제 2 시스템 클럭 신호(CLK90/CLK90B)를 선택적으로 전송할 수 있다. 상기 제 2 시스템 클럭 신호(CLK90/CLK90B)는 상기 제 1 및 제 2 리드 제어기(170, 130)에 의해 상기 반도체 시스템(1)의 리드 동작에서만 상기 제 2 클럭 버스(103)를 통해 전송될 수 있다. 상기 제 1 리드 제어기(170)는 상기 제 2 클럭 수신기(152)의 출력과 상기 리드 신호(RD)를 수신하고, 출력 신호를 상기 클럭 멀티플라이어(160)로 제공하는 앤드 게이트를 포함할 수 있다. 상기 제 2 리드 제어기(130)는 상기 제 2 클럭 신호(CLK2) 및 상기 리드 신호(RD)를 수신하고, 출력 신호를 상기 제 2 클럭 전송기(112)로 제공하는 앤드 게이트를 포함할 수 있다.
상기 제 2 반도체 장치(150)는 상기 클럭 멀티플라이어(160)를 통해 상대적으로 낮은 주파수를 갖는 상기 제 1 및 제 2 시스템 클럭 신호(CLK/CLKB, CLK90/CLK90B)로부터 높은 주파수를 갖는 상기 리드 데이터 스트로브 신호(RDQS)를 생성할 수 있다. 상기 데이터 전송 회로(158)는 상기 리드 스트로브 신호(RDQS)에 동기하여 데이터(DQ)를 전송하므로, 보다 빠른 데이터의 전송이 가능할 수 있다. 즉, 상기 제 2 반도체 장치(150)는 클럭 버스를 통해 느린 속도를 갖는 클럭 신호를 수신하더라고 내부적으로 빠른 속도를 갖는 클럭 신호를 생성하고, 상기 빠른 속도를 갖는 클럭 신호에 동기하여 리드 동작을 수행할 수 있다. 예를 들어, 상기 제 1 주파수가 1.6GHz에 해당한다고 가정하자. 상기 제 1 반도체 장치(110)는 1.6GHz의 제 1 및 제 2 시스템 클럭 신호(CLK/CLKB, CLK90/CLK90B)를 상기 제 2 반도체 장치(150)로 전송하지만, 상기 제 2 반도체 장치(150)는 상기 클럭 멀티플라이어(160)를 통해 상기 1.6GHz의 시스템 클럭 신호(CLK/CLKB, CLK90/CLK90B)로부터 3.2GHz의 리드 데이터 스트로브 신호(RDQS)를 생성할 수 있다. 상기 데이터 전송 회로(118)는 상기 리드 데이터 스트로브 신호(RDQS)에 동기하여 데이터(DQ)를 전송할 수 있다. 따라서, 상기 반도체 시스템(1)은 더블 데이터 레이트 동작으로 데이터(DQ)를 전송하는 경우 6.4Gbps의 속도로 데이터 통신을 수행할 수 있다.
도 2는 본 발명의 실시예에 따른 반도체 시스템(2)의 구성을 보여주는 도면이다. 도 2에서, 상기 반도체 시스템(2)은 제 1 반도체 장치(210) 및 제 2 반도체 장치(250)를 포함할 수 있다. 상기 제 1 반도체 장치(210)는 마스터 장치일 수 있고, 상기 제 2 반도체 장치(250)는 슬레이브 장치일 수 있다. 상기 제 1 및 제 2 반도체 장치(210, 250)는 복수의 버스를 통해 서로 연결될 수 있다. 상기 반도체 시스템(2)은 커맨드/어드레스 버스(201), 제 1 클럭 버스(202), 제 2 클럭 버스(203), 제 1 스트로브 버스(204), 제 2 스트로브 버스(205) 및 데이터 버스(207)를 포함할 수 있다. 상기 커맨드/어드레스 버스(201)는 커맨드 신호 및 어드레스 신호(C/A)를 전송할 수 있다. 상기 제 1 및 제 2 클럭 버스(202, 203)는 시스템 클럭 신호를 전송할 수 있다. 상기 제 1 및 제 2 스트로브 버스(204, 205)는 데이터 스트로브 신호를 전송할 수 있다. 상기 데이터 버스(207)는 데이터(DQ)를 전송할 수 있다.
상기 제 1 반도체 장치(210)는 상기 제 2 반도체 장치(250)로 제 1 시스템 클럭 신호(CLK/CLKB), 제 2 시스템 클럭 신호(CLK90/CLK90B), 제 1 데이터 스트로브 신호(DQS/DQSB) 및 제 2 데이터 스트로브 신호(DQS90/DQS90B)를 전송할 수 있다. 상기 제 1 반도체 장치(210)는 라이트 동작 중에 상기 제 1 및 제 2 데이터 스트로브 신호(DQS/DQSB, DQS90/DQS90B)를 상기 제 2 반도체 장치(250)로 전송할 수 있다. 상기 제 1 시스템 클럭 신호(CLK/CLKB) 및 상기 제 2 시스템 클럭 신호(CLK90/CLK90B)는 제 1 주파수를 갖고 서로 90도의 위상 차이를 가질 수 있다. 상기 제 1 데이터 스트로브 신호(DQS/DQSB) 및 상기 제 2 데이터 스트로브 신호(DQS90/DQS90B)는 상기 제 1 주파수를 갖고 서로 90도의 위상 차이를 가질 수 있다. 상기 제 1 반도체 장치(210)는 위상 고정 루프 회로(PLL, 220)를 포함할 수 있다. 상기 위상 고정 루프 회로(220)는 제 1 클럭 신호(CLK1), 제 2 클럭 신호(CLK2), 제 3 클럭 신호(CLK3) 및 제 4 클럭 신호(CLK4)를 생성할 수 있다. 상기 제 1 내지 제 4 클럭 신호(CLK1, CLK2, CLK3, CLK4)는 모두 상기 제 1 주파수를 가질 수 있다. 상기 제 2 클럭 신호(CLK2)는 상기 제 1 클럭 신호(CLK1)와 90도의 위상 차이를 가질 수 있고, 상기 제 4 클럭 신호(CLK4)는 상기 제 3 클럭 신호(CLK3)와 90도의 위상 차이를 가질 수 있다. 상기 제 3 클럭 신호(CLK3)는 상기 제 1 클럭 신호(CLK1)와 실질적으로 위상이 동일한 클럭 신호일 수 있고, 상기 제 4 클럭 신호(CLK4)는 상기 제 2 클럭 신호(CLK2)와 실질적으로 위상이 동일한 클럭 신호일 수 있다. 상기 제 1 시스템 클럭 신호(CLK/CLKB)는 상기 제 1 클럭 신호(CLK1)에 기초하여 생성될 수 있고, 상기 제 2 시스템 클럭 신호(CLK90/CLK90B)는 상기 제 2 클럭 신호(CLK2)에 기초하여 생성될 수 있다. 상기 제 1 데이터 스트로브 신호(DQS/DQSB)는 상기 제 3 클럭 신호(CLK3)에 기초하여 생성될 수 있고, 상기 제 2 데이터 스트로브 신호(DQS90/DQS90B)는 상기 제 4 클럭 신호(CLK4)에 기초하여 생성될 수 있다.
상기 제 2 반도체 장치(250)는 제 1 클럭 멀티플라이어(261) 및 제 2 클럭 멀티플라이어(262)를 포함할 수 있다. 상기 제 1 클럭 멀티플라이어(261)는 상기 제 1 및 제 2 시스템 클럭 신호(CLK/CLKB, CLK90/CLK90B)를 수신할 수 있다. 상기 제 1 클럭 멀티플라이어(261)는 상기 제 1 및 제 2 시스템 클럭 신호(CLK/CLKB, CLK90/CLK90B)에 기초하여 리드 데이터 스트로브 신호(RDQS)를 생성할 수 있다. 상기 리드 데이터 스트로브 신호(RDQS)는 제 2 주파수를 가질 수 있다. 상기 제 2 주파수는 상기 제 1 주파수보다 높을 수 있고, 예를 들어, 상기 제 2 주파수는 상기 제 1 주파수의 2배일 수 있다. 상기 제 2 클럭 멀티플라이어(162)는 상기 제 1 및 제 2 데이터 스트로브 신호(DQS/DQSB, DQS90/DQS90B)를 수신할 수 있다. 상기 제 2 클럭 멀티플라이어(162)는 상기 제 1 및 제 2 데이터 스트로브 신호(DQS/DQSB, DQS90/DQS90B)에 기초하여 라이트 데이터 스트로브 신호(WDQS)를 생성할 수 있다. 상기 라이트 데이터 스트로브 신호(WDQS)는 상기 제 2 주파수를 가질 수 있다. 일 실시예에서, 상기 제 1 클럭 멀티플라이어(261)는 낮은 주파수를 갖는 상기 제 1 및 제 2 시스템 클럭 신호(CLK/CLKB, CLK90/CLK90B)를 조합하여 높은 주파수를 갖는 상기 리드 데이터 스트로브 신호(RDQS)를 생성하는 위상 혼합기 또는 보간기를 포함할 수 있다. 예를 들어, 상기 제 1 클럭 멀티플라이어(261)는 배타적 오어 게이트를 포함할 수 있다. 마찬가지로, 상기 제 2 클럭 멀티플라이어(262)는 배타적 오어 게이트를 포함하여 낮은 주파수를 갖는 상기 제 1 및 제 2 데이터 스트로브 신호(DQS/DQSB, DQS90/DQS90B)에 기초하여 높은 주파수를 갖는 상기 라이트 데이터 스트로브 신호(WDQS)를 생성할 수 있다.
상기 제 2 반도체 장치(250)는 상기 제 1 반도체 장치(210)로 상기 제 1 및 제 2 데이터 스트로브 신호(DQS/DQSB, DQS90/DQS90B)를 전송할 수 있다. 상기 제 2 반도체 장치(250)는 리드 동작 중에 상기 제 1 및 제 2 데이터 스트로브 버스(204, 205)를 통해 상기 제 1 및 제 2 데이터 스트로브 신호(DQS/DQSB, DQS90/DQS90B)를 전송할 수 있다. 상기 제 2 반도체 장치(250)는 상기 제 1 시스템 클럭 신호(CLK/CLKB)에 기초하여 생성된 제 1 데이터 스트로브 신호(DQS/DQSB)를 상기 제 1 데이터 스트로브 버스(204)를 통해 상기 제 1 반도체 장치(210)로 전송할 수 있다. 상기 제 2 반도체 장치(250)는 상기 제 2 시스템 클럭 신호(CLK90/CLK90B)에 기초하여 생성된 제 2 데이터 스트로브 신호(DQS90/DQS90B)를 상기 제 2 데이터 스트로브 버스(205)를 통해 상기 제 1 반도체 장치(210)로 전송할 수 있다. 따라서, 상기 제 2 반도체 장치(250)로부터 상기 제 1 반도체 장치(210)로 전송되는 상기 제 1 및 제 2 데이터 스트로브 신호(DQS/DQSB, DQS90/DQS90B)는 상기 제 1 및 제 2 시스템 클럭 신호(CLK/CLKB, CLK90/CLK90B)와 동일하게 상기 제 1 주파수를 가질 수 있고, 서로 90도의 위상 차이를 가질 수 있다.
상기 제 1 반도체 장치(210)는 제 3 클럭 멀티플라이어(240)를 포함할 수 있다. 상기 제 3 클럭 멀티플라이어(240)는 상기 제 2 반도체 장치(250)로부터 전송된 상기 제 1 및 제 2 데이터 스트로브 신호(DQS/DQSB, DQS90/DQS90B)를 수신할 수 있다. 상기 제 3 클럭 멀티플라이어(240)는 상기 제 1 및 제 2 데이터 스트로브 신호(DQS/DQSB, DQS90/DQS90B)에 기초하여 수신 제어신호(RC)를 생성할 수 있다. 상기 수신 제어신호(RC)는 상기 제 2 주파수를 가질 수 있다. 상기 제 3 클럭 멀티플라이어(240)는 배타적 오어 게이트를 포함하여 낮은 주파수를 갖는 상기 제 1 및 제 2 데이터 스트로브 신호(DQS/DQSB, DQS90/DQS90B)에 기초하여 높은 주파수를 갖는 상기 수신 제어신호(RC)를 생성할 수 있다.
상기 제 1 반도체 장치(210)는 복수의 전송기 및 수신기를 포함할 수 있다. 상기 제 1 반도체 장치(210)는 제 1 클럭 전송기(211), 제 2 클럭 전송기(212), 제 1 스트로브 전송기(213), 제 1 스트로브 수신기(214), 제 2 스트로브 전송기(215), 제 2 스트로브 수신기(216), 데이터 전송 회로(217) 및 데이터 수신 회로(218)를 포함할 수 있다. 상기 제 1 클럭 전송기(211)는 상기 제 1 클럭 신호(CLK1)에 기초하여 제 1 시스템 클럭 신호(CLK/CLKB)를 생성하고, 상기 제 1 시스템 클럭 신호(CLK/CLKB)를 상기 제 1 클럭 버스(202)를 통해 상기 제 2 반도체 장치(250)로 전송할 수 있다. 상기 제 2 클럭 전송기(212)는 상기 제 2 클럭 신호(CLK2)에 기초하여 제 2 시스템 클럭 신호(CLK90/CLK90B)를 생성하고, 상기 제 2 시스템 클럭 신호(CLK90/CLK90B)를 상기 제 2 클럭 버스(203)를 통해 상기 제 2 반도체 장치(250)로 전송할 수 있다.
상기 제 1 스트로브 전송기(213)는 상기 제 3 클럭 신호(CLK3)에 기초하여 상기 제 1 데이터 스트로브 신호(DQS/DQSB)를 생성하고, 상기 제 1 데이터 스트로브 신호(DQS/DQSB)를 상기 제 1 스트로브 버스(204)를 통해 상기 제 2 반도체 장치(250)로 전송할 수 있다. 상기 제 1 스트로브 수신기(214)는 상기 제 2 반도체 장치(250)로부터 상기 제 1 스트로브 버스(204)를 통해 전송된 상기 제 1 데이터 스트로브 신호(DQS/DQSB)를 수신할 수 있다. 상기 제 2 스트로브 전송기(215)는 상기 제 4 클럭 신호(CLK4)에 기초하여 상기 제 2 데이터 스트로브 신호(DQS90/DQS90B)를 생성하고, 상기 제 2 데이터 스트로브 신호(DQS90/DQS90B)를 상기 제 2 스트로브 버스(205)를 통해 상기 제 2 반도체 장치(250)로 전송할 수 있다. 상기 제 2 스트로브 수신기(216)는 상기 제 2 반도체 장치(250)로부터 상기 제 2 스트로브 버스(205)를 통해 전송된 상기 제 2 데이터 스트로브 신호(DQS90/DQS90B)를 수신할 수 있다. 상기 데이터 전송 회로(217)는 전송 제어신호(TC) 및 상기 제 1 반도체 장치(210)의 내부 데이터(Din)를 수신할 수 있다. 상기 데이터 전송 회로(217)는 상기 전송 제어신호(TC)에 동기하여 상기 내부 데이터(Din)를 상기 데이터(DQ)로서 출력할 수 있다. 상기 데이터 전송 회로(217)는 상기 데이터 버스(207)를 통해 상기 데이터(DQ)를 상기 제 2 반도체 장치(250)로 전송할 수 있다. 상기 데이터 수신 회로(218)는 상기 수신 제어신호(RC) 및 데이터(DQ)를 수신할 수 있다. 상기 데이터 수신 회로(218)는 상기 데이터 버스(207)를 통해 상기 제 2 반도체 장치(250)로부터 전송된 데이터(DQ)를 수신할 수 있다. 상기 데이터 수신 회로(218)는 상기 수신 제어신호(RC)에 동기하여 상기 데이터(DQ)를 수신하고, 수신된 데이터로부터 상기 내부 데이터(Din)를 생성할 수 있다.
상기 위상 고정 루프 회로(220)는 제 5 클럭 신호(CLK5)를 더 생성할 수 있다. 상기 제 5 클럭 신호(CLK5)는 상기 제 2 주파수를 가질 수 있다. 상기 위상 고정 루프 회로(220)로부터 생성된 상기 제 5 클럭 신호(CLK5)는 상기 전송 제어신호(TC)로 제공될 수 있다. 따라서, 상기 전송 제어신호는 상기 제 2 주파수를 가질 수 있다.
상기 제 2 반도체 장치(250)는 복수의 수신기 및 전송기를 포함할 수 있다. 상기 제 2 반도체 장치(250)는 제 1 클럭 수신기(251), 제 2 클럭 수신기(252), 제 1 스트로브 수신기(253), 제 1 스트로브 전송기(254), 제 2 스트로브 수신기(255), 제 2 스트로브 전송기(256), 데이터 수신 회로(257) 및 데이터 전송 회로(258)를 포함할 수 있다. 상기 제 1 클럭 수신기(251)는 상기 제 1 클럭 버스(202)와 연결되고, 상기 제 1 반도체 장치(210)로부터 전송된 상기 제 1 시스템 클럭 신호(CLK/CLKB)를 수신할 수 있다. 상기 제 2 클럭 수신기(252)는 상기 제 2 클럭 버스(203)와 연결되고, 상기 제 1 반도체 장치(210)로부터 전송된 상기 제 2 시스템 클럭 신호(CLK90/CLK90B)를 수신할 수 있다. 상기 제 1 스트로브 수신기(253)는 상기 제 1 스트로브 버스(204)와 연결되고, 상기 제 1 스트로브 버스(204)를 통해 상기 제 1 반도체 장치(210)로부터 전송된 상기 제 1 데이터 스트로브 신호(DQS/DQSB)를 수신할 수 있다. 상기 제 1 스트로브 전송기(254)는 상기 제 1 스트로브 버스(204)와 연결되고, 상기 제 1 시스템 클럭 신호(CLK/CLK90)에 기초하여 생성된 제 1 데이터 스트로브 신호(DQS/DQSB)를 상기 제 1 반도체 장치(210)로 전송할 수 있다. 상기 제 2 스트로브 수신기(255)는 상기 제 2 스트로브 버스(205)와 연결되고, 상기 제 2 스트로브 버스(205)를 통해 상기 제 1 반도체 장치(210)로부터 전송된 상기 제 2 데이터 스트로브 신호(DQS90/DQS90B)를 수신할 수 있다. 상기 제 2 스트로브 전송기(256)는 상기 제 2 스트로브 버스(205)와 연결되고, 상기 제 2 시스템 클럭 신호(CLK90/CLK90B)에 기초하여 생성된 제 2 데이터 스트로브 신호(DQS90/DQS90B)를 상기 제 1 반도체 장치(210)로 전송할 수 있다.
상기 데이터 수신 회로(257) 및 데이터 전송 회로(258)는 각각 상기 데이터 버스(207) 및 상기 제 2 반도체 장치(250)의 데이터 저장 영역(280)와 연결될 수 있다. 상기 데이터 수신 회로(257)는 상기 라이트 스트로브 신호(WDQS)를 수신할 수 있다. 상기 데이터 수신 회로(257)는 상기 라이트 스트로브 신호(WDQS)에 동기하여 상기 데이터 버스(207)를 통해 상기 제 1 반도체 장치(210)로부터 전송된 데이터(DQ)를 수신할 수 있고, 수신된 데이터는 상기 데이터 저장 영역(280)에 저장될 수 있다. 상기 데이터 전송 회로(258)는 상기 리드 스트로브 신호(RDQS)를 수신할 수 있다. 상기 데이터 전송 회로(258)는 상기 리드 스트로브 신호(RDQS)에 동기하여 상기 데이터 저장 영역(280)에 저장된 데이터에 기초하여 생성된 데이터(DQ)를 상기 데이터 버스(207)로 출력할 수 있다.
상기 제 2 반도체 장치(250)는 제 1 리드 제어기(270)를 더 포함할 수 있다. 상기 제 1 리드 제어기(270)는 리드 신호(RD)에 기초하여 상기 제 2 시스템 클럭 신호(CLK90/CLK90B)를 선택적으로 수신할 수 있다. 상기 리드 신호(RD)는 상기 반도체 시스템의 리드 동작에서 리드 커맨드 신호에 기초하여 생성될 수 있다. 상기 제 1 반도체 장치(210)는 제 2 리드 제어기(230)를 더 포함할 수 있다. 상기 제 2 리드 제어기(230)는 상기 리드 신호(RD)에 기초하여 상기 제 2 시스템 클럭 신호(CLK90/CLK90B)를 선택적으로 전송할 수 있다. 상기 제 2 시스템 클럭 신호(CLK90/CLK90B)는 상기 제 1 및 제 2 리드 제어기(270, 230)에 의해 상기 반도체 시스템(2)의 리드 동작에서만 상기 제 2 클럭 버스(203)를 통해 전송될 수 있다.
상기 반도체 시스템(2)에서, 상기 제 1 및 제 2 클럭 버스(202, 203)와 제 1 및 제 2 스트로브 버스(204, 205)를 통해 전송되는 클럭 신호는 모두 낮은 주파수를 가질 수 있다. 따라서, 상기 제 1 및 제 2 반도체 장치(210, 250)는 높은 성능을 갖는 전송기 및 수신기를 구비할 필요가 없다. 상기 제 1 및 제 2 반도체 장치(210, 250)는 클럭 멀티플라이어(261, 262, 240)를 구비하여 높은 주파수를 갖는 클럭 신호를 내부적으로 생성할 수 있으므로, 데이터의 전송 속도는 빨라질 수 있다. 예를 들어, 상기 제 1 및 제 2 시스템 클럭 신호(CLK/CLKB, CLK90/CLK90B)와 제 1 및 제 2 데이터 스트로브 신호(DQS/DQSB, DQS90/DQS90B)는 1.6GHz의 주파수를 갖지만, 상기 리드 스트로브 신호(RDQS) 및 상기 라이트 스트로브 신호(WDQS)는 3.2GHz의 주파수를 가질 수 있다. 따라서, 더블 데이터 레이트 동작이 수행될 때, 상기 데이터 버스(207)를 통해 6.4Gbps의 속도로 데이터(DQ)가 전송될 수 있다.
도 3은 본 발명의 실시예에 따른 반도체 시스템(3)의 구성을 보여주는 도면이다. 도 3에서, 상기 반도체 시스템(3)은 제 1 반도체 장치(310) 및 제 2 반도체 장치(350)를 포함할 수 있다. 상기 제 1 반도체 장치(310)는 마스터 장치일 수 있고, 상기 제 2 반도체 장치(350)는 슬레이브 장치일 수 있다. 상기 제 1 및 제 2 반도체 장치(310, 350)는 커맨드/어드레스 버스(301), 제 1 클럭 버스(302), 제 2 클럭 버스(303), 제 1 스트로브 버스(304), 제 2 스트로브 버스(305) 및 데이터 버스(307)를 통해 서로 연결될 수 있다. 상기 제 1 반도체 장치(310)는 상기 제 1 클럭 버스(302)를 통해 제 1 시스템 클럭 신호(CLK/CLKB)를 전송하고, 상기 제 2 클럭 버스(303)를 통해 제 2 시스템 클럭 신호(CLK90/CLK90B)를 전송할 수 있다. 상기 제 1 반도체 장치(310)는 상기 제 1 스트로브 버스(304)를 통해 제 1 데이터 스트로브 신호(DQS/DQSB)를 전송할 수 있고, 상기 제 2 스트로브 버스(305)를 통해 제 2 데이터 스트로브 신호(DQS90/DQS90B)를 전송할 수 있다. 상기 제 1 시스템 클럭 신호(CLK/CLKB) 및 제 2 시스템 클럭 신호(CLK90/CLK90B)는 제 1 주파수를 가질 수 있고, 서로 90도 위상 차이를 가질 수 있다. 상기 제 1 데이터 스트로브 신호(DQS/DQSB) 및 제 2 데이터 스트로브 신호(DQS90/DQS90B)는 상기 제 1 주파수를 가질 수 있고, 서로 90도의 위상 차이를 가질 수 있다.
상기 제 1 반도체 장치(310)는 위상 고정 루프 회로(PLL, 320)를 포함할 수 있다. 상기 위상 고정 루프 회로(320)는 제 1 클럭 신호(CLK1), 제 2 클럭 신호(CLK2), 제 3 클럭 신호(CLK3), 제 4 클럭 신호(CLK4) 및 제 5 클럭 신호(CLK5)를 포함할 수 있다. 상기 제 1 시스템 클럭 신호(CLK/CLKB)는 상기 제 1 클럭 신호(CLK1)에 기초하여 생성될 수 있고, 상기 제 2 시스템 클럭 신호(CLK90/CLK90B)는 상기 제 2 클럭 신호(CLK2)에 기초하여 생성될 수 있다, 상기 제 1 데이터 스트로브 신호(DQS/DQSB)는 상기 제 3 클럭 신호(CLK3)에 기초하여 생성될 수 있고, 상기 제 2 데이터 스트로브 신호(DQS90/DQS90B)는 상기 제 4 클럭 신호(CLK4)에 기초하여 생성될 수 있다. 상기 제 1 및 제 2 클럭 신호(CLK1, CLK2)는 상기 제 1 주파수를 가질 수 있고, 서로 90도의 위상 차이를 가질 수 있다. 상기 제 3 및 제 4 클럭 신호(CLK3, CLK4)는 상기 제 1 주파수를 가질 수 있고, 서로 90도의 위상 차이를 가질 수 있다. 상기 제 3 클럭 신호(CLK3)는 상기 제 1 클럭 신호(CLK1)와 실질적으로 위상이 동일한 신호일 수 있고, 상기 제 4 클럭 신호(CLK4)는 상기 제 2 클럭 신호(CLK2)와 실질적으로 위상이 동일한 신호일 수 있다. 상기 제 5 클럭 신호(CLK5)는 후술되는 상기 제 2 반도체 장치(310)의 데이터 전송 회로(317)에서 사용되는 전송 제어신호(TC)로 제공될 수 있다.
상기 제 2 반도체 장치(350)는 제 1 및 제 2 클럭 멀티플라이어(361, 362)를 포함할 수 있다. 상기 제 1 클럭 멀티플라이어(361)는 상기 제 1 및 제 2 시스템 클럭 신호(CLK/CLKB, CLK90/CLK90B)를 수신할 수 있다. 상기 제 1 클럭 멀티플라이어(361)는 상기 제 1 및 제 2 시스템 클럭 신호(CLK/CLKB, CLK90/CLK90B)에 기초하여 리드 데이터 스트로브 신호(RDQS)를 생성할 수 있다. 상기 리드 데이터 스트로브 신호(RDQS)는 제 2 주파수를 가질 수 있다. 상기 제 2 주파수는 예를 들어, 상기 제 1 주파수의 2배일 수 있다. 상기 제 2 클럭 멀티플라이어(362)는 상기 제 1 및 제 2 데이터 스트로브 신호(DQS/DQSB, DQS90/DQS90B)를 수신할 수 있다. 상기 제 2 클럭 멀티플라이어(362)는 상기 제 1 및 제 2 데이터 스트로브 신호(DQS/DQSB, DQS90/DQS90B)에 기초하여 라이트 데이터 스트로브 신호(WDQS)를 생성할 수 있다. 상기 라이트 데이터 스트로브 신호(WDQS)는 상기 제 2 주파수를 가질 수 있다. 상기 제 2 반도체 장치(350)는 리드 동작 중에 상기 제 1 클럭 멀티플라이어(361)로부터 생성된 리드 데이터 스트로브 신호(RDQS)를 상기 제 1 스트로브 버스(304)로 출력할 수 있다. 상기 제 2 반도체 장치(350)는 상기 리드 데이터 스트로브 신호(RDQS)를 상기 제 1 데이터 스트로브 신호(DQS/DQSB)로서 상기 제 1 반도체 장치(310)로 전송할 수 있다.
상기 제 1 반도체 장치(310)는 복수의 전송기 및 수신기를 포함할 수 있다. 상기 제 1 반도체 장치(310)는 제 1 클럭 전송기(311), 제 2 클럭 전송기(312), 제 1 스트로브 전송기(313), 제 1 스트로브 수신기(314), 제 2 스트로브 전송기(315), 데이터 전송 회로(317) 및 데이터 수신 회로(318)를 포함할 수 있다. 상기 제 2 반도체 장치(350)는 복수의 전송기 및 수신기를 포함할 수 있다. 상기 제 2 반도체 장치(350)는 제 1 클럭 수신기(351), 제 2 클럭 수신기(352), 제 1 스트로브 수신기(353), 제 1 스트로브 전송기(354), 제 2 스트로브 수신기(355), 데이터 수신 회로(317) 및 데이터 전송 회로(318)를 포함할 수 있다. 상기 제 1 스트로브 전송기(354)는 상기 리드 데이터 스트로브 신호(RDQS)에 기초하여 상기 제 1 데이터 스트로브 신호(DQS/DQSB)를 생성하고, 상기 제 1 데이터 스트로브 신호(DQS/DQSB)를 상기 제 1 스트로브 버스(304)를 통해 상기 제 1 반도체 장치(310)로 전송할 수 있다. 도 3에서, 상기 반도체 시스템(3)은 도 2의 반도체 시스템(2)과 유사한 구성요소를 포함할 수 있고, 유사한 참조번호를 갖는 구성요소들은 서로 동일한 기능을 수행할 수 있다. 실질적으로 동일한 기능을 수행하는 구성요소에 대한 반복적인 설명은 생략될 수 있다.
도 3에서, 상기 제 2 반도체 장치(350)는 상기 제 1 클럭 멀티플라이어(361)로부터 생성된 제 2 주파수를 갖는 상기 리드 데이터 스트로브 신호(RDQS)에 기초하여 생성된 제 1 데이터 스트로브 신호(DQS/DQSB)를 상기 제 1 스트로브 버스(304)를 통해 상기 제 1 반도체 장치(310)로 전송할 수 있다. 따라서, 상기 반도체 시스템(3)의 라이트 동작 중에, 상기 제 2 스트로브 버스(305)는 상기 제 2 데이터 스트로브 신호(DQS90/DQS90B)를 전송하지만, 상기 반도체 시스템(3)의 리드 동작 중에, 상기 제 2 스트로브 버스(305)는 사용될 필요가 없다. 상기 제 1 반도체 장치(310)는 상기 제 2 반도체 장치(350)로부터 전송된 제 1 데이터 스트로브 신호(DQS/DQSB)에 기초하여 수신 제어신호(RC)를 생성할 수 있다. 따라서, 상기 제 1 반도체 장치(310)는 도 2와 같이 제 2 스트로브 수신기(216)를 구비할 필요가 없고, 상기 제 2 반도체 장치(350)는 도 2와 같이 제 2 스트로브 전송기(256)를 구비할 필요가 없다. 또한, 상기 제 1 반도체 장치(310)는 도 2와 같이 별도의 클럭 멀티플라이어(240)를 구비할 필요가 없다. 하지만, 본 발명의 실시예에서, 상기 제 1 반도체 장치(310)는 상기 제 2 스트로브 전송기(315)와 짝을 이루는 제 2 스트로브 수신기(316)를 더 포함하고, 상기 제 2 반도체 장치(350)는 상기 제 2 스트로브 수신기(355)와 짝을 이루는 제 2 스트로브 전송기(356)를 더 포함할 수 있다. 상기 제 2 반도체 장치(350)의 제 2 스트로브 전송기(356)는 다양한 제어신호(OF)를 전송하는데 사용될 수 있다. 한정하려는 것은 아니지만, 예를 들어, 상기 제어신호(OF)는 데이터의 인버전 여부를 알려주는 데이터 버스 인버전 정보와 데이터 에러 정정을 위해 사용되는 ECC 정보 또는 CRC 정보 중 적어도 하나를 포함할 수 있다. 상기 반도체 시스템(3)의 리드 동작 중에, 상기 제 2 반도체 장치(350)는 상기 제 2 스트로브 전송기(356) 및 상기 제 2 스트로브 버스(305)를 통해 다양한 제어신호(OF)를 상기 제 1 반도체 장치(310)로 전송할 수 있고, 상기 제 1 반도체 장치(310)는 상기 제 2 스트로브 수신기(316)를 통해 상기 다양한 제어신호(OF)를 수신하여 상기 제 2 스트로브 버스(305)를 활용할 수 있다.
도 3에서, 상기 제 2 반도체 장치(350)는 제 1 리드 제어기(370)를 더 포함할 수 있다. 상기 제 1 리드 제어기(370)는 리드 신호(RD)에 기초하여 상기 제 2 시스템 클럭 신호(CLK90/CLK90B)를 선택적으로 수신할 수 있다. 상기 제 1 반도체 장치(310)는 제 2 리드 제어기(330)를 포함할 수 있다. 상기 제 2 리드 제어기(330)는 상기 리드 신호(RD)에 기초하여 상기 제 2 시스템 클럭 신호(CLK90/CLK90B)를 선택적으로 전송할 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (21)

  1. 제 1 반도체 장치; 및
    제 2 반도체 장치를 포함하고,
    상기 제 1 반도체 장치는 제 1 주파수를 갖는 제 1 시스템 클럭 신호 및 제 2 시스템 클럭 신호를 전송하고, 제 2 주파수를 갖는 데이터 스트로브 신호를 전송하며,
    상기 제 2 반도체 장치는 상기 제 1 및 제 2 시스템 클럭 신호에 기초하여 상기 제 2 주파수를 갖는 리드 데이터 스트로브 신호를 생성하는 클럭 멀티플라이어를 포함하는 반도체 시스템.
  2. 제 1 항에 있어서,
    상기 제 2 시스템 클럭 신호는 상기 제 1 시스템 클럭 신호와 90도의 위상 차이를 갖는 반도체 시스템.
  3. 제 1 항에 있어서,
    상기 제 1 반도체 장치는 상기 제 1 주파수를 갖는 제 1 클럭 신호, 제 2 클럭 신호 및 제 3 클럭 신호를 생성하는 위상 고정 루프 회로를 포함하고,
    상기 제 1 시스템 클럭 신호는 상기 제 1 클럭 신호에 기초하여 생성되고, 상기 제 2 시스템 클럭 신호는 상기 제 2 클럭 신호에 기초하여 생성되며, 상기 데이터 스트로브 신호는 상기 제 3 클럭 신호에 기초하여 생성되는 반도체 시스템.
  4. 제 1 항에 있어서,
    상기 제 1 및 제 2 반도체 장치는 데이터 버스를 통해 연결되고,
    상기 제 2 반도체 장치는 상기 리드 데이터 스트로브 신호에 동기하여 데이터 저장 영역에 저장된 데이터를 상기 데이터 버스로 출력하는 데이터 전송 회로를 더 포함하는 반도체 시스템.
  5. 제 4 항에 있어서,
    상기 제 2 반도체 장치는 상기 데이터 스트로브 신호에 기초하여 생성된 라이트 데이터 스트로브 신호에 동기하여 상기 데이터 버스를 통해 전송된 데이터를 수신하는 데이터 수신 회로를 더 포함하는 반도체 시스템.
  6. 제 1 항에 있어서,
    상기 제 2 반도체 장치는 리드 신호에 기초하여 상기 제 2 시스템 클럭 신호를 선택적으로 수신하는 제 1 리드 제어부를 더 포함하는 반도체 시스템.
  7. 제 6 항에 있어서,
    상기 제 1 반도체 장치는 상기 리드 신호에 기초하여 상기 제 2 시스템 클럭 신호를 선택적으로 전송하는 제 2 리드 제어부를 더 포함하는 반도체 시스템.
  8. 제 1 반도체 장치; 및
    제 2 반도체 장치를 포함하고,
    상기 제 1 반도체 장치는 제 1 주파수를 갖는 제 1 시스템 클럭 신호, 제 2 시스템 클럭 신호, 제 1 데이터 스트로브 신호 및 제 2 데이터 스트로브 신호를 상기 제 2 반도체 장치로 전송하고,
    상기 제 2 반도체 장치는 상기 제 1 및 제 2 시스템 클럭 신호에 기초하여 제 2 주파수를 갖는 리드 데이터 스트로브 신호를 생성하는 제 1 클럭 멀티플라이어; 및
    상기 제 1 및 제 2 데이터 스트로브 신호에 기초하여 상기 제 2 주파수를 갖는 라이트 데이터 스트로브 신호를 생성하는 제 2 클럭 멀티플라이어를 포함하는 반도체 시스템.
  9. 제 8 항에 있어서,
    상기 제 2 시스템 클럭 신호는 상기 제 1 시스템 클럭 신호와 90도의 위상 차이를 갖는 반도체 시스템.
  10. 제 9 항에 있어서,
    상기 제 2 데이터 스트로브 신호는 상기 제 1 데이터 스트로브 신호와 90도의 위상 차이를 갖는 반도체 시스템.
  11. 제 8 항에 있어서,
    상기 제 1 반도체 장치는 상기 제 1 주파수를 갖는 제 1 클럭 신호, 제 2 클럭 신호, 제 3 클럭 신호 및 제 4 클럭 신호를 생성하고, 상기 제 2 주파수를 갖는 제 5 클럭 신호를 더 생성하는 위상 고정 루프 회로를 포함하고,
    상기 제 1 시스템 클럭 신호는 상기 제 1 클럭 신호에 기초하여 생성되고, 상기 제 2 시스템 클럭 신호는 상기 제 2 클럭 신호에 기초하여 생성되며, 상기 제 1 데이터 스트로브 신호는 상기 제 3 클럭 신호에 기초하여 생성되고, 상기 제 2 데이터 스트로브 신호는 상기 제 4 클럭 신호에 기초하여 생성되는 반도체 시스템.
  12. 제 11 항에 있어서,
    상기 제 2 반도체 장치는 상기 제 1 및 제 2 시스템 클럭 신호에 기초하여 상기 제 1 및 제 2 데이터 스트로브 신호를 생성하고 상기 제 1 및 제 2 데이터 스트로브 신호를 상기 제 1 반도체 장치로 전송하고,
    상기 제 1 반도체 장치는 상기 제 1 및 제 2 데이터 스트로브 신호에 기초하여 상기 제 2 주파수를 갖는 수신 제어신호를 생성하는 제 3 클럭 멀티플라이어를 더 포함하는 반도체 시스템.
  13. 제 12 항에 있어서,
    상기 제 1 및 제 2 반도체 장치는 데이터 버스를 통해 연결되고,
    상기 제 1 반도체 장치는 상기 제 5 클럭 신호에 기초하여 생성된 전송 제어신호에 동기하여 내부 데이터를 상기 데이터 버스로 출력하는 데이터 전송 회로를 더 포함하는 반도체 시스템.
  14. 제 13 항에 있어서,
    상기 제 1 반도체 장치는 상기 수신 제어신호에 동기하여 상기 데이터 버스로부터 전송된 데이터를 수신하여 상기 내부 데이터를 생성하는 데이터 수신 회로를 더 포함하는 반도체 시스템.
  15. 제 8 항에 있어서,
    상기 제 1 및 제 2 반도체 장치는 데이터 버스를 통해 연결되고,
    상기 제 2 반도체 장치는 상기 리드 데이터 스트로브 신호에 동기하여 데이터 저장 영역에 저장된 데이터를 상기 데이터 버스로 출력하는 데이터 전송 회로를 더 포함하는 반도체 시스템.
  16. 제 15 항에 있어서,
    상기 제 2 반도체 장치는 상기 라이트 데이터 스트로브 신호에 동기하여 상기 데이터 버스를 통해 전송된 데이터를 수신하는 데이터 수신 회로를 더 포함하는 반도체 시스템.
  17. 제 8 항에 있어서,
    상기 제 2 반도체 장치는 리드 신호에 기초하여 상기 제 2 시스템 클럭 신호를 선택적으로 수신하는 제 1 리드 제어부를 더 포함하는 반도체 시스템.
  18. 제 17 항에 있어서,
    상기 제 1 반도체 장치는 상기 리드 신호에 기초하여 상기 제 2 시스템 클럭 신호를 선택적으로 전송하는 제 2 리드 제어부를 더 포함하는 반도체 시스템.
  19. 제 8 항에 있어서,
    상기 제 1 데이터 스트로브 신호는 제 1 스트로브 버스를 통해 전송되고, 상기 제 2 데이터 스트로브 신호는 제 2 스트로브 버스를 통해 전송되며,
    상기 제 2 반도체 장치는 리드 동작 중에 상기 리드 데이터 스트로브 신호에 기초하여 상기 제 1 데이터 스트로브 신호를 생성하고, 상기 제 1 데이터 스트로브 신호를 상기 제 1 스트로브 버스를 통해 제 1 반도체 장치로 전송하는 반도체 시스템.
  20. 제 19 항에 있어서,
    상기 제 1 반도체 장치는 상기 제 2 반도체 장치로부터 수신된 제 1 데이터 스트로브 신호에 기초하여 생성된 수신 제어신호에 동기하여 상기 제 2 반도체 장치로부터 전송된 데이터를 수신하는 반도체 시스템.
  21. 제 19 항에 있어서,
    상기 제 2 반도체 장치는 상기 리드 동작 중에 상기 제 2 스트로브 버스를 통해 데이터 버스 인버전 정보, ECC 정보 또는 CRC 정보 중 적어도 하나를 상기 제 1 반도체 장치로 전송하는 반도체 시스템.
KR1020160106220A 2015-08-28 2016-08-22 듀얼 클럭 전송을 사용하는 반도체 장치 및 시스템 KR102571176B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562211613P 2015-08-28 2015-08-28
US62/211,613 2015-08-28

Publications (2)

Publication Number Publication Date
KR20170026166A true KR20170026166A (ko) 2017-03-08
KR102571176B1 KR102571176B1 (ko) 2023-08-28

Family

ID=58096022

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160106220A KR102571176B1 (ko) 2015-08-28 2016-08-22 듀얼 클럭 전송을 사용하는 반도체 장치 및 시스템

Country Status (2)

Country Link
US (1) US10014040B2 (ko)
KR (1) KR102571176B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190075205A (ko) * 2017-12-21 2019-07-01 에스케이하이닉스 주식회사 저속 동작 환경에서 고속 테스트를 수행할 수 있는 반도체 장치 및 시스템
KR20200007384A (ko) * 2018-07-13 2020-01-22 에스케이하이닉스 주식회사 다양한 주파수의 클럭 신호들을 수신하는 반도체 장치 및 이를 포함하는 시스템

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180002939A (ko) * 2016-06-29 2018-01-09 삼성전자주식회사 메모리 장치, 그것을 포함하는 메모리 패키지, 및 그것을 포함하는 메모리 모듈
US11295808B2 (en) * 2020-01-21 2022-04-05 Samsung Electronics Co., Ltd. Memory device transmitting and receiving data at high speed and low power
US10991404B1 (en) * 2020-02-18 2021-04-27 Micron Technology, Inc. Loopback strobe for a memory system

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030067331A1 (en) * 2001-10-09 2003-04-10 Drexler Adrian J. Dual-phase delay-locked loop circuit and method
US20100067314A1 (en) * 2006-11-20 2010-03-18 Rambus Inc. Memory Systems And Methods For Dynamically Phase Adjusting A Write Strobe And Data To Account For Receive-Clock Drift
US20130136195A1 (en) * 2011-11-29 2013-05-30 Advanced Micro Devices, Inc. System and method of data communications between electronic devices
US20140146623A1 (en) * 2006-06-08 2014-05-29 Atsuo Koshizuka System with controller and memory
US20140355367A1 (en) * 2013-05-31 2014-12-04 Freescale Semiconductor, Inc. Multiple data rate memory with read timing information

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8164975B2 (en) * 2009-09-23 2012-04-24 Micron Technology, Inc. Data capture system and method, and memory controllers and devices
KR102272259B1 (ko) * 2015-07-01 2021-07-06 삼성전자주식회사 커맨드 연동 클럭 생성 스키마를 갖는 반도체 메모리 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030067331A1 (en) * 2001-10-09 2003-04-10 Drexler Adrian J. Dual-phase delay-locked loop circuit and method
US20140146623A1 (en) * 2006-06-08 2014-05-29 Atsuo Koshizuka System with controller and memory
US20100067314A1 (en) * 2006-11-20 2010-03-18 Rambus Inc. Memory Systems And Methods For Dynamically Phase Adjusting A Write Strobe And Data To Account For Receive-Clock Drift
US20130136195A1 (en) * 2011-11-29 2013-05-30 Advanced Micro Devices, Inc. System and method of data communications between electronic devices
US20140355367A1 (en) * 2013-05-31 2014-12-04 Freescale Semiconductor, Inc. Multiple data rate memory with read timing information

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190075205A (ko) * 2017-12-21 2019-07-01 에스케이하이닉스 주식회사 저속 동작 환경에서 고속 테스트를 수행할 수 있는 반도체 장치 및 시스템
TWI811230B (zh) * 2017-12-21 2023-08-11 韓商愛思開海力士有限公司 半導體系統和用於測試半導體系統的方法
KR20200007384A (ko) * 2018-07-13 2020-01-22 에스케이하이닉스 주식회사 다양한 주파수의 클럭 신호들을 수신하는 반도체 장치 및 이를 포함하는 시스템

Also Published As

Publication number Publication date
US10014040B2 (en) 2018-07-03
US20170062029A1 (en) 2017-03-02
KR102571176B1 (ko) 2023-08-28

Similar Documents

Publication Publication Date Title
KR102571176B1 (ko) 듀얼 클럭 전송을 사용하는 반도체 장치 및 시스템
US9640232B2 (en) Semiconductor systems and semiconductor devices
US11347670B2 (en) System and interface circuit for driving data transmission line to termination voltage
KR20230144996A (ko) 캘리브레이션 동작을 수행하는 반도체 장치 및 시스템
US10972248B2 (en) Method of calibrating clock phase and voltage offset, data recovery circuit performing the same and receiver including the same
CN110495100B (zh) 存储接口、时序控制方法及存储系统
US9058898B1 (en) Apparatus for reducing read latency by adjusting clock and read control signals timings to a memory device
KR20170096798A (ko) 클럭 생성 회로, 이를 이용하는 인터페이스 회로 및 반도체 시스템
CN112992218A (zh) 用于占空比校正的技术
US9531572B1 (en) Interface circuit for high speed communication and system including the same
KR102473661B1 (ko) 듀티 사이클을 조절하는 메모리 장치 및 이를 포함하는 메모리 시스템
KR102657550B1 (ko) 수신 회로, 이를 포함하는 반도체 장치 및 시스템
US9374075B2 (en) Input apparatus and input system
KR20200078994A (ko) 터미네이션을 수행하는 반도체 장치 및 이를 포함하는 반도체 시스템
KR102488584B1 (ko) 다양한 주파수의 클럭 신호들을 수신하는 반도체 장치 및 이를 포함하는 시스템
US10884961B2 (en) Dynamic termination circuit, semiconductor apparatus and system including the same
US10419202B2 (en) Serializer, data transmitting circuit, semiconductor apparatus and system including the same
US20220358061A1 (en) Unmatched architecture compensation via digital component delay
KR102206323B1 (ko) 공통의 클록을 이용하는 송신 회로, 및 그것을 포함하는 저장 장치
KR20170136037A (ko) 전송 회로, 이를 포함하는 반도체 장치 및 시스템
KR20170093382A (ko) 래치 회로, 리시버 회로, 이를 이용하는 반도체 장치 및 시스템

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant