KR20170022428A - sputtering frame for semiconductor package and sputtering process using the same - Google Patents

sputtering frame for semiconductor package and sputtering process using the same Download PDF

Info

Publication number
KR20170022428A
KR20170022428A KR1020150117376A KR20150117376A KR20170022428A KR 20170022428 A KR20170022428 A KR 20170022428A KR 1020150117376 A KR1020150117376 A KR 1020150117376A KR 20150117376 A KR20150117376 A KR 20150117376A KR 20170022428 A KR20170022428 A KR 20170022428A
Authority
KR
South Korea
Prior art keywords
semiconductor package
film
sputtering
frame
solder ball
Prior art date
Application number
KR1020150117376A
Other languages
Korean (ko)
Inventor
임재영
정현권
Original Assignee
한미반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한미반도체 주식회사 filed Critical 한미반도체 주식회사
Priority to KR1020150117376A priority Critical patent/KR20170022428A/en
Publication of KR20170022428A publication Critical patent/KR20170022428A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L21/203—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

Disclosed are a semiconductor package sputtering frame and a sputtering method using the same. The semiconductor package sputtering frame and the sputtering method using the same according to the present invention can prevent delamination of a contact part by forming an additional contact surface between a semiconductor package and a sputtering frame film, prevent short circuit by preventing deposition on the bottom surface of the semiconductor package and solder balls, prevent a process error by reducing sag of the sputtering frame film, and secure product reliability by preventing damage to the semiconductor package. Also, productivity can be improved by reducing a space between the semiconductor packages attached to the sputtering frame film and easily performing the attaching process.

Description

반도체패키지 스퍼터링 프레임 및 이를 이용한 스퍼터링 방법{sputtering frame for semiconductor package and sputtering process using the same}TECHNICAL FIELD [0001] The present invention relates to a semiconductor package sputtering frame and a sputtering method using the same.

본 발명은 반도체패키지 스퍼터링 프레임 및 이를 이용한 스퍼터링 방법에 관한 것으로, 더욱 상세하게는 반도체패키지의 스퍼터링 공정에 있어서 솔더볼의 쇼트를 예방하고, 생산성 향상과 제품의 신뢰성을 확보할 수 있는 반도체패키지 스퍼터링 프레임 및 이를 이용한 스퍼터링 방법에 관한 것이다.The present invention relates to a semiconductor package sputtering frame and a sputtering method using the same. More particularly, the present invention relates to a semiconductor package sputtering frame capable of preventing a short circuit of solder balls in a sputtering process of a semiconductor package, And a sputtering method using the same.

일반적으로 반도체 제조공정은 전공정과 후공정으로 나뉘며, 반도체 전공정에서 웨이퍼 상에 회로를 새겨 넣는 패터닝(patterning) 과정을 마치고 나면 후공정에서 웨이퍼를 작은 칩 단위로 쪼개고, 외부의 다양한 자극으로부터 반도체 칩을 안전하게 보호할 수 있는 패키징(packaging)을 수행하게 된다.Generally, the semiconductor manufacturing process is divided into a pre-process and a post-process. After the patterning process of inserting a circuit on the wafer in the whole semiconductor process, the wafer is divided into small chip units in the subsequent process, So that the packaging can be safely protected.

패키징 공정에서는 작은 크기로 절단된 칩이 전기적 신호를 송수신할 수 있도록 하기 위한 도체 연결 공정과 함께, 화학적 반응이나 온도 변화 등 외부 자극으로부터 반도체 칩을 보호하고, 인접하는 칩과의 간섭으로 인한 노이즈를 방지하기 위한 여러 가지 추가 공정이 이루어진다.In the packaging process, the semiconductor chip is protected from external stimuli such as chemical reaction and temperature change, and the noise caused by the interference with the adjacent chips, as well as the conductor connection process for allowing the chips cut to a small size to transmit and receive electrical signals. Various additional processes are performed.

전술한 패키징을 거쳐 제조되는 반도체패키지는 다양한 종류가 있으며, 최근에는 소형화, 박형화, 다기능화 및 많은 양의 정보를 빠른 시간에 처리할 수 있는 고집적화 등 다양한 수요를 충족할 수 있는 반도체패키지가 요구되고 있는 실정이다.There are various kinds of semiconductor packages manufactured through the above-described packaging. In recent years, a semiconductor package capable of meeting various demands such as downsizing, thinning, multifunctionality, and high integration capable of processing a large amount of information in a short time is required In fact.

이러한 요구에 부응하여 개발된 BGA(ball grid array) 반도체패키지는 패키지 아랫면에 기존의 핀 패키지의 핀을 대체한 다수의 땜납볼 즉, 솔더볼(solder ball)을 구비한 반도체패키지이다.A ball grid array (BGA) semiconductor package developed in response to this demand is a semiconductor package having a plurality of solder balls, that is, solder balls, replacing the pins of a conventional pin package on the lower surface of the package.

BGA 반도체패키지는 고집적화에 적합하고, 인쇄회로기판(printed circuit board, PCB)과 반도체패키지 사이의 열전도율이 좋아 과열을 방지할 수 있으며, 인쇄회로기판과의 거리가 매우 가까워서 인덕턴스가 낮기 때문에 전기적 성능이 우수한 장점이 있다.The BGA semiconductor package is suitable for high integration and can prevent overheating due to the good thermal conductivity between the printed circuit board (PCB) and the semiconductor package. Since the distance from the printed circuit board is very short, the inductance is low. There is an excellent advantage.

한편, 전술한 바와 같이 패키징 공정에 있어서, 인접하는 칩과의 간섭으로 인한 노이즈를 방지할 수 있도록 EMI(electro magnetic interference) 코팅을 형성하는 스퍼터링(sputtering) 공정을 수행하게 되는데, 솔더볼이 구비된 면을 제외한 나머지 5면에 코팅 처리할 수 있도록 스퍼터링 프레임이 사용된다.Meanwhile, as described above, in the packaging process, a sputtering process for forming an EMI (Electro Magnetic Interference) coating is performed so as to prevent noise due to interference with adjacent chips. In the sputtering process, A sputtering frame is used to coat the remaining five surfaces.

기존의 BGA 반도체패키지의 스퍼터링 공정에 사용되는 스퍼터링 프레임의 구조는 한국등록특허 제10-1501735호에서 확인할 수 있으며, 그 구조를 도 1 내지 도 5를 참조하여 간략히 살펴보면 다음과 같다.The structure of the sputtering frame used in the sputtering process of the conventional BGA semiconductor package can be found in Korean Patent No. 10-1501735, and its structure will be briefly described with reference to FIG. 1 to FIG. 5 as follows.

먼저, 도 1에 도시된 바와 같이 종래의 스퍼터링 프레임(1)은 일정한 외관을 형성하고 내측에 중공을 갖는 프레임(10)에 필름(20)을 부착한 구조로 이루어진다. 그리고 도 2에서 보는 바와 같이 중공을 커버하는 필름(20)상에는 반도체패키지(30)가 부착될 수 있는 다수의 패키지 안착홀(22)이 레이저 가공을 통해 형성된다.First, as shown in FIG. 1, a conventional sputtering frame 1 has a structure in which a film 20 is attached to a frame 10 having a constant outer appearance and hollow inside. As shown in FIG. 2, on the film 20 covering the hollow, a plurality of package seating holes 22 to which the semiconductor package 30 can be attached are formed through laser processing.

상기 패키지 안착홀(22)은 반도체패키지(30) 하면(32)의 면적보다 약간 작은 크기로 형성되며, 그에 따라 반도체패키지(30)의 테두리 부분 즉, 에지(edge) 영역(E)이 걸쳐져 부착될 수 있다.The package seating hole 22 is formed to have a size slightly smaller than the area of the lower surface 32 of the semiconductor package 30 so that the rim portion of the semiconductor package 30, .

상기 필름(20)상에는 접착제가 도포되어 있기 때문에 상기 반도체패키지(30)의 에지 영역(E)이 접착제에 의해 접착되어 반도체패키지(30)가 필름(20)상에 접착 고정된다.Since the adhesive 20 is applied on the film 20, the edge region E of the semiconductor package 30 is adhered by the adhesive so that the semiconductor package 30 is adhered and fixed on the film 20.

이와 같이, 반도체패키지(30)가 필름(20)상에 부착된 상태에서 스퍼터링 공정이 진행되는데, 이때 증착가스는 필름(20)의 상부면에만 분포하면서 증착이 이루어지기 때문에 직육면체로 이루어진 반도체패키지(30)의 외부면 중에서 솔더볼(34)이 위치한 하면(32)을 제외한 5면의 증착이 이루어진다.Since the deposition is performed while the deposition gas is distributed only on the upper surface of the film 20, the semiconductor package 30 made of a rectangular parallelepiped (for example, 30 are deposited on five surfaces except the bottom surface 32 where the solder balls 34 are located.

즉, 상기 필름(20)은 그 상부면과 하부면을 격리하여 반도체패키지(30)의 원하는 부분만 증착이 이루어질 수 있도록 하는 역할을 수행한다.That is, the film 20 isolates the upper surface and the lower surface of the film 20, thereby performing deposition of only a desired portion of the semiconductor package 30.

여기서 상기 에지 영역(E)은 도 3에 도시된 바와 같이, 반도체패키지(30) 하면(32)의 솔더볼(34)이 구비된 영역의 외측 부분 즉, 최외각에 위치한 솔더볼(34) 외측으로부터 반도체패키지(30) 외측단 사이에 위치하는 영역으로 정의될 수 있다.3, the edge region E is formed on the outer side of the area where the solder ball 34 of the lower surface 32 of the semiconductor package 30 is provided, that is, on the outermost side of the solder ball 34, May be defined as an area located between the outer ends of the package (30).

종래의 스퍼터링 프레임(1) 구조에서는 반도체패키지(30) 하면(32)과 필름(20)이 접촉하는 접촉면(C)이 상기 에지 영역(E)만으로 한정되므로, 도 3에서 보는 바와 같이, 상기 에지 영역(E)과 접촉면(C)은 일치하도록 형성된다.In the conventional structure of the sputtering frame 1, since the contact surface C where the bottom surface 32 of the semiconductor package 30 and the film 20 are in contact is limited to only the edge region E, The area E and the contact surface C are formed to coincide with each other.

따라서 반도체패키지(30)와 필름(20)의 접촉면(C)이 매우 작기 때문에 반도체패키지(30) 부착 후, 접촉면(C)이 벌어지거나 들뜨게 되어 증착가스가 필름(20) 하부면으로 스며들 수 있으며, 그에 따라 반도체패키지(30) 하면에 증착이 이루어져 쇼트가 발생할 수 있다.Therefore, since the contact surface C between the semiconductor package 30 and the film 20 is very small, after the semiconductor package 30 is attached, the contact surface C is opened or floated so that the deposition gas can permeate to the lower surface of the film 20 Accordingly, deposition may occur on the lower surface of the semiconductor package 30, resulting in a short circuit.

그리고 패키지 안착홀(22)이 상대적으로 크게 형성되어 레이저 가공 시 필름(20)에서 제거되는 면적이 넓기 때문에, 도 4에 도시된 바와 같이 필름(20)의 처짐(S)이 발생할 수 있다.Since the package seating hole 22 is relatively large and the area removed from the film 20 during laser processing is large, deflection S of the film 20 may occur as shown in FIG.

필름(20)이 처지게 되면 반도체패키지(30)의 정확한 위치 산출이 어려워 반도체패키지의 부착과 분리시 정밀도 향상에 한계가 있고 특히, 스퍼터링 공정 후에 반도체패키지(30)를 필름(20)으로부터 분리하기 위한 작업에 사용되는 피커(picker, 70)와 이젝터(ejector, 80)의 위치에 오류가 발생할 수 있다.When the film 20 is sagged, it is difficult to accurately calculate the position of the semiconductor package 30. There is a limitation in improving accuracy in attaching and separating the semiconductor package. Particularly, after the sputtering process, the semiconductor package 30 is separated from the film 20 An error may occur in the positions of the picker 70 and the ejector 80 used for the work.

또한, 필름(20)이 이젝터(80)의 이동 경로까지 처질 경우 이동을 방해하는 요인이 될 수도 있다.Further, when the film 20 is squeezed up to the moving path of the ejector 80, it may be a factor that interferes with the movement.

그리고 필름(20)에 부착되는 반도체패키지(30)의 수가 많아질수록, 필름(20)의 처짐은 더 심해질 수밖에 없기 때문에, 필름(20)의 처짐을 고려하여 필름(20)상에 부착되는 반도체패키지(30)의 집적도가 낮을 수밖에 없고, 반도체패키지(30)의 하중을 지탱하기 위해 소정 두께 이상의 필름(20)이 필요하여 필름(20)의 원가 상승 및 필름(20) 가공의 리드타임 증가의 원인이 되었다. As the number of the semiconductor packages 30 attached to the film 20 increases, the sagging of the film 20 becomes more severe. Therefore, in consideration of deflection of the film 20, The degree of integration of the package 30 is inevitably low and a film 20 of a predetermined thickness or more is required to support the load of the semiconductor package 30, thereby increasing the cost of the film 20 and increasing the lead time of processing the film 20 It became a cause.

또한, 반도체패키지(30)가 고정된 스퍼터링 프레임(1)을 카세트 매거진(미도시) 내에 적재할 때도 처짐 정도를 고려하여 스퍼터링 프레임(1) 층 간에 여유 공간부를 확보해야 하므로 스퍼터링 프레임(1)의 적재수량이 감소되는 등 생산성을 저하시키거나 처짐에 의해 필름(20)의 접촉면(C)이 벌어지거나 들뜰 가능성이 더 커져 반도체패키지(30)의 파손이 발생할 수도 있다.Also, even when the sputtering frame 1 to which the semiconductor package 30 is fixed is to be loaded in the cassette magazine (not shown), it is necessary to secure the free space between the layers of the sputtering frame 1, There is a possibility that the contact surface C of the film 20 may be widened or worn by the sagging or the semiconductor package 30 may be damaged.

또한, 접착제가 도포되는 표면에 커버 필름(미도시)이 형성된 필름(20)을 사용할 경우 접착면을 노출하기 위해 커버 필름을 박리하는 작업을 수행하는데 종래의 필름(20) 구조를 적용할 경우 패키지 사이에 형성된 영역이 커버 필름에 딸려 올라오는 현상이 발생하여 필름(20)이 찢어지는 문제가 발생할 수 있다.When a film 20 on which a cover film (not shown) is formed on the surface to which the adhesive is applied is used, the cover film is peeled to expose the adhesive surface. In the case of applying the conventional film 20 structure, A problem arises that the film 20 is torn due to the phenomenon that the area formed between the cover film and the cover film comes up.

또한, 도 5에 도시된 바와 같이 반도체패키지(30)의 소형화와 고집적화에 따라 전술한 에지 영역(E)의 폭이 줄어드는 추세이므로(W1→W2), 종래의 스퍼터링 프레임(1) 구조로는 반도체패키지(30)의 부착이 어렵고 접촉면(C)의 벌어짐을 방지하는 것이 매우 어려운 실정이다.5, since the width of the edge region E is reduced due to the miniaturization and the high integration of the semiconductor package 30 (W1? W2), the conventional sputtering frame 1 has a structure It is difficult to attach the package 30 and to prevent the contact surface C from spreading.

더 나아가, 에지 영역(E)만으로 접촉면(C)을 이루는 구조에서는 패키지 안착홀(22)간의 간격을 충분히 확보하여야 하므로 필름(20)상에 부착할 수 있는 반도체패키지(30)의 개수가 줄어들게 되어 생산성이 저하되는 문제가 있다.Furthermore, since the gap between the package mounting holes 22 is sufficiently secured in the structure in which the contact surface C is formed only by the edge region E, the number of the semiconductor packages 30 that can be attached on the film 20 is reduced There is a problem that the productivity is lowered.

따라서 이러한 문제점들을 해결함으로써 반도체패키지의 쇼트를 예방하고, 생산성 향상과 제품의 신뢰성을 확보할 수 있는 스퍼터링 프레임의 필요성이 대두되고 있다.Accordingly, there is a need for a sputtering frame that can prevent short circuiting of the semiconductor package and improve productivity and reliability of products by solving these problems.

본 발명의 실시예들은 반도체패키지와 스퍼터링 프레임 필름의 접촉면을 추가로 형성함으로써 접촉면의 벌어짐을 예방하고, 반도체패키지 하면과 솔더볼의 증착을 방지하여 쇼트 발생을 차단하고자 한다.Embodiments of the present invention are intended to prevent the widening of the contact surface by further forming a contact surface between the semiconductor package and the sputtering frame film, and to prevent the occurrence of short circuit by preventing deposition of solder balls on the bottom surface of the semiconductor package.

또한, 스퍼터링 프레임 필름의 처짐을 줄임으로써 공정 오류를 예방하고, 반도체패키지의 파손을 방지하여 제품의 신뢰성을 확보하고 커버 필름이 형성된 필름을 사용할 경우 발생하는 필름의 찢어짐 문제를 해결하고 필름과 스퍼터링 프레임의 접착면적을 넓혀 필름의 접착을 용이하게 하고자 한다.In addition, by reducing the deflection of the sputtering frame film, it is possible to prevent process errors, to prevent the breakage of the semiconductor package, to ensure the reliability of the product, to solve the problem of tearing of the film caused by using the cover film, So as to facilitate the adhesion of the film.

또한, 필름의 지지력을 향상시켜 필름의 두께를 감소시킴으로써 원가를 절감하고 필름 가공에 소요되는 시간을 감소시킬 수 있도록 한다.Further, by reducing the thickness of the film by improving the supporting force of the film, the cost can be reduced and the time required for film processing can be reduced.

또한, 스퍼터링 프레임 필름에 부착되는 반도체패키지 사이의 간격을 줄이고, 부착을 용이하게 수행함으로써 생산성 향상을 도모하고자 한다.Further, the space between the semiconductor packages attached to the sputtering frame film is reduced, and the adhesion is facilitated to improve the productivity.

또한, 카세트 매거진내 프레임의 적재수량을 늘려 원활한 작업 수행 및 공정 진행의 효율성을 담보하고자 한다.In addition, we intend to increase the number of frames in the cassette magazine to ensure smooth operation and efficiency of the process.

본 발명의 일측면에 따르면 하면에 복수의 솔더볼(solder ball)이 배열된 반도체패키지의 스퍼터링시 반도체패키지의 하면과 솔더볼을 스퍼터링으로부터 보호하기 위한 반도체패키지 스퍼터링 프레임으로서, 내측으로 중공을 갖는 프레임; 상기 프레임에 부착 고정되어 상기 중공을 커버하고, 일면에 상기 반도체패키지가 부착되는 필름; 및, 상기 필름상에 상기 반도체패키지의 솔더볼을 수용할 수 있도록 관통패턴을 구비하되, 상기 관통패턴은 상기 반도체패키지와 상기 필름의 접착시, 상기 반도체패키지와 상기 필름의 접촉면이 상기 반도체패키지 하면의 에지(edge) 영역 이외의 부분에 추가로 구비되고, 스퍼터링시 반도체패키지의 상면과 필름의 상면에 스퍼터링 증착이 이루어지도록 하는 것을 특징으로 하는 　반도체패키지 스퍼터링 프레임이 제공될 수 있다.According to an aspect of the present invention, there is provided a semiconductor package sputtering frame for protecting a bottom surface of a semiconductor package and a solder ball from sputtering during sputtering of a semiconductor package having a plurality of solder balls arranged on a bottom surface thereof, A film which is fixedly attached to the frame to cover the hollow and on which the semiconductor package is attached; And a penetration pattern formed on the film so as to receive a solder ball of the semiconductor package, wherein the penetration pattern is formed such that, when the semiconductor package and the film are adhered to each other, The semiconductor package sputtering frame is further provided at a portion other than an edge region, and sputtering deposition is performed on the upper surface of the semiconductor package and the upper surface of the film during sputtering.

상기 관통패턴은, 상기 솔더볼에 대응되도록 구비되며, 상기 솔더볼이 상기 필름의 타측으로 관통 삽입될 수 있도록 형성되는 적어도 하나의 솔더볼 관통홀을 포함하여 이루어질 수 있다.The penetration pattern may include at least one solder ball through hole corresponding to the solder ball, and the solder ball may be inserted into the other side of the film.

상기 솔더볼 관통홀은 상기 반도체패키지에 구비된 모든 솔더볼들에 대응되도록 형성될 수 있다.The solder ball through holes may be formed to correspond to all the solder balls provided in the semiconductor package.

상기 솔더볼 관통홀은 상기 반도체패키지의 구비된 솔더볼 중 최외각 1열의 솔더볼들에 대응되도록 형성될 수 있다.The solder ball through holes may correspond to the outermost solder balls of the solder balls included in the semiconductor package.

상기 관통패턴은, 일정 영역에 포함된 상기 복수의 솔더볼이 상기 필름을 관통할 수 있도록 형성되는 관통영역을 더 포함하여 이루어질 수 있다.The penetration pattern may further include a penetration area formed so that the plurality of solder balls included in a predetermined area penetrate the film.

본 발명에 따른 반도체패키지 스퍼터링 프레임은 상기 프레임의 중공을 복수의 영역으로 분할하는 지지대를 더 포함하며, 상기 필름은 상기 중공의 분할된 영역을 커버하도록 상기 프레임과 지지대에 부착될 수 있다.The semiconductor package sputtering frame according to the present invention further comprises a support for dividing the hollow of the frame into a plurality of regions, wherein the film can be attached to the frame and the support to cover the hollow divided areas.

본 발명의 다른 측면에 의하면, 하면에 복수의 솔더볼이 배열된 반도체패키지를 스퍼터링하기 위한 반도체패키지 스퍼터링 프레임으로서, 상기 반도체패키지 스퍼터링 프레임은 지지대에 의해 내측으로 복수의 영역으로 분할된 중공을 구비하고, 상기 중공을 커버할 수 있도록 상기 프레임 및 상기 지지대의 일면에 상기 반도체패키지가 접착될 필름이 부착되어 있으며, 상기 필름상에 상기 반도체패키지의 솔더볼을 수용할 수 있도록 관통패턴을 구비하는 것을 특징으로 하는 반도체패키지 스퍼터링 프레임이 제공될 수 있다.According to another aspect of the present invention, there is provided a semiconductor package sputtering frame for sputtering a semiconductor package in which a plurality of solder balls are arranged on a bottom surface, the semiconductor package sputtering frame including a hollow divided into a plurality of regions inside by a support, Wherein a film to be adhered to the semiconductor package is attached to one side of the frame and the support so as to cover the hollow and a through pattern is formed on the film to accommodate the solder ball of the semiconductor package. A semiconductor package sputtering frame may be provided.

상기 지지대 또는 상기 반도체패키지가 접착된 필름에는 위치를 검출하기 위한 피듀셜마크가 하나 이상 구비되는 것을 특징으로 하는 반도체패키지 스퍼터링 프레임. Wherein at least one fiducial mark for detecting a position is provided on the support or the film on which the semiconductor package is adhered.

상기 피듀셜마크를 기준으로 상기 필름에 솔더볼을 수용하는 관통패턴을 형성하거나, 상기 반도체패키지 스퍼터링 프레임 상의 반도체패키지를 픽업하기 위한 기준으로 설정할 수 있다.A penetration pattern for receiving a solder ball is formed on the film based on the fiducial mark or a reference for picking up a semiconductor package on the semiconductor package sputtering frame.

본 발명의 또 다른 측면에 의하면, 내측으로 중공이 형성된 반도체패키지 스퍼터링 프레임을 준비하는 단계; 상기 반도체패키지 스퍼터링 프레임 상에 반도체패키지의 솔더볼을 수용할 수 있도록 하나 이상의 관통패턴이 형성된 필름을 부착하는 단계; 하면에 복수의 솔더볼이 배열된 반도체패키지의 솔더볼을 관통패턴에 수용된 상태로 삽입하고, 상기 반도체패키지 하면의 에지 영역 및 일부의 영역을 함께 접착하는 단계; 및 상기 솔더볼이 배열된 반도체패키지의 하면을 제외하고 상기 반도체패키지와 상기 필름의 상면에 스퍼터링 공정을 수행하는 단계;를 포함하는 반도체패키지 스퍼터링 방법이 제공될 수 있다.According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor package, comprising the steps of: preparing a semiconductor package sputtering frame having a cavity formed therein; Attaching a film having at least one through-hole pattern formed on the semiconductor package sputtering frame to receive a solder ball of the semiconductor package; Inserting a solder ball of a semiconductor package in which a plurality of solder balls are arranged on a bottom surface of the semiconductor package in a state of being accommodated in a through pattern; And performing a sputtering process on the upper surface of the semiconductor package and the lower surface of the semiconductor package having the solder balls arranged thereon.

본 발명의 실시예들은 반도체패키지와 웨이퍼프레임 필름의 접촉면을 추가로 형성함으로써 접촉면의 벌어짐을 예방하고, 반도체패키지 하면과 솔더볼의 증착을 방지하여 쇼트 발생을 차단할 수 있다.Embodiments of the present invention can further prevent the occurrence of short circuit by preventing the widening of the contact surface by forming a contact surface between the semiconductor package and the wafer frame film and preventing evaporation of the bottom surface of the semiconductor package and the solder ball.

또한, 스퍼터링 프레임 필름의 처짐을 줄임으로써 공정 오류를 예방하고, 반도체패키지의 파손을 방지하여 제품의 신뢰성을 확보하며, 카세트 매거진내 적재수량을 확대하여 원활한 작업을 수행할 수 있다. In addition, by reducing deflection of the sputtering frame film, process errors can be prevented, damage to the semiconductor package can be prevented, reliability of the product can be ensured, and the amount of stacking in the cassette magazine can be increased to perform smooth operation.

또한, 커버 필름이 형성된 필름을 사용할 경우 발생하는 필름의 찢어짐 문제를 해결하고 필름과 스퍼터링 프레임의 접착면적을 넓혀 필름의 접착을 용이하게 할 수 있다.In addition, it is possible to solve the tearing problem of the film which occurs when a film on which the cover film is formed, and widen the area of adhesion between the film and the sputtering frame, thereby facilitating adhesion of the film.

또한, 필름의 지지력을 향상시켜 필름의 두께를 감소시킴으로써 원가를 절감하고 필름 가공에 소요되는 시간을 감소 시킬 수 있다.Further, by reducing the thickness of the film by improving the supporting force of the film, the cost can be reduced and the time required for film processing can be reduced.

또한, 스퍼터링 프레임 필름에 부착되는 반도체패키지 사이의 간격을 줄이고, 부착을 용이하게 수행함으로써 생산성이 향상된다Further, productivity is improved by reducing the space between the semiconductor packages attached to the sputtering frame film and easily performing attachment

도 1은 종래의 스퍼터링 프레임을 도시한 사시도
도 2는 패키지 안착홀이 가공된 종래의 스퍼터링 프레임을 도시한 평면도
도 3은 종래 반도체패키지 하면의 에지 영역과 접촉면을 표시한 저면도
도 4는 종래의 스퍼터링 프레임 필름에 처짐이 발생한 상태를 도시한 측면구성도
도 5는 반도체패키지의 에지 영역 폭이 줄어든 상태를 도시한 측면도
도 6은 본 발명의 일 실시예에 따른 스퍼터링 프레임을 도시한 사시도
도 7은 본 발명의 일 실시예에 따른 스퍼터링 프레임 필름에 반도체패키지가 부착되는 과정을 도시한 측면구성도
도 8은 본 발명의 일 실시예에 따른 반도체패키지 하면의 에지 영역과 접촉면을 표시한 저면도
도 9는 본 발명의 일 실시예에 따른 처짐이 줄어든 스퍼터링 프레임 필름을 도시한 측면구성도
도 10은 본 발명의 다른 실시예에 따른 스퍼터링 프레임을 도시한 사시도
도 11은 본 발명의 다른 실시예에 따른 스퍼터링 프레임 필름에 반도체패키지가 부착되는 과정을 도시한 측면구성도
도 12는 본 발명의 다른 실시예에 따른 반도체패키지 하면의 에지 영역과 접촉면을 표시한 저면도
도 13은 본 발명에 따른 다양한 관통패턴을 도시한 평면도
도 14는 본 발명에 따른 다양한 프레임 구성을 도시한 평면도1 is a perspective view showing a conventional sputtering frame.
2 is a plan view showing a conventional sputtering frame in which a package seating hole is machined
FIG. 3 is a bottom view showing an edge region and a contact surface of a conventional semiconductor package
Fig. 4 is a side view showing a state where deflection occurs in a conventional sputtering frame film
5 is a side view showing a state in which the edge region width of the semiconductor package is reduced
6 is a perspective view illustrating a sputtering frame according to an embodiment of the present invention.
7 is a side view showing a process of attaching a semiconductor package to a sputtering frame film according to an embodiment of the present invention
8 is a bottom view showing an edge region and a contact surface of a semiconductor package bottom surface according to an embodiment of the present invention.
9 is a side view showing a sputtering frame film with reduced deflection according to an embodiment of the present invention
10 is a perspective view showing a sputtering frame according to another embodiment of the present invention.
11 is a side view showing a process of attaching a semiconductor package to a sputtering frame film according to another embodiment of the present invention
12 is a bottom view showing an edge area and a contact surface of a bottom surface of a semiconductor package according to another embodiment of the present invention.
13 is a plan view showing various through patterns according to the present invention.
Fig. 14 is a plan view showing various frame structures according to the present invention. Fig.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록, 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments described herein but may be embodied in other forms. Rather, the embodiments disclosed herein are provided so that the disclosure can be thorough and complete, and will fully convey the scope of the invention to those skilled in the art. Like reference numerals designate like elements throughout the specification.

도 6은 본 발명의 일 실시예에 따른 스퍼터링 프레임을 도시한 사시도이고, 도 7은 본 발명의 일 실시예에 따른 스퍼터링 프레임 필름에 반도체패키지가 부착되는 과정을 도시한 측면구성도이며, 도 8은 본 발명의 일 실시예에 따른 반도체패키지 하면의 에지 영역과 접촉면을 표시한 저면도이다. 도 9는 본 발명의 일 실시예에 따른 처짐이 줄어든 스퍼터링 프레임 필름을 도시한 측면구성도이다.FIG. 6 is a perspective view showing a sputtering frame according to an embodiment of the present invention, FIG. 7 is a side view showing a process of attaching a semiconductor package to a sputtering frame film according to an embodiment of the present invention, Is a bottom view showing an edge area and a contact surface of a semiconductor package bottom surface according to an embodiment of the present invention. 9 is a side view showing a sputtering frame film with reduced deflection according to an embodiment of the present invention.

도 6 내지 도 9를 참조하면, 본 발명의 일 실시예에 따른 스퍼터링 프레임(100)은 크게 일정한 외관을 형성하고, 내측으로 중공을 갖는 프레임(110)과, 상기 프레임(110)에 부착 고정되어 상기 중공을 커버하고, 일면에 반도체패키지(130)가 부착되는 필름(120)을 포함하여 이루어질 수 있다.6 to 9, a sputtering frame 100 according to an embodiment of the present invention includes a frame 110 having a substantially constant outer shape and having a hollow inside and a frame 110 fixedly attached to the frame 110 And a film 120 covering the hollow and having a semiconductor package 130 attached on one side thereof.

상기 필름(120)은 상기 프레임(110) 하부면에 부착 고정될 수 있으며, 고온의 스퍼터링 공정에서도 변형이 이루어지지 않는 재질로 이루어지는 것이 바람직하다.The film 120 may be fixed to the lower surface of the frame 110 and may be made of a material which is not deformed even in a high temperature sputtering process.

상기 필름(120)의 상부면에는 다수의 반도체패키지(130)가 부착되는데, 복수의 솔더볼(134)이 구비된 하면(132)이 상기 필름(120)의 하부면을 향하도록 부착될 수 있다. 전술한 바와 같이 상기 필름(120)상에는 소정의 접착제가 도포되어 반도체패키지(130)가 후술할 접촉면(C)을 통해 접착 고정될 수 있다. 상기 필름(120)은 스퍼터링 공정 시 상부면과 하부면을 격리하여 증착가스가 하부면으로 스며드는 것을 방지하는 역할을 수행한다.A plurality of semiconductor packages 130 are attached to the upper surface of the film 120. A lower surface 132 having a plurality of solder balls 134 may be attached to the lower surface of the film 120. As described above, a predetermined adhesive is applied on the film 120 so that the semiconductor package 130 can be adhesively fixed via the contact surface C to be described later. The film 120 isolates the upper surface and the lower surface during the sputtering process to prevent the deposition gas from penetrating into the lower surface.

상기 반도체패키지(130)는 BGA(ball grid array) 패키지를 예를 들어 설명하였지만 이에 한정되는 것은 아니며, QFN(quad flat no-leads) 패키지 등 다양한 종류의 반도체패키지(130)에 본 발명의 실시예들이 적용될 수 있다.Although the semiconductor package 130 has been described with reference to a ball grid array (BGA) package, the present invention is not limited thereto, and various semiconductor packages 130 such as a quad flat no-leads (QFN) Can be applied.

상기 필름(120)은 반도체패키지(130) 하면(132)에 구비된 솔더볼(134)이 관통할 수 있도록 소정의 관통패턴을 구비한다. 상기 관통패턴은 레이저나 펀칭, 컷팅 등의 가공에 의해 형성될 수 있는데, 이러한 관통패턴의 일 실시예로서, 상기 솔더볼(134)이 상기 필름(120)의 타측으로 관통 삽입될 수 있도록 형성되는 적어도 하나의 솔더볼 관통홀(128)이 구비될 수 있다.The film 120 has a predetermined penetration pattern so that the solder ball 134 provided on the lower surface 132 of the semiconductor package 130 can pass through. The through-hole pattern may be formed by processing such as laser, punching, or cutting. In one embodiment of the through-hole pattern, the solder ball 134 may be formed to penetrate through the other side of the film 120 One solder ball through hole 128 may be provided.

상기 솔더볼 관통홀(128)은 부착되는 각 반도체패키지(130)의 솔더볼(134)의 크기 및 배치 간격에 따라 형성될 수 있다. 즉, 반도체패키지(130)를 솔더볼 관통홀(128)에 고정 시 발생할 수 있는 필름(120)과 솔더볼(134)의 가공오차 및 필름(120)의 응력 등을 고려하여 솔더볼(134)에 대응되도록 솔더볼(134)과 동일한 크기와 간격을 이루며 형성되는 것이 바람직하지만, 솔더볼(134)의 크기보다 더 크게 또는 작게 형성되는 것도 본 발명의 범주에 포함될 수 있다. The solder ball through holes 128 may be formed according to the size and arrangement interval of the solder balls 134 of the respective semiconductor packages 130 to be attached. That is, the solder ball 134 may correspond to the solder ball 134 in consideration of the machining error of the film 120 and the solder ball 134 and the stress of the film 120, which may occur when the semiconductor package 130 is fixed to the solder ball through- It is preferable that the solder ball 134 is formed to have the same size and spacing as the solder ball 134, but it may be included in the scope of the present invention to be formed larger or smaller than the size of the solder ball 134.

본 실시예에서는 상기 솔더볼 관통홀(128)은 상기 반도체패키지(130)에 구비된 모든 솔더볼(134)들에 대응되도록 형성된다. 즉, 상기 반도체패키지(130)에 구비된 모든 솔더볼(134)들이 관통 삽입될 수 있도록 동일한 개수와 크기 및 간격을 갖는 솔더볼 관통홀(128)들이 구비되어 관통패턴을 형성한다. 물론 도 6에 도시된 바와 같이, 이러한 관통패턴은 상기 필름(120) 상에 다수가 형성되어 다수의 반도체패키지(130)에 대한 스퍼터링 공정을 동시에 실시할 수 있다.In this embodiment, the solder ball through holes 128 are formed to correspond to all the solder balls 134 provided in the semiconductor package 130. That is, solder ball through holes 128 having the same number, size, and spacing are provided to penetrate and insert all the solder balls 134 of the semiconductor package 130, thereby forming a through pattern. Of course, as shown in FIG. 6, a plurality of such penetration patterns may be formed on the film 120 so that a plurality of semiconductor packages 130 can be simultaneously sputtered.

이와 같이 솔더볼 관통홀(128)을 통해 관통패턴을 형성하면, 상기 반도체패키지(130) 부착 시 상기 필름(120)과 반도체패키지(130)의 접촉면(C)이 상기 반도체패키지(130) 하면(132)의 에지(edge) 영역(E) 이외의 부분에 추가로 형성될 수 있다.When the penetration pattern is formed through the solder ball through hole 128, the contact surface C of the film 120 and the semiconductor package 130 when the semiconductor package 130 is attached is lower than the contact surface C of the semiconductor package 130 (E) of the first and second regions A and B.

여기서 상기 에지 영역(E)은 전술한 바와 같이, 반도체패키지(130) 하면(132)의 솔더볼(134)이 구비된 영역의 외측 부분 즉, 최외각에 위치한 솔더볼(134) 외측으로부터 반도체패키지(130) 외측단 사이에 위치하는 영역으로 정의될 수 있다.The edge region E is formed on the outer side of the solder ball 134 of the lower surface 132 of the semiconductor package 130 from the outside of the solder ball 134 located on the outermost side, ) Outer edge.

종래기술에서는 상기 필름(120)과 반도체패키지(130)의 접촉면(C)이 상기 에지 영역(E)에 한정됨으로 인해 반도체패키지(130)의 부착이 어렵고 접촉면(C)이 벌어지는 문제가 발생할 수 있었다.Since the contact surface C of the film 120 and the semiconductor package 130 is limited to the edge region E in the prior art, it is difficult to attach the semiconductor package 130 and the contact surface C may be opened .

그러나 본 실시예에서는 도 8에 도시된 바와 같이 상기 접촉면(C)이 에지 영역(E)을 포함할 뿐만 아니라, 상기 솔더볼(134) 사이사이의 영역까지 확장되어 추가로 형성된다.However, in this embodiment, as shown in FIG. 8, the contact surface C includes not only the edge region E, but also extends to a region between the solder balls 134.

따라서 에지 영역(E)의 폭이 감소하더라도 반도체패키지(130)를 필름(120)상에 용이하게 부착할 수 있고, 접촉면(C)이 넓어 안정적인 부착이 가능하므로 반도체패키지(130)와 필름(120) 사이가 벌어지거나 들뜨는 현상이 발생하지 않게 되며, 그에 따라 하면(132)과 솔더볼(134) 증착에 의한 쇼트 발생을 방지할 수 있다.The semiconductor package 130 can be easily attached to the film 120 even if the width of the edge region E is decreased and the semiconductor package 130 and the film 120 So that it is possible to prevent the occurrence of a short due to the deposition of the lower surface 132 and the solder ball 134. As a result,

그리고 개별 솔더볼(134)에 대응하는 관통패턴으로 구성되므로, 관통패턴 가공 시 필름(120)에서 제거되는 부분이 상대적으로 적어서 도 9에 도시된 바와 같이, 전체적인 필름(120)의 처짐이 줄어들게 된다. 또한, 부착되는 반도체패키지(130) 사이의 간격을 줄여 촘촘하게 배치할 수 있으므로, 반도체패키지(130)의 집적도가 높으며, 더 많은 수의 반도체패키지(130)를 동시에 처리하여 생산성 향상을 기할 수 있다.And the through holes corresponding to the individual solder balls 134, the portion of the film 120 to be removed from the through hole 120 is relatively small, so that deflection of the entire film 120 is reduced as shown in FIG. Also, since the space between the attached semiconductor packages 130 can be reduced, the semiconductor package 130 can be highly integrated, and a greater number of the semiconductor packages 130 can be simultaneously processed to improve the productivity.

도 10은 본 발명의 다른 실시예에 따른 스퍼터링 프레임을 도시한 사시도이고, 도 11은 본 발명의 다른 실시예에 따른 스퍼터링 프레임 필름에 반도체패키지가 부착되는 과정을 도시한 측면구성도이며, 도 12는 본 발명의 다른 실시예에 따른 반도체패키지 하면의 에지 영역과 접촉면을 표시한 저면도이다.FIG. 10 is a perspective view showing a sputtering frame according to another embodiment of the present invention, FIG. 11 is a side view showing a process of attaching a semiconductor package to a sputtering frame film according to another embodiment of the present invention, Is a bottom view showing an edge area and a contact surface of a bottom surface of a semiconductor package according to another embodiment of the present invention.

도 10 내지 도 12를 참조하면, 본 발명의 다른 실시예에 따른 반도체패키지 스퍼터링 프레임(100)은 일정 영역에 포함된 복수의 솔더볼(134)이 상기 필름(120)을 관통할 수 있도록 형성되는 관통영역(126)을 포함하여 이루어질 수 있다.10 to 12, a semiconductor package sputtering frame 100 according to another embodiment of the present invention includes a plurality of solder balls 134 included in a predetermined region, Area 126. [0034] FIG.

본 실시예에서는 상기 솔더볼 관통홀(128)이 상기 반도체패키지(130)의 구비된 솔더볼(134) 중 최외각 1열의 솔더볼(134)들에 대응되도록 형성되며, 이와 같이 형성된 솔더볼 관통홀(128)들 내측으로 상기 관통영역(126)이 형성될 수 있다.The solder ball through holes 128 are formed to correspond to solder balls 134 in the outermost row of the solder balls 134 of the semiconductor package 130, The penetration area 126 may be formed inside the recesses.

본 실시예에서 상기 관통영역(126)은 도 10과 도 11에 도시된 바와 같이, 최외각 1열의 솔더볼(134)의 내측에 배치되는 솔더볼(134)들이 포함되는 영역을 커버하도록 형성되며, 그에 따라 관통영역(126)에 대응되는 솔더볼(134)들이 필름(120)을 관통할 수 있다. 물론 상기 최외각 1열의 솔더볼(134)들은 상기 솔더볼 관통홀(128)을 통해 필름(120)을 관통하여 위치하게 된다.In this embodiment, the penetration area 126 is formed so as to cover an area including the solder balls 134 disposed inside the outermost one row of the solder balls 134, as shown in FIGS. 10 and 11, The solder balls 134 corresponding to the through regions 126 can penetrate through the film 120. FIG. Of course, the outermost solder balls 134 are positioned through the film 120 through the solder ball through holes 128.

여기서도 상기 필름(120)과 반도체패키지(130)의 접촉면(C)이 상기 반도체패키지(130) 하면(132)의 에지 영역(E) 이외의 부분에 추가로 형성될 수 있으며, 도 12에서 보는 바와 같이, 최외각 1열의 솔더볼(134)들 사이에 접촉면(C)이 추가로 형성된다.The contact surface C between the film 120 and the semiconductor package 130 may be further formed on a portion other than the edge region E of the lower surface 132 of the semiconductor package 130, Similarly, a contact surface C is additionally formed between solder balls 134 in the outermost row.

이전 실시예와 비교해서 접촉면(C)이 상대적으로 작지만 종래의 경우인 에지 영역(E)보다 확장된 접촉면(C)을 가지므로, 벌어짐이나 들뜨는 현상과 필름(120)의 처짐 및 쇼트 발생을 방지하고, 생산성 향상을 도모할 수 있는 등의 장점들을 동일하게 발휘할 수 있게 된다.Since the contact surface C is relatively small as compared with the previous embodiment but has the contact surface C that is wider than the edge area E in the conventional case, the phenomenon of flaring and lifting and the deflection and short-circuiting of the film 120 are prevented And productivity improvement can be achieved.

한편, 본 실시예에서 상기 솔더볼 관통홀(128)은 최외각 1열의 솔더볼(134)들에 대응되도록 형성되었지만, 이에 한정되는 것은 아니며, 예를 들어 최외각 2열 또는 3열 이상의 솔더볼(134)들에 대응되도록 형성되는 것도 가능하다. 그리고 이 경우 상기 관통영역(126)은 그 내측의 솔더볼(134)들이 포함되는 영역으로 구성될 수 있다.In the present embodiment, the solder ball through holes 128 are formed to correspond to the outermost solder balls 134, but the present invention is not limited thereto. For example, the outermost two rows or three or more rows of solder balls 134 may be formed, As shown in FIG. In this case, the penetration area 126 may be an area including the solder balls 134 inside the penetration area 126.

이와 같이 상기 솔더볼 관통홀(128) 및/또는 관통영역(126)의 조합에 의해 다양한 관통패턴을 필름(120)상에 형성할 수 있으며, 그 다양한 변형예가 도 13에 도시되어 있다.Various penetration patterns can be formed on the film 120 by the combination of the solder ball through holes 128 and / or the through regions 126, and various modifications thereof are shown in FIG.

구체적으로, 도 13(a)에서 보는 바와 같이 내측 일정 영역에 원 형상의 관통영역(126)이 형성되고 그 외측으로는 솔더볼 관통홀(128)이 배치될 수 있다. 도 13(b)에는 직사각 형상의 3개의 관통영역(126)만으로 구성된 관통패턴이 도시되었다. 마찬가지로 도 13(c) 내지 도 13(f)에는 관통영역(126)만으로 구성되거나 솔더볼 관통홀(128)과 관통영역(126)이 조합된 다양한 관통패턴이 도시되었다.Specifically, as shown in FIG. 13 (a), a circular through-hole 126 may be formed in a certain inner region and a solder ball through hole 128 may be formed on the outer side thereof. 13 (b) shows a through-hole pattern composed of only three through-holes 126 in a rectangular shape. 13 (c) to 13 (f) illustrate various through patterns formed of only the through area 126 or a combination of the solder ball through hole 128 and the through area 126. [

물론 도 13의 어느 경우에도 반도체패키지(130)와의 접촉면(C)은 에지 영역(E)보다 확장되어 더 넓은 영역을 포함하도록 구성된다.Of course, in any of the cases of Fig. 13, the contact surface C with the semiconductor package 130 is configured to be wider than the edge area E to include a wider area.

이러한 관통패턴은 도 13에서 도시된 것처럼 반도체패키지(130) 하면(132)의 면적과 솔더볼(134)의 개수와 간격 및 배열 형태에 따라 다양하게 변형하여 적용할 수 있다.As shown in FIG. 13, such a through pattern can be variously modified and applied according to the area of the bottom surface 132 of the semiconductor package 130, the number of solder balls 134, the spacing, and the arrangement pattern.

도 14는 본 발명에 따른 다양한 프레임 구성을 도시한 평면도이다.14 is a plan view showing various frame structures according to the present invention.

도 14를 참조하면, 본 발명에 따른 스퍼터링 프레임(100)은 프레임(110) 내측의 중공을 복수의 영역으로 분할하는 지지대(112)를 더 구비할 수 있다. 이때, 상기 필름(120)은 상기 중공의 분할된 영역을 커버하도록 상기 프레임(110)과 지지대(112)에 함께 부착될 수 있다.Referring to FIG. 14, the sputtering frame 100 according to the present invention may further include a support 112 for dividing the hollow inside the frame 110 into a plurality of regions. At this time, the film 120 may be attached together with the frame 110 and the support 112 so as to cover the hollow divided region.

상기 지지대(112)는 상기 필름(120)이 부착되는 추가적인 뼈대 역할을 수행하므로, 전술한 필름(120)의 처짐 현상을 효과적으로 방지할 수 있다. 즉, 지지대(113)가 필름(120)을 접착하는 면적을 늘려 보다 넓은 범위를 지탱할 수 있도록 하여 필름(120) 부착과 박리를 원활하게 할 수 있다.Since the supporter 112 serves as an additional frame to attach the film 120, it is possible to effectively prevent the film 120 from sagging. That is, the support base 113 can increase the area of bonding the film 120 to support a wider range, so that adhesion and peeling of the film 120 can be smoothly performed.

또한, 필름(120)의 지지력 향상으로 얇은 두께의 필름(120)을 사용하더라도 다수의 반도체패키지(130)를 부착할 수 있어 관통패턴의 가공 정밀도와 생산성을 향상시킬 수 있다.In addition, due to the improved supportability of the film 120, it is possible to attach a plurality of semiconductor packages 130 even if a thin film 120 is used, thereby improving the processing accuracy and productivity of the through-pattern.

상기의 필름(120)은 관통패턴이 가공된 상태로 프레임(110)에 부착될 수 있고 필름(120)이 프레임(110)에 부착된 상태에서 관통패턴이 가공될 수도 있다.The film 120 may be attached to the frame 110 in a state in which the penetration pattern is processed and may be processed in a state where the film 120 is attached to the frame 110.

도 14(a) 내지 도 14(d)에서 보는 바와 같이, 상기 프레임(110)의 형상은 원형 또는 사각형 등 다양한 형상으로 변형 실시될 수 있고, 상기 지지대(112)에 의해 분할되는 영역의 개수와 형상도 다양하게 변형 적용될 수 있다.14 (a) to 14 (d), the shape of the frame 110 can be modified into various shapes such as a circle or a rectangle, and the number of regions divided by the support base 112 The shape can be variously modified.

즉, 지지대(112)가 레이저, 비전, P&P(pick and placement) 등의 공정을 감안하여 센싱수단의 센싱 영역과 유사 또는 동일한 크기로 다수 분할될 경우 반도체패키지(130)를 부착하거나 분리하는 공정을 정밀하고 빠르게 수행할 수 있다. 예를 들어, FOV (field of view)가 100×100일 경우 지지대(112)에 의해 분할된 면적을 100×100으로 동일하게 설정하여 비전검사의 횟수를 단축시킬 수 있어 효율성을 높일 수도 있다.That is, when the support base 112 is divided into a plurality of parts similar to or the same size as the sensing area of the sensing unit in consideration of processes such as laser, vision, and pick and placement, the process of attaching or detaching the semiconductor package 130 It can be performed precisely and quickly. For example, when the field of view (FOV) is 100x100, the area divided by the support member 112 may be set to be equal to 100x100 so that the number of vision inspections can be shortened, thereby improving the efficiency.

또한, 더 많은 반도체패키지(130)를 배치하기 위해 지지대(112)를 삼각형 또는 사각형 등으로 형성할 수 있다.In addition, the support base 112 may be formed in a triangular shape, a square shape, or the like so as to dispose more semiconductor packages 130.

그리고 상기 프레임(110)과 지지대(112)가 만나는 부분과 지지대(112)가 서로 교차하는 부분에는 추가적으로 피듀셜 마크(fiducial mark, 114)가 구비되어 관통패턴의 레이저 가공 또는 반도체패키지(130)를 부착하거나 분리하는 공정 등을 진행할 때, 정확한 위치를 센싱하도록 보조하는 역할을 수행할 수 있다.A fiducial mark 114 is further provided at a portion where the frame 110 and the support 112 intersect with the support 112 so that laser processing of the through pattern or the semiconductor package 130 It is possible to assist in sensing the precise position when proceeding with the process of attaching or separating the object.

이러한 피듀셜 마크(114)는 필름(120)에 솔더볼(134)을 수용하는 관통패턴을 형성하거나, 스퍼터링 프레임(100) 상의 반도체패키지(130)를 픽업(로딩&언로딩)하기 위한 기준으로 설정할 수 있다. 이 피듀셜 마크(114)는 지지대(112)에 구비될 수도 있지만, 필요에 따라 필름(120)상에 구비될 수도 있다.The fiducial mark 114 is formed as a reference for forming a penetration pattern for receiving the solder ball 134 on the film 120 or picking up (loading and unloading) the semiconductor package 130 on the sputtering frame 100 . The fiducial mark 114 may be provided on the support base 112, but may be provided on the film 120 as required.

예를 들어, 필름(120)이 부착된 스퍼터링 프레임(100)을 준비하는 경우에는 지지대(112)에 형성된 피듀셜 마크(114)를 기준으로 필름(120)에 관통패턴을 가공해줄 수 있고, 관통패턴이 이미 형성된 필름(120)을 스퍼터링 프레임(100)에 부착한 경우에는 필름(120)상에 피듀셜 마크(114)를 형성하여 이를 기준으로 반도체패키지(130)를 픽업할 수도 있을 것이다.For example, when preparing the sputtering frame 100 to which the film 120 is attached, a penetration pattern may be formed on the film 120 based on the fiducial mark 114 formed on the support base 112, In the case where the pattern 120 already formed is attached to the sputtering frame 100, the fiducial mark 114 may be formed on the film 120 and the semiconductor package 130 may be picked up based on the fiducial mark 114.

이때, 피듀셜 마크(114)는 원형이나, 십자 마크 등 어떠한 표식도 상관이 없다.At this time, the fiducial mark 114 may be any mark such as a circle or a cross mark.

한편, 앞에서는 반도체패키지 스퍼터링 프레임에 대하여 설명하였으나, 본 발명에 따른 스퍼터링 방법은 하기와 같이 수행될 수 있다.Meanwhile, although the semiconductor package sputtering frame has been described above, the sputtering method according to the present invention can be performed as follows.

미가공 필름(120)이 부착된 스퍼터링 프레임(100)을 준비하는 경우의 반도체패키지 스퍼터링 방법은, 내측으로 중공이 형성된 반도체패키지 스퍼터링 프레임(100)을 준비하는 단계; 상기 반도체패키지 스퍼터링 프레임(100) 상에 필름(120)을 부착하는 단계; 상기 필름(120)상에 반도체패키지(130)의 솔더볼(134)을 수용할 수 있도록 하나 이상의 관통패턴을 형성하는 단계; 하면에 복수의 솔더볼(134)이 배열된 반도체패키지(130)의 솔더볼(134)을 관통패턴에 수용된 상태로 삽입하고, 상기 반도체패키지(130) 하면의 에지 영역(E) 및 일부의 영역을 함께 접착하는 단계 및 상기 솔더볼(134)이 배열된 반도체패키지(130)의 하면을 제외하고 상기 반도체패키지(130)와 상기 필름(120)의 상면에 스퍼터링 공정을 수행하는 단계를 포함한다.A semiconductor package sputtering method for preparing a sputtering frame (100) with a raw film (120), comprising the steps of: preparing a semiconductor package sputtering frame (100) having a hollow inside; Attaching the film (120) on the semiconductor package sputtering frame (100); Forming at least one through-hole pattern to receive solder balls (134) of the semiconductor package (130) on the film (120); The solder balls 134 of the semiconductor package 130 in which a plurality of solder balls 134 are arranged on the bottom surface of the semiconductor package 130 in a state of being accommodated in a through pattern, And performing a sputtering process on the upper surface of the semiconductor package 130 and the film 120, except for the lower surface of the semiconductor package 130 on which the solder balls 134 are arranged.

그리고, 필름(120)에 관통영역이 이미 형성되어있는 경우의 반도체패키지 스퍼터링 방법은, 내측으로 중공이 형성된 반도체패키지 스퍼터링 프레임(100)을 준비하는 단계; 상기 반도체패키지 스퍼터링 프레임(100) 상에 반도체패키지(130)의 솔더볼(134)을 수용할 수 있도록 하나 이상의 관통패턴이 형성된 필름(120)을 부착하는 단계; 하면에 복수의 솔더볼(134)이 배열된 반도체패키지(130)의 솔더볼(134)을 관통패턴에 수용된 상태로 삽입하고, 상기 반도체패키지(130) 하면의 에지 영역(E) 및 일부의 영역을 함께 접착하는 단계; 및 상기 솔더볼(134)이 배열된 반도체패키지(130)의 하면을 제외하고 상기 반도체패키지(130)와 상기 필름(120)의 상면에 스퍼터링 공정을 수행하는 단계를 포함한다.A semiconductor package sputtering method in the case where a through region is already formed in the film 120 includes the steps of: preparing a semiconductor package sputtering frame 100 having a cavity formed therein; Attaching a film (120) having at least one through-pattern formed therein to receive the solder balls (134) of the semiconductor package (130) on the semiconductor package sputtering frame (100); The solder balls 134 of the semiconductor package 130 in which a plurality of solder balls 134 are arranged on the bottom surface of the semiconductor package 130 in a state of being accommodated in a through pattern, Bonding; And performing a sputtering process on the upper surface of the semiconductor package 130 and the film 120 except the lower surface of the semiconductor package 130 in which the solder balls 134 are arranged.

한편, 지금까지 설명한 본 발명의 실시예들에 따른 반도체패키지 스퍼터링 프레임은 반도체패키지와 스퍼터링 프레임 필름의 접촉면을 추가로 형성함으로써 접촉면의 벌어짐을 예방하고, 반도체패키지 하면과 솔더볼의 증착을 방지하여 쇼트 발생을 차단할 수 있으며, 스퍼터링 프레임 필름의 처짐을 줄임으로써 공정 오류를 예방하고, 반도체패키지의 파손을 방지하여 제품의 신뢰성을 확보하고 카세트 매거진 내 적재수량을 확대하여 원활한 작업을 수행할 수 있다.Meanwhile, the semiconductor package sputtering frame according to the embodiments of the present invention described above prevents the spreading of the contact surface by further forming the contact surface between the semiconductor package and the sputtering frame film, prevents deposition of the solder ball on the bottom surface of the semiconductor package, It is possible to prevent the process error by preventing deflection of the sputtering frame film and to prevent the breakage of the semiconductor package, thereby securing the reliability of the product and enlarging the amount of stacking in the cassette magazine.

또한, 커버 필름이 형성된 필름을 사용할 경우, 박리 시 발생하는 끊어짐 문제를 해결하고 필름과 스퍼터링 프레임의 접착면적을 넓혀 필름의 접착을 용이하게 수행할 수 있다.In addition, when a film having a cover film is used, it is possible to solve the problem of breakage that occurs during peeling and widen the area of adhesion between the film and the sputtering frame, thereby facilitating adhesion of the film.

또한, 필름의 지지력을 향상시켜 필름의 두께를 감소시킴으로써 원가를 절감하고 필름 가공에 소요되는 시간을 감소시킬 수 있다.Further, by reducing the thickness of the film by improving the supporting force of the film, the cost can be reduced and the time required for film processing can be reduced.

또한, 스퍼터링 프레임 필름에 부착되는 반도체패키지 사이의 간격을 줄이고, 부착을 용이하게 수행함으로써 생산성 향상을 도모할 수 있다.Further, the space between the semiconductor packages attached to the sputtering frame film can be reduced and the adhesion can be easily performed, thereby improving the productivity.

상기에서는 본 발명의 일 실시예를 참조하여 설명하였지만, 해당 기술분야의 당업자는 이하에서 서술하는 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경 실시할 수 있을 것이다. 그러므로 변형된 실시가 기본적으로 본 발명의 특허청구범위의 구성요소를 포함한다면 모두 본 발명의 기술적 범주에 포함된다고 보아야 한다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit and scope of the invention as defined in the appended claims. You can do it. It is therefore to be understood that the modified embodiments are included in the technical scope of the present invention if they basically include elements of the claims of the present invention.

100: 스퍼터링 프레임 110: 프레임
120: 필름 126: 관통영역
128: 솔더볼 관통홀 130: 반도체패키지
132: 하면 134: 솔더볼
E: 에지 영역 C: 접촉면100: sputtering frame 110: frame
120: film 126: penetration area
128: solder ball penetration hole 130: semiconductor package
132: lower surface 134: solder ball
E: edge region C: contact surface

Claims (10)

하면에 복수의 솔더볼(solder ball)이 배열된 반도체패키지의 스퍼터링시 반도체패키지의 하면과 솔더볼을 스퍼터링으로부터 보호하기 위한 반도체패키지 스퍼터링 프레임으로서,
내측으로 중공을 갖는 프레임;
상기 프레임에 부착 고정되어 상기 중공을 커버하고, 일면에 상기 반도체패키지가 부착되는 필름; 및,
상기 필름상에 상기 반도체패키지의 솔더볼을 수용할 수 있도록 관통패턴을 구비하되,
상기 관통패턴은 상기 반도체패키지와 상기 필름의 접착시, 상기 반도체패키지와 상기 필름의 접촉면이 상기 반도체패키지 하면의 에지(edge) 영역 이외의 부분에 추가로 구비되고,
스퍼터링시 반도체패키지의 상면과 필름의 상면에 스퍼터링 증착이 이루어지도록 하는 것을 특징으로 하는 　반도체패키지 스퍼터링 프레임.A semiconductor package sputtering frame for protecting a bottom surface of a semiconductor package and a solder ball from sputtering during sputtering of a semiconductor package having a plurality of solder balls arranged on a bottom surface thereof,
A frame having a hollow inside;
A film which is fixedly attached to the frame to cover the hollow and on which the semiconductor package is attached; And
A through pattern is formed on the film so as to receive the solder balls of the semiconductor package,
The penetration pattern may further include a contact surface between the semiconductor package and the film at a portion other than the edge region of the semiconductor package bottom surface when the semiconductor package and the film are bonded,
Wherein sputtering is performed on the upper surface of the semiconductor package and the upper surface of the film during sputtering. 제1항에 있어서,
상기 관통패턴은,
상기 솔더볼에 대응되도록 구비되며, 상기 솔더볼이 상기 필름의 타측으로 관통 삽입될 수 있도록 형성되는 적어도 하나의 솔더볼 관통홀을 포함하는 반도체패키지 스퍼터링 프레임.The method according to claim 1,
The through-
And at least one solder ball through hole formed corresponding to the solder ball and adapted to allow the solder ball to be inserted into the other side of the film. 제2항에 있어서,
상기 솔더볼 관통홀은 상기 반도체패키지에 구비된 모든 솔더볼들에 대응되도록 형성되는 것을 특징으로 하는 반도체패키지 스퍼터링 프레임.3. The method of claim 2,
And the solder ball through holes are formed to correspond to all the solder balls provided in the semiconductor package. 제2항에 있어서,
상기 솔더볼 관통홀은 상기 반도체패키지의 구비된 솔더볼 중 최외각 1열의 솔더볼들에 대응되도록 형성되는 것을 특징으로 하는 반도체패키지 스퍼터링 프레임.3. The method of claim 2,
And the solder ball through holes are formed so as to correspond to solder balls in one row of the outermost one of the solder balls included in the semiconductor package. 제1항 내지 제4항 중 어느 하나의 항에 있어서,
상기 관통패턴은,
일정 영역에 포함된 상기 복수의 솔더볼이 상기 필름을 관통할 수 있도록 형성되는 관통영역을 더 포함하는 반도체패키지 스퍼터링 프레임.5. The method according to any one of claims 1 to 4,
The through-
Further comprising a through region formed in the predetermined region so that the plurality of solder balls can pass through the film. 제1항 내지 제4항 중 어느 하나의 항에 있어서,
상기 프레임의 중공을 복수의 영역으로 분할하는 지지대를 더 포함하며,
상기 필름은 상기 중공의 분할된 영역을 커버하도록 상기 프레임과 지지대에 부착되는 것을 특징으로 하는 반도체패키지 스퍼터링 프레임.5. The method according to any one of claims 1 to 4,
Further comprising a support for dividing the hollow of the frame into a plurality of regions,
Wherein the film is attached to the frame and the support to cover the hollow divided areas. 하면에 복수의 솔더볼이 배열된 반도체패키지를 스퍼터링하기 위한 반도체패키지 스퍼터링 프레임으로서,
상기 반도체패키지 스퍼터링 프레임은 지지대에 의해 내측으로 복수의 영역으로 분할된 중공을 구비하고, 상기 중공을 커버할 수 있도록 상기 프레임 및 상기 지지대의 일면에 상기 반도체패키지가 접착될 필름이 부착되어 있으며,
상기 필름상에 상기 반도체패키지의 솔더볼을 수용할 수 있도록 관통패턴을 구비하는 것을 특징으로 하는 반도체패키지 스퍼터링 프레임.A semiconductor package sputtering frame for sputtering a semiconductor package in which a plurality of solder balls are arranged on a bottom surface thereof,
The semiconductor package sputtering frame has a hollow divided into a plurality of regions inward by a support, and a film to be bonded to the semiconductor package is attached to one side of the frame and the support so as to cover the hollow,
And a through pattern is formed on the film so as to receive a solder ball of the semiconductor package. 제7항에 있어서,
상기 지지대 또는 상기 반도체패키지가 접착된 필름에는 위치를 검출하기 위한 피듀셜마크가 하나 이상 구비되는 것을 특징으로 하는 반도체패키지 스퍼터링 프레임. 8. The method of claim 7,
Wherein at least one fiducial mark for detecting a position is provided on the support or the film on which the semiconductor package is adhered. 제8항에 있어서,
상기 피듀셜마크를 기준으로 상기 필름에 솔더볼을 수용하는 관통패턴을 형성하거나, 상기 반도체패키지 스퍼터링 프레임 상의 반도체패키지를 픽업하기 위한 기준으로 설정하는 것을 특징으로 하는 반도체패키지 스퍼터링 프레임. 9. The method of claim 8,
Wherein a penetration pattern for receiving a solder ball is formed on the film based on the fiducial mark or a reference for picking up a semiconductor package on the semiconductor package sputtering frame is set. 내측으로 중공이 형성된 반도체패키지 스퍼터링 프레임을 준비하는 단계;
상기 반도체패키지 스퍼터링 프레임 상에 반도체패키지의 솔더볼을 수용할 수 있도록 하나 이상의 관통패턴이 형성된 필름을 부착하는 단계;
하면에 복수의 솔더볼이 배열된 반도체패키지의 솔더볼을 관통패턴에 수용된 상태로 삽입하고, 상기 반도체패키지 하면의 에지 영역 및 일부의 영역을 함께 접착하는 단계; 및
상기 솔더볼이 배열된 반도체패키지의 하면을 제외하고 상기 반도체패키지와 상기 필름의 상면에 스퍼터링 공정을 수행하는 단계;를 포함하는 반도체패키지 스퍼터링 방법.
Preparing a semiconductor package sputtering frame having a hollow inside;
Attaching a film having at least one through-hole pattern formed on the semiconductor package sputtering frame to receive a solder ball of the semiconductor package;
Inserting a solder ball of a semiconductor package in which a plurality of solder balls are arranged on a bottom surface of the semiconductor package in a state of being accommodated in a through pattern; And
And performing a sputtering process on the upper surface of the semiconductor package and the film except the lower surface of the semiconductor package having the solder balls arranged thereon.
KR1020150117376A 2015-08-20 2015-08-20 sputtering frame for semiconductor package and sputtering process using the same KR20170022428A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150117376A KR20170022428A (en) 2015-08-20 2015-08-20 sputtering frame for semiconductor package and sputtering process using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150117376A KR20170022428A (en) 2015-08-20 2015-08-20 sputtering frame for semiconductor package and sputtering process using the same

Publications (1)

Publication Number Publication Date
KR20170022428A true KR20170022428A (en) 2017-03-02

Family

ID=58427036

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150117376A KR20170022428A (en) 2015-08-20 2015-08-20 sputtering frame for semiconductor package and sputtering process using the same

Country Status (1)

Country Link
KR (1) KR20170022428A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190048797A (en) 2017-10-31 2019-05-09 한미반도체 주식회사 Chuck table for sputtering
KR20190101796A (en) * 2018-02-23 2019-09-02 한미반도체 주식회사 Partial shield processing method for semiconductor member
KR20210004298A (en) * 2019-07-04 2021-01-13 ㈜토니텍 Pick and placement systems with improved process efficiency
KR20220073035A (en) * 2020-11-26 2022-06-03 한미반도체 주식회사 Laser processing method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190048797A (en) 2017-10-31 2019-05-09 한미반도체 주식회사 Chuck table for sputtering
KR20190101796A (en) * 2018-02-23 2019-09-02 한미반도체 주식회사 Partial shield processing method for semiconductor member
KR20210004298A (en) * 2019-07-04 2021-01-13 ㈜토니텍 Pick and placement systems with improved process efficiency
KR20220073035A (en) * 2020-11-26 2022-06-03 한미반도체 주식회사 Laser processing method

Similar Documents

Publication Publication Date Title
US20050026323A1 (en) Method of manufacturing a semiconductor device
US9190385B2 (en) Thin plastic leadless package with exposed metal die paddle
KR20170022428A (en) sputtering frame for semiconductor package and sputtering process using the same
US7777311B2 (en) Circuit substrate, molding semiconductor device, tray and inspection socket
KR102673421B1 (en) Method for manufacturing semiconductor package
US6408510B1 (en) Method for making chip scale packages
US11515181B2 (en) Device for attaching conductive ball to substrate with plurality of separately controlled plates
US8066470B2 (en) Waffle pack
US8101470B2 (en) Foil based semiconductor package
KR20170059227A (en) sputtering frame for semiconductor package
JP5974642B2 (en) Electronic component module and manufacturing method
US20110039376A1 (en) Method for manufacturing semiconductor device
JP4755410B2 (en) Tape-shaped component packaging
JP5701579B2 (en) Manufacturing method of semiconductor device
US8476109B2 (en) Semiconductor workpiece carriers and methods for processing semiconductor workpieces
US20170084490A1 (en) Method for making ic with stepped sidewall and related ic devices
US9041229B1 (en) Merged fiducial for semiconductor chip packages
TWI501349B (en) Wafer adsorption head
EP0472435B1 (en) Carrier for film carrier type semiconductor device
KR100388298B1 (en) Substrate for semiconductor package
US6413796B1 (en) Tape for semiconductor package, method of manufacturing the same, and method of manufacturing the package using the tape
KR102035145B1 (en) Method for cutting package
US20110136323A1 (en) Semiconductor device manufacturing equipment and semiconductor device manufacturing method
JP6408394B2 (en) Semiconductor device, semiconductor device manufacturing method, and manufacturing apparatus
JP5911615B2 (en) Lead frame

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application