KR102035145B1 - Method for cutting package - Google Patents

Method for cutting package Download PDF

Info

Publication number
KR102035145B1
KR102035145B1 KR1020180024293A KR20180024293A KR102035145B1 KR 102035145 B1 KR102035145 B1 KR 102035145B1 KR 1020180024293 A KR1020180024293 A KR 1020180024293A KR 20180024293 A KR20180024293 A KR 20180024293A KR 102035145 B1 KR102035145 B1 KR 102035145B1
Authority
KR
South Korea
Prior art keywords
cutting
package
package structure
adhesive layer
partition wall
Prior art date
Application number
KR1020180024293A
Other languages
Korean (ko)
Other versions
KR20190103634A (en
Inventor
한복우
백정민
Original Assignee
제너셈(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제너셈(주) filed Critical 제너셈(주)
Priority to KR1020180024293A priority Critical patent/KR102035145B1/en
Publication of KR20190103634A publication Critical patent/KR20190103634A/en
Application granted granted Critical
Publication of KR102035145B1 publication Critical patent/KR102035145B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

패키지 커팅 방법이 개시되며, 상기 패키지 커팅 방법은 상면 상에 쉴드층이 형성된 패키지 구조체를 준비하는 단계; 상기 패키지 구조체의 절개 예정 라인과 대응되게 형성되는 격벽 및 상기 격벽 사이에 형성되는 홀을 포함하는 스텐실(stencil) 매쉬 구조체를 준비하는 단계; 상기 절개 예정 라인과 상기 격벽이 대응되도록 상기 패키지 구조체의 하면과 상기 스텐실 매쉬 구조체의 상면이 대향하게 상기 패키지 구조체를 상기 스텐실 매쉬 구조체 상에 구비하는 단계; 및 상기 절개 예정 라인을 따라 상측에서 하측 방향으로 상기 패키지 구조체를 커팅하는 단계를 포함한다.A package cutting method is disclosed, the package cutting method comprising: preparing a package structure having a shield layer formed on an upper surface thereof; Preparing a stencil mesh structure including a partition wall formed to correspond to a cut line of the package structure and a hole formed between the partition walls; Providing the package structure on the stencil mesh structure so that the bottom surface of the package structure and the top surface of the stencil mesh structure face each other so that the cut line and the partition wall correspond to each other; And cutting the package structure from an upper side to a lower side along the cut line.

Description

패키지 커팅 방법{METHOD FOR CUTTING PACKAGE}Package cutting method {METHOD FOR CUTTING PACKAGE}

본원은 패키지 커팅 방법에 관한 것이다.The present application relates to a package cutting method.

일반적으로 반도체 소자들에 대해 증착, 식각, 이온주입, 평탄화 등과 같은 일련의 제조 공정들이 반복적으로 수행됨으로써 반도체 기판으로서 사용되는 실리콘 웨이퍼 상에 반도체 제품들이 형성될 수 있다. 반도체 소자들이 형성된 웨이퍼는 다이싱 공정을 통해 복수의 반도체 칩들로 개별화될 수 있으며, 개별화된 반도체 칩들은 칩 본딩 공정을 통해 인쇄회로기판 또는 리드 프레임과 같은 기판 상에 본딩될 수 있다. In general, a series of manufacturing processes such as deposition, etching, ion implantation, planarization, and the like are repeatedly performed on semiconductor devices, such that semiconductor products may be formed on a silicon wafer used as a semiconductor substrate. The wafer on which the semiconductor devices are formed may be individualized into a plurality of semiconductor chips through a dicing process, and the individualized semiconductor chips may be bonded onto a substrate such as a printed circuit board or a lead frame through a chip bonding process.

또 다른 예로서, 반도체의 고집적화가 진행되고 있고, 이러한 추세에 부응하여 반도체 패키지도 내부의 선로를 외부에 연결하기 위한 리드프레임 대신에 솔더 볼(solder ball) 타입의 패키지나 MLF(micro leaded frame) 타입의 패키지가 사용되고 있다. 이와 같이 제조되는 솔더 볼 타입의 패키지 또는 MLF 타입의 패키지는 직사각형 형태의 매트릭스 형태로 띠모양을 이루므로 스트립(strip)이라고 불린다. 이와 같이 스트립 형태로 제조되는 패키지들은 그 활용을 위해 절단장치에 의해 절단되어 개별적으로 분리될 필요가 있다. 또한, 각 반도체 패키지 제품에 대하여 EMI Shielding 등의 후처리 공정이 진행된다. 예를 들어, 종래에는, 패키지를 칩으로 개별화하는 커팅 공정 후에, 웨이퍼와 같은 기판 상에 양면 접착 필름을 붙이고, 양면 접착 필름 상에 개별화된 칩들을 붙인 후, 칩 상에 EMI 쉴드층을 형성한 후 재 분리하는 방식으로, 패키지를 칩으로 분리하고 칩에 대해 EMI Shielding 등의 후처리 공정을 진행하였다. 따라서, 개별 패키지에 대하여 EMI 쉴드층을 형성하는 공정에 많은 노력이 필요하였으며, 공정 전체의 수율이 저하되는 문제점이 있었다.As another example, high integration of semiconductors is progressing, and in response to this trend, semiconductor packages also have a solder ball type package or a micro leaded frame (MLF) instead of a lead frame for connecting internal lines to the outside. Type of package is being used. The solder ball type package or MLF type package manufactured as described above is called a strip because it forms a strip in a rectangular matrix form. Packages manufactured in the form of strips thus need to be cut and individually separated by a cutting device for their use. In addition, post-processing such as EMI shielding is performed on each semiconductor package product. For example, conventionally, after a cutting process of individualizing a package into chips, a double-sided adhesive film is attached onto a substrate such as a wafer, and individualized chips are attached onto a double-sided adhesive film, and then an EMI shield layer is formed on the chip. After the re-separation, the package was separated into chips and the chip was subjected to a post-processing process such as EMI shielding. Therefore, a lot of effort was required in the process of forming the EMI shield layer for the individual package, there was a problem that the overall yield is reduced.

또한, 패키지를 칩으로 개별화하는 커팅 공정과 관련하여, 특히, PCB의 양쪽면에 몰딩층을 포함하여 IC 또는 전기 부품이 실장되는 패키지 제품(Possum Package)에 대하여 Dead bugcutting, Live cutting 등과 같은 커팅 방법이 개시된 바 있다. 그런데, Dead bugcutting의 경우, 제품에 형성되어 있는 Fiducial(표시선, 기준점 등) 과 Dead bug로 패키지의 커팅(개별화:Singulation)이 이루어지는데, 제품에 형성되어 있는 Fiducial의 위치 오차가 발생할 수 있어 제품의 측면에 손상을 줄 수 있다는 측면이 있었다. 구체적으로, Dead bugcutting은 패키지의 몰딩층을 커팅하는 하프 커팅 후, 패키지를 뒤집어 Fiducial을 따라 기판을 커팅하여야 하는데, Fiducial의 위치에 오차가 발생하여 몰딩층의 하프 커팅된 부분과 어긋나게 기판이 커팅되어 제품의 측면에 손상을 줄 수 있었다. 또한, Live cutting의 경우 PCB의 아랫면에 실장된 제품과 Ball로 인해, 패키지에 대한 진공 흡착이 어려우며, PCB의 아랫면의 부품과 볼이 손상될 우려가 있는 측면이 있었다. In addition, in the cutting process of individualizing the package into chips, a cutting method such as dead bugcutting, live cutting, etc., in particular, a package package in which IC or electric components are mounted, including molding layers on both sides of the PCB. This has been disclosed. However, in case of dead bugcutting, the package (singulation) is made of fiducials (marking lines, reference points, etc.) and dead bugs formed in the product, and the position error of fiducials formed in the product may occur. There was a side that could damage the side. Specifically, the dead bugcutting is to cut the substrate along the fiducial by turning the package upside down after half cutting to cut the molding layer of the package, the substrate is cut to deviate from the half cut portion of the molding layer due to an error in the position of the fiducial It could damage the side of the product. In addition, in the case of live cutting, due to the product and the ball mounted on the bottom of the PCB, vacuum adsorption on the package is difficult, and there was a possibility that parts and balls on the bottom of the PCB may be damaged.

본원의 배경이 되는 기술은 한국공개특허 제2016-0110659호에 개시되어 있다.The background technology of the present application is disclosed in Korea Patent Publication No. 2016-0110659.

본원은 전술한 종래 기술의 문제점을 해결하기 위한 것으로서, 종래에 비해 효율적으로, 반도체 패키지 제품에 EMI 쉴드를 형성할 수 있고 패키지를 커팅할 수 있는 패키지 커팅 방법을 제공하는 것을 목적으로 한다.The present application is to solve the above-mentioned problems of the prior art, an object of the present invention is to provide a package cutting method capable of forming an EMI shield in a semiconductor package product and cutting a package more efficiently than in the prior art.

다만, 본원의 실시예가 이루고자 하는 기술적 과제는 상기된 바와 같은 기술적 과제들도 한정되지 않으며, 또 다른 기술적 과제들이 존재할 수 있다.However, the technical problem to be achieved by the embodiments of the present application is not limited to the technical problems as described above, and other technical problems may exist.

상기한 기술적 과제를 달성하기 위한 기술적 수단으로서, 본원의 제 1 측면에 따른 패키지 커팅 방법은, 상면 상에 쉴드층이 형성된 패키지 구조체를 준비하는 단계; 상기 패키지 구조체의 절개 예정 라인과 대응되게 형성되는 격벽 및 상기 격벽 사이에 형성되는 홀을 포함하는 스텐실(stencil) 매쉬 구조체를 준비하는 단계; 상기 절개 예정 라인과 상기 격벽이 대응되도록 상기 패키지 구조체의 하면과 상기 스텐실 매쉬 구조체의 상면이 대향하게 상기 패키지 구조체를 상기 스텐실 매쉬 구조체 상에 구비하는 단계; 상기 절개 예정 라인을 따라 상측에서 하측 방향으로 상기 패키지 구조체를 커팅하는 단계를 포함할 수 있다.As a technical means for achieving the above technical problem, the package cutting method according to the first aspect of the present application, preparing a package structure having a shield layer formed on the upper surface; Preparing a stencil mesh structure including a partition wall formed to correspond to a cut line of the package structure and a hole formed between the partition walls; Providing the package structure on the stencil mesh structure so that the bottom surface of the package structure and the top surface of the stencil mesh structure face each other so that the cut line and the partition wall correspond to each other; And cutting the package structure from an upper side to a lower side along the cut line.

또한 본원의 일 구현예에 따른 패키지 커팅 방법에 있어서, 상기 스텐실 매쉬 구조체의 격벽은 상기 패키지 구조체의 하면에 형성된 솔더볼(solder ball)의 최대 두께보다 큰 두께를 가질 수 있다.In addition, in the package cutting method according to an embodiment of the present application, the partition wall of the stencil mesh structure may have a thickness greater than the maximum thickness of the solder ball (solder ball) formed on the lower surface of the package structure.

또한 본원의 일 구현예에 따른 패키지 커팅 방법에 있어서, 상기 패키지 구조체를 준비하는 단계는, 상기 패키지 구조체의 몰딩층을 커팅하는 단계; 및 상기 패키지 구조체의 상면 상에 상기 쉴드층을 형성하는 단계를 포함할 수 있다.In addition, in the package cutting method according to an embodiment of the present application, preparing the package structure, cutting the molding layer of the package structure; And forming the shield layer on an upper surface of the package structure.

또한 본원의 일 구현예에 따른 패키지 커팅 방법에 있어서, 상기 몰딩층을 커팅하는 단계에서, 상기 몰딩층에 대한 커팅의 커팅 폭은 상기 격벽의 폭과 대응할 수 있다.In addition, in the package cutting method according to an embodiment of the present application, in the cutting of the molding layer, the cutting width of the cutting for the molding layer may correspond to the width of the partition wall.

또한 본원의 일 구현예에 따른 패키지 커팅 방법은, 상기 스텐실 매쉬 구조체를 준비하는 단계 이후에, 상기 스텐실 매쉬 구조체 상에 접착층을 형성하는 단계; 및 상기 접착층 중 상기 홀 상 위치하는 부분을 선택적으로 제거하는 단계를 포함할 수 있다.In addition, the package cutting method according to an embodiment of the present invention, after the step of preparing the stencil mesh structure, forming an adhesive layer on the stencil mesh structure; And selectively removing a portion of the adhesive layer on the hole.

또한 본원의 일 구현예에 따른 패키지 커팅 방법에 있어서, 상기 패키지 구조체를 상기 스텐실 매쉬 구조체 상에 구비하는 단계에서, 상기 접착층은 상기 패키지 구조체와 상기 스텐실 매쉬 구조체를 접착시킬 수 있다.In addition, in the package cutting method according to an embodiment of the present application, in the step of providing the package structure on the stencil mesh structure, the adhesive layer may adhere the package structure and the stencil mesh structure.

또한 본원의 일 구현예에 따른 패키지 커팅 방법에 있어서, 상기 패키지 구조체를 커팅하는 단계는, 상기 접착층의 소정 깊이까지 커팅되도록, 상기 절개 예정 라인을 따라 상기 패키지 구조체 및 상기 접착층에 대해 커팅을 수행할 수 있다.In addition, in the package cutting method according to an embodiment of the present application, the cutting of the package structure, the cutting of the package structure and the adhesive layer along the line to be cut, to be cut to a predetermined depth of the adhesive layer. Can be.

또한 본원의 일 구현예에 따른 패키지 커팅 방법에 있어서, 상기 패키지 구조체를 커팅하는 단계에서, 상기 패키지 구조체 및 상기 접착층에 대한 커팅의 커팅 폭은 상기 격벽의 폭보다 작을 수 있다. In addition, in the package cutting method according to an embodiment of the present application, in the cutting of the package structure, the cutting width of the cutting for the package structure and the adhesive layer may be smaller than the width of the partition wall.

상술한 과제 해결 수단은 단지 예시적인 것으로서, 본원을 제한하려는 의도로 해석되지 않아야 한다. 상술한 예시적인 실시예 외에도, 도면 및 발명의 상세한 설명에 추가적인 실시예가 존재할 수 있다.The above-mentioned means for solving the problems are merely exemplary and should not be construed as limiting the present application. In addition to the above-described exemplary embodiments, additional embodiments may exist in the drawings and detailed description of the invention.

전술한 본원의 과제 해결 수단에 의하면, 쉴드층이 형성된 패키지 구조체가 스텐실 매쉬 구조체 상에 배치된 후 복수 개의 칩으로 커팅될 수 있어, 패키지 커팅 과정에서 패키지 구조체의 솔더볼과 같은 하부 유닛이 손상되는 것이 방지될 수 있고, 용이한 패키지 구조체 커팅이 이루어질 수 있다.According to the above-described problem solving means of the present invention, the package structure on which the shield layer is formed may be cut into a plurality of chips after being disposed on the stencil mesh structure, so that the lower unit such as solder balls of the package structure is damaged during the package cutting process. It can be prevented and easy package structure cutting can be made.

도 1은 본원의 일 실시예에 따른 패키지 커팅 방법의 개략적인 순서도이다.
도 2는 본원의 일 실시예에 따른 패키지 커팅 방법의 S100 단계에 의해 준비되는 쉴드층이 형성된 패키지 구조체의 개략적인 단면도이다.
도 3 및 도 4는 본원의 일 실시예에 따른 패키지 커팅 방법의 S100 단계의 몰딩층을 커팅하는 단계를 설명하기 위한 개략적인 단면도이다.
도 5는 본원의 일 실시예에 따른 패키지 커팅 방법의 스텐실 매쉬 구조체의 개략적인 평면도이다.
도 6은 본원의 일 실시예에 따른 패키지 커팅 방법의 S500 단계를 설명하기 위해, 상측에 패키지 구조체가 배치된 스텐실 매쉬 구조체를 하측에서 바라보고 일부를 도시한 개략적인 개념도이다.
도 7은 본원의 일 실시예에 따른 패키지 커팅 방법의 S700 단계를 설명하기 위한 개략적인 단면도이다.1 is a schematic flowchart of a package cutting method according to an embodiment of the present disclosure.
2 is a schematic cross-sectional view of a package structure having a shield layer prepared by step S100 of the package cutting method according to an embodiment of the present disclosure.
3 and 4 are schematic cross-sectional views for explaining a step of cutting the molding layer of step S100 of the package cutting method according to an embodiment of the present application.
5 is a schematic plan view of a stencil mesh structure of a package cutting method according to an embodiment of the present disclosure.
FIG. 6 is a schematic conceptual view illustrating a part of a stencil mesh structure in which a package structure is disposed on a lower side to explain an operation S500 of a package cutting method according to an exemplary embodiment of the present disclosure.
7 is a schematic cross-sectional view for explaining the step S700 of the package cutting method according to an embodiment of the present application.

아래에서는 첨부한 도면을 참조하여 본원이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본원의 실시예를 상세히 설명한다. 그러나 본원은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본원을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present disclosure will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present disclosure. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention. In the drawings, parts irrelevant to the description are omitted for simplicity of explanation, and like reference numerals designate like parts throughout the specification.

본원 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. Throughout this specification, when a portion is "connected" to another portion, this includes not only "directly connected" but also "electrically connected" with another element in between. do.

본원 명세서 전체에서, 어떤 부재가 다른 부재 "상에", "상부에", "상단에", "하에", "하부에", "하단에" 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.Throughout this specification, when a member is said to be located on another member "on", "upper", "top", "bottom", "bottom", "bottom", this means that any member This includes not only the contact but also the presence of another member between the two members.

본원 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.Throughout this specification, when a part is said to "include" a certain component, it means that it can further include other components, without excluding the other components unless specifically stated otherwise.

또한, 본원의 실시예에 관한 설명 중 방향이나 위치와 관련된 용어(상측, 상면, 하측, 하면 등)는 도면에 나타나 있는 각 구성의 배치 상태를 기준으로 설정한 것이다. 예를 들면, 도 2을 보았을 때 전반적으로 12시 방향이 상측, 전반적으로 12시 방향을 향하는 면이 상면, 전반적으로 6시 방향이 하측, 전반적으로 6시 방향을 향하는 면이 하면 등이 될 수 있다.In the description of the embodiments of the present application, terms related to the direction and position (upper, upper, lower, lower surface, etc.) are set based on the arrangement state of the respective components shown in the drawings. For example, as shown in FIG. 2, the 12 o'clock direction is generally the upper side, the overall 12 o'clock direction is the upper surface, the overall 6 o'clock the lower side, and the overall surface is the 6 o'clock. have.

또한 본원에 있어서 "패키지 구조체"는 복수의 "칩"이 개별화되기 전 상태로서 는 개별적인 "칩"으로 분할될 예정에 있는 "칩 예정부" 복수개가 서로 연결된 구조체를 의미할 수 있다. 또한, "칩"은 패키지 구조체가 분할 가공 공정을 거쳐 개별화된 것을 의미할 수 있다.In addition, in the present application, a "package structure" may refer to a structure in which a plurality of "chip predetermined parts" that are to be divided into individual "chips" are connected to each other before a plurality of "chips" are individualized. In addition, "chip" may mean that the package structure is individualized through a parting process.

본원은 패키지 커팅 방법에 관한 것이다.The present application relates to a package cutting method.

이하에서는, 본원의 일 실시예에 따른 패키지 커팅 방법(이하 '본 커팅 방법'이라 함)에 대해 설명한다.Hereinafter, a package cutting method (hereinafter, referred to as a 'main cutting method') according to an embodiment of the present application will be described.

도 1은 본원의 일 실시예에 따른 패키지 커팅 방법의 개략적인 순서도이고, 도 2는 본원의 일 실시예에 따른 패키지 커팅 방법의 S100 단계에 의해 준비되는 쉴드층(2)이 형성된 패키지 구조체의 개략적인 단면도이며, 도 3 및 도 4는 본원의 일 실시예에 따른 패키지 커팅 방법의 S100 단계의 몰딩층을 커팅하는 단계를 설명하기 위한 개략적인 단면도이고, 도 5는 본원의 일 실시예에 따른 패키지 커팅 방법의 스텐실 매쉬 구조체의 개략적인 평면도이며, 도 6은 본원의 일 실시예에 따른 패키지 커팅 방법의 S500 단계를 설명하기 위해, 상측에 패키지 구조체가 배치된 스텐실 매쉬 구조체를 하측에서 바라보고 일부를 도시한 개략적인 개념도이며, 도 7은 본원의 일 실시예에 따른 패키지 커팅 방법의 S700 단계를 설명하기 위한 개략적인 단면도이다.1 is a schematic flowchart of a package cutting method according to an exemplary embodiment of the present application, and FIG. 2 is a schematic diagram of a package structure in which a shield layer 2 is formed by step S100 of the package cutting method according to an exemplary embodiment of the present application. 3 and 4 are schematic cross-sectional views for explaining the step of cutting the molding layer of step S100 of the package cutting method according to an embodiment of the present application, Figure 5 is a package according to an embodiment of the present application 6 is a schematic plan view of a stencil mesh structure of a cutting method, and FIG. 6 illustrates a stencil mesh structure of a package structure disposed on an upper side of the package cutting method according to an embodiment of the present disclosure, and a part thereof is viewed from below. FIG. 7 is a schematic conceptual view, and FIG. 7 is a schematic cross-sectional view for explaining an operation S700 of a package cutting method according to an exemplary embodiment.

도 1 및 도 2를 참조하면, 본 커팅 방법은 상면 상에 쉴드층(2)이 형성된 패키지 구조체(1)를 준비하는 단계(S100)를 포함한다.1 and 2, the cutting method includes preparing a package structure 1 in which a shield layer 2 is formed on an upper surface (S100).

상술한 바와 같이, 패키지 구조체(1)는 개별적인"칩"으로 분할될 예정에 있는 "칩 예정부" 복수개가 서로 연결된 구조체를 의미할 수 있다. 예를 들어, 패키지 구조체(1)는 칩 예정부 복수 개가 일렬로 띠모양을 이루며 서로 연결되는 스트립(strip)일 수 있다. 또는, 패키지구조체(1)는 칩 예정부 복수 개가 바둑판 형상으로 서로 정렬되어 서로 연결되는 구조체일 수 있다. 본 커팅 방법은, 반도체 칩 등과 같은 전자 소자의 칩 제조에 적용될 수 있다.As described above, the package structure 1 may refer to a structure in which a plurality of "chip predetermined parts" which are to be divided into individual "chips" are connected to each other. For example, the package structure 1 may be a strip in which a plurality of chip planar portions are formed in a band and connected to each other. Alternatively, the package structure 1 may be a structure in which a plurality of chip predetermined portions are arranged in a checkerboard shape and connected to each other. The present cutting method can be applied to chip manufacturing of electronic devices such as semiconductor chips.

또한, 패키지 구조체는, PCB의 양쪽면에 IC 또는 전기 부품이 실장이 되는 제품(Possum Packaging)일 수 있는데, 구체적으로, 도 2를 참조하면, 패키지 구조체(1)는 기판(12), 기판(12) 상에 형성되는 몰딩층(11), 기판(12) 하측에 구비되는 하부 유닛 등을 포함할 수 있다. 기판(12)은 PCB 기판일 수 있다. 또한, 예를 들어, 패키지 구조체(1)는 솔더볼(solderball)이 있는 BGA(Ball Grid Array) 타입, 돌출 랜드가 있는 LGA(Land Grid Array) 타입 등 중 하나일 수 있는데, 타입에 따라, 하부 유닛은 솔더볼(solder ball)(13)를 포함하거나, 돌출 랜드를 포함할 수 있다. 또한, 하부 유닛은 IC 칩(14) 등과 같은 전기 부품을 포함할 수 있다.In addition, the package structure may be a product in which IC or electrical components are mounted on both sides of the PCB. Specifically, referring to FIG. 2, the package structure 1 may include a substrate 12, a substrate ( 12 may include a molding layer 11 formed on the substrate 12 and a lower unit provided below the substrate 12. The substrate 12 may be a PCB substrate. Also, for example, the package structure 1 may be one of a ball grid array (BGA) type with a solderball, a land grid array (LGA) type with a protruding land, and the like. May include solder balls 13 or may include protruding lands. In addition, the lower unit may include an electrical component such as an IC chip 14 or the like.

S100 단계에 대해 구체적으로 설명한다. 도 3과 도 4를 비교하면, S100 단계는 패키지 구조체(1)의 상면에 형성된 몰딩층(11)을 커팅하는 단계를 포함할 수 있다. 몰딩층(11)을 커팅하는 단계는, 패키지 구조체(1)의 몰딩층(11)이 칩의 몰딩부로 분할되도록 몰딩층(11)을 커팅할 수 있다. 즉, 몰딩층(11)을 커팅하는 단계는 패키지 구조체(1)를 복수 개의 칩으로 분할 하기 위해 몰딩층(11)을 복수 개의 칩 각각의 몰딩부로 분할할 수 있다. 몰딩층(11)을 커팅하는 단계는 패키지 구조체(1)에 대한 하프 커팅(Half cutting)이 이루어지는 단계라고도 할 수 있다. 이러한 하프 커팅은 패키지 구조체(1) 표면에 대한 쉴드층(2) 형성 등과 같은 후처리를 위하여 진행되는 것일 수 있다.The step S100 will be described in detail. 3 and 4, the step S100 may include cutting the molding layer 11 formed on the upper surface of the package structure 1. In the cutting of the molding layer 11, the molding layer 11 may be cut such that the molding layer 11 of the package structure 1 is divided into molding portions of the chip. That is, in the cutting of the molding layer 11, the molding layer 11 may be divided into molding portions of each of the plurality of chips in order to divide the package structure 1 into a plurality of chips. Cutting the molding layer 11 may also be referred to as a half cutting of the package structure 1. Such half cutting may be performed for post-processing, such as the formation of the shield layer 2 on the surface of the package structure 1.

도 4를 참조하면, 몰딩층(11)을 커팅하는 단계에서, 몰딩층(11)에 대한 커팅의 커팅 폭(a)은 후술하는 스텐실 매쉬 구조체(3)의 격벽(31)의 폭(b)과 대응할 수 있다. 이것은, 오차를 감안하며 커팅 폭(a)이 격벽(31)의 폭(b)(도 7 참조)과 동일하게 형성되는 것을 의미할 수 있다. 이에 대한 효과는 후술한다.Referring to FIG. 4, in the cutting of the molding layer 11, the cutting width a of the cutting of the molding layer 11 is the width b of the partition wall 31 of the stencil mesh structure 3 described later. Can correspond to This may mean that the cutting width a is formed equal to the width b of the partition wall 31 (see FIG. 7) in consideration of an error. Effects on this will be described later.

또한, S100 단계는 패키지 구조체(11)의 상면 상에 쉴드층(2)을 형성하는 단계를 포함할 수 있다. 이에 따라, 도 2를 참조하면, 몰딩층(11)이 커팅되고 쉴드층(2)이 형성된 패키지 구조체(11)가 준비될 수 있다. 예시적으로, 쉴드층(2)은 전자파 차폐막(EMI shielding)일 수 있다. 예를 들어, 쉴드층(2)은 테이핑 공정, 스퍼터링 증착 공정 등에 의해 형성될 수 있다.In addition, step S100 may include forming a shield layer 2 on the top surface of the package structure 11. Accordingly, referring to FIG. 2, the package structure 11 in which the molding layer 11 is cut and the shield layer 2 is formed may be prepared. In exemplary embodiments, the shield layer 2 may be an EMI shielding film. For example, the shield layer 2 may be formed by a taping process, a sputtering deposition process, or the like.

또한, 도 5를 참조하면, 본 커팅 방법은 스텐실(stencil) 매쉬 구조체(3)를 준비하는 단계(S300)를 포함한다. 스텐실 매쉬 구조체(3)는 패키지 구조체(1)의 절개 예정 라인과 대응되게 형성되는 격벽(31)을 포함한다. 절개 예정 라인은 패키지 구조체(1)의 기판(12)을 칩의 기판부로 분할 하기 위한 패키지 구조체(1)의 복수 개의 칩 예정부 각각의 기판부 사이의 경계 라인일 수 있다. 패키지 구조체(1)가 바둑판 형상으로 정렬되어 서로 연결되는 칩 예정부 복수 개를 포함하는 경우, 절개 예정 라인은 X축 경계 라인 및 Y축 경계 라인을 포함할 수 있다. 이러한 경우, 도 5를 참조하면, 격벽(31)은 X축 방향(예를 들어, 도 5를 기준으로 3시-9시 방향)으로 형성되는 격벽과 Y축 방향(예를 들어, 도 5를 기준으로 12시-6시 방향)으로 형성되는 격벽을 포함하며 격자 구조로 형성될 수 있다. 또한, 격벽(31)이 형성되도록 스텐실 매쉬 구조체(3)는 복수 개의 홀(32)을 포함할 수 있다. 격벽(31)은 복수 개의 홀(32) 사이에 형성될 수 있다. 복수 개의 홀(32) 각각은 후술할 S500 단계에서 스텐실 매쉬 구조체(3) 상에 패키지 구조체(1)가 배치될 때, 패키지 구조체(1)의 복수 개의 칩 예정부 각각의 하부 유닛의 삽입이 가능한 크기(스펙)를 가질 수 있다.In addition, referring to FIG. 5, the cutting method includes preparing a stencil mesh structure 3 (S300). The stencil mesh structure 3 includes a partition wall 31 formed to correspond to the line to be cut out of the package structure 1. The cut line to be cut may be a boundary line between each of the substrate portions of the plurality of chip portions of the package structure 1 for dividing the substrate 12 of the package structure 1 into the substrate portion of the chip. When the package structure 1 includes a plurality of chip schedule parts aligned in a checkerboard shape and connected to each other, the cut schedule line may include an X axis boundary line and a Y axis boundary line. In this case, referring to FIG. 5, the partition wall 31 may have a partition wall formed in the X-axis direction (eg, 3 o'clock-9 o'clock based on FIG. 5) and a Y-axis direction (eg, FIG. 5). 12 to 6 o'clock) as a reference, and includes a partition formed in a lattice structure. In addition, the stencil mesh structure 3 may include a plurality of holes 32 to form the partition wall 31. The partition wall 31 may be formed between the plurality of holes 32. Each of the plurality of holes 32 is capable of inserting a lower unit of each of the plurality of chip predetermined portions of the package structure 1 when the package structure 1 is disposed on the stencil mesh structure 3 in step S500 to be described later. It may have a size.

또한, 본 커팅 방법은 S300 단계 이후에, 스텐실 매쉬 구조체(3) 상에 접착층(4)을 형성하는 단계를 포함할 수 있다. 본 발명의 일 실시예에 따르면, 접착층(4)은 스텐실 매쉬 구조체(4)의 격벽(31) 및 홀(32)을 덮으며 형성될 수 있다. 접착층(5)은 양면 접착이 가능한 필름층일 수 있다. 예시적으로, 접착층(5)은 PI필름일 수 있다. 예를 들어, PI필름이 스텐실 매쉬 구조체(3) 상면에 부착됨으로써, 스텐실 매쉬 구조체(3) 상에 접착층(4)이 형성될 수 있다.In addition, the cutting method may include forming an adhesive layer 4 on the stencil mesh structure 3 after step S300. According to an embodiment of the present invention, the adhesive layer 4 may be formed covering the partition 31 and the hole 32 of the stencil mesh structure 4. The adhesive layer 5 may be a film layer capable of double-sided adhesion. In exemplary embodiments, the adhesive layer 5 may be a PI film. For example, as the PI film is attached to the upper surface of the stencil mesh structure 3, the adhesive layer 4 may be formed on the stencil mesh structure 3.

또한, 본 커팅 방법은 S300 단계 이후에, 접착층(4) 중 홀(32) 상에 위치하는 부분을 선택적으로 제거하는 단계를 포함할 수 있다. 예를 들어, 접착층(4)은 후술할 S500 단계에서 스텐실 매쉬 구조체(3) 상에 패키지 구조체(1)가 배치될 때, 패키지 구조체(1)의 하부 유닛이 홀(32) 내로 삽입 가능하도록 홀(32) 상에 위치하는 부분의 적어도 일부가 제거될 수 있다. 이에 따라, 격벽(31) 상의 접착층(4)은 남겨질 수 있다. 예를 들어, 접착층(4) 중 홀(32) 상에 위치하는 부분을 선택적으로 제거하는 단계는 레이저를 이용한 선택적 커팅 단계를 포함한다.In addition, the cutting method may include a step of selectively removing a portion of the adhesive layer 4 located on the hole 32 after the step S300. For example, when the package structure 1 is disposed on the stencil mesh structure 3 in the step S500 to be described later, the adhesive layer 4 may be formed so that the lower unit of the package structure 1 can be inserted into the hole 32. At least a portion of the portion located on 32 can be removed. Accordingly, the adhesive layer 4 on the partition wall 31 can be left. For example, selectively removing a portion of the adhesive layer 4 located on the hole 32 includes a selective cutting step using a laser.

또한, 도 1을 참조하면, 본 커팅 방법은 패키지 구조체(1)를 스텐실 매쉬 구조체(3) 상에 구비하는 단계(S500)를 포함한다. 도 6 및 도 7을 함께 참조하면, S500 단계는, 절개 예정 라인과 격벽(31)이 대응되도록 패키지 구조체(1)의 기판(12) 하면과 스텐실 매쉬 구조체(3)의 상면이 대향하게 패키지 구조체(1)를 스텐실 매쉬 구조체(3) 상에 구비한다. 이에 따라, 패키지 구조체(1)의 복수 개의 칩 예정부 각각의 하부 유닛은 복수 개의 홀(32) 각각 내에 삽입될 수 있고, 복수 개의 칩 예정부 각각 사이의 절개 예정 라인에 대응하는 부분은 격벽(31) 상에 거치될 수 있다. 또한, S500 단계에서, 상술한 접착층(4)은 패키지 구조체(1)와 스텐실 매쉬 구조체(3)를 접착시킬 수 있다. 이에 따라, S500 단계에서, 패키지 구조체(1)는 스텐실 매쉬 구조체(3) 상에 가고정될 수 있다. 이때, 도 6을 참조하면, 복수 개의 홀(32) 각각 내에는 패키지 구조체(1)의 복수 개의 칩 예정부 각각이 위치할 수 있다.In addition, referring to FIG. 1, the present cutting method includes providing the package structure 1 on the stencil mesh structure 3 (S500). 6 and 7, the step S500 may include a package structure such that the bottom surface of the substrate 12 of the package structure 1 and the top surface of the stencil mesh structure 3 face each other such that the cut line and the partition wall 31 correspond to each other. (1) is provided on the stencil mesh structure 3. Accordingly, the lower unit of each of the plurality of chip predetermined portions of the package structure 1 may be inserted into each of the plurality of holes 32, and the portion corresponding to the cut line scheduled between each of the plurality of chip predetermined portions may be a partition wall ( 31) can be mounted on. In addition, in step S500, the above-described adhesive layer 4 may bond the package structure 1 and the stencil mesh structure 3 to each other. Accordingly, in step S500, the package structure 1 may be temporarily fixed on the stencil mesh structure 3. 6, each of the plurality of chip predetermined portions of the package structure 1 may be located in each of the plurality of holes 32.

또한, 도 7을 참조하면, 스텐실 매쉬 구조체(3)의 격벽(31)은 패키지 구조체(1)의 하면에 형성된 솔더볼(13)의 최대 두께보다 큰 두께를 가질 수 있다. 따라서, 패키지 구조체(1)의 절단이 이루어지는 척 테이블에 대해 격벽(31)이 패키지 구조체(1)를 지지할 수 있다. 다시 말해, 패키지 구조체(1)의 솔더볼(13) 또는 IC칩(14) 등이 척 테이블에 접촉되지 않도록 패키지 구조체(1)는 격벽(31)에 의해 척 테이블에 대해 지지될 수 있다. 이에 따라 후술하는 S700 단계에서, 패키지 구조체(1)에 대해 상측에서 하측 방향으로 커팅이 수행될 때 패키지 구조체(1)의 솔더볼(13)은 척 테이블에 접촉되지 않을 수 있어 손상이 방지될 수 있다.In addition, referring to FIG. 7, the partition wall 31 of the stencil mesh structure 3 may have a thickness greater than the maximum thickness of the solder ball 13 formed on the bottom surface of the package structure 1. Accordingly, the partition wall 31 can support the package structure 1 with respect to the chuck table in which the package structure 1 is cut. In other words, the package structure 1 may be supported by the partition wall 31 with respect to the chuck table such that the solder ball 13 or the IC chip 14 of the package structure 1 does not contact the chuck table. Accordingly, in operation S700 described later, when the cutting is performed from the upper side to the lower side with respect to the package structure 1, the solder balls 13 of the package structure 1 may not be in contact with the chuck table, thereby preventing damage. .

또한, 도 1 및 도 7을 참조하면, 본 커팅 방법은 절개 예정 라인을 따라 상측에서 하측 방향으로 패키지 구조체(1)를 커팅하는 단계(S700)를 포함한다. Live cutting단계이다. 이러한 S700 단계는 PKG Singulation 이라 할 수 있다. 도 7을 참조하면, S700 단계는 접착층(4)의 소정 깊이까지 커팅이 이루어지도록, 절개 예정 라인을 따라 패키지 구조체(1) 및 접착층(4)에 대해 커팅을 수행할 수 있다. 예를 들어, S700 단계는 접착층(4)의 절반 깊이(오차를 감안한 깊이 범위)까지 커팅이 이루어지도록 커팅을 수행할 수 있다. 이에 따르면, S700 단계 후, 접착층(4)의 패키지 구조체(1)의 하면에 접촉된 부분이 개별화된 칩으로부터 떼어내지며(즉, 접착층(4)은 계속 스텐실(3)의 격벽(31)의 상면에 유지) 스텐실 매쉬 구조체(3)에 잔여할 수 있기 때문이다. 다시 말해, 접착층(4)의 절반 깊이를 초과하는 깊이로 커팅을 하면, 패키지 구조체(1)의 하면에 접촉되어 있던 접착층(4)이 패키지 구조체(1)의 하면에 계속하여 접착되어 있는 상태로 개별 칩과 함께 분리되는 문제점이 있다. 또한, S700 단계가 접착층(4)의 절반 깊이까지 커팅하는 것을, 접착층(4)을 절반 깊이를 초과하는 깊이 범위로 커팅하는 것과 비교하면, 절반 깊이까지 커팅하는 것이, 절반 깊이를 초과하는 깊이로 커팅하는 것 대비 커팅 시간을 단축시키며 패키지 구조체(1)을 온전히 커팅시킬 수 있기 때문이다. 따라서, S700 단계는 접착층(4)의 절반 깊이까지 커팅이 이루어지도록 패키지 구조체(1)의 기판(12)과 접착층(4)에 대해 커팅을 수행할 수 있다.In addition, referring to FIGS. 1 and 7, the cutting method includes cutting the package structure 1 from an upper side to a lower side along a cut line. Live cutting step. This S700 step may be referred to as PKG Singulation. Referring to FIG. 7, in operation S700, cutting may be performed on the package structure 1 and the adhesive layer 4 along a cut line, so that the cutting may be performed to a predetermined depth of the adhesive layer 4. For example, in step S700, the cutting may be performed such that the cutting is performed up to half the depth of the adhesive layer 4 (depth range considering the error). According to this, after the step S700, the portion in contact with the lower surface of the package structure 1 of the adhesive layer 4 is detached from the individualized chip (that is, the adhesive layer 4 continues to be separated from the partition 31 of the stencil 3). This is because it may remain in the stencil mesh structure 3). In other words, when cutting to a depth exceeding half the depth of the adhesive layer 4, the adhesive layer 4 which was in contact with the lower surface of the package structure 1 is continuously adhered to the lower surface of the package structure 1 There is a problem of separation with individual chips. In addition, compared to cutting the adhesive layer 4 in a depth range exceeding half the depth, the step S700 cuts to half the depth of the adhesive layer 4, cutting to half depth to a depth exceeding half the depth This is because the package structure 1 can be cut completely while cutting time compared to cutting. Therefore, in operation S700, the cutting of the substrate 12 and the adhesive layer 4 of the package structure 1 may be performed such that the cutting is performed up to half the depth of the adhesive layer 4.

예를 들어, S700 단계는 블레이드(9)를 이용해 커팅을 수행할 수 있다. 이러한 경우, S700 단계에서, 패키지 구조체(1) 및 접착층(4)에 대한 커팅의 커팅 폭(c)은 블레이드(9)의 폭에 따라 결정될 수 있다.For example, step S700 may be performed using the blade (9). In this case, in step S700, the cutting width c of the cutting for the package structure 1 and the adhesive layer 4 may be determined according to the width of the blade 9.

종래에는 패키지를 칩으로 개별화하는 커팅 공정 후에, 웨이퍼 상에 양면 접착 필름을 붙이고, 양면 접착 필름 상에 개별화된 칩들을 붙인 후, 칩 상에 EMI 쉴드층을 형성하는 방식으로, 패키지를 칩으로 분리하고 칩에 대해 EMI Shielding 등의 후처리 공정을 진행하였다.Conventionally, after the cutting process of individualizing the package into chips, a double-sided adhesive film is attached onto the wafer, the individualized chips are adhered onto the double-sided adhesive film, and an EMI shield layer is formed on the chip, thereby separating the package into chips. After that, the chip went through post-processing such as EMI shielding.

반면에, 본 커팅 방법은, 패키지 구조체(1)에 대해 하프 커팅을 수행한 후, 복수의 개별 칩으로 분리되지 않고 하프 커팅된 패키지 구조체(1)에 쉴드층(2)을 형성하고, 그 후, 패키지 구조체(1)의 기판(12)을 커팅하여 패키지 구조체(1)를 칩으로 개별화함으로써, 종래 대비 효율적으로 쉴드층(2)을 형성하고 패키지 구조체(1)에 대한 커팅 공정을 수행하여 공정 수율(throughput)을 향상시킬 수 있다.On the other hand, in the present cutting method, after half-cutting the package structure 1, the shield layer 2 is formed on the half-cut package structure 1 without being separated into a plurality of individual chips, and then By cutting the substrate 12 of the package structure 1 and individualizing the package structure 1 into chips, the shield layer 2 is efficiently formed and the cutting process for the package structure 1 is performed. Throughput can be improved.

또한, 본 커팅 방법에 의하면, 패키지 구조체(1)의 기판(12) 커팅시, 패키지 구조체(1)를 뒤집어 커팅할 필요없이, 패키지 구조체(1)의 몰딩층(11)이 상측을 향한 상태에서 상측에서 하측 방향으로 커팅이 이루어질 수 있으므로, 종래의 Dead bugcutting에서 발생하던 Fiducial의 위치 오차에 따른 제품 측면 손상이 방지될 수 있다.In addition, according to the present cutting method, when cutting the substrate 12 of the package structure 1, the molding layer 11 of the package structure 1 is faced upward without the need to cut the package structure 1 upside down. Since the cutting can be made from the upper side to the lower side, damage to the side of the product due to the positional error of the fiducial that occurred in the conventional dead bugcutting can be prevented.

또한, 본 커팅 방법에 의하면, 패키지 구조체(1)가 스텐실 매쉬 구조체(3)에 의해 지지되며 커팅될 수 있어, 종래의 Live cutting에서 솔더볼이 척 테이블 등의 상면과 접촉되어 손상되던 문제가 방지될 수 있다.In addition, according to the present cutting method, the package structure 1 is supported by the stencil mesh structure 3 and can be cut, thereby preventing the problem that the solder ball is in contact with and damaged by the upper surface of the chuck table in the conventional live cutting. Can be.

이와 같이, 상술한 바에 따르면, 본 커팅 방법은, 종래 대비 효율적이고 안정적인 커팅 공정을 수행하기 위해 양면접착제가 있는 Film(접착층(4))을 이용하여 Singulation 할 수 있도록 Stencil을 제작 및 사용하였다. 이에 따르면, 상술한 Dead bugcutting 및 Live cutting에 의한 문제들이 해결될 수 있다.As described above, according to the above-described cutting method, in order to perform an efficient and stable cutting process, a stencil was fabricated and used to enable singing using a film (adhesive layer 4) having a double-sided adhesive. According to this, the problems caused by the dead bugcutting and live cutting described above can be solved.

또한, S700 단계에서, 패키지 구조체(1) 및 접착층(4)에 대한 커팅의 커팅 폭(c)은 격벽(31)의 폭(b)보다 작을 수 있다. 패키지 구조체(1) 및 접착층(4)에 대한 커팅이 상측에서 하측 방향으로 이루어지므로, 패키지 구조체(1)에는 상측에서 하측 방향으로의 외력이 작용될 수 있다. 그런데, 본 커팅 방법에 의하면, 패키지 구조체(1)의 격벽(31)에 의해 지지되는 부분의 폭(b)이 커팅 폭(c)보다 크므로, 커팅시 작용하는 외력에 대해 패키지 구조체(1)를 효과적으로 지지할 수 있다.In operation S700, the cutting width c of the cutting of the package structure 1 and the adhesive layer 4 may be smaller than the width b of the partition wall 31. Since the cutting of the package structure 1 and the adhesive layer 4 is made in the upper direction from the lower side, the external force from the upper side to the lower direction may be applied to the package structure 1. By the way, according to this cutting method, since the width b of the part supported by the partition 31 of the package structure 1 is larger than the cutting width c, the package structure 1 with respect to the external force acting at the time of cutting. Can be effectively supported.

또한, 상술한 바와 같이, 몰딩층(11)을 커팅(하프 커팅)하는 단계에서의 몰딩층(11)에 대한 커팅의 커팅 폭(a)(도 4 참조)은 격벽(31)의 폭(c)(도 7 참조)과 대응될 수 있는데, S700 단계에서의 커팅 폭(c)이 격벽(31)의 폭(b)보다 작으므로, 몰딩층(11)을 커팅하는 단계에서의 몰딩층(11)에 대한 커팅의 커팅 폭(a)은 S700 단계에서의 커팅 폭(c)보다 클 수 있다. 이에 따라, S700 단계에서의 커팅 유닛(예를 들어, 상술한 블레이드(9))은 몰딩층(11)에 대한 커팅에 의해 형성된 틈 사이로 몰딩층(11)에 손상을 가하지 않으며 삽입되어 패키지 구조체(1)의 기판(12) 및 접착층(4)에 대해 커팅을 수행할 수 있다. 다만, 하프 커팅에 의해 형성된 몰딩층(11)의 틈 사이로 삽입되는 커팅 유닛과 몰딩층(11)의 틈의 내면 사이의 갭(gap)은 적음이 바람직하다.In addition, as described above, the cutting width a (see FIG. 4) of the cutting with respect to the molding layer 11 in the cutting (half cutting) of the molding layer 11 is the width c of the partition 31. (Refer to FIG. 7), since the cutting width c in step S700 is smaller than the width b of the partition wall 31, the molding layer 11 in the cutting of the molding layer 11. Cutting width (a) of the cutting for) may be greater than the cutting width (c) in step S700. Accordingly, the cutting unit (for example, the blade 9 described above) in step S700 is inserted without damaging the molding layer 11 between the gaps formed by the cutting for the molding layer 11 to be inserted into the package structure ( Cutting may be performed on the substrate 12 and the adhesive layer 4 of 1). However, the gap between the cutting unit inserted into the gap of the molding layer 11 formed by half cutting and the inner surface of the gap of the molding layer 11 is preferably small.

전술한 본원의 설명은 예시를 위한 것이며, 본원이 속하는 기술분야의 통상의 지식을 가진 자는 본원의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.The above description of the present application is intended for illustration, and it will be understood by those skilled in the art that the present invention may be easily modified in other specific forms without changing the technical spirit or essential features of the present application. Therefore, it should be understood that the embodiments described above are exemplary in all respects and not restrictive. For example, each component described as a single type may be implemented in a distributed manner, and similarly, components described as distributed may be implemented in a combined form.

본원의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본원의 범위에 포함되는 것으로 해석되어야 한다.The scope of the present application is indicated by the following claims rather than the above description, and it should be construed that all changes or modifications derived from the meaning and scope of the claims and their equivalents are included in the scope of the present application.

1: 패키지 구조체
11: 몰딩층
12: 기판
13: 솔더볼
2: 쉴드층
3: 스텐실 매쉬 구조체
31: 격벽
32: 홀
4: 접착층
9: 블레이드1: package structure
11: molding layer
12: substrate
13: solder ball
2: shield layer
3: stencil mesh structure
31: bulkhead
32: hall
4: adhesive layer
9: blade

Claims (8)

패키지 커팅 방법에 있어서,
상면 상에 쉴드층이 형성된 패키지 구조체를 준비하는 단계;
상기 패키지 구조체의 절개 예정 라인과 대응되게 형성되는 격벽 및 상기 격벽 사이에 형성되는 홀을 포함하는 스텐실(stencil) 매쉬 구조체를 준비하는 단계;
상기 절개 예정 라인과 상기 격벽이 대응되도록 상기 패키지 구조체의 하면과 상기 스텐실 매쉬 구조체의 상면이 대향하게 상기 패키지 구조체를 상기 스텐실 매쉬 구조체 상에 구비하는 단계; 및
상기 절개 예정 라인을 따라 상측에서 하측 방향으로 상기 패키지 구조체를 커팅하는 단계를 포함하는, 패키지 커팅 방법.In the package cutting method,
Preparing a package structure having a shield layer formed on an upper surface thereof;
Preparing a stencil mesh structure including a partition wall formed to correspond to a cut line of the package structure and a hole formed between the partition walls;
Providing the package structure on the stencil mesh structure so that the bottom surface of the package structure and the top surface of the stencil mesh structure face each other so that the cut line and the partition wall correspond to each other; And
And cutting the package structure from an upper side to a lower side along the cut line. 제1항에 있어서,
상기 스텐실 매쉬 구조체의 격벽은 상기 패키지 구조체의 하면에 형성된 솔더볼(solder ball)의 최대 두께보다 큰 두께를 갖는 것인, 패키지 커팅 방법.The method of claim 1,
The partition wall of the stencil mesh structure has a thickness larger than the maximum thickness of the solder ball (solder ball) formed on the lower surface of the package structure. 제1항에 있어서,
상기 패키지 구조체를 준비하는 단계는,
상기 패키지 구조체의 몰딩층을 커팅하는 단계; 및
상기 패키지 구조체의 상면 상에 상기 쉴드층을 형성하는 단계,
를 포함하는 것인, 패키지 커팅 방법.The method of claim 1,
Preparing the package structure,
Cutting the molding layer of the package structure; And
Forming the shield layer on an upper surface of the package structure,
That includes, package cutting method. 제3항에 있어서,
상기 몰딩층을 커팅하는 단계에서, 상기 몰딩층에 대한 커팅의 커팅 폭은 상기 격벽의 폭과 대응하는 것인, 패키지 커팅 방법.The method of claim 3,
Cutting the molding layer, wherein the cutting width of the cutting for the molding layer corresponds to the width of the partition wall. 제1항에 있어서,
상기 스텐실 매쉬 구조체를 준비하는 단계 이후에,
상기 스텐실 매쉬 구조체 상에 접착층을 형성하는 단계; 및
상기 접착층 중 상기 홀 상 위치하는 부분을 선택적으로 제거하는 단계,
를 더 포함하는 패키지 커팅 방법.The method of claim 1,
After preparing the stencil mesh structure,
Forming an adhesive layer on the stencil mesh structure; And
Selectively removing a portion of the adhesive layer on the hole;
Package cutting method further comprising a. 제5항에 있어서,
상기 패키지 구조체를 상기 스텐실 매쉬 구조체 상에 구비하는 단계에서, 상기 접착층은 상기 패키지 구조체와 상기 스텐실 매쉬 구조체를 접착시키는 것인, 패키지 커팅 방법.The method of claim 5,
And providing the package structure on the stencil mesh structure, wherein the adhesive layer adheres the package structure and the stencil mesh structure. 제5항에 있어서,
상기 패키지 구조체를 커팅하는 단계는,
상기 접착층의 소정 깊이까지 커팅되도록, 상기 절개 예정 라인을 따라 상기 패키지 구조체 및 상기 접착층에 대해 커팅을 수행하는 것인, 패키지 커팅 방법.The method of claim 5,
Cutting the package structure,
Cutting the package structure and the adhesive layer along the cut line to cut to a predetermined depth of the adhesive layer. 제7항에 있어서,
상기 패키지 구조체를 커팅하는 단계에서, 상기 패키지 구조체 및 상기 접착층에 대한 커팅의 커팅 폭은 상기 격벽의 폭보다 작은 것인, 패키지 커팅 방법.
The method of claim 7, wherein
Cutting the package structure, wherein the cutting width of the cutting for the package structure and the adhesive layer is less than the width of the partition wall.
KR1020180024293A 2018-02-28 2018-02-28 Method for cutting package KR102035145B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180024293A KR102035145B1 (en) 2018-02-28 2018-02-28 Method for cutting package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180024293A KR102035145B1 (en) 2018-02-28 2018-02-28 Method for cutting package

Publications (2)

Publication Number Publication Date
KR20190103634A KR20190103634A (en) 2019-09-05
KR102035145B1 true KR102035145B1 (en) 2019-10-22

Family

ID=67949772

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180024293A KR102035145B1 (en) 2018-02-28 2018-02-28 Method for cutting package

Country Status (1)

Country Link
KR (1) KR102035145B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003168697A (en) 2001-11-30 2003-06-13 Towa Corp Method for cutting substrate
JP2004261836A (en) 2003-02-28 2004-09-24 Yasuyuki Ozaki Press die and press method for working ultra-fine precise cross section, component applying the same and various kinds of parts, equipment and devices using the same
US20060001130A1 (en) 2002-09-25 2006-01-05 Shafidul Islam Taped lead frames and methods of making and using the same in semiconductor packaging

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070060350A (en) * 2005-12-08 2007-06-13 주식회사 하이닉스반도체 Method for manufacturing package
KR20170127816A (en) * 2016-05-12 2017-11-22 삼성에스디아이 주식회사 Semiconductor package and method for manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003168697A (en) 2001-11-30 2003-06-13 Towa Corp Method for cutting substrate
US20060001130A1 (en) 2002-09-25 2006-01-05 Shafidul Islam Taped lead frames and methods of making and using the same in semiconductor packaging
JP2004261836A (en) 2003-02-28 2004-09-24 Yasuyuki Ozaki Press die and press method for working ultra-fine precise cross section, component applying the same and various kinds of parts, equipment and devices using the same

Also Published As

Publication number Publication date
KR20190103634A (en) 2019-09-05

Similar Documents

Publication Publication Date Title
TWI634821B (en) Substrate strip and mehtod of forming a coreless substrate
TWI536511B (en) Method of packaging semiconductor die
CN109637934B (en) Electronic device and method of manufacturing the same
US20130000955A1 (en) Wiring board and manufacturing method of the same
US8673690B2 (en) Method for manufacturing a semiconductor device and a semiconductor device
JP5543058B2 (en) Manufacturing method of semiconductor device
TWI720028B (en) Devices and methods related to fabrication of shielded modules
JP2011049560A (en) Integrated circuit structure, and method of forming the same
US8945989B2 (en) Stiffened semiconductor die package
JP2010114187A (en) Wiring substrate and method of manufacturing the wiring substrate
US20090203171A1 (en) Semiconductor device fabricating method
US7892950B2 (en) Methodology for processing a panel during semiconductor device fabrication
US20160050748A1 (en) Semiconductor device
TW201606970A (en) Semiconductor device and method of manufacturing semiconductor device
KR102035145B1 (en) Method for cutting package
JP6525643B2 (en) Manufacturing apparatus and manufacturing method
US9462694B2 (en) Spacer layer for embedding semiconductor die
KR101622453B1 (en) Semiconductor device and manufacturing method thereof
US7659140B2 (en) Integrated circuit system with a debris trapping system
US9761570B1 (en) Electronic component package with multple electronic components
KR100871379B1 (en) Method of manufacturing semiconductor package
JP2013165230A (en) Suction collet and method of manufacturing semiconductor device
US20170084490A1 (en) Method for making ic with stepped sidewall and related ic devices
CN107403734B (en) Electronic structure manufacturing process
KR20170057122A (en) Encapsulated semiconductor package and method of manufacturing thereof

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant