KR20170020297A - Solar cell and manufacturing method thereof - Google Patents
Solar cell and manufacturing method thereof Download PDFInfo
- Publication number
- KR20170020297A KR20170020297A KR1020160173898A KR20160173898A KR20170020297A KR 20170020297 A KR20170020297 A KR 20170020297A KR 1020160173898 A KR1020160173898 A KR 1020160173898A KR 20160173898 A KR20160173898 A KR 20160173898A KR 20170020297 A KR20170020297 A KR 20170020297A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor substrate
- conductivity type
- impurity
- emitter
- depth
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 207
- 239000000758 substrate Substances 0.000 claims abstract description 201
- 239000012535 impurity Substances 0.000 claims abstract description 127
- 238000000034 method Methods 0.000 claims abstract description 25
- 230000002265 prevention Effects 0.000 claims abstract description 22
- 230000005684 electric field Effects 0.000 claims abstract description 16
- 239000010410 layer Substances 0.000 claims description 27
- 238000010438 heat treatment Methods 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 238000004140 cleaning Methods 0.000 claims description 6
- 239000011241 protective layer Substances 0.000 claims description 6
- 239000005368 silicate glass Substances 0.000 claims description 5
- 230000004888 barrier function Effects 0.000 claims description 2
- 230000001681 protective effect Effects 0.000 claims 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 9
- 239000000969 carrier Substances 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical class N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000002048 anodisation reaction Methods 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003245 coal Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 238000006056 electrooxidation reaction Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical class [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0216—Coatings
- H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/042—PV modules or arrays of single PV cells
- H01L31/048—Encapsulation of modules
- H01L31/049—Protective back sheets
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Sustainable Development (AREA)
- Sustainable Energy (AREA)
- Life Sciences & Earth Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Photovoltaic Devices (AREA)
Abstract
Description
본 발명은 태양 전지 및 태양 전지 제조 방법에 관한 것이다. The present invention relates to a solar cell and a solar cell manufacturing method.
최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고, 이에 따라 태양 에너지로부터 전기 에너지를 생산하는 태양 전지가 주목 받고 있다.Recently, as energy resources such as oil and coal are expected to be depleted, interest in alternative energy to replace them is increasing, and solar cells that produce electric energy from solar energy are attracting attention.
일반적인 태양 전지는 p형과 n형처럼 서로 다른 도전성 타입(conductive type)에 의해 p-n 접합을 형성하는 반도체부, 그리고 서로 다른 도전성 타입의 반도체부에 각각 연결된 전극을 구비한다. Typical solar cells have a semiconductor portion that forms a p-n junction by different conductive types, such as p-type and n-type, and electrodes connected to semiconductor portions of different conductivity types, respectively.
이러한 태양 전지에 빛이 입사되면 반도체부에서 복수의 전자-정공 쌍이 생성되고, 생성된 전자-정공 쌍은 전하인 전자와 정공으로 각각 분리되어, 전자는 n형의 반도체부 쪽으로 이동하고 정공은 p형의 반도체부 쪽으로 이동한다. 이동한 전자와 정공은 각각 n형의 반도체부와 p형의 반도체부에 연결된 서로 다른 전극에 의해 수집되고 이 전극들을 전선으로 연결함으로써 전력을 얻을 수 있다.When light is incident on such a solar cell, a plurality of electron-hole pairs are generated in the semiconductor portion, and the generated electron-hole pairs are separated into electrons and holes, respectively, so that the electrons move toward the n- Type semiconductor portion. The transferred electrons and holes are collected by different electrodes connected to the n-type semiconductor portion and the p-type semiconductor portion, respectively, and electric power can be obtained by connecting these electrodes with electric wires.
한편, 이와 같은 태양 전지를 제조하는 공정 중, 서로 다른 도전성 타입의 에미터부와 후면 전계부를 형성할 때, 반도체 기판의 가장 자리 부분에서 에미터부와 후면 전계부가 서로 맞닿는 경우, 에미터부와 후면 전계부 각각으로 모인 캐리어가 서로 만나 소멸되는 역전류(reverse current)가 발생하는 문제점이 있다.On the other hand, in the process of manufacturing such a solar cell, when emitter portions and rear electric field portions of different conductivity types are formed, when the emitter portion and the rear electric field portion are in contact with each other at the edge portion of the semiconductor substrate, There is a problem that a reverse current occurs in which the carriers gathered in each case collide with each other and disappear.
이와 같은 역전류를 방지하기 위하여, 태양 전지를 제조하는 공정 중 에미터부와 후면 전계부 사이의 연결을 끊어주는 에지 아이솔레이션(edge isolation) 공정을 추가로 더 수행할 수 있는데, 이와 같은 경우, 에지 아이솔레이션된 부분에서 반도체 기판이 손상되어 효율이 저하되는 문제점이 있다.In order to prevent such a reverse current, an edge isolation process may be further performed to disconnect the connection between the emitter and the back electret in the process of manufacturing the solar cell. In such a case, There is a problem that the semiconductor substrate is damaged and the efficiency is lowered.
본 발명은 효율이 향상된 태양 전지 및 그 제조 방법을 제공하는데 그 목적이 있다.An object of the present invention is to provide a solar cell having improved efficiency and a manufacturing method thereof.
본 발명에 따른 태양 전지 제조 방법의 일례는 제1 도전성 타입의 불순물을 함유한 반도체 기판의 일면 전체에 제1 도전성 타입과 반대인 제2 도전성 타입의 불순물을 주입하는 단계; 반도체 기판의 일면과 측면의 전체면 및 반도체 기판의 반대면 가장 자리까지 도핑 방지막을 형성하는 단계; 도핑 방지막이 형성된 상태에서 반도체 기판의 반대면에 반도체 기판보다 고농도로 제1 도전성 타입의 불순물을 주입하는 단계; 반도체 기판을 열처리하여, 반도체 기판에 제2 도전성 타입의 에미터부와 제1 도전성 타입의 후면 전계부를 동시에 형성하는 열처리 단계; 및 도핑 방지막을 제거하는 세정 단계;를 포함한다.An example of a method of manufacturing a solar cell according to the present invention comprises the steps of: implanting impurities of a second conductivity type opposite to the first conductivity type on an entire surface of a semiconductor substrate containing an impurity of a first conductivity type; Forming an anti-doping film on one side of the semiconductor substrate and on the entire side surface and on the opposite side edge of the semiconductor substrate; Implanting an impurity of the first conductivity type at a higher concentration than the semiconductor substrate on the opposite surface of the semiconductor substrate in a state where the doping prevention film is formed; A heat treatment step of heat-treating the semiconductor substrate to simultaneously form an emitter portion of the second conductivity type and a rear surface electric portion of the first conductivity type on the semiconductor substrate; And a cleaning step of removing the anti-doping film.
여기서, 열처리 단계에 의해, 반도체 기판에 주입된 제1, 2 도전성 타입의 불순물이 동시에 활성화될 수 있다. 이에 따라 태양 전지의 제조 방법을 보다 단순화시킬 수 있다.Here, the first and second conductive type impurities implanted into the semiconductor substrate can be simultaneously activated by the heat treatment step. Accordingly, the manufacturing method of the solar cell can be further simplified.
*아울러, 제2 도전성 타입의 불순물을 주입하는 단계에서는 반도체 기판의 반대면 가장 자리에 이르는 측면까지 제2 도전성 타입의 불순물이 주입될 수 있다.In addition, in the step of implanting the impurity of the second conductivity type, impurities of the second conductivity type may be implanted to the side of the opposite side of the semiconductor substrate.
이때, 제2 도전성 타입의 불순물을 주입하는 단계에서 제2 도전성 타입의 불순물이 반도체 기판의 측면에 주입되는 깊이는 제2 도전성 타입의 불순물이 반도체 기판의 일면에 주입되는 깊이보다 작을 수 있다.In this case, the depth of the impurity of the second conductive type may be less than the depth of the impurity of the second conductive type injected into the surface of the semiconductor substrate.
그리고, 도핑 방지막 형성 단계에서, 반도체 기판의 반대면 가장 자리에 형성되는 도핑 방지막은 반도체 기판의 측면에 주입된 제2 도전성 타입의 불순물이 노출되는 반도체 기판의 반대면 가장 자리를 덮을 수 있다.In the doping-preventing-film forming step, the anti-doping film formed at the edge of the opposite side of the semiconductor substrate may cover the edge of the opposite side of the semiconductor substrate from which the impurity of the second conductive type implanted into the side surface of the semiconductor substrate is exposed.
이때, 반도체 기판의 반대면 가장 자리에 형성되는 도핑 방지막의 폭은 제2 도전성 타입의 불순물이 노출되는 반도체 기판의 반대면 가장 자리 영역의 폭보다 클 수 있다.At this time, the width of the anti-doping film formed at the edge of the opposite side of the semiconductor substrate may be greater than the width of the edge region of the opposite side of the semiconductor substrate from which the impurity of the second conductive type is exposed.
여기서, 도핑 방지막은 제1, 2 도전성 타입의 불순물이 도핑되지 않을 수 있고, 일례로, 실리카(SiO2)를 포함하는 규산염 유리(silicate glass)일 수 있다.Here, the doping barrier film may not be doped with first and second conductive type impurities, and may be, for example, a silicate glass including silica (SiO 2).
또한, 제1 도전성 타입의 불순물을 주입하는 단계에서, 제1 도전성 타입의 불순물은 반도체 기판의 반대면 가장 자리를 제외한 전체 영역에 주입되되, 제1 도전성 타입의 불순물을 주입하는 단계에서, 제1 도전성 타입의 불순물은 제2 도전성 타입의 불순물이 노출되는 반도체 기판의 반대면 가장 자리로부터 이격되어 주입될 수 있다. In addition, in the step of implanting the impurity of the first conductivity type, the impurity of the first conductivity type is implanted into the entire region excluding the edge of the opposite side of the semiconductor substrate. In the step of implanting the impurity of the first conductivity type, Conductive type impurities may be implanted away from the opposite side edge of the semiconductor substrate from which the impurities of the second conductivity type are exposed.
이후, 열처리 단계에 의해 형성되는 에미터부와 후면 전계부는 반도체 기판의 반대면 가장 자리에서 서로 이격될 수 있고, 역전류가 발생하는 것을 방지할 수 있다.Thereafter, the emitter portion and the rear surface electric portion formed by the heat treatment step can be separated from each other at the opposite side edge of the semiconductor substrate, and reverse current can be prevented from being generated.
본 발명의 일례에 따른 태양 전지는 제1 도전성 타입의 불순물을 함유하는 반도체 기판; 반도체 기판의 일면에 위치하고, 제1 도전성 타입과 반대인 제2 도전성 타입의 불순물이 도핑된 에미터부; 반도체 기판의 반대면에 위치하고, 반도체 기판보다 제1 도전성 타입의 불순물이 고농도로 도핑되는 후면 전계부; 에미터부에 접속되는 접속되는 제1 전극; 및 후면 전계부에 접속되는 제2 전극;을 포함하고, 에미터부는 반도체 기판의 측면에 더 위치하되, 반도체 기판의 반대면 가장 자리 측면까지 위치하고, 후면 전계부는 반도체 기판의 반대면 가장 자리에 위치한 에미터부로부터 이격된다.A solar cell according to an example of the present invention includes: a semiconductor substrate containing an impurity of a first conductivity type; An emitter portion located on one surface of the semiconductor substrate and doped with an impurity of a second conductivity type opposite to the first conductivity type; A rear electric field located on the opposite surface of the semiconductor substrate and doped with impurities of the first conductive type at a high concentration than the semiconductor substrate; A first electrode connected to the emitter; And a second electrode connected to the rear electric field portion, wherein the emitter portion is further located on a side surface of the semiconductor substrate, and the rear surface electric portion is located on the opposite side edge of the semiconductor substrate And is separated from the emitter portion.
여기서, 반도체 기판의 측면에 위치한 에미터부의 깊이는 반도체 기판의 일면에 위치한 에미터부의 깊이보다 작을 수 있다.Here, the depth of the emitter portion located on the side of the semiconductor substrate may be smaller than the depth of the emitter portion located on one side of the semiconductor substrate.
일례로, 반도체 기판의 측면에 위치하는 에미터부의 깊이는 1nm ~ 10nm 사이이고, 반도체 기판의 일면에 위치하는 에미터부의 깊이는 0.2㎛ ~ 2㎛ 사이일 수 있다.For example, the depth of the emitter portion located on the side surface of the semiconductor substrate is between 1 nm and 10 nm, and the depth of the emitter portion located on one surface of the semiconductor substrate may be between 0.2 μm and 2 μm.
아울러, 반도체 기판의 후면에 위치하는 후면 전계부 위에는 후면 보호막이 더 위치하고, 후면 보호막은 반도체 기판의 반대면 가장 자리에서 후면 전계부와 에미터부 사이 이격된 부분에 노출되는 반도체 기판을 덮을 수 있다.In addition, a rear protective layer may be further disposed on the rear surface of the semiconductor substrate, and the rear surface protection layer may cover the semiconductor substrate exposed at a portion of the rear surface opposite to the semiconductor substrate.
이와 같이 본 발명에 따른 태양 전지 및 그 제조 방법은 반도체 기판의 일면에 제2 도전성 타입의 불순물을 주입하는 단계 이후, 반도체 기판의 반대면에 제1 도전성 타입의 불순물을 주입하기 이전에 도핑 방지막을 형성하는 단계를 구비함으로써, 태양 전지 제조 공정 중 반도체 기판의 반대면에서 에미터부와 후면 전계부가 자연스럽게 이격되도록 하여, 태양 전지의 효율을 보다 향상시킬 수 있다.As described above, the solar cell and the method of fabricating the same according to the present invention are characterized in that after the step of implanting the impurity of the second conductivity type on one surface of the semiconductor substrate, the impurity of the first conductivity type is injected onto the opposite surface of the semiconductor substrate, The emitter portion and the rear surface electric field portion are naturally spaced from each other on the opposite side of the semiconductor substrate during the solar cell manufacturing process, thereby further improving the efficiency of the solar cell.
도 1은 본 발명의 제조 방법에 따라 제조된 태양 전지의 일례를 설명하기 위한 도이다.
도 2 내지 도 7은 본 발명에 따른 태양 전지 제조 방법의 일례를 설명하기 위한 도이다.1 is a view for explaining an example of a solar cell manufactured according to the manufacturing method of the present invention.
2 to 7 are views for explaining an example of a method for manufacturing a solar cell according to the present invention.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. In order to clearly illustrate the present invention, parts not related to the description are omitted, and similar parts are denoted by like reference characters throughout the specification.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한 어떤 부분이 다른 부분 위에 “전체적”으로 형성되어 있다고 할 때에는 다른 부분의 전체 면에 형성되어 있는 것뿐만 아니라 가장 자리 일부에는 형성되지 않은 것을 뜻한다.In the drawings, the thickness is enlarged to clearly represent the layers and regions. When a layer, film, region, plate, or the like is referred to as being "on" another portion, it includes not only the case directly above another portion but also the case where there is another portion in between. Conversely, when a part is "directly over" another part, it means that there is no other part in the middle. Further, when a certain portion is formed as "whole" on another portion, it means not only that it is formed on the entire surface of the other portion but also that it is not formed on the edge portion.
이하에서, 전면이라 함은 직사광이 입사되는 반도체 기판의 일면일 수 있으며, 후면이라 함은 직사광이 입사되지 않거나, 직사광이 아닌 반사광이 입사될 수 있는 반도체 기판의 반대면일 수 있다.Hereinafter, the front surface may be one surface of the semiconductor substrate to which the direct light is incident, and the rear surface may be the opposite surface of the semiconductor substrate in which direct light is not incident, or reflected light other than direct light may be incident.
아울러, 이하의 설명에서, 서로 다른 두 구성 요소의 길이나 폭이 동일하다는 의미는 10%의 오차 범위 이내에서 서로 동일한 것을 의미한다.In the following description, the meaning of two different components having the same length or width means that they are equal to each other within an error range of 10%.
그러면 첨부한 도면을 참고로 하여 본 발명의 한 실시예에 따른 태양 전지에 대하여 설명한다.Hereinafter, a solar cell according to an embodiment of the present invention will be described with reference to the accompanying drawings.
도 1은 본 발명의 제조 방법에 따라 제조된 태양 전지의 일례를 설명하기 위한 도이다.1 is a view for explaining an example of a solar cell manufactured according to the manufacturing method of the present invention.
여기서, 본 발명에 따른 태양 전지 모듈에 적용되는 태양 전지의 일례는 도 1에 도시된 바와 같이, 반도체 기판(110), 에미터부(120), 반사 방지막(130), 제1 전극(140), 후면 전계부(170), 후면 보호막(160) 및 제2 전극(150)을 구비할 수 있다. 1, the solar cell includes a
반도체 기판(110)은 제1 도전성 타입, 예를 들어 p형 또는 n 형 도전성 타입을 가질 수 있으며, 이와 같은 반도체 기판(110)은 단결정 실리콘, 다결정 실리콘 또는 비정질 실리콘 중 어느 하나의 형태로 이루어질 수 있다. 일례로, 반도체 기판(110)은 결정질 실리콘 웨이퍼로 형성될 수 있다.The
구체적으로, 반도체 기판(110)이 p형의 도전성 타입을 가질 경우, 붕소도 2, 갈륨, 인듐 등과 같은 3가 원소의 불순물이 반도체 기판(110)에 도핑(doping)된다. 하지만, 이와는 달리, 반도체 기판(110)은 n형 도전성 타입일 수 있다. 반도체 기판(110)이 n형의 도전성 타입을 가질 경우, 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물이 반도체 기판(110)에 도핑될 수 있다.Specifically, when the
이러한 반도체 기판(110)의 전면은 복수의 요철면을 갖는다. 편의상 도 1에서, 반도체 기판(110)의 가장자리 부분만 요철면으로 도시하였으나, 실질적으로 반도체 기판(110)의 전면 전체가 요철면을 갖고 있으며, 이로 인해 반도체 기판(110)의 전면 위에 위치한 에미터부(120) 및 반사 방지막(130) 역시 요철면을 가질 수 있다.The front surface of the
에미터부(120)는 도 1에 도시된 바와 같이, 반도체 기판(110)의 일면과 측면의 전체면에 형성될 수 있다. 이하에서는, 반도체 기판(110)의 일면은 반도체 기판(110)의 전면인 경우, 반도체 기판(110)의 반대면은 반도체 기판(110)의 후면인 경우를 일례로 설명한다.As shown in FIG. 1, the
에미터부(120)는 반도체 기판(110)의 입사면인 전면과 측면에 전체적으로 형성되되, 반도체 기판(110)의 측면에 형성되는 에미터부(120)는 반도체 기판(110)의 후면까지 이르러 형성될 수 있고, 반도체 기판(110)의 후면 가장 자리에도 형성될 수 있다.The
여기서, 반도체 기판(110)의 측면에 위치한 에미터부(120)의 깊이는 반도체 기판(110)의 전면에 위치한 에미터부(120)의 깊이보다 작을 수 있다. 일례로, 반도체 기판(110)의 측면에 위치하는 에미터부(120)의 깊이는 1nm ~ 10nm 사이이고, 반도체 기판(110)의 전면에 위치하는 에미터부(120)의 깊이는 0.2㎛ ~ 2㎛ 사이일 수 있다. The depth of the
이에 따라, 반도체 기판(110)의 측면에 위치하는 에미터부(120)로 이동하는 캐리어의 양보다 반도체 기판(110)의 전면에 위치한 에미터부(120)로 이동하는 캐리어가 충분히 많도록 할 수 있고, 반도체 기판(110)의 측면에 위치하는 에미터부(120)로 캐리어가 이동되는 캐리어의 양을 최소화할 수 있다.이와 같은 에미터부(120)는 제 1 도전성 타입과 반대인 제 2 도전성 타입, 예를 들어, n형의 도전성 타입의 불순물이 반도체 기판(110)에 도핑된 영역일 수 있다. 따라서 제2 도전성 타입의 에미터부(120)는 반도체 기판(110) 중 제1 도전성 타입 부분과 p-n 접합을 형성할 수 있다.Accordingly, it is possible to make the number of carriers moving to the
이와 같은 반도체 기판(110)에 입사된 빛은 전자와 정공으로 분리되어 전자는 n형 쪽으로 이동하고 정공은 p형 쪽으로 이동할 수 있다. 따라서, 반도체 기판(110)이 p형이고 에미터부(120)가 n형일 경우, 분리된 정공은 반도체 기판(110) 후면 쪽으로 이동하고 분리된 전자는 에미터부(120) 쪽으로 이동할 수 있다.Light incident on the
에미터부(120)는 반도체 기판(110), 즉, 반도체 기판(110)의 제1 도전성 부분과 p-n접합을 형성하므로, 본 실시예와 달리, 반도체 기판(110)이 n형의 도전성 타입을 가질 경우, 에미터부(120)는 p형의 도전성 타입을 가질 수 있다. 이 경우, 분리된 전자는 반도체 기판(110) 후면 쪽으로 이동하고 분리된 정공은 에미터부(120)쪽으로 이동할 수 있다.Since the
에미터부(120)가 n형의 도전성 타입을 가질 경우, 에미터부(120)는 5가 원소의 불순물을 반도체 기판(110)에 도핑하여 형성될 수 있고, 반대로 p형의 도전성 타입을 가질 경우, 3가 원소의 불순물을 반도체 기판(110)에 도핑하여 형성될 수 있다.When the
반사 방지막(130)은 반도체 기판(110)의 입사면에 상부에 위치하며, 도 1 및 도 5에 도시된 바와 같이, 에미터부(120)가 반도체 기판(110)의 입사면에 위치하는 경우, 반사 방지막(130)은 에미터부(120) 상부에 위치할 수 있다. 1 and 5, when the
이와 같은 반사 방지막(130)은 수소화된 실리콘 질화막(SiNx:H), 수소화된 실리콘 산화막(SiOx:H), 수소화된 실리콘 질화산화막(SiNxOy:H), 및 수소화된 비정질실리콘(a-Si:H) 중 적어도 어느 하나가 복수의 층으로 형성될 수도 있다.The
이와 같이 함으로써, 반사 방지막(130)의 패시베이션 기능을 보다 강화할 수 있어 태양 전지의 광전 효율을 더욱 향상시킬 수 있다.By doing so, the passivation function of the
복수의 제1 전극(140)은 도 1에 도시된 바와 같이, 반도체 기판(110)의 전면 위에 서로 이격되어, 제1 방향(x)으로 길게 뻗어 위치할 수 있다. The plurality of
이때, 복수의 제1 전극(140)은 반사 방지막(130)을 뚫고 에미터부(120)에 전기적으로 연결될 수 있다.At this time, the plurality of
이에 따라, 복수의 제1 전극(140)은 은(Ag)과 같은 적어도 하나의 도전성 물질로 이루어져, 에미터부(120) 쪽으로 이동한 전하, 예를 들면, 전자를 수집할 수 있다.Accordingly, the plurality of
후면 전계부(170)는 반도체 기판(110)의 반대면인 후면에 위치할 수 있으며, 반도체 기판(110)과 동일한 제1 도전성 타입의 불순물이 반도체 기판(110)보다 고농도로 도핑된 영역, 예를 들면, P+ 영역일 수 있다. The rear
이러한 반도체 기판(110)의 제1 도전성 영역과 후면 전계부(170)간의 불순물 농도 차이로 인해 전위 장벽이 형성되고, 이로 인해, 정공의 이동 방향인 후면 전계부(170) 쪽으로 전자 이동을 방해하는 반면, 후면 전계부(170) 쪽으로의 정공 이동을 용이하게 한다. A potential barrier is formed due to a difference in impurity concentration between the first conductive region and the back
따라서, 반도체 기판(110)의 후면 및 그 부근에서 전자와 정공의 재결합으로 손실되는 전하의 양을 감소시키고 원하는 전하(예, 정공)의 이동을 가속화시켜 제2 전극(150)으로의 전하 이동량을 증가시킬 수 있다.Therefore, it is possible to reduce the amount of charge lost due to the recombination of electrons and holes at the back surface and the vicinity of the
이와 같은 후면 전계부(170)는 반도체 기판(110)의 후면 영역 중에서 제2 전극(150)이 형성된 영역을 제외한 나머지 영역에 전체적으로 형성되되, 반도체 기판의 후면의 가장 자리에서 에미터부(120)와 이격되어 형성될 수 있다.The rear
이와 같이, 본 발명에 따른 태양 전지는 반도체 기판(110)의 후면 가장 자리에서 후면 전계부(170)와 에미터부(120)가 서로 이격되도록 하여, 후면 전계부(170)로 이동한 캐리어와 에미터부(120)로 이동한 캐리어가 서로 재결합되어 소멸되는 역전류(reverse current)를 방지할 수 있다.As described above, in the solar cell according to the present invention, the rear
후면 보호막(160)은 제2 전극(150)이 형성된 부분을 제외한 반도체 기판(110) 후면 전체를 덮도록 형성될 수 있고, 반도체 기판(110)의 후면에 대한 패시베이션 기능과 절연 기능을 수행할 수 있다. 이와 같은 후면 보호막(160)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 또는 실리콘 산화질화물(SiNxOy) 중 적어도 하나가 적어도 하나의 층으로 형성될 수 있다.The rear
이와 같은 후면 보호막(160)은 도 1에 도시된 바와 같이, 태양 전지를 후면에서 보았을 때, 반도체 기판(110)의 반대면 가장 자리에서 후면 전계부(170)와 에미터부(120) 사이 이격된 부분에 노출되는 반도체 기판(110)을 덮도록 형성될 수 있다.1, when the solar cell is viewed from the rear, the
제2 전극(150)은 반도체 기판(110)의 반대면인 후면에 서로 이격되어 길게 형성될 수 있다.The
이와 같은 제2 전극(150)은 전술한 후면 전계부(170)와 중첩되어 전기적으로 연결되어, 후면 전계부(170)쪽으로부터 이동하는 전하, 예를 들어 정공을 수집할 수 있다.The
이때, 제2 전극(150)은 반도체 기판(110)보다 높은 불순물 농도로 유지하는 후면 전계부(170)와 접촉하고 있으므로, 즉 후면 전계부(170)와 제2 전극(150) 사이의 접촉 저항이 감소하여 반도체 기판(110)으로부터 제2 전극(150)으로의 전하 전송 효율이 향상될 수 있다.Since the
이와 같은 제2 전극(150)에는 인터커넥터(IC)가 접속되어, 제2 전극(150)에 수집된 전하(예, 정공)가 인터커넥터(IC)를 통하여 인접한 다른 태양 전지로 전달될 수 있다.The
이와 같은 제2 전극(150)은 양호한 전도도를 갖는 금속 물질을 포함할 수 있고, 예를 들어, 은(Ag)과 같은 적어도 하나의 도전성 물질을 함유할 수 있다.Such a
이하에서는 이와 같은 태양 전지를 형성하기 위해, 본 발명에 따라 에미터부(120)와 후면 전계부(170)를 형성하는 방법에 대해 설명한다.Hereinafter, a method of forming the
도 2 내지 도 7은 본 발명에 따른 태양 전지 제조 방법의 일례를 설명하기 위한 도이다.2 to 7 are views for explaining an example of a method for manufacturing a solar cell according to the present invention.
본 발명에 따른 태양 전지 제조 방법의 일례는 도 1에서 전술한 에미터부(120)와 후면 전계부(170)를 형성하기 위하여, 제2 도전성 타입의 불순물(IP2)을 주입하는 단계, 도핑 방지막(ADL)을 형성하는 단계, 제1 도전성 타입의 불순물(IP1)을 주입하는 단계, 열처리 단계 및 세정 단계를 포함할 수 있다.One example of a method of manufacturing a solar cell according to the present invention includes the steps of implanting an impurity (IP2) of a second conductivity type to form the
여기서, 에미터부(120)를 형성하기 위하여, 먼저 도 2에 도시된 바와 같이, 반도체 기판(110)의 전면 전체에 도 3에 도시된 바와 같이, 제2 도전성 타입의 불순물(IP2)을 주입할 수 있다. 여기서, 반도체 기판(110)은 일례로, 전술한 바와 같이 제1 도전성 타입의 불순물이 함유된 웨이퍼일 수 있다.As shown in FIG. 2, the impurity (IP2) of the second conductivity type is injected into the entire surface of the
보다 구체적으로, 에미터부(120)를 형성하기 위하여, 반도체 기판(110)의 제1 도전성 타입이 n형인 경우, 반도체 기판(110)의 전면 표면 제2 도전성 타입의 불순물(IP2) 중 하나인 붕소(B)를 불순물로 주입해 형성될 수 있다.More specifically, when the first conductive type of the
여기서, 붕소를 주입하는 방법으로는 이온 주입법 중 하나인 이온 임플레이팅(ion implanting)법이 이용될 수 있다.Here, as a method of implanting boron, an ion implanting method which is one of ion implantation methods may be used.
이와 같이, 제2 도전성 타입의 불순물(IP2)을 주입하는 단계에서 이온 임플레이팅법을 이용할 경우, 도 3에 도시된 바와 같이, 반도체 기판(110)의 전면 표면 전체 영역뿐만 아니라, 반도체 기판(110)의 후면 가장 자리에 이르는 측면까지 제2 도전성 타입의 불순물(IP2)이 주입될 수 있다.3, when the ion impinging method is used in the step of implanting the second conductivity type impurity IP2, not only the entire surface area of the front surface of the
이와 같은 제2 도전성 타입의 불순물(IP2)을 주입하는 단계에서 제2 도전성 타입의 불순물(IP2)이 반도체 기판(110)의 측면에 주입되는 깊이(TSE)는 제2 도전성 타입의 불순물(IP2)이 반도체 기판(110)의 전면에 주입되는 깊이(TFE)보다 작을 수 있다.In the step of implanting the second conductive type impurity IP2, the depth TSE into which the second conductive type impurity IP2 is injected into the side surface of the
일례로, 반도체 기판(110)의 전면에 제2 도전성 타입의 불순물(IP2)이 주입되는 깊이(TFE)는 0.2㎛ ~ 2㎛ 사이로 형성될 수 있고, 제2 도전성 타입의 불순물(IP2)이 반도체 기판(110)의 측면에 주입되는 깊이(TSE)는 1nm ~ 10nm 사이로 형성될 수 있다.For example, the depth (TFE) at which the second conductive type impurity (IP2) is injected into the entire surface of the
이와 같이 제2 도전성 타입의 불순물(IP2)이 반도체 기판(110)의 전면뿐만 아니라 후면 가장 자리까지 이르는 측면에 주입된 상태에서, 후속 공정으로 바로 반도체 기판(110)의 후면에 제1 도전성 타입의 불순물(IP1)을 주입하여 후면 전계부(170)를 형성할 경우, 반도체 기판(110)의 후면 가장 자리에서 후면 전계부(170)와 에미터부(120)가 서로 접촉할 수 있고, 이로 인하여 전술한 역전류가 발생할 수 있다.In a state where the impurity IP2 of the second conductivity type is implanted not only on the front surface of the
이와 같은 경우, 역전류에 의해 태양 전지의 효율이 저하될 수 있는데, 이를 방지하기 위하여, 본 발명에서는 제2 도전성 타입의 불순물(IP2)을 주입하는 단계 이후, 제1 도전성 타입의 불순물(IP1)을 주입하기 이전에 도핑 방지막(ADL)을 형성하는 단계를 더 구비할 수 있다.In this case, the efficiency of the solar cell may decrease due to the reverse current. To prevent this, in the present invention, after the step of implanting the second conductive type impurity (IP2), the impurity of the first conductive type (IP1) Forming a doping prevention film ADL before injecting the doping film ADL.
이와 같은 도핑 방지막(ADL)을 형성하는 단계에서는 도 4에 도시된 바와 같이, 반도체 기판(110)의 전면과 측면의 전체면 및 반도체 기판(110)의 후면 가장 자리까지 도핑 방지막(ADL)이 형성될 수 있다.As shown in FIG. 4, in the step of forming the anti-doping layer ADL, the anti-doping layer ADL is formed on the entire surface of the
이와 같은 도핑 방지막(ADL)의 재질은 제1, 2 도전성 타입의 불순물이 도핑되지 않은 상태의 실리카(SiO2)를 함유하는 규산염 유리(silicate glass)일 수 있다.The doping layer (ADL) may be made of silicate glass containing silica (SiO 2) in a state where the first and second conductive type impurities are not doped.
본 발명에서는 도핑 방지막(ADL)으로 실리카(SiO2)를 함유하는 규산염 유리(silicate glass)를 일례로 설명하나, 반드시 이에 한정되는 것은 아니고, 불순물 도핑을 차단하는 특성을 가진 경우라면 어떠한 재질도 본 발명의 도핑 방지막(ADL)으로 이용될 수 있다. In the present invention, a silicate glass containing silica (SiO 2) as a doping prevention film (ADL) is described as an example. However, the present invention is not limited thereto, and any material having the property of blocking doping of impurities Doping layer (ADL).
일례로, 도핑 방지막(ADL)로 실리카(SiO2)를 함유하는 규산염 유리(silicate glass) 대신 실리콘 나이트 라이드(SiNx)를 이용하는 것도 가능하다.For example, it is also possible to use silicon nitride (SiNx) instead of silicate glass containing silica (SiO2) as the doping prevention film ADL.
이와 같은 도핑 방지막(ADL)은 열 산화(thermal oxidation)법, 화학기상증착(chemical vapor deposition; CVD)법, 또는 전기화학적 산화(electrochemical oxidation; anodization)법 중 적어도 하나를 이용하여 형성될 수 있다.The doping prevention layer ADL may be formed using at least one of thermal oxidation, chemical vapor deposition (CVD), and electrochemical oxidation (anodization).
이와 같은 도핑 방지막(ADL)은 후술할 열처리 단계에서 반도체 기판(110)에 주입된 제2 도전성 타입의 불순물(IP2)이 반도체 기판(110) 밖으로 빠져나가는 아웃 디퓨전(out diffusion)을 방지하고, 제1 도전성 타입의 불순물(IP1) 주입 단계에서 반도체 기판(110)의 후면 가장 자리에 제1 도전성 타입의 불순물(IP1)이 주입되는 것을 방지할 수 있다.The doping prevention film ADL prevents out diffusion of the impurity IP2 of the second conductivity type injected into the
이와 같은 도핑 방지막(ADL) 형성 단계에서, 반도체 기판(110)의 후면 가장 자리에 형성되는 도핑 방지막(ADL)은 도 4의 확대된 부분과 같이, 반도체 기판(110)의 측면에 주입된 제2 도전성 타입의 불순물(IP2)이 노출되는 반도체 기판(110)의 후면 가장 자리를 덮도록 형성될 수 있다.4, the doping prevention film ADL formed at the rear edge of the
여기서, 도핑 방지막(ADL)이 반도체 기판(110)의 전면 및 측면뿐만 아니라 후면 가장 자리까지 형성시키는 방법은 다음과 같다. Here, the method of forming the doping prevention film ADL not only on the front surface and the side surface but also on the rear surface of the
반도체 기판(110)의 전면 위의 방향에서 도핑 방지막(ADL)을 형성할 때, 증착 특성에 의해 반도체 기판(110)의 전면 및 측면까지 도핑 방지막(ADL)이 형성될 수 있고, 아울러, 도핑 방지막(ADL)을 증착할 때 반도체 기판(110)의 가장 자리가 들뜰 수 있는데, 이로 인하여, 들뜨는 반도체 기판(110)의 가장 자리에 도핑 방지막(ADL)이 형성될 수 있다. 이때, 반도체 기판(110)이 들뜨는 높이는 도핑 방지막(ADL)을 증착할 때, 증착 온도를 제어하여 조절될 수 있다.The doping prevention layer ADL may be formed on the front surface and the side surface of the
이와 같이, 도핑 방지막(ADL)이 반도체 기판(110)의 후면 가장 자리를 덮도록 형성됨으로써, 제1 도전성 타입의 불순물(IP1)이 반도체 기판(110)의 후면에 주입될 때, 반도체 기판(110)의 후면 가장 자리에서 제1 도전성 타입의 불순물(IP1)이 주입된 영역과 제2 도전성 타입의 불순물(IP2)이 주입된 영역과 서로 직접 접촉하는 것을 방지할 수 있다.The doping layer ADL is formed so as to cover the rear edge of the
이를 위해 보다 바람직하게는, 반도체 기판(110)의 후면 가장 자리에 형성되는 도핑 방지막(ADL)의 폭(WAD)이 제2 도전성 타입의 불순물(IP2)이 노출되는 반도체 기판(110)의 후면 가장 자리 영역의 폭(TSE)보다 크게 형성될 수 있다.The width WAD of the anti-doping film ADL formed on the rear edge of the
일례로, 반도체 기판(110)의 후면 가장 자리에 형성되는 도핑 방지막(ADL)의 폭(WAD)은 제2 도전성 타입의 불순물(IP2)이 노출되는 반도체 기판(110)의 후면 가장 자리 영역(TSE)의 폭보다 크고 5mm 이하일 수 있다.The width WAD of the doping prevention film ADL formed at the rear edge of the
여기서, 제2 도전성 타입의 불순물(IP2)이 노출되는 반도체 기판(110)의 후면 가장 자리 영역의 폭(TSE)은 제2 도전성 타입의 불순물(IP2)이 반도체 기판(110)의 측면에 주입되는 깊이(TSE)와 동일한 1nm ~ 10nm 사이로 형성될 수 있다.The width TSE of the rear edge region of the
이후, 제1 도전성 타입의 불순물(IP1)을 주입하는 단계는, 도 5에 도시된 바와 같이, 도핑 방지막(ADL)이 형성된 상태에서, 반도체 기판(110)의 후면이 위로 향하도록 뒤집은 다음, 제1 도전성 타입의 불순물(IP1) 중 하나인 인(P)을 반도체 기판(110)의 후면에 반도체 기판(110)보다 고농도로 주입함으로써, 수행될 수 있다. 5, the doping of the first conductive type impurity IP1 is performed by reversing the rear surface of the
이와 같은 제1 도전성 타입의 불순물(IP1)을 주입하는 단계도 이온 임플레이팅(ion implanting)법이 이용될 수 있다.The step of implanting the impurity (IP1) of the first conductivity type may also be an ion implanting method.
이와 같은 제1 도전성 타입의 불순물(IP1)을 주입하는 단계에서는, 도 5에 도시된 바와 같이, 제1 도전성 타입의 불순물(IP1)이 반도체 기판(110)의 후면 가장 자리를 제외한 전체 영역에 주입될 수 있다.In the step of implanting the impurity IP1 of the first conductivity type, as shown in FIG. 5, the impurity IP1 of the first conductivity type is implanted into the entire region except the rear edge of the
그러나, 제1 도전성 타입의 불순물(IP1)을 주입하는 단계에서, 제1 도전성 타입의 불순물(IP1)은 반도체 기판(110)의 후면 가장 자리 영역에 형성된 도핑 방지막(ADL)으로 인하여, 제2 도전성 타입의 불순물(IP2)이 주입된 반도체 기판(110)의 후면 가장 자리 영역으로부터 DBI 폭만큼 이격되어 주입될 수 있다. However, in the step of implanting the impurity IP1 of the first conductivity type, the impurity IP1 of the first conductivity type is doped to the second conductivity type due to the doping prevention film ADL formed in the rear edge region of the
이때, 도 5의 확대된 부분에 도시된 바와 같이, 제2 도전성 타입의 불순물(IP2) 중 일부는 반도체 기판(110)의 후면 가장 자리 영역에 형성된 도핑 방지막(ADL)의 표면에 주입될 수도 있다.5, a portion of the impurity IP2 of the second conductivity type may be implanted into the surface of the anti-doping film ADL formed in the rear edge region of the
이와 같이, 제1, 2 도전성 타입의 불순물 주입 단계가 완료된 이후, 도 6에 도시된 바와 같이, 반도체 기판(110)을 확산로(FNS) 내에 위치시킨 상태에서, 반도체 기판(110)을 열처리하여, 반도체 기판(110)에 제2 도전성 타입의 에미터부(120)와 제1 도전성 타입의 후면 전계부(170)를 동시에 형성하는 열처리 단계를 수행할 수 있다.6, after the impurity implanting step of the first and second conductivity types is completed, the
보다 구체적으로, 이와 같은 열처리 단계에 의해, 반도체 기판(110)에 주입된 제1, 2 도전성 타입의 불순물이 동시에 활성화될 수 있다.More specifically, the first and second conductive type impurities implanted into the
이와 같이, 제1, 2 도전성 타입의 불순물을 활성화시켜 에미터부(120)와 후면 전계부(170)를 형성하는 열처리 단계는 950℃ ~ 1050℃ 사이에서 30분 ~ 40분 동안 수행될 수 있다.In this way, the heat treatment step of activating the first and second conductive type impurities to form the
이와 같이, 열처리 단계에 의해 형성되는 에미터부(120)와 후면 전계부(170)는 반도체 기판(110)의 후면 가장 자리에서 서로 이격되어 형성될 수 있다.As described above, the
이후, 세정 단계에서 반도체 기판(110)의 전면과 측면 및 후면의 가장 자리에 형성되었던 도핑 방지막(ADL)이 제거될 수 있다.Then, the undoped anti-doping layer (ADL), which has been formed on the front surface, the side surfaces and the rear surface of the
이와 같은 세정 단계에서 사용되는 세정액으로는 불산(HF)을 순수물(DI)에 희석한 희석불산(DHF, Diluted HF)이 이용될 수 있다. 이와 같은 희석 불산(DHF)은 일례로, 순수물(DI) 대비 불산(HF)의 비가 15:2의 조건이 되도록 희석시켜 형성될 수 있으며, 이와 같은 희석 불산(DHF)에 반도체 기판(110)을 5분 ~ 10분 정도 침지하여 도핑 방지막(ADL)을 제거할 수 있다.Diluted hydrofluoric acid (DHF) diluted with pure water (DI) may be used as the cleaning liquid used in such a cleaning step. Such dilute hydrofluoric acid (DHF) may be formed by diluting the diluted hydrofluoric acid (DHF) to a ratio of pure water (DI) to hydrofluoric acid (HF) of 15: 2. For 5 minutes to 10 minutes to remove the doping prevention film (ADL).
이후, 반도체 기판(110)의 전면에 반사 방지막(130)과 제1 전극(140) 및 반도체 기판(110)의 후면에 후면 보호막(160)과 제2 전극(150)을 형성하여 도 1에 도시된 바와 같은 태양 전지를 제조할 수 있다.Thereafter, the
이와 같이 본 발명에 따른 제조 방법은 반도체 기판(110)의 일면에 제2 도전성 타입의 불순물(IP2)을 주입하는 단계 이후, 반도체 기판(110)의 반대면에 제1 도전성 타입의 불순물(IP1)을 주입하기 이전에 도핑 방지막(ADL)을 형성하는 단계를 구비함으로써, 태양 전지 제조 공정 중 에미터부(120)와 후면 전계부(170)가 자연스럽게 이격되도록 하여, 태양 전지의 효율을 보다 향상시킬 수 있다.As described above, the method of manufacturing the semiconductor device according to the present invention includes the step of implanting impurity (IP2) of the second conductivity type on one surface of the semiconductor substrate (110) The
도 2 내지 도 7에 도시된 바와 같이, 본 발명에 따른 태양 전지의 제조 방법 일례에서는 반도체 기판(110)의 전면에 에미터부(120)를 형성하고, 반도체 기판(110)의 후면에 후면 전계부(170)를 형성하는 경우를 일례로 설명하였지만, 반드시 이에 한정되는 것은 아니고, 에미터부(120)가 반도체 기판(110)의 후면에 형성되고, 후면 전계부(170)가 반도체 기판(110)의 전면에 형성되는 경우에도, 본 발명에 따른 태양 전지 제조 방법이 동일하게 적용될 수 있다.2 to 7, in an example of a manufacturing method of a solar cell according to the present invention, an
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다. While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, It belongs to the scope of right.
Claims (14)
상기 반도체 기판의 전면 전체와 측면 전체 및 후면의 가장 자리까지 도핑 방지막을 형성하는 단계;
상기 도핑 방지막이 형성된 상태에서 상기 반도체 기판의 후면에 상기 반도체 기판보다 고농도로 상기 제1 도전성 타입의 불순물을 주입하는 단계;
상기 반도체 기판을 열처리하여, 상기 반도체 기판에 상기 제2 도전성 타입의 에미터부와 상기 제1 도전성 타입의 후면 전계부를 동시에 형성하되, 상기 반도체 기판의 측면에 형성되는 상기 에미터부의 단부가 상기 반도체 기판의 후면까지 연장되도록 하여 상기 반도체 기판의 후면 가장 자리에 위치하는 상기 에미터부가 상기 제2 깊이를 갖도록 형성함으로써, 상기 반도체 기판의 후면의 가장 자리에 위치한 상기 에미터부가 상기 반도체 기판의 후면에 위치한 후면 전계부와 이격되도록 형성하는 열처리 단계;
상기 도핑 방지막을 제거하는 세정 단계; 및
상기 반도체 기판의 전면에는 서로 이격된 상태에서 어느 한 방향으로 길게 뻗어 있으며 상기 에미터부에 접속되는 제1 전극 및 상기 제1 전극이 형성된 부분을 제외한 나머지 영역의 상기 전면을 덮는 반사 방지막을 형성하고, 상기 반도체 기판의 후면에는 서로 이격된 상태에서 어느 한 방향으로 길게 뻗어 있으며 상기 후면 전계부에 접속되는 제2 전극 및 상기 제2 전극이 형성된 부분을 제외한 나머지 영역을 덮는 후면 보호막을 형성하는 단계
를 포함하는 태양 전지 제조 방법.An impurity of a second conductivity type opposite to the first conductivity type is implanted into the entire surface of the semiconductor substrate containing the impurity of the first conductivity type at a first depth, Implanting an impurity of the second conductivity type to a second depth;
Forming a doping barrier layer on the entire front surface, the entire side surface, and the rear surface of the semiconductor substrate;
Implanting an impurity of the first conductivity type at a higher concentration than the semiconductor substrate on the back surface of the semiconductor substrate in a state where the doping prevention film is formed;
Wherein the semiconductor substrate is heat treated to simultaneously form the emitter portion of the second conductivity type and the rear surface electric portion of the first conductivity type on the semiconductor substrate and the end portion of the emitter portion formed on the side surface of the semiconductor substrate, The emitter portion positioned at the rear edge of the semiconductor substrate is formed to have the second depth so that the emitter portion located at the rear edge of the semiconductor substrate is positioned on the rear surface of the semiconductor substrate A heat treatment step of forming the rear electric field to be spaced apart from the rear electric field;
A cleaning step of removing the anti-doping film; And
A first electrode connected to the emitter and extending from the semiconductor substrate in a direction spaced apart from each other, and an antireflection film covering the entire surface except the portion where the first electrode is formed, A step of forming a rear protective layer covering a second electrode extended from the rear surface of the semiconductor substrate in one direction and connected to the rear electrical part,
≪ / RTI >
상기 후면 보호막은 상기 후면 전계부와 상기 반도체 기판의 후면 가장 자리에 위치하는 에미터부의 이격 부분에서 노출되는 상기 반도체 기판의 후면 및 상기 반도체 기판의 후면 가장 자리에 위치한 상기 에미터부를 덮도록 형성하는 태양 전지 제조 방법.The method of claim 1,
The rear protective film is formed to cover the emitter portion located at a rear edge of the semiconductor substrate and a rear edge of the semiconductor substrate exposed at the spaced apart portion of the emitter portion located at the rear edge of the semiconductor substrate Method of manufacturing solar cell.
상기 열처리 단계에 의해, 상기 반도체 기판에 주입된 상기 제1, 2 도전성 타입의 불순물이 동시에 활성화되는 태양 전지 제조 방법.3. The method according to claim 1 or 2,
Wherein the first and second conductive type impurities implanted into the semiconductor substrate are simultaneously activated by the heat treatment step.
상기 제2 도전성 타입의 불순물을 주입하는 단계에서 상기 제2 도전성 타입의 불순물이 반도체 기판의 측면에 주입되는 상기 제2 깊이는 상기 제2 도전성 타입의 불순물이 반도체 기판의 전면에 주입되는 상기 제1 깊이보다 작은 태양 전지 제조 방법.4. The method of claim 3,
Wherein the second depth at which impurities of the second conductivity type are implanted into the side surface of the semiconductor substrate in the step of implanting the impurities of the second conductivity type is that the impurity of the second conductivity type is implanted into the surface of the semiconductor substrate A method of manufacturing a solar cell smaller than a depth.
상기 도핑 방지막 형성 단계에서, 상기 반도체 기판의 후면 가장 자리에 형성되는 상기 도핑 방지막은 상기 반도체 기판의 후면 가장 자리에 위치하며 상기 제2 깊이로 형성된 상기 에미터부를 덮는 태양 전지 제조 방법.4. The method of claim 3,
Wherein the doping prevention film formed at the rear edge of the semiconductor substrate is located at the rear edge of the semiconductor substrate and covers the emitter portion formed at the second depth in the doping prevention film formation step.
상기 반도체 기판의 후면 가장 자리에 형성되는 상기 도핑 방지막의 폭은 상기 반도체 기판의 후면 가장 자리에 위치하는 상기 에미터부의 제2 깊이보다 큰 태양 전지 제조 방법. The method of claim 5,
Wherein a width of the anti-doping layer formed at a rear edge of the semiconductor substrate is larger than a second depth of the emitter layer located at a rear edge of the semiconductor substrate.
상기 도핑 방지막은 상기 제1, 2 도전성 타입의 불순물이 도핑되지 않는 태양 전지 제조 방법.4. The method of claim 3,
Wherein the doping layer is not doped with impurities of the first and second conductivity types.
상기 도핑 방지막은 실리카(SiO2)를 포함하는 규산염 유리(silicate glass)인 태양 전지 제조 방법.8. The method of claim 7,
Wherein the doping prevention film is a silicate glass including silica (SiO2).
상기 제1 도전성 타입의 불순물을 주입하는 단계에서, 상기 제1 도전성 타입의 불순물은 상기 반도체 기판의 후면 가장 자리를 제외한 상기 반도체 기판의 후면 전체 영역에 주입되는 태양 전지 제조 방법.4. The method of claim 3,
Wherein the impurity of the first conductivity type is implanted into the entire region of the rear surface of the semiconductor substrate except the rear edge of the semiconductor substrate in the step of implanting the impurity of the first conductivity type.
상기 제1 도전성 타입의 불순물을 주입하는 단계에서, 상기 제1 도전성 타입의 불순물은 상기 반도체 기판의 후면 가장 자리에 위치하는 상기 에미터부로부터 이격되어 주입되는 태양 전지 제조 방법.8. The method of claim 7,
Wherein the impurity of the first conductivity type is injected while being spaced apart from the emitter located at the rear edge of the semiconductor substrate in the step of implanting the impurity of the first conductivity type.
상기 반도체 기판의 전면 전체에는 제1 깊이로 형성되고, 상기 반도체 기판의 측면 전체에는 상기 제1 깊이와는 다른 제2 깊이로 형성되며, 상기 제1 도전성 타입과 반대인 제2 도전성 타입의 불순물이 도핑된 에미터부;
상기 반도체 기판의 후면에 위치하고, 상기 반도체 기판보다 상기 제1 도전성 타입의 불순물이 고농도로 도핑되는 후면 전계부;
서로 이격된 상태에서 어느 한 방향으로 길게 뻗어 있으며, 상기 에미터부에 접속되는 제1 전극;
상기 제1 전극이 형성된 부분을 제외한 상기 반도체 기판의 전면 위에 위치하는 반사 방지막;
서로 이격된 상태에서 어느 한 방향으로 길게 뻗어 있으며, 상기 후면 전계부에 접속되는 제2 전극; 및
상기 제2 전극이 형성된 부분을 제외한 상기 반도체 기판의 후면 위에 위치하는 후면 보호막을 포함하고,
상기 반도체 기판의 측면에 형성되는 상기 에미터부의 단부는 상기 반도체 기판의 후면까지 연장되어, 상기 반도체 기판의 후면 가장 자리에 위치하는 상기 에미터부가 상기 제2 깊이로 형성되며,
상기 후면 전계부는 상기 반도체 기판의 후면의 가장 자리에 위치한 에미터부로부터 이격되는 태양 전지.A semiconductor substrate having a front surface on which light is incident, a rear surface opposite to the front surface, and a side surface connecting the front surface and the rear surface, the semiconductor substrate including impurities of a first conductivity type;
A second conductive type impurity which is opposite to the first conductive type is formed on the entire side surface of the semiconductor substrate at a second depth different from the first depth, A doped emitter portion;
A rear electric field located on a rear surface of the semiconductor substrate and doped with impurities of the first conductive type at a high concentration from the semiconductor substrate;
A first electrode connected to the emitter and extending in a direction away from each other;
An anti-reflection film positioned on a front surface of the semiconductor substrate except a portion where the first electrode is formed;
A second electrode extended in one direction in a state of being spaced apart from each other and connected to the rear electric portion; And
And a rear protective layer located on a rear surface of the semiconductor substrate except a portion where the second electrode is formed,
Wherein an end of the emitter portion formed on a side surface of the semiconductor substrate extends to a rear surface of the semiconductor substrate, the emitter portion located at a rear edge of the semiconductor substrate is formed at the second depth,
Wherein the rear surface electric field portion is spaced apart from the emitter portion located at the edge of the rear surface of the semiconductor substrate.
상기 후면 보호막은 상기 후면 전계부와 상기 반도체 기판의 후면 가장 자리에 위치하는 에미터부의 이격 부분에서 노출되는 상기 반도체 기판의 후면 및 상기 반도체 기판의 후면 가장 자리에 위치한 상기 에미터부를 덮는 태양 전지.12. The method of claim 11,
Wherein the rear protective film covers the emitter portion located at a rear edge of the semiconductor substrate and at a rear edge of the semiconductor substrate exposed at a spaced apart portion of the rear electric field portion and the emitter portion located at the rear edge of the semiconductor substrate.
상기 반도체 기판의 측면에 위치한 에미터부의 제2 깊이는 상기 반도체 기판의 전면에 위치한 에미터부의 제1 깊이보다 작은 태양 전지.12. The method according to claim 11 or 12,
Wherein the second depth of the emitter portion located on the side of the semiconductor substrate is smaller than the first depth of the emitter portion located on the front surface of the semiconductor substrate.
상기 반도체 기판의 측면에 위치하는 에미터부의 제2 깊이는 1nm ~ 10nm 사이이고,
상기 반도체 기판의 전면에 위치하는 에미터부의 제1 깊이는 0.2㎛ ~ 2㎛ 사이인 태양 전지.14. The method of claim 13,
The second depth of the emitter portion located on the side surface of the semiconductor substrate is between 1 nm and 10 nm,
Wherein the first depth of the emitter portion located on the front surface of the semiconductor substrate is between 0.2 탆 and 2 탆.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160173898A KR101806967B1 (en) | 2016-12-19 | 2016-12-19 | Solar cell and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160173898A KR101806967B1 (en) | 2016-12-19 | 2016-12-19 | Solar cell and manufacturing method thereof |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020150113607A Division KR20170019597A (en) | 2015-08-12 | 2015-08-12 | Solar cell and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20170020297A true KR20170020297A (en) | 2017-02-22 |
KR101806967B1 KR101806967B1 (en) | 2017-12-08 |
Family
ID=58315284
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020160173898A KR101806967B1 (en) | 2016-12-19 | 2016-12-19 | Solar cell and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101806967B1 (en) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3585391B2 (en) | 1999-03-18 | 2004-11-04 | シャープ株式会社 | Solar cell manufacturing method |
JP2006210385A (en) | 2005-01-25 | 2006-08-10 | Sharp Corp | Method for manufacturing solar battery |
-
2016
- 2016-12-19 KR KR1020160173898A patent/KR101806967B1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR101806967B1 (en) | 2017-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI474494B (en) | Patterned doping for polysilicon emitter solar cells | |
KR101729304B1 (en) | Solar cell and method for manufacturing the same | |
KR101745683B1 (en) | Solar cell and method for manufacturing the same | |
KR20160064692A (en) | Solar cell and manufacturing method thereof | |
KR101768907B1 (en) | Method of fabricating Solar Cell | |
KR102148427B1 (en) | Photoelectric device and the manufacturing method thereof | |
KR20160029501A (en) | Solar cell | |
KR101740523B1 (en) | Solar cell and methods therefor | |
JP6352349B2 (en) | Solar cell and method for manufacturing solar cell | |
KR101823597B1 (en) | Solar cell and manufacturing method thereof | |
KR20140140200A (en) | Solar cell and method for manufacturing the same | |
KR20130126301A (en) | Solar cell, method for manufacturing dopant layer, and method for manufacturing solar cell | |
KR101806967B1 (en) | Solar cell and manufacturing method thereof | |
KR101755624B1 (en) | Method for manufacturing solar cell | |
KR20140140201A (en) | Method for manufacturing solar cell and dopant region thereof | |
KR20120009562A (en) | Solar cell and method of manufacturing the same | |
KR101740522B1 (en) | Solar cell and method therefor | |
KR20190041989A (en) | Solar cell manufacturing method and solar cell | |
KR101798967B1 (en) | Method for manufacturing solar cell | |
KR101890282B1 (en) | Solar cell having a selective emitter and fabricting method thereof | |
KR20130082257A (en) | Solar cell manufacturing method | |
KR101760011B1 (en) | Solar cell and method for manufacturing the same | |
KR101976753B1 (en) | Solar cell manufacturing method and solar cell | |
KR102547806B1 (en) | Method for back contact silicon solar cell | |
KR102005439B1 (en) | Method of manufacturing solar cell |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A107 | Divisional application of patent | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
X701 | Decision to grant (after re-examination) | ||
GRNT | Written decision to grant |