KR20170009109A - 위상 절연체를 포함하는 트랜지스터 - Google Patents

위상 절연체를 포함하는 트랜지스터 Download PDF

Info

Publication number
KR20170009109A
KR20170009109A KR1020150100581A KR20150100581A KR20170009109A KR 20170009109 A KR20170009109 A KR 20170009109A KR 1020150100581 A KR1020150100581 A KR 1020150100581A KR 20150100581 A KR20150100581 A KR 20150100581A KR 20170009109 A KR20170009109 A KR 20170009109A
Authority
KR
South Korea
Prior art keywords
transistor
gate electrode
spin
source electrode
insulator layer
Prior art date
Application number
KR1020150100581A
Other languages
English (en)
Other versions
KR101711524B1 (ko
Inventor
구현철
김형준
최준우
장준연
한석희
장차운
박윤호
Original Assignee
한국과학기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술연구원 filed Critical 한국과학기술연구원
Priority to KR1020150100581A priority Critical patent/KR101711524B1/ko
Priority to US15/193,571 priority patent/US20170018625A1/en
Publication of KR20170009109A publication Critical patent/KR20170009109A/ko
Application granted granted Critical
Publication of KR101711524B1 publication Critical patent/KR101711524B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/7311—Tunnel transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66984—Devices using spin polarized carriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

위상 절연체를 포함하는 트랜지스터를 제공한다. 트랜지스터는, i) 기판, ii) 기판 위에 위치한 위상 절연체층, iii) 위상 절연체층 위에 위치한 드레인 전극, iv) 드레인 전극과 이격되고, 위상 절연체층 위에 위치하며, 강자성체를 포함하는 소스 전극, v) 소스 전극 위에 위치한 터널 접합층, 및 vi) 터널 접합층 위에 위치한 게이트 전극을 포함한다. 위상 절연체층의 스핀 방향이 그 표면에 흐르는 전류에 의해 고정되고, 게이트 전극에 인가되는 전압에 따라 소스 전극의 스핀 방향이 기설정된 방향으로 변한다.

Description

위상 절연체를 포함하는 트랜지스터 {TRANSISTOR COMPRISING A TOPOLOGICAL INSULATOR}
본 발명은 트랜지스터에 관한 것이다. 좀더 상세하게는, 본 발명은 위상 절연체를 포함하는 트랜지스터에 관한 것이다.
위상 절연체(topological insulator)는 물질의 위상 상태 또는 이러한 상태를 가진 물질을 말한다. 위상 절연체는 양자홀 시스템과 같이 전자간의 강한 상호 작용이 원인인 위상 절연체와 밴드 구조가 원인인 밴드 위상 절연체로 나누어진다. 위상 절연체는 일반 물질과는 달리 위상학적 성질에만 의존하며 국소적인 외부의 건드림 등에 무관하다.
위상 절연체는 에너지갭을 가진 반도체 또는 절연체에 해당되나 표면 상태는 에너지갭이 없는 금속 특성을 가진다. 따라서 이러한 위상 절연체의 특성을 응용한 다양한 형태의 제품들이 개발되고 있다. 예를 들면, 위상양자컴퓨터, 메모리 등이 여기에 해당된다.
위상 절연체를 이용하여 제조한 트랜지스터를 제공하고자 한다.
본 발명의 일 실시예에 따른 트랜지스터는 i) 기판, ii) 기판 위에 위치한 위상 절연체층, iii) 위상 절연체층 위에 위치한 드레인 전극, iv) 드레인 전극과 이격되고, 위상 절연체층 위에 위치하며, 강자성체를 포함하는 소스 전극, v) 소스 전극 위에 위치한 터널 접합층, 및 vi) 터널 접합층 위에 위치한 게이트 전극을 포함한다. 위상 절연체층의 스핀 방향이 그 표면에 흐르는 전류에 의해 고정되고, 게이트 전극에 인가되는 전압에 따라 소스 전극의 스핀 방향이 기설정된 방향으로 변한다.
기설정된 방향과 스핀 방향이 이루는 각은 0˚, 90˚ 또는 180˚일 수 있다. 게이트 전극에 전압이 인가되지 않는 경우, 소스 전극의 스핀 방향은 위상 절연체층의 스핀 방향과 반대이고, 게이트 전극에 전압이 인가된 경우, 소스 전극의 스핀 방향은 위상 절연체층의 스핀 방향과 동일할 수 있다. 게이트 전극의 스핀 방향과 소스 전극의 초기 스핀 방향에 의해 트랜지스터가 n형 또는 p형으로 작동될 수 있다.
트랜지스터가 n형 트랜지스터이고, 게이트 전극에 전압이 인가되지 않는 경우, 소스 전극의 스핀 방향은 위상 절연체층의 스핀 방향과 90˚를 이루고, 게이트 전극에 전압이 인가된 경우, 소스 전극의 스핀 방향은 위상 절연체층의 스핀 방향과 동일할 수 있다. 트랜지스터가 p형 트랜지스터이고, 게이트 전극에 전압이 인가되지 않는 경우, 소스 전극의 스핀 방향은 위상 절연체층의 스핀 방향과 90˚를 이루고, 게이트 전극에 전압이 인가된 경우, 소스 전극의 스핀 방향은 게이트 전극의 스핀 방향과 동일할 수 있다. 위상 절연체층은 Bi2Se3, Bi2Te3, Ag2Te3로 이루어진 군에서 선택된 하나 이상의 소재를 포함할 수 있다.
위상 절연체를 사용하여 트랜지스터를 제조하므로, 트랜지스터의 구조를 단순화할 수 있다. 따라서 트랜지스터를 저가에 제조할 수 있다.
도 1은 본 발명의 제1 실시예에 따른 트랜지스터의 개략적인 사시도이다.
도 2a 및 도 2b는 도 1의 트랜지스터의 개략적인 작동 상태도이다.
도 3a 및 도 3b는 도 1의 트랜지스터의 또다른 개략적인 작동 상태도이다.
도 4는 본 발명의 제2 실시예에 따른 트랜지스터의 개략적인 사시도이다.
도 5a 및 도 5b는 도 4의 트랜지스터의 개략적인 작동 상태도이다.
도 6a 및 도 6b는 도 4의 트랜지스터의 또다른 개략적인 작동 상태도이다.
제1, 제2 및 제3 등의 용어들은 다양한 부분, 성분, 영역, 층 및/또는 섹션들을 설명하기 위해 사용되나 이들에 한정되지 않는다. 이들 용어들은 어느 부분, 성분, 영역, 층 또는 섹션을 다른 부분, 성분, 영역, 층 또는 섹션과 구별하기 위해서만 사용된다. 따라서, 이하에서 서술하는 제1 부분, 성분, 영역, 층 또는 섹션은 본 발명의 범위를 벗어나지 않는 범위 내에서 제2 부분, 성분, 영역, 층 또는 섹션으로 언급될 수 있다.
여기서 사용되는 전문 용어는 단지 특정 실시예를 언급하기 위한 것이며, 본 발명을 한정하는 것을 의도하지 않는다. 여기서 사용되는 단수 형태들은 문구들이 이와 명백히 반대의 의미를 나타내지 않는 한 복수 형태들도 포함한다. 명세서에서 사용되는 "포함하는"의 의미는 특정 특성, 영역, 정수, 단계, 동작, 요소 및/또는 성분을 구체화하며, 다른 특성, 영역, 정수, 단계, 동작, 요소 및/또는 성분의 존재나 부가를 제외시키는 것은 아니다.
다르게 정의하지는 않았지만, 여기에 사용되는 기술용어 및 과학용어를 포함하는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 일반적으로 이해하는 의미와 동일한 의미를 가진다. 보통 사용되는 사전에 정의된 용어들은 관련기술문헌과 현재 개시된 내용에 부합하는 의미를 가지는 것으로 추가 해석되고, 정의되지 않는 한 이상적이거나 매우 공식적인 의미로 해석되지 않는다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도 1은 본 발명의 제1 실시예에 따른 트랜지스터(100)를 개략적으로 나타낸다. 도 1의 트랜지스터(100)의 구조는 단지 본 발명을 예시하기 위한 것이며, 본 발명이 여기에 한정되는 것은 아니다. 따라서 트랜지스터(100)의 구조를 다양하게 변형할 수 있다.
도 1에 도시한 바와 같이, 트랜지스터(100)는 기판(10), 위상 절연체층(topological insulator, TI)(20), 드레인 전극(30), 소스 전극(40), 터널 접합층(50), 및 게이트 전극(60)을 포함한다. 이외에, 트랜지스터(100)는 필요에 따라 다른 층들을 더 포함할 수 있다. 여기서, 트랜지스터(100)는 n형 트랜지스터처럼 작동한다.
먼저, 기판(10)의 소재로서 실리콘(Si)을 사용한다. 실리콘은 반도체 소자 제조시 기본적인 소재로 많이 사용된다. 기판(20) 위에는 위상 절연체층(20)을 형성한다. 위상 절연체층(20)의 소재로서 Bi2Se3, Bi2Te3, 또는 Ag2Te3 등을 사용할 수 있다. 위상 절연체층(20)은 그 표면에만 전류가 흐른다. 위상 절연체층(20)의 이러한 특성으로 인하여 스핀을 특정 방향으로 정렬할 수 있다. 그 결과, 게이트 전극(60)을 통하여 입력되는 게이트 전압(VG)에 따라 소스 전극(40)의 스핀 방향을 제어할 수 있다. 이를 위하여 소스 전극(40)의 소재로서 강자성체를 이용한다. 절연체인 터널 접합층(50)은 소스 전극(40) 위에 위치하고, 게이트 전극(60)은 터널 접합층(50) 위에 위치한다. 게이트 전극(60)은 특정 소재를 사용하여 스핀 방향을 고정시킨다. 게이트 전극(60)의 스핀 방향은 동작중에 변하면 안되므로, 소스 전극(40)이 소재보다 큰 보자력을 가지는 강자성체를 사용한다. 따라서 게이트 전극(60)에 인가되는 전압(VG)에 따라 소스 전극(40)의 스핀 방향이 변화되므로, 이를 이용해 드레인 전극(30)을 통하여 상이한 출력값을 얻을 수 있다. 여기서, 트랜지스터(100)가 n형 트랜지스터처럼 작동하도록 게이트 전극(60)은 -y축을 따라 길게 뻗은 형상으로 제조된다.
도 2a 및 도 2b는 도 1의 트랜지스터(100)의 작동 상태를 개략적으로 나타낸다. 이러한 트랜지스터(100)의 작동 상태는 단지 본 발명을 예시하기 위한 것이며, 본 발명이 여기에 한정되는 것은 아니다. 따라서 트랜지스터(100)의 작동 상태를 다르게 변형할 수 있다.
도 2a에서 게이트 전극(60)의 스핀은 -y축 방향을 향해 정렬되고, 이 방향은 트랜지스터(100)의 작동 중에 고정된다. 소스 전극(40)의 스핀은 초기에는 +y축 방향으로 정렬되고, 이 방향은 게이트 전극(60)에 의해 변할 수 있다.
도 2a에 도시한 바와 같이, 위상 절연체층(20)의 스핀이 -y축 방향을 향해 정렬된 경우, 게이트 전극(60)에 전압을 인가하지 않으면, 소스 전극(40)의 스핀은 초기 상태인 +y축 방향을 유지하여 위상 절연체층(20)의 스핀과 반대 방향이 된다. 이 경우, 드레인 전극(30)과 소스 전극(40)을 통하여 전류가 흐르지 않는다. (OFF 상태)
이와는 대조적으로, 도 2b에 도시한 바와 같이, 위상 절연체층(20)의 스핀이 -y축 방향을 향해 정렬되고 게이트 전극(60)에 전압을 인가하는 경우, 게이트 전극(60)의 스핀이 소스전극(40)으로 전달되어 게이트 전극(60)과 평행하게 -y축 방향으로 스위칭한다. 그 결과, 소스 전극(40)의 스핀은 위상 절연체층(20)의 스핀과 동일한 방향으로 정렬된다. 따라서 드레인 전극(30)을 통하여 전류가 흐른다. (ON 상태) 이와 같이 게이트 전극(60)의 자화 방향을 -y축 방향으로 정렬시키는 경우, 게이트 전압이 0V일 때 트랜지스터(100)가 OFF되고, 1V일 때 트랜지스터(100)가 ON되어 도핑없이 트랜지스터(100)가 n형 트랜지스터처럼 작동한다.
도 3a 및 도 3b는 도 1의 트랜지스터(100)의 또다른 작동 상태를 개략적으로 나타낸다. 이러한 트랜지스터(100)의 작동 상태는 단지 본 발명을 예시하기 위한 것이며, 본 발명이 여기에 한정되는 것은 아니다. 따라서 트랜지스터(100)의 작동 상태를 다르게 변형할 수 있다.
도 3a에서 게이트 전극(60)의 스핀은 -y축 방향을 향해 정렬되어 있고, 이 방향은 고정되어 있다. 소스 전극(40)의 스핀은 초기에 -x축 방향으로 정렬되어 있으며, 이 방향은 게이트 전극(60)에 의해 변할 수 있다.
도 3a에 도시한 바와 같이, 위상 절연체층(20)의 스핀이 -y축 방향을 향해 정렬된 경우, 게이트 전극(60)에 전압을 인가하지 않으면, 소스 전극(40)의 스핀은 초기 상태인 -x축 방향을 유지하여 위상 절연체층(20)의 스핀과 직각을 형성한다. 이 경우, 소스 전극(40)과 드레인 전극(30)을 통하여 전류가 흐르지 않는다. (OFF 상태)
이와는 대조적으로, 도 3b에 도시한 바와 같이, 위상 절연체층(20)의 스핀이 -y축 방향을 향해 정렬되고 게이트 전극(60)에 전압을 인가하는 경우, 게이트 전극(60)의 스핀이 소스 전극(40)으로 전달되어 게이트 전극(60)과 평행하게 소스 전극(40)의 스핀이 -y축 방향으로 스위칭한다. 그 결과, 소스 전극(40)의 스핀은 위상 절연체층(20)의 스핀과 동일한 방향으로 정렬된다. 따라서 소스 전극(40)과 드레인 전극(30)을 통하여 전류가 흐른다. (ON 상태) 전술한 바와 같이, 도 1의 트랜지스터(100)는 게이트 전압이 0V인 경우 OFF되고, 게이트 전압이 1V인 경우 ON되어 도핑없이 n형 트랜지스터처럼 작동할 수 있다.
도 4는 본 발명의 제2 실시예에 따른 트랜지스터(200)를 개략적으로 나타낸다. 도 4의 트랜지스터(200)의 구조는 게이트 전극(62)과 소스 전극(42)을 제외하고는 도 1의 트랜지스터(100)의 구조와 유사하므로, 동일한 부분에는 동일한 도면 부호를 사용하며, 그 상세한 설명을 생략한다.
도 4에 도시한 바와 같이, 게이트 전극(62)의 스핀은 +y축 방향을 향해 정렬되어 있고, 이 방향은 동작중에 고정된다. 게이트 전극(62)을 통하여 입력되는 게이트 전압(VG)에 따라 소스 전극(42)의 스핀 방향을 제어할 수 있다. 즉, 게이트 전극(62)에 인가되는 전압(VG)에 따라 소스 전극(42)의 스핀 방향이 변화되므로, 이를 이용해 드레인 전극(30)을 통하여 상이한 출력값을 얻을 수 있다. 여기서, 트랜지스터(200)는 p형 트랜지스터처럼 작동하므로, 이를 위해 게이트 전극(62)은 +y축 방향으로 정렬되어야 한다.
도 5a 및 도 5b는 도 4의 트랜지스터(200)의 작동 상태를 개략적으로 나타낸다. 이러한 트랜지스터(200)의 작동 상태는 단지 본 발명을 예시하기 위한 것이며, 본 발명이 여기에 한정되는 것은 아니다. 따라서 트랜지스터(200)의 작동 상태를 다르게 변형할 수 있다.
도 5a에서 게이트 전극(62)의 스핀은 +y축 방향을 향해 정렬되고, 이 방향은 동작중에 고정된다. 한편, 소스 전극(42)의 스핀은 초기에 -y축 방향으로 정렬되고, 이 방향은 게이트 전극(62)에 의해 변할 수 있다.
도 5a에 도시한 바와 같이, 위상 절연체층(20)의 스핀이 -y축 방향을 향해 정렬된 경우, 게이트 전극(62)에 전압을 인가하지 않으면, 소스 전극(42)의 스핀은 초기 상태인 -y축 방향을 유지한다. 따라서 소스 전극(42)의 스핀은 위상 절연체층(20)의 스핀과 동일한 방향으로 정렬된다. 그러므로 소스 전극(42)과 드레인 전극(30)을 통하여 전류가 흐른다. (ON 상태)
이와는 대조적으로, 도 5b에 도시한 바와 같이, 위상 절연체층(20)의 스핀이 -y축 방향을 향해 정렬되고 게이트 전극(62)에 전압을 인가하는 경우, 게이트 전극(62)의 스핀은 소스 전극(42)으로 전달되어 게이트 전극(62)과 평행하게 +y축 방향으로 스위칭한다. 그 결과, 소스 전극(42)의 스핀은 위상 절연체층(20)의 스핀과 반대 방향으로 정렬된다. 따라서 소스 전극(42)과 드레인 전극(30)을 통하여 전류가 흐르지 않는다. (OFF 상태)
도 6a 및 도 6b는 도 4의 트랜지스터(200)의 또다른 작동 상태를 개략적으로 나타낸다. 이러한 트랜지스터(200)의 작동 상태는 단지 본 발명을 예시하기 위한 것이며, 본 발명이 여기에 한정되는 것은 아니다. 따라서 트랜지스터(200)의 작동 상태를 다르게 변형할 수 있다.
도 6a에서 게이트 전극(62)의 스핀은 -x축 방향을 향해 정렬되어 있으며 이 방향은 동작 중에 고정된다. 그리고 소스 전극(42)의 스핀은 초기에 -y축 방향으로 정렬되고, 이 방향은 게이트 전극(62)에 의해 변할 수 있다.
도 6a에 도시한 바와 같이, 위상 절연체층(20)의 스핀이 -y축 방향을 향해 정렬된 경우, 게이트 전극(62)에 전압을 인가하지 않으면, 소스 전극(42)의 스핀은 초기 상태인 -y축을 유지한다. 그 결과, 위상 절연체층(20)의 스핀과 소스 전극(42)의 스핀은 동일한 방향으로 정렬된다. 따라서 소스 전극(42)과 드레인 전극(30)을 통하여 전류가 흐른다. (ON 상태)
이와는 대조적으로, 도 6b에 도시한 바와 같이, 위상 절연체층(20)의 스핀이 -y축 방향을 향해 정렬되고 게이트 전극(62)에 전압을 인가하는 경우, 게이트 전극(62)의 스핀이 소스 전극(42)으로 전달되어 게이트 전극(62)과 평행하게 -x축 방향으로 스위칭한다. 따라서 소스 전극(42)의 스핀은 위상 절연체층(20)의 스핀과 직각을 형성한다. 이 경우, 소스 전극(42)과 드레인 전극(30)을 통하여 전류가 흐르지 않는다. (OFF 상태)
전술한 바와 같이, 도 4의 트랜지스터(200)는 게이트 전압이 0V일 때 ON이 되고, 1V일 때 OFF가 되어 도핑없이 p형 트랜지스터와 같이 동작한다.
이와 같이, n형 트랜지스터 및 p형 트랜지스터를 각각 게이트 전극들(60, 62)의 스핀 방향에 의해 모두 구현할 수 있으므로, 상보성 트랜지스터로서 이용할 수 있다. 또한, 이를 이용하여 인버터, AND, OR 또는 NOR 등의 논리 회로를 제조할 수 있다. 전술한 n형 트랜지스터, p형 트랜지스터는 실제 n형, p형 반도체를 사용한 것이 아니라 n-MOS 또는 p-MOS의 동작을 구현한다는 의미를 가진다.
본 발명을 앞서 기재한 바에 따라 설명하였지만, 다음에 기재하는 특허청구범위의 개념과 범위를 벗어나지 않는 한, 다양한 수정 및 변형이 가능하다는 것을 본 발명이 속하는 기술 분야에서 종사하는 자들은 쉽게 이해할 것이다.
100, 200. 트랜지스터
10. 기판
20. 위상 절연체층
30. 드레인 전극
40, 42. 소스 전극
50. 터널 접합층
60, 62. 게이트 전극

Claims (7)

  1. 기판,
    상기 기판 위에 위치한 위상 절연체층,
    상기 위상 절연체층 위에 위치한 드레인 전극,
    상기 드레인 전극과 이격되고, 상기 위상 절연체층 위에 위치하며, 강자성체를 포함하는 소스 전극,
    상기 소스 전극 위에 위치한 터널 접합층, 및
    상기 터널 접합층 위에 위치한 게이트 전극
    을 포함하고,
    상기 위상 절연체층의 스핀 방향이 그 표면에 흐르는 전류에 의해 고정되고, 상기 게이트 전극에 인가되는 전압에 따라 상기 소스 전극의 스핀 방향이 기설정된 방향으로 변하는 트랜지스터.
  2. 제1항에서,
    상기 기설정된 방향과 상기 스핀 방향이 이루는 각은 0˚, 90˚ 또는 180˚인 트랜지스터.
  3. 제1항에서,
    상기 게이트 전극에 전압이 인가되지 않는 경우, 상기 소스 전극의 스핀 방향은 상기 위상 절연체층의 스핀 방향과 반대이고, 상기 게이트 전극에 전압이 인가된 경우, 상기 소스 전극의 스핀 방향은 상기 위상 절연체층의 스핀 방향과 동일한 트랜지스터.
  4. 제1항에서,
    상기 게이트 전극의 스핀 방향과 상기 소스 전극의 초기 스핀 방향에 의해 상기 트랜지스터가 n형 또는 p형으로 작동되는 트랜지스터.
  5. 제1항에서,
    상기 트랜지스터가 n형 트랜지스터이고, 상기 게이트 전극에 전압이 인가되지 않는 경우, 상기 소스 전극의 스핀 방향은 상기 위상 절연체층의 스핀 방향과 90˚를 이루고, 상기 게이트 전극에 전압이 인가된 경우, 상기 소스 전극의 스핀 방향은 상기 위상 절연체층의 스핀 방향과 동일한 트랜지스터.
  6. 제1항에서,
    상기 트랜지스터가 p형 트랜지스터이고, 상기 게이트 전극에 전압이 인가되지 않는 경우, 상기 소스 전극의 스핀 방향은 상기 위상 절연체층의 스핀 방향과 90˚를 이루고, 상기 게이트 전극에 전압이 인가된 경우, 상기 소스 전극의 스핀 방향은 상기 게이트 전극의 스핀 방향과 동일한 트랜지스터.
  7. 제1항에서,
    상기 위상 절연체층은 Bi2Se3, Bi2Te3 및 Ag2Te3로 이루어진 군에서 선택된 하나 이상의 소재를 포함하는 트랜지스터.
KR1020150100581A 2015-07-15 2015-07-15 위상 절연체를 포함하는 트랜지스터 KR101711524B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150100581A KR101711524B1 (ko) 2015-07-15 2015-07-15 위상 절연체를 포함하는 트랜지스터
US15/193,571 US20170018625A1 (en) 2015-07-15 2016-06-27 Transistor including topological insulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150100581A KR101711524B1 (ko) 2015-07-15 2015-07-15 위상 절연체를 포함하는 트랜지스터

Publications (2)

Publication Number Publication Date
KR20170009109A true KR20170009109A (ko) 2017-01-25
KR101711524B1 KR101711524B1 (ko) 2017-03-02

Family

ID=57775916

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150100581A KR101711524B1 (ko) 2015-07-15 2015-07-15 위상 절연체를 포함하는 트랜지스터

Country Status (2)

Country Link
US (1) US20170018625A1 (ko)
KR (1) KR101711524B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019135480A1 (ko) * 2018-01-04 2019-07-11 연세대학교 산학협력단 격자진동을 제어할 수 있는 위상절연체 구조물과 그것을 포함하는 트랜지스터 및 솔라셀
WO2023058783A1 (ko) * 2021-10-05 2023-04-13 오데레사 상온 초전도 위상절연체 및 반입자의 안정성을 이용한 누설전류차단장치

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6844771B2 (ja) * 2017-01-20 2021-03-17 国立研究開発法人理化学研究所 スピン流生成方法及びスピン流生成装置
CN109411534B (zh) * 2018-10-29 2022-04-01 苏州大学 二维拓扑绝缘体及其制备方法和应用
CN111811701B (zh) * 2020-07-20 2021-10-29 中国科学院重庆绿色智能技术研究院 一种多级微结构栅薄膜晶体管柔性压力传感器及其制备方法
EP3975275A1 (en) 2020-09-23 2022-03-30 Instytut Fizyki Polskiej Akademii Nauk Topological transistor structure and topological transistor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120273763A1 (en) * 2011-04-29 2012-11-01 Banerjee Sanjay K Topological Insulator-Based Field-Effect Transistor
KR20130063236A (ko) * 2011-12-06 2013-06-14 한국과학기술연구원 스핀 주입을 이용한 상보성 논리소자

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160137847A (ko) * 2015-05-22 2016-12-01 에스케이이노베이션 주식회사 복합체형 열전재료 및 이의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120273763A1 (en) * 2011-04-29 2012-11-01 Banerjee Sanjay K Topological Insulator-Based Field-Effect Transistor
KR20130063236A (ko) * 2011-12-06 2013-06-14 한국과학기술연구원 스핀 주입을 이용한 상보성 논리소자

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019135480A1 (ko) * 2018-01-04 2019-07-11 연세대학교 산학협력단 격자진동을 제어할 수 있는 위상절연체 구조물과 그것을 포함하는 트랜지스터 및 솔라셀
KR20190083507A (ko) * 2018-01-04 2019-07-12 연세대학교 산학협력단 격자진동을 제어할 수 있는 위상절연체 구조물과 그것을 포함하는 트랜지스터 및 솔라셀
WO2023058783A1 (ko) * 2021-10-05 2023-04-13 오데레사 상온 초전도 위상절연체 및 반입자의 안정성을 이용한 누설전류차단장치

Also Published As

Publication number Publication date
KR101711524B1 (ko) 2017-03-02
US20170018625A1 (en) 2017-01-19

Similar Documents

Publication Publication Date Title
KR101711524B1 (ko) 위상 절연체를 포함하는 트랜지스터
Ko et al. Steep switching devices for low power applications: negative differential capacitance/resistance field effect transistors
US8125247B2 (en) Complementary spin transistor logic circuit
US7439770B2 (en) Magnetic tunneling junction based logic circuits and methods of operating the same
CN106663989B (zh) 具有动态vio移位保护的双比较器电路
JP4574674B2 (ja) 論理回路および単電子スピントランジスタ
US9979401B2 (en) Magnetoelectric computational devices
US6249453B1 (en) Voltage controlled spintronic devices for logic applications
US20120068732A1 (en) nonvolatile logic circuit and a method for operating the same
US8681535B2 (en) Nonvolatile latch circuit
SG183601A1 (en) Nonvolatile cmos-compatible logic circuits and related operating methods
US9503085B1 (en) Exclusive-OR gate using magneto-electric tunnel junctions
US20100308378A1 (en) InSb-BASED SWITCHING DEVICE
KR101851549B1 (ko) 피에조 저항체를 채널에 사용한 트랜지스터 및 전자회로
US20200058795A1 (en) Antiferromagnet field-effect based logic circuits including spin orbital coupling channels with opposing preferred current paths and related structures
US9692413B2 (en) Configurable exclusive-OR / exclusive-NOR gate using magneto-electric tunnel junctions
KR101975878B1 (ko) 전기화학적 포텐셜을 이용한 기능 재설정형 로직 소자
KR102626970B1 (ko) 전계 효과에 기반하여 온-오프 제어되는 스핀-궤도 토크 자기 소자 및 그 제조방법
CN109427738B (zh) 集成电路结构
US9831245B1 (en) Complementary logic device using spin-orbit interaction difference and method for manufacturing the same
JP2012069757A (ja) 集積回路
JP5814194B2 (ja) 半導体論理回路
KR102440814B1 (ko) 강자성체와 중금속 채널의 스핀 전류를 이용한 나노 스핀 소자
KR102476478B1 (ko) 출력 전압/전류 적응형 기준 전압/전류를 갖는 확률론적 비트 소자
JP2009059884A (ja) 電子回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 4