KR20160150166A - 프로빙 인터포저 및 이를 포함하는 반도체 테스트 장치 - Google Patents

프로빙 인터포저 및 이를 포함하는 반도체 테스트 장치 Download PDF

Info

Publication number
KR20160150166A
KR20160150166A KR1020150086755A KR20150086755A KR20160150166A KR 20160150166 A KR20160150166 A KR 20160150166A KR 1020150086755 A KR1020150086755 A KR 1020150086755A KR 20150086755 A KR20150086755 A KR 20150086755A KR 20160150166 A KR20160150166 A KR 20160150166A
Authority
KR
South Korea
Prior art keywords
vias
electrode pads
support substrate
recess
probing interposer
Prior art date
Application number
KR1020150086755A
Other languages
English (en)
Inventor
김택성
김지언
허순용
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150086755A priority Critical patent/KR20160150166A/ko
Priority to US15/145,182 priority patent/US20160370422A1/en
Publication of KR20160150166A publication Critical patent/KR20160150166A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0416—Connectors, terminals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2644—Adaptations of individual semiconductor devices to facilitate the testing thereof

Abstract

본 발명은 프로빙 인터포저를 제공한다. 프로빙 인터포저는 일면 및 상기 일면에 대향하는 타면을 갖는 지지 기판 및 상기 지지 기판을 관통하는 비아들을 포함하고, 상기 비아들 각각은 상기 일면에 노출되고, 상기 일면으로부터 상기 타면을 향해 리세스된 오목부를 가지고, 상기 오목부는 상기 비아보다 작은 너비를 가지고, 상기 일면에서 상기 타면을 향할수록 너비가 감소한다.

Description

프로빙 인터포저 및 이를 포함하는 반도체 테스트 장치{Probing interposer and semiconductor test device comprising the same}
본 발명은 반도체 테스트 장치에 관한 것으로, 구체적으로 오목부를 가지는 프로빙 인터포저를 포함하는 반도체 테스트 장치에 관한 것이다.
일반적으로 반도체 디바이스는 웨이퍼(Wafer) 상에 패턴(Pattern)을 형성하는 팹(FAB, Fabrication) 공정과 패턴이 형성된 웨이퍼를 각 단위 칩(Chip)으로 조립하는 어셈블리(Assembly) 공정에 의해 제조되며, 팹 공정과 어셈블리 공정의 사이에는 웨이퍼를 구성하고 있는 단위 반도체 디바이스의 전기적 특성을 테스트하는 이.디.에스(EDS, Electric Die Sorting) 공정이 진행된다.
이.디.에스(EDS) 공정은 웨이퍼를 구성하고 있는 반도체 디바이스들 중에서 불량품인 디바이스를 판별하기 위하여 진행된다. 이.디.에스(EDS) 공정은 웨이퍼를 구성하는 반도체 디바이스들에 전기적 신호를 인가하고 이로부터 체크되는 출력신호에 의해 반도체 디바이스의 불량 여부를 판단하는 테스트 장치를 이용한다. 테스트 장치에는 프로브 카드가 제공되고, 프로브 카드에는 반도체 디바이스의 전극 패드와 물리적으로 접촉하여 전기적 신호를 인가하는 프로브 팁이 구비된다.
본 발명의 기술적 과제는 피검사소자의 범프의 파손을 방지하는 프로빙 인터포저를 제공하는 것이다.
본 발명의 기술적 과제는 피검사소자의 범프와 대응되는 형상을 가지고, 비아 내에 제공되는 오목부를 포함하는 프로빙 인터포저를 제공하는 것이다.
본 발명은 프로빙 인터포저를 제공한다. 프로빙 인터포저는 일면 및 상기 일면에 대향하는 타면을 갖는 지지 기판 및 상기 지지 기판을 관통하는 비아들을 포함하고, 상기 비아들 각각은 상기 일면에 노출되고, 상기 일면으로부터 상기 타면을 향해 리세스된 오목부를 가지고, 상기 오목부는 상기 비아보다 작은 너비를 가지고, 상기 일면에서 상기 타면을 향할수록 너비가 감소한다.
일 예에 의하여, 상기 지지 기판의 상기 타면에 제공되는 전극 패드들을 더 포함하고, 상기 전극 패드들 및 상기 비아들 각각은 전기적으로 연결된다.
일 예에 의하여, 상기 지지 기판의 상기 타면 상에 제공되고, 상기 비아들과 전기적으로 연결되는 재배선층을 더 포함한다.
일 예에 의하여, 상기 재배선층 상에 제공되는 전극 패드들을 더 포함하고, 상기 전극 패드들과 상기 비아들은 상기 재배선층을 통하여 전기적으로 연결된다.
일 예에 의하여, 상기 전극 패드들 사이의 제 1 간격은 상기 비아들 사이의 제 2 간격보다 크다.
일 예에 의하여, 상기 전극 패드들은 상기 비아들 사이의 상기 제 2 간격보다 큰 너비를 가진다.
일 예에 의하여, 상기 비아들은 서로 일정한 간격으로 이격되어 배치되고, 상기 지지 기판의 상기 일면은 상기 오목부들이 연속되는 요철형태를 가진다.
일 예에 의하여, 상기 오목부는 그 표면이 라운드진 사발(bowl) 형상이다.
일 예에 의하여, 상기 비아들은 텅스텐(W), 납(Pd), 코발트(Co), 니켈(Ni), 금(Au), 레늄(Re), 로듐(Rh) 또는 이들의 합금을 포함한다.
일 예에 의하여, 상기 비아들과 상기 지지 기판 사이에 제공되는 절연층을 더 포함한다.
본 발명은 반도체 테스트 장치를 제공한다. 반도체 테스트 장치는 복수개의 범프들을 가지는 피검사소자가 배치되는 척, 상기 피검사소자의 범프들과 접촉하는 프로빙 인터포저 및 상기 프로빙 인터포저 상에 배치되고, 프로브 팁을 통해 상기 프로빙 인터포저와 접촉하여 상기 피검사소자에 테스트 신호를 제공하는 프로브 카드를 포함하고, 상기 프로빙 인터포저는 제 1 면 및 상기 제 1 면과 대향하는 제 2 면을 가지는 지지 기판, 상기 지지 기판을 관통하는 비아들 및 상기 비아들 각각에 제공되어 상기 피검사소자의 범프들과 접촉하고, 상기 제 1 면으로부터 상기 제 2 면을 향해 리세스된 오목부를 포함하고, 상기 오목부는 상기 비아보다 작은 직경을 가지고, 상기 제 1 면에서 상기 제 2 면을 향해 테이퍼진다.
일 예에 의하여, 상기 지지 기판의 제 2 면 상에 제공되고, 상기 프로브 팁과 접촉하는 전극 패드들을 더 포함한다.
일 예에 의하여, 상기 지지 기판의 상기 제 2 면 상에 제공되는 재배선층을 더 포함하고, 상기 재배선층은 상기 비아들과 전기적으로 연결되는 복수개의 금속층들 및 상기 금속층들 사이에 제공되는 절연층들을 포함하는 반도체 테스트 장치.
일 예에 의하여, 상기 재배선층 상에 상기 프로브 팁과 접촉하는 전극 패드들을 더 포함하고, 상기 전극 패드들 사이의 제 1 간격은 상기 비아들 사이의 제 2 간격보다 크다.
일 예에 의하여, 상기 오목부의 상기 제 1 면에서 상기 제 2 면을 향해 리세스된 깊이는 상기 범프가 상기 피검사소자 상에서 돌출된 높이보다 작다.
본 발명은 프로빙 인터포저의 제조방법을 제공한다. 프로빙 인터포저의 제조방법은 일면 및 상기 일면과 대향하는 타면을 가지는 지지 기판을 제공하고, 상기 지지 기판 내부에 배치되고, 상기 일면을 통해 노출되는 비아홀들을 형성하고, 상기 비아홀들에 도전성 물질을 채워 비아들을 형성하고, 상기 비아들 각각에 제공되고, 상기 일면에서 상기 타면을 향하도록 리세스된 오목부를 형성하고, 그리고상기 타면 상에 상기 비아들과 전기적으로 연결되는 전극 패드들을 형성하는 것을 포함하고, 상기 오목부는 상기 일면에서 상기 타면을 향할수록 테이퍼진다.
일 예에 의하여, 상기 지지 기판의 상기 타면에 상기 비아들이 노출되도록 상기 지지 기판의 상기 타면을 연마하는 공정을 더 포함한다.
일 예에 의하여, 상기 전극 패드들은 상기 일면에 노출된 상기 비아와 접촉하도록 형성된다.
일 예에 의하여, 상기 연마 공정에 의해 노출된 상기 비아들 상에 재배선층을 형성하는 것을 더 포함하고, 상기 전극 패드들은 상기 재배선층과 전기적으로 연결된다.
일 예에 의하여, 상기 오목부를 형성하는 것은, 상기 지지 기판의 상기 일면 상에 상기 비아들을 노출하는 마스크를 제공하고, 노출된 상기 비아들에 습식 식각 공정을 수행하여 리세스 영역을 형성하고, 그리고 상기 리세스 영역에 플라즈마 처리하여 상기 리세스 영역의 표면을 매끄럽게 처리하는 것을 포함한다.
본 발명의 실시예에 따르면, 피검사소자와 프로빙 인터포저가 접촉할 때 오목부를 통해 피검소자의 범프의 파손을 방지할 수 있다.
본 발명의 실시예에 따르면, 비아를 형성하여 지지 기판의 일면과 타면을 전기적으로 연결하고, 오목부 표면에 별도의 금속층없이 오목부와 피검사소자의 범프를 접촉시킬 수 있어 프로빙 인터포저의 제조공정을 단순화시킬 수 있다.
도 1은 반도체 테스트 장치를 개략적으로 보여주는 도면이다.
도 2는 도 1의 “A” 부분을 확대하여 보여주는 단면도이다.
도 3은 본 발명의 일 실시예에 따른 프로빙 인터포저를 확대한 단면도이다.
도 4는 도 3의 “D”부분을 확대하여 보여주는 단면도이다.
도 5a 내지 도 5i는 도 3의 프로빙 인터포저를 제조하는 방법을 나타내는 단면도들이다.
도 6은 본 발명의 다른 실시예에 따른 프로빙 인터포저를 확대한 단면도이다.
도 7a 내지 도 7b는 도 6의 프로빙 인터포저를 제조하는 방법을 나타내는 단면도들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
또한, 본 명세서에서 기술하는 실시 예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함되는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
도 1은 반도체 테스트 장치를 개략적으로 보여주는 도면이고, 도 2는 도 1의 “A” 부분을 확대하여 보여주는 단면도이다.
도 1 및 도 2를 참조하면, 반도체 테스트 장치(10)는 프로버실(100), 로더실(200), 프로브 카드(300), 테스터(400) 및 프로빙 인터포저(600)를 포함할 수 있다.
프로버실(100)은 반도체 디바이스의 전기적 특성을 검사하는 이.디.에스(E.D.S) 공정이 진행되는 공간을 제공할 수 있다. 프로버실(100)의 일 측에는 로더실(200)이 인접하게 배치될 수 있다. 로더실(200)은 검사될 피검사소자(S)를 수용하고, 피검사소자(S)를 프로버실(100)로 전달할 수 있다. 프로버실(100)의 내측에는 척(110)이 배치되고, 프로버실(100)의 상부 벽(102)에 형성된 홀(102a)에는 척(110)과 마주보도록 프로브 카드(300)가 제공될 수 있다. 척(110) 상에는 로더실(200)로부터 전달된 피검사소자(S)가 제공될 수 있다.
척(110)은 이송 부재(120) 상에 배치될 수 있다. 척(110)은 피검사소자(S)와 척(110) 사이를 진공으로 만들어 피검사소자(S)를 척(110) 상에 고정시킬 수 있다. 척(110)의 일측면에는 샌드 페이퍼(미도시)가 배치될 수 있다. 샌드 페이퍼(미도시)는 소정의 거칠기를 가질 수 있다. 후술하는 프로브 카드(300)의 프로브 팁(310)의 끝단에 이물질 등이 묻을 경우, 프로브 팁(310)의 끝단을 샌드 페이퍼(미도시)에 샌딩시킴으로써 이물질 등을 제거할 수 있다. 피검사소자(S)는 척 (110) 상에 제공될 수 있다.
이송 부재(120)는 척(110)을 수평 방향(Ⅰ, Ⅱ)과 수직 방향(Ⅲ)으로 직선 이동시키고, 척(110)을 피검사소자(S)의 평면에 수직한 자기 중심축을 기준으로 회전시킬 수 있다. 여기서, 수평 방향(Ⅰ, Ⅱ)은 피검사소자(S)의 평면상에서 반도체 디바이스들이 배열된 방향이고, 수직 방향(Ⅲ)은 피검사소자(S)의 평면에 수직한 방향이다.
이송 부재(120)가 척(110)을 회전시키면, 피검사소자(S)에 형성된 반도체 디바이스의 범프들(B)의 배열방향이 프로브 카드(300)의 프로브 팁(310)의 배열 방향으로 정렬될 수 있다(도 3 참조). 이송 부재(120)가 척(110)을 수평 방향(Ⅰ, Ⅱ)으로 이동시키면, 피검사소자(S)에 형성된 반도체 디바이스의 전극 단자들이 프로브 카드(300)의 프로브 팁(310)의 연직 방향 아래에 정렬될 수 있다. 프로브 팁(310)과 피검사소자(S) 사이에는 피검사소자(S)의 파손을 방지하기 위해 프로빙 인터포저(600)가 배치될 수 있다. 이송 부재(120)가 척(110)을 수직 방향으로 직선 이동시키면, 피검사소자(S)에 형성된 반도체 디바이스의 범프들(B)은 프로빙 인터포저(600)와 물리적으로 접촉될 수 있다(도 3 참조).
프로브 카드(300)는 척(110) 상에 제공될 수 있다. 프로브 카드(300)는 프로브 팁(310), 프로브 기판(320) 및 스티프너(330)를 포함할 수 있다. 프로브 기판(320)은 원판 형상일 수 있다. 프로브 기판(320)은 유리 에폭시(Glass Epoxy) 수지 재질로 제공될 수 있다. 스티프너(330)는 프로브 기판(320) 상에 위치한다. 스티프너(330)은 프로브 기판(320)의 휨이나 뒤틀림과 같은 변형을 방지할 수 있다. 프로브 기판(320)의 하면에는 프로빙 인터포저(600)와 물리적으로 접촉하는 프로브 팁(310)이 제공된다. 프로브 팁(310)은 얇은 두께를 갖는 니들 형상으로 제공될 수 있다. 프로브 팁(310)은 테스터(400)로부터 전달된 테스트 신호를 피검사소자(S)로 전달하는 역할을 할 수 있다. 프로브 팁(310)은 후술하는 프로빙 인터포저(600)의 전극 패드(도 3의 650)과 대응되는 개수로 제공될 수 있다.
테스터(400)는 테스터 본체(410)와 테스터 헤드(420)를 포함할 수 있다. 테스터 본체(410)는 프로버실(100)의 다른 측에 배치될 수 있다. 테스터 본체(410)는 반도체 디바이스의 검사를 위한 전기 신호를 출력하고, 검사 결과의 전기 신호를 입력받아 반도체 디바이스의 정상 동작 여부를 판단할 수 있다. 테스터 헤드(420)는 테스터 본체(410)에 전기적으로 연결될 수 있다. 테스터 본체(410)는 프로브 카드(300)가 접속되는 베이스 유닛(440)를 가지며, 테스터 헤드(420)는 베이스 유닛(440)에 접속된 프로브 카드(300)와 테스터 본체(410) 간에 전기 신호를 전달할 수 있다.
테스터 본체(410)는 반도체 디바이스의 전기적 특성 검사에 필요한 전기 신호 출력를 출력할 수 있다. 테스터 헤드(420)는 테스터 본체(410)의 출력 전기 신호를 프로브 카드(300)로 전달할 수 있다. 프로브 카드(300)로 전달된 전기 신호는 프로브 팁(332)과 프로빙 인터포저(600)를 통해 피검사소자(S)에 인가될 수 있다. 도 1 내지 도 3을 참조하면, 피검사소자(S)는 인가된 전기 신호에 따른 동작을 수행하고, 검사 결과의 전기 신호를 범프들(B)을 통해 출력할 수 있다. 범프들(B)에서 출력된 검사 결과의 전기 신호는 범프들(B)에 접촉된 프로빙 인터포저(600) 및 프로브 팁(310)을 통해 프로브 카드(300)로 전달될 수 있다. 다시 도 1 및 도 2를 참조하면, 프로브 카드(300)는 검사 결과의 전기 신호를 테스터 헤드(420)로 전달할 수 있다. 테스터 본체(410)는 테스터 헤드(420)로부터 검사 결과의 전기 신호를 전달받아 피검사소자(S)의 정상 동작 여부를 판단할 수 있다.
베이스 유닛(440)과 프로브 카드(300) 사이에 실린더(520)가 배치될 수 있다. 실린더(520)는 베이스 유닛(440) 및 프로브 카드(300)의 중앙 영역 사이와 가장자리 영역 사이에 복수개로 제공될 수 있다. 실린더(520)는 탄성 부재일 수 있다. 예를 들어, 탄성 부재는 코일 스프링 또는 탄성 고무일 수 있다. 실린더(520)는 베이스 유닛(440)과 프로브 카드(300)를 연결하며, 피검사소자(S)를 테스트할 때 프로브 카드(300)가 받는 압력을 완충하는 역할을 할 수 있다.
베이스 유닛(440)의 하면에 지지부재(540)의 일단이 연결될 수 있다. 지지부재(540)의 타단은 헤드 플레이트(560)와 연결될 수 있다. 헤드 플레이트(560)는 프로버실(100)에 고정설치될 수 있다. 헤드 플레이트(560)에는 고정부재(580)가 연결될 수 있다. 고정부재(580) 상에는 프로브 카드(300)가 위치할 수 있다. 고정부재(580)는 프로브 카드(300)가 고정될 수 있도록 프로브 카드(300)의 하면의 일부 및 측면과 접촉할 수 있다. 고정부재(580)는 예를 들어, 내부에 중공을 갖고, 단차가 형성된 링 형상일 수 있다. 고정부재(580)에 형성된 중공으로 하부 기판(330) 및 프로브 팁(310)이 노출될 수 있다.
프로빙 인터포저(600)는 피검사소자(S)와 프로브 카드(300) 사이에 제공될 수 있다. 프로빙 인터포저(600)는 프로브 카드(300)의 프로브 팁(310)과 접촉할 수 있다. 프로빙 인터포저(600)는 피검사소자(S)와 프로브 팁(310)이 직접 접촉하는 것을 방지하여, 프로브 팁(310)에 의한 피검사소자(S)의 파손을 방지할 수 있다. 또한, 프로빙 인터포저(600)는 프로브 팁(310)과 피검사소자(S)를 전기적으로 연결할 수 있다.
도 3은 본 발명의 일 실시예에 따른 프로빙 인터포저를 나타내는 단면도이고, 도 4는 도 3의 “B”부분을 확대하여 보여주는 단면도이다.
도 3 및 도 4를 참조하면, 프로빙 인터포저(600)는 지지 기판(610), 비아(620), 절연층(630), 오목부(640) 및 전극 패드(650)를 포함할 수 있다.
지지 기판(610)은 피검사소자(S)와 프로브 팁(310) 사이에 배치될 수 있다. 지지 기판(610)은 피검사소자(S)의 범프(B)와 마주하는 일면(610a) 및 일면(610a)과 대향하는 타면(610b)을 가질 수 있다. 지지 기판(610)은 프로브 기판(도 2의 320)과 대응되는 형상일 수 있고, 예를 들어, 원판 형상일 수 있다. 지지 기판(610)은 실리콘(Si), 갈륨비소(GaAs) 또는 이들의 화합물일 수 있다.
비아(620)는 지지 기판(610)을 관통하도록 제공될 수 있다. 비아(620)는 지지 기판(610)의 일면(610a)에 노출될 수 있고, 지지 기판(610)의 일면(610a)에서 타면(610b)까지 연장될 수 있다. 비아(620)는 지지 기판(610)에 복수개로 제공될 수 있고, 비아들(620)은 서로 일정한 간격으로 이격되어 배치될 수 있다. 비아들(620)은 피검사소자(S)의 범프들(B)과 접촉하여 전기적으로 연결될 수 있다. 비아들(620)은 전도성 물질이면서 연성을 가진 금속일 수 있고, 예를 들어, 텅스텐(W), 납(Pd), 코발트(Co), 니켈(Ni), 금(Au), 레늄(Re), 로듐(Rh) 또는 이들의 합금을 포함할 수 있다.
절연층(630)은 비아들(620)과 지지 기판(610) 사이에 제공되어, 복수개의 비아들(620) 간의 전기적은 쇼트를 방지할 수 있다. 절연층(630)은 비아들(620)의 외벽을 따라 제공될 수 있고, 비아들(620)과 같이 지지 기판(610)의 일면(610a)에서 타면(610b)으로 연장될 수 있다. 절연층(630)은 레진(resin)일 수 있다.
오목부(640)는 지지 기판(610)의 일면(610a)에 노출된 비아들(610)에 각각 제공될 수 있다. 오목부(640)는 지지 기판(610)의 일면(610a)으로부터 타면(610b)을 향하는 방향으로 리세스될 수 있다. 따라서, 지지 기판(610)의 일면(610a)은 오목부들(640)이 연속되는 요철형태를 가질 수 있다. 지지 기판(610)의 일면(610a)에서, 오목부(640)의 너비(d1)는 비아(610)의 너비(d2)보다 작을 수 있고, 일면(610a)에서 타면(610b)을 향할수록 오목부(640)의 너비는 감소할 수 있다. 오목부(640)가 지지 기판(610)의 일면(610a)에서 타면(610b)을 향해 리세스된 깊이(h1)는 범프(B)가 피검사소자(S) 상에서 돌출된 높이(h2)보다 작을 수 있다. 범프(B)의 돌출된 높이(h2)가 오목부(64)의 리세스된 깊이(h1)보다 커야 오목부(640)와 범프가 용이하게 접촉할 수 있고, 오목부(640)의 표면과 범프(B)가 접촉하는 면적이 증가할 수 있다. 오목부(640)의 표면과 범프(B)가 접촉하는 면적이 넓을수록 프로빙 인터포저(600)와 피검사소자(S) 간의 접촉 저항이 줄어들 수 있다. 또한, 오목부(640)는 피검사소자(S)의 범프(B)를 보호하기 위해, 범프(B)의 형상과 유사한 형상을 가질 수 있다. 오목부(640)를 범프(B)와 대응되는 형상으로 제공하여, 피검사소자(S)의 테스트 시 범프(B)의 파손을 방지할 수 있다. 예를 들어, 오목부(640)는 사발(bowl) 형상일 수 있다.
전극 패드(650)는 지지 기판(610)의 타면(610b)에 노출된 비아(620)와 접촉하도록 제공될 수 있다. 전극 패드(650)는 지지 기판(610)의 타면(610b) 상에 복수개로 제공될 수 있고, 전극 패드들(650)은 서로 일정한 간격으로 이격될 수 있다. 전극 패드들(650)은 프로브 팁(310) 및 비아(620)와 동일한 개수로 제공될 수 있다. 전극 패드(650)는 피검사소자(S)의 테스트 시, 프로브 팁(310)과 물리적으로 접촉할 수 있고, 프로브 팁(310)을 통해 제공되는 테스트 신호를 피검사소자(S)로 전달할 수 있다. 전극 패드(650)는 티타늄(Ti), 니켈(Ni), 금(Au) 및 구리(Cu) 중 적어도 하나를 포함할 수 있다.
도 5a 내지 도 5i는 도 3의 프로빙 인터포저를 제조하는 방법을 나타내는 단면도들이다.
도 5a를 참조하면, 지지 기판(610)의 일면(610a) 상에 실리콘 산화막(605)이 형성될 수 있다. 실리콘 산화막(605)은 리소그래피(lithography) 공정에서 포토 레지스트층(미도시)을 형성하기 위해 제공될 수 있다.
도 5b를 참조하면, 지지 기판(610)에 복수개의 비아홀들(625)이 형성될 수 있다. 실리콘 산화막(605) 상에 포토 레지스트층(미도시)을 형성하고, 포토 레지스트층(미도시)을 식각 마스크로 하여 식각 공정을 수행할 수 있다. 다른 예로, 레이저 드릴링(laser drilling)을 통해 비아홀들(625)을 형성할 수 있다. 비아홀들(625)은 지지 기판(610)의 일면(610a)에서 타면(610b)을 향해 연장되도록 형성될 수 있다.
도 5c를 참조하면, 실리콘 산화막(605) 상과 비아홀(625)의 표면을 덮는 절연층(630)을 형성할 수 있다. 절연층(630)은 레진(resin)일 수 있다.
도 5d를 참조하면, 비아홀(625)에 도전성 물질을 채워 비아(620)를 형성할 수 있다. 비아(620)는 지지 기판(610)의 일면(610a)에서 타면(610b)을 향해 연장되도록 형성될 수 있다. 비아(620)는 텅스텐(W), 납(Pd), 코발트(Co), 니켈(Ni), 금(Au), 레늄(Re), 로듐(Rh) 또는 이들의 합금을 포함할 수 있다.
도 5e를 참조하면, 지지 기판(610)을 연마하는 공정을 수행할 수 있다. 연마 공정은 화학적 기계적 연마(CMP) 공정 또는 건식 식각 공정일 수 있다. 지지 기판(610)의 일면(610a) 상에 제공된 실리콘 산화막(605)과 절연층(630)을 연마하여 지지 기판(610)의 일면(610a)이 노출될 수 있다. 연마 공정을 통해 실리콘 산화막(605)과 실리콘 산화막(605) 상에 제공된 절연층(630)은 제거될 수 있다.
도 3 및 도 5f를 참조하면, 비아(620)에 제공되는 오목부(640)를 형성할 수 있다. 오목부(640)는 습식 식각 공정을 통해 형성될 수 있다. 습식 식각 공정 시, 식각의 시간과 속도를 조절하여 오목부(640)의 사이즈 및 모양을 조절할 수 있다. 이방성 식각인 습식 식각을 통해, 사발(bowl) 형상의 오목부(640)를 형성할 수 있다. 오목부(640)는 지지 기판(610)의 일면(610a)에서 타면(610b)을 향하는 방향으로 테이퍼질 수 있고, 일면(610a)에서 타면(610b)을 향할수록 너비가 감소할 수 있다. 습식 식각 공정이 끝난 후, 오목부(640)의 표면을 플라즈마 처리할 수 있다. 플라즈마 처리하여 오목부(640)의 표면을 매끄럽게 처리할 수 있다. 오목부(640)의 표면을 매끄럽게 처리할수록 오목부(640)와 피검사소자(S)와의 접촉성이 향상될 수 있다.
도 5g를 참조하면, 지지 기판(610)의 일면(610a) 상에 캐리어 필름(700)을 부착할 수 있다. 캐리어 필름(700)은 지지 기판(610)의 반전 시, 지지 기판(610)을 지지할 수 있다.
도 5h를 참조하면, 지지 기판(610)을 반전시키고, 지지 기판(610)의 타면(610b)을 연마하는 공정을 수행할 수 있다. 연마 공정은 화학적 기계적 연마(CMP) 공정 또는 건식 식각 공정일 수 있다. 연마 공정을 통해, 비아(620)와 절연층(630)이 노출될 수 있고, 지지 기판(610)의 타면(610b)에 노출된 비아(620)는 지지 기판(610)의 일면(610a)와 타면(610b)를 연결할 수 있다.
도 5i를 참조하면, 지지 기판(610)의 타면(610b) 상에 전극 패드(650)를 형성할 수 있다. 전극 패드(650)는 비아(620) 및 절연층(630)과 접촉할 수 있다. 전극 패드(650)는 복수개로 제공될 수 있고, 전극 패드들(650)은 서로 일정한 거리로 이격되어 배치될 수 있다. 전극 패드(650)는 비아(620)와 전기적으로 연결될 수 있는 도전성 물질일 수 있다.
본 발명의 실시예에 따른 프로빙 인터포저(600)의 제조방법은 오목부(640) 표면에 별도의 금속층을 형성하지 않고 오목부(640) 표면을 플라즈마 처리할 수 있다. 또한, 비아(620) 내에 오목부(640)를 형성하는 것을 통해 오목부(640)와 피검사소자(S)의 범프(B)를 전기적으로 연결할 수 있어 프로빙 인터포저(600)의 제조공정을 단순화시킬 수 있다.
도 6은 본 발명의 다른 실시예에 따른 프로빙 인터포저를 확대한 단면도이다. 설명의 간략을 위해 중복되는 내용의 기재는 생략한다.
도 6을 참조하면, 프로빙 인터포저(600)는 지지 기판(610), 비아(620), 절연층(630), 오목부(640), 전극 패드(650) 및 재배선층(660)을 포함할 수 있다.
지지 기판(610)은 피검사소자(S) 상에 배치될 수 있다. 지지 기판(610)은 실리콘(Si), 갈륨비소(GaAs) 또는 이들의 화합물일 수 있다. 지지 기판(610) 내에는 지지 기판(610)의 일면(610a)과 타면(610b)을 연장하는 비아(620)가 복수개로 제공될 수 있다. 비아들(620)은 피검사소자(S)의 범프들(B)과 접촉하므로 전도성 물질이면서 연성을 가진 금속일 수 있다. 예를 들어, 비아(620)는 텅스텐(W), 납(Pd), 코발트(Co), 니켈(Ni), 금(Au), 레늄(Re), 로듐(Rh) 또는 이들의 합금을 포함할 수 있다.
절연층(630)은 비아(620)와 지지 기판(610) 사이에 제공되어, 복수개의 비아들(620) 간의 전기적은 쇼트를 방지할 수 있다. 절연층(630)은 레진(resin)일 수 있다.
오목부(640)는 지지 기판(610)의 일면(610a)에 노출된 비아들(610)에 각각 제공될 수 있다. 오목부(640)에 대한 설명은 도 3 및 도 4와 동일하거나 유사할 수 있으므로 생략한다.
재배선층(660)은 지지 기판(610)의 타면(610b) 상에는 제공될 수 있다. 재배선층(660)은 비아(620)와 전기적으로 연결되는 복수개의 금속층들(662) 금속층들(662) 사이에 제공되는 절연층들(664)을 포함할 수 있다.
전극 패드(650)는 재배선층(660) 상에 제공될 수 있다. 복수개의 전극 패드들(650)은 금속층들(662)과 접촉할 수 있다. 비아(620), 금속층들(662) 및 전극 패드들(650)은 전기적으로 연결될 수 있다. 전극 패드(650)는 티타늄(Ti), 니켈(Ni), 금(Au) 및 구리(Cu) 중 적어도 하나를 포함할 수 있다. 금속층들(662)의 배치에 따라 전극 패드들(650) 간의 간격을 조절할 수 있다. 전극 패드들(650) 사이의 간격인 제 1 간격(L1)은 비아들(620) 사이의 간격인 제 2 간격(L2) 보다 클 수 있다. 제 1 간격(L1)이 넓을수록 큰 면적을 가지는 전극 패드(650)를 제공할 수 있다. 예를 들어, 전극 패드들(650)은 비아들(620) 사이의 제 2 간격(L2)보다 큰 너비를 가질 수 있다. 이에 따라, 프로브 팁(310)이 전극 패드들(650)에 접촉하여 피검사소자(S)를 테스트할 때, 프로브 팁(310)과 전극 패드들(650)이 접촉하지 못하는 결함을 방지할 수 있고, 더욱 쉽게 프로브 팁(310)과 전극 패드들(650)을 접촉시킬 수 있다. 즉, 프로브 팁(310)과 전극 패드들(650) 간의 자유도를 증가시킬 수 있다.
도 7a 및 도 7b는 도 6의 프로빙 인터포저를 제조하는 방법을 나타내는 단면도들이다. 도 7a 및 도 7b는 도 5a 내지 도 5h 이후의 과정을 나타내는 단면도들이다.
도 7a를 참조하면, 지지 기판(610)의 타면(610b)을 통해 비아(620)가 노출되도록 지지 기판(610)을 연마하는 공정을 수행한 후, 지지 기판(610)의 타면(610b) 상에 재배선층(660)을 형성할 수 있다. 재배선층(660)은 비아(620)와 전기적으로 연결되는 금속층들(662)과 금속층들(662) 사이에 배치되는 절연층들(664)을 포함할 수 있다.
도 7b를 참조하면, 재배선층(660) 상에 전극 패드(650)를 형성할 수 있다. 전극 패드(650)는 재배선층(660)의 금속층들(662)과 접촉할 수 있다. 전극 패드(650)는 복수개로 제공될 수 있고, 전극 패드들(650)은 서로 일정한 거리로 이격되어 배치될 수 있다. 전극 패드(650)는 비아(620) 및 금속층들(662)과 전기적으로 연결될 수 있는 도전성 물질일 수 있다.

Claims (10)

  1. 일면 및 상기 일면에 대향하는 타면을 갖는 지지 기판; 및
    상기 지지 기판을 관통하는 비아들을 포함하고,
    상기 비아들 각각은 상기 일면에 노출되고, 상기 일면으로부터 상기 타면을 향해 리세스된 오목부를 가지고,
    상기 오목부는 상기 비아보다 작은 너비를 가지고, 상기 일면에서 상기 타면을 향할수록 너비가 감소하는 프로빙 인터포저.
  2. 제 1 항에 있어서,
    상기 지지 기판의 상기 타면에 제공되는 전극 패드들을 더 포함하고,
    상기 전극 패드들 및 상기 비아들 각각은 전기적으로 연결되는 프로빙 인터포저.
  3. 제 1 항에 있어서,
    상기 지지 기판의 상기 타면 상에 제공되고, 상기 비아들과 전기적으로 연결되는 재배선층을 더 포함하는 프로빙 인터포저.
  4. 제 1 항에 있어서,
    상기 재배선층 상에 제공되는 전극 패드들을 더 포함하고,
    상기 전극 패드들과 상기 비아들은 상기 재배선층을 통하여 전기적으로 연결되는 프로빙 인터포저.
  5. 제 4 항에 있어서,
    상기 전극 패드들 사이의 제 1 간격은 상기 비아들 사이의 제 2 간격보다 큰 프로빙 인터포저.
  6. 제 5 항에 있어서,
    상기 전극 패드들은 상기 비아들 사이의 상기 제 2 간격보다 큰 너비를 가지는 프로빙 인터포저.
  7. 제 1 항에 있어서,
    상기 오목부는 그 표면이 라운드진 사발(bowl) 형상인 프로빙 인터포저.
  8. 제 1 항에 있어서,
    상기 비아들은 텅스텐(W), 납(Pd), 코발트(Co), 니켈(Ni), 금(Au), 레늄(Re), 로듐(Rh) 또는 이들의 합금을 포함하는 프로빙 인터포저.
  9. 복수개의 범프들을 가지는 피검사소자가 배치되는 척;
    상기 피검사소자의 범프들과 접촉하는 프로빙 인터포저; 및
    상기 프로빙 인터포저 상에 배치되고, 프로브 팁을 통해 상기 프로빙 인터포저와 접촉하여 상기 피검사소자에 테스트 신호를 제공하는 프로브 카드를 포함하고,
    상기 프로빙 인터포저는:
    제 1 면 및 상기 제 1 면과 대향하는 제 2 면을 가지는 지지 기판;
    상기 지지 기판을 관통하는 비아들; 및
    상기 비아들 각각에 제공되어 상기 피검사소자의 범프들과 접촉하고, 상기 제 1 면으로부터 상기 제 2 면을 향해 리세스된 오목부를 포함하고,
    상기 오목부는 상기 비아보다 작은 직경을 가지고, 상기 제 1 면에서 상기 제 2 면을 향해 테이퍼진 반도체 테스트 장치.
  10. 제 9 항에 있어서,
    상기 오목부의 상기 제 1 면에서 상기 제 2 면을 향해 리세스된 깊이는 상기 범프가 상기 피검사소자 상에서 돌출된 높이보다 작은 반도체 테스트 장치.

KR1020150086755A 2015-06-18 2015-06-18 프로빙 인터포저 및 이를 포함하는 반도체 테스트 장치 KR20160150166A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150086755A KR20160150166A (ko) 2015-06-18 2015-06-18 프로빙 인터포저 및 이를 포함하는 반도체 테스트 장치
US15/145,182 US20160370422A1 (en) 2015-06-18 2016-05-03 Probing interposer and semiconductor test system including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150086755A KR20160150166A (ko) 2015-06-18 2015-06-18 프로빙 인터포저 및 이를 포함하는 반도체 테스트 장치

Publications (1)

Publication Number Publication Date
KR20160150166A true KR20160150166A (ko) 2016-12-29

Family

ID=57587952

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150086755A KR20160150166A (ko) 2015-06-18 2015-06-18 프로빙 인터포저 및 이를 포함하는 반도체 테스트 장치

Country Status (2)

Country Link
US (1) US20160370422A1 (ko)
KR (1) KR20160150166A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10529634B2 (en) 2017-05-11 2020-01-07 Invensas Bonding Technologies, Inc. Probe methodology for ultrafine pitch interconnects
CN111951877A (zh) * 2019-05-16 2020-11-17 第一检测有限公司 检测设备

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6107109A (en) * 1997-12-18 2000-08-22 Micron Technology, Inc. Method for fabricating a semiconductor interconnect with laser machined electrical paths through substrate
US6830460B1 (en) * 1999-08-02 2004-12-14 Gryphics, Inc. Controlled compliance fine pitch interconnect
US6529027B1 (en) * 2000-03-23 2003-03-04 Micron Technology, Inc. Interposer and methods for fabricating same
JP3440243B2 (ja) * 2000-09-26 2003-08-25 株式会社アドバンストシステムズジャパン スパイラルコンタクタ
US7045889B2 (en) * 2001-08-21 2006-05-16 Micron Technology, Inc. Device for establishing non-permanent electrical connection between an integrated circuit device lead element and a substrate
US7501839B2 (en) * 2005-04-21 2009-03-10 Endicott Interconnect Technologies, Inc. Interposer and test assembly for testing electronic devices
US20090243100A1 (en) * 2008-03-27 2009-10-01 Jotaro Akiyama Methods to Form a Three-Dimensionally Curved Pad in a Substrate and Integrated Circuits Incorporating such a Substrate

Also Published As

Publication number Publication date
US20160370422A1 (en) 2016-12-22

Similar Documents

Publication Publication Date Title
US7287326B2 (en) Methods of forming a contact pin assembly
US8691601B2 (en) Semiconductor device and penetrating electrode testing method
TWI514493B (zh) 測試半導體晶圓之方法及裝置
US6922069B2 (en) Needle assembly of probe card
US6828810B2 (en) Semiconductor device testing apparatus and method for manufacturing the same
JP2007501522A (ja) 検査パッド構造を有する集積回路および検査方法
JP3757971B2 (ja) 半導体装置の製造方法
US20210320038A1 (en) Semiconductor device package
CN111095511A (zh) 小晶粒芯片的晶圆级测试及初始化
US8975908B2 (en) Electrical test probe and probe assembly with improved probe tip
KR101638228B1 (ko) 파인 피치에 대응되는 프로브 핀의 제조 방법
KR20160150166A (ko) 프로빙 인터포저 및 이를 포함하는 반도체 테스트 장치
JP3620982B2 (ja) 半導体検査装置の製造方法
JP5379527B2 (ja) 半導体装置
JP2011009407A (ja) 半導体装置、電子部品、半導体装置の製造方法
US20050156614A1 (en) Semiconductor inspection device and method for manufacturing contact probe
KR100627977B1 (ko) 수직형 프로브 제조방법
JP2002005957A (ja) コンタクトピン
KR200471926Y1 (ko) 수직프로브
KR20040105035A (ko) 전자소자 검사용 전기적 접촉체
KR20100000882A (ko) 탐침 및 탐침 제조 방법
JPH0926437A (ja) プローブカードおよびそれを用いた検査装置
JPH10104273A (ja) 電子回路基板の検査方法