KR20160150057A - 통신 시스템에서 부호율 호환 저밀도 패리티 검사 부호를 이용하는 부호화 방법 및 장치 - Google Patents

통신 시스템에서 부호율 호환 저밀도 패리티 검사 부호를 이용하는 부호화 방법 및 장치 Download PDF

Info

Publication number
KR20160150057A
KR20160150057A KR1020160076087A KR20160076087A KR20160150057A KR 20160150057 A KR20160150057 A KR 20160150057A KR 1020160076087 A KR1020160076087 A KR 1020160076087A KR 20160076087 A KR20160076087 A KR 20160076087A KR 20160150057 A KR20160150057 A KR 20160150057A
Authority
KR
South Korea
Prior art keywords
coding
parity check
ldpc
rate
spc
Prior art date
Application number
KR1020160076087A
Other languages
English (en)
Other versions
KR102533393B1 (ko
Inventor
장민
안석기
임치우
김재열
박우명
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20160150057A publication Critical patent/KR20160150057A/ko
Application granted granted Critical
Publication of KR102533393B1 publication Critical patent/KR102533393B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/36—Accumulators not provided for in groups H01M10/05-H01M10/34
    • H01M10/38—Construction or manufacture
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/618—Shortening and extension of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H03M13/6368—Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
    • H03M13/6393—Rate compatible low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H04L1/0063—Single parity check
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 개시는 본 발명은 LTE와 같은 4G 통신 시스템 이후 보다 높은 데이터 전송률을 지원하기 위한 5G 또는 pre-5G 통신 시스템에 관련된 것으로서, 특히 RC-LDPC 부호화 방법 및 장치에 대한 것이다. 본 개시의 실시 예에 따른 통신 시스템에서 LDPC를 이용하는 부호화 방법은, 정보 비트들을 제1 부호율로 LDPC 부호화하는 과정과, 상기 부호화된 비트들에 대해 상기 제1 부호율 보다 낮은 적어도 하나의 제2 부호율로 연접된 단일 패리티 검사(SPC) 부호화를 수행하는 과정을 포함한다.

Description

통신 시스템에서 부호율 호환 저밀도 패리티 검사 부호를 이용하는 부호화 방법 및 장치{METHOD AND APPARATUS OF ENCODING USING A LOW DENSITY PARITY CHECK CODE IN A COMMUNICATION SYSTEM}
본 개시는 통신 시스템에서 저밀도 패리티 검사 부호(low-density parity-check : LDPC)를 이용하는 부호화 방법 및 장치에 대한 것으로서, 특히 부호율 호환(rate compatible : RC) LPDC(이하, RC-LDPC) 부호화 방법 및 장치에 대한 것이다.
4G(4th-Generation) 통신 시스템 상용화 이후 증가 추세에 있는 무선 데이터 트래픽 수요를 충족시키기 위해, 개선된 5G(5th-Generation) 통신 시스템 또는 pre-5G 통신 시스템을 개발하기 위한 노력이 이루어지고 있다. 이러한 이유로, 5G 통신 시스템 또는 pre-5G 통신 시스템은 4G 네트워크 이후(beyond 4G network) 통신 시스템 또는 LTE 이후(post LTE)의 시스템이라 불리고 있다.
높은 데이터 전송률을 달성하기 위해, 5G 통신 시스템은 초고주파(mmWave) 대역(예를 들어, 60기가(60GHz) 대역과 같은)에서의 구현이 고려되고 있다. 초고주파 대역에서 전파의 경로 손실 완화 및 전파의 전달 거리를 증가시키기 위해, 5G 통신 시스템에서는 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO), 전차원 다중입출력(full dimensional MIMO: FD-MIMO), 어레이 안테나(array antenna), 아날로그 빔형성(analog beam-forming), 및 대규모 안테나(large scale antenna) 기술들이 논의되고 있다.
또한 시스템의 네트워크 개선을 위해, 5G 통신 시스템에서는 진화된 소형 셀, 개선된 소형 셀(advanced small cell), 클라우드 무선 액세스 네트워크(cloud radio access network: cloud RAN), 초고밀도 네트워크(ultra-dense network), 기기 간 통신(device to device communication: D2D), 무선 백홀(wireless backhaul), 이동 네트워크(moving network), 협력 통신(cooperative communication), CoMP(coordinated multi-points), 및 수신 간섭제거(interference cancellation) 등의 기술 개발이 이루어지고 있다.
이 밖에도, 5G 시스템에서는 진보된 코딩 변조(advanced coding modulation: ACM) 방식인 FQAM(hybrid FSK and QAM modulation) 및 SWSC(sliding window superposition coding)과, 진보된 접속 기술인 FBMC(filter bank multi carrier), NOMA(non-orthogonal multiple access), 및 SCMA(sparse code multiple access) 등이 개발되고 있다.
또한 유선 또는 무선 통신 시스템을 포함한 다양한 통신 시스템에서 채널 부호화 방식으로 LDPC 부호화 방식을 이용하고 있다. LDPC 부호는 현실적으로 구현 가능한 부호화/복호화(encoding/decoding) 복잡도를 가지면서 이론적인 통신 한계인 채널 용량(channel capacity)에 근접하는 성능을 갖는 오류-정정 부호이다. LDPC 부호는 병렬 처리에 적합한 구조를 갖도록 설계될 수 있고, 다양한 실제 채널 상에서의 오류-정정 성능이 우수하여 IEEE(Institute of Electrical and Electronics Engineers) 802.11n/ad Wi-Fi, IEEE 802.16e WiMAX, 디지털 방송 표준인 DVB(Digital Video Broadcasting)-S2/T2/C2, ATSC(Advanced Television Systems Committee) 3.0, 홈 네트워크 G.hn 등과 같은 다양한 통신 시스템에 적용되어 사용되고 있다.
잘 알려진 것처럼 이진(binary) LDPC 부호는 0과 1의 원소들로 구성되는 패리티 검사 행렬(parity-check matrix)로 정의된다. 패리티 검사 행렬의 행과 열의 수를 예컨대, 각각 N과 M이라 가정하면, 이러한 패리티 검사 행렬을 이용하는 LDPC 부호화 방식은 길이 K=N-M의 메시지 비트들(정보 비트들)을 입력 받아 길이 N의 부호어(codeword)(부호화 비트들 or 부호화 블록의 비트들)를 생성한다.
LDPC 부호는 블록 부호(block code)의 한 종류로 구분된다. 블록 부호는 하나의 정해진 부호율(code rate)을 지원하도록 설계되며, 필요한 경우에는 천공(puncturing)을 이용하여 부호율을 조정한다. 다만 단순히 천공을 이용하여 부호율을 조정할 경우, 해당 부호율에 맞춰 설계된 부호에 비해 성능이 크게 떨어진다는 단점이 있다. 따라서 만약 통신 시스템에서 우수한 성능으로 다양한 부호율들을 지원해야 한다면, 지원해야 하는 각 부호율에 따라 서로 다른 LDPC 부호를 설계하여 사용하는 것이 가장 간단한 해결 방법이 될 수 있다. 하지만 지원해야 하는 부호율(들)의 수 만큼의 LDPC 부호(들)을 전부 저장하여 사용하는 것은 통신 시스템에서 송신기, 수신기 모두에 하드웨어적으로 큰 부담이 된다.
이러한 문제를 해결하기 위해 부호율 호환 LDPC(RC-LDPC)에 대한 연구가 여러 연구 그룹에 의해 진행되고 있다. RC-LDPC 부호화는 하나의 부호화 구조로 다양한 부호율들의 부호화를 효과적으로 지원할 수 있는 LDPC 부호화 방식의 한 종류이다. 상기 RC-LDPC 기반의 부호화 방식에서도 천공을 통해 여러 부호율들의 LDPC 부호를 효과적으로 생성할 수 있으며, 유기적으로 IR-HARQ(incremental redundancy HARQ(Hybrid Automatic Repeat and request))를 지원할 수 있다.
종래 RC-LDPC 부호화 방식에서는 고-부호율(high code rate) LDPC 부호 부분과 저-부호율(low code rate) LDPC 부호 부분이 연접된(concatenated) 형태를 갖도록 설계된다. 그리고 상기 저-부호율 LDPC 부호 부분은 부호율-호환성을 지원하는 것을 고려하여 설계된다. 종래 RC-LDPC 부호의 확장 방법은 저-부호율 LDPC 부호 부분의 패리티 비트들을 어떠한 방식으로 생성하느냐에 따라 크게 대각 확장(diagonal extension) 방식과 일반 확장(general extension) 방식으로 구분된다. 상기 일반 확장 방식의 일 예로는 하위 삼각(lower triangular) 확장 방식이 있다.
도 1은 RC-LDPC 부호화 방식에서 이용되는 대각 확장으로 설계된 RC-LDPC 부호의 패리티 검사 행렬의 구조를 나타낸 도면이다.
도 1을 참조하면, 참조번호 101은 정보 비트들에 해당하는 메시지 비트들의 정보 영역, 참조 번호 103은 정보 비트들에 대한 제1 패리티 비트들의 제1 패리티 비트 영역, 그리고 참조 번호 105는 정보 비트들에 대한 제2 패리티 비트들의 제2 패리티 영역이다. 도 1에서 "A"는 정보 비트들에 대한 부행렬(sub-matrix), "B"는 제1 패리티 비트들에 대한 부행렬을 나타낸 것이다. 그리고 참조 번호 107은 패리티 검사 행렬에서 "1"이 존재할 수 있는 설계 자유 영역이다. 도 1과 같이 대각 확장으로 설계된 RC-LDPC 부호의 패리티 검사 행렬에서 제2 패리티 비트 영역(105)은 부호율-호환 패리티 영역에 해당되며, 대각 행렬(diagonal matrix)로 설계된다. RC-LDPC 부호의 고-부호율 패리티 검사 행렬을 H0라고 하면, 대각 확장으로 설계된 RC-LDPC 부호의 패리티 검사 행렬 HD은 하기의 <수학식 1>과 같이 표현될 수 있다.
Figure pat00001
상기 <수학식 1>에서 I는 대각 행렬을 나타내며, BD는 일반적인 형태로 구성될 수 있는 부행렬(sub-matrix)을 나타낸다. 또한 0은 영행렬(zero matrix)를 나타낸다. HD에서 H0, 0, I 부분이 모두 고정되었으므로, HD를 최적화하는 것은 부행렬 BD를 최적으로 설계하는 것과 같다. 이처럼 대각 확장으로 설계된 RC-LDPC 부호의 부호화는 두 개의 연접 부호화로 구성된다. 먼저 H0로 정의된 LDPC 부호의 부호화를 수행하여 부호어(codeword)를 얻는다. 그리고 이 부호어를 입력을 받아 [BD;I]로 정의되는 단일 패리티 검사(single parity-check : SPC) 부호화를 수행하여 최종적인 부호어를 얻는다. 송신기는 이 부호어에서 전송 부호율에 해당하는 만큼의 패리티 비트들을 제외한 나머지 패리티 비트들은 천공하여 전송한다.
도 2는 RC-LDPC 부호화 방식에서 이용되는 하위 삼각 확장으로 설계된 패리티 검사 행렬 구조를 나타낸 도면이다.
도 2를 참조하면, 참조번호 201은 정보 비트들에 해당하는 메시지 비트들의 정보 영역, 참조 번호 203은 정보 비트들에 대한 제1 패리티 비트들의 제1 패리티 비트 영역, 그리고 참조 번호 205는 정보 비트들에 대한 제2 패리티 비트들의 제2 패리티 영역이다. 도 1에서 "A"는 정보 비트들에 대한 부행렬(sub-matrix), "B"는 제1 패리티 비트들에 대한 부행렬을 나타낸 것이다. 그리고 참조 번호 207은 패리티 검사 행렬에서 "1"이 존재할 수 있는 설계 자유 영역이다. 도 2와 같이 일반 확장으로 설계된 RC-LDPC 부호의 패리티 검사 행렬에서 제2 패리티 비트 영역(205)은 부호율-호환 패리티 영역에 해당되며, 상기 부호율 호환 패리티 영역은 일반적인 하위 삼각 행렬(lower triangular matrix)로 설계된다. RC-LDPC 부호의 고-부호율 패리티 검사 행렬을 H0라고 하면, 도 2의 일반 확장으로 설계된 RC-LDPC 부호의 패리티 검사 행렬 HG은 하기의 <수학식 2>와 같이 표현될 수 있다.
Figure pat00002
상기 <수학식 2>에서 T는 하위 삼각 행렬을 나타내며, BG는 일반적인 형태로 구성될 수 있는 패리티 검사 행렬에서 부행렬(sub-matrix)을 나타낸다. HG에서 H0와 0는 고정되어 있으므로, HG를 최적화하여 설계하는 것은 BG와 T를 최적으로 설계하는 문제와 동일하다. 이처럼 일반 확장으로 설계된 RC-LDPC 부호의 부호화는 두 가지 방식으로 구현될 수 있다.
일반 확장으로 설계된 RC-LDPC 부호의 두 가지 부호화 방식을 설명하면, 첫 번째 방식은 T 행렬의 역행렬을 구해 행렬-곱을 계산하는 것이다. 먼저 H 0로 정의된 LDPC 부호의 부호화를 수행하여 부호어를 얻는다. 이 부호어에 T -1 B G를 곱하면 최종 부호어를 얻을 수 있다. 도 3은 상기 첫 번째 방식에 의한 절차를 도시한 것으로서, 일반 확장 RC-LDPC 부호의 행렬-곱을 이용한 부호화 과정을 나타낸 것이다. 상기 첫 번째 방식에 의하면, 예컨대 도 3과 같이 두 개의 LDPC 부호가 연접된 부호화(301, 303)가 수행된다. 도 3에서 x는 정보 영역과 제1 패리티 영역을 포함하는 영역을 간략히 나타낸 것이고, p1/3, p1/4는 제2 패리티 영역을 나타낸 것이고, A, B, C, D는 패리티 검사 행렬의 부행렬들을 간략히 나타낸 것이고, 아래 첨자로 표시된 1/2, 1/3, 1/4는 각각 해당되는 부호율을 일 예로 나타낸 것이다.
일반 확장으로 설계된 RC-LDPC 부호의 상기 두 가지 부호화 방식 중 두 번째 방식은 하위 삼각 행렬인 T 행렬의 모든 행들에 대해 SPC 부호화를 순차적으로 수행하는 것이다. 먼저 H 0로 정의된 LDPC 부호의 부호화를 수행하여 부호어를 얻는다. 그리고 [B G;T] 행렬로 정의된 LDPC 부호에 대해서 각 행에 대해서 순차적으로 SPC 부호화를 수행한다. 따라서 상기 두 번째 방식에 의하면 H 0로 정의되는 LDPC 부호와 [B G;T] 행렬의 행들의 수 만큼의 SPC 부호가 연접된 부호화를 수행하게 된다. 도 4는 일반 확장 RC-LDPC 부호의 연접 SPC 부호화를 이용한 부호화 과정을 나타낸 것으로서, 도 4의 참조 부호들의 의미는 도 3과 동일하며, 참조 번호 401은 상기 순차적으로 수행되는 연접 SPC 부호화를 나타낸 것이다.
그러나 상기한 대각 확장으로 설계된 RC-LDPC 부호의 패리티 검사 행렬 또는 하위 삼각 확장으로 설계된 RC-LDPC 부호의 패리티 검사 행렬을 이용하는 부호화 및 복호화 방식을 구현하는 경우, 부호화 또는 복호화에 복잡도가 증가되는 문제점이 있으며, 그 복잡도를 감소시키기 위한 방안이 요구된다.
본 개시는 통신 시스템에서 복잡도를 감소시킬 수 있는 RC-LDPC 부호를 이용하는 부호화 방법 및 장치를 제공한다.
또한 본 개시는 통신 시스템에서 복잡도를 감소시키면서 성능을 향상시킬 수 있는 RC-LDPC 부호를 이용하는 부호화 방법 및 장치를 제공한다.
또한 본 개시는 통신 시스템에서 복잡도를 감소시킬 수 있는 RC-LDPC 부호를 이용하는 송신 장치 및 방법을 제공한다.
본 개시의 실시 예에 따른 통신 시스템에서 부호율 호환 저밀도 패리티 검사 부호(LDPC)를 이용하는 부호화 방법은, 정보 비트들을 제1 부호율로 LDPC 부호화하는 과정과, 상기 부호화된 비트들에 대해 상기 제1 부호율 보다 낮은 적어도 하나의 제2 부호율로 연접된 단일 패리티 검사(SPC) 부호화를 수행하는 과정을 포함한다.
또한 본 개시의 실시 예에 따른 통신 시스템에서 부호율 호환 저밀도 패리티 검사 부호(LDPC)를 이용하는 부호화 방법은, 정보 비트들을 제1 부호율로 LDPC 부호화하는 과정과, 상기 부호화된 비트들에 대해 상기 제1 부호율 보다 낮은 적어도 하나의 제2 부호율에 대응되는 적어도 하나의 단일 패리티 검사(SPC) 부호화를 수행하는 과정을 포함한다.
또한 본 개시의 실시 예에 따른 통신 시스템에서 부호율 호환 저밀도 패리티 검사 부호(LDPC)를 이용하는 부호화 장치는, 정보 비트들을 제1 부호율로 LDPC 부호화하는 제1 부호화기와, 상기 부호화된 비트들에 대해 상기 제1 부호율 보다 낮은 적어도 하나의 제2 부호율로 연접된 단일 패리티 검사(SPC) 부호화를 수행하는 적어도 하나의 제2 부호화기를 포함한다.
또한 본 개시의 실시 예에 따른 통신 시스템에서 부호율 호환 저밀도 패리티 검사 부호(LDPC)를 이용하는 부호화 장치는, 정보 비트들을 제1 부호율로 LDPC 부호화하는 제1 부호화기와, 상기 부호화된 비트들에 대해 상기 제1 부호율 보다 낮은 적어도 하나의 제2 부호율에 대응되는 적어도 하나의 단일 패리티 검사(SPC) 부호화를 수행하는 적어도 하나의 제2 부호화기를 포함한다.
또한 본 개시에 따른 통신 시스템에서 송신 장치는, 데이터를 송신하는 송신기와, 부호율 호환 저밀도 패리티 검사 부호(LDPC)를 이용하는 부호화를 수행하는 부호화 장치를 포함하며, 상기 부호화 장치는, 정보 비트들을 제1 부호율로 LDPC 부호화하는 제1 부호화기와, 상기 부호화된 비트들에 대해 상기 제1 부호율 보다 낮은 적어도 하나의 제2 부호율로 연접된 단일 패리티 검사(SPC) 부호화를 수행하는 적어도 하나의 제2 부호화기를 포함하며, 상기 적어도 하나의 제2 부호율로 연접된 SPC 부호화는, 확장 부분에서 계단 형의 하위 삼각 구조를 갖는 패리티 검사 행렬을 이용하여 수행된다.
또한 본 개시에 따른 통신 시스템에서 송신 장치는, 데이터를 송신하는 송신기와, 부호율 호환 저밀도 패리티 검사 부호(LDPC)를 이용하는 부호화를 수행하는 부호화 장치를 포함하며, 상기 부호화 장치는, 정보 비트들을 제1 부호율로 LDPC 부호화하는 제1 부호화기와, 상기 부호화된 비트들에 대해 상기 제1 부호율 보다 낮은 적어도 하나의 제2 부호율에 대응되는 적어도 하나의 단일 패리티 검사(SPC) 부호화를 수행하는 적어도 하나의 제2 부호화기를 포함하며, 상기 적어도 하나의 제2 부호율에 대응되는 SPC 부호화는, 확장 부분에 부분적인 이중 대각 구조를 갖는 패리티 검사 행렬을 이용하여 수행된다.
도 1은 RC-LDPC 부호화 방식에서 이용되는 대각 확장으로 설계된 RC-LDPC 부호의 패리티 검사 행렬의 구조를 나타낸 도면,
도 2는 RC-LDPC 부호화 방식에서 이용되는 하위 삼각 확장으로 설계된 패리티 검사 행렬의 구조를 나타낸 도면,
도 3 및 도 4는 일반 확장으로 설계된 RC-LDPC 부호의 부호화 방식을 설명하기 위한 도면들,
도 5는 대각 확장 방식으로 설계된 RC-LDPC 부호의 패리티 검사 행렬의 복호화 복잡도를 설명하기 위한 도면,
도 6은 일반 확장 방식으로 설계된 RC-LDPC 부호의 패리티 검사 행렬의 부호화 복잡도를 설명하기 위한 도면,
도 7은 본 개시에 따른 RC-LDPC 부호화 방식에서 확장 부분에 계단 형의 하위 삼각 구조를 갖는 패리티 검사 행렬의 구조의 일 예를 나타낸 도면,
도 8은 본 개시에 따른 RC-LDPC 부호화 방식에서 확장 부분에 부분적인 이중 대각 구조를 갖는 패리티 검사 행렬의 구조의 일 예를 나타낸 도면,
도 9는 본 개시에 따라 계단 형의 하위 삼각 구조를 갖는 패리티 검사 행렬을 이용한 RC-LDPC 부호화 방법을 설명하기 위한 도면,
도 10은 본 개시에 따라 부분적인 이중 대각 구조를 갖는 패리티 검사 행렬을 이용한 RC-LDPC 부호화 방법을 설명하기 위한 도면,
도 11은 기존의 대각 확장 방식, 그리고 본 개시의 계단 형 확장 방식, 부분 이중 대각 확장 방식으로 설계된 RC-LDPC 부호의 오류 정정 성능을 나타낸 도면.
하기에서 본 개시의 실시 예들을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 개시의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.
본 개시는 오류 정정 성능을 유지 또는 향상시키면서 복잡도를 감소시킬 수 RC-LDPC 부호의 패리티 검사 행렬의 새로운 구조를 제안한다. 본 개시의 실시 예에 따른 RC-LDPC 부호의 패리티 검사 행렬을 적용한 부호화 방법 및 장치에 의하면, 배경 기술에서 기술한 대각 확장 방식 또는 일반 확장 방식으로 RC-LDPC 부호를 설계했을 때 초래되는 패리티 검사 행렬의 높은 복잡도와 지연 시간을 해결할 수 있다.
먼저 본 발명의 이해를 돕기 위해 대각 확장 방식 또는 일반 확장 방식으로 설계된 RC-LDPC 부호의 문제점을 구체적으로 설명하기로 한다. 이러한 문제점의 인식은 본 실시 예들이 제안된 동기를 부여한다.
도 5는 대각 확장 방식으로 설계된 RC-LDPC 부호의 패리티 검사 행렬의 복호화 복잡도를 설명하기 위한 도면으로서, 대각 확장 방식에 의한 패리티 검사 행렬의 구조는 도 1의 설명과 같다.
상기 대각 확장 방식을 통해 매우 간단한 부호화를 지원하는 RC-LDPC 부호를 설계할 수 있다. 그러나 대각 확장 방식을 고려하여 RC-LDPC 부호를 최적화하여 설계할 경우, 도 5의 참조 번호 501과 같이 패리티 검사 행렬 HD에서 H0와 B 행렬의 1의 밀도는 일반 확장 방식을 고려하여 설계된 RC-LDPC 부호의 1의 밀도 보다 훨씬 높게 나타난다. LDPC 부호의 복호화 복잡도는 패리티 검사 행렬의 1의 밀도에 의해 비례하며, 따라서 대각 확장 방식으로 설계된 RC-LDPC 부호를 사용하게 되면 복호화 복잡도는 증가하게 된다.
도 6은 일반 확장 방식으로 설계된 RC-LDPC 부호의 패리티 검사 행렬의 부호화 복잡도를 설명하기 위한 도면으로서, 일반 확장 방식에 의한 패리티 검사 행렬의 구조는 도 1의 예에서 하위 삼각 확장 방식에 의한 패리티 검사 행렬의 구조와 같다.
상기 일반 확장 방식은 전술한 대각 확장 방식에 비해 상기 <수학식 1>에서 H0와 BD 행렬의 1의 밀도를 낮출 수 있으며, 이에 따라 낮은 복잡도의 복호화를 지원할 수 있다. 하지만 일반 확장 방식으로 RC-LDPC 부호를 설계할 때, 상기 <수학식 2>에서 하위 삼각 행렬 T는 아무런 제약 없이 설계되며, 이 경우 역행렬 계산 및 행렬-곱 연산 수행에 따른 연산량이 증가된다. 따라서 일반 확장 방식을 이용하면, 상대적으로 복잡한 부호화를 수행해야 한다. 대각 확장 방식의 연접 SPC 부호화 대비 일반 확장 방식의 연접 LDPC 부호화와 다중 연접 SPC 부호화는 복잡할 뿐만 아니라 높은 지연 시간을 갖는다.
상기와 같이 대각 확장 방식과 일반 확장 방식 사이에는 부호화 복잡도와 복호화 복잡도 사이에 trade-off 관계가 존재한다.
따라서 본 개시의 실시 예들은 부호화/복호화 복잡도 증가 문제를 극복하고, 성능-복잡도 trade-off 관점에서 우수한 RC-LDPC 부호를 설계하고 부호화하는 방법 및 장치를 제안한 것이다.
이하 본 개시의 실시 예들에 따른 RC-LDPC 부호를 위한 새로운 패리티 검사 행렬의 구조와 그 새로운 구조의 패리티 검사 행렬을 이용한 부호화 방법을 설명하기로 한다.
먼저 본 개시에 따른 RC-LDPC 부호를 위한 패리티 검사 행렬은 지원해야 하는 변조 및 부호화 기법(modulation and coding scheme : MCS) 단위의 계단 형(stairwise)으로 설계된 확장 부분 혹은 부분 이중 대각(partial dual-diagonal) 성분으로 설계된 확장 부분을 포함하는 구조를 갖는다. 이하 상기한 구조에 따른 본 개시의 패리티 검사 행렬을 각각 계단 형의 하위 삼각 구조를 갖는 패리티 검사 행렬과, 부분적인 이중 대각 구조를 갖는 패리티 검사 행렬로 칭하기로 한다. 본 개시에 따른 RC-LDPC 부호의 부호화 방법은 상기 두 가지 구조의 새로운 패리티 검사 행렬을 이용한 RC-LDPC 부호의 단계별 부호화 방법이다.
본 개시에서 상기 하위 삼각 구조를 갖는 패리티 검사 행렬은 부호율 호환을 위한 확장 부분에 계단 형(stairwise)의 부행렬(들)을 포함하며, 상기 부분적인 이중 대각 구조를 갖는 패리티 검사 행렬은 대각 행렬 내 부분 이중 대각 성분을 포함한 부행렬(들)을 포함한다. 본 개시에서 상기한 패리티 검사 행렬의 형태는 고정되고, 패리티 검사 행렬의 나머지 확장 부분이 최적화되어 설계된다.
도 7은 본 개시에 따른 RC-LDPC 부호화 방식에서 확장 부분에 계단 형의 하위 삼각 구조를 갖는 패리티 검사 행렬의 구조의 일 예를 나타낸 도면이다.
도 7을 참조하면, 참조번호 701은 정보 비트들에 해당하는 메시지 비트들의 정보 영역, 참조 번호 703은 정보 비트들에 대한 제1 패리티 비트들의 제1 패리티 비트 영역, 그리고 참조 번호 705는 정보 비트들에 대한 제2 패리티 비트들의 제2 패리티 영역이고, 패리티 검사 행렬의 확장 영역(즉 확장 부분)에 해당된다. 도 7에서 "A"는 정보 비트들에 대한 부행렬(sub-matrix), "B"는 제1 패리티 비트들에 대한 부행렬을 나타낸 것이다. 그리고 참조 번호 707은 패리티 검사 행렬에서 "1"이 존재할 수 있는 설계 자유 영역이다. 도 7과 같이 확장 부분에서 계단 형의 하위 삼각 구조를 갖도록 설계된 RC-LDPC 부호의 패리티 검사 행렬에서 제2 패리티 비트 영역(705)은 부호율 호환 패리티 영역에 해당되며, 계단 형의 대각 행렬(diagonal matrix)로 설계된다. 도 7에서 참조 번호 711은 대각 행렬에서 "1"이 위치된 부분이고, 참조 번호 713, 715는 대각 행렬에서 "0"으로 채워지는 부분이다.
도 7에서 참조 번호 709는 상기 계단 형의 하위 삼각 구조를 갖는 대각 확장 부분이고, 이 대각 확장 부분(709)에서는 설계 자유 영역(707)과 다르게 MCS 단계에 따라 "1"의 위치가 제한된다. 그리고 도 7의 실시 예에서 상기 패리티 검사 행렬은 확장 부분에서 부호율에 따라 차수가 1이 아닌 적어도 하나의 영역을 계단 형으로 구성한 하위 삼각 구조를 갖는 패리티 검사 행렬로 이해될 수 있다.
도 7에서 패리티 검사 행렬의 계단 형 확장 방식은 지원하는 MCS 단위(or 레벨, 단계 등)별로 부호화가 수행된다. 예를 들어 지원하는 MCS에서의 LDPC 부호의 부호율이 r0, r1, r2,..., rmin 이라 하고, 가장 높은 부호율의 패리티 검사 행렬을 H0라고 하면, 다음 MCS 단계의 부호율 r1의 패리티 검사 행렬은 아래의 <수학식 3>과 같이 구성된다.
Figure pat00003
상기 <수학식 3>에서 B1는 부호율 r1에서 최적화를 위해 설계된 부행렬이다. 그리고 그 다음 MCS 단계의 부호율 r2의 패리티 검사 행렬은 다음 <수학식 4>와 같이 구성된다.
Figure pat00004
행렬 B2 = [B21;B22] 는 우측 부분을 고정했을 때, 부호율 r2에서 최적화를 위해 설계된 부행렬이다. 이러한 방식으로 MCS 단계 별로 패리티 검사 행렬의 확장을 수행할 수 있다.
도 8은 본 개시에 따른 RC-LDPC 부호화 방식에서 확장 부분에 부분적인 이중 대각 구조를 갖는 패리티 검사 행렬의 구조의 일 예를 나타낸 도면이다.
도 8을 참조하면, 참조번호 801은 정보 비트들에 해당하는 메시지 비트들의 정보 영역, 참조 번호 803은 정보 비트들에 대한 제1 패리티 비트들의 제1 패리티 비트 영역, 그리고 참조 번호 805는 정보 비트들에 대한 제2 패리티 비트들의 제2 패리티 영역이고, 패리티 검사 행렬의 확장 영역(즉 확장 부분)에 해당된다. 도 8에서 "A"는 정보 비트들에 대한 부행렬(sub-matrix), "B"는 제1 패리티 비트들에 대한 부행렬을 나타낸 것이다. 그리고 참조 번호 807은 패리티 검사 행렬에서 "1"이 존재할 수 있는 설계 자유 영역이다. 도 8과 같이 확장 부분에서 부분적인 이중 대각 구조를 갖도록 설계된 RC-LDPC 부호의 패리티 검사 행렬에서 제2 패리티 비트 영역(805)은 부호율 호환 패리티 영역에 해당되며, 부분적인 이중 대각 행렬(diagonal matrix)로 설계된다. 도 8에서 참조 번호 809, 811은 이중 대각 행렬에서 "1"이 위치된 부분이고, 참조 번호 813, 815는 대각 행렬에서 "0"으로 채워지는 부분이다.
도 8에서 패리티 검사 행렬의 확장 방식 또한 지원하는 MCS 단위(or 레벨, 단계 등)별로 수행된다. 기존 대각 확장 방식이 새롭게 확장되는 부분의 부호율 호환 패리티 영역을 대각 행렬로 고정한 반면, 부분 이중 대각 확장 방식은 부분적으로 이중 대각 성분을 구성한다. 예컨대, 지원하는 MCS에서의 LDPC 부호 부호율이 r0, r1, r2,..., rmin 이라 하고, 가장 높은 부호율의 패리티 검사 행렬을 H0라고 하면, 다음 MCS 단계의 부호율 r1의 패리티 검사 행렬은 아래의 <수학식 5>와 같이 표현된다.
Figure pat00005
상기 <수학식 5>에서 I"는 기본 단위 행렬에 하위 추가 대각 성분이 추가된 행렬이며, 행렬 B1는 부호율 r1에서 최적화를 위해 설계된 부행렬이다. 다음 MCS 단계의 부호율 r2의 패리티 검사 행렬은 다음 <수학식 6>과 같이 표현된다.
Figure pat00006
행렬 B2 는 부호율 r2에서 우측 부분을 고정했을 때, 최적화를 위해 설계된 부행렬이다. 이런 방식으로 각 MCS 단계별 패리티 검사 행렬 확장을 수행한다.
상기한 도 7 및 도 8의 실시 예에서 MCS 단계별 부호율은 설명의 편의상 r2 까지 예시하였으나, 그 부호율은 r0, r1, r2,..., rmin와 같이 낮은 부호율을 사용할 수 있다.
도 7 및 도 8의 실시 예들에서 본 개시에 따른 RC-LDPC 부호의 패리티 검사 행렬은 부호율 호환 영역의 부행렬(들)을 계단 형, 부분 이중 대각 형태로 고정하여 설계된다. 도 7 및 도 8과 같이 설계된 패리티 검사 행렬을 이용하면, 확장 부분인 부호율 호환 영역에서 "1"의 밀도는 기존 대각 확장 방식에서 "1"의 밀도 보다 높지만 기존 일반 확장 방식과 달리 특정 구조를 갖는 패리티 검사 행렬이 설계될 수 있다. 이와 같이 부호율 호환 영역을 특정 구조로 고정하면, 첫째, 패리티 검사 행렬의 설계 자유 영역(707, 708)에서 "1"의 밀도를 기존 대각 확장 방식 대비 감소시켜 부호화/복호화 복잡도를 개선할 수 있다. 둘째, 기존 일반 확장 방식 대비 간단한 부호화기들을 사용할 수 있으므로(즉 간단히 MCS 단위 별로 연접된 SPC 부호화기를 사용할 수 있으므로) 부호화 과정의 복잡도를 감소시킬 수 있다.
도 9는 본 개시에 따라 계단 형의 하위 삼각 구조를 갖는 패리티 검사 행렬을 이용한 RC-LDPC 부호화 방법을 설명하기 위한 도면이다.
도 9를 참조하면, 확장 부분에서 계단 형의 하위 삼각 구조를 갖는 패리티 검사 행렬을 이용한 RC-LDPC 부호화에서는 지원하는 MCS 단위 수만큼의 SPC 부호화를 연접하여 수행한다. 먼저 정보 비트들에 대해 가장 높은 부호율에 대한 부호화를 수행한다(901). 가장 높은 부호율의 LDPC 부호에 대해서는 일반적인 LDPC 부호화를 수행한다. 이를 통해 얻어진 부호어를 첫 번째 MCS 단계에 대해 SPC 부호화를 수행한다(903). 계단형 확장에서는 각 MCS 단계에 대해 대각 확장을 수행했으므로 다음 MCS 단계에 대해 SPC 부호화를 수행할 수 있다(905). 이와 같이 얻어진 부호어에 대해서 다음 단계에 대한 SPC 부호화를 순차로 수행하고, 이를 반복하면 최종적인 부호어를 얻을 수 있다. 도 9와 아래 도 10에서 x는 정보 영역과 제1 패리티 영역을 포함하는 영역을 간략히 나타낸 것이고, p1/3, p1/4는 제2 패리티 영역을 나타낸 것이고, A, C는 패리티 검사 행렬의 부행렬들을 간략히 나타낸 것이고, 아래 첨자로 표시된 1/2, 1/3, 1/4는 각각 해당되는 부호율을 일 예로 나타낸 것이다.
그리고 도 9의 RC-LDPC 부호화 방법을 수행하는 부호화 장치는, 도 9에 도시된 구성과 같이, 정보 비트들을 제1 부호율로 LDPC 부호화하는 제1 부호화기와, 상기 부호화된 비트들에 대해 상기 제1 부호율 보다 낮은 적어도 하나의 제2 부호율로 연접된 단일 패리티 검사(SPC) 부호화를 수행하는 적어도 하나의 제2 부호화기를 포함하여 구현될 수 있다.
도 10은 본 개시에 따라 부분적인 이중 대각 구조를 갖는 패리티 검사 행렬을 이용한 RC-LDPC 부호화 방법을 설명하기 위한 도면이다.
도 10을 참조하면, 확장 부분에서 부분적인 이중 대각 구조를 갖는 패리티 검사 행렬을 이용한 RC-LDPC 부호화에서도 지원하는 MCS 단위 수만큼의 SPC 부호화를 수행한다. 먼저 정보 비트들에 대해 가장 높은 부호율에 대한 부호화를 수행한다(1001). 가장 높은 부호율의 LDPC 부호에 대해서는 일반적인 LDPC 부호화를 수행한다. 이를 통해 얻어진 부호어를 첫 번째 MCS 단계의 부호화를 수행한다(1003). 부분 이중 대각 확장은 기본적으로 대각 성분을 포함하고 있기 때문에 우선 SPC 부호화를 수행할 수 있다(1003-1). 그리고 상기 확장 부분에서 두 번째 대각 성분(1007)을 고려하여 부분 누적(partial accumulation)을 수행한다(1003-2). 상기 부분 누적은, 상기 SPC 부호화로 계산된 패리티 비트를 두 번째 대각 성분을 고려하여 순차적으로 누적하는 것을 의미한다. 예를 들어 첫 번째 대각 성분을 바탕으로 생성된 임시 패리티 비트를 p0', p1', p2', ... 라고 하고, 이 패리티 비트에 해당하는 부분에 두 번째 대각 성분이 존재할 경우, 최종 패리티 비트는 p0 = p0', p1 = p1'+ p0, p2 = p2'+ p1 과 같은 방식으로 계산될 수 있다.
이렇게 얻어진 부호어에 대해서 다음 MCS 단계에 대한 SPC 부호화를 수행하고(1005), 이를 반복하면 최종적인 부호어를 얻을 수 있다. 각 MCS 단계의 패리티 비트들은 서로 관련이 없기 때문에 병렬적으로 생성될 수 있다. 각 MCS 단계에 대한 부호화 과정에서 부분 누적은 해당 MCS 단계에서 두 번째 대각 성분이 존재하는 경우 수행되며, 해당 MCS 단계에서 두 번째 대각 성분이 존재하지 않으면, 부분 누적은 생략된다.
그리고 도 10의 RC-LDPC 부호화 방법을 수행하는 부호화 장치는, 도 10에 도시된 구성과 같이, 정보 비트들을 제1 부호율로 LDPC 부호화하는 제1 부호화기와, 상기 부호화된 비트들에 대해 상기 제1 부호율 보다 낮은 적어도 하나의 제2 부호율에 대응되는 적어도 하나의 단일 패리티 검사(SPC) 부호화를 수행하는 적어도 하나의 제2 부호화기를 포함하여 구현될 수 있다. 그리고 상기 부호화 장치는 상기 SPC 부호화를 수행한 후, 상기 확장 부분에서 두 번째 대각 성분에 대해 부분 누적을 수행하는 부분 누적기를 포함한다.
그리고 상기 도 9 및 도 10의 부호화 방법에 따라 부호화를 수행하는 송신 장치는, 도 9 및 도 10의 부호화 장치에 데이터 송신을 위한 송신기를 포함하여 구현될 수 있으며, 그 부호화 동작과 송신 동작을 제어하는 제어기를 더 포함하여 구현될 수 있다.
한편 상기한 실시 예들에서 확장 부분에 부분적인 이중 대각 구조를 갖는 패리티 검사 행렬과, 확장 부분에 부분적인 이중 대각 구조를 갖는 패리티 검사 행렬은 RC-LDPC 복호화 방법 및 장치에 동일한/유사한 방식으로 적용될 수 있다.
아래 <표 1>은 종래 방식과 본 개시에 따른 RC-LDPC 부호의 부호화/복호화의 복잡도 및 성능을 비교한 것이다.
전술한 설명과 같이, 종래 방식은 부호화와 복호화 중 하나의 복잡도 상대적으로 높을 수 밖에 없는 패리티 검사 형렬의 구조를 가지고 있다. 본 개시의 방식은 패리티 검사 행렬에서 "1"의 밀도를 낮추기 위해 패리티 검사 행렬의 부호율 호환 패리티 부분에 "1"을 위치시키면서도, 이를 구현 친화적인 형태로 제한한 것이다. 이를 통해 본 개시에 의하면, 부호화 복잡도와 복호화 복잡도를 상대적으로 낮출 수 있다.
구분 설계 방법 부호화 방법 부호화 복잡도
순위 		복호화 복잡도
순위 		유한-길이
성능 순위
종래
방식 		General (고-부호율 LDPC 부호화)
+ (저-부호율 LDPC 부호화
or 다수의 SPC 부호화)		 4
(행렬-곱 수행)		 1 1
Diagonal (고-부호율 LDPC 부호화)
+ (1회의 SPC 부호화)		 1 4
(PCM 고밀화)		 4
(실-구현 성능)
개시된
방식 		Stair-wise (고-부호율 LDPC 부호화)
+ (단계별 SPC 부호화)		 2 1 1
Partial Dual-Diagonal 고-부호율 LDPC 부호화
+ (단계별 SPC 부호화 +부분누적)		 2 2 3
그리고 본 개시의 방식은 종래 방식 중 대각 확장에 비해 패리티 검사 행렬에서 "1"의 밀도가 낮은 점을 본 출원인의 실험을 통해 확인하였다. 아래 <표 2> 및 <표 3>은 대각 확장, 계단형 확장, 부분 이중 대각 확장 방식으로 설계된 RC-LDPC 부호의 각 확장 부분에 대한 최대, 평균 차수를 측정한 결과를 나타낸 것이다. 또한 아래 <표 2> 및 <표 3>에서 각 부호, 부호율에 대해서 점근적 성능(asymptotic performance)을 보여주는 threshold 값을 통해 각 확장 방식이 점근적으로는 동일한 수준으로 최적화되었음을 확인할 수 있다.
또한 아래 <표 2> 및 <표 3>에 따르면 각 부호가 동일한 수준으로 최적화되었을 때, 본 개시의 계단형, 부분 이중 대각 확장 방식으로 설계된 패리티 검사 행렬의 "1"의 밀도가 기존 대각 확장 방식으로 설계된 그것보다 매우 낮다. 이를 통해 복호화는 물로 부호화 복잡도를 크게 개선할 수 있음을 확인할 수 있다. 아래 <표 2> 및 <표 3>은 편의상 구분되어 있으나, 이는 하나의 표로 이해될 수 있다.
Figure pat00007
Figure pat00008
도 11은 기존의 대각 확장 방식, 그리고 본 개시의 계단 형 확장 방식, 부분 이중 대각 확장 방식으로 설계된 RC-LDPC 부호의 오류 정정 성능을 나타낸 실제 실험 결과이다. 도 11의 실험 조건에서 메시지 길이는 800 비트이며, 각 부호로 부호화된 부호어는 BPSK 로 변조되어 이진 additive white Gaussian noise (AWGN) 채널로 전송되며, 실험 결과 본 개시에 의해 설계된 RC-LDPC 부호가 종래 대각 확장 방식에 비해 우수했으며, 특히 부호율이 낮아질수록 그 성능 차이는 더 커짐을 알 수 있다.
상기한 본 개시에 따른 RC-LDPC 부호의 패리티 검사 행렬의 새로운 구조는 기존 대각 확장 방식과 일반 확장 방식에 따른 패리티 검사 행렬과 같이, 하나의 부호 구조를 가지고 다양한 부호율의 전송을 유기적으로 지원할 수 있다. 또한 본 개시에 따른 패리티 검사 행렬의 메시지 비트 부분(정보 비트 부분)의 변수 노드의 차수는 기존 대각 확장 방식과 일반 확장 방식 대비 낮아져 부호화 및 복호화 복잡도를 감소시킬 수 있다. 또한 본 개시에 따른 패리티 검사 행렬의 패리티 비트 부분은 구현 친화적인 구조를 갖도록 설계하여 효율적인 부호화가 가능하다.

Claims (18)

  1. 통신 시스템에서 부호율 호환 저밀도 패리티 검사 부호(LDPC)를 이용하는 부호화 방법에 있어서,
    정보 비트들을 제1 부호율로 LDPC 부호화하는 과정; 및
    상기 부호화된 비트들에 대해 상기 제1 부호율 보다 낮은 적어도 하나의 제2 부호율로 연접된 단일 패리티 검사(SPC) 부호화를 수행하는 과정을 포함하는 부호화 방법.
  2. 제 1 항에 있어서,
    상기 적어도 하나의 제2 부호율로 연접된 SPC 부호화는, 확장 부분에서 계단 형의 하위 삼각 구조를 갖는 패리티 검사 행렬을 이용하여 수행되는 부호화 방법.
  3. 제 1 항에 있어서,
    상기 패리티 검사 행렬은 상기 확장 부분에서 상기 계단 형의 대각 행렬을 포함하며, 상기 확장 부분에서 1의 위치는 제한적으로 설정되는 부호화 방법.
  4. 제 1 항에 있어서,
    상기 연접된 SPC 부호화는 변조 및 부호화 기법(MCS) 단위 별로 각 부호율에 따른 SPC 부호화가 수행되는 부호화 방법.
  5. 통신 시스템에서 부호율 호환 저밀도 패리티 검사 부호(LDPC)를 이용하는 부호화 장치에 있어서,
    정보 비트들을 제1 부호율로 LDPC 부호화하는 제1 부호화기; 및
    상기 부호화된 비트들에 대해 상기 제1 부호율 보다 낮은 적어도 하나의 제2 부호율로 연접된 단일 패리티 검사(SPC) 부호화를 수행하는 적어도 하나의 제2 부호화기를 포함하는 부호화 장치.
  6. 제 5 항에 있어서,
    상기 적어도 하나의 제2 부호화기는 확장 부분에서 계단 형의 하위 삼각 구조를 갖는 패리티 검사 행렬을 이용하여 상기 적어도 하나의 제2 부호율로 연접된 SPC 부호화를 수행하는 부호화 장치.
  7. 제 5 항에 있어서,
    상기 패리티 검사 행렬은 상기 확장 부분에서 상기 계단 형의 대각 행렬을 포함하며, 상기 확장 부분에서 1의 위치는 제한적으로 설정되는 부호화 장치.
  8. 제 5 항에 있어서,
    상기 적어도 하나의 제2 부호화기는 변조 및 부호화 기법(MCS) 단위 별로 각 부호율에 따른 SPC 부호화를 수행하는 부호화 장치.
  9. 통신 시스템에서 부호율 호환 저밀도 패리티 검사 부호(LDPC)를 이용하는 부호화 방법에 있어서,
    정보 비트들을 제1 부호율로 LDPC 부호화하는 과정; 및
    상기 부호화된 비트들에 대해 상기 제1 부호율 보다 낮은 적어도 하나의 제2 부호율에 대응되는 적어도 하나의 단일 패리티 검사(SPC) 부호화를 수행하는 과정을 포함하는 부호화 방법.
  10. 제 9 항에 있어서,
    상기 적어도 하나의 제2 부호율에 대응되는 SPC 부호화는, 확장 부분에 부분적인 이중 대각 구조를 갖는 패리티 검사 행렬을 이용하여 수행되는 부호화 방법.
  11. 제 10 항에 있어서,
    상기 SPC 부호화를 수행한 후, 상기 확장 부분에서 두 번째 대각 성분에 대해 부분 누적을 수행하는 과정을 더 포함하는 부호화 방법.
  12. 제 9 항에 있어서,
    상기 SPC 부호화는 변조 및 부호화 기법(MCS) 단위 별로 각 부호율에 따라 수행되는 부호화 방법.
  13. 통신 시스템에서 부호율 호환 저밀도 패리티 검사 부호(LDPC)를 이용하는 부호화 장치에 있어서,
    정보 비트들을 제1 부호율로 LDPC 부호화하는 제1 부호화기; 및
    상기 부호화된 비트들에 대해 상기 제1 부호율 보다 낮은 적어도 하나의 제2 부호율에 대응되는 적어도 하나의 단일 패리티 검사(SPC) 부호화를 수행하는 적어도 하나의 제2 부호화기를 포함하는 부호화 장치.
  14. 제 13 항에 있어서,
    상기 적어도 하나의 제2 부호화기는 확장 부분에 부분적인 이중 대각 구조를 갖는 패리티 검사 행렬을 이용하여 상기 적어도 하나의 제2 부호율에 대응되는 SPC 부호화를 수행하는 부호화 장치.
  15. 제 14 항에 있어서,
    상기 적어도 하나의 제2 부호화기는 상기 SPC 부호화를 수행한 후, 상기 확장 부분에서 두 번째 대각 성분에 대해 부분 누적을 더 수행하는 부호화 장치.
  16. 제 13 항에 있어서,
    상기 적어도 하나의 제2 부호화기는 변조 및 부호화 기법(MCS) 단위 별로 각 부호율에 따라 상기 SPC 부호화를 수행하는 부호화 장치.
  17. 통신 시스템에서 송신 장치에 있어서,
    데이터를 송신하는 송신기; 및
    부호율 호환 저밀도 패리티 검사 부호(LDPC)를 이용하는 부호화를 수행하는 부호화 장치를 포함하며,
    상기 부호화 장치는,
    정보 비트들을 제1 부호율로 LDPC 부호화하는 제1 부호화기; 및
    상기 부호화된 비트들에 대해 상기 제1 부호율 보다 낮은 적어도 하나의 제2 부호율로 연접된 단일 패리티 검사(SPC) 부호화를 수행하는 적어도 하나의 제2 부호화기를 포함하며,
    상기 적어도 하나의 제2 부호율로 연접된 SPC 부호화는, 확장 부분에서 계단 형의 하위 삼각 구조를 갖는 패리티 검사 행렬을 이용하여 수행되는 송신 장치.
  18. 통신 시스템에서 송신 장치에 있어서,
    데이터를 송신하는 송신기; 및
    부호율 호환 저밀도 패리티 검사 부호(LDPC)를 이용하는 부호화를 수행하는 부호화 장치를 포함하며,
    상기 부호화 장치는,
    정보 비트들을 제1 부호율로 LDPC 부호화하는 제1 부호화기; 및
    상기 부호화된 비트들에 대해 상기 제1 부호율 보다 낮은 적어도 하나의 제2 부호율에 대응되는 적어도 하나의 단일 패리티 검사(SPC) 부호화를 수행하는 적어도 하나의 제2 부호화기를 포함하며,
    상기 적어도 하나의 제2 부호율에 대응되는 SPC 부호화는, 확장 부분에 부분적인 이중 대각 구조를 갖는 패리티 검사 행렬을 이용하여 수행되는 부호화 장치.
KR1020160076087A 2015-06-18 2016-06-17 통신 시스템에서 부호율 호환 저밀도 패리티 검사 부호를 이용하는 부호화 방법 및 장치 KR102533393B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562181435P 2015-06-18 2015-06-18
US62/181,435 2015-06-18

Publications (2)

Publication Number Publication Date
KR20160150057A true KR20160150057A (ko) 2016-12-28
KR102533393B1 KR102533393B1 (ko) 2023-05-19

Family

ID=57546680

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160076087A KR102533393B1 (ko) 2015-06-18 2016-06-17 통신 시스템에서 부호율 호환 저밀도 패리티 검사 부호를 이용하는 부호화 방법 및 장치

Country Status (3)

Country Link
US (1) US10511060B2 (ko)
KR (1) KR102533393B1 (ko)
WO (1) WO2016204578A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018027497A1 (en) * 2016-08-08 2018-02-15 Nokia Technologies Oy Inter-block modifications to generate sub-matrix of rate compatible parity check matrix
CN108347299B (zh) * 2017-01-25 2021-02-05 华为技术有限公司 数据的传输方法和装置
US10608665B2 (en) * 2017-03-24 2020-03-31 Mediatek Inc. Method and apparatus for error correction coding in communication
BR112020003426A2 (pt) 2017-08-24 2020-08-25 Telefonaktiebolaget Lm Ericsson (Publ) segmentação de bloco de código para novo rádio 3gpp

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070119580A (ko) * 2006-06-15 2007-12-20 삼성전자주식회사 통신 시스템에서 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법
KR20070119473A (ko) * 2006-06-15 2007-12-20 삼성전자주식회사 통신 시스템에서 신호 송수신 장치 및 방법
KR20080050957A (ko) * 2006-12-04 2008-06-10 삼성전자주식회사 통신 시스템에서 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법
KR20090003164A (ko) * 2006-01-10 2009-01-09 미쓰비시덴키 가부시키가이샤 검사 행렬 생성 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7783961B2 (en) 2005-07-01 2010-08-24 Nec Laboratories America, Inc. Rate-compatible low density parity check coding for hybrid ARQ
JP4921862B2 (ja) * 2006-06-12 2012-04-25 株式会社東芝 情報記録再生装置及び方法
US7322966B1 (en) * 2006-07-13 2008-01-29 Deerin Robert F Absorbent garment
US7783952B2 (en) * 2006-09-08 2010-08-24 Motorola, Inc. Method and apparatus for decoding data
US8161363B2 (en) * 2006-12-04 2012-04-17 Samsung Electronics Co., Ltd Apparatus and method to encode/decode block low density parity check codes in a communication system
KR100996030B1 (ko) 2007-03-06 2010-11-22 삼성전자주식회사 통신 시스템에서 신호 송수신 장치 및 방법
US8117523B2 (en) 2007-05-23 2012-02-14 California Institute Of Technology Rate-compatible protograph LDPC code families with linear minimum distance
US9240808B2 (en) * 2010-09-10 2016-01-19 Trellis Phase Communications, Lp Methods, apparatus, and systems for coding with constrained interleaving
KR101685010B1 (ko) 2012-06-01 2016-12-13 한국전자통신연구원 지상파 클라우드 방송을 위한 ldpc 부호
US9030348B2 (en) * 2012-07-10 2015-05-12 Honeywell International Inc. Systems and methods for providing diversity-distance-measuring equipment

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090003164A (ko) * 2006-01-10 2009-01-09 미쓰비시덴키 가부시키가이샤 검사 행렬 생성 방법
KR20070119580A (ko) * 2006-06-15 2007-12-20 삼성전자주식회사 통신 시스템에서 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법
KR20070119473A (ko) * 2006-06-15 2007-12-20 삼성전자주식회사 통신 시스템에서 신호 송수신 장치 및 방법
KR20080050957A (ko) * 2006-12-04 2008-06-10 삼성전자주식회사 통신 시스템에서 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법

Also Published As

Publication number Publication date
US20170271718A1 (en) 2017-09-21
US10511060B2 (en) 2019-12-17
WO2016204578A1 (ko) 2016-12-22
KR102533393B1 (ko) 2023-05-19

Similar Documents

Publication Publication Date Title
US11956076B2 (en) Apparatus and method for encoding and decoding channel in communication or broadcasting system
US11133825B2 (en) Apparatus and method for channel encoding/decoding in communication or broadcasting system
US10868567B2 (en) Methods and systems for encoding and decoding for LDPC codes
US11646818B2 (en) Method and apparatus for encoding/decoding channel in communication or broadcasting system
US10735138B2 (en) Multi-label offset lifting method
KR102533393B1 (ko) 통신 시스템에서 부호율 호환 저밀도 패리티 검사 부호를 이용하는 부호화 방법 및 장치
EP4373019A2 (en) High-rate long ldpc codes
KR102549344B1 (ko) 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치
US10887047B2 (en) Apparatus and method for encoding and decoding channel in communication or broadcasting system
KR102482110B1 (ko) 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치
KR102378706B1 (ko) 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치
KR102302366B1 (ko) 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치
KR102445150B1 (ko) 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치
Li et al. Uplink Cooperative Detection for Non-binary Coded Wireless Network

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right