KR20160149783A - 멀티 칩 패키지 및 그의 동작 방법 - Google Patents

멀티 칩 패키지 및 그의 동작 방법 Download PDF

Info

Publication number
KR20160149783A
KR20160149783A KR1020150087406A KR20150087406A KR20160149783A KR 20160149783 A KR20160149783 A KR 20160149783A KR 1020150087406 A KR1020150087406 A KR 1020150087406A KR 20150087406 A KR20150087406 A KR 20150087406A KR 20160149783 A KR20160149783 A KR 20160149783A
Authority
KR
South Korea
Prior art keywords
address
semiconductor devices
unit
controller
comparing
Prior art date
Application number
KR1020150087406A
Other languages
English (en)
Inventor
왕종현
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150087406A priority Critical patent/KR20160149783A/ko
Priority to US14/963,972 priority patent/US9564204B2/en
Publication of KR20160149783A publication Critical patent/KR20160149783A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H01L27/108—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected

Abstract

다수의 반도체 장치를 구비하는 멀티 칩 패키지에 관한 것으로, 각각 고유 값에 따라 어드레스가 지정되는 다수의 반도체 장치, 및 상기 어드레스에 따라 상기 다수의 반도체 장치 각각을 활성화시켜 노말 동작을 수행하도록 제어하기 위한 컨트롤러를 구비하는 멀티 칩 패키지가 제공된다.

Description

멀티 칩 패키지 및 그의 동작 방법{MULTI CHIP PAKAGE AND OPERATING METHOD THEREOF}
본 발명은 반도체 설계 기술에 관한 것으로, 특히 다수의 반도체 장치를 구비하는 멀티 칩 패키지에 관한 것이다.
일반적으로 DDR SDRAM(Double Data Rate Synchronous DRAM)을 비롯한 반도체 장치는 사용자의 요구를 충족시키기 위하여 여러 가지 다양한 방향으로 발전하고 있으며, 그 발전 방향 중에는 패키지(package) 기술이 있다. 요즈음에는 반도체 장치의 패키지 기술로 멀티 칩 패키지(multi chip package)가 제안되고 있다. 멀티 칩 패키지는 다수의 반도체 장치를 하나의 단일 칩을 구성하는 것을 말하며, 메모리 기능을 가지는 메모리 장치를 다수 개 사용하여 메모리 용량을 증대하거나 서로 다른 기능을 가지는 반도체 장치를 사용하여 원하는 성능을 향상시키는 것이 가능하다. 참고로, 멀티 칩 패키지는 구성에 따라 단층형 멀티 칩 패키지와 다층형 멀티 칩 패키지로 나뉠 수 있으며, 단층형 멀티 칩 패키지는 다수의 반도체 장치가 평면상에 나란히 배치되고 다층형 멀티 칩 패키지는 다수의 반도체 장치가 적층되어 배치된다.
한편, 다수의 반도체 칩을 다층형 멀티 칩 패키지로 구현하는 경우, 기존에는 각각의 반도체 장치의 입/출력 단자를 와이어 본딩(wire bonding)하여 구현하였다. 하지만, 와이어 본딩을 사용하는 경우 고속 동작 및 여러 가지 노이즈에 취약한 단점이 있기 때문에, 요즈음에는 와이어 본딩 대신에 관통 실리콘 비아(Throuth Silicon Via, TSV)를 이용하고 있다.
다른 한편, 멀티 칩 패키지는 DDP(Double-Die Package), QDP(Quad-Die Package), ODP(Octo-Die Package) 등으로 구현될 수 있다. 여기서, DDP 는 2 개의 반도체 장치가 동작하는 것을 의미하고, QDP 는 4 개의 반도체 장치가 동작하는 것을 의미하며, ODP 는 8 개의 반도체 장치가 동작하는 것을 의미한다. DDP, QDP, ODP 모두가 마찬가지지만 일반적인 노말 동작을 수행하기 이전에 멀티 칩 패키지의 다수의 반도체 장치 각각은 어드레스가 지정되어있어야만 한다.
도 1 은 종래의 멀티 칩 패키지를 설명하기 위한 블록도이다. 설명의 편의를 위하여 DDP 와 QDP 가 가능한 멀티 칩 패키지를 일례로 하였다.
도 1 을 참조하면, 멀티 칩 패키지는 제1 내지 제4 반도체 장치(110, 120, 130, 140)와, 컨트롤러(150), 및 패드(160)를 구비한다.
제1 내지 제4 반도체 장치(110, 120, 130, 140)는 컨트롤러(150)에서 생성되는 어드레스 신호(ADD)에 응답하여 활성화되며, 제1 내지 제4 반도체 장치(110, 120, 130, 140) 중 활성화된 반도체 장치는 커맨드 신호(도시되지 않음)에 따라 그에 대응하는 노말 동작을 수행한다. 이때, 제1 내지 제4 반도체 장치(110, 120, 130, 140)는 컨트롤러(150)에 의하여 노말 동작을 수행하기 이전에 어드레스가 지정되어 있어야만 한다. 제1 내지 제4 반도체 장치(110, 120, 130, 140)의 어드레스 설정 동작은 4 개의 패드(160)를 통해 이루어 진다. 이후, 컨트롤러(150)는 제1 내지 제4 반도체 장치(110, 120, 130, 140)에 지정된 어드레스와 어드레스 신호(ADD)를 이용하여 제1 내지 제4 반도체 장치(110, 120, 130, 140) 중 해당 반도체 장치를 활성화시켜 노말 동작을 수행하는 것이 가능하다.
도 1 에서 볼 수 있듯이, 제1 내지 제4 반도체 장치(110, 120, 130, 140)의 어드레스를 지정하기 위해서는 4 개의 패드(160)를 필요로 한다. 만약, ODP 를 위한 구성이라면 8 개의 반도체 장치 각각에 어드레스를 지정하기 위하여 8 개의 패드를 필요로할 것이다. 요즈음 반도체 장치의 공정 기술 및 설계 기술이 점점 발달함에 따라 적층되는 반도체 장치의 개수는 점점 늘어나고 있는 실정이다. 반도체 장치의 개수가 늘어난다는 것은 다수의 반도체 장치 각각의 어드레스를 지정하기 위한 패드 역시 늘어남을 의미한다. 그리고, 이는 곧 멀티 칩 패키지의 크기 및 비용을 증가시키는 불순한 요인으로 작용한다.
다수의 반도체 장치 각각의 고유 값을 이용하여 어드레스를 지정하는 멀티 칩 패키지를 제공하고자 한다.
본 발명의 실시예에 따른 멀티 칩 패키지는, 각각 고유 값에 따라 어드레스가 지정되는 다수의 반도체 장치; 및 상기 어드레스에 따라 상기 다수의 반도체 장치 각각을 활성화시켜 노말 동작을 수행하도록 제어하기 위한 컨트롤러를 구비할 수 있다.
본 발명의 다른 실시예에 따른 멀티 칩 패키지는, 다수의 반도체 장치; 및 어드레스 신호에 따라 상기 다수의 반도체 장치 각각을 활성화시켜 노말 동작을 수행하기 위한 컨트롤러를 구비하되, 상기 다수의 반도체 장치 각각은, 공정시 웨이퍼 상의 좌표 값을 저장하기 위한 좌표 저장부; 순차적으로 카운팅되는 카운팅 값과 상기 좌표 값을 비교하기 위한 카운팅 값 비교부; 상기 컨트롤러에서 제공되는 어드레스를 저장하기 위한 어드레스 저장부를 구비하고, 상기 컨트롤러은, 상기 카운팅 값 비교부의 출력 신호에 응답하여 상기 어드레스를 생성하기 위한 어드레스 생성부를 구비할 수 있다.
본 발명의 또 다른 실시예에 따른 멀티 칩 패키지의 동작 방법은, 다수의 반도체 장치 각각의 고유 값에 따라 어드레스 지정 순서를 결정하는 단계; 상기 어드레스 지정 순서에 따라 상기 다수의 반도체 장치에 어드레스를 지정하는 단계; 상기 다수의 반도체 장치 각각 지정된 상기 어드레스를 저장하는 단계; 및 상기 어드레스를 기준으로 상기 다수의 반도체 장치의 활성화 동작을 제어하여 노말 동작을 수행하는 단계를 포함할 수 있다.
본 발명의 실시예에 따른 멀티 칩 패키지는 다수의 반도체 장치 각각의 고유 값를 이용하여 어드레스를 지정하는 것이 가능하다.
다수의 반도체 장치 각각에 어드레스를 지정하는데 있어서 별도의 패드를 필요로 하지 않기 때문에, 그 만큼 멀티 칩 패키지의 크기를 줄여 줄 수 있는 효과를 얻을 수 있다.
도 1 은 종래의 멀티 칩 패키지를 설명하기 위한 블록도이다.
도 2 는 본 발명의 실시예에 따른 멀티치 패키지를 설명하기 위한 블록도이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2 는 본 발명의 실시예에 따른 멀티치 패키지를 설명하기 위한 블록도이다.
도 2 를 참조하면, 멀티 칩 패키지는 제1 내지 제4 반도체 장치(210, 220, 230, 240)와 컨트롤러(250)를 구비한다.
제1 내지 제4 반도체 장치(210, 220, 230, 240)는 컨트롤러(250)에서 생성되는 어드레스 신호(ADD)에 응답하여 활성화되며, 제1 내지 제4 반도체 장치(210, 220, 230, 240) 중 활성화된 반도체 장치는 커맨드 신호(도시되지 않음)에 따라 그에 대응하는 노말 동작을 수행한다. 이때, 제1 내지 제4 반도체 장치(210, 220, 230, 240)는 컨트롤러(250)에 의하여 노말 동작을 수행하기 이전에 어드레스가 지정되어 있어야만 한다.
한편, 제1 내지 제4 반도체 장치(210, 220, 230, 240)는 하나의 웨이퍼(260)에서 공정이 이루어질 수 있으며, 이 경우 제1 내지 제4 반도체 장치(210, 220, 230, 240)는 좌표 값을 가지게 된다. 여기서는, 예컨대 제1 반도체 장치(210)가 '00'의 좌표 값을 가진다고 가정하였고, 제2 반도체 장치(220)가 '01'의 좌표 값을 가진다고 가정하였고, 제3 반도체 장치(230)가 '10'의 좌표 값을 가진다고 가정하였으며, 제4 반도체 장치(240)가 '11'의 좌표 값을 가진다고 가정하였다. 도 3 에서 다시 설명하겠지만, 제1 내지 제4 반도체 장치(210, 220, 230, 240) 각각은 좌표 값을 저장하기 위한 저장 회로를 구비하고 있으며, 이 좌표 값이 바로 제1 내지 제4 반도체 장치(210, 220, 230, 240) 각각의 어드레스가 될 수 있다.
하나의 웨이퍼(260) 상에서 공정이 이루어진 경우 웨이퍼(260) 상에 공정된 다수의 반도체 장치는 모두 서로 다른 좌표 값을 가지게 된다. 이 좌표 값은 결국 다수의 반도체 장치 각각의 고유 값이 될 수 있으며, 다수의 반도체 장치를 구분할 수 있는 기준으로 사용하는 것이 가능하다. 즉, 제1 내지 제4 반도체 장치(210, 220, 230, 240)의 어드레스로 사용하는 것이 가능하다. 이어서, 위와 같은 방법으로 제1 내지 제4 반도체 장치(210, 220, 230, 240) 각각에 어드레스가 지정되면, 컨트롤러(250)는 제1 내지 제4 반도체 장치(210, 220, 230, 240) 각각에 지정된 어드레스와 어드레스 신호(ADD)에 따라 제1 내지 제4 반도체 장치(210, 220, 230, 240) 각각을 활성화시켜 노말 동작을 수행하도록 제어하는 것이 가능하다.
본 발명의 실시예에 따른 멀티 칩 패키지는 웨이퍼 상의 좌표 값을 이용하여 어드레스를 지정하는 것이 가능하다.
한편, 도 2 의 실시예에서는 제1 내지 제4 반도체 장치(210, 220, 230, 240)가 하나의 웨이퍼(260)에서 공정을 수행하는 것을 일례로 하였다. 하지만, 만약 제1 내지 제4 반도체 장치(210, 220, 230, 240)를 서로 다른 장비를 이용하여 공정을 수행하거나 서로 다른 환경 조건에서 공정을 수행하는 경우 즉, 웨이퍼가 서로 다른 경우 역시 제1 내지 제4 반도체 장치(210, 220, 230, 240)가 서로 다른 고유 값을 가지도록 조절하는 것이 가능하다. 예컨대, 이러한 동작을 통해 달라지는 고유 값은 MOS 트랜지스터의 특성 등이 될 수 있다. 예컨대, 제1 내지 제4 반도체 장치(210, 220, 230, 240)에 공정되는 MOS 트랜지스터의 특성이 모두 다르다면 이를 고유 값으로 설정하여 제1 내지 제4 반도체 장치(210, 220, 230, 240)에 어드레스를 지정하는데 사용하는 것도 가능할 것이다.
도 3 은 도 2 의 제1 반도체 장치(210)의 내부 구성 중 일부 구성을 설명하기 위한 블록도이다.
도 3 을 참조하면, 제1 반도체 장치(210)는 좌표 저장부(310)와, 어드레스 비교부(320), 및 제어부(330)를 구비한다.
좌표 저장부(310)는 웨이퍼 공정 상의 좌표 값을 저장하기 위한 것으로, 도 2 와 관련하여 설명하면, 제1 반도체 장치(210)의 좌표 저장부(310)에는 '00'의 좌표 값이 저장된다.
어드레스 비교부(320)는 좌표 저장부(310)의 저장된 좌표 값과 어드레스 신호(ADD)를 비교하여 그 결과 값을 출력한다. 그래서 만약, 어드레스 신호(ADD)가 '00'인 경우 어드레스 비교부(320)는 좌표 값인 '00'과 어드레스 신호(ADD)인 '00'이 서로 동일하다는 것을 신호로 출력한다.
제어부(330)는 어드레스 비교부(320)의 출력 신호에 응답하여 활성화 신호(EN)를 생성한다. 그래서, 좌표 값과 어드레스 신호(ADD)가 서로 동일하여 활성화 신호(EN)가 예컨대, 예정된 레벨로 천이하는 경우 제1 반도체 장치(210)는 활성화되어 커맨드 신호(CMD) 따른 노말 동작을 수행하게 된다.
본 발명의 실시예에 따른 멀티 칩 패키지는 해당 반도체 장치의 좌표 값과 어드레스 신호(ADD)에 따라 해당 반도체 장치를 활성화시켜 노말 동작을 수행하는 것이 가능하다.
한편, 위의 설명에서는 다수의 반도체 장치 각각에 웨이퍼 상의 좌표 값을 저장하고, 이를 어드레스로 사용하는 것을 일례로 하였다. 이하에서는 설명의 편의를 위하여 다수의 반도체 장치 각각에 해당 좌표 값을 도 4 와 같이 순차적인 번호로 대체하여 설명하기로 한다.
도 4 는 하나의 웨이퍼 상에 형성되는 다수의 반도체 장치 각각에 부여되는 번호를 설명하기 위한 도면이다.
도 4 에서 볼 수 있듯이, 다수의 반도체 장치 각각은 번호가 부여될 수 있다. 위에서 설명하였듯이, 이 번호는 좌표 값과 마찬가지로 다수의 반도체 장치 각각의 내에 구비되는 저장 회로에 저장될 수 있다. 도 4 에는 1 번 부터 20 번 까지의 번호가 부여된 다수의 반도체 장치가 도시되어 있으며, 이는 형성되는 반도체 장치의 개수에 따라 달라질 수 있다.
한편, 멀티 칩 패키지를 형성하는데 있어서 다수의 반도체 장치가 사용된다. 이때 사용되는 다수의 반도체 장치는 도 4 의 다수의 반도체 장치 중 일부의 반도체 장치가 랜덤하게 선택될 것이다. 즉, 멀티 칩 패키지에 구비되는 반도체 장치가 4 개라면 도 4 의 다수의 반도체 장치 중 4 개가 랜덤하게 선택될 수 있다. 이에 대한 설명은 도 5 에서 하기로 한다.
도 5 는 본 발명의 다른 실시예에 따른 멀티 칩 패키지를 설명하기 위한 블록도이다.
도 5 를 참조하면, 멀티 칩 패키지는 제1 내지 제4 반도체 장치(510, 520, 530, 540)와 컨트롤러(550)를 구비한다. 여기서, 제1 반도체 장치(510)는 '6'의 좌표 값이 부여된 상태이고, 제2 반도체 장치(520)는 '1'의 좌표 값이 부여된 상태이고, 제3 반도체 장치(530)는 '9'의 좌표 값이 부여된 상태이며, 제4 반도체 장치(540)는 '5'의 좌표 값이 부여된 상태이다.
이하, 간단한 회로 동작을 살펴보기로 한다.
우선, 멀티 칩 패키지는 제1 내지 제4 반도체 장치(510, 520, 530, 540) 각각에 어드레스를 지정해 주기 위한 동작(이하, '어드레스 설정 동작'라 칭함)을 포함하고 있다. 그리고, 어드레스 설정 동작은 어드레스가 지정되는 순서를 결정하는 동작과, 이 순서에 따라 어드레스를 지정하는 동작으로 구분될 수 있다.
어드레스 설정 동작시 컨트롤러(550)에서 제공되는 카운팅 값(CNT)은 순차적으로 카운팅되며, 이 카운팅 값(CNT)은 제1 내지 제4 반도체 장치(510, 520, 530, 540)에 모두 제공된다. 참고로, 제1 내지 제4 반도체 장치(510, 520, 530, 540)는 관통 실리콘 비아(Through Silicon Via)로 연결될 수 있으며, 카운팅 값(CNT)과 이후 설명되는 어드레스 신호(ADD), 알림 신호(THX) 역시 관통 실리콘 비아를 통해 전달될 수 있다. 또한, 여기서는 어드레스 신호(ADD)와 카운팅 값(CNT), 및 알림 신호(THX)가 모두 전기적으로 연결되지 않도록 도시하였지만, 전달되는 시간이 서로 다른 경우 하나의 관통 실리콘 비아를 사용하는 것도 설계적으로 가능할 것이다.
한편, 제1 내지 제4 반도체 장치(510, 520, 530, 540) 각각은 카운팅 값(CNT)을 제공받아 좌표 값과 비교하여 알림 신호(THX)를 생성한다. 제1 내지 제4 반도체 장치(510, 520, 530, 540) 각각의 구성은 도 6 에서 다시 알아보기로 한다. 이어서, 컨트롤러(550)는 이 알림 신호(THX)에 응답하여 제1 내지 제4 반도체 장치(510, 520, 530, 540) 각각에 지정될 어드레스 신호(ADD)를 생성한다. 예컨대, 카운팅 값(CNT)이 '1'부터 '+1'씩 증가하는 신호라고 가정하면, 알림 신호(THX)는 제2 반도체 장치(520) -> 제4 반도체 장치(540) -> 제1 반도체 장치(510) -> 제3 반도체 장치(530)에서 순차적으로 생성될 것이다. 이 동작이 바로 어드레스가 지정되는 순서를 결정하는 동작이다.
그리고, 컨트롤러(550)가 이렇게 결정된 어드레스 지정 순서에 따라 예컨대, 낮은 값의 어드레스 부터 제1 내지 제4 반도체 장치(510, 520, 530, 540) 각각에 지정한다고 가정하면, 제2 반도체 장치(520)는 '00'의 어드레스가 지정되고, 제4 반도체 장치(540)는 '01'의 어드레스가 지정되고, 제1 반도체 장치(510)는 '10'의 어드레스가 지정되며, 제3 반도체 장치(530)는 '11'의 어드레스가 지정될 것이다. 이 동작이 바로 어드레스를 지정하는 동작이다.
위와 같이 어드레스가 지정되는 순서를 결정하고 이에 따라 어드레스를 지정 하게 되면, 제1 내지 제4 반도체 장치(510, 520, 530, 540)는 내부적으로 모두 어드레스가 설정된 상태가 된다. 이후, 컨트롤러(550)는 제1 내지 제4 반도체 장치(510, 520, 530, 540) 각각에 지정된 어드레스와 어드레스 신호(ADD)에 따라 제1 내지 제4 반도체 장치(510, 520, 530, 540) 각각을 활성화시켜 노말 동작을 수행하도록 제어하는 것이 가능하다.
본 발명의 실시예에 따른 멀티 칩 패키지는 어드레스 설정 동작시 카운팅 값(CNT)과 좌표 값을 이용하여 제1 내지 제4 반도체 장치(510, 520, 530, 540) 각각에 어드레스를 지정해 주는 것이 가능하다.
도 6 은 도 5 의 제1 반도체 장치(510)의 내부 구성 중 일부 구성을 설명하기 위한 블록도이다.
도 6 을 참조하면, 제1 반도체 장치(510)는 좌표 저장부(610)와, 카운팅 값 비교부(620)와, 입력부(630)와, 어드레스 저장부(640)와, 어드레스 비교부(650), 및 제어부(660)를 구비한다.
좌표 저장부(610)는 웨이퍼 공정 상의 좌표 값을 저장한다. 도 5 에서는 제1 반도체 장치(510)가 '6'의 좌표 값을 저장한다고 가정하였으며, 이는 곧 좌표 저장부(610)에 '6'이 저장된다는 것을 의미한다.
카운팅 값 비교부(620)는 좌표 저장부(610)에 저장되어 있는 좌표 값과 카운팅 값(CNT)을 비교하여 알림 신호(THX)를 생성한다. 제1 반도체 장치(510)의 경우 좌표 저장부(610)에 '6'이 저장되어 있기 때문에 카운팅 값(CNT)이 '6'이되는 경우 알림 신호(THX)가 활성화될 수 있다.
입력부(630)는 알림 신호(THX)에 응답하여 어드레스 신호(ADD)를 입력받아 어드레스 저장부(640)에 제공한다. 입력부(630)는 알림 신호(THX)가 활성화되기 이전까지는 어드레스 신호(ADD)를 차단하고 있으며, 알림 신호(THX)가 활성화되면 어드레스 신호(ADD)를 통과시킨다. 이는 도 5 의 제1 내지 제4 반도체 장치(510, 520, 530, 540)가 하나의 관통 실리콘 비아를 통해 어드레스 신호(ADD)를 입력받는 구조에서 알림 신호(THX)가 활성화된 반도체 장치에만 어드레스 신호(ADD)를 전달하기 위한 구성이다. 이때, 어드레스 신호(ADD)는 어드레스 설정 동작시 생성되는 신호가 될 것이다.
어드레스 저장부(640)는 입력부(630)를 통해 입력되는 어드레스 신호(ADD)를 입력받아 저장한다. 도 5 의 설명에 따르면 이때 어드레스 신호(ADD)는 '10'의 어드레스가 될 것이고, 어드레스 저장부(640)는 이를 저장한다. 따라서, 제1 반도체 장치(510)는 비로서 '10'의 어드레스가 지정될 수 있다.
어드레스 비교부(650)는 어드레스 저장부(650)의 저장된 어드레스와 어드레스 신호(ADD)를 비교하여 그 결과 값을 출력한다. 어드레스 비교부(650)와 이후 설명될 제어부(660)는 노말 동작시에 대응하는 구성으로, 노말 동작시 어드레스 신호(ADD)가 '10'인 경우 어드레스 비교부(650)는 제1 반도체 장치(510)에 지정된 어드레스인 '10'과 어드레스 신호(ADD)인 '10'이 동일하다는 것을 신호로 출력하는 것이 가능하다.
제어부(660)는 어드레스 비교부(650)의 출력 신호에 응답하여 활성화 신호(EN)를 생성한다. 그래서, 제1 반도체 장치(510)에 지정된 어드레스와 어드레스 신호(ADD)가 동일하여 활성화 신호(EN)가 예컨대, 예정된 레벨로 천이하는 경우 제1 반도체 장치(510)는 활성화되어 커맨드 신호(CMD) 따른 노말 동작을 수행하는 것이 가능하다.
도 7 은 도 5 의 컨트롤러(550)의 내부 구성 중 일부 구성을 설명하기 위한 블록도이다.
도 7 을 참조하면, 컨트롤러(550)는 카운팅부(710)와, 어드레스 생성부(720)를 구비한다.
카운팅부(710)는 카운팅 값(CNT)를 생성하기 위한 것으로, 어드레스 설정 동작시 순차적으로 카운팅되는 카운팅 값(CNT)을 생성하여 도 5 의 제1 내지 제4 반도체 장치(510, 520, 530, 540)에 제공한다.
어드레스 생성부(720)는 어드레스 설정 동작과 노말 동작시 어드레스 신호(ADD)를 생성한다. 그래서, 어드레스 생성부(720)는 어드레스 설정 동작시 알림 신호(THX)에 응답하여 예컨대, '00'-> '01'-> '10'-> '11'로 순차적으로 제어되는 어드레스 신호(ADD)를 생성하고, 노말 동작시 도 5 의 제1 내지 제4 반도체 장치(510, 520, 530, 540) 각각을 선택적으로 활성화시켜 노말 동작을 수행하도록 제어하기 위한 어드레스 신호(ADD)를 생성한다. 여기서, 어드레스 생성부(720)는 동작 제어 신호(MD)에 응답하여 어드레스 설정 동작과 노말 동작에 대응하는 어드레스 신호(ADD)를 생성하는 것이 가능하다.
이하, 도 5 내지 도 7 을 참조하여 간단한 회로 동작을 설명하기로 한다.
우선, 제1 반도체 장치(510)의 좌표 값 저장부(610)에는 '6'의 좌표 값이 저장되어 있다. 어드레스 설정 동작시 컨트롤러(550)의 카운팅부(710)는 순차적으로 카운팅되는 카운팅 값(CNT)을 생성한다. 이 카운팅 값은 도 5 의 제1 내지 제4 반도체 장치(510, 520, 530, 540)에 제공된다. 카운팅 값(CNT)이 '1'인 경우 제2 반도체 장치(520)는 알림 신호(THX)를 생성한다. 이에 따라 컨트롤러(550)의 어드레스 생성부(720)는 '00'의 어드레스 신호(ADD)를 생성한다. 이때 제2 반도체 장치(520)의 입력부가 활성호되며 '00'의 어드레스 신호(ADD)는 제2 반도체 장치(520)의 어드레스 저장부에 저장된다. 이러한 일련의 동작을 통해 제2 반도체 장치(520)는 '00'의 어드레스가 설정된다.
이와 같은 어드레스 설정 동작을 통해 '5'의 좌표 값을 가지고 있는 제4 반도체 장치(540)에는 '01'의 어드레스 신호(ADD)가 설정될 수 있고, '6'의 좌표 값을 가지고 있는 제1 반도체 장치(510)에는 '10'의 어드레스 신호(ADD)가 설정될 수 있으며, '9'의 좌표 값을 가지고 있는 제3 반도체 장치(530)에는 '11'의 어드레스 신호(ADD)가 설정될 수 있다. 결국, 이와 같은 동작을 통해 제1 내지 제4 반도체 장치(510, 520, 530, 540) 각각은 해당하는 어드레스가 모두 설정된다. 그리고, 이후 컨트롤러(520)는 제1 내지 제4 반도체 장치(510, 520, 530, 540) 각각에 설정된 어드레스와 어드레스 신호(ADD)에 따라 제1 내지 제4 반도체 장치(510, 520, 530, 540) 중 해당 반도체 장치를 선택적으로 활성화시켜 노말 동작을 수행하도록 제어하는 것이 가능하다.
본 발명의 실시예에 따른 멀티 칩 패키지는 좌표 값과 카운팅 값을 이용하여 어드레스 설정 동작을 수행하는 것이 가능하다. 그리고, 도 5 에서 볼 수 있듯이, 어드레스를 설정하는데 있어서 별도의 패드는 필요치 않다.
전술한 바와 같이, 본 발명의 실시예에 따른 멀티 칩 패키지는 다수의 반도체 장치 각각의 고유 값에 따라 어드레스를 지정해 주고, 이렇게 지정된 어드레스에 따라 회로 동작을 수행하는 것이 가능하다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 이상에서 설명한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 여러 가지 치환, 변형 및 변경으로 다양한 실시예가 가능함을 이해할 수 있을 것이다.
210 : 제1 반도체 장치
220 : 제2 반도체 장치
230 : 제3 반도체 장치
240 : 제4 반도체 장치
250 : 컨트롤러

Claims (15)

  1. 각각 고유 값에 따라 어드레스가 지정되는 다수의 반도체 장치; 및
    상기 어드레스에 따라 상기 다수의 반도체 장치 각각을 활성화시켜 노말 동작을 수행하도록 제어하기 위한 컨트롤러
    를 구비하는 멀티 칩 패키지.
  2. 제1항에 있어서,
    상기 고유 값은 공정시 웨이퍼 상의 좌표 값을 포함하는 것을 특징으로 하는 멀티 칩 패키지.
  3. 제1항에 있어서,
    상기 다수의 반도체 장치 각각은,
    자신의 좌표 값을 저장하기 위한 좌표 저장부;
    상기 좌표 값과 상기 컨트롤러에서 출력되는 어드레스 신호를 비교하기 위한 어드레스 비교부; 및
    상기 비교부의 출력 신호에 응답하여 자신의 활성화 동작을 제어하기 위한 제어부를 구비하는 멀티 칩 패키지.
  4. 제1항에 있어서,
    상기 다수의 반도체 장치는 하나의 웨이퍼에서 공정이 이루어지는 것을 특징으로 하는 멀티 칩 패키지.
  5. 제1항에 있어서,
    상기 다수의 반도체 장치 각각은 서로 다른 웨이퍼에서 공정이 이루어지는 것을 특징으로 하는 멀티 칩 패키지.
  6. 다수의 반도체 장치; 및
    어드레스 신호에 따라 상기 다수의 반도체 장치 각각을 활성화시켜 노말 동작을 수행하기 위한 컨트롤러를 구비하되,
    상기 다수의 반도체 장치 각각은,
    공정시 웨이퍼 상의 좌표 값을 저장하기 위한 좌표 저장부;
    순차적으로 카운팅되는 카운팅 값과 상기 좌표 값을 비교하기 위한 카운팅 값 비교부;
    상기 컨트롤러에서 제공되는 어드레스를 저장하기 위한 어드레스 저장부를 구비하고,
    상기 컨트롤러은,
    상기 카운팅 값 비교부의 출력 신호에 응답하여 상기 어드레스를 생성하기 위한 어드레스 생성부를 구비 하는 멀티 칩 패키지.
  7. 제6항에 있어서,
    상기 다수의 반도체 장치 각각은,
    상기 카운팅 값 비교부의 출력 신호에 응답하여 상기 어드레스를 입력받아 상기 어드레스 저장부에 제공해주기 위한 입력부; 및
    상기 어드레스와 상기 컨트롤러에서 출력되는 어드레스 신호를 비교하기 위한 어드레스 비교부; 및
    상기 어드레스 비교부의 출력 신호에 응답하여 자신의 활성화 동작을 제어하기 위한 제어부를 더 구비하는 것을 특징으로 하는 멀티 칩 패키지.
  8. 제6항에 있어서,
    상기 컨트롤러는,
    어드레스 설정 동작시 상기 카운팅 값을 상기 다수의 반도체 장치 각각에 제공하기 위한 카운팅부를 더 구비하는 것을 특징으로 하는 멀티 칩 패키지.
  9. 제6항에 있어서,
    상기 다수의 반도체 장치는 하나의 웨이퍼에서 공정이 이루어지는 것을 특징으로 하는 멀티 칩 패키지.
  10. 다수의 반도체 장치 각각의 고유 값에 따라 어드레스 지정 순서를 결정하는 단계;
    상기 어드레스 지정 순서에 따라 상기 다수의 반도체 장치에 어드레스를 지정하는 단계;
    상기 다수의 반도체 장치 각각 지정된 상기 어드레스를 저장하는 단계; 및
    상기 어드레스를 기준으로 상기 다수의 반도체 장치의 활성화 동작을 제어하여 노말 동작을 수행하는 단계
    를 포함하는 멀티 칩 패키지의 동작 방법.
  11. 제10항에 있어서,
    상기 고유 값은 공정시 웨이퍼 상의 좌표 값을 포함하는 것을 특징으로 하는 멀티 칩 패키지의 동작 방법.
  12. 제10항에 있어서,
    상기 어드레스 지정 순서를 결정하는 단계는,
    상기 고유 값에 대응하는 카운팅 값을 생성하는 단계;
    상기 고유 값과 상기 카운팅 값을 비교하는 단계; 및
    상기 비교하는 단계의 출력 신호에 응답하여 상기 다수의 반도체 장치 각각에 대응하는 알림 신호를 생성하는 단계를 포함하는 것을 특징으로 하는 멀티 칩 패키지의 동작 방법.
  13. 제12항에 있어서,
    상기 어드레스를 지정하는 단계는,
    상기 어드레스를 생성하는 단계; 및
    상기 다수의 반도체 장치 중 상기 알림 신호에 대응하는 반도체 장치에 상기 어드레스를 제공하는 단계를 포함하는 것을 특징으로 하는 멀티 칩 패키지의 동작 방법.
  14. 제10항에 있어서,
    상기 다수의 반도체 장치는 하나의 웨이퍼에서 공정이 이루어지는 것을 특징으로 하는 멀티 칩 패키지의 동작 방법.
  15. 제10항에 있어서,
    상기 다수의 반도체 장치 각각은 서로 다른 웨이퍼에서 공정이 이루어지는 것을 특징으로 하는 멀티 칩 패키지의 동작 방법.
KR1020150087406A 2015-06-19 2015-06-19 멀티 칩 패키지 및 그의 동작 방법 KR20160149783A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150087406A KR20160149783A (ko) 2015-06-19 2015-06-19 멀티 칩 패키지 및 그의 동작 방법
US14/963,972 US9564204B2 (en) 2015-06-19 2015-12-09 Multi-chip package and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150087406A KR20160149783A (ko) 2015-06-19 2015-06-19 멀티 칩 패키지 및 그의 동작 방법

Publications (1)

Publication Number Publication Date
KR20160149783A true KR20160149783A (ko) 2016-12-28

Family

ID=57588334

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150087406A KR20160149783A (ko) 2015-06-19 2015-06-19 멀티 칩 패키지 및 그의 동작 방법

Country Status (2)

Country Link
US (1) US9564204B2 (ko)
KR (1) KR20160149783A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190075380A (ko) * 2017-12-21 2019-07-01 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 반도체 시스템

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980083753A (ko) 1997-05-17 1998-12-05 홍종만 마스터-슬레이브간의 멀티플렉싱 프로토콜
JP4795677B2 (ja) * 2004-12-02 2011-10-19 ルネサスエレクトロニクス株式会社 半導体装置およびそれを用いた半導体モジュール、ならびに半導体装置の製造方法
US9361955B2 (en) * 2010-01-28 2016-06-07 Hewlett Packard Enterprise Development Lp Memory access methods and apparatus
KR20120105828A (ko) * 2011-03-16 2012-09-26 삼성전자주식회사 반도체 발광다이오드 칩, 그 제조방법 및 품질관리방법
KR102216559B1 (ko) * 2013-12-09 2021-02-17 삼성전자주식회사 멀티 칩 패키지에 적합한 반도체 메모리 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190075380A (ko) * 2017-12-21 2019-07-01 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 반도체 시스템

Also Published As

Publication number Publication date
US9564204B2 (en) 2017-02-07
US20160372175A1 (en) 2016-12-22

Similar Documents

Publication Publication Date Title
US11216376B2 (en) Memory circuit and cache circuit configuration
US9997229B2 (en) Address decoder and active control circuit and semiconductor memory including the same
US10553266B2 (en) Semiconductor device chip selection
CN101937906B (zh) 校准阻抗的电路和使用该电路的半导体装置
KR101104616B1 (ko) 멀티-다이 적층 장치에서 다이 적층 위치를 조정하는 시스템, 방법 및 장치
US9423454B2 (en) Test circuit and semiconductor apparatus including the same
KR102207562B1 (ko) 다양한 경로로 신호 입력이 가능한 적층 반도체 장치 및 반도체 시스템
KR20170052905A (ko) 적층형 반도체 메모리 및 이를 포함하는 반도체 시스템
US9613721B2 (en) Semiconductor memory capable of performing through-chip via test and system using the same
US20110109382A1 (en) Semiconductor apparatus
KR20130000241A (ko) 칩 선택 회로 및 이를 포함하는 반도체 장치
US9177625B2 (en) Semiconductor chip, semiconductor integrated circuit including the semiconductor chip, semiconductor system including the semiconductor integrated circuit and method of driving the semiconductor system
US10050017B2 (en) Semiconductor apparatus and semiconductor system including the same
US20140175667A1 (en) Semiconductor integrated circuit and semiconductor system with the same
KR20160149783A (ko) 멀티 칩 패키지 및 그의 동작 방법
US10340255B2 (en) Semiconductor apparatus and semiconductor system including the same
US9305909B2 (en) 3D semiconductor apparatus for initializing channels
JP2008077635A (ja) メモリシステム
KR20150138703A (ko) 스택 패키지
US8982599B2 (en) Chip die and semiconductor memory device including the same
CN114446334A (zh) 堆叠式存储器及其制造方法
CN114446335A (zh) 堆叠式存储器及堆叠式存储器的存储裸片的重置方法
US20160097812A1 (en) Semiconductor package
KR20150018942A (ko) 집적 회로
KR20110131739A (ko) 비휘발성 메모리 장치