KR20160147114A - 자기 메모리 소자 - Google Patents

자기 메모리 소자 Download PDF

Info

Publication number
KR20160147114A
KR20160147114A KR1020150082711A KR20150082711A KR20160147114A KR 20160147114 A KR20160147114 A KR 20160147114A KR 1020150082711 A KR1020150082711 A KR 1020150082711A KR 20150082711 A KR20150082711 A KR 20150082711A KR 20160147114 A KR20160147114 A KR 20160147114A
Authority
KR
South Korea
Prior art keywords
magnetic
free layer
layer
impurity
spin
Prior art date
Application number
KR1020150082711A
Other languages
English (en)
Other versions
KR102466342B1 (ko
Inventor
안성민
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150082711A priority Critical patent/KR102466342B1/ko
Priority to US15/136,875 priority patent/US9825219B2/en
Publication of KR20160147114A publication Critical patent/KR20160147114A/ko
Application granted granted Critical
Publication of KR102466342B1 publication Critical patent/KR102466342B1/ko

Links

Images

Classifications

    • H01L43/02
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H01L43/08
    • H01L43/10
    • H01L43/12
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Materials of the active region

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

자기 메모리 소자가 제공된다. 상기 자기 메모리 소자는 자유층, 고정층, 및 상기 자유층과 상기 고정층 사이의 터널 배리어층을 포함하는 자기 터널 접합을 포함할 수 있다. 상기 자유층은 수직 자성 물질 및 상기 수직 자성 물질 내에 도핑된 비자성 불순물을 포함할 수 있다.

Description

자기 메모리 소자{MAGNETIC MEMORY DEVICES}
본 발명은 자기 메모리 소자에 관한 것으로, 보다 상세하게는, 비자성 불순물이 도핑된 자유층을 포함하는 자기 메모리 소자에 관한 것이다.
전자 기기의 고속화 및 낮은 소비 전력화 등에 따라, 전자 기기에 포함되는 반도체 메모리 소자의 고속화 및 낮은 동작 전압 등에 대한 요구가 증가되고 있다. 이러한 요구들을 충족시키기 위하여, 반도체 메모리 소자로서 자기 메모리 소자가 제안된 바 있다. 자기 메모리 소자는 고속 동작 및 비휘발성 등의 특성들을 가질 수 있어서 차세대 반도체 메모리 소자로 각광 받고 있다.
일반적으로, 자기 메모리 소자는 자기터널접합 패턴(Magnetic tunnel junction pattern; MTJ)을 포함할 수 있다. 자기터널접합 패턴은 두 개의 자성체와 그 사이에 개재된 절연막을 포함할 수 있다. 두 자성체의 상대적인 자화 방향에 따라 자기터널접합 패턴의 저항 값이 달라질 수 있다. 예를 들어, 두 자성체의 자화 방향이 반평행한 경우에 자기터널접합 패턴은 큰 저항 값을 가질 수 있으며, 두 자성체의 자화 방향이 평행한 경우에 자기터널접합 패턴은 작은 저항 값을 가질 수 있다. 이러한 저항 값의 차이를 이용하여 데이터를 기입/판독할 수 있다.
전자 산업이 고도로 발전함에 따라, 자기 메모리 소자에 대한 고집적화 및 낮은 소비 전력화에 대한 요구가 심화되고 있다. 따라서, 이러한 요구들을 충족시키기 위한 많은 연구들이 진행되고 있다.
본 발명이 해결하고자 하는 과제는 전력 소모가 낮으면서 우수한 자기터널접합 특성을 갖는 자기 메모리 소자를 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 해결하고자 하는 과제를 달성하기 위하여 본 발명의 실시예들에 따른 자기 메모리 소자는 자유층, 고정층, 및 상기 자유층과 상기 고정층 사이의 터널 배리어층을 포함하는 자기 터널 접합을 포함하되, 상기 자유층은 수직 자성 물질, 및 상기 수직 자성 물질 내에 도핑된 비자성 불순물을 포함할 수 있다.
일 실시예에 따르면, 상기 비자성 불순물은 전이 금속 또는 희토류 원소를 포함할 수 있다.
일 실시예에 따르면, 상기 비자성 불순물은 원자 번호가 30이상일 수 있다.
일 실시예에 따르면, 상기 자유층에 포함된 상기 비자성 불순물의 농도는 1at% 내지 10at%일 수 있다.
일 실시예에 따르면, 상기 비자성 불순물은 원자 번호가 60이상일 수 있다.
일 실시예에 따르면, 상기 자유층에 포함된 상기 비자성 불순물의 농도는 1at% 내지 5at%일 수 있다.
일 실시예에 따르면, 상기 비자성 불순물의 스핀-궤도 결합 상수(spin-orbit coupling constant)는 250 cm-1일 수 있다.
일 실시예에 따르면, 상기 자유층에 포함된 상기 비자성 불순물의 농도는 1at% 내지 10at%일 수 있다.
일 실시예에 따르면, 상기 비자성 불순물의 스핀-궤도 결합 상수는 1000 cm-1일 수 있다.
일 실시예에 따르면, 상기 자유층에 포함된 상기 비자성 불순물의 농도는 1at% 내지 5at%일 수 있다.
일 실시예에 따르면, 상기 자유층은 상기 수직 자성 물질이 이루는 결정 격자를 포함하며, 상기 비자성 불순물은 상기 결정 격자의 침입형 자리(interstitial site)에 위치할 수 있다.
일 실시예에 따르면, 상기 자유층은 그의 상면에 수직한 방향으로부터 예각의 각도만큼 기울어진 자화 방향을 가질 수 있다.
일 실시예에 따르면, 상기 비자성 불순물의 농도가 커짐에 따라, 상기 자유층의 상기 자화 방향이 상기 자유층의 상면에 수직한 방향으로부터 기울어진 각도는 커질 수 있다.
일 실시예에 따르면, 상기 자유층은 복수 개의 자기 구역들(magnetic domains)을 포함하고,
상기 자기 구역들의 각각은 상기 자유층의 상면에 수직한 방향으로부터 예각의 각도만큼 기울어진 자화 방향을 가질 수 있다.
일 실시예에 따르면, 상기 고정층은 상기 자유층에 수직한 자화 방향을 가질 수 있다.
일 실시예에 따르면, 상기 수직 자성 물질과 상기 비자성 불순물은 스핀-궤도 결합 상호작용을 할 수 있다.
일 실시예에 따르면, 상기 스핀-궤도 결합 상호작용은 자이아로신스키-모리야 상호 작용(Dzyaloshinskii-Moriya Interaction)일 수 있다.
상기 해결하고자 하는 과제를 달성하기 위하여 본 발명의 실시예들에 따른 자기 메모리 소자는 자유층, 고정층, 및 상기 자유층과 상기 고정층 사이의 터널 배리어층을 포함하는 자기 터널 접합을 포함하되, 상기 자유층은 그의 상면에 수직한 방향으로부터 예각의 각도만큼 기울어진 자화 방향을 가질 수 있다.
일 실시예에 따르면, 상기 비자성 불순물의 농도가 커짐에 따라, 상기 자유층의 상기 자화 방향이 상기 자유층의 상면에 수직한 방향으로부터 기울어진 각도는 커질 수 있다.
일 실시예에 따르면, 상기 자유층은 복수 개의 자기 구역들(magnetic domains)을 포함하고,
상기 자기 구역들의 각각은 상기 자유층의 상면에 수직한 방향으로부터 예각의 각도만큼 기울어진 자화 방향을 가질 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 따르면, 자유층은 비자성 불순물들이 도핑된 수직 자성 물질을 포함할 수 있다. 비자성 불순물과 수직 자성 물질 간에 스핀-궤도 상호작용이 발생할 수 있으며, 이에 의한 이방성 자기장은 자유층의 이방성 자기장에 기여한다. 이에 따라, 자유층은 보다 큰 이방성 자기장 및 이방성 에너지를 가질 수 있다. 또한, 상기 스핀-궤도 상호작용에 의한 이방성 자기장에 의해, 자유층은 그 상면에 수직한 방향으로부터 예각의 각도만큼 기울어진 자화 방향들을 가질 수 있다. 일 예로, 자유층은 복수의 자기 구역들을 포함할 수 있으며, 복수의 자기 구역들의 각각은 자유층의 상면에 수직한 방향으로부터 예각의 각도만큼 기울어진 자화 용이축 및 자화 방향을 가질 수 있다. 자유층이 복수의 자기 구역들을 포함하는 경우, 자유층은 낮은 자벽 에너지(domain wall energy)를 가질 수 있으며, 이에 따라, 낮은 스위치 전류밀도를 가질 수 있다.
도 1은 본 발명의 실시예들에 따른 자기 메모리 소자의 블록도이다.
도 2는 본 발명의 실시예들에 따른 자기 메모리 소자의 개략적 구성을 나타낸 평면도이다.
도 3 및 도 4는 본 발명의 실시예들에 따른 자기 메모리 소자의 단위 메모리 셀들을 나타내는 도면들이다.
도 5 및 도 6은 본 발명의 실시예들에 따른 자기터널접합들을 설명하기 위한 도면들이다.
도 7a는 본 발명의 실시예들에 따른 자유층의 자화 방향을 나타내는 개념도이다.
도 7b는 본 발명의 실시예들에 따른 자유층의 이방성 자기장을 나타내는 개념도이다.
도 8은 본 발명의 실시예들에 따른 자유층의 자화 방향들을 평면적 관점에서 나타낸다.
도 9 및 도 10은 본 발명의 실시예들에 따른 반도체 장치를 포함하는 전자 장치들을 도식적으로 설명하기 위한 도면들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
또한, 본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
도 1은 본 발명의 실시예들에 따른 자기 메모리 소자의 블록도이다.
도 1을 참조하면, 자기 메모리 소자는 메모리 셀 어레이(10), 행 디코더(20), 열 선택 회로(30), 읽기 및 쓰기 회로(40), 및 제어 로직(50)을 포함할 수 있다.
상기 메모리 셀 어레이(10)는 복수의 워드 라인들 및 복수의 비트 라인들을 포함하며, 워드 라인들과 비트 라인들이 교차하는 지점들에 메모리 셀들이 연결될 수 있다. 상기 메모리 셀 어레이(10)의 구성은 도 2를 참조하여 상세히 설명된다.
상기 행 디코더(20)는 상기 워드 라인들을 통해 상기 메모리 셀 어레이(10)와 연결될 수 있다. 상기 행 디코더(20)는 외부에서 입력된 어드레스를 디코딩하여 복수 개의 상기 워드 라인들 중 하나를 선택할 수 있다.
상기 열 선택 회로(30)는 상기 비트 라인들을 통해 상기 메모리 셀 어레이(10)와 연결되며, 외부에서 입력된 어드레스를 디코딩하여 복수 개의 상기 비트 라인들 중 하나를 선택할 수 있다. 상기 열 선택 회로(30)에서 선택된 비트 라인은 상기 읽기 및 쓰기 회로(40)에 연결될 수 있다.
상기 읽기 및 쓰기 회로(40)는 상기 제어 로직(50)의 제어에 따라 선택된 메모리 셀을 액세스하기 위한 비트 라인 바이어스를 제공할 수 있다. 상기 읽기 및 쓰기 회로(40)는 입력되는 데이터를 메모리 셀에 기입하거나 판독하기 위하여 상기 선택된 비트 라인에 비트 라인 전압을 제공할 수 있다.
상기 제어 로직(50)은 외부에서 제공된 명령(command) 신호에 따라, 상기 반도체 메모리 장치를 제어하는 제어 신호들을 출력할 수 있다. 상기 제어 로직(50)에서 출력된 상기 제어 신호들은 상기 읽기 및 쓰기 회로(40)를 제어할 수 있다.
도 2는 본 발명의 실시예들에 따른 자기 메모리 소자의 메모리 셀 어레이의 개략적 구성을 나타낸 평면도이다.
도 2를 참조하면, 메모리 셀 어레이(10)는 복수 개의 워드 라인들(WL), 비트 라인들(BL), 및 단위 메모리 셀들(MC)을 포함할 수 있다. 상기 단위 메모리 셀들(MC)은 2차원적으로 배열될 수 있다. 상기 단위 메모리 셀들(MC)은 서로 교차하는 상기 워드 라인들(WL)과 상기 비트 라인들(BL) 사이에 연결될 수 있다. 상기 워드 라인들(WL)의 각각은 복수 개의 상기 단위 메모리 셀들(MC)을 연결할 수 있다. 상기 워드 라인(WL)에 의해 연결된 상기 단위 메모리 셀들(MC)은 상기 비트 라인들(BL)에 각각 연결될 수 있다. 이에 따라, 상기 워드 라인(WL)에 의해 연결된 상기 단위 메모리 셀들(MC)의 각각은 상기 비트 라인들(BL)의 각각에 의해, 도 1을 참조하여 설명한, 상기 읽기 및 쓰기 회로(40)에 연결될 수 있다.
도 3 및 도 4는 본 발명의 실시예들에 따른 자기 메모리 소자의 단위 메모리 셀을 나타내는 도면들이다.
도 3 및 4를 참조하면, 단위 메모리 셀들(MC)의 각각은 선택 소자(SE, select element) 및 메모리 소자(ME, memory element)를 포함할 수 있다. 선택 소자(SE)는 메모리 소자(ME)와 워드 라인(WL) 사이에 연결될 수 있고, 메모리 소자(ME)는 비트 라인(BL)과 선택 소자(SE) 사이에 연결될 수 있다.
선택 소자(SE)는 메모리 소자(ME)를 지나는 전하의 흐름을 선택적으로 제어하도록 구성될 수 있다. 예를 들면, 선택 소자(SE)는 다이오드, 피엔피 바이폴라 트랜지스터, 엔피엔 바이폴라 트랜지스터, 엔모스 전계효과트랜지스터 및 피모스 전계효과트랜지스터 중의 하나일 수 있다. 선택 소자(SE)가 3단자 소자인 바이폴라 트랜지스터 또는 모스 전계효과트랜지스터로 구성되는 경우, 추가적인 배선(미도시)이 선택 소자(SE)에 연결될 수 있다.
메모리 소자(ME)는 이에 인가되는 전기적 및/또는 자기적 펄스에 의해 두 가지 저항 상태로 스위치될 수 있는 가변 저항 소자일 수 있다. 메모리 소자(ME)의 저항 상태를 스위치하는 방법들은 아래와 같을 수 있다.
일 예로, 도 3을 참조하면, 메모리 소자(ME)는 그것을 통과하는 전류에 의한 스핀 전달을 이용하여 그것의 전기적 저항이 변화될 수 있는 박막 구조를 갖도록 형성될 수 있다. 메모리 소자(ME)는 자기-저항(magnetoresistance) 특성을 보이도록 구성되는 박막 구조를 가질 수 있으며, 적어도 하나의 강자성 물질들 및/또는 적어도 하나의 반강자성 물질들을 포함할 수 있다.
구체적으로, 메모리 소자(ME)는 제1 자성 구조체(MS1), 제2 자성 구조체(MS2), 및 이들 사이의 터널 배리어층(TBR)을 포함할 수 있다. 제1 자성 구조체(MS1), 제2 자성 구조체(MS2), 및 터널 배리어층(TBR)은 자기터널접합(MJT)으로 정의될 수 있다. 제1 및 제2 자성 구조체들(MS1, MS2)의 각각은 자성 물질로 형성되는 적어도 하나의 자성층을 포함할 수 있다. 메모리 소자(ME)는, 제2 자성 구조체(MS2)와 선택 소자(SE) 사이에 개재되는 하부 전극(BE), 및 제1 자성 구조체(MS1)와 비트 라인(BL) 사이에 개재되는 상부 전극(TE)을 포함할 수 있다.
다른 예로, 도 4를 참조하면, 메모리 소자(ME)는 비트 라인(BL)을 통과하는 전류에 의한 스핀 홀 효과(spin hall effect) 및/또는 라쉬바 효과(Rashba effect)를 이용하여 전기적 저항이 변화될 수 있는 박막 구조를 갖도록 형성될 수 있다. 메모리 소자(ME)는 자기-저항(magnetoresistance) 특성을 보이도록 구성되는 박막 구조를 가질 수 있으며, 적어도 하나의 강자성 물질들 및/또는 적어도 하나의 반강자성 물질들을 포함할 수 있다. 이 실시예에 따르면, 비트 라인(BL)은 스핀 궤도 커플링(spin orbit coupling)이 큰 물질을 포함하는 제1 비트 라인층(BLL1)과 제1 비트 라인층(BLL1)보다 낮은 비저항을 갖는 물질을 포함하는 제2 비트 라인층(BLL2)을 포함할 수 있다.
구체적으로, 메모리 소자(ME)는 제1 자성 구조체(MS1), 제2 자성 구조체(MS2), 및 이들 사이의 터널 배리어층(TBR)을 포함할 수 있다. 제1 자성 구조체(MS1), 제2 자성 구조체(MS2), 및 터널 배리어층(TBR)은 자기터널접합(MJT)으로 정의될 수 있다. 제1 및 제2 자성 구조체들(MS1, MS2)의 각각은 자성 물질로 형성되는 적어도 하나의 자성층을 포함할 수 있다. 제1 자성 구조체(MS1)은 비트 라인(BL)과 접할 수 있다. 메모리 소자(ME)는, 제2 자성 구조체(MS2)와 선택 소자(SE) 사이에 개재되는 하부 전극(BE)을 포함할 수 있다.
도 5 및 도 6은 본 발명의 실시예들에 따른 자기터널접합들을 설명하기 위한 도면들이다.
도 5 및 도 6을 참조하면, 기판(100) 상에 자기터널접합(MTJ)이 제공될 수 있다. 자기터널접합(MTJ)은 기판(100) 상에 차례로 적층된 제1 자성 구조체(MS1) 및 제2 자성 구조체(MS2), 및 이들 사이의 터널 배리어층(TBR)을 포함할 수 있다. 제2 자성 구조체(MS2)는 기판(100)과 터널 배리어층(TBR) 사이에 제공될 수 있고, 제1 자성 구조체(MS1)은 터널 배리어층(TBR)을 사이에 두고 제2 자성 구조체(MS2)로부터 이격될 수 있다.
제1 자성 구조체(MS1)의 자성층 및 제2 자성 구조체(MS2)의 자성층 중 어느 하나의 자화 방향은, 통상적인 사용 환경 아래에서, 외부 자계(external magnetic field)에 상관없이 고정될 수 있다. 이하에서, 이러한 고정된 자화 방향의 특성을 갖는 자성층은 고정층(pinned layer, PNL)으로 정의된다. 제1 자성 구조체(MS1)의 자성층 및 제2 자성 구조체(MS2)의 자성층 중 나머지 하나의 자화 방향은 그것에 인가되는 외부 자계에 의해 스위치될 수 있다. 이하에서, 이러한 가변적인 자화 방향의 특성을 갖는 자성층은 자유층(free layer, FRL)으로 정의된다. 자기터널접합(MTJ)은 터널 배리어층(TBR)에 의해 분리된 적어도 하나의 자유층(FRL) 및 적어도 하나의 고정층(PNL)을 포함할 수 있다.
자기터널접합(MTJ)은 자유층(FRL)과 고정층(PNL)의 형성 순서에 따라, 아래의 두 가지 유형으로 구분될 수 있다.
일 예로, 도 5에 도시된 것처럼, 자기터널접합(MTJ)은 제1 자성 구조체(MS1) 및 제2 자성 구조체(MS2)가 각각 고정층(PNL) 및 자유층(FRL)을 포함하도록 구성되는 제1 유형의 자기터널접합(MTJ1)일 수 있다. 다른 예로, 도 6에 도시된 것처럼, 자기터널접합(MTJ)은 제1 자성 구조체(MS1) 및 제2 자성 구조체(MS2)가 각각 자유층(FRL) 및 고정층(PNL)을 포함하도록 구성되는 제2 유형의 자기터널접합(MTJ2)일 수 있다.
자기터널접합(MTJ)의 전기적 저항은 자유층(FRL) 및 고정층(PNL)의 자화 방향들에 의존적일 수 있다. 일 예로, 자기터널접합(MTJ)의 전기적 저항은 자유층(FRL) 및 고정층(PNL)의 자화 방향들이 평행(parallel)에 가까운 경우에 비해 이들이 반평행(antiparallel)에 가까운 경우에 훨씬 클 수 있다. 결과적으로, 자기터널접합(MTJ)의 전기적 저항은 자유층(FRL)의 자화 방향을 변경함으로써 조절될 수 있으며, 이는 본 발명에 따른 자기 메모리 장치에서의 데이터 저장 원리로서 이용될 수 있다.
터널 배리어층(TBR)은 마그네슘(Mg) 산화물, 티타늄(Ti) 산화물, 알루미늄(Al) 산화물, 마그네슘-아연(MgZn) 산화물, 마그네슘-보론(MgB) 산화물, 티타늄(Ti) 질화물, 및 바나듐(V) 질화물 중 적어도 하나를 포함할 수 있다. 일 예로, 상기 터널 배리어(TBR)는 산화마그네슘(MgO)막일 수 있다. 이와 달리, 상기 터널 배리어(TBR)는 복수의 층들을 포함할 수 있고, 상기 복수의 층들의 각각은, 마그네슘(Mg) 산화물, 티타늄(Ti) 산화물, 알루미늄(Al) 산화물, 마그네슘-아연(MgZn) 산화물, 마그네슘-보론(MgB) 산화물, 티타늄(Ti) 질화물, 및 바나듐(V) 질화물 중 적어도 하나를 포함할 수 있다. 상기 터널 배리어(TBR)의 두께는, 일 예로, 약 5Å 내지 약 15Å일 수 있다.
고정층(PNL)은 내재적 수직 자화 특성을 갖는 자성 물질(이하, 수직 자성 물질)로 형성될 수 있다. 여기에서, 상기 내재적 수직 자화 특성은 외부적 요인이 없을 경우, 자성층이 그의 상면에 수직한 자화 방향을 갖는 특성(즉, 자성층의 자화 용이축이 그의 상면에 수직함)을 의미한다. 일 예로, 수직 자화 특성을 갖는 자성층이 기판 상에 형성된 경우, 상기 자성층의 자화 방향은 상기 기판의 상면에 수직한 방향에 평행하거나 또는 역평행할 수 있다. 이에 따라, 고정층(PNL)의 자화 방향은 그의 상면에 수직할 수 있다.
고정층(PNL)은 코발트를 포함하는 수직 자성 물질들 중에서 적어도 하나를 포함하는 단층 또는 다층 구조를 가질 수 있다. 일부 실시예들에서, 고정층(PNL)은 코발트 백금의 합금 또는 성분 X를 포함하는 코발트 백금의 합금(여기서, 성분 X는 보론, 루테늄, 크롬, 탄탈륨, 또는 산화물 중의 적어도 하나)를 포함하는 단층 또는 다층 구조일 수 있다. 다른 실시예들에서, 고정층(PNL)은, 교대로 그리고 반복적으로 적층된 코발트 함유막들 및 귀금속막들을 포함하는, 다층막 구조로서 제공될 수 있다. 이 경우, 상기 코발트 함유막들은 코발트, 코발트 철, 코발트 니켈, 및 코발트 크롬 중의 하나로 형성되고, 상기 귀금속막들은 백금 및 팔라듐 중의 하나로 형성될 수 있다. 또 다른 실시예들에서, 고정층(PNL)은 상술한 일부 및 다른 실시예들에 따른 박막들을 각각 하나씩 포함하는 다층막 구조로서 제공될 수 있다.
상술한 물질들은, 본 발명의 기술적 사상에 대한 보다 나은 이해를 위해, 고정층(PNL)의 상술한 내재적 수직 자화 특성을 갖는 물질들의 예로서 언급되는 것일 뿐, 본 발명의 실시예들이 이에 한정되는 것은 아니다. 일 예로, 고정층(PNL)은 a) 터븀(Tb)의 함량비가 10% 이상인 코발트철터븀(CoFeTb), b) 가돌리늄(Gd)의 함량비가 10% 이상인 코발트철가돌리늄(CoFeGd), c) 코발트철디스프로슘(CoFeDy), d) L10 구조의 FePt, e) L10 구조의 FePd, f) L10 구조의 CoPd, g) L10 또는 L11 구조의 CoPt, h) 조밀육방격자(Hexagonal Close Packed Lattice) 구조의 CoPt, i) 상술한 a) 내지 h)의 물질들 중의 적어도 하나를 포함하는 합금들, 또는 j) 자성층들 및 비자성층들이 교대로 그리고 반복적으로 적층된 구조 중의 하나일 수 있다. 상기 자성층들 및 비자성층들이 교대로 그리고 반복적으로 적층된 구조는 (Co/Pt)n, (CoFe/Pt)n, (CoFe/Pd)n, (Co/Pd)n, (Co/Ni)n, (CoNi/Pt)n, (CoCr/Pt)n 또는 (CoCr/Pd)n (n은 적층 횟수)의 구조일 수 있다.
자유층(FRL)은 비자성 불순물이 도핑된 수직 자성 물질을 포함할 수 있다. 상기 수직 자성 물질은 외부적 요인(예를 들어, 비자성 불순물의 존재)이 없을 때, 자유층(FRL)의 상면에 수직한 방향(VD)으로 자화 용이축을 가질 수 있다. 상기 수직 자성 물질은, 일 예로, 코발트철(CoFe), 코발트철보론(CoFeB), 터븀(Tb)의 함량비가 10% 이상인 코발트철터븀(CoFeTb), 가돌리늄(Gd)의 함량비가 10% 이상인 코발트철가돌리늄(CoFeGd), 코발트철디스프로슘(CoFeDy), L10 구조의 FePt, L10 구조의 FePd, L10 구조의 CoPd, L10 구조의 CoPt, 조밀육방격자(HCP) 구조의 CoPt 등 중의 적어도 하나를 포함할 수 있다. 또는, 상기 수직 자성 물질은, 도시하지 않았으나, 자성층들 및 비자성층들을 교대로 그리고 반복적으로 적층시켜 형성될 수 있다. 일 예로, 상기 자성층들 및 비자성층들이 교대로 그리고 반복적으로 적층된 구조는 (Co/Pt)n, (CoFe/Pt)n, (CoFe/Pd)n, (Co/Pd)n, (Co/Ni)n, (CoNi/Pt)n, (CoCr/Pt)n 또는 (CoCr/Pd)n (n은 적층 횟수)의 구조일 수 있다.
상기 비자성 불순물은 상기 수직 자성 물질이 이루는 상기 결정 격자의 침입형 자리(interstitial site)에 위치할 수 있다. 상기 비자성 불순물은 전이 금속 또는 희토류 원소를 포함할 수 있다.
일부 실시예들에서, 상기 비자성 불순물은 250cm-1 이상의 스핀-궤도 결합 상수(Spin-Orbit Coupling Constant)를 갖는 전이 금속들 또는 희토류 원소들 중 적어도 하나를 포함할 수 있다. 예를 들어, 상기 비자성 불순물은 Zn, Y, Zr, Nb, Mo, Tc, La, Ce, 또는 Pr 중에서 적어도 하나를 포함할 수 있다. 이 경우, 상기 비자성 불순물의 농도는 약 1at% 내지 10at%일 수 있다. 다른 실시예들에서, 상기 비자성 불순물은 1000cm-1 이상의 스핀-궤도 결합 상수를 갖는 전이 금속들 또는 희토류 원소들 중 적어도 하나를 포함할 수 있다. 예를 들어, 상기 비자성 불순물은 Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Lu, Hf, Ta, W, Re, Os, Ir, Pt, Au, 또는 Hg 중에서 적어도 하나를 포함할 수 있다. 이 경우, 상기 비자성 불순물의 농도는 약 1at% 내지 5at%일 수 있다.
일부 실시예들에서, 상기 비자성 불순물은 원자 번호가 30 이상인 전이 금속, 또는 원자 번호가 30 이상인 희토류 원소 중에서 적어도 하나를 포함할 수 있다. 이 경우, 상기 비자성 불순물의 농도는 약 1at% 내지 10at%일 수 있다. 다른 실시예들에서, 비자성 불순물은 원자 번호가 60 이상인 전이 금속, 또는 원자 번호가 60 이상인 희토류 원소 중에서 적어도 하나를 포함할 수 있다. 이 경우, 상기 비자성 불순물의 농도는 약 1at% 내지 5at%일 수 있다.
자유층(FRL)은 그의 상면에 수직한 방향(VD)으로부터 예각의 각도만큼 기울어진 자화 방향들을 가질 수 있다. 자유층(FRL)의 자화 방향들에 대해서는 도 7a, 도 7b, 및 도 8을 참조하여 아래에서 상세히 설명한다.
도 7a는 본 발명의 실시예들에 따른 자유층의 자화 방향을 나타내는 개념도이다. 도 7b는 본 발명의 실시예들에 따른 자유층의 이방성 자기장을 나타내는 개념도이다. 이하, 도 7a 및 7b를 참조하여, 본 발명의 실시예들에 따른 자유층의 자화 방향 및 자유층의 자화 방향에 미치는 비자성 불순불의 영향을 설명한다.
도 7a를 참조하면, 외부적 요인(예를 들어, 비자성 불순물의 존재)이 없을 때의 수직 자성 물질의 자화 용이축(EA1), 및 본 발명의 실시예들에 따른 자유층(FRL)의 자화 용이축(EA2)이 도시되어 있다. 본 발명의 실시예들에 따른 자유층(FRL)은 비자성 불순물이 도핑된 상기 수직 자성 물질을 포함할 수 있다. 수직 자성 물질의 자화 용이축(EA1)은 자유층(FRL)의 상면에 수직한 방향(VD)과 평행할 수 있다. 자유층(FRL)의 자화 용이축(EA2)은 수직 자성 물질의 자화 용이축(EA1)으로부터 기울어질 수 있다. 본 발명의 실시예들에 의하면, 수직 자성 물질의 자화 용이축(EA1)과 자유층(FRL)의 자화 용이축(EA2) 사이의 제1 각도(AG1)는 예각일 수 있다. 자유층(FRL)의 자화 방향(FM)은 제2 자화 용이축(EA2)을 따를 수 있다.
설명의 간소화를 위하여, 도 7a에는 자유층(FRL)의 일 자기 구역(magnetic domain)만을 나타내었으나, 자유층(FRL)은 복수의 자기 구역들을 포함할 수 있다. 복수의 자기 구역들의 각각은 자유층(FRL)의 상면에 수직한 방향(VD)으로부터 제1 각도(AG1)만큼 기울어진 자화 용이축 및 자화 방향을 가질 수 있다.
도 7b를 참조하면, 수직 자성 물질에 의한 이방성 자기장(H1), 비자성 불순물과 수직 자성 물질 간의 스핀-궤도 상호작용에 의한 이방성 자기장(H2), 및 자유층(FRL)의 이방성 자기장(H3)이 벡터의 형식으로 도시되어 있다.
수직 자성 물질에 의한 이방성 자기장(H1)은 자유층(FRL)의 상면에 수직한 방향(VD)을 가질 수 있다.
비자성 불순물과 수직 자성 물질 간의 스핀-궤도 상호작용에 의한 이방성 자기장(H2)은 수직 자성 물질에 의한 이방성 자기장(H1)으로부터 제2 각도(AG2)만큼 기울어진 방향을 가질 수 있다. 비자성 불순물과 수직 자성 물질 간의 상기 스핀-궤도 상호작용은 자이아로신스키-모리야 상호 작용(Dzyaloshinskii-Moriya Interaction)일 수 있다.
수직 자성 물질에 의한 이방성 자기장(H1)과 비자성 불순물과 수직 자성 물질 간의 스핀-궤도 상호작용에 의한 이방성 자기장(H2) 사이의 제2 각도(AG2)는 0° 보다 크고 90° 보다 작을 수 있다. 제2 각도(AG2)는 비자성 불순물의 농도 및 스핀-궤도 결합 상수에 따라 달라질 수 있다. 제2 각도(AG2)는 비자성 불순물의 농도가 높을수록 그리고 비자성 불순물의 스핀-궤도 결합 상수가 클수록 커질 수 있다. 비자성 불순물의 스핀-궤도 결합 상수는 비자성 불순물에 포함된 전이 금속 또는 희토류 원소의 원자 번호에 대체적으로 비례할 수 있다. 따라서, 제2 각도(AG2)는 비자성 불순물에 포함된 전이 금속 또는 희토류 원소의 원자 번호가 클수록 커질 수 있다.
일 예로, 비자성 불순물의 스핀-궤도 결합 상수가 약 250cm-1 내지 약 1000cm-1 인 경우(또는 비자성 불순물에 포함된 전이 금속 또는 희토류 원소의 원자 번호가 30이상인 경우), 비자성 불순물의 농도가 약 1at% 이하이면 제2 각도(AG2)는 실질적으로 0°일 수 있고, 비자성 불순물의 농도가 약 10at% 이상이면 제2 각도(AG2)는 실질적으로 90°일 수 있다. 이 경우, 상기 비자성 불순물은, 예를 들어, Zn, Y, Zr, Nb, Mo, Tc, La, Ce, 또는 Pr 중에서 적어도 하나를 포함할 수 있다.
다른 예로, 스핀-궤도 결합 상수가 약 1000cm-1 이상인 경우(또는 비자성 불순물에 포함된 전이 금속 또는 희토류 원소의 원자 번호가 60이상인 경우), 비자성 불순물의 농도가 약 1at% 이하이면 제2 각도는 실질적으로 0°일 수 있고, 비자성 불순물의 농도가 약 5at% 이상이면 제2 각도(AG2)는 실질적으로 90°일 수 있다. 이 경우, 상기 비자성 불순물은, 예를 들어, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Lu, Hf, Ta, W, Re, Os, Ir, Pt, Au, 또는 Hg 중에서 적어도 하나를 포함할 수 있다.
비자성 불순물과 수직 자성 물질 간의 스핀-궤도 상호작용에 의한 이방성 자기장(H2)의 크기도 비자성 불순물의 농도 및 스핀-궤도 결합 상수에 따라 달라질 수 있다. 스핀-궤도 상호작용에 의한 이방성 자기장(H2)의 크기와 스핀-궤도 결합 상수는 대체적으로 비례하는 관계일 수 있다. 일 예로, 저농도(예를 들어, 약 10at% 이하)에서, 스핀-궤도 상호작용에 의한 이방성 자기장(H2)의 크기와 비자성 불순물의 농도는 대체적으로 비례하는 관계일 수 있다.
자유층(FRL)의 이방성 자기장(H3)은 수직 자성 물질에 의한 이방성 자기장(H1)과 비자성 불순물과 수직 자성 물질 간의 스핀-궤도 상호작용에 의한 이방성 자기장(H2)의 합일 수 있다. 따라서, 자유층(FRL)의 이방성 자기장(H3)의 방향은 비자성 불순물의 농도 및 스핀-궤도 결합 상수에 따라 달라질 수 있다.
일 예로, 비자성 불순물의 스핀-궤도 결합 상수가 약 250cm-1 내지 약 1000cm-1 인 경우(또는 비자성 불순물에 포함된 전이 금속 또는 희토류 원소의 원자 번호가 30이상인 경우), 비자성 불순물의 농도가 약 1at% 내지 약 10at%인 범위 내에서, 제3 각도(AG3)는 예각일 수 있다.
다른 예로, 비자성 불순물의 스핀-궤도 결합 상수가 약 1000cm-1 이상인 경우(또는 비자성 불순물에 포함된 전이 금속 또는 희토류 원소의 원자 번호가 60이상인 경우), 비자성 불순물의 농도가 약 1at% 내지 약 5at%인 범위 내에서, 제3 각도(AG3)는 예각일 수 있다.
자유층(FRL)의 이방성 자기장(H3)의 크기는 비자성 불순물의 농도 및 스핀-궤도 결합 상수에 따라 달라질 수 있다.
일 예로, 비자성 불순물의 스핀-궤도 결합 상수가 약 250cm-1 내지 약 1000cm-1 인 경우(또는 비자성 불순물에 포함된 전이 금속 또는 희토류 원소의 원자 번호가 30이상인 경우), 비자성 불순물의 농도가 약 1at% 내지 약 10at%인 범위 내에서, 자유층(FRL)의 이방성 자기장(H3)의 크기는 최대가 될 수 있다.
다른 예로, 비자성 불순물의 스핀-궤도 결합 상수가 약 1000cm-1 이상인 경우(또는 비자성 불순물에 포함된 전이 금속 또는 희토류 원소의 원자 번호가 60이상인 경우), 비자성 불순물의 농도가 약 1at% 내지 약 5at%인 범위 내에서, 자유층(FRL)의 이방성 자기장(H3)의 크기는 최대가 될 수 있다.
자유층(FRL)의 자화 용이축(EA2) 및 자화 방향들(FM)은 자유층(FRL)의 이방성 자기장(H3)의 방향과 동일할 수 있다. 또한, 자유층(FRL)의 이방성 에너지의 크기는 자유층(FRL)의 이방성 자기장(H3)의 크기에 비례한다.
따라서, 결론적으로, 본 발명의 실시예들에 따른 자유층(FRL)은 i) 비자성 불순물의 스핀-궤도 결합 상수가 약 250cm-1 내지 약 1000cm-1이고(또는 비자성 불순물에 포함된 전이 금속 또는 희토류 원소의 원자 번호가 30이상이고) 비자성 불순물의 농도가 약 1at% 내지 약 10at%인 경우, ii) 비자성 불순물의 스핀-궤도 결합 상수가 약 1000cm-1 이상이고(또는 비자성 불순물에 포함된 전이 금속 또는 희토류 원소의 원자 번호가 60이상이고) 비자성 불순물의 농도가 약 1at% 내지 약 5at%인 경우, 자유층(FRL)의 자기 이방성 에너지의 크기는 최대가 될 수 있다. 이 때, 자유층(FRL)의 자화 용이축(EA2) 및 자화 방향(FM)은 자유층(FRL)의 상면에 수직한 방향으로부터 예각의 각도로 기울어질 수 있다. 비자성 불순물의 농도가 커짐에 따라, 자유층(FRL)의 자화 용이축(EA1) 및 자화 방향(FM)이 자유층(FRL)의 상면에 수직한 방향(VD)으로부터 기울어진 각도는 커질 수 있다.
도 8은 본 발명의 실시예들에 따른 자유층의 자화 방향들을 평면적 관점에서 나타낸다.
도 8을 참조하면, 자유층(FRL)은 복수의 자기 구역들(magnetic domains)을 포함할 수 있다. 평면적 관점에서, 상기 복수의 자기 구역들의 자기 방향들(FM)은 일정한 패턴을 이룰 수 있다. 예를 들어, 도 8에 도시된 바와 같이, 자유층(FRL)의 자기 방향들(FM)은 소용돌이 패턴을 이룰 수 있으나, 이에 한정되는 것은 아니다. 상기 복수의 자기 구역들의 자기 방향들(FM)은 일정한 패턴을 이루는 이유는 에너지적으로 안정하기 때문일 수 있다.
본 발명의 실시예들에 따르면, 자유층은 비자성 불순물들이 도핑된 수직 자성 물질을 포함할 수 있다. 비자성 불순물과 수직 자성 물질 간에 스핀-궤도 상호작용이 발생할 수 있으며, 이에 의한 이방성 자기장은 자유층의 이방성 자기장에 기여한다. 이에 따라, 자유층은 보다 큰 이방성 자기장 및 이방성 에너지를 가질 수 있다. 또한, 상기 스핀-궤도 상호작용에 의한 이방성 자기장에 의해, 자유층은 그 상면에 수직한 방향으로부터 예각의 각도만큼 기울어진 자화 방향들을 가질 수 있다. 일 예로, 자유층은 복수의 자기 구역들을 포함할 수 있으며, 복수의 자기 구역들의 각각은 자유층의 상면에 수직한 방향으로부터 예각의 각도만큼 기울어진 자화 용이축 및 자화 방향을 가질 수 있다. 자유층이 복수의 자기 구역들을 포함하는 경우, 자유층은 낮은 자벽 에너지(domain wall energy)를 가질 수 있으며, 이에 따라, 낮은 스위치 전류밀도를 가질 수 있다.
도 9 및 도 10은 본 발명의 실시예들에 따른 반도체 장치를 포함하는 전자 장치들을 도식적으로 설명하기 위한 도면들이다.
도 9을 참조하면, 본 발명의 실시예들에 따른 반도체 장치를 포함하는 전자 장치(1300)는 PDA, 랩톱(laptop) 컴퓨터, 휴대용 컴퓨터, 웹 태블릿(web tablet), 무선 전화기, 휴대폰, 디지털 음악 재생기(digital music player), 유무선 전자 기기 또는 이들 중의 적어도 둘을 포함하는 복합 전자 장치 중의 하나일 수 있다. 전자 장치(1300)는 버스(1350)를 통해서 서로 결합한 제어기(1310), 키패드, 키보드, 화면(display) 같은 입출력 장치(1320), 메모리(1330), 무선 인터페이스(1340)를 포함할 수 있다. 제어기(1310)는 예를 들면 하나 이상의 마이크로프로세서, 디지털 신호 프로세서, 마이크로 컨트롤러, 또는 이와 유사한 것들을 포함할 수 있다. 메모리(1330)는 예를 들면 제어기(1310)에 의해 실행되는 명령어를 저장하는데 사용될 수 있다. 메모리(1330)는 사용자 데이터를 저장하는 데 사용될 수 있으며, 상술한 본 발명의 실시예들에 따른 반도체 장치를 포함할 수 있다. 전자 장치(1300)는 RF 신호로 통신하는 무선 통신 네트워크에 데이터를 전송하거나 네트워크에서 데이터를 수신하기 위해 무선 인터페이스(1340)를 사용할 수 있다. 예를 들어 무선 인터페이스(1340)는 안테나, 무선 트랜시버 등을 포함할 수 있다. 전자 장치(1300)는 CDMA, GSM, NADC, E-TDMA, WCDMA, CDMA2000, Wi-Fi, Muni Wi-Fi, Bluetooth, DECT, Wireless USB, Flash-OFDM, IEEE 802.20, GPRS, iBurst, WiBro, WiMAX, WiMAX-Advanced, UMTS-TDD, HSPA, EVDO, LTE-Advanced, MMDS 등과 같은 통신 시스템의 통신 인터페이스 프로토콜을 구현하는데 이용될 수 있다.
도 10을 참조하면, 본 발명의 실시예들에 따른 반도체 장치들은 메모리 시스템(memory system)을 구현하기 위해 사용될 수 있다. 메모리 시스템(1400)은 대용량의 데이터를 저장하기 위한 메모리 소자(1410) 및 메모리 컨트롤러(1420)를 포함할 수 있다. 메모리 컨트롤러(1420)는 호스트(1430)의 읽기/쓰기 요청에 응답하여 메모리 소자(1410)로부터 저장된 데이터를 독출 또는 기입하도록 메모리 소자(1410)를 제어한다. 메모리 컨트롤러(1420)는 호스트(1430), 가령 모바일 기기 또는 컴퓨터 시스템으로부터 제공되는 어드레스를 메모리 소자(1410)의 물리적인 어드레스로 맵핑하기 위한 어드레스 맵핑 테이블(Address mapping table)을 구성할 수 있다. 메모리 소자(1410)는 상술한 본 발명의 실시예들에 따른 반도체 장치를 포함할 수 있다.
상술된 실시예들에서 개시된 반도체 장치들은 다양한 형태들의 반도체 패키지(semiconductor package)로 구현될 수 있다. 예를 들면, 본 발명의 실시예들에 따른 반도체 장치들은 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등의 방식으로 패키징될 수 있다.
본 발명의 실시예들에 따른 반도체 장치가 실장된 패키지는 상기 반도체 장치를 제어하는 컨트롤러 및/또는 논리 소자 등을 더 포함할 수도 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (10)

  1. 자유층, 고정층, 및 상기 자유층과 상기 고정층 사이의 터널 배리어층을 포함하는 자기 터널 접합을 포함하되,
    상기 자유층은:
    수직 자성 물질; 및
    상기 수직 자성 물질 내에 도핑된 비자성 불순물을 포함하는 자기 메모리 소자.
  2. 제1 항에 있어서,
    상기 비자성 불순물은 전이 금속 또는 희토류 원소를 포함하는 자기 메모리 소자.
  3. 제2 항에 있어서,
    상기 비자성 불순물의 스핀-궤도 결합 상수(spin-orbit coupling constant)는 250 cm-1인 자기 메모리 소자.
  4. 제3 항에 있어서,
    상기 자유층에 포함된 상기 비자성 불순물의 농도는 1at% 내지 10at%인 자기 메모리 소자.
  5. 제2 항에 있어서,
    상기 비자성 불순물의 스핀-궤도 결합 상수는 1000 cm-1인 자기 메모리 소자.
  6. 제5 항에 있어서,
    상기 자유층에 포함된 상기 비자성 불순물의 농도는 1at% 내지 5at%인 자기 메모리 소자.
  7. 제1 항에 있어서,
    상기 자유층은 그의 상면에 수직한 방향으로부터 예각의 각도만큼 기울어진 자화 방향을 갖는 자기 메모리 소자.
  8. 제7 항에 있어서,
    상기 비자성 불순물의 농도가 커짐에 따라, 상기 자유층의 상기 자화 방향이 상기 자유층의 상면에 수직한 방향으로부터 기울어진 각도는 커지는 자기 메모리 소자.
  9. 자유층, 고정층, 및 상기 자유층과 상기 고정층 사이의 터널 배리어층을 포함하는 자기 터널 접합을 포함하되,
    상기 자유층은 그의 상면에 수직한 방향으로부터 예각의 각도만큼 기울어진 자화 방향을 갖는 자기 메모리 소자.
  10. 제9 항에 있어서,
    상기 자유층은 복수 개의 자기 구역들(magnetic domains)을 포함하고,
    상기 자기 구역들의 각각은 상기 자유층의 상면에 수직한 방향으로부터 예각의 각도만큼 기울어진 자화 방향을 갖는 자기 메모리 소자.
KR1020150082711A 2015-06-11 2015-06-11 자기 메모리 소자 KR102466342B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150082711A KR102466342B1 (ko) 2015-06-11 2015-06-11 자기 메모리 소자
US15/136,875 US9825219B2 (en) 2015-06-11 2016-04-22 Magnetic memory devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150082711A KR102466342B1 (ko) 2015-06-11 2015-06-11 자기 메모리 소자

Publications (2)

Publication Number Publication Date
KR20160147114A true KR20160147114A (ko) 2016-12-22
KR102466342B1 KR102466342B1 (ko) 2022-11-15

Family

ID=57517624

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150082711A KR102466342B1 (ko) 2015-06-11 2015-06-11 자기 메모리 소자

Country Status (2)

Country Link
US (1) US9825219B2 (ko)
KR (1) KR102466342B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9837602B2 (en) * 2015-12-16 2017-12-05 Western Digital Technologies, Inc. Spin-orbit torque bit design for improved switching efficiency
KR101844128B1 (ko) * 2016-01-29 2018-04-02 서울대학교산학협력단 스핀궤도 토크 변조에 의한 자구벽 이동 소자
US10121961B2 (en) 2017-02-01 2018-11-06 Samsung Electronics Co., Ltd. Magnetic devices including magnetic junctions having tilted easy axes and enhanced damping programmable using spin orbit torque
JP2018157161A (ja) * 2017-03-21 2018-10-04 東芝メモリ株式会社 磁気記憶装置及びその製造方法
US20240145584A1 (en) * 2022-10-31 2024-05-02 International Business Machines Corporation Spin-based gate-all-around transistors

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100238717A1 (en) * 2009-03-18 2010-09-23 Kabushiki Kaisha Toshiba Magnetoresistive device and magnetic random access memory
US20110007560A1 (en) * 2009-05-27 2011-01-13 Commissariat A L'energie Atomique Et Aux Energies Alternatives Spin polarised magnetic device
US20140151831A1 (en) * 2012-12-03 2014-06-05 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions having a thermally stable and easy to switch magnetic free layer
US20140169085A1 (en) * 2012-12-07 2014-06-19 The Regents Of The University Of California Voltage-controlled magnetic memory element with canted magnetization

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2829868A1 (fr) 2001-09-20 2003-03-21 Centre Nat Rech Scient Memoire magnetique a ecriture par courant polarise en spin, mettant en oeuvre des alliages amorphes ferrimagnetiques et procede pour son ecriture
US6831312B2 (en) 2002-08-30 2004-12-14 Freescale Semiconductor, Inc. Amorphous alloys for magnetic devices
US7149105B2 (en) 2004-02-24 2006-12-12 Infineon Technologies Ag Magnetic tunnel junctions for MRAM devices
US7672093B2 (en) 2006-10-17 2010-03-02 Magic Technologies, Inc. Hafnium doped cap and free layer for MRAM device
KR101397654B1 (ko) 2007-12-19 2014-05-22 후지 덴키 가부시키가이샤 자기 메모리 소자, 그 구동 방법 및 불휘발성 기억장치
US8094421B2 (en) * 2007-12-26 2012-01-10 Hitachi Global Storage Technologies Netherlands, B.V. Current-perpendicular-to-plane (CPP) read sensor with multiple reference layers
US7999337B2 (en) 2009-07-13 2011-08-16 Seagate Technology Llc Static magnetic field assisted resistive sense element
KR101658394B1 (ko) 2009-12-15 2016-09-22 삼성전자 주식회사 자기터널접합 소자 및 그 제조방법과 자기터널접합 소자를 포함하는 전자소자
JP5545532B2 (ja) 2010-03-26 2014-07-09 日本電気株式会社 磁気メモリ及びその製造方法
FR2963152B1 (fr) 2010-07-26 2013-03-29 Centre Nat Rech Scient Element de memoire magnetique
US8462461B2 (en) 2011-07-05 2013-06-11 HGST Netherlands B.V. Spin-torque oscillator (STO) with magnetically damped free layer
US9087633B2 (en) 2011-12-21 2015-07-21 Samsung Electronics Co., Ltd. Magnetic device having a magnetic material in a contact structure coupled to a magnetic element and method of manufacture thereof
JP2013232497A (ja) 2012-04-27 2013-11-14 Renesas Electronics Corp 磁性体装置及びその製造方法
US9105830B2 (en) 2012-08-26 2015-08-11 Samsung Electronics Co., Ltd. Method and system for providing dual magnetic tunneling junctions using spin-orbit interaction-based switching and memories utilizing the dual magnetic tunneling junctions

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100238717A1 (en) * 2009-03-18 2010-09-23 Kabushiki Kaisha Toshiba Magnetoresistive device and magnetic random access memory
US20110007560A1 (en) * 2009-05-27 2011-01-13 Commissariat A L'energie Atomique Et Aux Energies Alternatives Spin polarised magnetic device
US20140151831A1 (en) * 2012-12-03 2014-06-05 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions having a thermally stable and easy to switch magnetic free layer
US20140169085A1 (en) * 2012-12-07 2014-06-19 The Regents Of The University Of California Voltage-controlled magnetic memory element with canted magnetization

Also Published As

Publication number Publication date
US9825219B2 (en) 2017-11-21
US20160365506A1 (en) 2016-12-15
KR102466342B1 (ko) 2022-11-15

Similar Documents

Publication Publication Date Title
KR102153559B1 (ko) 수직 자기터널접합을 구비하는 자기 기억 소자
KR101831931B1 (ko) 외인성 수직 자화 구조를 구비하는 자기 메모리 장치
KR102124361B1 (ko) 수직 자기터널접합을 포함하는 자기 기억 소자
US9166144B2 (en) Magnetic devices having perpendicular magnetic tunnel junction
CN106803532B (zh) 具有垂直磁隧道结的磁存储器件
KR102134132B1 (ko) 자기 기억 소자
KR20140135002A (ko) 자기 기억 소자 및 그 제조방법
KR102466342B1 (ko) 자기 메모리 소자
TW201511373A (zh) 具有接面磁性層與緩衝層之磁性記憶體元件
US10170690B2 (en) Hybrid-fl with edge-modified coupling
KR20110136560A (ko) 자기 메모리 소자
US9299923B2 (en) Magnetic devices having perpendicular magnetic tunnel junction
US9842987B2 (en) Magnetic tunnel junction memory devices including crystallized boron-including first magnetic layer on a tunnel barrier layer and lower boron-content second magnetic layer on the first magnetic layer
JP6999122B2 (ja) 垂直磁気トンネル接合を含む磁気記憶素子
KR102017622B1 (ko) 수직 자기터널접합을 구비하는 자기 메모리 장치들

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant