KR20160143940A - 저장 장치 및 그것을 내장한 메인 보드 및 그것의 자가 진단 방법 - Google Patents

저장 장치 및 그것을 내장한 메인 보드 및 그것의 자가 진단 방법 Download PDF

Info

Publication number
KR20160143940A
KR20160143940A KR1020150079331A KR20150079331A KR20160143940A KR 20160143940 A KR20160143940 A KR 20160143940A KR 1020150079331 A KR1020150079331 A KR 1020150079331A KR 20150079331 A KR20150079331 A KR 20150079331A KR 20160143940 A KR20160143940 A KR 20160143940A
Authority
KR
South Korea
Prior art keywords
self
diagnosis
command
interface
host
Prior art date
Application number
KR1020150079331A
Other languages
English (en)
Other versions
KR102450553B1 (ko
Inventor
순일 케샤바
김동건
비자이 모타지
최기현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150079331A priority Critical patent/KR102450553B1/ko
Priority to US15/059,094 priority patent/US10055321B2/en
Publication of KR20160143940A publication Critical patent/KR20160143940A/ko
Application granted granted Critical
Publication of KR102450553B1 publication Critical patent/KR102450553B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G06F11/2733—Test interface between tester and unit under test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories

Abstract

본 발명에 따른 적어도 하나의 비휘발성 메모리 장치를 갖는 저장 장치는, 외부의 주변 채널 허브와 통신하기 위한 호스트 인터페이스 및 자가 진단 펌웨어를 구동하기 위하여 외부의 호스트로부터 자가 진단 커맨드를 입력 받는 측대역 인터페이스를 포함한다.

Description

저장 장치 및 그것을 내장한 메인 보드 및 그것의 자가 진단 방법{STORAGE DEVICE, MAIN BOARD EMBEDDED THE SAME AND SELF DIAGNOSIS METHOD}
본 발명은 저장 장치, 그것을 내장한 메인 보드 및 그것의 자가 진단 방법에 관한 것이다.
종래에는 JTAG(joint test action group)과 같은 미리 정해진 규약에 따른 인터페이스를 사용하여 SSD에 포함된 반도체 패키지들에 대한 검사가 수행되었다. 그러나, 최근에는 보안 이슈 또는 반도체 사이즈 감소의 영향으로 인하여 JTAG과 같이 검사를 위한 통신 단자를 제거한 반도체 패키지들이 판매되고 있다. 이에 따라 상술된 온-보드 SSD와 같이 SSD 제조사가 SSD 완성품을 검사하지 못하는 경우에 대한 별도의 검사 툴이 요구된다.
본 발명의 목적은 자가 진단을 수행하는 저장 장치 및 그것을 포함하는 메인 보드 및 그것의 자가 진단 방법을 제공하는데 있다.
본 발명의 실시 예에 따른 적어도 하나의 비휘발성 메모리 장치를 갖는 저장 장치는, 외부의 주변 채널 허브와 통신하기 위한 호스트 인터페이스 및 자가 진단 펌웨어를 구동하기 위하여 외부의 호스트로부터 자가 진단 커맨드를 입력 받는 측대역 인터페이스를 포함한다.
실시 예에 있어서, 상기 호스트 인터페이스는 SATAe(Serial ATA Express) 인터페이스, 혹은 PCIe(Peripheral Component Interconnect Express) 인터페이스이다. 실시 예에 있어서, 상기 측대역 인터페이스는 I2C (inter integrated circuit) 인터페이스이다.
실시 예에 있어서, 상기 자가 진단 펌웨어는 상기 저장 장치를 웨이크-업시키는 시작 커맨드를 지원하는 제 1 모드를 포함하고, 상기 저장 장치는 상기 시작 커맨드에 응답하여 상기 자가 진단 펌웨어에 필요한 모든 커맨드들을 수용한다.
실시 예에 있어서, 상기 자가 진단 펌웨어는, 상기 저장 장치가 최대 전력 상태이지만, 자가 진단 세션이 오픈되지 않은 제 2 모드를 포함한다.
실시 예에 있어서, 자가 진단 펌웨어는, 자가 진단 세션이 인증되고, 오픈된 상태인 제 3 모드를 포함한다.
실시 예에 있어서, 상기 자가 진단 커맨드는 상기 호스트로부터 상기 측대역 인터페이스의 쓰기 요청에 따라 입력되고, 상기 저장 장치는 상기 쓰기 요청에 확인 신호를 상기 호스트로 전송한다.
실시 예에 있어서, 상기 자가 진단 커맨드가 입력된 후 소정의 시간 후에 자가 진단 결과값을 페치 커맨드가 입력된다.
실시 예에 있어서, 상기 자가 진단 커맨드에 응답하여 자가 진단을 수행할 때, 상기 페치 커맨드에 응답하여 비지 리트라이(busy retry)을 포함하는 응답 신호가 상기 호스트로 전송된다.
실시 예에 있어서, 상기 자가 진단 커맨드에 응답하여 자가 진단이 완료된 후, 상기 페치 커맨드에 응답하여 커맨드 완료를 포함하는 응답 신호가 상기 호스트로 전송된다.
실시 예에 있어서, 상기 자가 진단 커맨드에 응답하여 자가 진단을 수행한 결과로써, 에러가 발생할 경우, 상기 저장 장치 내부적으로 발생된 에러가 사전에 결정된 프로세서에 의하여 처리된다.
실시 예에 있어서, 상기 저장 장치는 PCIe SSD이고, 상기 호스트와 연결되고, 상기 측대역 인터페이스를 제공하는 USB(universal serial bus) 포트를 더 포함한다.
본 발명의 실시 예에 따른 저장 장치의 자가 진단 방법은, 측대역 인터페이스를 통하여 자가 진단 커맨드를 입력 받는 단계; 상기 자가 진단 커맨드에 응답하여 자가 진단 펌웨어를 구동하는 단계; 상기 측대역 인터페이스를 통하여 자가 진단 펌웨어의 구동 결과값에 대한 페치 커맨드를 입력 받는 단계; 상기 페치 커맨드에 응답하여 상기 측대역 인터페이스를 통하여 상기 구동 결과값을 디버거로 출력하는 단계를 포함한다.
실시 예에 있어서, 상기 자가 진단 커맨드에 따른 자가 진단시 에러가 발생할 때, 비지 리트라이를 포함하는 응답 신호를 상기 디버거로 출력하는 단계; 및 상기 발생된 에러를 자체적으로 해결하기 위한 동작을 수행하는 단계를 더 포함한다.
실시 예에 있어서, 상기 자가 진단 커맨드를 입력 받기 전에, 상기 저장 장치의 상기 측대역 인터페이스를 리셋하기 위한 리셋 커맨드를 입력 받는 단계를 더 포함한다.
본 발명의 실시 예에 따른 메인 보드는, 칩셋과 내부의 장치들과 연결하기 위한 주변 채널 허브; 상기 주변 채널 허브와 제 1 인터페이스를 통하여 통신하는 SSD(solid state drive); 및 상기 주변 채널 허브와 상기 SSD 각각에 제 2 인터페이스를 통하여 연결되는 멀티 플렉서를 포함하고, 상기 SSD는 외부의 자가 진단 커맨드를 상기 제 2 인터페이스를 통하여 상기 멀티 플렉서를 경유하여 입력 받고, 상기 자가 진단 커맨드에 응답하여 자가 진단 펌웨어를 구동시키고, 상기 주변 채널 허브, 상기 SSD, 및 상기 멀티 플렉서는 인쇄회로기판에 실장된다.
상술한 바와 같이 본 발명에 따른 저장 장치는 자가 진단 펌웨어를 측대역 인터페이스를 통하여 구동함으로써, 메인 보드에 패키징 후에도 자가 진단 테스트를 수행할 수 있다.
도 1은 본 발명의 개념을 설명하기 위한 테스트 시스템을 예시적으로 보여주는 도면이다.
도 2는 본 발명의 실시 예에 따른 측대역 인터페이스에서 쓰기 동작을 예시적으로 보여주는 도면이다.
도 3은 본 발명의 실시 예에 따른 측대역 인터페이스에서 읽기 동작을 보여주는 도면이다.
도 4는 본 발명의 실시 예에 따른 SSD의 자가 진단 모드를 개략적으로 보여주는 도면이다.
도 5는 본 발명의 자가 진단 커맨드를 예시적으로 보여주는 도면이다.
도 6은 본 발명의 실시 예에 따른 SSD의 자가 진단 과정을 보여주는 래더 다이어그램이다.
도 7은 본 발명의 실시 예에 따른 SSD를 예시적으로 보여주는 블록도이다.
도 8은 본 발명의 실시 예에 따른 eMMC를 예시적으로 보여주는 블록도이다.
도 9는 본 발명의 실시 예에 따른 UFS 시스템을 예시적으로 보여주는 블록도이다.
도 10은 본 발명의 실시 예에 따른 모바일 장치를 예시적으로 보여주는 블록도이다.
도 11은 본 발명의 실시 예에 따른 eMCP에 대한 블록도이다.
도 12는 본 발명의 온-보드 SSD를 구비한 메인 보드를 예시적으로 보여주는 도면이다.
아래에서는 도면들을 이용하여 본 발명의 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 본 발명의 내용을 명확하고 상세하게 기재할 것이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시 예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다.
상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다. 어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 혹은 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 혹은 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다. 본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 혹은 "가지다" 등의 용어는 실시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 혹은 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 혹은 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 혹은 이들을 조합한 것들의 존재 혹은 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명의 개념을 설명하기 위한 테스트 시스템(10)을 예시적으로 보여주는 도면이다. 도 1을 참조하면, 테스트 시스템(10)은 메인 보드(100) 및 그것을 테스트하는 호스트(200)를 포함한다.
메인 보드(100)는 주변 채널 허브(peripheral channel hub; PCH, 110), SSD(solid state drive, 120), 및 멀티 플렉서(130)를 포함할 수 있다. 도시되지 않았지만, 주변 채널 허브(110)는 중앙 처리 장치(central processing unit)와 다양한 종류의 장치들을 정해진 인터페이스에 따라 연결시킬 수 있다. 특히, 메인 보드(100)는 SSD(120)가 내장될 수 있다. 이렇게 내장된 SSD(120)는 온-보드(on-board SSD)라고 불리운다. 실시 예에 있어서, SSD(120)는 SRT(smart response technology)에 적용 가능하다. 실시 예에 있어서, SSD(120)는 PCIe SSD (peripheral component interconnect express solid state drive)일 수 있다.
SSD(120)는 자가 진단 펌웨어(SDIAG FW, 122), 측대역(sideband) 인터페이스(124, "제 2 인터페이스") 및 호스트 인터페이스(126, "제 1 인터페이스")를 포함할 수 있다.
자가 진단 펌웨어(122)는 호스트(200)의 자가 진단 커맨드를 입력 받고, 이에 응답하여 SSD(120)에 대한 자가 진단을 수행할 수 있다. 자가 진단 펌웨어(122)는 도시되지 않았지만, SSD(120) 내부의 적어도 하나의 비휘발성 메모리 장치에 저장될 수 있다.
측대역 인터페이스(124)는 멀티 플렉서(130)에 측대역 채널을 통하여 연결되고, 외부의 호스트(200)의 자가 진단 커맨드 및/혹 자가 진단 결과 요청을 입력 받는다. 자가 진단 요청 동작 및/혹 테스트 동작 결과 요청 동작은, 본 발명의 자가진단 프로토콜(SDIAG Protocol)에 의거하여 진행될 수 있다. 실시 예에 있어서, 측대역 인터페이스(124)는, 예를 들어, I2C(inter integrated circuit) 인터페이스를 이용할 수 있다. 하지만, 본 발명의 측대역 인터페이스가 여기에 제한되지 않는다고 이해되어야 할 것이다.
호스트 인터페이스(126)는 주변 채널 허브(110)와 통신하기 위한 인터페이스이다. 예를 들어, 호스트 인터페이스(126)는 SATA(serial AT attachment bus), SATAe(SATA express), SCSI, USB(universal serial bus), PCI(peripheral component interconnect), PCIe(peripheral component interconnect express), NVMe, SD(secure digital), SCSI(small computer system interface), SAS(serial Attached SCSI), UFS(universal flash storage), 낸드(nand) 인터페이스, FC(fiber channel) 등과 같은 다양한 인터페이스들 중 적어도 하나로 구현될 수 있다. 다만, 호스트 인터페이스(126)는 측대역 인터페이스(124)는 서로 다른 인터페이스이다.
멀티 플렉서(130)는, 측대역 채널을 통하여 주변 채널 허브(110) 및 SSD(120)에 연결될 수 있다. 멀티 플렉서(130)는 선택적으로 호스트(200)와 측대역 인터페이스를 통하여 통신하는 장치를 선택할 수 있다. 멀티 플렉서(130)는 호스트(200)과 연결하기 위한 물리적 포트(101)에 연결될 수 있다. 실시 예에 있어서, 물리적 포트(101)는 측대역 프로토콜 전용 포트일 수 있다. 다른 실시 예에 있어서, 물리적 포트(101)는 측대역 프로토콜 겸용 포트일 수 있다. 예를 들어, 물리적 포트(101)는 USB 프로토콜 포트이면서, 동시에 I2C 프로토콜을 지원할 수 있다.
호스트, 즉 디버거(200)는 측대역 프로토콜을 이용하여 메인 보드(100)의 내장된 SSD(120)에 대한 테스트를 요청할 수 있다. 이러한 테스트 요청에 응답하여 SSD(120)는 자가 진단 펌웨어(122)를 구동함으로써 소정의 테스트 동작을 수행한다. 이후에, 호스트(200)는 측대역 프로토콜을 이용하여 테스트 결과값을 요청할 수 있고, 이러한 요청에 응답하여 SSD(120)는 자가 진단 결과에 대한 값을 호스트(200)로 전송할 수 있다.
본 발명의 실시 예에 따른 테스트 시스템(10)은 호스트(200)의 테스트 요청에 따라 자가 진단을 수행하는 SSD(120)을 내장한 메인 보드(100)를 구비할 수 있다. 본 발명은 내장된 상태의 SSD(120)에 대한 테스트 동작을 수행함으로써, SSD 패키징에 따른 신뢰성 보장을 더욱 향상시킬 수 있다.
아래에서는 설명의 편의를 위하여 측대역 인터페이스가 I2C 인터페이스라고 가정하겠다. I2C 인터페이스는 양방향 오픈 드레인 라인들(SCL(serial clock), SDA(serial data)로 구성되고, 마스터-슬레이브(master-slave) 형태로 동작한다.
도 2는 본 발명의 실시 예에 따른 측대역 인터페이스에서 쓰기 동작을 예시적으로 보여주는 도면이다. 도 2를 참조하면, 마스터(예, 호스트(200))는, 시작 조건(S), 슬레이브 어드레스, 및 쓰기 명령을 전송하고, 이에 대하여 슬레이브(예, SSD(120))는 로우 형태의 확인 신호(A)를 출력하고, 이후 마스터는 쓰여질 데이터를 전송하고, 슬레이브는 확인 신호(A)를 출력하고, 이후 마스터는 쓰여질 데이터를 전송하고, 마지막 데이터인 경우 슬레이브는 미확인 신호(/A)를 출력한다. 이후 마스터는 종료 조건(P)을 전송한다. 실시 예에 있어서, 쓰기 명령은 '0'으로 지시될 수 있다. 하지만 본 발명의 쓰기 명령이 여기에 제한되지 않는다고 이해되어야 할 것이다.
도 3은 본 발명의 실시 예에 따른 측대역 인터페이스에서 읽기 동작을 보여주는 도면이다. 도 3을 참조하면, 마스터(예, 호스트(200))는, 시작 조건(S), 슬레이브 어드레스, 및 읽기 명령을 전송하고, 이에 대하여 슬레이브(예, SSD(120))는 로우 형태의 확인 신호(A) 및 전송할 데이터를 전송한다. 이후 마스터는 데이터를 입력 받고 확인 신호(A)를 슬레이브에 전송하고, 이러한 동작이 반복되고, 마지막 데이터가 전송된 후에는 마스터는 비확인 신호(/A) 및 종료 조건(P)를 슬레이브로 전송한다. 실시 예에 있어서, 읽기 명령은 '1'로 지시될 수 있다. 하지만 본 발명의 읽기 명령이 여기에 제한되지 않는다고 이해되어야 할 것이다.
도 4는 본 발명의 실시 예에 따른 SSD(120)의 자가 진단 모드를 개략적으로 보여주는 도면이다. 도 4를 참조하면, SSD(120)의 자가 진단 모드는 크게 3 가지로 구분된다. 제 1 모드는 장치 아이들(idle) 상태/ 저전력 모드(MD1)이고, 제 2 모드는 자가 진단 세션 클로즈 모드(MD2)이고, 제 3 모드는 자가진단 세션 오픈 모드(MD3)이다.
장치 아이들 상태/저전력 모드(MD1)에서, SSD(120)가 부트 업된 후, SSD(120)는 일반적으로 저전력 모드로 진입한다. 저전력 상태에서, 자가 진단 펌웨어는 시작 커맨드(start command)를 제공해야 한다. 여기서 시작 커맨드는 SSD(120)를 웨이크 업 시키는 커맨드이다. 시작 커맨드에 응답하여, SSD(120)는 모든 자가 진단 커맨드들 수용할 준비를 할 수 있다.
자가 진단 세션 클로즈 모드(MD2)에서, SSD(120)는 최대 전력 상태이지만, 세션이 오픈 된 후에만 제공될 수 있다. "Open SDIAG Session" 커맨드는 자가 진단 세션을 인증하는데 이용될 수 있다.
자가 진단 세션 오픈 모드(MD)에서, 자가 진단의 모든 기능들이 지원된다.
도 5는 본 발명의 자가 진단 커맨드를 예시적으로 보여주는 도면이다. 도 5를 참조하면, 자가 진단 커맨드는 다음과 같은 목록들을 포함할 수 있다.
I2C 리셋 명령은 장치 I2C 모듈을 리셋시키는 명령이다. Open SDIAG Session는 자가 진단 세션을 오픈시키는 명령이다. Switch Device Mode는 정상 모드와 진단 모드 상태의 스위칭을 지시하는 명령이다. BIST는 "built in self test"를 실행하는 명령이다. Extract Dump는 SSD(120)로부터 디버깅 정보를 추출하는 명령이다. Check Progress는 커맨드의 진행을 점검하라는 명령이다. Close SDIAG Session는 자가 진단 세션을 종료하라는 명령이다. 한편, 도 5에 도시된 자가 진단 커맨드는, 예시에 불과하고, 추가적인 커맨드가 더해지거나 목록에서 제거될 수 있다고 이해되어야 할 것이다.
도 6은 본 발명의 실시 예에 따른 SSD(120)의 자가 진단 과정을 보여주는 래더 다이어그램이다. 도 1 내지 도 6를 참조하면, 자가 진단 과정은 다음과 같다.
호스트(200)는 자가 진단 커맨드를 SSD(120)으로 전송한다. 이때 자가 진단 커맨드는 I2C 인터페이스의 쓰기 요청에 의해 전송될 수 있다(S10). 실시 예에 있어서, 호스트(200)는 장치의 읽기 요청 전송 전에 정해진 시간 정도 기다릴 수 있다. SSD(120)의 자가 진단 펌웨어(122)는 자가 진단 커맨드를 처리하고, 에러를 점검한다. 만일, 자가 진단 커맨드에 에러가 발생한다면, 자가 진단 펌웨어(122)는 적합한 에러 리스판스(error response)을 준비할 수 있다. 반면에, 자가 진단 커맨드에 에러가 없다면, 자가 진단 펌웨어(122)는 비지 상태(BUSY_RETRY)로 진행되고(S30), 자가 진단 커맨드에 의해 요청된 업무를 시작할 것이다.
이후, 호스트(200)는, 자가 진단 커맨드를 출력한 뒤 소정의 시간이 지난 후에, SSD(120)의 자가 진단 펌웨어(122)의 응답(Response)를 페치하도록 읽기 요청을 SSD(120)을 전송할 수 있다(S20). 만일, 마지막 커맨드에 어떠한 에러도 없다면, 자가 진단 펌웨어(122)는 적합한 에러 패킷으로 응답할 것이다. 에러가 없다면, 자가 진단 펌웨어(122)는 요청된 동작이 완료되었다(CMD_SUCCESS)는 것을 전송할 수 있다. 실시 예에 있어서, 자가 진단 펌웨어(122)는 자가 진단시 에러가 발생할 때, 발생된 에러를 정정하기 위한 동작을 추가적으로 수행할 수 있다.
반면에, 요청된 동작이 완료되지 않았다면, 자가 진단 펌웨어(122)는 "BUSY_RETRY" 패킷을 갖는 응답을 전송할 것이다(S20). 소정의 시간 후에 상술 된 응답 페치에 대한 읽기 요청 및 응답이 반복될 수 있다(S22, S32, ... , S24). 응답 패킷의 크기는 자가 진단 프로토콜에 정의된 구조로 구현될 수 있다.
도 7은 본 발명의 실시 예에 따른 SSD를 예시적으로 보여주는 블록도이다. 도 7을 참조하면, SSD(1000)는 복수의 비휘발성 메모리 장치들(1100) 및 SSD 제어기(1200)를 포함한다.
비휘발성 메모리 장치들(1100)은 옵션적으로 외부 고전압(Vpp)을 제공받도록 구현될 수 있다. 복수의 채널들(CH1 ~ CHi, i는 2 이상의 정수)에 연결된 복수의 비휘발성 메모리 패키지들(NVM PCKG)을 포함할 수 있다. 여기서 비휘발성 메모리 장치는 낸드 플래시 메모리(NAND Flash Memory), 수직형 낸드 플래시 메모리(Vertical NAND; VNAND), 노아 플래시 메모리(NOR Flash Memory), 저항성 램(Resistive Random Access Memory: RRAM), 상변화 메모리(Phase-Change Memory: PRAM), 자기저항 메모리(Magnetoresistive Random Access Memory: MRAM), 강유전체 메모리(Ferroelectric Random Access Memory: FRAM), 스핀주입 자화반전 메모리(Spin Transfer Torque Random Access Memory: STT-RAM) 등이 될 수 있다. 또한, 비휘발성 메모리 장치는 3차원 어레이 구조(three-dimensional array structure)로 구현될 수 있다. 본 발명의 실시 예로서, 3차원 메모리 어레이는, 실리콘 기판 및 메모리 셀들의 동작에 연관된 회로의 위에 배치되는 활성 영역을 갖는 메모리 셀들의 어레이들의 하나 또는 그 이상의 물리 레벨들에 모놀리식으로(monolithically) 형성될 수 있다. 메모리 셀들의 동작에 연관된 회로는 기판 내에 또는 기판 위에 위치할 수 있다. 모놀리식(monolithical)이란 용어는, 3차원 어레이의 각 레벨의 층들이 3차원 어레이의 하위 레벨의 층들 위에 직접 증착됨을 의미한다.
본 발명의 개념에 따른 실시 예로서, 3차원 메모리 어레이는 수직의 방향성을 가져, 적어도 하나의 메모리 셀이 다른 하나의 메모리 셀 위에 위치하는 수직 NAND 스트링들을 포함한다. 적어도 하나의 메모리 셀은 전하 트랩 층을 포함한다. 각각의 수직 NAND 스트링은 메모리 셀들 위에 위치하는 적어도 하나의 선택 트랜지스터를 포함할 수 있다. 적어도 하나의 선택 트랜지스터는 메모리 셀들과 동일한 구조를 갖고, 메모리 셀들과 함께 모놀리식으로 형성될 수 있다.
3차원 메모리 어레이가 복수의 레벨들로 구성되고, 레벨들 사이에 공유된 워드 라인들 또는 비트 라인들을 갖는다. 3차원 메모리 어레이에 적합한 구성은, 삼성전자에서 출원하였으며, 이 출원의 참고문헌으로 결합된 US 6,791,33, US 8,553,466, US 8,654,587, US 8,559,235, 및 US 2011/0233648에 설명될 것이다. 본 발명의 비휘발성 메모리 장치(NVM)는 전하 저장층이 전도성 부유 게이트로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(charge trap flash; CTF)에도 모두 적용 가능하다.
SSD 제어기(1200)는 복수의 채널들(CH1 ~ CHi, i는 2 이상의 정수)을 통하여 비휘발성 메모리 장치들(1100)에 연결된다. SSD 제어기(1200)는, 도 1 내지 도 6에서 설명된 바와 같이 외부의 호스트에 의해 자가 진단을 수행하는 자가 진단 펌웨어를 포함할 수 있다.
SSD 제어기(1200)는, I2C 인터페이스(1211), 적어도 하나의 프로세서(1210), 버퍼 메모리(1220), 에러 정정 회로(1230), 호스트 인터페이스(1250) 및 비휘발성 메모리 인터페이스(1260)를 포함한다.
I2C 인터페이스(1211)는 외부의 디버거와 자가 진단 프로토콜을 수행하기 위한 직렬 인터페이스이다. I2C 인터페이스(1211)에 입력된 자가 진단 커맨드들에 의거하여 자가 진단 펌웨어(1212)가 구동될 수 있다.
버퍼 메모리(1220)는 메모리 제어기(1200)의 동작에 필요한 데이터를 임시로 저장할 것이다. 버퍼 메모리(1220)는 데이터 혹은 명령을 저장하는 복수의 메모리 라인들을 포함할 수 있다. 여기서 복수의 메모리 라인들은 캐시 라인들에 다양한 방법으로 맵핑 될 수 있다. 도 20에서 버퍼 메모리(1220)는 메모리 제어기(1200)의 내부에 배치되지만, 본 발명이 여기에 제한되지 않는다고 이해되어야 할 것이다. 본 발명의 버퍼 메모리(1220)는 메모리 제어기(1200)의 외부에 별도의 IP(intellectual property)로 위치할 수도 있다.
에러 정정 회로(1230)는 쓰기 동작에서 프로그램될 데이터의 에러 정정 코드 값을 계산하고, 읽기 동작에서 읽혀진 데이터를 에러 정정 코드 값에 근거로 하여 에러 정정하고, 데이터 복구 동작에서 비휘발성 메모리 장치(1100)로부터 복구된 데이터의 에러를 정정할 수 있다.
에러 정정 회로(1230)는 비휘발성 메모리 장치(1100)로부터 수신된 데이터의 페일 비트(fail bit) 혹은 에러 비트를 정정하기 위한 에러 정정 코드(ECC; error correction code)를 생성한다. 에러 정정 회로(1230)는 비휘발성 메모리 장치(1230)로 제공되는 데이터의 에러 정정 인코딩을 수행하여, 패리티(parity) 비트가 부가된 데이터를 형성한다. 패리티 비트는 비휘발성 메모리 장치(1230)에 저장될 수 있다. 또한, 에러 정정 회로(1230)는 비휘발성 메모리 장치(1100)로부터 출력된 데이터에 대하여 에러 정정 디코딩을 수행할 수 있다. 에러정정 회로(1230)는 패리티(parity)를 사용하여 에러를 정정할 수 있다. 에러 정정 회로(1230)는 LDPC(low density parity check) code, BCH code, turbo code, 리드-솔로몬 코드(Reed-Solomon code), convolution code, RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러를 정정할 수 있다.
도시되지 않았지만, 메모리 제어기(1200)를 동작하는 데 필요한 코드 데이터를 저장하는 코드 메모리가 더 포함될 수 있다. 코드 메모리는 비휘발성 메모리 장치로 구현될 수 있다.
호스트 인터페이스(1250)는 외부의 장치와 인터페이스 기능을 제공할 수 있다. 호스트 인터페이스(1250)는 SATA(serial AT attachment bus), SATAe(SATA express), SCSI, USB(universal serial bus), PCI(peripheral component interconnect), PCIe(peripheral component interconnect express), NVMe, SD(secure digital), SCSI(small computer system interface), SAS(serial Attached SCSI), UFS(universal flash storage), 낸드(nand) 인터페이스, FC(fiber channel) 등을 통해 호스트와 연결될 수 있다.
비휘발성 메모리 인터페이스(1260)는 비휘발성 메모리 장치(1100)와 인터페이스 기능을 제공할 수 있다.
한편, 도시되지 않았지만, 메모리 제어기(1200)는 무선 통신 기능(예를 들어, WiFi)을 탑재할 수 있다.
본 발명의 실시 예에 따른 SSD(1000)는 보드에 패키징 후에도 외부의 요청에 응답하여 자가 진단을 수행함으로써, 패키징의 신뢰성을 향상시킬 수 있다.
한편, 도 1 내지 도 7에서는 메인 보드(100)에 내장된 SSD(120)를 설명하였다. 하지만 본 발명이 여기에 제한될 필요는 없다. 본 발명은 SSD가 아닌 eMMC(embedded multimedia card, moviNAND, iNAND)에도 적용 가능하다.
도 8은 본 발명의 실시 예에 따른 eMMC를 예시적으로 보여주는 블록도이다. 도 8을 참조하면, eMMC(2000)는 적어도 하나의 낸드 플래시 패키지(NAND PCKG, 2100) 및 제어기(2200)를 포함할 수 있다.
낸드 플래시 패키지(2100)는 비휘발성 메모리 패키지(NVM PCKG)로 구현될 수 있다. 메모리 제어기(2200)는 적어도 하나의 채널을 통하여 낸드 플래시 패키지(2100)에 연결될 수 있다. 메모리 제어기(2200)는 적어도 하나의 제어기 코어(2210), 호스트 인터페이스(2250) 및 낸드 인터페이스(2260)를 포함한다. 본 발명의 메모리 제어기(2200)는 상술 된 자가 진단 펌웨어를 구비할 수 있다.
적어도 하나의 제어기 코어(2210)는 eMMC(2000)의 전반적인 동작을 제어한다. 호스트 인터페이스(2250)는 제어기(2210)와 호스트의 인터페이싱을 수행한다. 낸드 인터페이스(2260)는 낸드 플래시 패키지(2100)와 메모리 제어기(2200)의 인터페이싱을 수행한다. 실시 예에 있어서, 호스트 인터페이스(2250)는 병렬 인터페이스(예를 들어, MMC 인터페이스)일 수 있다. 다른 실시 예에 있어서, eMMC(2000)의 호스트 인터페이스(2250)는 직렬 인터페이스(예를 들어, UHS-II, UFS 인터페이스)일 수 있다. 또 다른 실시 예에 있어서, 호스트 인터페이스(2250)는 낸드 인터페이스일 수 있다.
본 발명의 eMMC(2000)는 호스트로부터 서로 다른 전원 전압들(Vcc, Vccq)을 제공받을 수 있다. 여기서, 제 1 전원 전압(Vcc, 예를 들어 3.3V)은 낸드 플래시 메모리 장치(2100) 및 낸드 인터페이스(2260)에 제공되고, 제 2 전원 전압(Vccq, 예를 들어 1.8V/3.3V)은 제어기(2200)에 제공된다. 실시 예에 있어서, eMMC(2000)는 외부 고전압(Vpp)을 옵션적으로 제공받을 수 있다.
본 발명의 실시 예에 따른 eMMC(2000)는 자가 진단 펌웨어를 통하여 패키지 상태에서도 테스트 동작을 수행할 수 있다.
한편, 발 발명은 SSD 대신에 UFS(universal flash storage)에도 적용 가능하다.
도 9는 본 발명의 실시 예에 따른 UFS 시스템을 예시적으로 보여주는 블록도이다. 도 9를 참조하면, UFS 시스템(3000)은 UFS 호스트(3100), 적어도 하나의 임베디드 UFS 장치(3200), 착탈형 UFS 카드(3300)를 포함할 수 있다. UFS 호스트(3100) 및 임베디드 UFS 장치(3200) 사이의 통신 및 UFS 호스트(3100) 및 착탈형 UFS 카드(3300) 사이의 통신은 M-PHY 계층을 통하여 수행될 수 있다.
UFS 호스트(3100)는 도 1에 도시된 바와 같이, SSD(120)를 제외한 메인 보드(100)의 구성을 포함할 수 있다. 임베디드 UFS 장치(3200), 및 착탈형 UFS 카드(3300) 중 적어도 하나는 도 1 내지 도 6에 설명된 바와 같이 자가 진단 펌웨어를 구비할 수 있다.
한편, 호스트(3100)는 착탈형 UFS 카드(3400)는 UFS 프로토콜이 아닌 다른 프로토콜에 의해 통신하도록 브릿지(bridge)를 구비할 수 있다. UFS 호스트(3100)와 착탈형 UFS 카드(3400)는 다양한 카드 프로토콜(예를 들어, UFDs, MMC, eMMC SD(secure digital), mini SD, Micro SD 등)에 의해 통신할 수 있다.
본 발명은 모바일 장치에도 적용 가능하다.
도 10은 본 발명의 실시 예에 따른 모바일 장치(4000)를 예시적으로 보여주는 블록도이다. 도 10을 참조하면, 모바일 장치(4000)는 통합 프로세서(ModAP, 4100), 버퍼 메모리(4200), 디스플레이/터치 모듈(4300) 및 저장 장치(4400)를 포함한다.
통합 프로세서(4100)는 모바일 장치(4000)의 전반적인 동작 및 외부와의 유선/무선 통신을 제어하도록 구현될 수 있다. 버퍼 메모리(4200)는 모바일 장치(4000)의 처리 동작 시 필요한 데이터를 임시로 저장하도록 구현될 수 있다. 디스플레이/터치 모듈(4300)은 통합 프로세서(4100)에서 처리된 데이터를 디스플레이 하거나, 터치 패널로부터 데이터를 입력 받도록 구현될 수 있다. 저장 장치(4400)는 사용자의 데이터를 저장하도록 구현될 수 있다. 저장 장치(4400)는 eMMC, SSD, UFS 장치일 수 있다. 저장 장치(4400)는 도 1 내지 도 6에서 설명된 바와 같이 측대역 인터페이스를 통하여 자가 진단을 수행할 수 있다.
본 발명의 실시 예에 따른 모바일 장치(4000)는 상술 된 온 보드 상태에서 테스트를 수행할 수 있게 됨으로써, 패키징시 신뢰성을 더욱 향상시킬 수 있다.
도 11은 본 발명의 실시 예에 따른 eMCP(embedded MCP)에 대한 블록도이다. 도 11을 참조하면, eMCP(6000)는 eMMC(6100) 및 mDDR(mobile double data rate) 메모리 장치(6200)를 하나의 패키지로 구성한다. eMMC(6100)는 도 8에 도시된 eMMC(2000)로 구현될 수 있다. mDDR 메모리 장치(6200)는 모바일 전용 SDRAM(synchronous dynamic random access memory) 혹은 모바일 전용 플래시 메모리 장치일 수 있다.
도 12는 본 발명의 온-보드 저장 장치를 구비한 메인 보드를 예시적으로 보여주는 도면이다. 도 12를 참조하면, 메인 보드(7000)는 인쇄회로기판(7100)에 다양한 하드웨어 구성들이 실장될 수 있다. 메인 보드(7000)는 중앙 처리 유닛(CPU)이 실장되는 전용 영역(7120A), 메인 메모리(예, DRAM, PRAM, FlashDIMM, 등)가 실장되는 전용 영역(7160A), 칩셋(chipset)이 실장되는 전용 영역(7125A), 제 1 메모리 패키지(7111)가 실장되는 전용 영역(7111A)을 포함할 수 있다. 전용 영역들(7120A, 7160A, 7125A, 7111A) 각각은 인쇄 회로 기판(7100) 상에 제공되는 배선들을 통해 서로 전기적으로 연결될 수 있다. 메모리 제어기(7117) 및 제 2 메모리 패키지(7112)는 인쇄 회로 기판(7100)에 포함된 각각의 전용 영역들 상에 실장된다.
예시적으로, 메모리 제어기(7117) 및 제 1 및 제 2 메모리 패키지들(7111, 7112) 각각은 표면 실장 기술(SMT; surface mounting technology)을 사용하여 인쇄 회로 기판(7100)에 실장될 수 있다. 예를 들어, 제 1 메모리 패키지(7111)는 인쇄 회로 기판(7100) 상의 실장 영역(7111A)에 실장될 수 있다. 예시적으로, 메모리 제어기(7117) 및 제 1 및 제 2 메모리 패키지들(7111, 7112) 각각은 별도의 칩 또는 별도의 패키지로 구현되어 인쇄 회로 기판(7100) 상에 실장될 수 있다.
비록 도면에 도시되지는 않았으나, 제 1 및 제 2 메모리 장치들(7111, 7112) 이외에 다른 휘발성/비휘발성 메모리 장치들이 더 실장될 수 있다. 또한, 메모리 제어기(7117) 및 제 1 및 제 2 메모리 패키지들(7111, 7112)은 각각 인쇄 회로 기판(7100)의 서로 다른 일면들에 실장될 수 있다. 예를 들어, 제 1 메모리 패키지(7111)는 인쇄 회로 기판(7100)의 제 1 면에 장착되고, 제 2 메모리 패키지(7112)는 인쇄 회로 기판(7100)의 제 1 면의 반대 면인 제 2 면에 실장될 수 있다.
예시적으로, 메모리 제어기(7117) 및 제 1 및 제 2 메모리 패치키들(7111, 7112)이 인쇄 회로 기판(7100)에 실장된 이후에 외부 장치와 연결되고, 외부 장치의 제어에 따라 자가 진단을 수행할 수 있다.
한편, 도 12에서는 온-보드 저장 장치는 메모리 제어기(7117) 및 제 1 및 제 2 메모리 패키지들(7111, 7112) 각각이 분리된 구성이지만, 본 발명이 여기에 제한되지 않을 것이다. 메모리 제어기(7117) 및 제 1 및 제 2 메모리 패키지들(7111, 7112)는 하나의 칩으로 구성된 온-보드 저장 장치일 수 있다.
예를 들어, 메모리 제어기(7117) 및 제 1 및 제 2 메모리 패키지들(7111, 7112)이 표면 실장 기술(SMT)에 따라 인쇄 회로 기판(7100)에 실장될 경우, 메모리 제어기(7117) 및 제 1 및 제 2 메모리 패키지들(7111, 7112)의 접촉 불량 또는 고온으로 인한 결함들이 발생할 수 있다. 본 발명에 따른 저장 장치는 인쇄 회로 기판(7100)에 실장된 이후에 다른 하드웨어 구성 요소들이 실장되기 이전에 자가 진단을 수행하여 상술된 결함들을 검출할 수 있다.
한편, 상술 된 본 발명의 내용은 발명을 실시하기 위한 구체적인 실시 예들에 불과하다. 본 발명은 구체적이고 실제로 이용할 수 있는 수단 자체뿐 아니라, 장차 기술로 활용할 수 있는 추상적이고 개념적인 아이디어인 기술적 사상을 포함할 것이다.
100: 메인 보드
110: 주변 채널 허브
120: SSD
130: 멀티 플렉서
200: 호스트
122: 자가 진단 펌웨어
124: 측대역 인터페이스
126: 호스트 인터페이스

Claims (10)

  1. 적어도 하나의 비휘발성 메모리 장치를 갖는 저장 장치에 있어서:
    외부의 주변 채널 허브와 통신하기 위한 호스트 인터페이스; 및
    자가 진단 펌웨어를 구동하기 위하여 외부의 호스트로부터 자가 진단 커맨드를 입력 받는 측대역 인터페이스를 포함하는 저장 장치.
  2. 제 1 항에 있어서,
    상기 호스트 인터페이스는 PCIe(Peripheral Component Interconnect Express) 인터페이스인 저장 장치.
  3. 제 1 항에 있어서,
    상기 측대역 인터페이스는 I2C (inter integrated circuit) 인터페이스인 저장 장치.
  4. 제 1 항에 있어서,
    상기 자가 진단 펌웨어는 상기 저장 장치를 웨이크-업시키는 시작 커맨드를 지원하는 제 1 모드, 상기 저장 장치가 최대 전력 상태이지만, 자가 진단 세션이 오픈되지 않은 제 2 모드, 및 자가 진단 세션이 인증되고, 오픈된 상태인 제 3 모드를 포함하고,
    상기 저장 장치는 상기 시작 커맨드에 응답하여 상기 자가 진단 펌웨어에 필요한 모든 커맨드들을 수용할 수 있는 저장 장치.
  5. 제 1 항에 있어서,
    상기 자가 진단 커맨드는 상기 호스트로부터 상기 측대역 인터페이스의 쓰기 요청에 따라 입력되고,
    상기 저장 장치는 상기 쓰기 요청에 확인 신호를 상기 호스트로 전송하고,
    상기 자가 진단 커맨드가 입력된 후 소정의 시간 후에 자가 진단 결과값을 페치 커맨드가 입력되는 저장 장치.
  6. 제 5 항에 있어서,
    상기 자가 진단 커맨드에 응답하여 자가 진단을 수행할 때, 상기 페치 커맨드에 응답하여 비지 리트라이(busy retry)을 포함하는 응답 신호가 상기 호스트로 전송되는 저장 장치.
  7. 제 5 항에 있어서,
    상기 자가 진단 커맨드에 응답하여 자가 진단이 완료된 후, 상기 페치 커맨드에 응답하여 커맨드 완료를 포함하는 응답 신호가 상기 호스트로 전송되는 저장 장치.
  8. 제 1 항에 있어서,
    상기 자가 진단 커맨드에 응답하여 자가 진단을 수행한 결과로써, 에러가 발생할 경우, 상기 저장 장치 내부적으로 발생된 에러가 사전에 결정된 프로세서에 의하여 처리되는 저장 장치.
  9. 제 1 항에 있어서,
    상기 저장 장치는 PCIe SSD이고,
    상기 호스트와 연결되고, 상기 측대역 인터페이스를 제공하는 USB(universal serial bus) 포트를 더 포함하는 저장 장치.
  10. 저장 장치의 자가 진단 방법에 있어서:
    측대역 인터페이스를 통하여 자가 진단 커맨드를 입력 받는 단계;
    상기 자가 진단 커맨드에 응답하여 자가 진단 펌웨어를 구동하는 단계;
    상기 측대역 인터페이스를 통하여 자가 진단 펌웨어의 구동 결과값에 대한 페치 커맨드를 입력 받는 단계;
    상기 페치 커맨드에 응답하여 상기 측대역 인터페이스를 통하여 상기 구동 결과값을 디버거로 출력하는 단계를 포함하는 자가 진단 방법.
KR1020150079331A 2015-06-04 2015-06-04 저장 장치 및 그것을 내장한 메인 보드 및 그것의 자가 진단 방법 KR102450553B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150079331A KR102450553B1 (ko) 2015-06-04 2015-06-04 저장 장치 및 그것을 내장한 메인 보드 및 그것의 자가 진단 방법
US15/059,094 US10055321B2 (en) 2015-06-04 2016-03-02 Storage device, main board in which the storage device is embedded, and self-diagnosis method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150079331A KR102450553B1 (ko) 2015-06-04 2015-06-04 저장 장치 및 그것을 내장한 메인 보드 및 그것의 자가 진단 방법

Publications (2)

Publication Number Publication Date
KR20160143940A true KR20160143940A (ko) 2016-12-15
KR102450553B1 KR102450553B1 (ko) 2022-10-05

Family

ID=57451899

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150079331A KR102450553B1 (ko) 2015-06-04 2015-06-04 저장 장치 및 그것을 내장한 메인 보드 및 그것의 자가 진단 방법

Country Status (2)

Country Link
US (1) US10055321B2 (ko)
KR (1) KR102450553B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10372566B2 (en) * 2016-09-16 2019-08-06 Micron Technology, Inc. Storing memory array operational information in nonvolatile subarrays
CN107423180A (zh) * 2017-07-28 2017-12-01 郑州云海信息技术有限公司 一种固态硬盘及其诊断方法
CN107729274A (zh) * 2017-09-15 2018-02-23 郑州云海信息技术有限公司 一种实现PCIEx1连接器与NVME SSD互联的电路及方法
US11408934B2 (en) * 2017-12-22 2022-08-09 Nvidia Corporation In system test of chips in functional systems
CN108491039B (zh) * 2018-03-21 2021-01-26 英业达科技有限公司 复用型硬盘背板及服务器
CN110941582B (zh) * 2019-11-08 2021-06-29 浪潮(北京)电子信息产业有限公司 一种bmc芯片的usb总线结构及其通信方法
CN116825175B (zh) * 2023-05-29 2024-02-23 珠海妙存科技有限公司 一种eMMC一致性的测试方法、控制器及存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020133794A1 (en) * 2001-02-24 2002-09-19 Ruban Kanapathippillai Method and apparatus for integrated circuit debugging
US6694360B1 (en) * 2000-06-09 2004-02-17 3Com Corporation Multi-mode network interface having loadable software images
US7962792B2 (en) * 2008-02-11 2011-06-14 Siliconsystems, Inc. Interface for enabling a host computer to retrieve device monitor data from a solid state storage subsystem
US20140281133A1 (en) * 2013-03-15 2014-09-18 Vijay Karamcheti Managing the write performance of an asymmetric memory system

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100224966B1 (ko) 1997-07-11 1999-10-15 윤종용 다수의 마스터 디바이스 액세스 가능한 다층 구조의아이2씨 버스를 이용한 진단/제어 시스템
KR100299056B1 (ko) 1998-12-08 2001-09-06 오길록 사설 비동기전송모드 스위치에서의 멀티캐스팅을 위한 프락시 신호 처리 방법
US6895500B1 (en) * 2001-10-31 2005-05-17 Western Digital Technologies, Inc. Disk drive for receiving setup data in a self monitoring analysis and reporting technology (SMART) command
KR20050107159A (ko) 2004-05-07 2005-11-11 삼성전자주식회사 시스템의 직렬 인터페이스 버스를 위한 버스 컨트롤러
US7325095B2 (en) * 2005-02-28 2008-01-29 Hitachi Global Storage Technologies Netherlands B.V. Data storage organization for distributed computing in an intelligent disk drive
JP2006244416A (ja) 2005-03-07 2006-09-14 Fujitsu Ltd マスターノード及びスレーブノードを有する電子装置システム
US8010843B2 (en) 2005-12-14 2011-08-30 American Megatrends, Inc. System and method for debugging a target computer using SMBus
JP4222370B2 (ja) 2006-01-11 2009-02-12 セイコーエプソン株式会社 デバッグ支援装置及びデバッグ処理方法をコンピュータに実行させるためのプログラム
JP2008077794A (ja) * 2006-09-22 2008-04-03 Toshiba Corp 情報処理装置およびディスクドライブ制御方法
KR101226685B1 (ko) 2007-11-08 2013-01-25 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법.
KR101691092B1 (ko) 2010-08-26 2016-12-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US8553466B2 (en) 2010-03-04 2013-10-08 Samsung Electronics Co., Ltd. Non-volatile memory device, erasing method thereof, and memory system including the same
US9536970B2 (en) 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
CN102222056A (zh) 2010-04-13 2011-10-19 鸿富锦精密工业（深圳）有限公司 具有嵌入式系统的电子设备
KR101682666B1 (ko) 2010-08-11 2016-12-07 삼성전자주식회사 비휘발성 메모리 장치, 그것의 채널 부스팅 방법, 그것의 프로그램 방법 및 그것을 포함하는 메모리 시스템
KR101222108B1 (ko) 2010-12-09 2013-01-16 인텔릭스(주) Ｉ2ｃ 버스 프로토콜 기반의 직렬 클럭 버스 스위칭을 이용한 개별 또는 동시 접근 장치 및 그 방법
US9047922B2 (en) * 2012-01-27 2015-06-02 Seagate Technology Llc Autonomous event logging for drive failure analysis
US9003068B2 (en) * 2012-07-12 2015-04-07 International Business Machines Corporation Service channel for connecting a host computer to peripheral devices
KR20140060745A (ko) 2012-11-12 2014-05-21 삼성전기주식회사 카메라 모듈 제조용 공정 시스템 및 방법
CN103838698A (zh) 2012-11-27 2014-06-04 鸿富锦精密工业（深圳）有限公司 I2c总线架构及设备可用性查询方法
US9645954B2 (en) * 2014-06-05 2017-05-09 Lenovo (Singapore) Pte. Ltd. Embedded microcontroller and buses
KR102267041B1 (ko) * 2015-06-05 2021-06-22 삼성전자주식회사 스토리지 장치 및 그것의 동작 방법
US9916273B2 (en) * 2015-07-10 2018-03-13 Microsoft Technology Licensing, Llc Sideband serial channel for PCI express peripheral devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6694360B1 (en) * 2000-06-09 2004-02-17 3Com Corporation Multi-mode network interface having loadable software images
US20020133794A1 (en) * 2001-02-24 2002-09-19 Ruban Kanapathippillai Method and apparatus for integrated circuit debugging
US7962792B2 (en) * 2008-02-11 2011-06-14 Siliconsystems, Inc. Interface for enabling a host computer to retrieve device monitor data from a solid state storage subsystem
US20140281133A1 (en) * 2013-03-15 2014-09-18 Vijay Karamcheti Managing the write performance of an asymmetric memory system

Also Published As

Publication number Publication date
US10055321B2 (en) 2018-08-21
US20160358669A1 (en) 2016-12-08
KR102450553B1 (ko) 2022-10-05

Similar Documents

Publication Publication Date Title
KR102450553B1 (ko) 저장 장치 및 그것을 내장한 메인 보드 및 그것의 자가 진단 방법
CN110471866B (zh) 存储器系统和存储器系统的操作方法
US11532372B2 (en) Remote SSD debug via host/serial interface and method of executing the same
US10002652B1 (en) Memory system and method for operating the same
US9905314B2 (en) Storage module and method for datapath bypass
US10824523B2 (en) Data storage device and operating method thereof
CN108388525B (zh) 存储器系统及其操作方法
US20160232057A1 (en) Safe mode boot loader
CN109935251B (zh) 存储器系统、其操作方法以及包括其的数据处理系统
US8331151B2 (en) Semiconductor memory including control unit responsive to erase command to determine selection of redundant memory block
US10734045B2 (en) Memory system capable of performing a data clock calibration operation
KR20160066973A (ko) 스스로 에러를 검출하고 로그를 저장할 수 있는 데이터 저장 장치와 이를 포함하는 시스템
US20180374552A1 (en) Memory system and operation method thereof
CN110196822B (zh) 存储器装置、存储器控制器和存储器系统及其操作方法
CN108536622B (zh) 存储装置、数据处理系统以及操作存储装置的方法
US11194687B2 (en) Controller and operation method thereof
US20100318874A1 (en) Electronic memory device and method for error correcting thereof
US11748025B2 (en) Nonvolatile memory device, data storage device including the same and operating method thereof
CN108665920B (zh) 存储器系统及其操作方法
US10803960B2 (en) Memory device and operation method thereof
US20230266963A1 (en) Firmware updating method, apparatus and data system
CN110349615B (zh) 控制器、其操作方法及包括控制器的存储器系统
US20190095271A1 (en) Hidden diagnostic partition
US10861576B2 (en) Nonvolatile memory device, operating method thereof and data storage device including the same
US11921653B2 (en) Data storage device and method for lane detection and configuration

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant