KR20160133947A - 전자 장치 및 그 제조 방법 - Google Patents
전자 장치 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20160133947A KR20160133947A KR1020150067198A KR20150067198A KR20160133947A KR 20160133947 A KR20160133947 A KR 20160133947A KR 1020150067198 A KR1020150067198 A KR 1020150067198A KR 20150067198 A KR20150067198 A KR 20150067198A KR 20160133947 A KR20160133947 A KR 20160133947A
- Authority
- KR
- South Korea
- Prior art keywords
- memory
- metal oxide
- data
- selector
- oxide
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 48
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 124
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 124
- 239000004065 semiconductor Substances 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 229910052751 metal Inorganic materials 0.000 claims description 37
- 239000002184 metal Substances 0.000 claims description 37
- 238000012545 processing Methods 0.000 claims description 34
- 239000000463 material Substances 0.000 claims description 32
- 238000013500 data storage Methods 0.000 claims description 22
- 238000004891 communication Methods 0.000 claims description 16
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 14
- 229910052760 oxygen Inorganic materials 0.000 claims description 14
- 239000001301 oxygen Substances 0.000 claims description 14
- 239000012212 insulator Substances 0.000 claims description 11
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 11
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 10
- 150000004767 nitrides Chemical class 0.000 claims description 10
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 10
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 10
- 230000007704 transition Effects 0.000 claims description 10
- 238000009792 diffusion process Methods 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 5
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 5
- 229910000480 nickel oxide Inorganic materials 0.000 claims description 5
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 claims description 5
- 230000004888 barrier function Effects 0.000 claims description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- XHCLAFWTIXFWPH-UHFFFAOYSA-N [O-2].[O-2].[O-2].[O-2].[O-2].[V+5].[V+5] Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[V+5].[V+5] XHCLAFWTIXFWPH-UHFFFAOYSA-N 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 229910000484 niobium oxide Inorganic materials 0.000 claims description 3
- URLJKFSTXLNXLG-UHFFFAOYSA-N niobium(5+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Nb+5].[Nb+5] URLJKFSTXLNXLG-UHFFFAOYSA-N 0.000 claims description 3
- 229910001935 vanadium oxide Inorganic materials 0.000 claims description 3
- 230000003139 buffering effect Effects 0.000 claims description 2
- 238000004364 calculation method Methods 0.000 claims description 2
- 238000000605 extraction Methods 0.000 claims description 2
- 230000004044 response Effects 0.000 claims description 2
- 230000002950 deficient Effects 0.000 claims 2
- 230000008569 process Effects 0.000 abstract description 14
- 239000010410 layer Substances 0.000 description 47
- 239000011229 interlayer Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 230000008859 change Effects 0.000 description 7
- 239000004020 conductor Substances 0.000 description 6
- 239000007787 solid Substances 0.000 description 5
- 230000003068 static effect Effects 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
- H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
-
- H01L27/24—
-
- H01L27/11507—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H01L2251/303—
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
Abstract
본 발명의 실시예들이 해결하려는 과제는, 공정이 용이하고 가변 저항 소자의 특성 향상이 가능한 반도체 메모리를 포함하는 전자 장치 및 그 제조 방법을 제공하는 것이다. 상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 전자 장치는, 반도체 메모리를 포함하는 전자 장치로서, 상기 반도체 메모리는, 기판 상에 형성되고 트렌치를 포함하는 제1금속산화물; 상기 트렌치의 내벽을 따라 형성된 제2금속산화물; 상기 제2금속산화물 상에 형성되고 상기 트렌치의 일부를 매립하는 셀렉터; 및 상기 셀렉터 상에 형성된 상부전극을 포함할 수 있다. 상술한 본 발명의 실시예들에 의한 반도체 메모리를 포함하는 전자 장치 및 그 제조 방법에 의하면, 공정이 용이하고 가변 저항 소자의 특성 향상이 가능하다.
Description
본 특허 문헌은 메모리 회로 또는 장치와, 전자 장치에서의 이들의 응용에 관한 것이다.
최근 전자기기의 소형화, 저전력화, 고성능화, 다양화 등에 따라, 컴퓨터, 휴대용 통신기기 등 다양한 전자기기에서 정보를 저장할 수 있는 반도체 장치가 요구되고 있으며, 이에 대한 연구가 진행되고 있다. 이러한 반도체 장치로는 인가되는 전압 또는 전류에 따라 서로 다른 저항 상태 사이에서 스위칭하는 특성을 이용하여 데이터를 저장할 수 있는 반도체 장치 예컨대, RRAM(Resistive Random Access Memory), PRAM(Phase-change Random Access Memory), FRAM(Ferroelectric Random Access Memory), MRAM(Magnetic Random Access Memory), 이-퓨즈(E-fuse) 등이 있다.
본 발명의 실시예들이 해결하려는 과제는, 가변 저항 소자의 특성 향상이 가능한 반도체 메모리를 포함하는 전자 장치 및 그 제조 방법을 제공하는 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 전자 장치는, 반도체 메모리를 포함하는 전자 장치로서, 상기 반도체 메모리는, 기판 상에 형성되고 트렌치를 포함하는 제1금속산화물; 상기 트렌치의 내벽을 따라 형성된 제2금속산화물; 상기 제2금속산화물 상에 형성되고 상기 트렌치의 일부를 매립하는 셀렉터; 및 상기 셀렉터 상에 형성된 상부전극을 포함할 수 있다.
특히, 상기 제1금속산화물은 상기 셀렉터보다 열전도성이 낮은 물질을 포함할 수 있다. 또한, 상기 제1금속산화물 및 제2금속산화물은 막 내에 산소의 함유량이 다를 수 있다. 또한, 상기 제1금속산화물은 화학 양론비를 만족할 수 있다. 또한, 상기 제1금속산화물은 티타늄산화물, 탄탈륨산화물, 하프늄산화물, 니켈산화물 등을 포함할 수 있다. 또한, 상기 제2금속산화물은 화학 양론비보다 산소가 부족할 수 있다. 또한, 상기 제2금속산화물은 탄탈륨산화물 또는 티타늄산화물 등을 포함할 수 있다. 또한, 상기 셀렉터는 금속절연체전이층 또는 OTS 물질 등을 포함할 수 있다. 또한, 상기 셀렉터는 니오븀산화물 또는 바나듐산화물을 포함할 수 있다. 또한, 상기 제2금속산화물과 상기 셀렉터 사이에 확산방지층 또는 중간전극을 더 포함할 수 있다. 또한, 상기 확산방지층은 카본을 포함하는 물질층을 포함할 수 있다. 또한, 상기 중간전극은 금속질화물을 포함할 수 있다. 또한, 상기 상부전극은 금속질화물을 포함할 수 있다. 또한, 상기 기판과 제1금속산화물 사이에 하부전극을 더 포함하고, 상기 하부전극은 제1방향으로 연장되고 일정간격 이격된 복수의 도전라인을 포함할 수 있다. 또한, 상기 기판과 제1금속산화물 사이에 하부전극을 더 포함하고, 상기 금속배선은 상기 하부전극과 교차하는 제2방향으로 연장되고 일정간격 이격된 복수의 도전라인을 포함할 수 있다. 또한, 상기 기판과 제1금속산화물 사이에 하부전극을 더 포함하고, 상기 트렌치는 홀타입을 포함하며, 상기 하부전극과 상기 금속배선이 교차하는 영역에 배치될 수 있다.
또한, 상기 전자 장치는, 마이크로프로세서를 더 포함하고, 상기 마이크로프로세서는, 상기 마이크로프로세서 외부로부터의 명령을 포함하는 신호를 수신하고, 상기 명령의 추출이나 해독 또는 상기 마이크로프로세서의 신호의 입출력 제어를 수행하는 제어부; 상기 제어부가 명령을 해독한 결과에 따라서 연산을 수행하는 연산부; 및 상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 기억부를 포함하고, 상기 반도체 메모리는, 상기 마이크로프로세서 내에서 상기 기억부의 일부일 수 있다.
또한, 상기 전자 장치는, 프로세서를 더 포함하고, 상기 프로세서는, 상기 프로세서의 외부로부터 입력된 명령에 따라 데이터를 이용하여 상기 명령에 대응하는 연산을 수행하는 코어부; 상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 캐시 메모리부; 및 상기 코어부와 상기 캐시 메모리부 사이에 연결되고, 상기 코어부와 상기 캐시 메모리부 사이에 데이터를 전송하는 버스 인터페이스를 포함하고, 상기 반도체 메모리는, 상기 프로세서 내에서 상기 캐시 메모리부의 일부일 수 있다.
또한, 상기 전자 장치는, 프로세싱 시스템을 더 포함하고, 상기 프로세싱 시스템은, 수신된 명령을 해석하고 상기 명령을 해석한 결과에 따라 정보의 연산을 제어하는 프로세서; 상기 명령을 해석하기 위한 프로그램 및 상기 정보를 저장하기 위한 보조기억장치; 상기 프로그램을 실행할 때 상기 프로세서가 상기 프로그램 및 상기 정보를 이용해 상기 연산을 수행할 수 있도록 상기 보조기억장치로부터 상기 프로그램 및 상기 정보를 이동시켜 저장하는 주기억장치; 및 상기 프로세서, 상기 보조기억장치 및 상기 주기억장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스 장치를 포함하고, 상기 반도체 메모리는, 상기 프로세싱 시스템 내에서 상기 보조기억장치 또는 상기 주기억장치의 일부일 수 있다.
또한, 상기 전자 장치는, 데이터 저장 시스템을 더 포함하고, 상기 데이터 저장 시스템은, 데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 저장 장치; 외부로부터 입력된 명령에 따라 상기 저장 장치의 데이터 입출력을 제어하는 컨트롤러; 상기 저장 장치와 외부 사이에 교환되는 데이터를 임시로 저장하는 임시 저장 장치; 및 상기 저장 장치, 상기 컨트롤러 및 상기 임시 저장 장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고, 상기 반도체 메모리는, 상기 데이터 저장 시스템 내에서 상기 저장 장치 또는 상기 임시 저장 장치의 일부일 수 있다.
또한, 상기 전자 장치는, 메모리 시스템을 더 포함하고, 상기 메모리 시스템은, 데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 메모리; 외부로부터 입력된 명령에 따라 상기 메모리의 데이터 입출력을 제어하는 메모리 컨트롤러; 상기 메모리와 외부 사이에 교환되는 데이터를 버퍼링하기 위한 버퍼 메모리; 및 상기 메모리, 상기 메모리 컨트롤러 및 상기 버퍼 메모리 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고, 상기 반도체 메모리는, 상기 메모리 시스템 내에서 상기 메모리 또는 상기 버퍼 메모리의 일부일 수 있다.
또한, 상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 전자 장치의 제조 방법은, 반도체 메모리를 포함하는 전자 장치의 제조 방법으로서, 기판 상에 제1금속산화물을 형성하는 단계; 상기 제1금속산화물을 식각하여 홀타입의 U자형 트렌치를 형성하는 단계; 상기 트렌치의 내벽을 따라 제2금속산화물을 형성하는 단계; 상기 제2금속산화물 상에 상기 트렌치의 일부를 매립하는 셀렉터를 형성하는 단계; 및 상기 셀렉터 상에 전극을 형성하는 단계를 포함할 수 있다.
또한, 상기 제1금속산화물은 상기 셀렉터보다 열전도성이 낮은 물질을 포함할 수 있다. 또한, 상기 제1금속산화물 및 제2금속산화물은 막 내에 산소의 함유량이 다를 수 있다. 또한, 상기 제1금속산화물은 화학 양론비를 만족할 수 있다. 또한, 상기 제1금속산화물은 티타늄산화물, 탄탈륨산화물, 하프늄산화물, 니켈산화물 등을 포함할 수 있다. 또한, 상기 제2금속산화물은 화학 양론비보다 산소가 부족할 수 있다. 또한, 상기 제2금속산화물은 탄탈륨산화물 또는 티타늄산화물 등을 포함할 수 있다. 또한, 상기 셀렉터는 금속절연체전이층 또는 OTS 물질 등을 포함할 수 있다. 또한, 상기 셀렉터를 형성하는 단계 전에, 상기 제2금속산화물 상에 확산방지층을 형성하는 단계를 더 포함할 수 있다. 또한, 상기 셀렉터를 형성하는 단계 전에, 상기 제2금속산화물과 상기 셀렉터 사이에 중간전극을 형성하는 단계를 더 포함할 수 있다.
상술한 본 발명의 실시예들에 의한 반도체 메모리를 포함하는 전자 장치 및 그 제조 방법에 의하면, 가변 저항 소자의 특성 향상이 가능하다.
도 1는 본 발명의 일 실시예에 따른 반도체 장치를 설명하기 위한 단면도이다.
도 2 내지 도 9는 본 발명의 일 실시예예 따른 반도체 장치 제조 방법을 설명하기 위한 단면도 및 평면도이다.
도 10은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 마이크로프로세서의 구성도의 일 예이다.
도 11은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 프로세서의 구성도의 일 예이다.
도 12는 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 시스템의 구성도의 일 예이다.
도 13은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 데이터 저장 시스템의 구성도의 일 예이다.
도 14는 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 메모리 시스템의 구성도의 일 예이다.
도 2 내지 도 9는 본 발명의 일 실시예예 따른 반도체 장치 제조 방법을 설명하기 위한 단면도 및 평면도이다.
도 10은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 마이크로프로세서의 구성도의 일 예이다.
도 11은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 프로세서의 구성도의 일 예이다.
도 12는 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 시스템의 구성도의 일 예이다.
도 13은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 데이터 저장 시스템의 구성도의 일 예이다.
도 14는 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 메모리 시스템의 구성도의 일 예이다.
이하에서는, 첨부된 도면을 참조하여 다양한 실시예들이 상세히 설명된다.
도면은 반드시 일정한 비율로 도시된 것이라 할 수 없으며, 몇몇 예시들에서, 실시예들의 특징을 명확히 보여주기 위하여 도면에 도시된 구조물 중 적어도 일부의 비례는 과장될 수도 있다. 도면 또는 상세한 설명에 둘 이상의 층을 갖는 다층 구조물이 개시된 경우, 도시된 것과 같은 층들의 상대적인 위치 관계나 배열 순서는 특정 실시예를 반영할 뿐이어서 본 발명이 이에 한정되는 것은 아니며, 층들의 상대적인 위치 관계나 배열 순서는 달라질 수도 있다. 또한, 다층 구조물의 도면 또는 상세한 설명은 특정 다층 구조물에 존재하는 모든 층들을 반영하지 않을 수도 있다(예를 들어, 도시된 두 개의 층 사이에 하나 이상의 추가 층이 존재할 수도 있다). 예컨대, 도면 또는 상세한 설명의 다층 구조물에서 제1 층이 제2 층 상에 있거나 또는 기판상에 있는 경우, 제1 층이 제2 층 상에 직접 형성되거나 또는 기판상에 직접 형성될 수 있음을 나타낼 뿐만 아니라, 하나 이상의 다른 층이 제1 층과 제2 층 사이 또는 제1 층과 기판 사이에 존재하는 경우도 나타낼 수 있다.
도 1는 본 발명의 일 실시예에 따른 반도체 장치를 설명하기 위한 단면도이다.
도 1에 도시된 바와 같이, 본 실시예에 따른 메모리 셀은 하부전극(13), 제1금속산화물(14), 제2금속산화물(16A), 셀렉터(17), 상부전극(18A) 및 금속배선(19)을 포함할 수 있다.
하부전극(13)은 기판(11) 상에 제1방향으로 연장된 라인타입의 도전라인을 포함할 수 있다. 하부전극(13)은 복수의 도전라인을 포함할 수 있고, 각 도전라인은 일정 간격 이격되어 배치될 수 있다. 하부전극(13)은 제1층간절연층(12)에 의해 분리될 수 있다. 하부전극(13)은 각 셀 구조물에 전압 또는 전류를 공급하는 역할을 할 수 있다. 하부전극(13)은 도전물질을 포함할 수 있다. 예컨대, 하부전극(13)은 금속물질, 금속질화물질, 불순물이 도핑된 폴리실리콘물질 또는 이들의 조합 등을 포함할 수 있다.
제1층간절연층(12)은 산화물, 질화물 등 다양한 절연 물질을 포함할 수 있다.
제1금속산화물(14)은 홀 타입의 U자형 트렌치(15)를 포함할 수 있다. 트렌치(15)는 하부전극(13)과 금속배선(19)이 중첩되는 영역에 위치할 수 있다. 제1금속산화물(14)은 하부층의 하부전극(13)과 상부층의 금속배선(19) 사이를 이격하는 절연층 역할을 할 수 있다. 동시에, 제1금속산화물(14)은 제2금속산화물(16A)과 접하는 부분에서 제2금속산화물(16A)과 함께 가변저항 물질층 역할을 할 수 있다.
제1금속산화물(14)은 화학양론비를 만족하는 물질을 포함할 수 있다. 제1금속산화물(14)은 셀렉터(17)보다 열전도성이 낮은 물질을 포함할 수 있다. 제1금속산화물(14)은 티타늄산화물, 탄탈륨산화물, 하프늄산화물, 니켈산화물 등을 포함할 수 있다.
제2금속산화물(16A)은 트렌치(15) 내부를 따라 형성될 수 있다. 제2금속산화물(16A)은 산소 공공을 포함하고 산소 공공의 거동에 의해 저항이 변화할 수 있는 금속산화물을 포함할 수 있다. 제2금속산화물(16A)은 화학양론비보다 산소가 부족한 물질을 포함할 수 있다. 제2금속산화물(16A)은 예컨대, 티타늄산화물(TiOx, x < 2) 또는 탄탈륨산화물(TaOy, y < 2.5) 등을 포함할 수 있다.
제1 및 제2금속산화물(14, 16A)이 접하는 부분은 메모리 셀의 가변저항 물질층으로 작용할 수 있으며, 이때 제2금속산화물(16A)의 산소 공공이 제1금속산화물(14)로 공급되는지 여부 및 그에 따라 제1금속산화물(14) 내에 산소 공공에 의한 필라멘트 전류 통로가 생성되는지 여부에 따라 고저항 상태와 저저항 상태 사이에서 스위칭 할 수 있다.
제2금속산화물(16A)과 셀렉터(17) 사이에는 확산방지층(미도시) 또는 중간전극(미도시)이 더 포함될 수 있다. 확산방지층은 예컨대, 카본을 포함하는 물질층을 포함할 수 있다. 중간전극은 상부전극과 동일한 물질을 포함할 수 있다. 예컨대, 중간전극은 금속질화물을 포함할 수 있다.
셀렉터(17)는 제2금속산화물(16A) 상에 형성되어 트렌치(15)의 일부를 매립할 수 있다. 셀렉터(17)는 상대적으로 열전도성이 낮은 제1금속산화물(14)에 둘러싸인 형태를 가지므로, 열적 교란(Thermal disturbance)이 방지될 수 있다. 셀렉터(17)는 금속절연체전이층(MIT, Metal Insulator Transistion) 또는 OTS(Ovonic Threshold switch) 물질 등의 선택 소자 중에서 어느 하나를 포함할 수 있다. 금속절연체전이층에 전류가 흐르면 줄열(Joule Heat)이 발생하며, 이에 따라 특정한 문턱 전압에서 스위칭이 가능하다. 특히, 금속절연체전이층은 크로스 포인트 셀 어레이(Cross Point Cell Array) 구조에서 선택 소자로 사용될 수 있으며, 이러한 경우 선택되지 않은 셀을 통해 흐르는 미주 전류(Sneak Current)를 효과적으로 억제할 수 있다. 금속절연체전이층은 특정한 임계 온도에서 결정 구조(Crystal Structure)의 변화 등에 의해 절연체에서 금속으로 혹은 금속에서 절연체로 전이됨으로써 전기저항이 급격히 변하는 물질, 예컨대, 니오븀산화물 또는 바나듐산화물 등을 포함할 수 있다. OTS 물질은 칼코게나이드 물질을 포함할 수 있다. OTS 물질은 예컨대, Te, Se, Ge, Si, As, Ti, S 및 Sb 등으로 이루어진 그룹 중에서 선택된 어느 하나 또는 둘 이상의 조합을 포함할 수 있다.
상부전극(18A)은 셀렉터(17) 상부에 위치할 수 있다. 상부전극(18A)은 트렌치(15)의 나머지 부분을 모두 매립할 수 있다. 상부전극(18A)은 금속질화물을 포함할 수 있다.
금속배선(19)은 제1방향과 교차하는 제2방향으로 연장된 라인타입의 도전라인을 포함할 수 있다. 금속배선(19)은 복수의 도전라인을 포함할 수 있고, 각 도전라인은 일정 간격 이격되어 배치될 수 있다. 금속배선(19)은 제2층간절연층에 의해 분리될 수 있다. 금속배선(19)은 도전물질을 포함할 수 있다. 예컨대, 금속배선(19)은 금속물질, 금속질화물질, 불순물이 도핑된 폴리실리콘물질 또는 이들의 조합 등을 포함할 수 있다.
도 2 내지 도 9는 본 발명의 일 실시예예 따른 반도체 장치 제조 방법을 설명하기 위한 단면도 및 평면도이다. 각 도면의 a는 단면도를 나타내고, b는 평면도를 나타낸다. 이해를 돕기 위해, 단면도와 평면도를 함께 도시하여 설명하기로 한다. 평면도에서 실선은 최상층의 구조를 나타내고, 점선은 하부에 매립된 구조를 나타낸다.
도 2a 및 도 2b에 도시된 바와 같이, 기판(11) 상에 제1층간절연층(12)을 형성할 수 있다. 제1층간절연층(12)은 산화물, 질화물 등 다양한 절연 물질로 형성될 수 있다.
이어서, 제1층간절연층(12)을 관통하여 기판(11)에 연결되는 하부전극(13)을 형성할 수 있다. 하부전극(13)은 제1방향으로 연장되고, 일정 간격 이격된 복수의 도전라인을 포함할 수 있다.
도 3a 및 도 3b에 도시된 바와 같이, 하부전극(13) 및 제1층간절연층(12)을 포함하는 전면에 제1금속산화물(14)을 형성할 수 있다. 제1금속산화물(14)은 하부전극(13)과 후속 공정에 의해 형성될 금속배선 간의 층간절연 역할을 할 수 있다. 또한, 제1금속산화물(14)은 후속 공정에 의해 형성될 제2금속산화물과 함께 가변 저항 물질층으로 역할 할 수 있다. 특히, 제1금속산화물(14)은 후속 공정에 의해 형성될 셀렉터보다 열전도성이 낮은 물질을 포함할 수 있다. 즉, 제1금속산화물(14)은 셀렉터의 열적 교란(Thermal disturbance)를 방지하는 역할을 할 수 있다.
도 4a 및 도 4b에 도시된 바와 같이, 제1금속산화물(14)에 U자형의 트렌치(15)를 형성할 수 있다. U자형의 트렌치(15)는 홀 타입으로 하부전극(13)과 중첩되도록 위치할 수 있다. 특히, 트렌치(15)는 하부전극(13)과 후속 공정에 의해 형성될 금속배선이 교차되는 영역에 배치될 수 있다.
트렌치(15)의 형태는 이에 한정되지 않으며, 하부전극(13)과 금속배선이 교차되는 영역에 국부적으로 배치될 수 있는 여러 형태의 모양을 포함할 수 있다.
도 5a 및 도 5b에 도시된 바와 같이, 트렌치(15)를 포함하는 전체구조를 따라 제2금속산화물(16)이 형성될 수 있다. 제2금속산화물(16)은 제1금속산화물(14)과 함께 가변 저항 물질층 역할을 할 수 있다. 제2금속산화물(16)은 화학양론비보다 산소가 부족한 물질을 포함할 수 있다.
도 6a 및 도 6b에 도시된 바와 같이, 제2금속산화물(16) 상에 트렌치(15)의 일부를 매립하는 셀렉터(17)를 형성할 수 있다. 셀렉터(17)는 상대적으로 열전도성이 낮은 제1금속산화물(14)에 둘러싸인 형태를 가지므로, 열적 교란(Thermal disturbance)이 방지될 수 있다. 셀렉터(17)는 금속절연체전이층(MIT, Metal Insulator Transistion) 또는 OTS(Ovonic Threshold switch) 물질 등의 선택 소자 중에서 어느 하나를 포함할 수 있다.
본 실시예에서는 제2금속산화물(16) 상에 셀렉터(17)를 형성하고 있으나, 이에 한정되지 않으며 제2금속산화물(16)과 셀렉터(17) 사이에 확산방지층 또는 중간전극을 더 포함할 수 있다.
도 7a 및 도 7b에 도시된 바와 같이, 셀렉터(17)를 포함하는 전체구조 상에 도전물질(18)을 형성할 수 있다. 도전물질(18)은 트렌치(15)의 나머지 부분이 모두 매립되도록 충분한 두께로 형성될 수 있다.
도 8a 및 도 8b에 도시된 바와 같이, 도전물질(18, 도 7a 참조) 및 제2금속산화물(16, 도 7a 참조)을 식각할 수 있다. 따라서, 제1금속산화물(14), 제2금속산화물(16A), 셀렉터(17) 및 상부전극(18A)으로 구성된 셀 구조물이 형성될 수 있다. 셀 구조물은 하부전극(13) 및 후속 공정을 통해 형성될 금속배선에 각각 전기적으로 연결될 수 있다.
도전물질(18, 도 7a 참조) 및 제2금속산화물(16, 도 7a 참조)은 제1금속산화물(14)의 상면이 노출되는 타겟으로 식각을 진행할 수 있다. 식각은 평탄화 공정으로 진행할 수 있다. 평탄화 공정은 예컨대, 화학적기계적연마(Chemical Mechanical Polishing) 공정 또는 에치백 공정 등을 포함할 수 있다.
도 9a 및 도 9b에 도시된 바와 같이, 상부전극(18A)에 전기적으로 연결되는 금속배선(19)을 형성할 수 있다.
금속배선(19)은 제1방향과 교차하는 제2방향으로 연장되고 일정 간격 이격된 복수의 도전라인을 포함할 수 있다. 금속배선(19) 사이에는 제2층간절연층(20)이 형성될 수 있다. 제2층간절연층(20)은 제1층간절연층(12)과 동일한 물질을 포함할 수 있다.
전술한 실시예들의 메모리 회로 또는 반도체 장치는 다양한 장치 또는 시스템에 이용될 수 있다. 도 10 내지 도 14는 전술한 실시예들의 메모리 회로 또는 반도체 장치를 구현할 수 있는 장치 또는 시스템의 몇몇 예시들을 나타낸다.
도10은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 마이크로프로세서의 구성도의 일 예이다.
도 10을 참조하면, 마이크로프로세서(1000)는 다양한 외부 장치로부터 데이터를 받아서 처리한 후 그 결과를 외부 장치로 보내는 일련의 과정을 제어하고 조정하는 일을 수행할 수 있으며, 기억부(1010), 연산부(1020), 제어부(1030) 등을 포함할 수 있다. 마이크로프로세서(1000)는 중앙 처리 장치(Central Processing Unit; CPU), 그래픽 처리 장치(Graphic Processing Unit; GPU), 디지털 신호 처리 장치(Digital Signal Processor; DSP), 어플리케이션 프로세서(Application Processor; AP) 등 각종 데이터 처리 장치 일 수 있다.
기억부(1010)는 프로세서 레지스터(Processor register), 레지스터(Register) 등으로, 마이크로프로세서(1000) 내에서 데이터를 저장하는 부분일 수 있고, 데이터 레지스터, 주소 레지스터, 부동 소수점 레지스터 등을 포함할 수 있으며 이외에 다양한 레지스터를 포함할 수 있다. 기억부(1010)는 연산부(1020)에서 연산을 수행하는 데이터나 수행결과 데이터, 수행을 위한 데이터가 저장되어 있는 주소를 일시적으로 저장하는 역할을 수행할 수 있다.
기억부(1010)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예컨대, 기억부(1010)는 기판 상에 형성되고 트렌치를 포함하는 제1금속산화물; 상기 트렌치의 내벽을 따라 형성된 제2금속산화물; 상기 제2금속산화물 상에 형성되고 상기 트렌치의 일부를 매립하는 셀렉터; 및 상기 셀렉터 상에 형성된 상부전극을 포함할 수 있다. 이를 통해, 기억부(1010)의 데이터 저장 특성이 향상될 수 있다. 결과적으로, 마이크로프로세서(1000)의 동작 특성 향상이 가능하다.
연산부(1020)는 제어부(1030)가 명령을 해독한 결과에 따라서 여러 가지 사칙 연산 또는 논리 연산을 수행할 수 있다. 연산부(1020)는 하나 이상의 산술 논리 연산 장치(Arithmetic and Logic Unit; ALU) 등을 포함할 수 있다.
제어부(1030)는 기억부(1010), 연산부(1020), 마이크로프로세서(1000)의 외부 장치 등으로부터 신호를 수신하고, 명령의 추출이나 해독, 마이크로프로세서(1000)의 신호 입출력의 제어 등을 수행하고, 프로그램으로 나타내어진 처리를 실행할 수 있다.
본 실시예에 따른 마이크로프로세서(1000)는 기억부(1010) 이외에 외부 장치로부터 입력되거나 외부 장치로 출력할 데이터를 임시 저장할 수 있는 캐시 메모리부(1040)를 추가로 포함할 수 있다. 이 경우 캐시 메모리부(1040)는 버스 인터페이스(1050)를 통해 기억부(1010), 연산부(1020) 및 제어부(1030)와 데이터를 주고 받을 수 있다.
도 11은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 프로세서의 구성도의 일 예이다.
도 11을 참조하면, 프로세서(1100)는 다양한 외부 장치로부터 데이터를 받아서 처리한 후 그 결과를 외부 장치로 보내는 일련의 과정을 제어하고 조정하는 일을 수행하는 마이크로프로세서의 기능 이외에 다양한 기능을 포함하여 성능 향상 및 다기능을 구현할 수 있다. 프로세서(1100)는 마이크로프로세서의 역할을 하는 코어부(1110), 데이터를 임시 저장하는 역할을 하는 캐시 메모리부(1120) 및 내부와 외부 장치 사이의 데이터 전달을 위한 버스 인터페이스(1130)를 포함할 수 있다. 프로세서(1100)는 멀티 코어 프로세서(Multi Core Processor), 그래픽 처리 장치(Graphic Processing Unit; GPU), 어플리케이션 프로세서(Application Processor; AP) 등과 같은 각종 시스템 온 칩(System on Chip; SoC)을 포함할 수 있다.
본 실시예의 코어부(1110)는 외부 장치로부터 입력된 데이터를 산술 논리 연산하는 부분으로, 기억부(1111), 연산부(1112) 및 제어부(1113)를 포함할 수 있다.
기억부(1111)는 프로세서 레지스터(Processor register), 레지스터(Register) 등으로, 프로세서(1100) 내에서 데이터를 저장하는 부분일 수 있고, 데이터 레지스터, 주소 레지스터, 부동 소수점 레지스터 등를 포함할 수 있으며 이외에 다양한 레지스터를 포함할 수 있다. 기억부(1111)는 연산부(1112)에서 연산을 수행하는 데이터나 수행결과 데이터, 수행을 위한 데이터가 저장되어 있는 주소를 일시적으로 저장하는 역할을 수행할 수 있다. 연산부(1112)는 프로세서(1100)의 내부에서 연산을 수행하는 부분으로, 제어부(1113)가 명령을 해독한 결과에 따라서 여러 가지 사칙 연산, 논리 연산 등을 수행할 수 있다. 연산부(1112)는 하나 이상의 산술 논리 연산 장치(Arithmetic and Logic Unit; ALU) 등을 포함할 수 있다. 제어부(1113)는 기억부(1111), 연산부(1112), 프로세서(1100)의 외부 장치 등으로부터 신호를 수신하고, 명령의 추출이나 해독, 프로세서(1100)의 신호 입출력의 제어 등을 수행하고, 프로그램으로 나타내어진 처리를 실행할 수 있다.
캐시 메모리부(1120)는 고속으로 동작하는 코어부(1110)와 저속으로 동작하는 외부 장치 사이의 데이터 처리 속도 차이를 보완하기 위해 임시로 데이터를 저장하는 부분으로, 1차 저장부(1121), 2차 저장부(1122) 및 3차 저장부(1123)를 포함할 수 있다. 일반적으로 캐시 메모리부(1120)는 1차, 2차 저장부(1121, 1122)를 포함하며 고용량이 필요할 경우 3차 저장부(1123)를 포함할 수 있으며, 필요시 더 많은 저장부를 포함할 수 있다. 즉 캐시 메모리부(1120)가 포함하는 저장부의 개수는 설계에 따라 달라질 수 있다. 여기서, 1차, 2차, 3차 저장부(1121, 1122, 1123)의 데이터 저장 및 판별하는 처리 속도는 같을 수도 있고 다를 수도 있다. 각 저장부의 처리 속도가 다른 경우, 1차 저장부의 속도가 제일 빠를 수 있다. 캐시 메모리부(1120)의 1차 저장부(1121), 2차 저장부(1122) 및 3차 저장부(1123) 중 하나 이상의 저장부는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 캐시 메모리부(1120)는 기판 상에 형성되고 트렌치를 포함하는 제1금속산화물; 상기 트렌치의 내벽을 따라 형성된 제2금속산화물; 상기 제2금속산화물 상에 형성되고 상기 트렌치의 일부를 매립하는 셀렉터; 및 상기 셀렉터 상에 형성된 상부전극을 포함할 수 있다. 이를 통해 캐시 메모리부(1120)의 데이터 저장 특성이 향상될 수 있다. 결과적으로, 프로세서(1100)의 동작 특성 향상이 가능하다.
도 11에는 1차, 2차, 3차 저장부(1121, 1122, 1123)가 모두 캐시 메모리부(1120)의 내부에 구성된 경우를 도시하였으나, 캐시 메모리부(1120)의 1차, 2차, 3차 저장부(1121, 1122, 1123)는 모두 코어부(1110)의 외부에 구성되어 코어부(1110)와 외부 장치간의 처리 속도 차이를 보완할 수 있다. 또는, 캐시 메모리부(1120)의 1차 저장부(1121)는 코어부(1110)의 내부에 위치할 수 있고, 2차 저장부(1122) 및 3차 저장부(1123)는 코어부(1110)의 외부에 구성되어 처리 속도 차이의 보완 기능이 보다 강화될 수 있다. 또는, 1차, 2차 저장부(1121, 1122)는 코어부(1110)의 내부에 위치할 수 있고, 3차 저장부(1123)는 코어부(1110)의 외부에 위치할 수 있다.
버스 인터페이스(1130)는 코어부(1110), 캐시 메모리부(1120) 및 외부 장치를 연결하여 데이터를 효율적으로 전송할 수 있게 해주는 부분이다.
본 실시예에 따른 프로세서(1100)는 다수의 코어부(1110)를 포함할 수 있으며 다수의 코어부(1110)가 캐시 메모리부(1120)를 공유할 수 있다. 다수의 코어부(1110)와 캐시 메모리부(1120)는 직접 연결되거나, 버스 인터페이스(1130)를 통해 연결될 수 있다. 다수의 코어부(1110)는 모두 상술한 코어부의 구성과 동일하게 구성될 수 있다. 프로세서(1100)가 다수의 코어부(1110)를 포함할 경우, 캐시 메모리부(1120)의 1차 저장부(1121)는 다수의 코어부(1110)의 개수에 대응하여 각각의 코어부(1110) 내에 구성되고 2차 저장부(1122)와 3차 저장부(1123)는 다수의 코어부(1110)의 외부에 버스 인터페이스(1130)를 통해 공유되도록 구성될 수 있다. 여기서, 1차 저장부(1121)의 처리 속도가 2차, 3차 저장부(1122, 1123)의 처리 속도보다 빠를 수 있다. 다른 실시예에서, 1차 저장부(1121)와 2차 저장부(1122)는 다수의 코어부(1110)의 개수에 대응하여 각각의 코어부(1110) 내에 구성되고, 3차 저장부(1123)는 다수의 코어부(1110) 외부에 버스 인터페이스(1130)를 통해 공유되도록 구성될 수 있다.
본 실시예에 따른 프로세서(1100)는 데이터를 저장하는 임베디드(Embedded) 메모리부(1140), 외부 장치와 유선 또는 무선으로 데이터를 송수신할 수 있는 통신모듈부(1150), 외부 기억 장치를 구동하는 메모리 컨트롤부(1160), 외부 인터페이스 장치에 프로세서(1100)에서 처리된 데이터나 외부 입력장치에서 입력된 데이터를 가공하고 출력하는 미디어처리부(1170) 등을 추가로 포함할 수 있으며, 이 이외에도 다수의 모듈과 장치를 포함할 수 있다. 이 경우 추가된 다수의 모듈들은 버스 인터페이스(1130)를 통해 코어부(1110), 캐시 메모리부(1120) 및 상호간 데이터를 주고 받을 수 있다.
여기서 임베디드 메모리부(1140)는 휘발성 메모리뿐만 아니라 비휘발성 메모리를 포함할 수 있다. 휘발성 메모리는 DRAM(Dynamic Random Access Memory), Moblie DRAM, SRAM(Static Random Access Memory), 및 이와 유사한 기능을 하는 메모리 등을 포함할 수 있으며, 비휘발성 메모리는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), STTRAM(Spin Transfer Torque Random Access Memory), MRAM(Magnetic Random Access Memory), 및 이와 유사한 기능을 수행하는 메모리 등을 포함할 수 있다.
통신모듈부(1150)는 유선 네트워크와 연결할 수 있는 모듈, 무선 네트워크와 연결할 수 있는 모듈, 및 이들 전부를 포함할 수 있다. 유선 네트워크 모듈은, 전송 라인을 통하여 데이터를 송수신하는 다양한 장치들과 같이, 유선랜(Local Area Network; LAN), 유에스비(Universal Serial Bus; USB), 이더넷(Ethernet), 전력선통신(Power Line Communication; PLC) 등을 포함할 수 있다. 무선 네트워크 모듈은, 전송 라인 없이 데이터를 송수신하는 다양한 장치들과 같이, 적외선 통신(Infrared Data Association; IrDA), 코드 분할 다중 접속(Code Division Multiple Access; CDMA), 시분할 다중 접속(Time Division Multiple Access; TDMA), 주파수 분할 다중 접속(Frequency Division Multiple Access; FDMA), 무선랜(Wireless LAN), 지그비(Zigbee), 유비쿼터스 센서 네트워크(Ubiquitous Sensor Network; USN), 블루투스(Bluetooth), RFID(Radio Frequency IDentification), 롱텀에볼루션(Long Term Evolution; LTE), 근거리 무선통신(Near Field Communication; NFC), 광대역 무선 인터넷(Wireless Broadband Internet; Wibro), 고속 하향 패킷 접속(High Speed Downlink Packet Access; HSDPA), 광대역 코드 분할 다중 접속(Wideband CDMA; WCDMA), 초광대역 통신(Ultra WideBand; UWB) 등을 포함할 수 있다.
메모리 컨트롤부(1160)는 프로세서(1100)와 서로 다른 통신 규격에 따라 동작하는 외부 저장 장치 사이에 전송되는 데이터를 처리하고 관리하기 위한 것으로 각종 메모리 컨트롤러, 예를 들어, IDE(Integrated Device Electronics), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), RAID(Redundant Array of Independent Disks), SSD(Solid State Disk), eSATA(External SATA), PCMCIA(Personal Computer Memory Card International Association), USB(Universal Serial Bus), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등을 제어하는 컨트롤러를 포함할 수 있다.
미디어처리부(1170)는 프로세서(1100)에서 처리된 데이터나 외부 입력장치로부터 영상, 음성 및 기타 형태로 입력된 데이터를 가공하고, 이 데이터를 외부 인터페이스 장치로 출력할 수 있다. 미디어처리부(1170)는 그래픽 처리 장치(Graphics Processing Unit; GPU), 디지털 신호 처리 장치(Digital Signal Processor; DSP), 고선명 오디오(High Definition Audio; HD Audio), 고선명 멀티미디어 인터페이스(High Definition Multimedia Interface; HDMI) 컨트롤러 등을 포함할 수 있다.
도 12는 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 시스템의 구성도의 일 예이다.
도 12를 참조하면, 시스템(1200)은 데이터를 처리하는 장치로, 데이터에 대하여 일련의 조작을 행하기 위해 입력, 처리, 출력, 통신, 저장 등을 수행할 수 있다. 시스템(1200)은 프로세서(1210), 주기억장치(1220), 보조기억장치(1230), 인터페이스 장치(1240) 등을 포함할 수 있다. 본 실시예의 시스템(1200)은 컴퓨터(Computer), 서버(Server), PDA(Personal Digital Assistant), 휴대용 컴퓨터(Portable Computer), 웹 타블렛(Web Tablet), 무선 폰(Wireless Phone), 모바일 폰(Mobile Phone), 스마트 폰(Smart Phone), 디지털 뮤직 플레이어(Digital Music Player), PMP(Portable Multimedia Player), 카메라(Camera), 위성항법장치(Global Positioning System; GPS), 비디오 카메라(Video Camera), 음성 녹음기(Voice Recorder), 텔레매틱스(Telematics), AV시스템(Audio Visual System), 스마트 텔레비전(Smart Television) 등 프로세스를 사용하여 동작하는 각종 전자 시스템일 수 있다.
프로세서(1210)는 입력된 명령어의 해석과 시스템(1200)에 저장된 자료의 연산, 비교 등의 처리를 제어할 수 있고, 마이크로프로세서(Micro Processor Unit; MPU), 중앙 처리 장치(Central Processing Unit; CPU), 싱글/멀티 코어 프로세서(Single/Multi Core Processor), 그래픽 처리 장치(Graphic Processing Unit; GPU), 어플리케이션 프로세서(Application Processor; AP), 디지털 신호 처리 장치(Digital Signal Processor; DSP) 등을 포함할 수 있다.
주기억장치(1220)는 프로그램이 실행될 때 보조기억장치(1230)로부터 프로그램 코드나 자료를 이동시켜 저장, 실행시킬 수 있는 기억장소로, 전원이 끊어져도 기억된 내용이 보존될 수 있다. 주기억장치(1220)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 주기억장치(1220)는 기판 상에 형성되고 트렌치를 포함하는 제1금속산화물; 상기 트렌치의 내벽을 따라 형성된 제2금속산화물; 상기 제2금속산화물 상에 형성되고 상기 트렌치의 일부를 매립하는 셀렉터; 및 상기 셀렉터 상에 형성된 상부전극을 포함할 수 있다. 이를 통해, 주기억장치(1220)의 데이터 저장 특성이 향상될 수 있다. 결과적으로, 시스템(1200)의 동작 특성 향상이 가능하다.
또한, 주기억장치(1220)는 전원이 꺼지면 모든 내용이 지워지는 휘발성 메모리 타입의 에스램(Static Random Access Memory; SRAM), 디램(Dynamic Random Access Memory) 등을 더 포함할 수 있다. 이와는 다르게, 주기억장치(1220)는 전술한 실시예의 반도체 장치를 포함하지 않고, 전원이 꺼지면 모든 내용이 지워지는 휘발성 메모리 타입의 에스램(Static Random Access Memory; SRAM), 디램(Dynamic Random Access Memory) 등을 포함할 수 있다.
보조기억장치(1230)는 프로그램 코드나 데이터를 보관하기 위한 기억장치를 말한다. 주기억장치(1220)보다 속도는 느리지만 많은 자료를 보관할 수 있다. 보조기억장치(1230)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 보조기억장치(1230)는 기판 상에 형성되고 트렌치를 포함하는 제1금속산화물; 상기 트렌치의 내벽을 따라 형성된 제2금속산화물; 상기 제2금속산화물 상에 형성되고 상기 트렌치의 일부를 매립하는 셀렉터; 및 상기 셀렉터 상에 형성된 상부전극을 포함할 수 있다. 이를 통해, 보조기억장치(1230)의 데이터 저장 특성이 향상될 수 있다. 결과적으로, 시스템(1200)의 동작 특성 향상이 가능하다.
또한, 보조기억장치(1230)는 자기를 이용한 자기테이프, 자기디스크, 빛을 이용한 레이져 디스크, 이들 둘을 이용한 광자기디스크, 고상 디스크(Solid State Disk; SSD), USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등과 같은 데이터 저장 시스템(도 13의 1300 참조)을 더 포함할 수 있다. 이와는 다르게, 보조기억장치(1230)는 전술한 실시예의 반도체 장치를 포함하지 않고 자기를 이용한 자기테이프, 자기디스크, 빛을 이용한 레이져 디스크, 이들 둘을 이용한 광자기디스크, 고상 디스크(Solid State Disk; SSD), USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 데이터 저장 시스템(도 10의 1300 참조)들을 포함할 수 있다.
인터페이스 장치(1240)는 본 실시예의 시스템(1200)과 외부 장치 사이에서 명령, 데이터 등을 교환하기 위한 것일 수 있으며, 키패드(keypad), 키보드(keyboard), 마우스(Mouse), 스피커(Speaker), 마이크(Mike), 표시장치(Display), 각종 휴먼 인터페이스 장치(Human Interface Device; HID), 통신장치 등일 수 있다. 통신장치는 유선 네트워크와 연결할 수 있는 모듈, 무선 네트워크와 연결할 수 있는 모듈, 및 이들 전부를 포함할 수 있다. 유선 네트워크 모듈은, 전송 라인을 통하여 데이터를 송수신하는 다양한 장치들과 같이, 유선랜(Local Area Network; LAN), 유에스비(Universal Serial Bus; USB), 이더넷(Ethernet), 전력선통신(Power Line Communication; PLC) 등을 포함할 수 있으며, 무선 네트워크 모듈은, 전송 라인 없이 데이터를 송수신하는 다양한 장치들과 같이, 적외선 통신(Infrared Data Association; IrDA), 코드 분할 다중 접속(Code Division Multiple Access; CDMA), 시분할 다중 접속(Time Division Multiple Access; TDMA), 주파수 분할 다중 접속(Frequency Division Multiple Access; FDMA), 무선랜(Wireless LAN), 지그비(Zigbee), 유비쿼터스 센서 네트워크(Ubiquitous Sensor Network; USN), 블루투스(Bluetooth), RFID(Radio Frequency IDentification), 롱텀에볼루션(Long Term Evolution; LTE), 근거리 무선통신(Near Field Communication; NFC), 광대역 무선 인터넷(Wireless Broadband Internet; Wibro), 고속 하향 패킷 접속(High Speed Downlink Packet Access; HSDPA), 광대역 코드 분할 다중 접속(Wideband CDMA; WCDMA), 초광대역 통신(Ultra WideBand; UWB) 등을 포함할 수 있다.
도 13은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 데이터 저장 시스템의 구성도의 일 예이다.
도 13을 참조하면, 데이터 저장 시스템(1300)은 데이터 저장을 위한 구성으로 비휘발성 특성을 가지는 저장 장치(1310), 이를 제어하는 컨트롤러(1320), 외부 장치와의 연결을 위한 인터페이스(1330), 및 데이터를 임시 저장하기 위한 임시 저장 장치(1340)를 포함할 수 있다. 데이터 저장 시스템(1300)은 하드 디스크(Hard Disk Drive; HDD), 광학 드라이브(Compact Disc Read Only Memory; CDROM), DVD(Digital Versatile Disc), 고상 디스크(Solid State Disk; SSD) 등의 디스크 형태와 USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 카드 형태일 수 있다.
저장 장치(1310)는 데이터를 반 영구적으로 저장하는 비휘발성 메모리를 포함할 수 있다. 여기서, 비휘발성 메모리는, ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 포함할 수 있다.
컨트롤러(1320)는 저장 장치(1310)와 인터페이스(1330) 사이에서 데이터의 교환을 제어할 수 있다. 이를 위해 컨트롤러(1320)는 데이터 저장 시스템(1300) 외부에서 인터페이스(1330)를 통해 입력된 명령어들을 처리하기 위한 연산 등을 수행하는 프로세서(1321)를 포함할 수 있다.
인터페이스(1330)는 데이터 저장 시스템(1300)과 외부 장치간에 명령 및 데이터 등을 교환하기 위한 것이다. 데이터 저장 시스템(1300)이 카드인 경우, 인터페이스(1330)는, USB(Universal Serial Bus Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등과 같은 장치에서 사용되는 인터페이스들과 호환될 수 있거나, 또는, 이들 장치와 유사한 장치에서 사용되는 인터페이스들과 호환될 수 있다. 데이터 저장 시스템(1300)이 디스크 형태일 경우, 인터페이스(1330)는 IDE(Integrated Device Electronics), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), eSATA(External SATA), PCMCIA(Personal Computer Memory Card International Association), USB(Universal Serial Bus) 등과 같은 인터페이스와 호환될 수 있거나, 또는, 이들 인터페이스와 유사한 인터페이스와 호환될 수 있다. 인터페이스(1330)는 서로 다른 타입을 갖는 하나 이상의 인터페이스와 호환될 수도 있다.
임시 저장 장치(1340)는 외부 장치와의 인터페이스, 컨트롤러, 및 시스템의 다양화, 고성능화에 따라 인터페이스(1330)와 저장 장치(1310)간의 데이터의 전달을 효율적으로 하기 위하여 데이터를 임시로 저장할 수 있다. 임시 저장 장치(1340)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 임시 저장 장치(1340)는 기판 상에 형성되고 트렌치를 포함하는 제1금속산화물; 상기 트렌치의 내벽을 따라 형성된 제2금속산화물; 상기 제2금속산화물 상에 형성되고 상기 트렌치의 일부를 매립하는 셀렉터; 및 상기 셀렉터 상에 형성된 상부전극을 포함할 수 있다. 이를 통해, 임시 저장 장치(1340)의 데이터 저장 특성이 향상될 수 있다. 결과적으로, 데이터 저장 시스템(1300)의 동작 특성 향상이 가능하다.
도 14는 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 메모리 시스템의 구성도의 일 예이다.
도 14를 참조하면, 메모리 시스템(1400)은 데이터 저장을 위한 구성으로 비휘발성 특성을 가지는 메모리(1410), 이를 제어하는 메모리 컨트롤러(1420), 외부 장치와의 연결을 위한 인터페이스(1430) 등을 포함할 수 있다. 메모리 시스템(1400)은 고상 디스크(Solid State Disk; SSD), USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 카드 형태일 수 있다.
데이터를 저장하는 메모리(1410)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 메모리(1410)는 기판 상에 형성되고 트렌치를 포함하는 제1금속산화물; 상기 트렌치의 내벽을 따라 형성된 제2금속산화물; 상기 제2금속산화물 상에 형성되고 상기 트렌치의 일부를 매립하는 셀렉터; 및 상기 셀렉터 상에 형성된 상부전극을 포함할 수 있다. 이를 통해, 메모리(1410)의 데이터 저장 특성이 향상될 수 있다. 결과적으로, 메모리 시스템(1400)의 동작 특성 향상이 가능하다.
더불어, 본 실시예의 메모리는 비휘발성인 특성을 가지는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 포함할 수 있다.
메모리 컨트롤러(1420)는 메모리(1410)와 인터페이스(1430) 사이에서 데이터의 교환을 제어할 수 있다. 이를 위해 메모리 컨트롤러(1420)는 메모리 시스템(1400) 외부에서 인터페이스(1430)를 통해 입력된 명령어들을 처리 연산하기 위한 프로세서(1421)를 포함할 수 있다.
인터페이스(1430)는 메모리 시스템(1400)과 외부 장치간에 명령 및 데이터 등을 교환하기 위한 것으로, USB(Universal Serial Bus), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등과 같은 장치에서 사용되는 인터페이스와 호환될 수 있거나, 또는, 이들 장치들과 유사한 장치들에서 사용되는 인터페이스와 호환될 수 있다. 인터페이스(1430)는 서로 다른 타입을 갖는 하나 이상의 인터페이스와 호환될 수도 있다.
본 실시예의 메모리 시스템(1400)은 외부 장치와의 인터페이스, 메모리 컨트롤러, 및 메모리 시스템의 다양화, 고성능화에 따라 인터페이스(1430)와 메모리(1410)간의 데이터의 입출력을 효율적으로 전달하기 위한 버퍼 메모리(1440)를 더 포함할 수 있다. 데이터를 임시로 저장하는 버퍼 메모리(1440)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 버퍼 메모리(1440)는 기판 상에 형성되고 트렌치를 포함하는 제1금속산화물; 상기 트렌치의 내벽을 따라 형성된 제2금속산화물; 상기 제2금속산화물 상에 형성되고 상기 트렌치의 일부를 매립하는 셀렉터; 및 상기 셀렉터 상에 형성된 상부전극을 포함할 수 있다. 이를 통해, 버퍼 메모리(1440)의 데이터 저장 특성이 향상될 수 있다. 결과적으로, 메모리 시스템(1400)의 동작 특성 향상이 가능하다.
더불어, 본 실시예의 버퍼 메모리(1440)는 휘발성인 특성을 가지는 SRAM(Static Random Access Memory), DRAM(Dynamic Random Access Memory), 비휘발성인 특성을 가지는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), STTRAM(Spin Transfer Torque Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 더 포함할 수 있다. 이와는 다르게, 버퍼 메모리(1440)는 전술한 실시예의 반도체 장치를 포함하지 않고 휘발성인 특성을 가지는 SRAM(Static Random Access Memory), DRAM(Dynamic Random Access Memory), 비휘발성인 특성을 가지는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), STTRAM(Spin Transfer Torque Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 포함할 수 있다.
이상으로 해결하고자 하는 과제를 위한 다양한 실시예들이 기재되었으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자진 자라면 본 발명의 기술사상의 범위 내에서 다양한 변경 및 수정이 이루어질 수 있음은 명백하다.
11 : 기판
12 : 제1층간절연층
13 : 하부전극 14 : 제1금속산화물
16 : 제2금속산화물 17 : 셀렉터
18A : 상부전극 19 : 금속배선
13 : 하부전극 14 : 제1금속산화물
16 : 제2금속산화물 17 : 셀렉터
18A : 상부전극 19 : 금속배선
Claims (31)
- 반도체 메모리를 포함하는 전자 장치로서,
상기 반도체 메모리는,
기판 상에 형성되고 트렌치를 포함하는 제1금속산화물;
상기 트렌치의 내벽을 따라 형성된 제2금속산화물;
상기 제2금속산화물 상에 형성되고 상기 트렌치의 일부를 매립하는 셀렉터; 및
상기 셀렉터 상에 형성된 상부전극
을 포함하는 전자 장치.
- 제1항에 있어서,
상기 제1금속산화물은 상기 셀렉터보다 열전도성이 낮은 물질을 포함하는 전자 장치.
- 제1항에 있어서,
상기 제1금속산화물 및 제2금속산화물은 막 내에 산소의 함유량이 다른 전자 장치. - 제1항에 있어서,
상기 제1금속산화물은 화학 양론비를 만족하는 전자 장치.
- 제1항에 있어서,
상기 제1금속산화물은 티타늄산화물, 탄탈륨산화물, 하프늄산화물, 니켈산화물 등을 포함하는 전자 장치.
- 제1항에 있어서,
상기 제2금속산화물은 화학 양론비보다 산소가 부족한 전자 장치.
- 제1항에 있어서,
상기 제2금속산화물은 탄탈륨산화물 또는 티타늄산화물 등을 포함하는 전자 장치.
- 제1항에 있어서,
상기 셀렉터는 금속절연체전이층 또는 OTS 물질 등을 포함하는 전자 장치.
- 제1항에 있어서,
상기 셀렉터는 니오븀산화물 또는 바나듐산화물을 포함하는 전자 장치.
- 제1항에 있어서,
상기 제2금속산화물과 상기 셀렉터 사이에 확산방지층 또는 중간전극을 더 포함하는 전자 장치.
- 제1항에 있어서,
상기 확산방지층은 카본을 포함하는 물질층을 포함하는 전자 장치.
- 제1항에 있어서,
상기 중간전극은 금속질화물을 포함하는 전자 장치.
- 제1항에 있어서,
상기 상부전극은 금속질화물을 포함하는 전자 장치.
- 제1항에 있어서,
상기 기판과 제1금속산화물 사이에 하부전극을 더 포함하고,
상기 하부전극은 제1방향으로 연장되고 일정간격 이격된 복수의 도전라인을 포함하는 전자 장치.
- 제1항에 있어서,
상기 기판과 제1금속산화물 사이에 하부전극을 더 포함하고,
상기 금속배선은 상기 하부전극과 교차하는 제2방향으로 연장되고 일정간격 이격된 복수의 도전라인을 포함하는 전자 장치.
- 제1항에 있어서,
상기 기판과 제1금속산화물 사이에 하부전극을 더 포함하고,
상기 트렌치는 홀타입을 포함하며,
상기 하부전극과 상기 금속배선이 교차하는 영역에 배치되는 전자 장치. - 제1 항에 있어서,
상기 전자 장치는, 마이크로프로세서를 더 포함하고,
상기 마이크로프로세서는,
상기 마이크로프로세서 외부로부터의 명령을 포함하는 신호를 수신하고, 상기 명령의 추출이나 해독 또는 상기 마이크로프로세서의 신호의 입출력 제어를 수행하는 제어부;
상기 제어부가 명령을 해독한 결과에 따라서 연산을 수행하는 연산부; 및
상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 기억부를 포함하고,
상기 반도체 메모리는, 상기 마이크로프로세서 내에서 상기 기억부의 일부인
전자 장치.
- 제1 항에 있어서,
상기 전자 장치는, 프로세서를 더 포함하고,
상기 프로세서는,
상기 프로세서의 외부로부터 입력된 명령에 따라 데이터를 이용하여 상기 명령에 대응하는 연산을 수행하는 코어부;
상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 캐시 메모리부; 및
상기 코어부와 상기 캐시 메모리부 사이에 연결되고, 상기 코어부와 상기 캐시 메모리부 사이에 데이터를 전송하는 버스 인터페이스를 포함하고,
상기 반도체 메모리는, 상기 프로세서 내에서 상기 캐시 메모리부의 일부인
전자 장치.
- 제1 항에 있어서,
상기 전자 장치는, 프로세싱 시스템을 더 포함하고,
상기 프로세싱 시스템은,
수신된 명령을 해석하고 상기 명령을 해석한 결과에 따라 정보의 연산을 제어하는 프로세서;
상기 명령을 해석하기 위한 프로그램 및 상기 정보를 저장하기 위한 보조기억장치;
상기 프로그램을 실행할 때 상기 프로세서가 상기 프로그램 및 상기 정보를 이용해 상기 연산을 수행할 수 있도록 상기 보조기억장치로부터 상기 프로그램 및 상기 정보를 이동시켜 저장하는 주기억장치; 및
상기 프로세서, 상기 보조기억장치 및 상기 주기억장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스 장치를 포함하고,
상기 반도체 메모리는, 상기 프로세싱 시스템 내에서 상기 보조기억장치 또는 상기 주기억장치의 일부인
전자 장치.
- 제1 항에 있어서,
상기 전자 장치는, 데이터 저장 시스템을 더 포함하고,
상기 데이터 저장 시스템은,
데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 저장 장치;
외부로부터 입력된 명령에 따라 상기 저장 장치의 데이터 입출력을 제어하는 컨트롤러;
상기 저장 장치와 외부 사이에 교환되는 데이터를 임시로 저장하는 임시 저장 장치; 및
상기 저장 장치, 상기 컨트롤러 및 상기 임시 저장 장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고,
상기 반도체 메모리는, 상기 데이터 저장 시스템 내에서 상기 저장 장치 또는 상기 임시 저장 장치의 일부인
전자 장치.
- 제1 항에 있어서,
상기 전자 장치는, 메모리 시스템을 더 포함하고,
상기 메모리 시스템은,
데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 메모리;
외부로부터 입력된 명령에 따라 상기 메모리의 데이터 입출력을 제어하는 메모리 컨트롤러;
상기 메모리와 외부 사이에 교환되는 데이터를 버퍼링하기 위한 버퍼 메모리; 및
상기 메모리, 상기 메모리 컨트롤러 및 상기 버퍼 메모리 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고,
상기 반도체 메모리는, 상기 메모리 시스템 내에서 상기 메모리 또는 상기 버퍼 메모리의 일부인
전자 장치.
- 반도체 메모리를 포함하는 전자 장치의 제조 방법으로서,
기판 상에 제1금속산화물을 형성하는 단계;
상기 제1금속산화물을 식각하여 트렌치를 형성하는 단계;
상기 트렌치의 내벽을 따라 제2금속산화물을 형성하는 단계;
상기 제2금속산화물 상에 상기 트렌치의 일부를 매립하는 셀렉터를 형성하는 단계; 및
상기 셀렉터 상에 상부전극을 형성하는 단계
를 포함하는 전자 장치 제조 방법.
- 제22항에 있어서,
상기 제1금속산화물은 상기 셀렉터보다 열전도성이 낮은 물질을 포함하는 전자 장치 제조 방법.
- 제22항에 있어서,
상기 제1금속산화물 및 제2금속산화물은 막 내에 산소의 함유량이 다른 전자 장치 제조 방법.
- 제22항에 있어서,
상기 제1금속산화물은 화학 양론비를 만족하는 전자 장치 제조 방법.
- 제22항에 있어서,
상기 제1금속산화물은 티타늄산화물, 탄탈륨산화물, 하프늄산화물, 니켈산화물 등을 포함하는 전자 장치 제조 방법.
- 제22항에 있어서,
상기 제2금속산화물은 화학 양론비보다 산소가 부족한 전자 장치 제조 방법.
- 제22항에 있어서,
상기 제2금속산화물은 탄탈륨산화물 또는 티타늄산화물 등을 포함하는 전자 장치 제조 방법.
- 제22항에 있어서,
상기 셀렉터는 금속절연체전이층 또는 OTS 물질 등을 포함하는 전자 장치 제조 방법.
- 제22항에 있어서,
상기 셀렉터를 형성하는 단계 전에,
상기 제2금속산화물 상에 확산방지층을 형성하는 단계를 더 포함하는 전자 장치 제조 방법.
- 제22항에 있어서,
상기 셀렉터를 형성하는 단계 전에,
상기 제2금속산화물과 상기 셀렉터 사이에 중간전극을 형성하는 단계를 더 포함하는 전자 장치 제조 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150067198A KR20160133947A (ko) | 2015-05-14 | 2015-05-14 | 전자 장치 및 그 제조 방법 |
| US14/873,135 US9391273B1 (en) | 2015-05-14 | 2015-10-01 | Electronic device and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150067198A KR20160133947A (ko) | 2015-05-14 | 2015-05-14 | 전자 장치 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20160133947A true KR20160133947A (ko) | 2016-11-23 |
Family
ID=56321150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150067198A KR20160133947A (ko) | 2015-05-14 | 2015-05-14 | 전자 장치 및 그 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9391273B1 (ko) |
| KR (1) | KR20160133947A (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10650621B1 (en) | 2016-09-13 | 2020-05-12 | Iocurrents, Inc. | Interfacing with a vehicular controller area network |
| WO2019055008A1 (en) * | 2017-09-14 | 2019-03-21 | Intel Corporation | SELECTOR DEVICES |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090006436A (ko) | 2007-07-11 | 2009-01-15 | 삼성전자주식회사 | 비휘발성 반도체 기억소자 및 그 제조방법 |
| KR101094384B1 (ko) * | 2010-01-21 | 2011-12-15 | 주식회사 하이닉스반도체 | 저항성 메모리 소자 및 그 제조 방법 |
| KR20130076449A (ko) | 2011-12-28 | 2013-07-08 | 에스케이하이닉스 주식회사 | 가변 저항 메모리 장치의 제조 방법 |
| KR20150087063A (ko) * | 2014-01-21 | 2015-07-29 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 소자 및 제조 방법 |
-
2015
- 2015-05-14 KR KR1020150067198A patent/KR20160133947A/ko unknown
- 2015-10-01 US US14/873,135 patent/US9391273B1/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US9391273B1 (en) | 2016-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9923026B2 (en) | Electronic device including a semiconductor memory having a barrier layer | |
| KR102510707B1 (ko) | 전자 장치 및 그 제조 방법 | |
| US9305976B2 (en) | Electronic device including memory cells having variable resistance characteristics | |
| KR102512794B1 (ko) | 전자 장치 | |
| US9443909B2 (en) | Electronic device and method for fabricating the same | |
| KR20160004525A (ko) | 전자 장치 및 그 제조 방법 | |
| KR102079602B1 (ko) | 전자 장치 및 그 제조 방법 | |
| US9196659B2 (en) | Method for fabricating an electronic device with anti-oxidation layers | |
| KR20160049299A (ko) | 전자 장치 및 그 제조 방법 | |
| KR20160114948A (ko) | 전자 장치 및 그 제조 방법 | |
| US20170141159A1 (en) | Electronic device and method for fabricating the same | |
| US11963467B2 (en) | Electronic device and method for fabricating the same | |
| KR20160075176A (ko) | 전자 장치 | |
| KR20150080795A (ko) | 전자 장치 및 그 제조 방법 | |
| US9412430B2 (en) | Electronic device and method for fabricating the same | |
| US9842882B1 (en) | Electronic device | |
| KR20170046360A (ko) | 전자 장치 및 그 제조 방법 | |
| US20150263071A1 (en) | Electronic device and method for fabricating the same | |
| KR102532018B1 (ko) | 전자 장치 및 그 제조 방법 | |
| KR20160027708A (ko) | 전자 장치 | |
| KR20150066789A (ko) | 전자 장치 및 그 제조 방법 | |
| US9391273B1 (en) | Electronic device and method for fabricating the same | |
| KR20170002799A (ko) | 전자 장치 | |
| KR20160145322A (ko) | 전자 장치 | |
| KR20160023338A (ko) | 전자 장치 |