KR20160126350A

KR20160126350A - 트랜스포머 및 이를 포함하는 전원 공급 장치

Info

Publication number: KR20160126350A
Application number: KR1020150057313A
Authority: KR
Inventors: 이호재; 정낙준; 한성연; 노영승
Original assignee: 주식회사 솔루엠
Priority date: 2015-04-23
Filing date: 2015-04-23
Publication date: 2016-11-02
Also published as: KR101690262B1; CN106067369A

Abstract

본 발명의 일 실시예에 따른 트랜스포머는 서로 전자기 결합되는 한 쌍의 페라이트 코어를 포함하는 코어부; 상기 한쌍의 페라이트 코어 사이에 배치되어 적층되고, 도전 패턴이 형성되는 복수의 기판을 포함하는 기판부; 및 상기 복수의 기판 사이에 배치되는 복수의 절연체를 포함하는 절연부; 를 포함하고, 상기 복수의 기판은 제1 기판, 상기 제1 기판의 상하부에 배치되는 한 쌍의 쉴드 기판 및 상기 한 쌍의 쉴드 기판의 외측으로 상기 한 쌍의 페라이트 코어에 대향하여 배치되는 한 쌍의 제2 기판을 포함하고, 상기 제1 기판에 형성되는 도전 패턴과 상기 한 쌍의 쉴드 기판에 형성되는 도전 패턴은 동일한 형상으로 형성되어 상기 복수의 기판의 적층 방향으로 일치할 수 있다.

Description

트랜스포머 및 이를 포함하는 전원 공급 장치{TRANSFORMER AND POWER SUPPLY APPARATUS INCLUDING THE SAME}

본 발명은 평면형 트랜스포머 및 이를 포함하는 전원 공급 장치에 관한 것이다.

전원 공급 장치는 안전규격에서 요구하는 전자 방해 잡음(EMI: Electro-Magnetic Interference) 규격을 만족시켜야 한다. 　이를 위하여, 전원 공급 장치의 입력단에 X_커패시터(across-the-line capacitor), CM 필터(common mode filter)와 같은 다양한 종류의 전자 방해 잡음 억제용 부품이 연결된다. 이러한 전자 방해 잡음 억제용 부품의 사용은 전원 공급 장치 부품의 크기 및 부피를 증가시키고, 부품 제조의 가격 상승을 초래하는 문제점이 있다.

본 발명의 과제는 별도의 부품을 전원 입력단에 연결함 없이, 전자 방해 잡음을 감쇄할 수 있는 트랜스포머 및 이를 포함하는 전원 공급 장치를 제공하고자 하는 것이다.

본 발명의 일 실시예에 따른 트랜스포머는 서로 전자기 결합되는 한 쌍의 페라이트 코어를 포함하는 코어부, 상기 한쌍의 페라이트 코어 사이에 배치되어 적층되고, 도전 패턴이 형성되는 복수의 기판을 포함하는 기판부, 및 상기 복수의 기판 사이에 배치되는 복수의 절연체를 포함하는 절연부를 포함하고, 상기 복수의 기판은 제1 기판, 상기 제1 기판의 상하부에 배치되는 한 쌍의 쉴드 기판 및 상기 한 쌍의 쉴드 기판의 외측으로 상기 한 쌍의 페라이트 코어에 대향하여 배치되는 한 쌍의 제2 기판을 포함하고, 상기 제1 기판에 형성되는 도전 패턴과 상기 한 쌍의 쉴드 기판에 형성되는 도전 패턴은 동일한 형상으로 형성되어 상기 복수의 기판의 적층 방향으로 일치할 수 있다.

본 발명의 일 실시예에 따른 전원 공급 장치는 1차측에 마련되고 일단으로 입력 전원이 인가되는 제1 권선, 2차측에 마련되고 상기 제1 권선으로부터 전달되는 전원으로부터 출력 전원을 생성하는 제2 권선, 및 상기 제1 권선과 상기 제2 권선과 절연되어 형성되는 쉴드 권선을 포함하는 트랜스포머; 및 상기 제1 권선과 접지 사이에 배치되어 스위칭 동작하는 트랜지스터; 를 포함하고, 상기 제1 권선, 상기 제2 권선 및 상기 쉴드 권선은 적층되는 복수의 기판 각각에 형성되는 도전 패턴에 대응되고, 상기 제1 권선에 대응되는 도전 패턴과 상기 쉴드 권선에 대응되는 도전 패턴은 동일한 형상으로 형성되어 상기 복수의 기판의 적층 방향으로 일치할 수 있다.

본 발명의 일 실시예에 따른 트랜스포머는 다층 기판을 적층하여 자기 소자의 권선을 구현함으로써 자기 소자의 슬림화를 이룰 수 있다.

본 발명의 일 실시예에 따른 전원 공급 장치는 트랜스포머의 자화 인덕턴스와 트랜지스터의 기생 커패시턴스의 공진으로 발생되는 저주파수 대역의 전자 방해 잡음를 감쇄할 수 있다.

도 1은 본 발명의 일 실시예에 따른 트랜스포머의 개략적인 분해 단면도이다.
도 2는 본 발명의 일 실시예에 따른 복수의 기판의 정면도의 일 예이다.
도 3 및 도 4는 본 발명의 일 실시에에 따른 제1 기판 및 쉴드 기판에 형성되는 도전 패턴의 관계에 대하여 설명하기 위하여 제공되는 도이다.
도 5는 본 발명의 일 실시예에 따른 제1 기판 및 쉴드 기판에 형성되는 도전 패턴의 등가 회로도이다.
도 6은 본 발명의 일 실시예에 따른 전원 공급 장치의 일 예를 나타낸 도이다.
도 7은 본 발명의 일 실시예에 따른 시뮬레이션 그래프이다.

후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭한다.

이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 실시예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.

도 1은 본 발명의 일 실시예에 따른 트랜스포머의 개략적인 분해 단면도이다.

도 1을 참조하면, 본 발명의 평면형 트랜스포머는 코어부(110), 기판부(120), 절연부(130)를 포함할 수 있다.

코어부(110)는 서로 전자기 결합하는 한쌍의 페라이트 코어(111, 112)를 포함할 수 있다. 한쌍의 페라이트 코어(111, 112)는 서로 전자기 결합되는 레그(leg)를 각각 포함할 수 있다. 한쌍의 페라이트 코어(111, 112)는 도시된 바와 같이 EE코어일 수 있으나, EI코어, UU코어, UI코어 등 다양한 형태로 구성될 수 있다.

도시된 바와 같이 한쌍의 페라이트 코어(111, 112)는 각각 제1 내지 제3 레그(111a, 112a, 111b, 112b, 111c, 112c)를 구비하여 제1 내지 제3 레그(111a, 112a, 111b, 112b, 111c, 112c)의 결합을 통해 서로 전자기 결합될 수 있다.

한쌍의 페라이트 코어(111, 112) 사이에는 기판부(120) 및 절연부(130)가 배치될 수 있다.

기판부(120)는 복수의 기판(121, 122a, 122b, 123a, 123b)을 포함할 수 있다.

기판부(120)의 복수의 기판(121, 122a, 122b, 123a, 123b)은 표면에 회로가 인쇄될 수 있는 인쇄 회로 기판(Printed Circuit Board; PCB)으로 구성될 수 있다. 복수의 기판(121, 122a, 122b, 123a, 123b)은 복수의 절연체(131a, 131b, 131c, 131d)를 사이에 두고 적층될 수 있다.

구체적으로 기판부(120)는 제1 기판(121), 제1 기판(121)의 상하부에 배치되는 한 쌍의 쉴드 기판(122a, 122b) 및 쉴드 기판(122a, 122b)의 외측으로 한 쌍의 페라이트 코어에 대향하여 배치되는 한 쌍의 제2 기판(123a, 123b)를 포함할 수 있다.

도 2는 본 발명의 일 실시예에 따른 복수의 기판의 정면도의 일 예이다.

도 2를 참조하면, 복수의 기판(121, 122a, 122b, 123a, 123b) 각각에는 한 쌍의 페라이트 코어(111, 112)의 레그가 삽입될 수 있는 관통공(H)이 형성될 수 있다. 또한, 복수의 기판(121, 122a, 122b, 123a, 123b)의 기판의 둘레를 따라 도전 패턴(P)이 형성될 수 있고, 도전 패턴(P)의 내측 또는 외측에 복수의 비아홀(h1, h2)이 형성될 수 있다.

복수의 비아홀(h1, h2)은 외측 비아홀들(h11, h12, h13, h14, h15) 및 내측 비아홀들(h21, h22, h23)을 포함할 수 있다. 복수의 기판(121, 122a, 122b, 123a, 123b) 각각에 형성되는 도전 패턴(P)는 외측 비아홀들(h11, h12, h13, h14, h15) 중 하나와 및 내측 비아홀들(h21, h22, h23) 중 하나와 접속될 수 있다.

서로 다른 종류의 기판에 형성되는 도전 패턴은 서로 다른 외측 비아홀 및 내측 비아홀과 연결될 수 있다. 예를 들어, 제1 기판(121)의 도전 패턴이 외측 비아홀(h12) 및 내측 비아홀(h22)와 접속되는 경우, 한 쌍의 쉴드 기판(122a, 122b)의 도전 패턴은 외측 비아홀(h11) 및 내측 비아홀(h23)과 접속될 수 있다.

복수의 비아홀(h1, h2)은 한 쌍의 쉴드 기판(122a, 122b)에 연결되는 도전 패턴(P) 상호 간을 전기적으로 연결할 수 있으며, 한 쌍의 제2 기판(123a, 123b)에 연결되는 도전 패턴(P) 상호 간을 전기적으로 연결할 수 있다.

복수의 기판(121, 122a, 122b, 123a, 123b) 각각은 인쇄 회로 기판이 다수 개 적층된 구조일 수 있다. 각각의 인쇄 회로 기판의 양면 또는 일면에는 도전 패턴이 형성될 수 있는데, 도전 패턴은 복수의 비아홀(h1, h2)을 통해 서로 다른 층의 인쇄 회로 기판과 전기적으로 연결될 수 있다.

예를 들어, 제1 기판(121)이 인쇄 회로 기판이 다수 개 적층된 구조로 형성되는 경우에, 인쇄 회로 기판의 양면 또는 일면에 도전 패턴이 형성될 수 있으며, 각 층의 도전 패턴은 복수의 비아홀(h1, h2)을 통해 서로 다른 층의 인쇄 회로 기판과 전기적으로 연결된다.

제1 기판(121)에 형성되는 도전 패턴(P)과 제2 기판(123a, 123b)에 형성되는 도전 패턴(P)은 트랜스포머에서 일이차 권선비를 형성하는 코일을 역할을 할 수 있다. 제1 기판(121)에 형성되는 도전 패턴(P)은 1차측 권선으로 기능하고, 제2 기판(123a, 123b)에 형성되는 도전 패턴(P)은 2차측 권선으로 기능하여 사전에 설정된 권선비를 형성할 수 있다.

목표된 권선비를 갖기 위하여 제1 기판(121) 및 제2 기판(123a, 123b)에 형성되는 도전 패턴(P)는 기판의 둘레를 따라 관통공(H)를 중심으로 나선형으로 형성될 수 있다.

전술한 바와 같이, 제1 기판(121) 및 제2 기판(123a, 123b) 각각은 인쇄 회로 기판이 다수 개 적층된 구조일 수 있는데, 상기 인쇄 회로 기판의 개수는 목표된 권선비에 따라 결정될 수 있다.

쉴드 기판(122a, 122b)에 형성되는 도전 패턴(P)은 트랜스포머의 1차측 권선과 2차측 권선 사이에서 전달되는 노이즈를 차폐하는 쉴드 권선으로 기능할 수 있다. 쉴드 기판(122a, 122b)에 형성되는 도전 패턴(P)은 제1 기판(121)에 형성되는 도전 패턴(P)과 동일한 형상 및 동일한 방향으로 패터닝 될 수 있다.

도 3 및 도 4는 본 발명의 일 실시에에 따른 제1 기판 및 쉴드 기판에 형성되는 도전 패턴의 관계에 대하여 설명하기 위하여 제공되는 도이다.

도 3(a) 및 도 4(a)는 제1 기판(121)에 형성되는 도전 패턴을 나타내는 도이고, 도 3(b) 및 도 4(b) 각각은 도 3(a) 및 도 4(a)에 도시된 제1 기판(121)에 형성되는 도전 패턴에 대응되는 쉴드 기판(122a, 122b)에 형성되는 도전 패턴을 나타내는 도이다.

도 3(a)과 같이 제1 기판(121)에 형성되는 도전 패턴(P)이 내측에서 외측으로 반시계 방향으로 패터닝 되는 경우, 도 3(b)과 같이 쉴드 기판(122a, 122b)에 형성되는 도전 패턴(P) 또한 내측에서 외측으로 반시계 방향으로 패터닝 될 수 있다. 구체적으로, 제1 기판(121)에 형성되는 도전 패턴(P)이 내측 비아홀(h22)에서 외측 비아홀(h12)로 반시계 방향으로 패터닝 되는 경우, 도 3(b)과 같이 쉴드 기판(122a, 122b)에 형성되는 도전 패턴(P)은 내측 비아홀(h23)에서 외측 비아홀(h11) 반시계 방향으로 패터닝 될 수 있다. 이 때, 제1 기판(121)에 형성되는 도전 패턴(P)과 쉴드 기판(122a, 122b)에 형성되는 도전 패턴(P)은 동일한 형상으로 형성되어 복수의 기판의 적층 방향으로 일치될 수 있다.

또한, 도 4(a)과 같이 제1 기판(121)에 형성되는 도전 패턴(P)이 외측에서 내측으로 시계 방향으로 패터닝 되는 경우, 도 4(b)과 같이 쉴드 기판(122a, 122b)에 형성되는 도전 패턴(P) 또한 외측에서 내측으로 시계 방향으로 패터닝 될 수 있다. 구체적으로, 제1 기판(121)에 형성되는 도전 패턴(P)이 외측 비아홀(h12)에서 내측 비아홀(h22)로 시계 방향으로 패터닝 되는 경우, 도 4(b)과 같이 쉴드 기판(122a, 122b)에 형성되는 도전 패턴(P)은 외측 비아홀(h11)에서 내측 비아홀(h23)로 시계 방향으로 패터닝 될 수 있다. 이 때, 제1 기판(121)에 형성되는 도전 패턴(P)과 쉴드 기판(122a, 122b)에 형성되는 도전 패턴(P)은 동일한 형상으로 형성되어 복수의 기판의 적층 방향으로 일치될 수 있다.

도 5는 본 발명의 일 실시예에 따른 제1 기판 및 쉴드 기판에 형성되는 도전 패턴의 등가 회로도이다. 도 5의 제1 권선 N1은 제1 기판(121)에 형성되는 도전 패턴(P)에 의한 인덕터 성분에 대응되고, 쉴드 권선 Nsh는 쉴드 기판(122a, 122b)에 형성되는 도전 패턴(P)에 의한 인덕터 성분에 대응된다.

도 5에 도시된 도트는 권선의 시작 또는 마지막을 의마하는데, 도 3 및 도 4와 같이 각 기판의 도전 패턴(P)의 형성 방향을 동일하게 하는 경우 제1 권선 N1과 쉴드 권선 Nsh는 동일 방향으로 도트가 형성될 수 있다.

도 6은 본 발명의 일 실시예에 따른 전원 공급 장치의 일 예를 나타낸 도이다.

도 6을 참조하면, 본 발명의 일 실시예에 따른 전원 공급 장치는 1차 측에 마련되는 제1 권선 N1, 2차측에 마련되고 제1 권선 N1와 유도 결합하여 출력 전원을 생성하는 제2 권선 N2, 및 상기 제1 권선 N1과 제2 권선 N2 사이에 배치되는 쉴드 권선 Nsh를 포함하는 트랜스포머 및 제1 권선 N1과 직렬로 연결되는 트랜지스터 Q를 포함할 수 있다. 쉴드 권선 Nsh는 제1 권선 N1 및 제2 권선 N2와 절연되어 형성될 수 있다.

전원 공급 장치는 트랜지스터 Q의 스위칭 동작에 따라 제1 권선 N1으로 인가되는 입력 전원(Vin)을 제2 권선으로 전달할 수 있다.

앞서 설명한 도 3 및 4와 도 6을 비교하면, 도 3 및 4의 제1 기판(121)에 형성되는 도전 패턴(P)과 연결되는 비아홀(h21)은 트랜지스터 Q와 연결될 수 있고, 비아홀(h12)으로 입력 전원(Vin)이 인가될 수 있다. 또한, 쉴드 기판(122a, 122b)에 형성되는 도전 패턴(P)과 연결되는 비아홀(h23)은 접지와 연결될 수 있고, 비아홀(h11)은 플로팅 될 수 있다.

또한, 위와 반대로, 도 3 및 4의 제1 기판(121)에 형성되는 도전 패턴(P)과 연결되는 비아홀(h12)은 트랜지스터 Q와 연결될 수 있고, 비아홀(h21)으로 입력 전원(Vin)이 인가될 수 있다. 또한, 쉴드 기판(122a, 122b)에 형성되는 도전 패턴(P)과 연결되는 비아홀(h11)은 접지와 연결될 수 있고, 비아홀(h23)은 플로팅 될 수 있다.

본 발명의 일 실시에에 따르면, 제1 권선 N1의 양단 중 트랜지스터 Q와 연결되는 일단으로부터 입력 전원이 인가되는 타단으로의 패턴 방향과 쉴드 권선 Nsh의 양단 중 접지와 연결되는 일단으로부터 플로팅되는 타단으로의 패턴 방향 및 형상을 동일하게 하여, 트랜스포머의 자화 인덕턴스와 트랜지스터의 기생 커패시턴스의 공진으로 발생되는 저주파수 대역의 전자 방해 잡음(EMI: electro magnetic interference)를 감쇄할 수 있다.

도 7은 본 발명의 일 실시예에 따른 시뮬레이션 그래프이다. 도 7(a)는 비교예의 시뮬레이션 그래프이고, 도 7(b)는 본 발명의 일 실시예에 따른 시뮬레이션 그래프이다.

도 7(a)를 참조하면, 트랜스포머의 자화 인덕턴스와 트랜지스터의 기생 커패시턴스의 공진에 따른 전자 방해 잡음에 의하여 700hz~900hz의 저주파수 범위에서 비정상적으로 급격하게 출력 전압의 레벨이 상승하는 것을 확인할 수 있다. 다만, 도 7(b)를 참조하면, 제1 권선 N1의 양단 중 트랜지스터 Q와 연결되는 일단으로부터 입력 전원이 인가되는 타단으로의 패턴 방향과 쉴드 권선 Nsh의 양단 중 접지와 연결되는 일단으로부터 플로팅되는 타단으로의 패턴 방향을 동일하게 하고, 제1 권선 N1과 쉴드 권선의 패턴 형상을 복수의 기판의 적층 방향으로 일치시켜, 트랜스포머의 자화 인덕턴스와 트랜지스터의 기생 커패시턴스의 공진으로 발생되는 저주파수 대역의 전자 방해 잡음(EMI: electromagnetic interference)이 감쇄되는 것을 확인할 수 있다.

이상에서 본 발명이 구체적인 구성요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명이 상기 실시예들에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형을 꾀할 수 있다.

따라서, 본 발명의 사상은 상기 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등하게 또는 등가적으로 변형된 모든 것들은 본 발명의 사상의 범주에 속한다고 할 것이다.

100: 트랜스포머
110: 코어부
111, 112: 페라이트 코어
120: 기판부
121: 제1 기판
122a, 122b: 쉴드 기판
123a, 123b, 제2 기판
130: 절연부

Claims

서로 전자기 결합되는 한 쌍의 페라이트 코어를 포함하는 코어부;
상기 한 쌍의 페라이트 코어 사이에 배치되어 적층되고, 도전 패턴이 형성되는 복수의 기판을 포함하는 기판부; 및
상기 복수의 기판 사이에 배치되는 복수의 절연체를 포함하는 절연부; 를 포함하고,
상기 복수의 기판은 제1 기판, 상기 제1 기판의 상하부에 배치되는 한 쌍의 쉴드 기판 및 상기 한 쌍의 쉴드 기판의 외측으로 상기 한 쌍의 페라이트 코어에 대향하여 배치되는 한 쌍의 제2 기판을 포함하고,
상기 제1 기판에 형성되는 도전 패턴과 상기 한 쌍의 쉴드 기판에 형성되는 도전 패턴의 패터닝 방향은 서로 동일한 트랜스포머.
제1항에 있어서,
상기 제1 기판에 형성되는 도전 패턴과 상기 한 쌍의 쉴드 기판에 형성되는 도전 패턴은 동일한 형상으로 형성되어 상기 복수의 기판의 적층 방향으로 일치하는 트랜스포머.
제1항에 있어서,
상기 복수의 기판 각각에는 상기 한 쌍의 페라이트 코어가 결합되는 관통공이 형성되는 트랜스포머.
제3항에 있어서,
상기 복수의 기판의 도전 패턴 각각은 상기 관통공을 중심으로 상기 복수의 기판 각각의 둘레를 따라 형성되는 트랜스포머.
제4항에 있어서,
상기 복수의 기판의 도전 패턴 각각은 상기 관통공을 중심으로 상기 복수의 기판 각각의 둘레를 따라 나선형으로 형성되는 트랜스포머.
제1항에 있어서,
상기 제1 기판에 형성되는 도전 패턴은 상기 한 쌍의 제2 기판에 형성되는 도전 패턴과 권선비를 가지도록 형성되는 트랜스포머.
제1항에 있어서,
상기 복수의 기판 각각에는 외측 비아홀들 및 내측 비아홀들이 형성되고,
상기 외측 비아홀들 중 하나와 상기 내측 비아홀들 중 하나는 상기 복수의 기판 각각에 형성되는 도전 패턴과 접속되는 트랜스포머.
제7항에 있어서,
상기 제1 기판의 도전 패턴과 상기 제2 기판의 도전 패턴은 서로 다른 상기 외측 비아홀들 중 하나와 상기 내측 비아홀들 중 하나와 접속되는 트랜스포머.
1차측에 마련되고 일단으로 입력 전원이 인가되는 제1 권선, 2차측에 마련되고 상기 제1 권선으로부터 전달되는 전원으로부터 출력 전원을 생성하는 제2 권선, 및 상기 제1 권선과 상기 제2 권선과 절연되어 형성되는 쉴드 권선을 포함하는 트랜스포머; 및
상기 제1 권선과 접지 사이에 배치되어 스위칭 동작하는 트랜지스터; 를 포함하고,
상기 제1 권선, 상기 제2 권선 및 상기 쉴드 권선은 적층되는 복수의 기판 각각에 형성되는 도전 패턴에 대응되고,
상기 제1 권선에 대응되는 도전 패턴과 상기 쉴드 권선에 대응되는 도전 패턴은 동일한 형상으로 형성되어 상기 복수의 기판의 적층 방향으로 일치하는 전원 공급 장치.
제9항에 있어서,
상기 제1 권선은 상기 트랜지스터와 연결되는 일단 및 상기 입력 전원이 인가되는 타단을 구비하고,
상기 쉴드 권선은 접지와 연결되는 일단 및 플로팅 되는 타단을 구비하는 전원 공급 장치.
제10항에 있어서,
상기 제1 권선의 일단으로부터 상기 타단으로의 도전 패턴의 패터닝 방향과 상기 쉴드 권선의 일단으로부터 상기 타단으로의 도전 패턴의 패터닝 방향은 서로 동일한 전원 공급 장치.
제9항에 있어서, 상기 쉴드 권선은,
상기 트랜스포머의 자화 인덕턴스와 상기 트랜지스터의 기생 커패시턴스에 의한 저주파 대역의 전자 방해 잡음을 감쇄하는 전원 공급 장치.