KR20160115648A - 스위치 구동회로 및 이를 포함하는 역률 보상 회로 - Google Patents

스위치 구동회로 및 이를 포함하는 역률 보상 회로 Download PDF

Info

Publication number
KR20160115648A
KR20160115648A KR1020150116091A KR20150116091A KR20160115648A KR 20160115648 A KR20160115648 A KR 20160115648A KR 1020150116091 A KR1020150116091 A KR 1020150116091A KR 20150116091 A KR20150116091 A KR 20150116091A KR 20160115648 A KR20160115648 A KR 20160115648A
Authority
KR
South Korea
Prior art keywords
switch
zener diode
voltage
gate
source
Prior art date
Application number
KR1020150116091A
Other languages
English (en)
Other versions
KR102404053B1 (ko
Inventor
김진한
서한솔
조보형
강상우
장바울
Original Assignee
삼성전자주식회사
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 서울대학교산학협력단 filed Critical 삼성전자주식회사
Priority to US14/965,346 priority Critical patent/US9762119B2/en
Publication of KR20160115648A publication Critical patent/KR20160115648A/ko
Application granted granted Critical
Publication of KR102404053B1 publication Critical patent/KR102404053B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Abstract

스위치 구동 회로 및 이를 포함하는 역률 보상 회로에 대한 발명으로, 제너 다이오드를 이용한 음전압 오프셋을 제공하여 스위치 구동 시에 오동작을 방지하는 것에 관한 기술이다.
일 실시예에 따른 스위치 구동회로는, 전계효과 트랜지스터(FET)로 구현되는 스위치를 동작시키는 스위치 구동회로에 있어서, 스위치 제어 입력단에 연결되는 제1제너다이오드, 제1제너다이오드에 병렬로 연결되는 캐패시터, 및 스위치의 게이트(gate)와 소스(source) 사이에 인가되는 전압이 음의 값으로 고정되도록 음전압 오프셋(negative offset)을 제공하는 제2제너다이오드 및 제3제너다이오드를 포함한다.

Description

스위치 구동회로 및 이를 포함하는 역률 보상 회로{SWITCH DRIVING CIRCUIT, AND THE POWER FACTOR CORRECTION CIRCUIT INCLUDING THE SAME}
스위치 구동 회로 및 이를 포함하는 역률 보상 회로에 대한 발명으로, 제너 다이오드를 이용한 음전압 오프셋을 제공하여 스위치 구동 시에 오동작을 방지하는 것에 관한 기술이다.
교류(AC) 전원 시스템의 역률(power factor)은 피상 전력(apparent power)에 대한 부하(load)에 흐르는 유효 전력(real power)의 비율(ratio)로서 정의된다. 이 계수를 역률(power factor)이라고 하며 보통 p.f라 칭한다. 예를 들어, 정현파의 전류 파형 및 전압 파형을 갖는 AC 전원 시스템의 역률은 전류 파형 및 전압 파형 사이의 위상 각(phase angle)의 코사인이다. 직류 회로의 전력계산에서는 전압과 전류를 곱하기만 하면 되지만 교류회로의 전력계산에서는 전류, 전압이 동상인 경우를 제외하고는 반드시 전압과 전류의 실효치에 cosθ라는 계수를 곱해야 한다. 비정현파의 전류 또는 전압 파형을 갖는 AC 전원 시스템의 역률은 몇 개의 인자를 포함하는데, 이러한 인자로는 위상 각에 관련된 변위율(displacement factor) 및 비정현파 파형에 관련된 왜곡률(distortion factor)이 있다.
일반적으로, 유효 전력(예를 들어, 와트)은 실제의 일(work)을 이루는 전력으로서 정의될 수 있으며, 무효 전력(reactive power)은 실제의 일을 행할 수 있도록 하기 위한 자기장(예를 들어, 손실 전력)을 생성 하는데 요구 되는 전력으로서 정의될 수 있으며, 피상 전력은 원하는 유효 전력을 생성 하는데 필요한 총 전력으로서 정의될 수 있다. AC 전원 시스템의 역률은 0과 1 사이의 범위에서 변화할 수 있으며, 1은 무효 전력 손실이 없는 순수한 저항 회로를 나타낸다. AC 전원 시스템의 역률이 1이 아니면, 전류 파형은 전압 파형을 따르지 않고, 결과적으로 전력이 손실될 뿐만 아니라, AC 전원 시스템을 통과하는 고조파를 잠재적으로 발생시킬 수 있어서, 다른 장치에 지장을 줄 수 있다. 전원에 연결된 부하는 순저항 성분으로 구성되는 경우는 희박하고, 용량성 부하나 유도성 부하를 가지게 되는데, 이로 인해 무효전력 손실이 발생한다. 특히 교류전원을 직류로 변환하여 사용하는 경우는 교류성분을 줄이기 위하여 평활용 캐패시터를 사용하게 되고, 이는 역률을 감소시키는 원인이 된다. 무효전력 손실을 줄이기 위해서 입력전압과 전류가 동위상에 가깝게 만드는 많은 종류의 역률 개선 회로가 사용되고 있으며, 특히 교류전원을 직류전압으로 변환하여 사용하는 장치에서는 승압형 컨버터, 즉 부스트 컨버터를 이용한 역률개선 방식을 많이 사용된다.
따라서, 역률 보상(PFC: power factor correction) 회로를 사용하여, AC 전원 시스템의 역률을 증가시킬 수 있다.
이러한 역률 보상 회로에는 브리지리스(Bridgeless) 역률 보상회로, 세미 브리지리스(Semi bridgeless) 역률 보상 회로, 토템폴 브리지리스(Totem-pole bridgeless) 역률 보상 회로 등이 있다.
스위치 구동 회로 및 이를 포함하는 역률 보상 회로에 대한 발명으로, 제너 다이오드를 이용한 음전압 오프셋을 제공하여 스위치 구동 시에 오동작으로 인한 회로 손상을 방지한다.
상술한 목적을 달성하기 위한 일 실시예에 따른 스위치 구동회로는,
전계효과 트랜지스터(FET)로 구현되는 스위치를 동작시키는 스위치 구동회로에 있어서, 스위치 제어 입력단에 연결되는 제1제너다이오드, 상기 제1제너다이오드에 병렬로 연결되는 캐패시터, 및 상기 스위치의 게이트(gate)와 소스(source) 사이에 인가되는 전압이 음의 값으로 고정되도록 음전압 오프셋(negative offset)을 제공하는 제2제너다이오드 및 제3제너다이오드를 포함한다.
또한, 상기 제2제너다이오드 및 상기 제3제너다이오드는, 상기 스위치의 게이트와 소스 사이에 병렬로 연결되고 서로 반대 방향으로 연결되는 것을 포함할 수 있다.
또한, 상기 제1제너다이오드는, 상기 스위치를 턴 온(turn on) 시키기 위한 스위치 구동 전압의 크기에 기초하여 상기 제1제너다이오드의 정격에 대응하는 크기의 전압으로 상기 캐패시터를 충전시키는 것을 포함할 수 있다.
또한, 상기 제3제너다이오드는, 상기 스위치가 턴 온 상태인 경우, 상기 스위치 구동 전압의 크기에서 상기 제1제너다이오드의 정격에 대응하는 크기의 전압을 뺀 만큼의 전압이 상기 게이트와 소스 사이에 인가되도록 하는 정격을 가지는 것을 포함할 수 있다.
또한, 상기 캐패시터는, 상기 스위치를 턴 오프(turn off) 시키기 위한 신호가 인가되면 상기 제1제너다이오드의 정격에 대응하는 크기의 전압으로 충전된 상태를 유지하는 것을 포함할 수 있다.
또한, 상기 제2제너다이오드는, 상기 스위치가 턴 오프 상태인 경우, 상기 캐패시터에 충전되어 있는 전압 크기에 대응하는 전압이 상기 게이트와 소스 사이에 음의 값으로 고정되는 음전압 오프셋을 제공하도록 하는 정격을 가지는 것을 포함할 수 있다.
또한, 상기 제1제너다이오드의 애노드(anode) 및 상기 스위치의 게이트에 연결되어 상기 스위치의 턴 온 속도를 조절하는 제1저항, 및 상기 제1제너다이오드의 애노드(anode) 및 상기 스위치의 게이트에 연결되어 상기 스위치의 턴 오프 속도를 조절하는 다이오드를 더 포함할 수 있다.
또한, 상기 다이오드의 애노드(anode) 및 상기 스위치의 게이트와 접지 사이에 연결되어 상기 게이트와 소스 사이의 전압을 낮추는 제2저항을 더 포함할 수 있다.
또한, 상기 스위치는, 질화 갈륨(GaN) 전계효과 트랜지스터(FET)로 구현되는 것을 더 포함할 수 있다.
또한, 상술한 목적을 달성하기 위한 일 실시예에 따른 역률 보상 회로는,
교류 입력 전압을 직류 전압으로 변환하는 토템폴(totem pole) 역률 보상 회로(power factor correction circuit)에 있어서, 스위치 제어 입력단에 연결되는 제1제너다이오드, 상기 제1제너다이오드에 병렬로 연결되는 캐패시터, 및 상기 스위치의 게이트와 소스 사이에 인가되는 전압이 음의 값으로 고정되도록 음전압 오프셋을 제공하는 제2제너다이오드 및 제3제너다이오드를 포함한다.
또한, 상기 제2제너다이오드 및 상기 제3제너다이오드는, 상기 스위치의 게이트와 소스 사이에 병렬로 연결되고 서로 반대 방향으로 연결되는 것을 포함할 수 있다.
또한, 상기 제1제너다이오드는, 상기 스위치를 턴 온 시키기 위한 스위치 구동 전압의 크기에 기초하여 상기 제1제너다이오드의 정격에 대응하는 크기의 전압으로 상기 캐패시터를 충전시키는 것을 포함할 수 있다.
또한, 상기 제3제너다이오드는, 상기 스위치가 턴 온 상태인 경우, 상기 스위치 구동 전압의 크기에서 상기 제1제너다이오드의 정격에 대응하는 크기의 전압을 뺀 만큼의 전압이 상기 게이트와 소스 사이에 인가되도록 하는 정격을 가지는 것을 포함할 수 있다.
또한, 상기 캐패시터는, 상기 스위치를 턴 오프 시키기 위한 신호가 인가되면 상기 제1제너다이오드의 정격에 대응하는 크기의 전압으로 충전된 상태를 유지하는 것을 포함할 수 있다.
또한, 상기 제2제너다이오드는, 상기 스위치가 턴 오프 상태인 경우, 상기 캐패시터에 충전되어 있는 전압 크기에 대응하는 전압이 상기 게이트와 소스 사이에 음의 값으로 고정되는 음전압 오프셋을 제공하도록 하는 정격을 가지는 것을 포함할 수 있다.
또한, 상기 제1제너다이오드의 애노드 및 상기 스위치의 게이트에 연결되어 상기 스위치의 턴 온 속도를 조절하는 제1저항, 및 상기 제1제너다이오드의 애노드 및 상기 스위치의 게이트에 연결되어 상기 스위치의 턴 오프 속도를 조절하는 다이오드를 더 포함할 수 있다.
또한, 상기 다이오드의 애노드 및 상기 스위치의 게이트와 접지 사이에 연결되어 상기 게이트와 소스 사이의 전압을 낮추는 제2저항을 더 포함할 수 있다.
또한, 상기 스위치는, 질화 갈륨(GaN) 전계효과 트랜지스터(FET)로 구현되는 것을 포함할 수 있다.
또한, 상술한 목적을 달성하기 위한 일 실시예에 따른 전자 제품은,
전계효과 트랜지스터(FET)로 구현되는 스위치를 동작시키는 스위치 구동회로를 포함하는 토템폴 역률 보상회로가 마련된 전자 제품에 있어서,
스위치 제어 입력단에 연결되는 제1제너다이오드, 상기 제1제너다이오드에 병렬로 연결되는 캐패시터, 및 상기 스위치의 게이트와 소스 사이에 인가되는 전압이 음의 값으로 고정되도록 음전압 오프셋을 제공하는 제2제너다이오드 및 제3제너다이오드를 포함한다.
제너 다이오드를 이용한 음전압 오프셋을 제공하여 턴 오프 되어 있는 스위치가 턴 온 되는 오동작을 방지할 수 있다. 나아가 질화 갈륨(GaN) 전계효과 트랜지스터(FET)로 구현되는 토템폴 역률 보상 회로를 구성하여 회로의 고효율화와 에너지 손실 저감을 실현할 수 있다.
도 1은 일 실시예에 따른 토템폴 역률 보상 회로를 도시한 회로도이다.
도 2는 일 실시예에 따른 토템폴 역률 보상 회로에서 공통 모드 전압의 파형을 도시한 그래프이다.
도 3은 토템폴 역률 보상 회로의 스위치 구동시 생성되는 도통 전류 현상을 도시한 개념도이다.
도 4는 스위치 구동시에 생성되는 도통 전류로 인한 전압 스파이크 현상을 도시한 그래프이다.
도 5는 일 실시예에 따라 제1스위칭 소자의 스위치 구동회로를 도시한 회로도이다.
도 6은 일 실시예에 따라 제1스위칭 소자가 턴 온 되는 경우에 음전압 오프셋이 제공되는 개념도이다.
도 7은 일 실시예에 따라 제1스위칭 소자가 턴 오프 되는 경우에 음전압 오프셋이 제공되는 개념도이다.
도 8은 일 실시예에 따라 음전압 오프셋이 제공된 스위치 구동회로에서 스위치 구동시에 생성되는 도통 전류로 인한 전압 스파이크 현상을 도시한 그래프이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도 면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다.
본 명세서에 기재된 실시 예와 도면에 도시된 구성은 개시된 발명의 바람 직한 예에 불과할 뿐이며, 본 출원의 출원시점에 있어서 본 명세서의 실시 예와 도면을 대체할 수 있는 다양한 변형 예들이 있음을 이해하여야 한다.
이하 첨부된 도면을 참조하여 스위치 구동회로 및 이를 포함하는 역률 보상 회로를 후술된 실시예들에 따라 상세하게 설명하도록 한다. 나아가, 스위치 구동회로를 포함하는 역률 보상 회로가 마련된 전자 제품을 설명한다. 도면에서 동일한 도면 부호는 동일한 구성요소를 나타내며, 이에 대한 중복되는 설명은 생략하기로 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서에서, 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.
본원 명세서 전체에서, "스위칭 소자"는 전기 전자 기기에서 전류를 연결해 주거나 차단해 주는 배선 소자를 의미한다. 이러한 스위칭 소자는, 제어 신호에 따라 전류를 연결하는 트랜지스터를 포함하고, 바이폴라 접합 트랜지스터(BJT), 및 전계효과 트랜지스터(FET)를 포함하나 반드시 이에 한정되지는 아니한다.
다만, 스위칭 소자가 예를 들어 전계효과 트랜지스터(FET)로서 동작하는 경우, 스위칭 소자가 게이트(gate) 단자, 드레인(drain) 단자, 소스(source) 단자를 포함하고, 입력된 신호에 따라 드레인 단자가 소스 단자로서 기능할 수 있고, 소스 단자가 드레인 단자로 기능할 수 있음은 자명한 사항이다.
또한, 스위칭 소자는 동작하는 전압에 따라, 저전압에서 동작하는 저전압 스위칭 소자(LN)와 고전압에서 동작하는 고전압 스위칭 소자(HN)로 구분될 수 있다. 특히, 고전압 스위칭 소자(HN)는 드레인 단자에 고전압을 인가해도 견딜 수 있는 스위칭 소자로서 통상적으로 각종 전력용 소자에서 사용되고 있다.
이러한 고전압 스위칭 소자들로는 DMOSFET(Double-diffused MOSFET), 절연 게이트 바이폴라 트랜지스터(Insulated Gate Bipolar Transistor: IGBT), EDMOSFET(Extended Drain MOSFET), LDMOSFET(Lateral Double-diffused MOSFET) 및 질화 갈륨(GaN) 트랜지스터 등이 있으나 반드시 이에 한정되지는 아니한다.
또한, 본원 명세서 전체에서 "턴 온(turn on)"이라 함은, 스위칭 소자를 비전도 상태에서 전도 상태로 변화시키는 것을 의미한다. 특히 스위칭 소자에 전류가 흐르도록 게이트에 신호를 공급하는 것을 의미한다. 반면, "턴 오프(turn off)"라 함은, 스위칭 소자를 전도 상태에서 비전도 상태로 변화시키는 것을 의미한다.
개시된 발명은 에어컨을 비롯한 가전 단상 시스템, 디스플레이 구동 시스템 등 대부분의 전기 장치 및 전자 제품에서 일반적으로 사용되는 역률 보상 회로에 관한 것이다. 가전 단상 시스템은 역률 보상 회로, 인버터, 모터로 구성되며 디스플레이 구동 시스템은 역률 보상 회로, 컨버터, 부하로 구성될 수 있다. 이들 시스템에서 역률 보상 회로는 AC 입력 전압과 입력 전류의 역률을 보상하며 인버터 에서 필요로 하는 DC 정 전압을 만들어 줄 수 있다. 대부분의 전기, 전자 제품에서 역률 규제가 적용되며 이를 위해서 역률 보상 회로는 필요한 장치이다.
도 1은 일 실시예에 따른 토템폴 역률 보상 회로를 도시한 회로도이고, 도 2는 일 실시예에 따른 토템폴 역률 보상 회로에서 공통 모드 전압의 파형을 도시한 그래프이다.
도 1에 개시된 바와 같이, 토템폴 브리지리스 역률 보상 회로(Totem pole bridgeless power factor correction circuit)는 인덕터(L), 제1스위칭 소자(S1), 제2스위칭 소자(S2), 다이오드(D1, D2) 및 출력 캐패시터(C0)를 포함할 수 있다.
인덕터(L)는 입력 교류 전압(VAC)에 연결될 수 있고, 동시에 제2스위칭 소자(S2)의 소스(source) 단에 연결될 수 있으며, 제1스위칭 소자(S1)의 드레인(drain) 단은 제2스위칭 소자(S2)의 소스(source) 단에 연결될 수 있다. 또한, 다이오드(D1, D2)의 캐소드(cathode) 단은 각각 제1스위칭 소자(S1) 및 제2스위칭 소자(S2)의 드레인 단에 연결될 수 있으며, 출력 캐패시터(C0)의 일 단에 연결될 수 있다.
기생 커패시터는 회로의 여러가지 환경에 의해서 발생하는 캐패시턴스(capacitance) 성분을 의미한다. 일반적인 캐패시터(capacitor)는 양쪽에 금속판이 마주보고 있고, 중간에 유전 물질을 삽입하여 교류(AC)가 인가되는 경우 유도 전류가 흐르도록 하는 것이다. 이와 같이 회로에서 인접한 도선 사이에 교류가 인가됨에 따라 도선과 도선 사이에 캐패시턴스(capacitance) 성분이 있는 것처럼 보이는 것을 기생 캐패시터 라고 한다. 도 1에서는 Ccm가 기생 캐패시터를 의미한다.
제1스위칭 소자(S1) 및 제2스위칭 소자(S2)의 게이트(gate) 신호는 구형파의 형태이고, 제어부는 펄스 폭 변환(PWM) 또는 펄스 주파수 변환(PFM)된 게이트 신호를 사용하여 제1스위칭 소자(S1) 및 제2스위칭 소자(S2)를 구동 시킬 수 있다. 펄스 폭 변환(pulse width modulation)은 아날로그 신호를 유선 또는 무선 방식으로 전송하는 경우에 노이즈에 의한 아날로그 신호의 손상이 발생 하므로 노이즈에 강한 디지털 신호로 변환하여 전송하는 방식의 일종이다. 즉, 펄스 폭 변환은 아날로그 신호를 디지털 값으로 변환한 만큼 펄스 폭을 변환하는 방식으로, 신호의 진폭이 큰 경우에는 펄스의 폭이 커지고 진폭이 작을 때에는 펄스의 폭이 작아진다. 펄스 주파수 변환(pulse frequency modulation)은 신호의 크기에 따라서 펄스의 반복 주파수를 바꾸는 변환 방식으로 신호가 클 때 반복 주파수는 높아지고, 신호가 작을 때 반복 주파수는 낮아진다. 이렇게 스위칭 소자의 동작을 제어하는 것은 일반적으로 사용되고 있는 방법에 해당 한다.
제1스위칭 소자(S1) 및 제2스위칭 소자(S2)는 질화 갈륨(GaN) 전계효과 트랜지스터(FET)로 구현될 수 있다. 기존에는 스위칭 소자로 실리콘 금속 산화막 반도체 전계효과 트랜지스터(Si MOSFET)이 주로 사용되었으나, 최근 차세대 전력 반도체 소자로 알려지고 있는 질화 갈륨 전계효과 트랜지스터(GaN FET)는 기존의 Si MOSFET에 비해 와이드 밴드 갭(Wide Band Gap) 반도체가 가지는 특징으로 인하여 상대적으로 낮은 도통 저항을 가지므로 그로 인한 발열 발생이 최소화될 수 있다. 또한, 소자 캐패시턴스(capacitance) 값이 작으며, 짧은 스위칭 턴 온 및 턴 오프 시간에 따른 고속 스위칭이 가능하여 스위칭 시에 발생하는 손실이 Si MOSFET에 비하여 현저하게 작다. 따라서, GaN FET으로 구현된 스위칭 소자를 이용하여 역률 보상 회로의 고효율화가 가능하다. 나아가, GaN FET 소자의 고주파 스위칭으로 인해 수동 소자의 부피가 작아질 수 있어서 회로의 고밀도화가 가능해지며, GaN FET 소자의 높은 역회복 특성을 이용하여 역률 보상 회로의 성능을 극대화 할 수 있다.
도 1에 도시된 토템폴 브리지리스 역률 보상 회로 형태는, 회로의 한쪽 레그(leg)에는 제1스위칭 소자(S1) 및 제2스위칭 소자(S2)가 마련되고, 다른 한 쪽 레그에는 저주파수 다이오드(D1, D2)가 마련될 수 있다. 이로써 교류 입력 전원이 양의 값인 경우에는 공통 모드 전압(common mode voltage; Vcm)이 영전위를 가지고, 교류 입력 전원이 음의 값인 경우에는 DC 링크 전압(DC link voltage)을 갖는다.
DC 링크 전압이란, 컨버터(converter)와 인버터(inverter)로부터 이루어지는 전력 변환 회로의 주 시스템에서 컨버터와 인버터의 중간인 직류회로 전압을 의미한다. 즉, DC 링크 전압이란 교류(AC)에서 직류(DC)로 변환되었을 때, DC 양단의 전압을 말하는 것으로 직류 스테이지 전압(DC stage voltage) 이라고도 한다.
따라서, 토템폴 역률 보상 회로에서는 공통 모드 전압이 도 2에 도시된 바와 같이 60Hz의 사각파 전압으로 나타나게 되므로 공통 모드 노이즈(common mode noise) 특성이 개선될 수 있다. 또한, 추가적인 소자가 필요하지 않고 도통 경로의 반도체 소자도 기본 브리지리스 방식과 동일하므로 높은 효율을 얻을 수 있다.
도 3은 토템폴 역률 보상 회로의 스위치 구동시 생성되는 도통 전류 현상을 도시한 개념도이고, 도 4는 스위치 구동시에 생성되는 도통 전류로 인한 전압 스파이크 현상을 도시한 그래프이다.
도 3은 일 실시예에 따라 도 1에 도시된 토템폴 브리지리스 역률 보상 회로의 제1스위칭 소자(S1)의 스위치 구동회로를 구체적으로 도시한 것이나, 제2스위칭 소자(S2)의 스위치 구동회로를 예로 들어 설명할 수도 있다.
도 3을 참조하면, 상술한 질화 갈륨 전계효과 트랜지스터(GaN FET)의 빠른 스위칭 특성은 회로의 고효율화에 유리하지만 한편으로는 기생 성분들에 의해 발생하는 노이즈가 문제될 수 있다. 즉, 제1스위칭 소자(S1)의 스위칭으로 인하여 GaN FET 스위치의 드레인(drain) 단과 소스(source) 단 사이의 전압(Vds)이 급격하게 변하게 되면, 수학식 1에 따라서 스위치의 게이트(gate) 단과 드레인(drain) 단 사이의 기생 커패시턴스(Cgd)를 통해 흐르도록 유기되는 도통 전류(shoot through current)가 생성될 수 있다.
Figure pat00001
이렇게 생성된 도통 전류로부터 수학식 2에 의하여 스위치의 게이트 단과 소스 단 사이의 전압(Vgs)에 도 3에 도시된 것과 같은 전압 스파이크가 야기될 수 있다.
Figure pat00002
전압 스파이크는 신호의 펄스(pulse) 폭(width)에 비하여 매우 짧은 폭을 가지면서 펄스 모양이 일그러지는 것으로 회로의 스위칭 동작에 있어서 발생하는 단 시간의 전압 또는 전류 진폭을 의미한다. 스위칭 소자의 스위칭 속도가 빠를수록 기생 커패시턴스(Cgd)를 통해 흐르도록 유기되는 전류와 그로 인해 유도되는 전압 스파이크가 더 커질 수 있다.
도 4를 참조하면, 제1스위칭 소자(S1)의 게이트와 소스 사이의 전압 Vgs에 15V가 인가된 경우에는 제 1스위칭 소자(S1)가 턴 온 상태이고, 0V가 인가된 경우에는 제 1스위칭 소자(S1)가 턴 오프 상태이다. 15V는 일 실시예에 불과하며 다른 전압 값으로 조절될 수 있다.
Vgs에 0V가 인가된 경우에는 제1스위칭 소자(S1)는 턴 오프 상태여야 함에도 불구하고, 상술한 바와 같은 전압 스파이크로 인하여 턴 온 상태가 될 수 있다. 즉, 제1스위칭 소자(S1)의 게이트 단과 소스 단 사이의 전압(Vgs)에 야기되는 전압 스파이크가 제1스위칭 소자(S1)의 문턱전압(threshold voltage)보다 큰 경우에 스위칭 소자의 오작동이 유발될 수 있다.
따라서, 이러한 전압 스파이크로 인해 제1스위칭 소자(S1) 및 제2스위칭 소자(S2)가 모두 턴 온 되는 경우, 암 쇼트(arm short) 현상이 유발되어 스위칭 소자가 손상될 수 있다. 이러한 문제점을 해결하기 위해서 음전압 오프셋(negative offset)을 제공하는 스위치 구동회로가 필요하다.
도 5는 일 실시예에 따라 제1스위칭 소자의 스위치 구동회로를 도시한 회로도이고, 도 6은 일 실시예에 따라 제1스위칭 소자가 턴 온 되는 경우에 음전압 오프셋이 제공되는 개념도이고, 도 7은 일 실시예에 따라 제1스위칭 소자가 턴 오프 되는 경우에 음전압 오프셋이 제공되는 개념도이다.
도 5내지 도 7에서는 제1스위칭 소자(S1)의 스위치 구동 회로를 실시예로 하여 설명하나, 후술하는 내용들은 제2스위칭 소자(S2)에도 동일하게 적용될 수 있다.
도 5를 참조하면, 일 실시예에 따른 스위치 구동회로는 제1제너다이오드(Z1), 캐패시터(C), 제2제너다이오드(Z2), 제3제너다이오드(Z3), 제1저항(R1), 제2저항(R2) 및 다이오드(D)를 포함할 수 있다.
제1제너다이오드(Z1)는 스위치 제어 입력단에 연결될 수 있고 캐패시터(C)는 제1제너다이오드(Z1)에 병렬로 연결될 수 있다. 제1저항(R1) 및 다이오드(D)는 제1제너다이오드(Z1)의 애노드(anode) 및 제1스위칭 소자(S1)의 게이트(gate)에 연결될 수 있다. 또한, 제2저항(R2)은 다이오드(D)의 애노드 및 제1스위칭 소자(S1)의 게이트와 접지(ground) 사이에 연결될 수 있고, 제2제너다이오드(Z2) 및 제3제너다이오드(Z3)는 제1스위칭 소자(S1)의 게이트와 소스 사이에 병렬로 연결될 수 있다. 제2제너다이오드(Z2) 및 제3제너다이오드(Z3)는 서로 반대로 연결될 수 있다.
제너 다이오드(zener diode)는 정방향 전압에서는 일반적인 다이오드와 동일한 특성을 가지며 전류가 흐르지만, 역방향 전압에서는 일반 다이오드보다 낮은 전압(항복전압)에서 역방향 전류가 흐르도록 만들어진 소자이다.
도 5 내지 도 7에 도시된 바와 같이, 제1스위칭 소자(S1)의 스위치 구동 회로에 포함된 제1제너다이오드(Z1), 제2제너다이오드(Z2) 및 제3제너다이오드(Z3)는 회로에 음전압 오프셋을 제공할 수 있다. 즉, 앞선 기술에서와 달리 개시된 발명의 일 실시예에서는 도 5에 도시된 바와 같이, 제1제너다이오드(Z1)를 포함하는 회로 구성(100)과 제2제너다이오드(Z2) 및 제3제너다이오드(Z3)를 포함하는 회로 구성(200)을 포함하는 스위치 구동회로에 기초하여 회로에 음전압 오프셋을 제공할 수 있는 것이다. 제2제너다이오드(Z2) 및 제3제너다이오드(Z3)는 각각 음의 전압과 양의 전압을 유지시키는 역할을 한다.
이하, 도 6 내지 도 7을 참조하여, 회로에 음전압 오프셋이 제공되도록 하는 소자의 배치 및 스위치 구동회로의 동작을 상세히 설명한다.
도 6은 제1스위칭 소자(S1)가 턴 온 되는 경우를 도시한 것이다. 일 실시예에 따라, 입력 교류 전압(Von)은 15V가 인가될 수 있고, 이 경우에 제1스위칭 소자(S1)는 턴 온 상태이며 반대로 제2스위칭 소자(S2)는 턴 오프 상태일 수 있다. 또한, 도 6에서는 도시된 화살표의 방향에 따라 전류가 흐를 수 있다.
제1제너다이오드(Z1)의 정격은 스위치 구동회로의 설계에 따라서 다르게 선택될 수 있으며, 도 6에서는 7.5V가 인가될 수 있는 제너 다이오드를 실시예로 한다. 제1제너다이오드(Z1)에 7.5V가 인가될 수 있는 경우, 제1제너다이오드(Z1)와 병렬로 연결되어 있는 캐패시터(C)는 그에 대응하는 7.5V의 전압으로 충전될 수 있다.
상술한 바와 같이 전류는 제1제너다이오드(Z1) 및 제1저항(R1)을 거쳐서 제2제너다이오드(Z2) 및 제3제너다이오드(Z3)를 통해 흐를 수 있다. 이 때, 제너 다이오드의 특성에 기초하여 인가된 스위치 구동 전압인 15V에서 제1제너다이오드(Z1) 측에 인가되는 7.5V를 뺀 나머지 7.5V의 전압이 제3제너다이오드(Z3)에 인가될 수 있다. 즉, 제3제너다이오드(Z3)는 양의 전압을 유지시키는 역할을 할 수 있다. 제3제너다이오드(Z3)의 정격은 제1제너다이오드(Z1)의 정격과 마찬가지로 7.5V가 인가될 수 있도록 선택될 수 있다. 따라서, 제1스위칭 소자(S1)의 게이트 단과 소스 단 사이에는 7.5V의 전압이 인가될 수 있으므로 결과적으로 스위치 구동 회로의 입력 전압은 15V가 인가되었으나, 게이트와 소스 사이의 전압(Vgs)은 7.5V가 될 수 있다.
도 6에서와 같이, 제1스위칭 소자(S1)가 턴 온 되는 경우 전류는 제1저항(R1)을 통해서 흐를 수 있고, 제1저항(R1)의 크기를 조절하여 제1스위칭 소자(S1)의 턴 온 속도를 조절할 수 있다. 또한, 제2저항(R2)을 설치하여 제1스위칭 소자(S1)의 게이트 및 소스 사이에 인가되는 전압의 값을 더 낮출 수 있다.
도 7은 제1스위칭 소자(S1)가 턴 오프 되는 경우를 도시한 것이다. 일 실시예에 따라, 턴 오프 시에 입력 교류 전압(Voff)은 0V가 인가될 수 있고, 이 경우에 제1스위칭 소자(S1)는 턴 오프 상태이며 반대로 제2스위칭 소자(S2)는 턴 온 상태일 수 있다. 다만 상술한 바와 같이, 제1스위칭 소자(S1)의 드레인과 소스 사이의 전압(Vds)의 상승에 따른 게이트와 소스 사이의 전압(Vgs)의 전압 스파이크로 인하여 제1스위칭 소자(S1)가 턴 온 되면 암 쇼트 현상이 발생할 수 있으므로, 제1스위칭 소자(S1)가 턴 온 되지 않도록 음전압 오프셋을 제공하는 것이 필요하다. 제1스위칭 소자(S1)가 턴 오프 되는 경우에 전류의 방향은 도 7에 도시된 화살표의 방향과 같다. 즉, 전류는 제2제너다이오드(Z2) 및 제3제너다이오드(Z3)를 거쳐서 다이오드(D)를 통과하여 캐패시터(C) 쪽으로 흐를 수 있다.
제1스위칭 소자(S1)의 턴 오프 시에 입력 교류 전압(Voff)은 0V 이고, 캐패시터(C)에는 턴 온 시에 인가 되었던 7.5V의 전압이 충전되어 있다. 따라서, 제2제너다이오드(Z2)에는 -7.5V가 인가될 수 있고, 결과적으로 제1스위칭 소자(S1)의 게이트 단과 소스 단 사이에는 -7.5V의 전압이 인가될 수 있다. 즉, 제2제너다이오드(Z2)는 음의 전압을 유지시키는 역할을 할 수 있다. 제2제너다이오드(Z2) 역시 -7.5V가 인가될 수 있는 정격을 가지는 소자로 선택될 수 있다.
상술한 바와 같이, 제1스위칭 소자(S1)의 턴 오프 시에 스위치 구동 회로의 입력 전압은 0V가 인가 되었으나, 일 실시예에 따른 스위치 구동 회로의 소자 설계에 따라서 음전압 오프셋(negative offset)이 제공되므로 게이트와 소스 사이의 전압(Vgs)은 -7.5V를 가질 수 있다.
도 8은 일 실시예에 따라 음전압 오프셋이 제공된 스위치 구동회로에서 스위치 구동시에 생성되는 도통 전류로 인한 전압 스파이크 현상을 도시한 그래프이다.
도 8에 도시된 바와 같이, 제1스위칭 소자(S1)의 턴 온 전압은 7.5V이고 턴 오프 전압은 -7.5V 이다. 도 4에서의 그래프와 비교해보면, 일 실시예에 따른 스위치 구동회로가 구성되지 않았을 경우에 제1스위칭 소자(S1)의 턴 온 전압은 15V이고 턴 오프 전압은 0V 였으나, 제1제너다이오드(Z1), 제2제너다이오드(Z2) 및 제3제너다이오드(Z3)를 포함하여 음전압 오프셋을 제공하는 경우에는 턴 온 및 턴 오프시에 제1스위칭 소자(S1)의 게이트와 소스 사이에 인가되는 전압이 각각 7.5V씩 감소하게 됨을 알 수 있다.
도 8에서처럼, 제1스위칭 소자(S1)가 턴 오프시에 게이트와 소스 사이에 인가되는 전압이 -7.5V인 경우에는 도 3 내지 도 4에서 설명한 것과 같이 전압 스파이크가 발생하여도 제1스위칭 소자(S1)의 문턱전압 값인 0V를 넘지 않게 되므로 전압 스파이크로 인한 제1스위칭 소자(S1)의 오동작 현상이 발생하지 않는다. 따라서, 제1스위칭 소자(S1)와 제2스위칭 소자(S2)가 동시에 턴 온 되어 암 쇼트가 일어나지 않는다.
도 5 내지 도 8에서 상술한 일 실시예에 따른 스위치 구동 회로는 도 1에 도시된 토템폴 브리지리스 역률 보상 회로의 제1스위칭 소자(S1) 또는 제2스위칭 소자(S2)에 적용될 수 있다. 즉, 음전압 오프셋을 제공하여 스위칭 소자의 오동작을 방지함으로써 토템폴 브리지리스 역률 보상 회로의 암 쇼트 현상을 피할 수 있다.
개시된 발명에 의한 스위치 구동회로를 포함하는 토템폴 역률 보상 회로는 에어컨을 비롯한 가전 단상 시스템, 디스플레이 구동 시스템 등 대부분의 전자 제품에서 일반적으로 사용될 수 있다. 따라서 상술한 실시예에 따른 토템폴 역률 보상 회로를 포함하는 전자 제품은 고효율의 역률 보상이 가능 하며, 스위치 구동시에 전압 스파이크로부터 야기되는 오동작으로 인한 회로 손상을 방지할 수 있다.
이상과 같이 예시된 도면을 참조로 하여, 바람직한 실시예들을 중심으로 스위치 구동회로 및 이를 포함하는 역률 보상 회로에 대해 설명 하였다. 스위치 구동회로 및 이를 포함하는 역률 보상 회로의 예는 이에 한정되는 것이 아니며 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이다. 그러므로 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
S1 : 제1스위칭 소자
S2 : 제2스위칭 소자
D, D1, D2 : 다이오드
R1 : 제1저항
R2 : 제2저항
Z1 : 제1제너다이오드
Z2 : 제2제너다이오드
Z3 : 제3제너다이오드

Claims (19)

  1. 전계효과 트랜지스터(FET)로 구현되는 스위치를 동작시키는 스위치 구동회로에 있어서,
    스위치 제어 입력단에 연결되는 제1제너다이오드;
    상기 제1제너다이오드에 병렬로 연결되는 캐패시터; 및
    상기 스위치의 게이트(gate)와 소스(source) 사이에 인가되는 전압이 음의 값으로 고정되도록 음전압 오프셋(negative offset)을 제공하는 제2제너다이오드 및 제3제너다이오드;를 포함하는 스위치 구동회로.
  2. 제 1항에 있어서,
    상기 제2제너다이오드 및 상기 제3제너다이오드는,
    상기 스위치의 게이트와 소스 사이에 병렬로 연결되고 서로 반대 방향으로 연결되는 스위치 구동회로.
  3. 제 2항에 있어서,
    상기 제1제너다이오드는,
    상기 스위치를 턴 온(turn on) 시키기 위한 스위치 구동 전압의 크기에 기초하여 상기 제1제너다이오드의 정격에 대응하는 크기의 전압으로 상기 캐패시터를 충전시키는 스위치 구동회로.
  4. 제 3항에 있어서,
    상기 제3제너다이오드는,
    상기 스위치가 턴 온 상태인 경우, 상기 스위치 구동 전압의 크기에서 상기 제1제너다이오드의 정격에 대응하는 크기의 전압을 뺀 만큼의 전압이 상기 게이트와 소스 사이에 인가되도록 하는 정격을 가지는 스위치 구동회로.
  5. 제 1항에 있어서,
    상기 캐패시터는,
    상기 스위치를 턴 오프(turn off) 시키기 위한 신호가 인가되면 상기 제1제너다이오드의 정격에 대응하는 크기의 전압으로 충전된 상태를 유지하는 스위치 구동회로.
  6. 제 5항에 있어서,
    상기 제2제너다이오드는,
    상기 스위치가 턴 오프 상태인 경우, 상기 캐패시터에 충전되어 있는 전압 크기에 대응하는 전압이 상기 게이트와 소스 사이에 음의 값으로 고정되는 음전압 오프셋을 제공하도록 하는 정격을 가지는 스위치 구동회로.
  7. 제 1항에 있어서,
    상기 제1제너다이오드의 애노드(anode) 및 상기 스위치의 게이트에 연결되어 상기 스위치의 턴 온 속도를 조절하는 제1저항; 및
    상기 제1제너다이오드의 애노드(anode) 및 상기 스위치의 게이트에 연결되어 상기 스위치의 턴 오프 속도를 조절하는 다이오드;를 더 포함하는 스위치 구동회로.
  8. 제 7항에 있어서,
    상기 다이오드의 애노드(anode) 및 상기 스위치의 게이트와 접지 사이에 연결되어 상기 게이트와 소스 사이의 전압을 낮추는 제2저항;을 더 포함하는 스위치 구동회로.
  9. 제 1항에 있어서,
    상기 스위치는,
    질화 갈륨(GaN) 전계효과 트랜지스터(FET)로 구현되는 스위치 구동회로.
  10. 교류 입력 전압을 직류 전압으로 변환하는 토템폴(totem pole) 역률 보상 회로(power factor correction circuit)에 있어서,
    스위치 제어 입력단에 연결되는 제1제너다이오드;
    상기 제1제너다이오드에 병렬로 연결되는 캐패시터; 및
    상기 스위치의 게이트와 소스 사이에 인가되는 전압이 음의 값으로 고정되도록 음전압 오프셋을 제공하는 제2제너다이오드 및 제3제너다이오드;를 포함하는 토템폴 역률 보상 회로.
  11. 제 10항에 있어서,
    상기 제2제너다이오드 및 상기 제3제너다이오드는,
    상기 스위치의 게이트와 소스 사이에 병렬로 연결되고 서로 반대 방향으로 연결되는 토템폴 역률 보상 회로.
  12. 제 11항에 있어서,
    상기 제1제너다이오드는,
    상기 스위치를 턴 온 시키기 위한 스위치 구동 전압의 크기에 기초하여 상기 제1제너다이오드의 정격에 대응하는 크기의 전압으로 상기 캐패시터를 충전시키는 토템폴 역률 보상 회로.
  13. 제 12항에 있어서,
    상기 제3제너다이오드는,
    상기 스위치가 턴 온 상태인 경우, 상기 스위치 구동 전압의 크기에서 상기 제1제너다이오드의 정격에 대응하는 크기의 전압을 뺀 만큼의 전압이 상기 게이트와 소스 사이에 인가되도록 하는 정격을 가지는 토템폴 역률 보상 회로.
  14. 제 10항에 있어서,
    상기 캐패시터는,
    상기 스위치를 턴 오프 시키기 위한 신호가 인가되면 상기 제1제너다이오드의 정격에 대응하는 크기의 전압으로 충전된 상태를 유지하는 토템폴 역률 보상 회로.
  15. 제 14항에 있어서,
    상기 제2제너다이오드는,
    상기 스위치가 턴 오프 상태인 경우, 상기 캐패시터에 충전되어 있는 전압 크기에 대응하는 전압이 상기 게이트와 소스 사이에 음의 값으로 고정되는 음전압 오프셋을 제공하도록 하는 정격을 가지는 토템폴 역률 보상 회로.
  16. 제 10항에 있어서,
    상기 제1제너다이오드의 애노드 및 상기 스위치의 게이트에 연결되어 상기 스위치의 턴 온 속도를 조절하는 제1저항; 및
    상기 제1제너다이오드의 애노드 및 상기 스위치의 게이트에 연결되어 상기 스위치의 턴 오프 속도를 조절하는 다이오드;를 더 포함하는 토템폴 역률 보상 회로.
  17. 제 16항에 있어서,
    상기 다이오드의 애노드 및 상기 스위치의 게이트와 접지 사이에 연결되어 상기 게이트와 소스 사이의 전압을 낮추는 제2저항;을 더 포함하는 토템폴 역률 보상 회로.
  18. 제 10항에 있어서,
    상기 스위치는,
    질화 갈륨(GaN) 전계효과 트랜지스터(FET)로 구현되는 토템폴 역률 보상 회로.
  19. 전계효과 트랜지스터(FET)로 구현되는 스위치를 동작시키는 스위치 구동회로를 포함하는 토템폴 역률 보상회로가 마련된 전자 제품에 있어서,
    스위치 제어 입력단에 연결되는 제1제너다이오드;
    상기 제1제너다이오드에 병렬로 연결되는 캐패시터; 및
    상기 스위치의 게이트와 소스 사이에 인가되는 전압이 음의 값으로 고정되도록 음전압 오프셋을 제공하는 제2제너다이오드 및 제3제너다이오드;를 포함하는 전자 제품.
KR1020150116091A 2015-03-27 2015-08-18 스위치 구동회로 및 이를 포함하는 역률 보상 회로 KR102404053B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/965,346 US9762119B2 (en) 2015-03-27 2015-12-10 Switch driving circuit, and power factor correction circuit having the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562139141P 2015-03-27 2015-03-27
US62/139,141 2015-03-27

Publications (2)

Publication Number Publication Date
KR20160115648A true KR20160115648A (ko) 2016-10-06
KR102404053B1 KR102404053B1 (ko) 2022-06-07

Family

ID=57164491

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150116091A KR102404053B1 (ko) 2015-03-27 2015-08-18 스위치 구동회로 및 이를 포함하는 역률 보상 회로

Country Status (1)

Country Link
KR (1) KR102404053B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018110787A1 (ko) * 2016-12-15 2018-06-21 서울과학기술대학교 산학협력단 단일단 인터리브드 소프트 스위칭 컨버터

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004112987A (ja) * 2002-07-26 2004-04-08 Fuji Electric Holdings Co Ltd 電力変換装置
JP2007336694A (ja) * 2006-06-15 2007-12-27 Mitsubishi Electric Corp 絶縁ゲート型半導体素子の駆動回路
JP2011244615A (ja) * 2010-05-19 2011-12-01 Sanken Electric Co Ltd 駆動回路
JP2013243877A (ja) * 2012-05-22 2013-12-05 Toshiba Corp ゲート駆動回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004112987A (ja) * 2002-07-26 2004-04-08 Fuji Electric Holdings Co Ltd 電力変換装置
JP2007336694A (ja) * 2006-06-15 2007-12-27 Mitsubishi Electric Corp 絶縁ゲート型半導体素子の駆動回路
JP2011244615A (ja) * 2010-05-19 2011-12-01 Sanken Electric Co Ltd 駆動回路
JP2013243877A (ja) * 2012-05-22 2013-12-05 Toshiba Corp ゲート駆動回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018110787A1 (ko) * 2016-12-15 2018-06-21 서울과학기술대학교 산학협력단 단일단 인터리브드 소프트 스위칭 컨버터
US11201548B2 (en) 2016-12-15 2021-12-14 Foundation For Research And Business, Seoul National University Of Science And Technology Single-stage interleaved soft switching converter

Also Published As

Publication number Publication date
KR102404053B1 (ko) 2022-06-07

Similar Documents

Publication Publication Date Title
US9762119B2 (en) Switch driving circuit, and power factor correction circuit having the same
US8749210B1 (en) Power supply device
US9166498B2 (en) Power converter with non-symmetrical totem pole rectifier and current-shaping branch circuits
US9344004B2 (en) Power conversion system
KR20160080922A (ko) 역률 보상 회로 및 이를 포함하는 전자 제품
JP2009011013A (ja) 電力変換装置
US11929669B2 (en) Totem-pole bridgeless power factor correction device and power supply
CN110401335A (zh) 驱动电路、功率模块以及电力变换系统
WO2020138161A1 (ja) 絶縁型の双方向ｄｃ／ｄｃコンバータおよびその制御方法
CN114640240A (zh) 无桥功率因素校正保护电路及控制方法和功率模块
US7969225B2 (en) Circuit of reducing power loss of switching device
JP2014045565A (ja) 切替形ダイオード及び高周波整流器
KR102404053B1 (ko) 스위치 구동회로 및 이를 포함하는 역률 보상 회로
TWI429195B (zh) 功率電路及其直流對直流轉換器
Wang et al. How to control SiC BJT with high efficiency?
JP5852745B2 (ja) 電力変換装置
KR100808015B1 (ko) 스너버회로를 이용한 역률개선회로
Liu et al. High frequency investigation of wide bandgap-based PFC and LLC converters in PSU
CA3137719A1 (en) Motor drive topologies for traction and charging in electrified vehicles
US9755498B2 (en) Semiconductor device, and inverter, converter and power conversion device employing the same
US20130063996A1 (en) Power supply apparatus
Haehre et al. Class-E amplifier with SiC-MOSFET switching at 2.5 MHz
WO2007048196A1 (en) Mosfet circuits
JP4355683B2 (ja) 擬似キャパシタンス回路
Esmaeili et al. Sinusoidal input current single-phase AC-AC converter based on coupled transformer with reduced turns ratio

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right