KR20160113968A - 역률 보상 회로 및 역률 보상 방법 - Google Patents

역률 보상 회로 및 역률 보상 방법 Download PDF

Info

Publication number
KR20160113968A
KR20160113968A KR1020160025905A KR20160025905A KR20160113968A KR 20160113968 A KR20160113968 A KR 20160113968A KR 1020160025905 A KR1020160025905 A KR 1020160025905A KR 20160025905 A KR20160025905 A KR 20160025905A KR 20160113968 A KR20160113968 A KR 20160113968A
Authority
KR
South Korea
Prior art keywords
voltage
signal
power switch
period
adjustment signal
Prior art date
Application number
KR1020160025905A
Other languages
English (en)
Inventor
엄현철
김태성
박인기
김영종
Original Assignee
페어차일드코리아반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드코리아반도체 주식회사 filed Critical 페어차일드코리아반도체 주식회사
Priority to US15/077,280 priority Critical patent/US9935538B2/en
Publication of KR20160113968A publication Critical patent/KR20160113968A/ko
Priority to US15/901,228 priority patent/US10637350B2/en

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/42Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208Arrangements for improving power factor of AC input
    • H02M1/4258Arrangements for improving power factor of AC input using a single converter stage both for correction of AC input power factor and generation of a regulated and galvanically isolated DC output voltage
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/70Regulating power factor; Regulating reactive current or power
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/08Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M2001/0006
    • H02M2001/0064
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
    • Y02B70/126

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dc-Dc Converters (AREA)

Abstract

역률 보상 회로는, 전력 스위치의 스위칭 동작을 제어하여 입력 전압의 피크 기준 비대칭으로 필터 커패시터에 흐르는 필터 전류를 보상하여 입력 전류의 왜곡량을 보상한다.

Description

역률 보상 회로 및 역률 보상 방법{POWER FACTOR CORRECTION CIRCUIT AND DRIVING METHOD THEREOF}
본 발명은 역률 보상 회로 및 역률 보상 회로의 구동 방법에 관한 것이다.
역률 보상 회로의 입력 전류의 위상과 전력 공급 장치의 입력 전압의 위상 간의 차를 줄일수록 역률이 개선된다. 역률 보상 회로가 SMPS(switch mode power supply) 및 EMI 필터를 포함하는 경우, 역률 보상 회로의 입력 전류는 SMPS의 전류와 EMI 필터 전류의 합이다.
EMI 필터는 필터 커패시터를 포함하고, 필커 커패시터에 의해 EMI 필터 전류는 입력 전류의 위상에 비해 90도 지연된 위상을 가진다. EMI 필터 전류와 입력 전류 간의 위상 차에 의해 입력 전류의 파형은 사인파와 비교해 왜곡된다. 그러면, 입력 전류의 위상과 입력 전압의 위상 간에 차이가 발생하고, 역률 저하가 발생할 수 있다.
입력 전류의 왜곡을 보상할 수 있는 역률 보상 회로 및 역률 보상 회로의 구동 방법을 제공하고자 한다.
실시 예에 따른 역률 보상 회로는, 필터 커패시터, 및 상기 필터 커패터시에 전기적으로 연결된 전력 스위치를 포함하고, 상기 전력 스위치를 이용해 입력 전압을 출력 전력으로 변환하는 전력 공급부를 포함한다. 상기 역률 보상 회로는, 상기 전력 스위치의 스위칭 동작을 제어하여 상기 입력 전압의 피크 기준 비대칭으로 상기 필터 커패시터에 흐르는 필터 전류를 보상할 수 있다.
상기 역률 보상 회로는 상기 입력 전압에 대응하는 조절 신호를 생성하는 조절 신호 생성부를 더 포함할 수 있다.
상기 조절 신호 생성부는, 상기 입력 전압에 대응하는 입력 검출 전압을 미분하는 미분기, 및 상기 미분기의 출력을 반전시키는 반전기를 포함할 수 있다.
또는, 상기 조절 신호 생성부는, 상기 입력 전압에 동기된 조절 기준 신호를 생성하는 기준 신호 생성기, 및 상기 입력 전압의 피크에 대응하는 입력 피크 전압을 상기 조절 기준 신호에 곱하여 상기 조절 신호를 생성하는 곱셈기를 포함할 수 있다. 상기 조절 기준 신호는 상기 필터 전류에 의한 상기 입력 전류의 왜곡을 보상하기 위한 파형일 수 있다.
상기 역률 보상 회로는, 상기 출력에 따른 출력 전압에 대응하는 전압과 소정의 기준 전압 간의 차를 보상하여 오차 전압을 생성하고, 상기 오차 전압에 상기 조절 신호를 더해 피드백 신호를 생성하는 듀티 생성기를 더 포함할 수 있다.
실시 예에 따른 역률 보상 회로는, 필터 커패시터, 상기 필터 커패터시에 연결된 1차측 권선, 상기 1차측 권선에 연결되어 있고, 입력 전압을 2차측 출력으로 변환하는 전력 스위치, 및 상기 전력 스위치의 스위칭 동작을 제어하여 상기 입력 전압의 피크 기준 비대칭으로 상기 필터 커패시터에 흐르는 필터 전류를 보상하는 듀티 생성기를 포함할 수 있다.
상기 듀티 생성기는, 상기 출력에 따른 출력 전압에 대응하는 전압과 소정의 기준 전압 간의 차를 보상하여 오차 전압을 생성하고, 상기 오차 전압에 상기 입력 전압에 대응하는 조절 신호를 더해 피드백 신호를 생성할 수 있다.
상기 듀티 생성기는, 상기 전력 스위치의 스위칭 주기에 동기되어 소정 기울기로 증가하는 톱니파 신호를 생성하고, 상기 톱니파 신호가 상기 피드백 신호에 도달한 시점에 상기 전력 스위치를 턴 오프 시킬 수 있다.
상기 듀티 생성기는, 상기 전력 스위치의 스위칭 주기에 동기되어, 상기 조절 신호의 변화 방향과 반대 방향으로 기울기의 변화를 조절하고, 조절된 기울기에 따라 상승하는 톱니파 신호를 생성할 수 있다.
상기 듀티 생성기는, 상기 전력 스위치의 스위칭 주기에 동기되어, 상기 조절 신호의 변화 방향과 반대 방향으로 시작 레벨의 변화를 조절하고, 상기 조절된 시작 레벨부터 상승하는 톱니파 신호를 생성할 수 있다.
상기 듀티 생성기는, 상기 조절 신호에 기초한 보상 기간을 결정하고, 상기 보상 기간만큼 상기 전력 스위치의 온 기간을 제어할 수 있다.
상기 듀티 생성기는, 상기 조절 신호와 상기 전력 스위치의 스위칭 주기를 곱한 값을 상기 입력 전압과 상기 전력 스위치의 온 기간을 곱한 값으로 나누어 보상 기간을 산출할 수 있다.
상기 듀티 생성기는, 상기 출력에 따른 출력 전압에 대응하는 피드백 신호와 톱니파 신호의 비교 결과에 기초한 제어 출력을 적어도 한 스위칭 주기에 상기 보상 기간이 더해진 기간만큼 지연시켜 보상 제어 출력을 생성할 수 있다.
상기 듀티 생성기는, 기준 전압을 상기 조절 신호에 따라 조절하여 피드백 신호를 생성하고, 상기 전력 스위치에 흐르는 전류에 대응하는 감지 전압을 상기 피드백 신호와 비교한 결과에 기초해 상기 전력 스위치의 스위칭 동작을 제어할 수 있다.
상기 듀티 생성기는, 상기 조절 신호의 변화 방향과는 반대 방향으로 감지 전압의 기울기의 변화를 조절하여 보상 감지 전압을 생성하고, 상기 보상 감지 전압과 기준 전압을 비교한 결과에 기초해 상기 전력 스위치의 스위칭 동작을 제어할 수 있다. 상기 감지 전압은 상기 전력 스위치에 흐르는 전류에 대응하는 전압일 수 있다.
상기 듀티 생성기는, 상기 조절 신호의 변화 방향과는 반대 방향으로 감지 전압의 시작 레벨의 변화를 조절하여 보상 감지 전압을 생성하고, 상기 보상 감지 전압과 기준 전압을 비교한 결과에 기초해 상기 전력 스위치의 스위칭 동작을 제어할 수 있다. 상기 감지 전압은 상기 전력 스위치에 흐르는 전류에 대응하는 전압일 수 있다.
상기 듀티 생성기는, 기준 전압과 상기 조절 신호를 더한 값에 상기 전력 스위치의 스위칭 주기를 곱한 결과에 기초한 피드백 신호를 생성하고, 상기 전력 스위치의 한 스위칭 주기 동안의 스위치 전류의 총량에 기초한 감지 전압을 생성하며, 상기 감지 전압과 상기 피드백 신호의 비교 결과에 기초해 상기 전력 스위치를 턴 오프 시킬 수 있다.
실시 예에 따른 필터 커패시터에 전기적으로 연결된 전력 공급부를 포함하는 역률 보상 회로의 구동 방법은, 상기 전력 공급부의 입력 전압에 대응하는 조절 신호를 생성하는 단계, 및 상기 전력 공급부의 전력 스위치의 스위칭 동작을 제어하여 상기 입력 전압의 피크 기준 비대칭으로 상기 필터 커패시터에 흐르는 필터 전류를 보상하는 단계를 포함할 수 있다.
상기 필터 전류를 보상하는 단계는, 피드백 정보 및 제어 신호 중 적어도 하나를 상기 조절 신호에 따라 보상하는 단계, 및 상기 피드백 정보 및 상기 제어 신호 중 보상된 하나와 다른 하나를 비교한 결과에 따른 제어 출력에 따라 상기 전력 스위치를 턴 오프 시키는 단계를 포함할 수 있다.
상기 필터 전류를 보상하는 단계는, 피드백 정보 및 제어 신호를 비교한 결과에 따라 제어 출력을 생성하는 단계, 상기 제어 출력을 상기 조절 신호에 따라 보상하는 단계, 및 상기 보상된 제어 출력에 따라 상기 전력 스위치를 턴 오프 시키는 단계를 포함할 수 있다.
필터 전류에 의한 입력 전류의 왜곡량을 보상할 수 있는 역률 보상 회로 및 역률 보상 회로의 구동 방법을 제공한다.
도 1은 실시 예에 따른 역률 보상 회로를 나타낸 도면이다.
도 2는 실시 예에 따른 조절 신호 생성부의 일 예를 나타낸 도면이다.
도 3은 조절 신호 생성부의 일 예에 따라 생성되는 미분 신호 및 조절 신호, 그리고 입력 검출 전압을 나타낸 파형도이다.
도 4는 실시 예에 따른 조절 신호 생성부의 다른 예를 나타낸 도면이다.
도 5는 조절 신호 생성부의 다른 일 예에 따른 조절 신호 및 입력 검출 전압을 나타낸 파형도이다.
도 6은 실시 예에 따른 듀티 생성기의 일 예를 나타낸 도면이다.
도 7은 실시 예에 따른 듀티 생성기의 다른 예를 나타낸 도면이다.
도 8은 실시 예에 따른 듀티 생성기의 또 다른 예를 나타낸 도면이다.
도 9 및 10은 시간 보상부의 동작을 설명하기 위한 신호들의 파형도이다.
도 11은 실시 예에 따른 듀티 생성기의 또 다른 예를 나타낸 도면이다.
도 12은 실시 예에 따른 듀티 생성기의 또 다른 예를 나타낸 도면이다.
도 13는 실시 예에 따른 듀티 생성기의 또 다른 예를 나타낸 도면이다.
도 14은 실시 예에 따른 듀티 생성기의 또 다른 예를 나타낸 도면이다.
도 15는 실시 예에 따른 듀티 생성기의 또 다른 예를 나타낸 도면이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1은 실시 예에 따른 역률 보상 회로를 나타낸 도면이다.
도 1에 도시된 바와 같이, 역률 보상 회로(1)는 정류 회로(BD), 조절 신호 생성부(10), 듀티 생성기(20), 정류 다이오드(D1), 출력 커패시터(CO), 1차측 및 2차측 권선(W1, W2), 전력 스위치(M), 감지 저항(RS), 및 필터 커패시터(CF)를 포함한다.
본 발명의 실시 예에 따른 역률 보상 회로(1)는 입력 전압(VIN)을 출력 전압(VO)로 변환하는 전력 공급부(30)를 포함하고, 도 1에서는 전력 공급부(30)의 한 예로 플라이백(flyback) 타입의 스위치 모드 파워 서플라이(switch mode power supply, 이하 SMPS)가 도시되어 있다. SMPS(30)는 1차측 및 2차측 권선(W1, W2), 정류 다이오드(D1), 및 전력 스위치(M)를 포함한다. 본 발명의 전력 공급부가 플라이백 타입의 SMPS에 한정되는 것은 아니고, 플라이백 타입의 SMPS 대신 부스트 컨버터 등 다른 타입의 컨버터가 사용될 수 있다.
정류 회로(BD)는 교류 입력 전압(VAC)을 정류하여 입력 전압(VIN)을 생성한다. 입력 전류(IIN)는 정류 회로(BD)를 통해 필터 커패시터(CF) 및 1차측 권선(W1)으로 흐른다. 이하, 필터 커패시터(CF)에 흐르는 전류를 필터 전류(ICF)라 하고, SMPS의 1차측 권선(W1)으로 흐르는 전류를 SMPS 전류(ISMPS)라 한다.
필터 커패시터(CF)의 양단은 정류 회로(BD)의 양단에 병렬 연결되어 있다. 입력 전압(VIN)은 필터 커패시터(CF)를 통해 SMPS에 공급된다.
1차측 권선(W1)의 일단에는 입력 전압(VIN)이 공급되고, 1차측 권선(W1)의 타단에는 전력 스위치(M)의 드레인이 연결되어 있다. 전력 스위치(M)의 소스와 그라운드 사이에 감지 저항(RS)이 연결되어 있다. 전력 스위치(M)의 게이트에는 게이트 전압(VG)이 입력된다. 전력 스위치(M)의 스위칭 동작에 의해 1차측으로부터 2차측으로 전달되는 전력이 제어되어, 입력 전압(VIN)이 출력 전압(VO) 또는 출력 전류(IO)로 변환될 수 있다.
2차측 권선(W2)은 1차측 권선(W1)과 전자기적으로 결합되어 있고, 2차측 권선(W2)의 일단에는 정류 다이오드(D1)의 애노드 전극이 연결되어 있다. 정류 다이오드(D1)가 도통되었을 때, 2차측 권선(W2)에 흐르는 전류가 출력 커패시터(COUT) 및 출력단(+,-)에 연결된 부하(도시하지 않음)에 전달된다.
전력 스위치(M)가 턴 온 되면, SMPS 전류(ISMPS)는 전력 스위치(M)를 통해 흐르고, SMPS 전류(ISMPS)에 의해 1차측 권선(W1)에 에너지가 저장된다. 이 기간 동안 정류 다이오드(D1)는 비도통 상태이다. 전력 스위치(M)가 턴 오프 되고, 정류 다이오드(D1)가 도통되면, 1차측 권선(W1)에 저장된 에너지가 2차측 권선(W2)에 전달되고, 2차측 권선(W2)에 흐르는 전류가 정류 다이오드(D1)를 통해 흐른다.
조절 신호 생성부(10)는 입력 전압(VIN)에 대응하는 입력 검출 전압(VIND)에 기초하여 조절 신호(VADJ)를 생성한다. 예를 들어, 조절 신호 생성부(10)는 입력 검출 전압(VIND)을 미분한 결과를 반전하여 조절 신호(VADJ)를 생성할 수 있다.
필터 커패시터(CF)에 의해, 필터 전류(ICF)는 입력 전압(VIN)을 미분한 값에 대응한다. 필터 전류(ICF)의 위상이 입력 전압(VIN)에 대해 90도 지연되어 발생하는 입력 전류(IN)의 왜곡을 보상하기 위해서는 필터 전류(ICF)를 보상해야 한다. 이를 위해서 조절 신호 생성부(10)는 입력 검출 전압(VIND)의 미분 결과를 반전한 결과에 기초하여 조절 신호(VADJ)를 생성한다.
입력 검출 전압(VIND)은 입력 전압(VIN)과 동일한 위상을 가지는 전압이고, 입력 전압(VIN)의 레벨이 1 이하의 소정 비율로 조절된 전압일 수 있다. 입력 검출 전압(VIND)을 생성하는 수단은 직렬 연결된 복수의 저항등 다양한 주지 기술로 구현 가능하므로 상세한 설명은 생략한다.
듀티 생성기(20)는 피드백 정보와 제어 신호를 비교한 결과에 따른 제어 출력을 이용하여 전력 스위치(M)의 듀티를 결정하여 게이트 전압(VG)을 생성한다. 피드백 정보 및 제어 신호는 듀티를 제어하는 모드에 따라 결정되고, 듀티 제어 모드는 전압 모드, 전류 모드, 입력 전류 계산(input current calculation) 모드 등이 있을 수 있다. 듀티 생성기(20)는 전압 모드 및 전류 모드에서 피드백 정보, 제어 신호, 및 제어 출력 중 하나를 조절 신호(VADJ)에 따라 보상하여 게이트 전압(VG)을 생성하거나, 입력 전류 계산 모드에서 피드백 정보를 조절 신호(VADJ)에 따라 보상하여 게이트 전압(VG)을 생성할 수 있다.
전력 스위치(M)는 n 채널 트랜지스터이므로, 전력 스위치(M)를 턴 온 시키는 게이트 전압(VG)의 레벨은 하이 레벨이고, 전력 스위치(M)를 턴 오프 시키는 게이트 전압(VG)의 레벨은 로우 레벨이다.
전력 스위치(M)에 흐르는 전류(이하, 스위치 전류)(IS)는 감지 저항(RS)에 의해 감지될 수 있다. 예를 들어, 감지 저항(RS)에 발생하는 전압에 기초하여 스위치 전류(IS)가 감지될 수 있다.
이하에서, 도 2 내지 도 5를 참조하여 실시 예에 따른 조절 신호 생성부(10)를 설명한다.
도 2는 실시 예에 따른 조절 신호 생성부의 일 예를 나타낸 도면이다.
도 2에 도시된 조절 신호 생성부(10)는 입력 전압(VIN)에 대응하는 입력 검출 전압(VIND)을 미분 및 반전하여 조절 신호(VADJ1)를 생성한다. 조절 신호 생성부(10)는 미분기(11) 및 반전기(12)를 포함한다.
도 2에 도시된 미분기(11) 및 반전기(12)가 아날로그 회로로 구현될 수 있다. 미분기는 직렬 연결된 커패시터 및 저항으로 구현될 수 있다. 이외에도 미분기 및 반전기에 대한 아날로그 회로는 주지 기술로서 그 설명은 생략한다.
또는 도 2에 도시된 미분기(11) 및 반전기(12)가 디지털 회로로 구현될 수 있다. 미분기(11)는 입력 검출 전압(VIND)을 소정 주기로 샘플링하여 인접한 샘플링 결과의 차를 이용해 입력 검출 전압(VIND)을 미분할 수 있다. 이외에도 미분기 및 반전기에 대한 디지털 회로는 주지 기술로서 그 설명은 생략한다.
미분기(11)는 입력 검출 전압(VIND)을 미분하여 미분 신호(VD)를 생성하고, 반전기(12)는 미분 신호(VD)의 위상을 반전하여 조절 신호(VADJ1)를 생성한다.
도 3은 조절 신호 생성부의 일 예에 따라 생성되는 미분 신호 및 조절 신호, 그리고 입력 검출 전압을 나타낸 파형도이다.
도 3에 도시된 바와 같이, 입력 검출 전압(VIND)은 전파 정류된 사인파이고, 입력 검출 전압(VIND)의 한 주기에 대응하는 미분 신호(VD)는 코사인파이다. 반전기(12)는 미분 신호(VD)의 위상을 반전시켜 조절 신호(VADJ1)를 생성한다.
도 3에 도시된 바와 같이, 조절 신호(VADJ1)의 한 주기에서 조절 신호(VADJ1)는 입력 전압(VIN)의 피크를 기준으로 비대칭이다.
도 4는 실시 예에 따른 조절 신호 생성부의 다른 예를 나타낸 도면이다.
도 5는 조절 신호 생성부의 다른 일 예에 따른 조절 신호 및 입력 검출 전압을 나타낸 파형도이다.
도 4에 도시된 조절 신호 생성부(10)는 입력 전압(VIN)에 동기된 기준 신호(VR)를 생성하고, 기준 신호(VR)에 입력 전압(VIN)의 피크에 대응하는 입력 피크 전압(VINP)을 곱하여 조절 신호(VDJ2)를 생성한다.
조절 신호 생성부(10)는 기준 신호 생성기(13) 및 곱셈기(14)를 포함한다.
기준 신호 생성기(13)는 입력 검출 전압(VIND)를 감지하여 입력 전압(VIN)에 동기된 조절 기준 신호(VR)를 생성한다. 곱셈기(14)는 조절 기준 신호(VR)에 입력 피크 전압(VINP)을 곱하여 조절 신호(VADJ2)를 생성한다. 입력 전압(VIN)에 따라 필터 전류(ICF)의 크기가 달라지므로, 조절 기준 신호(VR)에 입력 전압(VIN)의 피크에 대응하는 입력 피크 전압(VINP)를 곱하여 필터 전류(ICF)에 의한 왜곡량을 보상할 수 있다.
조절 기준 신호(VR)는 입력 전압(VIN)의 피크를 기준으로 비대칭 신호로서, 필터 전류(ICF)에 의한 입력 전류(IIN)의 왜곡을 보상하기 위한 파형으로 적절히 설정 가능하다. 예를 들어, 도 5에서는 조절 기준 신호(VR)의 4 가지 파형 각각에 기초해 생성되는 조절 신호(VADJ21-VADJ24)가 도시되어 있다. 이는 곱셈기(14)로부터 출력되는 조절 신호(VADJ2)를 설명하기 위한 예시들로서 발명이 이에 한정되는 것은 아니다.
도 5에 도시된 바와 같이, 조절 신호들(VADJ21-VADJ24)은 입력 검출 전압(VIND)에 동기되어 동일한 주파수를 가진다. 예를 들어, 조절 신호(VADJ21)는 입력 검출 전압(VIND)의 한 주기 동안 선형적으로 증가하는 파형을 가지고, 조절 신호(VADJ22)는 입력 검출 전압(VIND)의 한 주기 중 특정 기간 동안 일정한 레벨을 가지며, 조절 신호(VADJ23) 및 조절 신호(VADJ24)는 입력 검출 전압(VIND)의 한 주기 동안 비선형적으로 증가하는 파형을 가진다.
도 5에 도시된 조절 신호들(VADJ21-VADJ24)의 파형은 입력 전압(VIN)의 피크를 기준으로 비대칭으로 필터 전류(ICF)에 의한 입력 전류(IIN)의 왜곡을 보상하기 위한 파형의 예이다.
이하, 도 6 내지 8을 참조하여 전압 모드에서의 듀티 생성기(20)의 예들을 설명한다.
전압 모드에서, 피드백 정보는 출력 전압(VO)에 대응하는 전압과 소정의 기준 전압 간의 차를 보상하여 생성된 전압(이하, 오차 전압)에 의해 정의될 수 있고, 제어 신호는 전력 스위치(M)의 스위칭 주파수에 동기된 신호(이하, 톱니파 신호)일 수 있다.
도 6은 실시 예에 따른 듀티 생성기의 일 예를 나타낸 도면이다.
도 6에 도시된 듀티 생성기(20)는 조절 신호(VADJ)에 따라 피드백 정보를 보상하여 피드백 신호(FB1)를 생성한다. 도 6에 도시된 바와 같이, 듀티 생성기(20)는 피드백 생성부(210), 비교기(211), 오실레이터(212), SR 플립플롭(213), 및 톱니파 생성기(214)를 포함한다.
피드백 생성부(210)는 오차 전압을 생성하고, 오차 전압에 조절 신호(VADJ)를 더해 피드백 신호(FB1)를 생성한다.
톱니파 생성기(214)는 전력 스위치(M)의 스위칭 주기에 동기되어 소정 기울기로 증가하는 톱니파 신호(VSAW)를 생성한다. 예를 들어, 톱니파 생성기(214)는 전력 스위치(M)의 턴 온 시점부터 스위칭 주기 동안 소정 기울기로 증가하는 톱니파 신호(VSAW)를 생성할 수 있다.
비교기(211)는 피드백 신호(FB1)와 톱니파 신호(VSAW)를 비교한 결과에 따라 제어 출력(CP1)을 생성한다.
비교기(211)는 비반전 단자(+)의 입력이 반전 단자(-)의 입력 이상일 때 하이 레벨을 출력하고, 그 반대의 경우 로우 레벨을 출력한다. 비교기(211) 뿐만 아니라, 이하 다른 예들에서의 비교기 역시 동일하게 동작한다.
오실레이터(212)는 전력 스위치(M)의 스위칭 주파수를 제어하는 클록 신호(CLK)를 생성한다.
SR 플립플롭(213)은 셋단(S)에 입력되는 클록 신호(CLK)의 상승 에지에 동기되어 게이트 전압(VG)을 하이 레벨로 상승시키고, 리셋단(R)에 입력되는 제어 출력(CP1)의 상승 에지에 동기되어 게이트 전압(VG)을 로우 레벨로 하강시킨다. SR 플립플롭(213)의 출력단(Q)을 통해 게이트 전압(VG)이 출력된다.
클록 신호(CLK)의 상승 에지 시점부터 전력 스위치(M)가 턴 온 되고, 톱니파 신호(VSAW)가 증가한다. 증가하던 톱니파 신호(VSAW)가 피드백 신호(FB1)에 도달한 시점에 비교기(211)는 하이 레벨의 제어 출력(CP1)을 생성한다. 그러면 전력 스위치(M)가 턴 오프 된다.
도 3에 도시된 조절 신호(VADJ1)가 오차 전압에 더해져 피드백 신호(FB1)가 생성될 때, 피드백 신호(FB1)는 입력 전압(VIN)의 한 주기의 시작 시점에 감소하였다가 입력 전압(VIN)의 한 주기 동안 증가한다. 그러면, 입력 전압(VIN)의 한 주기 동안 톱니파 신호(VSAW)가 피드백 신호(FB1)에 도달하는 기간이 점차 길어지므로, 전력 스위치(M)의 온 기간이 점차 증가한다.
조절 신호(VADJ)가 없는 종래 기술의 SMPS 전류의 한 주기와 실시 예에 따른 SMPS 전류(ISMPS)의 한 주기를 비교하면, 실시 예에 따른 SMPS 전류(ISMPS)가 종래 SMPS 전류에 비해 반 주기(HP1, 도3) 동안 작고 반 주기(HP2) 동안 크다. 반 주기(HP1) 동안 두 전류의 차는 점차 감소하고, 반 주기(HP2) 동안 두 전류의 차는 점차 증가한다.
도 7은 실시 예에 따른 듀티 생성기의 다른 예를 나타낸 도면이다.
도 7에 도시된 듀티 생성기(20)는 조절 신호(VADJ)에 따라 톱니파 신호(VSAW1)를 생성한다. 도 7에 도시된 바와 같이, 듀티 생성기(20)는 피드백 생성부(224), 비교기(221), 오실레이터(222), SR 플립플롭(223), 및 톱니파 생성기(220)를 포함한다.
SR 플립플롭(223)은 셋단(S)에 입력되는 오실레이터(222)의 클록 신호(CLK)의 상승 에지에 동기되어 게이트 전압(VG)을 하이 레벨로 상승시키고, 리셋단(R)에 입력되는 비교기(221)의 제어 출력(CP2)의 상승 에지에 동기되어 게이트 전압(VG)을 로우 레벨로 하강시킨다. SR 플립플롭(223)의 출력단(Q)을 통해 게이트 전압(VG)이 출력된다.
피드백 생성부(224)는 오차 전압을 생성하고, 오차 전압에 기초한 피드백 신호(FB)를 생성한다.
톱니파 생성기(220)는 전력 스위치(M)의 스위칭 주기에 동기되어 조절 신호(VADJ)에 따른 기울기로 상승하는 톱니파 신호(VSAW1)를 생성하거나, 조절 신호(VADJ)에 따른 레벨부터 상승하는 톱니파 신호(VASW1)를 생성할 수 있다.
예를 들어, 톱니파 생성기(220)가 조절 신호(VADJ)에 따라 톱니파 신호(VSAW1)의 기울기를 제어하는 경우, 톱니파 생성기(220)는 조절 신호(VADJ)의 변화 방향과 반대 방향으로 톱니파 신호(VSAW1)의 기울기의 변화를 제어한다. 즉, 조절 신호(VADJ)가 도 3에 도시된 것과 같이 증가할 때, 톱니파 신호(VSAW1)의 증가 기울기는 점차 감소한다. 그러면, 입력 전압(VIN)의 한 주기 동안 톱니파 신호(VSAW1)가 피드백 신호(FB)에 도달하는 기간이 점차 길어지므로, 전력 스위치(M)의 온 기간이 점차 증가한다.
또는, 톱니파 생성기(220)는 조절 신호(VADJ)에 따라 톱니파 신호(VSAW1)의 레벨을 제어하는 경우, 톱니파 생성기(22)는 조절 신호(VADJ)의 변환 방향과는 반대 방향으로 톱니파 신호(VSAW1)의 시작 레벨의 변화를 제어한다. 즉, 조절 신호(VADJ)가 도 3에 도시된 것과 같이 증가할 때, 톱니파 신호(VSAW1)의 증가 시작 시점의 레벨이 점차 감소한다. 그러면, 입력 전압(VIN)의 한 주기 동안 톱니파 신호(VSAW1)가 피드백 신호(FB)에 도달하는 기간이 점차 길어지므로, 전력 스위치(M)의 온 기간이 점차 증가한다.
도 8은 실시 예에 따른 듀티 생성기의 또 다른 예를 나타낸 도면이다.
도 8에 도시된 듀티 생성기(20)는 조절 신호(VADJ)에 따라 제어 출력(CP3)을 보상하여 보상 제어 출력(CP4)를 생성한다. 도 8에 도시된 바와 같이, 듀티 생성기(20)는 시간 보상부(230), 비교기(231), 오실레이터(232), SR 플립플롭(233), 톱니파 생성기(234), 및 피드백 생성부(235)를 포함한다.
피드백 생성부(235)는 오차 전압을 생성하고, 오차 전압에 기초한 피드백 신호(FB)를 생성한다. 톱니파 생성기(234)는 전력 스위치(M)의 스위칭 주기 단위로 소정 기울기로 증가하는 톱니파 신호(VSAW)를 생성한다. 비교기(231)는 피드백 신호(FB)와 톱니파 신호(VSAW)를 비교한 결과에 따라 제어 출력(CP3)을 생성한다. 오실레이터(232)는 전력 스위치(M)의 스위칭 주파수를 제어하는 클록 신호(CLK)를 생성한다.
시간 보상부(230)는 조절 신호(VADJ)에 기초한 보상 기간을 결정하고, 제어 출력(CP3)을 적어도 한 스위칭 주기와 보상 기간만큼 지연시켜 보상 제어 출력(CP4)을 생성한다.
예를 들어, 시간 보상부(230)는 조절 신호(VADJ)를 입력받고, 조절 신호(VADJ)에 대응하는 보상 기간에 대한 정보(이하, 보상 기간 정보)(COMT)를 산출한다. 시간 보상부(230)는 보상 기간 정보(COMT)에 기초한 보상 기간과 한 스위칭 주기를 더한 기간만큼 제어 출력(CP3)을 지연시켜 보상 제어 출력(CP4)을 생성한다. 시간 보상부(230)에 의해 지연되는 기간은 보상 기간과 한 스위칭 주기를 더한 기간에 제한되지 않고, 보상 기간과 적어도 한 스위칭 주기를 더한 기간일 수 있다.
SR 플립플롭(233)은 셋단(S)에 입력되는 클록 신호(CLK)의 상승 에지에 동기되어 게이트 전압(VG)을 하이 레벨로 상승시키고, 리셋단(R)에 입력되는 보상 제어 출력(CP4)의 상승 에지에 동기되어 게이트 전압(VG)을 로우 레벨로 하강시킨다.
도 9 및 10은 시간 보상부의 동작을 설명하기 위한 신호들의 파형도이다.도 9를 참조하여 시간 보상부(230)에 의해 전력 스위치(M)의 온 기간이 증가하는 경우를 설명하고, 도 10을 참조하여 시간 보상부(230)에 의해 전력 스위치(M)의 온 기간이 감소하는 경우를 설명한다.
도 9에 도시된 바와 같이, 시점TP0에 전력 스위치(M)가 턴 온 되어 스위치 전류(IS)가 입력 전압(VIN)에 따르는 기울기로 증가하기 시작하고, 감지 전압(VS)이 증가하기 시작한다. 시점TP0 이전에 발생한 제어 출력(CP3)의 숏펄스는 전력 스위치(M)의 한 주기에 보상 기간(T2)이 더해진 기간만큼 지연되고, 보상 제어 출력(CP4)의 숏펄스는 시점 TP2에 발생한다.
스위칭 주기(T3) 기간 동안, 제어 출력(CP3)의 숏펄스는 시점 TP1에 발생한다. 시간 보상부(230)가 없는 종래 기술에서는 기간 T1 동안 전력 스위치(M)가 턴 온 되어 스위치 전류(IS)가 흐르지만, 실시 예에서는 기간T2만큼 전력 스위치(M)의 온 기간이 증가하고 스위치 전류(IS)도 더 흐르게 된다. 도 10에서 빗금친 영역만큼 스위치 전류(IS)가 더 흐르게 되어 입력 전류(IIN)가 보상된다.
다음 스위칭 주기(T6) 기간 동안, 제어 출력(CP3)의 숏펄스는 시점 TP3에 발생한다. 스위칭 주기(T3) 중 발생한 제어 출력(CP3)의 숏펄스는 스위칭 주기(T3)에 보상 기간(T5)이 더해진 기간만큼 지연되고, 보상 제어 출력(CP4)의 숏펄스는 시점TP4에 발생한다.
시간 보상부(230)가 없는 종래 기술에서는 기간T4 동안 전력 스위치(M)가 턴 온 되어 스위치 전류(IS)가 흐르지만, 실시 예에서는 기간 T5 만큼 전력 스위치(M)의 온 기간이 증가하고 스위치 전류(IS)도 더 흐르게 된다. 도 9에서 빗금친 영역만큼 스위치 전류(IS)가 더 흐르게 되어 입력 전류(IIN)가 보상된다.
도 9에서는 보상 기간 정보(COMT)가 턴 온 기간을 증가시키는 값을 가지는 경우에 따른 감지 전압(VS), 제어 출력(CP3), 및 보상 제어 출력(CP4)가 도시되어 있다. 보상 기간 정보(COMT)가 턴 온 기간을 감소시키는 값을 가지는 경우에 대해서 도 10을 참조하여 설명한다.
도 10에 도시된 바와 같이, 시점 TP5에 전력 스위치(M)가 턴 온 되어 스위치 전류(IS)가 입력 전압(VIN)에 따르는 기울기로 증가하기 시작하고, 감지 전압(VS)이 증가하기 시작한다. 시점TP5 이전에 발생한 제어 출력(CP3)의 숏펄스는 전력 스위치(M)의 한 주기에서 보상 기간(T12)만큼 짧아진 기간만큼 지연되고, 보상 제어 출력(CP4)의 숏펄스는 시점TP6에 발생한다.
스위칭 주기(T13) 기간 동안, 제어 출력(CP3)의 숏펄스는 시점 TP7에 발생한다. 시간 보상부(230)가 없는 종래 기술에서는 기간 T11 동안 전력 스위치(M)가 턴 온 되어 스위치 전류(IS)가 흐르지만, 실시 예에서는 기간 T12만큼 전력 스위치(M)의 온 기간이 감소하고 스위치 전류(IS)도 덜 흐르게 된다. 도 10에서 빗금친 영역만큼 스위치 전류(IS)가 덜 흐르게 되어 입력 전류(IIN)가 보상된다.
다음 스위칭 주기(T16) 기간 동안, 제어 출력(CP3)의 숏펄스는 시점 TP9에 발생한다. 스위칭 주기(T13) 중 발생한 제어 출력(CP3)의 숏펄스는 스위칭 주기(T13)에서 보상 기간(T15)만큼 짧아진 기간만큼 지연되고, 보상 제어 출력(CP4)의 숏펄스는 시점 TP8에 발생한다.
시간 보상부(230)가 없는 종래 기술에서는 기간 T14 동안 전력 스위치(M)가 턴 온 되어 스위치 전류(IS)가 흐르지만, 실시 예에서는 보상 기간(T15)만큼 전력 스위치(M)의 온 기간이 감소하고 스위치 전류(IS)도 덜 흐르게 된다. 도 10에서 빗금친 영역만큼 스위치 전류(IS)가 덜 흐르게 되어 입력 전류(IIN)가 보상된다.
시간 보상부(230)는 조절 신호(VADJ)에 따라 보상 기간 정보(COMT)를 아래의 수학식 1을 이용하여 생성할 수 있다.
[수학식 1]
COMT = K*(VADJ*TS)/(VIN*TON)
수학식 1에서 TS는 스위칭 주기, VIN은 입력 전압, TON은 보상 전 전력 스위치(M)의 온 기간, 및 K는 수학식 1에서의 비례 상수이다.
조절 신호(VADJ)는 필터 전류(ICF)에 의한 입력 전류(IIN)의 왜곡량에 대한 보상 값이므로, 보상에 의해 스위치 전류(IS)의 변화량이 조절 신호(VADJ)에 대응해야 한다. 이와 같은 관계를 아래 수학식 2와 같이 나타낼 수 있다.
[수학식 2]
VADJ = K1*(VSP1*TC)/TS
수학식 2에서 VSP1은 한 스위칭 주기에서 감지 전압(VS)의 피크이고, TC는 보상 기간이고, K1은 수학식 2에서의 비례 상수이다.
감지 전압(VS)의 피크는 입력 전압(VIN)에 대응하는 기울기로 온 기간 동안 증가하는 스위치 전류(IS)에 대응하므로, 감지 전압(VS)의 피크는 VIN*TON에 비례한다. 이를 수학식 2에 대입하면 아래 수학식 3과 같이 나타낼 수 있다.
[수학식 3]
VADJ = K2*(VIN*TON*TC)/TS
K2는 수학식 3에서의 비례 상수이다.
보상 기간 TC에 대해서 수학식 3을 정리하면, 아래 수학식 4와 같이 나타낼 수 있다.
[수학식 4]
TC = K3*(VADJ*TS)/(VIN*TON)
K3는 수학식 4의 비례 상수이고, 보상 기간 TC를 나타내는 보상 기간 정보(COMP)로 정리하면 수학식 1과 같이 정리될 수 있다.
앞서 언급한 피드백 생성부(210)의 피드백 신호(FB1)에 보상되는 온 기간이 수학식 4에 따를 수 있도록 조절 신호(VADJ)에 따라 피드백 신호(FB1)를 생성할 수 있다. 마찬가지로, 톱니파 생성기(220)의 톱니파 신호(VSAW1)에 의해 보상되는 온 기간이 수학식 4에 따를 수 있도록 조절 신호(VADJ)에 따라 톱니파 신호(VSAW1)를 생성할 수 있다.
도 8 내지 도 10을 참조로 한 설명과 다르게 한 스위칭 주기의 지연도 없이 제어 출력을 생성할 수 있다.
도 11은 실시 예에 따른 듀티 생성기의 또 다른 예이다.
도 11에서 도 8과 비교해 동일한 구성에 대해서는 동일한 도면 부호를 사용하였고, 그 상세한 설명은 생략한다.
도 11에 도시된 바와 같이, 시간 보상부(236)는 피드백 생성부(235)로부터 입력되는 피드백 정보(FB)에 대응하는 시간 정보를 생성하고, 조절 신호(VADJ)에 대응하는 시간 정보를 생성하여 두 시간 정보를 합산한 결과를 기초로 제어 출력(CP10)을 생성할 수 있다. 예를 들어, 시간 보상부(236)는 두 시간 정보를 합산한 결과에 따른 시점에 전력 스위치(M)를 턴 오프 시키기 위한 제어 출력(CP10)을 생성할 수 있다.
시간 보상부(236)는 전력 스위치(M)의 턴 오프 시점을 결정하기 위한 시간적 마진을 고려하여 피드백 정보(FB)에 대응하는 시간 정보를 생성할 수 있다. 시간 보상부(236)는 두 시간 정보를 디지털 신호로 생성할 수 있다.
이하, 전류 모드에서의 실시 예에 따른 듀티 생성기(20)를 설명한다.
전류 모드에서, 피드백 정보는 입력 전류(IIN)를 제어하기 위한 기준 전압일 수 있고, 제어 신호는 전력 스위치(M)에 흐르는 스위치 전류(IS)에 대한 정보일 수 있다. 기준 전압은 출력 전압(VO) 및 역률 보상 회로(1)에 연결된 부하에 공급되는 전류를 레귤레이션(regulation)하기 위해 부하에 따라 달라지는 전압일 수 있다. 즉, 기준 전압은 레귤레이션을 위해 전력 스위치(M)의 듀티를 제어하기 위한 기준을 의미하는 것이지 고정된 값만을 의미하지 않는다.
도 12는 실시 예에 따른 듀티 생성기의 또 다른 예를 나타낸 도면이다.
도 12에 도시된 듀티 생성기(20)는 조절 신호(VADJ)에 따라 피드백 정보를 보상하여 피드백 신호(FB2)를 생성한다. 도 12에 도시된 바와 같이, 듀티 생성기(20)는 피드백 생성부(240), 비교기(241), 오실레이터(242), 및 SR 플립플롭(243)를 포함한다.
피드백 생성부(240)는 조절 신호(VADJ)에 따라 기준 전압을 조절하여 피드백 신호(FB2)를 생성한다. 피드백 생성부(240)는 조절 신호(VADJ)에 따라 결정되는 전압을 기준 전압에 더해 피드백 신호(FB2)를 생성할 수 있다.
비교기(241)는 피드백 신호(FB2)와 감지 전압(VS)을 비교한 결과에 따라 제어 출력(CP5)을 생성한다.
오실레이터(242)는 전력 스위치(M)의 스위칭 주파수를 제어하는 클록 신호(CLK)를 생성한다.
SR 플립플롭(243)은 셋단(S)에 입력되는 클록 신호(CLK)의 상승 에지에 동기되어 게이트 전압(VG)을 하이 레벨로 상승시키고, 리셋단(R)에 입력되는 제어 출력(CP5)의 상승 에지에 동기되어 게이트 전압(VG)을 로우 레벨로 하강시킨다. SR 플립플롭(243)의 출력단(Q)을 통해 게이트 전압(VG)이 출력된다.
클록 신호(CLK)의 상승 에지 시점부터 전력 스위치(M)가 턴 온 되고, 감지 전압(VS)이 증가한다. 증가하던 감지 전압(VS)이 피드백 신호(FB2)에 도달한 시점에 비교기(241)는 하이 레벨의 제어 출력(CP5)을 생성한다. 그러면 전력 스위치(M)가 턴 오프 된다.
도 3에 도시된 조절 신호(VADJ1)가 기준 전압에 더해져 피드백 신호(FB2)가 생성될 때, 피드백 신호(FB2)는 입력 전압(VIN)의 한 주기의 시작 시점에 감소하였다가 입력 전압(VIN)의 한 주기 동안 증가한다. 그러면, 입력 전압(VIN)의 한 주기 동안 감지 전압(VS)이 피드백 신호(FB1)에 도달하는 기간이 점차 길어지므로, 전력 스위치(M)의 온 기간이 점차 증가한다.
조절 신호(VADJ)가 없는 종래 기술의 SMPS 전류의 한 주기와 실시 예에 따른 SMPS 전류(ISMPS)의 한 주기를 비교하면, 실시 예에 따른 SMPS 전류(ISMPS)가 종래 SMPS 전류에 비해 반 주기(HP1, 도3) 동안 작고 반 주기(HP2) 동안 크다. 반 주기(HP1) 동안 두 전류의 차는 점차 감소하고, 반 주기(HP2) 동안 두 전류의 차는 점차 증가한다.
도 13은 실시 예에 따른 듀티 생성기의 또 다른 예를 나타낸 도면이다.
도 13에 도시된 듀티 생성기(20)는 조절 신호(VADJ)에 따라 감지 전압(VS1)를 생성한다. 도 13에 도시된 바와 같이, 듀티 생성기(20)는 피드백 생성부(254), 비교기(251), 오실레이터(252), SR 플립플롭(253), 및 감지 전압 보상부(250)를 포함한다.
SR 플립플롭(253)은 셋단(S)에 입력되는 오실레이터(252)의 클록 신호(CLK)의 상승 에지에 동기되어 게이트 전압(VG)을 하이 레벨로 상승시키고, 리셋단(R)에 입력되는 비교기(251)의 제어 출력(CP6)의 상승 에지에 동기되어 게이트 전압(VG)을 로우 레벨로 하강시킨다. SR 플립플롭(253)의 출력단(Q)을 통해 게이트 전압(VG)이 출력된다.
피드백 생성부(254)는 기준 전압을 생성하고, 기준 전압에 기초한 피드백 신호(FB3)를 생성한다.
감지 전압 생성부(250)는 조절 신호(VADJ)에 따라 감지 전압(VS)을 보상하여 보상 감지 전압(VS1)을 생성한다.
예를 들어, 감지 전압 생성부(250)가 조절 신호(VADJ)에 따라 감지 전압(VS)의 기울기를 제어하는 경우, 감지 전압 생성부(250)는 조절 신호(VADJ)의 변화 방향과 반대 방향으로 감지 전압(VS)의 기울기의 변화를 제어하여 보상 감지 전압(VS1)을 생성한다. 감지 전압(VS)의 기울기는 입력 전압(VIN)에 따라 결정되는데, 조절 신호(VADJ)에 따라 입력 전압(VIN)에 따라 결정된 기울기가 조절될 수 있다.
예를 들어, 조절 신호(VADJ)가 도 3에 도시된 것과 같이 증가하는 조건에서, 조절 신호(VADJ)가 없는 종래 기술에 비해, 감지 전압(VS1)의 증가 기울기는 점차 감소한다. 그러면, 입력 전압(VIN)의 한 주기 동안 보상 감지 전압(VS1)이 피드백 신호(FB3)에 도달하는 기간이 종래에 비해 점차 길어지므로, 전력 스위치(M)의 온 기간이 점차 증가한다.
또는, 감지 전압 생성부(250)는 조절 신호(VADJ)에 따라 감지 전압(VS)의 레벨을 제어하는 경우, 감지 전압 생성부(250)는 조절 신호(VADJ)의 변화 방향과 반대 방향으로 감지 전압(VS)의 시작 레벨의 변화를 제어하여 보상 감지 전압(VS1)을 생성한다. 즉, 조절 신호(VADJ)가 도 3에 도시된 것과 같이 증가할 때, 보상 감지 전압(VS1)의 증가 시작 시점의 레벨이 점차 감소한다. 그러면, 입력 전압(VIN)의 한 주기 동안 보상 감지 전압(VS1)이 피드백 신호(FB3)에 도달하는 기간이 점차 길어지므로, 전력 스위치(M)의 온 기간이 점차 증가한다.
도 14는 실시 예에 따른 듀티 생성기의 또 다른 예를 나타낸 도면이다.
도 14에 도시된 듀티 생성기(20)는 조절 신호(VADJ)에 따라 제어 출력(CP7)을 보상하여 보상 제어 출력(CP8)을 생성한다. 도 14에 도시된 바와 같이, 듀티 생성기(20)는 시간 보상부(260), 비교기(261), 오실레이터(262), SR 플립플롭(263), 및 피드백 생성부(264)를 포함한다.
피드백 생성부(264)는 기준 전압을 생성하고, 기준 전압에 기초한 피드백 신호(FB3)를 생성한다. 비교기(261)는 피드백 신호(FB3)와 감지 전압(VS1)을 비교한 결과에 따라 제어 출력(CP7)을 생성한다. 오실레이터(262)는 전력 스위치(M)의 스위칭 주파수를 제어하는 클록 신호(CLK)를 생성한다.
시간 보상부(260)는 조절 신호(VADJ)에 기초한 보상 기간을 결정하고, 제어 출력(CP7)을 적어도 한 스위칭 주기와 보상 기간만큼 지연시켜 보상 제어 출력(CP8)을 생성한다.
SR 플립플롭(263)은 셋단(S)에 입력되는 클록 신호(CLK)의 상승 에지에 동기되어 게이트 전압(VG)을 하이 레벨로 상승시키고, 리셋단(R)에 입력되는 보상 제어 출력(CP8)의 상승 에지에 동기되어 게이트 전압(VG)을 로우 레벨로 하강시킨다.
시간 보상부(260)의 구성 및 그 동작은 앞서 설명한 전압 모드에서의 시간 보상부(230)와 동일한 바, 상세한 설명은 생략한다.
아울러, 전류 모드에서도 도 11의 예가 적용 가능하다.
이하, 입력 전류 계산 모드에서의 듀티 생성기(20)를 설명한다.
도 15는 실시 예에 따른 듀티 생성기의 또 다른 예를 나타낸 도면이다.
도 15에 도시된 바와 같이, 듀티 생성기(20)는 비교기(271), 오실레이터(272), SR 플립플롭(273), 감지전압 생성부(274), 및 피드백 생성부(275)를 포함한다.
감지전압 생성부(274)는 전력 스위치(M)의 한 스위칭 주기 동안의 스위치 전류(IS)의 총량에 기초한 감지전압(VSI)을 생성한다. 예를 들어, 감지 전압 생성부(274)는 감지 전압(VS)을 전력 스위치(M)의 한 스위칭 주기 동안 적분하여 감지 전압(VSI)를 생성할 수 있다.
피드백 생성부(275)는 소정의 기준 전압과 조절 신호(VADJ)를 더한 값에 전력 스위치(M)의 스위칭 주기를 곱한 결과에 기초한 피드백 신호(FB4)를 생성한다. 기준 전압은 입력 전압(VIN)에 따르는 전압일 수 있다.
SR 플립플롭(273)은 셋단(S)에 입력되는 오실레이터(272)의 클록 신호(CLK)의 상승 에지에 동기되어 게이트 전압(VG)을 하이 레벨로 상승시키고, 리셋단(R)에 입력되는 비교기(271)의 제어 출력(CP9)의 상승 에지에 동기되어 게이트 전압(VG)을 로우 레벨로 하강시킨다. SR 플립플롭(273)의 출력단(Q)을 통해 게이트 전압(VG)이 출력된다.
입력 전류(IIN)는 스위치 전류(IS)의 평균에 따른다. 전력 스위치(M)의 한 스위칭 주기 동안의 스위치 전류(IS)의 총량을 스위칭 주기로 나누어, 입력 전류(IIN)을 추정할 수 있다. 이렇게 추정된 입력 전류(IIN)와 입력 전압(VIN)에 따르는 기준 전압을 비교하여 스위칭 동작을 제어하는 방식이 입력 전류 계산 모드이다.
도 15에 도시된 듀티 생성기(20)는 스위치 전류(IS)의 총량에 대응하는 감지 전압(VSI)을 생성하고, 기준 전압과 조절 신호(VADJ)의 합에 스위칭 주기를 곱해 피드백 신호(FB4)를 생성하며, 감지 전압(VSI)과 피드백 신호(FB4)의 비교 결과에 따라 듀티를 제어한다. 그러면, 피드백 신호(FB4)은 입력 전압(VIN)의 한 주기의 시작 시점에 감소하였다가 입력 전압(VIN)의 한 주기 동안 증가한다. 그러면, 입력 전압(VIN)의 한 주기 동안 감지 전압(VSI)이 피드백 신호(FB4)에 도달하는 기간이 점차 길어지므로, 전력 스위치(M)의 온 기간이 점차 증가한다.
이와 같이, 필터 전류(ICF)에 의한 입력 전류(IIN)의 왜곡량을 전력 스위치(M)의 온 기간을 제어하여 보상함으로써, 입력 전류(IIN)의 파형이 입력 전압(VIN)의 파형과 가까운 파형이 되도록 제어될 수 있다. 그러면 역률이 개선될 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
1: 역률 보상 회로
10: 조절 신호 생성부
20: 듀티 생성기
30: 전력 공급부
11: 미분기
12: 반전기
13; 기준 신호 생성기
14: 곱셈기
210, 224, 235, 240, 254, 264, 275: 피드백 생성부
214, 220, 234: 톱니파 생성부
211, 221, 231, 241, 251, 261, 271: 비교기
212, 222, 232, 242, 252, 262, 272: 오실레이터
213, 223, 233, 243, 253, 263, 273: SR 플립플롭
230, 236, 260: 시간 보상부
250: 감지전압 보상부
274: 감지전압 생성부

Claims (23)

  1. 필터 커패시터, 및
    상기 필터 커패터시에 전기적으로 연결된 전력 스위치를 포함하고, 상기 전력 스위치를 이용해 입력 전압을 출력 전력으로 변환하는 전력 공급부를 포함하고,
    상기 전력 스위치의 스위칭 동작을 제어하여 상기 입력 전압의 피크 기준 비대칭으로 상기 필터 커패시터에 흐르는 필터 전류를 보상하는 역률 보상회로.
  2. 제1항에 있어서,
    상기 입력 전압에 대응하는 조절 신호를 생성하는 조절 신호 생성부를 더 포함하는 역률 보상 회로.
  3. 제2항에 있어서,
    상기 조절 신호 생성부는,
    상기 입력 전압에 대응하는 입력 검출 전압을 미분하는 미분기, 및
    상기 미분기의 출력을 반전시키는 반전기를 포함하는 역률 보상 회로.
  4. 제2항에 있어서,
    상기 조절 신호 생성부는,
    상기 입력 전압에 동기된 조절 기준 신호를 생성하는 기준 신호 생성기, 및
    상기 입력 전압의 피크에 대응하는 입력 피크 전압을 상기 조절 기준 신호에 곱하여 상기 조절 신호를 생성하는 곱셈기를 포함하고,
    상기 조절 기준 신호는 상기 필터 전류에 의한 상기 입력 전류의 왜곡을 보상하기 위한 파형인 역률 보상 회로.
  5. 제2항에 있어서,
    상기 출력에 따른 출력 전압에 대응하는 전압과 소정의 기준 전압 간의 차를 보상하여 오차 전압을 생성하고, 상기 오차 전압에 상기 조절 신호를 더해 피드백 신호를 생성하는 듀티 생성기를 더 포함하는 역률 보상 회로.
  6. 필터 커패시터,
    상기 필터 커패터시에 연결된 1차측 권선,
    상기 1차측 권선에 연결되어 있고, 입력 전압을 2차측 출력으로 변환하는 전력 스위치, 및
    상기 전력 스위치의 스위칭 동작을 제어하여 상기 입력 전압의 피크 기준 비대칭으로 상기 필터 커패시터에 흐르는 필터 전류를 보상하는 듀티 생성기를 포함하는 역률 보상 회로.
  7. 제6항에 있어서,
    상기 입력 전압에 대응하는 조절 신호를 생성하는 조절 신호 생성부를 더 포함하는 역률 보상 회로.
  8. 제7항에 있어서,
    상기 조절 신호 생성부는,
    상기 입력 전압에 대응하는 입력 검출 전압을 미분하는 미분기, 및
    상기 미분기의 출력을 반전시키는 반전기를 포함하는 역률 보상 회로.
  9. 제7항에 있어서,
    상기 조절 신호 생성부는,
    상기 입력 전압에 동기된 조절 기준 신호를 생성하는 기준 신호 생성기, 및
    상기 입력 전압의 피크에 대응하는 입력 피크 전압을 상기 조절 기준 신호에 곱하여 상기 조절 신호를 생성하는 곱셈기를 포함하고,
    상기 조절 기준 신호는 상기 필터 전류에 의한 상기 입력 전류의 왜곡을 보상하기 위한 파형인 역률 보상 회로.
  10. 제7항에 있어서,
    상기 듀티 생성기는,
    상기 출력에 따른 출력 전압에 대응하는 전압과 소정의 기준 전압 간의 차를 보상하여 오차 전압을 생성하고, 상기 오차 전압에 상기 조절 신호를 더해 피드백 신호를 생성하는 역률 보상 회로.
  11. 제10항에 있어서,
    상기 듀티 생성기는,
    상기 전력 스위치의 스위칭 주기에 동기되어 소정 기울기로 증가하는 톱니파 신호를 생성하고, 상기 톱니파 신호가 상기 피드백 신호에 도달한 시점에 상기 전력 스위치를 턴 오프 시키는 역률 보상 회로.
  12. 제7항에 있어서,
    상기 듀티 생성기는,
    상기 전력 스위치의 스위칭 주기에 동기되어, 상기 조절 신호의 변화 방향과 반대 방향으로 기울기의 변화를 조절하고, 조절된 기울기에 따라 상승하는 톱니파 신호를 생성하는 역률 보상 회로.
  13. 제7항에 있어서,
    상기 듀티 생성기는,
    상기 전력 스위치의 스위칭 주기에 동기되어, 상기 조절 신호의 변화 방향과 반대 방향으로 시작 레벨의 변화를 조절하고, 상기 조절된 시작 레벨부터 상승하는 톱니파 신호를 생성하는 역률 보상 회로.
  14. 제7항에 있어서,
    상기 듀티 생성기는,
    상기 조절 신호에 기초한 보상 기간을 결정하고, 상기 보상 기간만큼 상기 전력 스위치의 온 기간을 제어하는 역률 보상 회로.
  15. 제14항에 있어서,
    상기 듀티 생성기는,
    상기 조절 신호와 상기 전력 스위치의 스위칭 주기를 곱한 값을 상기 입력 전압과 상기 전력 스위치의 온 기간을 곱한 값으로 나누어 보상 기간을 산출하는 역률 보상 회로.
  16. 제15항에 있어서,
    상기 듀티 생성기는,
    상기 출력에 따른 출력 전압에 대응하는 피드백 신호와 톱니파 신호의 비교 결과에 기초한 제어 출력을 적어도 한 스위칭 주기에 상기 보상 기간이 더해진 기간만큼 지연시켜 보상 제어 출력을 생성하는 역률 보상 회로.
  17. 제7항에 있어서,
    상기 듀티 생성기는,
    기준 전압을 상기 조절 신호에 따라 조절하여 피드백 신호를 생성하고, 상기 전력 스위치에 흐르는 전류에 대응하는 감지 전압을 상기 피드백 신호와 비교한 결과에 기초해 상기 전력 스위치의 스위칭 동작을 제어하는 역률 보상 회로.
  18. 제7항에 있어서,
    상기 듀티 생성기는,
    상기 조절 신호의 변화 방향과는 반대 방향으로 감지 전압의 기울기의 변화를 조절하여 보상 감지 전압을 생성하고, 상기 보상 감지 전압과 기준 전압을 비교한 결과에 기초해 상기 전력 스위치의 스위칭 동작을 제어하며,
    상기 감지 전압은 상기 전력 스위치에 흐르는 전류에 대응하는 전압인 역률 보상 회로.
  19. 제7항에 있어서,
    상기 듀티 생성기는,
    상기 조절 신호의 변화 방향과는 반대 방향으로 감지 전압의 시작 레벨의 변화를 조절하여 보상 감지 전압을 생성하고, 상기 보상 감지 전압과 기준 전압을 비교한 결과에 기초해 상기 전력 스위치의 스위칭 동작을 제어하며,
    상기 감지 전압은 상기 전력 스위치에 흐르는 전류에 대응하는 전압인 역률 보상 회로.
  20. 제7항에 있어서,
    상기 듀티 생성기는,
    기준 전압과 상기 조절 신호를 더한 값에 상기 전력 스위치의 스위칭 주기를 곱한 결과에 기초한 피드백 신호를 생성하고, 상기 전력 스위치의 한 스위칭 주기 동안의 스위치 전류의 총량에 기초한 감지 전압을 생성하며, 상기 감지 전압과 상기 피드백 신호의 비교 결과에 기초해 상기 전력 스위치를 턴 오프 시키는 역률 보상 회로.
  21. 필터 커패시터에 전기적으로 연결된 전력 공급부를 포함하는 역률 보상 회로의 구동 방법에 있어서,
    상기 전력 공급부의 입력 전압에 대응하는 조절 신호를 생성하는 단계, 및
    상기 전력 공급부의 전력 스위치의 스위칭 동작을 제어하여 상기 입력 전압의 피크 기준 비대칭으로 상기 필터 커패시터에 흐르는 필터 전류를 보상하는 단계를 포함하는 역률 보상 회로의 구동 방법.
  22. 제21항에 있어서,
    상기 필터 전류를 보상하는 단계는,
    피드백 정보 및 제어 신호 중 적어도 하나를 상기 조절 신호에 따라 보상하는 단계, 및
    상기 피드백 정보 및 상기 제어 신호 중 보상된 하나와 다른 하나를 비교한 결과에 따른 제어 출력에 따라 상기 전력 스위치를 턴 오프 시키는 단계를 포함하는 역률 보상 회로의 구동 방법.
  23. 제21항에 있어서,
    상기 필터 전류를 보상하는 단계는,
    피드백 정보 및 제어 신호를 비교한 결과에 따라 제어 출력을 생성하는 단계, 상기 제어 출력을 상기 조절 신호에 따라 보상하는 단계, 및
    상기 보상된 제어 출력에 따라 상기 전력 스위치를 턴 오프 시키는 단계를 포함하는 역률 보상 회로의 구동 방법.
KR1020160025905A 2015-03-23 2016-03-03 역률 보상 회로 및 역률 보상 방법 KR20160113968A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US15/077,280 US9935538B2 (en) 2015-03-23 2016-03-22 Power factor correction circuit and driving method thereof
US15/901,228 US10637350B2 (en) 2015-03-23 2018-02-21 Power factor correction circuit and driving method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562136884P 2015-03-23 2015-03-23
US62/136,884 2015-03-23

Publications (1)

Publication Number Publication Date
KR20160113968A true KR20160113968A (ko) 2016-10-04

Family

ID=57165238

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160025905A KR20160113968A (ko) 2015-03-23 2016-03-03 역률 보상 회로 및 역률 보상 방법

Country Status (1)

Country Link
KR (1) KR20160113968A (ko)

Similar Documents

Publication Publication Date Title
US10097076B2 (en) Control circuit, control method and flyback converter
US10164521B2 (en) Control device for a switching regulator with interleaved converter stages, switching regulator and corresponding control method
US10199819B2 (en) Resonant converter and driving method thereof
KR102194247B1 (ko) 영전압 스위칭을 위한 제어 회로 및 이를 포함하는 벅 컨버터
US9502961B2 (en) Control circuit implementing a related method for controlling a switching power factor corrector, a PFC and an AC/DC converter
JP5163283B2 (ja) 力率改善回路
KR101677728B1 (ko) 역률 보상 회로 및 역률 보상 회로의 구동 방법
US9647562B2 (en) Power conversion with switch turn-off delay time compensation
US10236680B2 (en) Control circuit of switching power supply device
CN110752750B (zh) 谐振变换器及其控制电路和控制方法
JP6024188B2 (ja) 電源装置の制御回路
US9966864B2 (en) Electronic apparatus and control method of electronic apparatus
US20210143725A1 (en) Zero-voltage-switching control circuit, control method and switching power supply
US20110194316A1 (en) Switching power supply device
KR101858059B1 (ko) 스위치 제어 회로, 및 이를 포함하는 역률 보상기 및 그 구동 방법
US10637350B2 (en) Power factor correction circuit and driving method thereof
US11601044B2 (en) Method for driving an electronic switch in a power converter circuit and control circuit
KR20160134562A (ko) 과전류 보호 회로 및 이를 포함하는 역률 보상 회로
US11139730B2 (en) Burst controller and burst control method of resonance converter
KR20170080518A (ko) 역률 보상 회로 및 역률 보상 회로의 구동 방법
CN110692187A (zh) 开关电源装置的控制方法、开关电源装置及其控制电路
CN108448895B (zh) 开关电源输出采样的模拟退磁采样方法和系统
KR20150006307A (ko) 스위치 제어 장치, 이를 포함하는 전력 공급 장치, 및 그 구동 방법
KR20160113968A (ko) 역률 보상 회로 및 역률 보상 방법
KR20150112838A (ko) 전력 공급 장치