KR20160112890A - 메모리 소자 - Google Patents

메모리 소자 Download PDF

Info

Publication number
KR20160112890A
KR20160112890A KR1020150045174A KR20150045174A KR20160112890A KR 20160112890 A KR20160112890 A KR 20160112890A KR 1020150045174 A KR1020150045174 A KR 1020150045174A KR 20150045174 A KR20150045174 A KR 20150045174A KR 20160112890 A KR20160112890 A KR 20160112890A
Authority
KR
South Korea
Prior art keywords
layer
magnetic
magnetization
capping
tunnel junction
Prior art date
Application number
KR1020150045174A
Other languages
English (en)
Other versions
KR101698532B1 (ko
Inventor
박재근
이두영
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to PCT/KR2016/001137 priority Critical patent/WO2016148395A1/ko
Priority to CN201680016463.4A priority patent/CN107710433B/zh
Publication of KR20160112890A publication Critical patent/KR20160112890A/ko
Application granted granted Critical
Publication of KR101698532B1 publication Critical patent/KR101698532B1/ko
Priority to US15/707,491 priority patent/US10580964B2/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • H01L43/02
    • H01L43/08
    • H01L43/10
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Materials of the active region

Landscapes

  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

본 발명은 기판 상에 하부 전극, 버퍼층, 시드층, 자기 터널 접합, 캐핑층, 합성 교환 반자성층 및 상부 전극이 적층 형성되고, 상기 캐핑층은 적어도 두개의 층으로 형성된 메모리 소자가 제시된다.

Description

메모리 소자{Memory device}
본 발명은 메모리 소자에 관한 것으로, 특히 자기 터널 접합(Magnetic Tunnel Junction; MTJ)을 이용하는 자기 메모리 소자에 관한 것이다.
플래쉬 메모리 소자에 비해 소비 전력이 적고 집적도가 높은 차세대 비휘발성 메모리 소자에 대한 연구가 진행되고 있다. 이러한 차세대 비휘발성 메모리 소자로는 칼코게나이드 합금(chalcogenide alloy)과 같은 상변화 물질의 상태 변화를 이용하는 상변화 메모리(Phase change RAM; PRAM), 강자성체의 자화 상태에 따른 자기 터널 접합(Magnetic Tunnel Junction; MTJ)의 저항 변화를 이용하는 자기 메모리(Magnetic RAM; MRAM), 강유전체 물질의 분극 현상을 이용하는 강유전체 메모리(Ferroelectric RAM), 가변 저항 물질의 저항 변화를 이용하는 저항 변화 메모리(Resistance change RAM; ReRAM) 등이 있다.
자기 메모리로서 전자 주입에 의한 스핀 전달 토크(Spin-Transfer Torque; STT) 현상을 이용하여 자화를 반전시키고, 자화 반전 전후의 저항차를 판별하는 STT-MRAM(Spin-Transfer Torque Magnetic Random Access Memory) 소자가 있다. STT-MRAM 소자는 각각 강자성체로 형성된 고정층(pinned layer) 및 자유층(free layer)과, 이들 사이에 터널 배리어(tunnel barrier)가 형성된 자기 터널 접합을 포함한다. 자기 터널 접합은 자유층과 고정층의 자화 방향이 동일(즉 평행(parallel))하면 전류 흐름이 용이하여 저저항 상태를 갖고, 자화 방향이 다르면(즉 반평행(anti parallel)) 전류가 감소하여 고저항 상태를 나타낸다. 또한, 자기 터널 접합은 자화 방향이 기판에 수직 방향으로만 변화하여야 하기 때문에 자유층 및 고정층이 수직 자화값을 가져야 한다. 자기장의 세기 및 방향에 따라 수직 자화값이 0을 기준으로 대칭이 되고 스퀘어니스(squareness; S)의 모양이 뚜렷이 나오게 되면(S=1) 수직 자기 이방성(perpendicular magnetic anisotropy; PMA)이 우수하다고 할 수 있다. 이러한 STT-MRAM 소자는 이론적으로 1015 이상의 사이클링(cycling)이 가능하고, 나노초(ns) 정도의 빠른 속도로 스위칭이 가능하다. 특히, 수직 자화형 STT-MRAM 소자는 이론상 스케일링 한계(Scaling Limit)가 없고, 스케일링이 진행될수록 구동 전류의 전류 밀도를 낮출 수 있다는 장점으로 인해 DRAM 소자를 대체할 수 있는 차세대 메모리 소자로 연구가 활발하게 진행되고 있다. 한편, STT-MRAM 소자의 예가 한국등록특허 제10-1040163호에 제시되어 있다.
또한, STT-MRAM 소자는 자유층 하부에 시드층이 형성되고, 고정층 상부에 캐핑층이 형성되며, 캐핑층 상부에 합성 교환 반자성층 및 상부 전극이 형성된다. 그리고, STT-MRAM 소자는 실리콘 기판 상에 실리콘 산화막이 형성된 후 그 상부에 시드층 및 자기 터널 접합이 형성된다. 또한, 실리콘 기판 상에는 트랜지스터 등의 선택 소자가 형성될 수 있고, 실리콘 산화막은 선택 소자를 덮도록 형성될 수 있다. 따라서, STT-MRAM 소자는 선택 소자가 형성된 실리콘 기판 상에 실리콘 산화막, 시드층, 자유층, 터널 배리어, 고정층, 캐핑층, 합성 교환 반자성층 및 상부 전극의 적층 구조를 갖는다. 여기서, 시드층 및 캐핑층은 탄탈륨(Ta)를 이용하여 형성하고, 합성 교환 반자성층은 자성 금속과 비자성 금속이 교대로 적층된 하부 자성층 및 상부 자성층과, 이들 사이에 비자성층이 형성된 구조를 갖는다.
그런데, 현재 보고되는 자기 터널 접합은 SiO2 또는 MgO 기판을 기반으로, 하부 전극이 없거나, Ta/Ru 하부 전극을 이용한 구조가 주를 이룬다. 그런데, STT-MRAM 소자를 구현하기 위해 기존 DRAM의 1T1C 구조에서 캐패시터를 자기 터널 접합으로 대체해야 하며, 이때 트랜지스터의 저항 감소와 금속의 확산 방지를 위한 재료를 이용하여 하부 전극을 형성해야 한다. 그러나, 기존의 SiO2 또는 MgO 기판을 이용하여 제조한 자기 터널 접합의 경우 실제 셀 트랜지스터와의 접목을 고려할 때 메모리 제조에 바로 적용이 불가능하다.
또한, STT-MRAM의 자기 터널 접합의 후속 공정을 위한 400℃의 열처리 공정에서 합성 교환 반자성층의 물질이 자기 터널 접합의 터널 배리어로 확산되어 자기 터널 접합의 bcc(100) 결정을 악화시킬 수 있다. 따라서, 자기 터널 접합의 자화 방향이 급격하게 변화될 수 없어 메모리의 동작 속도가 저하되거나 동작하지 않는 문제가 발생될 수 있다.
본 발명은 자기 터널 접합의 결정성을 향상시킬 수 있고, 그에 따라 자화 방향의 변화를 급격하게 할 수 있는 메모리 소자를 제공한다.
본 발명은 합성 교환 반자성층의 물질이 자기 터널 접합으로 확산되지 않도록 함으로써 자기 터널 접합의 결정성을 향상시킬 수 있는 메모리 소자를 제공한다.
본 발명의 일 양태에 따른 메모리 소자는 기판 상에 하부 전극, 버퍼층, 시드층, 자기 터널 접합, 캐핑층, 합성 교환 반자성층 및 상부 전극이 적층 형성되고, 상기 캐핑층은 적어도 두개의 층으로 형성된다.
상기 하부 전극은 다결정의 도전 물질로 형성된다.
상기 하부 전극과 상기 시드층 사이에 형성되며, 탄탈륨을 포함하는 물질로 형성된 버퍼층을 더 포함한다.
상기 자유층은 수평 자화를 갖는 제 1 자화층, 자화를 갖지 않는 분리층 및 수직 자화를 갖는 제 2 자화층을 포함한다.
상기 제 1 및 제 2 자유층은 CoFeB를 포함하는 물질로 형성되며, 상기 제 1 자유층이 상기 제 2 자유층보다 두껍게 형성된다.
상기 캐핑층은 상기 자기 터널 접합에 인접한 제 1 캐핑층이 bcc 구조의 물질로 형성되고, 상기 합성 교환 반자성층에 인접한 제 2 캐핑층이 상기 합성 교환 반자성층 물질의 하부 확산을 방지하는 물질로 형성된다.
상기 제 1 캐핑층은 W로 형성되고, 상기 제 2 캐핑층은 Ta로 형성된다.
상기 합성 교환 반자성층은 제 1 자성층, 비자성층 및 제 2 자성층의 적층 구조로 형성되고, 상기 제 1 및 제 2 자성층은 Pt를 포함하는 물질로 형성된다.
상기 제 1 자성층은 Co/Pt의 단일층으로 형성되고, 제 2 자성층은 Co/Pt가 적어도 2회 이상 적층된 다층 구조로 형성된다.
본 발명의 실시 예는 다결정의 도전 물질을 이용하여 하부 전극을 이용하여 STT-MRAM의 기본 구조인 1T1M(1 트랜지스터 및 1 MTJ)로 실제 메모리 공정에 적용이 가능하다. 또한, 하부 전극 상에 다결정의 시드층을 형성함으로써 그 상부에 형성되는 비정질의 자기 터널 접합이 시드층의 결정 구조를 따라 형성되고, 이후 열처리에 의해 종래보다 더욱 향상된 결정 구조를 갖게 된다. 따라서, 자기 터널 접합의 자화 방향의 변화를 급격하게 할 수 있어 동작 속도를 빠르게 할 수 있다.
그리고, 자기 터널 접합과 합성 교환 반자성층 사이의 캐핑층을 적어도 이중 구조로 형성함으로써 합성 교환 반자성층의 확산을 방지함과 동시에 고정층의 bcc를 유지할 수 있어 후속 열처리 공정 후에도 특성이 열화되지 않는다. 따라서, 자기 터널 접합의 자화 방향이 급격하게 변화시킬 수 있어 메모리의 동작 속도를 향상시킬 수 있다.
도 1은 본 발명의 일 실시 예에 따른 메모리 소자의 단면도.
도 2는 종래 예에 따른 메모리 소자의 온도에 따른 자기 특성 그래프.
도 3은 본 발명 예에 따른 메모리 소자의 온도에 따른 자기 특성 그래프.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한 다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 일 실시 예에 따른 메모리 소자의 단면도로서, STT-MRAM 소자의 단면도이다.
도 1을 참조하면, 본 발명의 일 실시 예에 따른 메모리 소자는 기판(100) 상에 형성된 하부 전극(110), 버퍼층(120), 시드층(130), 자유층(140), 터널 배리어(150), 고정층(160), 캐핑층(170), 합성 교환 반자성층(180) 및 상부 전극(190)을 포함한다. 여기서, 자유층(140), 터널 배리어(150) 및 고정층(160)은 자기 터널 접합을 이룬다. 여기서, 자유층(140), 터널 배리어(150) 및 고정층(160)은 자기 터널 접합을 이루고, 캐핑층(170)은 제 1 및 제 2 캐핑층(172, 174)를 포함할 수 있다.
기판(100)은 반도체 기판을 이용할 수 있다. 예를 들어, 기판(100)은 실리콘 기판, 갈륨 비소 기판, 실리콘 게르마늄 기판, 실리콘 산화막 기판 등을 이용할 수 있는데, 본 실시 예에서는 실리콘 기판을 이용한다. 또한, 기판(100) 상에는 트랜지스터를 포함하는 선택 소자가 형성될 수 있다. 이러한 기판(100) 상에는 절연층(105)이 형성될 수 있다. 즉, 절연층(105)은 선택 소자 등의 소정의 구조물을 덮도록 형성될 수 있고, 절연층(105)에는 선택 소자의 적어도 일부를 노출시키는 콘택홀이 형성될 수 있다. 이러한 절연층(105)은 비정질 구조의 실리콘 산화막(SiO2) 등을 이용하여 형성할 수 있다.
하부 전극(110)은 절연층(105) 상에 형성된다. 이러한 하부 전극(110)은 금속, 금속 질화물 등의 도전 물질을 이용하여 형성할 수 있다. 또한, 본 발명의 하부 전극(110)은 적어도 하나의 층으로 형성될 수 있다. 여기서, 하부 전극(110)은 절연층(105) 상에 형성될 수 있고, 절연층(105) 내부에 형성될 수도 있다. 하부 전극(110)이 절연층(105) 내부 또는 상부에 형성되어 기판(100) 상에 형성된 선택 소자와 연결될 수도 있다. 이러한 하부 전극(110)은 다결정(polycrystal)의 물질로 형성될 수 있다. 즉, 하부 전극(110)은 bcc 구조의 도전 물질로 형성될 수 있는데, 예를 들어 티타늄 질화물(TiN) 등의 금속 질화물로 형성될 수 있다. 물론, 하부 전극(110)은 티타늄 질화물을 포함하는 적어도 두층으로 형성될 수 있는데, 예를 들어 텅스텐(W) 등의 금속과 티타늄 질화물 등의 금속 질화물의 적층 구조로 형성될 수 있다. 즉, 하부 전극(110)이 이중 구조로 형성되는 경우 텅스텐이 절연층(105) 상에 형성되고, 티타늄 질화물이 텅스텐 상에 형성될 수 있다.
버퍼층(120)은 하부 전극(110) 상부에 형성된다. 버퍼층(120)은 하부 전극(110)과 시드층(130)의 격자 상수 불일치를 해소하기 위해 하부 전극(110)과 정합성이 우수한 물질로 형성할 수 있다. 예를 들어, 하부 전극(110) 또는 제 2 하부 전극이 TiN으로 형성되는 경우 버퍼층(120)은 TiN과 격자 정합성이 우수한 탄탈륨(Ta)을 이용하여 형성할 수 있다. 여기서, Ta는 비정질이지만, 하부 전극(110)이 다결정이기 때문에 비정질의 버퍼층(120)은 다결정의 하부 전극(110)의 결정 방향을 따라 성장될 수 있고, 이후 열처리에 의해 결정성이 향상될 수 있다. 한편, 버퍼층(120)은 예를 들어 2㎚∼10㎚의 두께로 형성될 수 있다.
시드층(130)은 버퍼층(120) 상부에 형성된다. 시드층(130)은 다결정 물질, 예를 들어 bcc 구조의 도전 물질로 형성된다. 예를 들어, 시드층(130)은 텅스텐(W)으로 형성될 수 있다. 이렇게 시드층(130)이 다결정 물질로 형성됨으로써 그 상부에 형성되는 자유층(140), 터널 배리어(150) 및 고정층(160)을 포함하는 자기 터널 접합의 결정성을 향상시킬 수 있다. 즉, 다결정의 시드층(130)이 형성되면 그 상부에 형성되는 비정질의 자기 터널 접합이 시드층(130)의 결정 방향을 따라 성장되고, 이후 수직 자기 이방성을 위해 열처리를 하게 되면 자기 터널 접합이 결정성이 종래보다 향상될 수 있다. 특히, W을 시드층(130)으로 이용하게 되면 400℃ 이상, 예를 들어 400℃∼500℃의 고온 열처리 후에 결정화됨으로써 터널 배리어(150) 안으로의 버퍼층 물질, 캐핑층 물질 또는 합성 교환 반자성층 물질의 확산을 억제하고 더 나아가 자유층(140) 및 고정층(160)을 결정화시켜 자기 터널 접합의 수직 자기 이방성을 유지할 수 있다. 즉, 종래에는 비정질의 절연층 상에 비정질의 시드층 및 비정질의 자기 터널 접합이 형성되므로 이후 열처리를 하더라도 결정성이 향상되지 않았다. 그런데, 본 발명에 의해 자기 터널 접합의 결정성이 향상되면 자기장을 인가했을 때 자화가 더 크게 발생되고, 평행 상태에서 자기 터널 접합을 통해 흐르는 전류가 더 많아진다. 따라서, 이러한 자기 터널 접합을 메모리 소자에 적용하면 소자의 동작 속도 및 신뢰성을 향상시킬 수 있다. 한편, 시드층(130)은 예를 들어 1㎚∼3㎚의 두께로 형성될 수 있다.
자유층(140)은 시드층(130) 상에 형성되고, 강자성체 물질로 형성된다. 이러한 자유층(140)은 자화가 한 방향으로 고정되지 않고 일 방향에서 이와 대향되는 타 방향으로 변화될 수 있다. 즉, 자유층(140)은 고정층(160)과 자화 방향이 동일(즉 평행)할 수 있고, 반대(즉 반평행)일 수도 있다. 자기 터널 접합은 자유층(140)과 고정층(160)의 자화 배열에 따라 변하는 저항값에 '0' 또는 '1'의 정보를 대응시킴으로써 메모리 소자로 활용될 수 있다. 예를 들어, 자유층(140)의 자화 방향이 고정층(160)과 평행일 때, 자기 터널 접합의 저항값은 작아지고, 이 경우를 데이터 '0' 이라 규정할 수 있다. 또한, 자유층(140)의 자화 방향이 고정층(160)과 반평행일 때, 자기 터널 접합의 저항값은 커지고, 이 경우를 데이터 '1'이라 규정할 수 있다. 이러한 자유층(140)은 예를 들어 풀-호이슬러(Full-Heusler) 반금속 계열의 합금, 비정질계 희토류 원소 합금, 자성 금속(ferromagnetic metal)과 비자성 금속(nonmagnetic matal)이 교대로 적층된 다층 박막, L10형 결정 구조를 갖는 합금 또는 코발트계 합금 등의 강자성체 물질을 이용하여 형성할 수 있다. 풀-호이슬러 반금속 계열의 합금으로는 CoFeAl, CoFeAlSi 등이 있고, 비정질계 희토류 원소 합금으로는 TbFe, TbCo, TbFeCo, DyTbFeCo, GdTbCo 등의 합금이 있다. 또한, 비자성 금속과 자성 금속이 교대로 적층된 다층 박막으로는 Co/Pt, Co/Pd, CoCr/Pt, Co/Ru, Co/Os, Co/Au, Ni/Cu, CoFeAl/Pd, CoFeAl/Pt, CoFeB/Pd, CoFeB/Pt 등이 있다. 그리고, L10형 결정 구조를 갖는 합금으로는 Fe50Pt50, Fe50Pd50, Co50Pt50, Fe30Ni20Pt50, Co30Ni20Pt50 등이 있다. 또한, 코발트계 합금으로는 CoCr, CoPt, CoCrPt, CoCrTa, CoCrPtTa, CoCrNb, CoFeB 등이 있다. 이러한 물질들 중에서 CoFeB 단일층은 CoFeB와 Co/Pt 또는 Co/Pd의 다층 구조에 비해 두껍게 형성될 수 있어 자기 저항비를 증가시킬 수 있다. 또한, CoFeB는 Pt 또는 Pd 등과 같은 금속보다 식각이 용이하므로 CoFeB 단일층은 Pt 또는 Pd 등이 함유된 다층 구조에 비해 제조 공정이 용이하다. 뿐만 아니라 CoFeB는 두께를 조절함으로써 수직 자화 뿐만 아니라 수평 자화를 가질 수 있다. 따라서, 본 발명의 실시 예는 CoFeB 단일층을 이용하여 고정층(160)을 형성하며, CoFeB는 비정질로 형성된 후 열처리에 의해 BCC(100)으로 텍스처링(texturing)된다. 한편, 자유층(140)은 제 1 자유층, 분리층 및 제 2 자유층의 적층 구조로 형성될 수 있다. 여기서, 제 1 및 제 2 자유층은 동일 방향의 자화를 가질 수 있고, 서로 다른 방향의 자화를 가질 수 있다. 예를 들어, 제 1 및 제 2 자유층은 수직 자화를 각각 가질 수 있고, 제 1 자유층이 수평 자화를 갖고 제 2 자유층이 수직 자화를 가질 수 있다. 또한, 분리층은 자화를 갖지 않는 bcc 구조의 물질로 형성할 수 있다. 즉, 제 1 자유층이 수직으로 자화되고 분리층이 자화되지 않으며 제 2 자유층이 수직 또는 수평으로 자화될 수 있다. 이렇게 분리층을 사이에 두고 제 1 자유층이 수평 자화를 갖고 제 2 자유층이 수직 자화를 가질 경우 제 1 및 제 2 자유층의 자기 공명을 통해 스위칭 에너지를 낮출 수 있다. 즉, 수직 자화의 제 2 자유층의 스핀 방향이 수평 방향을 지나 반대 수직 방향으로 변화될 때 수평 자화의 제 1 자유층과 자기 공명을 하여 자유층(140)의 스위칭 에너지를 낮출 수 있다. 이때, 제 1 및 제 2 자유층은 각각 CoFeB로 형성되며, 제 1 자유층이 제 2 자유층보다 두껍게 형성된다. 예를 들어, 제 1 자유층이 CoFeB를 이용하여 1㎚∼4㎚의 두께로 형성하고, 제 2 자유층이 CoFeB를 이용하여 0.8㎚∼1.2㎚의 두께로 형성하며, 분리층은 bcc 구조의 물질을 0.4㎚∼2㎚의 두께로 형성할 수 있다.
터널 배리어(150)는 자유층(140) 상에 형성되어 자유층(140)과 고정층(160)을 분리한다. 터널 배리어(150)는 자유층(140)과 고정층(160) 사이에 양자 기계적 터널링(quantum mechanical tunneling)이 가능하게 한다. 이러한 터널 배리어(150)는 마그네슘 산화물(MgO), 알루미늄 산화물(Al2O3), 실리콘 산화물(SiO2), 탄탈륨산화물(Ta2O5), 실리콘 질화물(SiNx) 또는 알루미늄 질화물(AlNx) 등으로 형성될 수 있다. 본 발명의 실시 예에서는 터널 배리어(150)로 다결정의 마그네슘 산화물을 이용한다. 마그네슘 산화물은 이후 열처리에 의해 bcc(100)으로 텍스처링된다.
고정층(160)은 터널 배리어(150) 상에 형성된다. 고정층(160)은 소정 범위 내의 자기장에서 자화가 한 방향으로 고정되며, 강자성체 물질로 형성될 수 있다. 예를 들어, 상부에서 하부로 향하는 방향으로 자화가 고정될 수 있다. 이러한 고정층(160)은 예를 들어 풀-호이슬러(Full-Heusler) 반금속 계열의 합금, 비정질계 희토류 원소 합금, 자성 금속과 비자성 금속이 교대로 적층된 다층 박막 또는 L10형 결정 구조를 갖는 합금 등의 강자성체 물질로 형성될 수 있다. 이때, 고정층(160)은 자유층(140)과 동일한 강자성체로 형성될 수 있다.
캐핑층(170)은 고정층(160) 상에 형성되어 고정층(160)과 합성 교환 반자성층(180)을 자기적으로 상호 분리시킨다. 캐핑층(170)이 형성됨으로써 합성 교환 반자성층(180)과 고정층(160)의 자화는 서로 독립적으로 발생된다. 또한, 캐핑층(170)은 자기 터널 접합의 동작을 위해 자유층(140)과 고정층(160)의 자기 저항비를 고려하여 형성할 수 있다. 이러한 캐핑층(170)은 시드층(130)으로부터 고정층(160)까지가 bcc 결정 구조를 유지할 수 있도록 하는 동시에 합성 교환 반자성층(180)이 결정 성장할 수 있도록 하고 합성 교환 반자성층(180)의 물질이 확산되는 것을 방지하는 물질로 형성될 수 있다. 즉, 캐핑층(170)은 캐핑층(170) 하측이 bcc 결정 구조를 유지하도록 하는 제 1 캐핑층(172)와, 합성 교환 반자성층(180)의 제 1 및 제 2 자성층(181, 183)이 원하는 결정 방향으로 성장할 수 있도록 하고 합성 교환 반자성층(180)의 물질이 확산되는 것을 방지하는 제 2 캐핑층(174)을 포함한다. 여기서, 제 1 캐핑층(172)는 bcc 구조의 도전 물질로 형성할 수 있는데, 예를 들어 텅스텐(W)을 이용할 수 있다. 또한, 제 2 캐핑층(174)은 합성 교환 반자성층(180)의 제 1 및 제 2 자성층(181, 183)이 예를 들어 면심 입방 격자(Face Centered Cubic: FCC)의 (111) 방향 또는 육방 밀집 구조(Hexagonal Close-Packed Structure: HCP)의 (001) 방향으로 결정의 성장을 용이하게 하도록 하는 물질로 형성될 수 있다. 예를 들어, 제 2 캐핑층(174)은 탄탈륨(Ta), 루테늄(Ru), 티타늄(Ti), 팔라듐(Pd), 백금(Pt), 마그네슘(Mg), 코발트(Co) 및 알루미늄(Al)으로 이루어진 군으로부터 선택된 금속 또는 이들의 합금을 포함할 수 있으며, 바람직하게는 탄탈륨을 이용할 수 있다. 한편, 이러한 제 1 캐핑층(172)은 0.2㎚∼0.5㎚의 두께로 형성할 수 있고, 제 2 캐핑층(174)은 0.2㎚∼1㎚의 두께로 형성할 수 있다. 여기서, 고정층(160)과 합성 교환 반자성층(180)의 제 1 자성층(181)이 페로커플링(ferro coupling)되어야 고정층(160)의 자화 방향이 고정되지만, 제 2 캐핑층(174)이 1㎚ 이상의 두께로 형성되면 캐핑층(170)의 두께 증가로 인하여 고정층(160)의 자화 방향이 고정되지 않고 자유층(150)과 동일한 자화 방향을 가져 MRAM 소자에서 필요한 동일 자화 방향 및 다른 자화 방향이 발생하지 않아 메모리로 동작하지 않는다.
합성 교환 반자성층(180)은 캐핑층(170) 상에 형성된다. 합성 교환 반자성층(180)은 고정층(160)의 자화를 고정시키는 역할을 한다. 합성 교환 반자성층(180)은 제 1 자성층(181), 비자성층(182) 및 제 2 자성층(183)을 포함한다. 즉, 합성 교환 반자성층(180)은 제 1 자성층(181)과 제 2 자성층(183)이 비자성층(182)을 매개로 반강자성적으로 결합된다. 이때, 제 1 자성층(181)과 제 2 자성층(183)의 자화 방향은 반평행하게 배열된다. 예를 들어, 제 1 자성층(181)은 상측 방향(즉, 상부 전극(190) 방향)으로 자화되고, 제 2 자성층(183)은 하측 방향(즉, 자기 터널 접합 방향)으로 자화될 수 있다. 제 1 자성층(181) 및 제 2 자성층(183)은 자성 금속과 비자성 금속이 교대로 적층된 구조로 형성될 수 있다. 자성 금속으로 철(Fe), 코발트(Co) 및 니켈(Ni) 등으로 이루어진 군으로부터 선택된 단일 금속 또는 이들의 합금이 이용될 수 있고, 비자성 금속으로 크롬(Cr), 백금(Pt), 팔라듐(Pd), 이리듐(Ir), 로듐(Rh), 루테늄(Ru), 오스뮴(Os), 레늄(Re), 금(Au) 및 구리(Cu)로 이루어진 군으로부터 선택된 단일 금속 또는 이들의 합금이 이용될 수 있다. 예를 들어, 제 1 자성층(181) 및 제 2 자성층(183)은 [Co/Pd]n, [Co/Pt]n 또는 [CoFe/Pt]n (여기서, n은 1 이상의 정수)로 형성될 수 있다. 이때, 제 2 자성층(183)이 제 1 자성층(181)보다 두껍게 형성될 수 있다. 또한, 제 1 자성층(181)이 복수의 층으로 형성되는 경우 캐핑층(170)과 제 1 자성층(181) 사이에 제 2 버퍼층(미도시)이 형성될 수 있다. 제 2 버퍼층은 캐핑층(170)과 제 1 자성층(181)의 격자 상수 불일치를 해소하기 위해 형성되며, 예를 들어 제 1 자성층(181)과 동일 물질로 형성할 수 있다. 예를 들어, 제 2 버퍼층은 Co 및 Pt가 적층된 단일층으로 형성될 수 있다. 또한, 제 1 자성층(181)은 단일층으로 형성되고, 제 2 자성층(183)이 복수의 층으로 형성될 수 있다. 즉, 제 1 자성층(181)은 자성 금속과 비자성 금속이 한번 적층된, 즉 단일 적층 구조로 형성될 수 있고, 제 2 자성층(183)은 자성 금속과 비자성 금속이 복수회 반복 적층된 구조로 형성될 수 있다. 비자성층(182)은 제 1 자성층(181)과 제 1 자성층(183)의 사이에 형성되며, 제 1 자성층(181) 및 제 2 자성층(183)이 반자성 결합을 할 수 있도록 하는 비자성 물질로 형성된다. 예를 들어, 비자성층(182)은 루테늄(Ru), 로듐(Rh), 오스뮴(Os), 레늄(Re) 및 크롬(Cr)으로 이루어진 군으로부터 선택된 단독 또는 이들의 합금으로 형성될 수 있다.
상부 전극(190)은 합성 교환 반자성층(180) 상에 형성된다.이러한 상부 전극(180)은 도전 물질을 이용하여 형성할 수 있는데, 금속, 금속 산화물, 금속 질화물 등으로 형성될 수 있다. 예를 들어, 상부 전극(170)은 탄탈륨(Ta), 루테늄(Ru), 티타늄(Ti), 팔라듐(Pd), 백금(Pt), 마그네슘(Mg) 및 알루미늄(Al)으로 이루어진 군으로부터 선택된 단일 금속 또는 이들의 합금으로 형성될 수 있다.
상기한 바와 같이 본 발명의 실시 예들에 따른 메모리 소자는 하부 전극(110)을 다결정의 도전 물질, 예를 들어 TiN을 이용하여 형성함으로써 STT-MRAM의 기본 구조인 1T1M(1 트랜지스터 및 1 MTJ)로 실제 메모리 공정에 적용되는 것이 가능하다. 또한, 자기 터널 접합과 합성 교환 반자성층(180) 사이의 캐핑층(170)을 적어도 이중 구조로 형성하고, 하측의 제 1 캐핑층(172)을 bcc 구조의 물질로 형성함으로써 자기 터널 접합이 bcc 구조를 유지할 수 있도록 하며, 상측의 제 2 캐핑층(174)을 합성 교환 반자성층(180)의 물질의 확산을 방지하는 물질로 형성한다. 따라서, 후속 열처리 공정 후에도 합성 교환 반자성층 물질의 자기 터널 접합으로의 확산을 방지할 수 있으므로 자기 터널 접합이 bcc 구조를 유지할 수 있어 메모리 소자의 특성을 유지할 수 있다.
종래 예 및 발명 예의 비교
도 2는 종래의 단일 캐핑층을 이용한 자기 터널 접합의 자화 그래프이고, 도 3은 본 발명의 이중 캐핑층을 이용한 자기 터널 접합의 자화 그래프이다. 또한, 도 2 및 도 3의 (a)는 350℃ 열처리 후의 자기 터널 접합의 자화 그래프이고, 도 2 및 도 3의 (b)는 400℃ 열처리 후의 자기 터널 접합의 자화 그래프이다. 즉, 실리콘 기판 상에 SiO2 절연층, TiN 하부 전극, Ta 버퍼층, W 시드층, CoFeB 자유층, MgO 터널 배리어, CoFeB 고정층을 적층 형성하고, 종래의 경우 bcc 캐핑층을 단일층으로 형성하였으며, 본 발명의 경우 bcc 제 1 캐핑층 및 Ta 제 2 캐핑층의 이중 구조로 형성하였다. 그리고, 350℃ 및 400℃에서 열처리한 후 각각의 자화 특성을 특정하였다.
고정층 및 제 1 자성층의 자화도의 합과 제 2 자성층의 자화도의 차이가 도 2(a) 및 도 3(a)에 도시된 바와 같이 350℃의 열처리 후에는 80uemu로서 유사한 것을 알 수 있다. 그러나, 400℃의 열처리 후에는 고정층 및 제 1 자성층의 자화도의 합과 제 2 자성층의 자화도의 차이가 도 2(b)에 도시된 바와 같이 종래에는 -30uemu이고 도 3(b)에 도시된 바와 같이 본 발명은 60uemu이다. 도 2(a) 및 도 2(b), 그리고 도 3(a) 및 도 3(b)에 도시된 바와 같은 자화도의 차이는 고정층의 자화가 합성 교환 반자장층의 물질 확산에 의해 열화되는 정도를 나타낸다. 단일 캐핑층을 이용한 종래의 경우 350℃와 400℃의 차이가 110uemu 정도로 고정층의 자화도와 비슷한 값이 열화된 것을 알 수 있으며, 이중 캐핑층을 이용한 본 발명의 경우 350℃와 400℃의 차이가 20uemu 정도로 단일 캐핑층을 이용하는 경우에 비해 적게 열화된 것을 확인할 수 있다. 따라서, 본 발명의 경우 열처리 온도가 높아지더라도 합성 교환 반자성층 물질이 자기 터널 접합으로의 확산을 방지할 수 있어 메모리 소자의 특성 열화를 방지할 수 있음을 알 수 있다.
한편, 본 발명의 기술적 사상은 상기 실시 예에 따라 구체적으로 기술되었으나, 상기 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지해야 한다. 또한, 본 발명의 기술분야에서 당업자는 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
100 : 기판 110 : 하부 전극
120 : 버퍼층 130 : 시드층
140 : 자유층 150 : 터널 배리어
160 : 고정층 170 : 캐핑층
172 : 제 1 캐핑층 174 : 제 2 캐핑층
180 : 합성 교환 반자성층 190 : 상부 전극

Claims (9)

  1. 기판 상에 하부 전극, 버퍼층, 시드층, 자기 터널 접합, 캐핑층, 합성 교환 반자성층 및 상부 전극이 적층 형성되고,
    상기 캐핑층은 적어도 두개의 층으로 형성된 메모리 소자.
  2. 청구항 1에 있어서, 상기 하부 전극은 다결정의 도전 물질로 형성되는 메모리 소자.
  3. 청구항 2에 있어서, 상기 하부 전극과 상기 시드층 사이에 형성되며, 탄탈륨을 포함하는 물질로 형성된 버퍼층을 더 포함하는 메모리 소자.
  4. 청구항 1에 있어서, 상기 자유층은 수평 자화를 갖는 제 1 자화층, 자화를 갖지 않는 분리층 및 수직 자화를 갖는 제 2 자화층을 포함하는 메모리 소자.
  5. 청구항 4에 있어서, 상기 제 1 및 제 2 자유층은 CoFeB를 포함하는 물질로 형성되며, 상기 제 1 자유층이 상기 제 2 자유층보다 두껍게 형성된 메모리 소자.
  6. 청구항 1 또는 청구항 4에 있어서, 상기 캐핑층은 상기 자기 터널 접합에 인접한 제 1 캐핑층이 bcc 구조의 물질로 형성되고, 상기 합성 교환 반자성층에 인접한 제 2 캐핑층이 상기 합성 교환 반자성층 물질의 하부 확산을 방지하는 물질로 형성되는 메모리 소자.
  7. 청구항 6에 있어서, 상기 제 1 캐핑층은 W로 형성되고, 상기 제 2 캐핑층은 Ta로 형성된 메모리 소자.
  8. 청구항 6에 있어서, 상기 합성 교환 반자성층은 제 1 자성층, 비자성층 및 제 2 자성층의 적층 구조로 형성되고, 상기 제 1 및 제 2 자성층은 Pt를 포함하는 물질로 형성된 메모리 소자.
  9. 청구항 8에 있어서, 상기 제 1 자성층은 Co/Pt의 단일층으로 형성되고, 제 2 자성층은 Co/Pt가 적어도 2회 이상 적층된 다층 구조로 형성된 메모리 소자.
KR1020150045174A 2015-03-18 2015-03-31 메모리 소자 KR101698532B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
PCT/KR2016/001137 WO2016148395A1 (ko) 2015-03-18 2016-02-02 메모리 소자
CN201680016463.4A CN107710433B (zh) 2015-03-18 2016-02-02 存储器件
US15/707,491 US10580964B2 (en) 2015-03-18 2017-09-18 Memory device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150037234 2015-03-18
KR20150037234 2015-03-18

Publications (2)

Publication Number Publication Date
KR20160112890A true KR20160112890A (ko) 2016-09-28
KR101698532B1 KR101698532B1 (ko) 2017-01-20

Family

ID=57101932

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150045174A KR101698532B1 (ko) 2015-03-18 2015-03-31 메모리 소자

Country Status (2)

Country Link
KR (1) KR101698532B1 (ko)
CN (1) CN107710433B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018236121A1 (ko) * 2017-06-20 2018-12-27 고려대학교 산학협력단 이지-콘 상태의 자성층을 구비한 자기터널 접합 소자

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112635655A (zh) * 2019-10-08 2021-04-09 上海磁宇信息科技有限公司 一种磁性隧道结覆盖层及其制作工艺

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110133595A (ko) * 2009-03-02 2011-12-13 콸콤 인코포레이티드 자기 터널 접합 디바이스 및 제조
JP2012089858A (ja) * 2011-11-28 2012-05-10 Toshiba Corp 磁気抵抗効果素子、磁気メモリ、磁気抵抗効果ヘッド、および磁気記録再生装置
KR20140011138A (ko) * 2012-07-17 2014-01-28 삼성전자주식회사 자기 소자 및 그 제조 방법
KR20140025165A (ko) * 2012-08-21 2014-03-04 삼성전자주식회사 자기 메모리 소자의 제조 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101195041B1 (ko) * 2011-05-12 2012-10-31 고려대학교 산학협력단 자기 공명 세차 현상을 이용한 스핀전달토크 자기 메모리 소자
CN102709467A (zh) * 2012-06-04 2012-10-03 清华大学 一种高灵敏度的CoFeB基磁隧道结
KR102153559B1 (ko) * 2013-08-02 2020-09-08 삼성전자주식회사 수직 자기터널접합을 구비하는 자기 기억 소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110133595A (ko) * 2009-03-02 2011-12-13 콸콤 인코포레이티드 자기 터널 접합 디바이스 및 제조
JP2012089858A (ja) * 2011-11-28 2012-05-10 Toshiba Corp 磁気抵抗効果素子、磁気メモリ、磁気抵抗効果ヘッド、および磁気記録再生装置
KR20140011138A (ko) * 2012-07-17 2014-01-28 삼성전자주식회사 자기 소자 및 그 제조 방법
KR20140025165A (ko) * 2012-08-21 2014-03-04 삼성전자주식회사 자기 메모리 소자의 제조 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018236121A1 (ko) * 2017-06-20 2018-12-27 고려대학교 산학협력단 이지-콘 상태의 자성층을 구비한 자기터널 접합 소자
CN109564968A (zh) * 2017-06-20 2019-04-02 高丽大学校产学协力团 具有呈简易圆锥状态的磁性层的磁性隧道结装置
US11121306B2 (en) 2017-06-20 2021-09-14 Korea University Research And Business Foundation Magnetic tunnel junction device with magnetic layer of easy-cone state
CN109564968B (zh) * 2017-06-20 2022-11-29 高丽大学校产学协力团 磁性隧道结装置及其制造方法

Also Published As

Publication number Publication date
KR101698532B1 (ko) 2017-01-20
CN107710433B (zh) 2020-08-04
CN107710433A (zh) 2018-02-16

Similar Documents

Publication Publication Date Title
US10783945B2 (en) Memory device
US10580964B2 (en) Memory device
KR101661275B1 (ko) 메모리 소자
KR101721618B1 (ko) 메모리 소자
KR20190087943A (ko) 메모리 소자
KR20150015602A (ko) 메모리 소자
KR101636492B1 (ko) 메모리 소자
KR101537715B1 (ko) 메모리 소자
KR101549625B1 (ko) 메모리 소자
KR101705125B1 (ko) 메모리 소자
KR101956975B1 (ko) 메모리 소자
KR20200060090A (ko) 메모리 소자
WO2016148394A1 (ko) 메모리 소자
KR101698532B1 (ko) 메모리 소자
KR101583783B1 (ko) 메모리 소자
WO2016148392A1 (ko) 메모리 소자
KR101756883B1 (ko) 메모리 소자
KR101956976B1 (ko) 메모리 소자
KR101933268B1 (ko) 메모리 소자
KR101956977B1 (ko) 메모리 소자
WO2016148395A1 (ko) 메모리 소자
WO2016148393A1 (ko) 메모리 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 4