KR20160106037A - Light Emitting Diode for Surface Mount Technology, Method of manufacturing the same and Method of manufacturing of Light Emitting Diode Module - Google Patents
Light Emitting Diode for Surface Mount Technology, Method of manufacturing the same and Method of manufacturing of Light Emitting Diode Module Download PDFInfo
- Publication number
- KR20160106037A KR20160106037A KR1020160112057A KR20160112057A KR20160106037A KR 20160106037 A KR20160106037 A KR 20160106037A KR 1020160112057 A KR1020160112057 A KR 1020160112057A KR 20160112057 A KR20160112057 A KR 20160112057A KR 20160106037 A KR20160106037 A KR 20160106037A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- reflective
- semiconductor layer
- conductive barrier
- barrier layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 10
- 230000004888 barrier function Effects 0.000 claims abstract description 258
- 239000004065 semiconductor Substances 0.000 claims abstract description 254
- 229910052751 metal Inorganic materials 0.000 claims abstract description 228
- 239000002184 metal Substances 0.000 claims abstract description 228
- 238000000034 method Methods 0.000 claims description 74
- 229910052759 nickel Inorganic materials 0.000 claims description 61
- 239000000758 substrate Substances 0.000 claims description 61
- 229910052697 platinum Inorganic materials 0.000 claims description 43
- 229910052763 palladium Inorganic materials 0.000 claims description 40
- 229910052804 chromium Inorganic materials 0.000 claims description 39
- 229910052709 silver Inorganic materials 0.000 claims description 31
- 229910008599 TiW Inorganic materials 0.000 claims description 29
- 229910000838 Al alloy Inorganic materials 0.000 claims description 19
- 229910052703 rhodium Inorganic materials 0.000 claims description 18
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- 230000000295 complement effect Effects 0.000 claims description 5
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims 1
- 239000000956 alloy Substances 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 82
- 230000001681 protective effect Effects 0.000 abstract description 72
- 238000009792 diffusion process Methods 0.000 abstract description 20
- 239000010410 layer Substances 0.000 description 1113
- 239000000463 material Substances 0.000 description 60
- 229910052802 copper Inorganic materials 0.000 description 45
- 239000010408 film Substances 0.000 description 41
- 238000005530 etching Methods 0.000 description 34
- 239000002131 composite material Substances 0.000 description 26
- 239000002356 single layer Substances 0.000 description 25
- 238000000151 deposition Methods 0.000 description 20
- 229910002601 GaN Inorganic materials 0.000 description 19
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 19
- 229910052737 gold Inorganic materials 0.000 description 19
- 229910001316 Ag alloy Inorganic materials 0.000 description 18
- 230000015572 biosynthetic process Effects 0.000 description 14
- 230000008021 deposition Effects 0.000 description 12
- 150000002500 ions Chemical class 0.000 description 12
- 239000007769 metal material Substances 0.000 description 10
- 238000004544 sputter deposition Methods 0.000 description 10
- 239000002019 doping agent Substances 0.000 description 9
- 238000005566 electron beam evaporation Methods 0.000 description 9
- 238000005476 soldering Methods 0.000 description 9
- 230000007423 decrease Effects 0.000 description 7
- 239000011810 insulating material Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000005137 deposition process Methods 0.000 description 6
- 238000001704 evaporation Methods 0.000 description 6
- 238000001465 metallisation Methods 0.000 description 6
- 229910052594 sapphire Inorganic materials 0.000 description 6
- 239000010980 sapphire Substances 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 5
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000010894 electron beam technology Methods 0.000 description 5
- 229910052738 indium Inorganic materials 0.000 description 5
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 5
- 239000002923 metal particle Substances 0.000 description 5
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 230000001939 inductive effect Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000002310 reflectometry Methods 0.000 description 3
- 238000004381 surface treatment Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000313 electron-beam-induced deposition Methods 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910001635 magnesium fluoride Inorganic materials 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920000052 poly(p-xylylene) Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/405—Reflective materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
- H01L33/486—Containers adapted for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/58—Optical field-shaping elements
- H01L33/60—Reflective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0025—Processes relating to coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
Description
본 발명은 발광다이오드에 관한 것으로, 더욱 자세하게는 표면 실장용 발광 다이오드 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light emitting diode, and more particularly, to a surface mount light emitting diode and a method of manufacturing the same.
발광 다이오드는 n형 반도체층, p형 반도체층 및 상기 n형 및 p형 반도체층들 사이에 위치하는 활성층을 구비하는 소자로서, 상기 n형 및 p형 반도체층들에 순방향 전계가 인가되었을 때 상기 활성층 내로 전자와 정공이 주입되고, 상기 활성층 내로 주입된 전자와 정공이 재결합하면서 광을 방출한다.The light emitting diode includes an n-type semiconductor layer, a p-type semiconductor layer, and an active layer disposed between the n-type and p-type semiconductor layers. When a forward electric field is applied to the n- Electrons and holes are injected into the active layer, and electrons and holes injected into the active layer are recombined to emit light.
또한, 발광 다이오드는 칩의 형태에 따라 반사층이 포함되기도 한다. 즉, 플립칩 타입의 경우, 기판을 관통하여 광이 배출되는 특징을 가진다. 따라서, 기판 상에 반도체층이 형성된 후, 반도체층 또는 전류확산층의 상부에 금속 재질의 반사층이 도입되고, 반사층으로부터 광이 반사된다. 또한, 반사층 상부에는 장벽층이 구비된다. 장벽층은 반사층을 형성하는 금속의 확산을 방지하기 위해 구비된다.Also, the light emitting diode may include a reflective layer depending on the shape of the chip. That is, in the case of the flip chip type, light is emitted through the substrate. Therefore, after the semiconductor layer is formed on the substrate, a reflective layer made of a metal is introduced onto the semiconductor layer or the current diffusion layer, and light is reflected from the reflective layer. A barrier layer is provided on the reflective layer. The barrier layer is provided to prevent diffusion of the metal forming the reflective layer.
도 1 및 도 2는 종래 기술에 따라 반사층 및 장벽층이 도입된 발광 다이오드를 도시한 단면도들이다.FIGS. 1 and 2 are cross-sectional views illustrating a light emitting diode in which a reflective layer and a barrier layer are introduced according to the related art.
도 1을 참조하면, 기판(10) 상에 제1 반도체층(20), 활성층(30), 제2 반도체층(40), 반사층(50) 및 장벽층(60)이 형성된다.Referring to FIG. 1, a
상기 기판(10)은 통상 사파이어 재질로 구성되고, 제1 반도체층(20)은 n형의 도전형을 가진다. 제1 반도체층(20) 상부에는 통상의 다중 양자 우물 구조를 가지는 활성층(30)이 형성된다. 또한, 활성층(30) 상부에는 p형의 제2 반도체층(40)이 형성된다.The
상술한 구조의 발광 다이오드는 제1 반도체층(20) 상부 표면이 노출되도록 메사 식각된다. 또한, 메사식각에 의해 노출된 제1 반도체층(20) 표면 상에는 오버행 구조의 포토레지스트 패턴(70)이 형성된다.The light emitting diode having the above-described structure is mesa-etched so that the upper surface of the
포토레지스트 패턴들(70) 사이의 이격공간에는 제2 반도체층(40)이 노출되며, 노출된 제2 반도체층(40) 표면에는 반사층(50)이 형성된다. 상기 반사층(50)은 스퍼터링 등의 통상의 공정을 통해 수행되며, 포토레지스트 패턴(70)에 의해 이격된 공간을 통해 제2 반도체층(40) 표면 상에 형성된다. 또한, 상기 반사층(50) 하부에는 오믹 접합층이 별도로 형성될 수 있다. 상기 오믹 접합층은 반사층(50)과 제2 반도체층(40) 사이의 오믹 접합을 달성할 수 있는 물질로 선택된다.The
이어서, 반사층(50)의 상부와 측면을 감싸는 장벽층(60)이 형성된다. 장벽층(60)의 형성은 스퍼터링 공정을 통해 형성될 수 있다. 장벽층(60)은 반사층(50)을 형성하는 금속 원자의 확산을 방지하는 역할을 수행하며, 도전성 금속물의 재질을 가진다. 스퍼터링 등을 통해 일정한 확산성 또는 등방성 확산의 특성을 가지므로 장벽층(60)은 반사층(50)의 상부 및 측면을 감싸면서, 노출된 제2 반도체층(40)의 표면 상에도 형성된다. 또한, 오버행 구조를 가지는 포토레지스트 패턴(70)의 에지 부위에 축적되고, 포토레지스트 패턴(70)의 측벽에 부착되어 에지 부위에서 뾰쪽한 형상으로 증착되는 특성을 가진다.A
도 2를 참조하면, 이후의 공정 진행을 위해 도 1에서 개시된 포토레지스트 패턴은 제거된다. 포토레지스트 패턴의 제거를 통해 뾰쪽한 형상을 가지는 장벽층(60)의 첨두(80)는 노출된다. 노출된 장벽층(60)의 첨두(80)는 이후의 공정에서 미세한 파티클을 형성하며, 금속 재질의 파티클은 이후의 공정에서 오염을 가중시키며, 수율을 감소시키는 요인이 된다.Referring to FIG. 2, the photoresist pattern disclosed in FIG. 1 is removed for further processing. Through the removal of the photoresist pattern, the
따라서, 장벽층(60)의 형성 공정에서 이를 제거하고, 수율을 향상할 수 있는 기술은 요청된다 할 것이다.Therefore, a technique capable of removing the
본 발명이 해결하고자 하는 제1 과제는 보호 절연막에 의해 정의되는 도전성 장벽층을 가지는 발광 다이오드를 제공함에 있다.A first object of the present invention is to provide a light emitting diode having a conductive barrier layer defined by a protective insulating layer.
또한, 본 발명이 해결하고자 하는 제2 과제는 상기 제1 과제를 달성하기 위해 사용되는 발광 다이오드의 형성방법을 제공함에 있다.A second problem to be solved by the present invention is to provide a method of forming a light emitting diode used to achieve the first object.
또한, 본 발명이 해결하고자 하는 제3 과제는 상기 제1 과제의 달성에 의해 제공되는 발광 다이오드를 이용한 발광 다이오드 모듈의 제조방법을 제공하는데 있다.A third problem to be solved by the present invention is to provide a method of manufacturing a light emitting diode module using a light emitting diode, which is provided by accomplishing the first object.
상기 제1 과제를 이루기 위하여 본 발명은, 기판; 상기 기판 상에 형성된 제1 반도체층; 상기 제1 반도체층 상에 형성되고 광을 형성하는 활성층; 상기 활성층 상에 형성되고, 상기 제1 반도체층과 상보적인 도전형을 가지는 제2 반도체층; 및 상기 제2 반도체층 상에 형성된 보호 절연막 사이에 형성되고, 상기 활성층에서 형성된 광을 반사하며, 상기 보호 절연막과 접촉하는 도전성 장벽층을 가지는 반사 패턴을 포함하는 발광 다이오드를 제공한다.According to a first aspect of the present invention, A first semiconductor layer formed on the substrate; An active layer formed on the first semiconductor layer and forming light; A second semiconductor layer formed on the active layer and having a conductivity type complementary to the first semiconductor layer; And a reflective pattern formed between the protective insulating film formed on the second semiconductor layer and reflecting a light formed in the active layer and having a conductive barrier layer in contact with the protective insulating film.
상기 제2 과제를 이루기 위한 본 발명은, 기판 상에 제1 반도체층, 활성층, 제2 반도체층 및 보호 절연막을 순차적으로 형성하는 단계; 상기 보호 절연막, 상기 제2 반도체층 및 상기 활성층을 식각하여 상기 제1 반도체층의 표면을 노출시키는 메사 영역을 형성하는 단계; 상기 메사 영역 상에 오버행 구조의 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴들 사이의 이격공간을 통해 노출된 상기 보호 절연막을 식각하는 단계; 상기 보호 절연막의 식각을 통해 노출된 상기 제2 반도체층 표면에 반사 금속층을 형성하는 단계; 및 상기 반사 금속층 상에 도전성 장벽층을 형성하되, 상기 도전성 장벽층은 상기 포토레지스트 패턴 하부에 잔류하는 상기 보호 절연막까지 신장되어 형성되는 단계를 포함하는 발광 다이오드의 형성방법을 제공한다.According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: sequentially forming a first semiconductor layer, an active layer, a second semiconductor layer, and a protective insulating layer on a substrate; Forming a mesa region that exposes a surface of the first semiconductor layer by etching the protective insulating layer, the second semiconductor layer, and the active layer; Forming a photoresist pattern of an overhang structure on the mesa region and etching the protective insulating layer exposed through a space between the photoresist patterns; Forming a reflective metal layer on a surface of the second semiconductor layer exposed through etching of the protective insulating layer; And forming a conductive barrier layer on the reflective metal layer, wherein the conductive barrier layer is extended to the protective insulating film remaining under the photoresist pattern, thereby forming a light emitting diode.
또한, 본 발명의 상기 제2 과제는, 기판 상에 제1 반도체층, 활성층 및 제2 반도체층을 순차적으로 형성하는 단계; 상기 제2 반도체층 및 상기 활성층을 식각하여 상기 제1 반도체층의 표면을 노출시키는 메사 영역을 형성하는 단계; 상기 메사 영역 및 노출된 상기 제2 반도체층 상에 보호 절연막을 형성하는 단계; 상기 메사 영역 상에 오버행 구조의 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴들 사이의 이격공간을 통해 노출된 상기 보호 절연막을 식각하는 단계; 상기 보호 절연막의 식각을 통해 노출된 상기 제2 반도체층 표면에 반사 금속층을 형성하는 단계; 및 상기 반사 금속층 상에 도전성 장벽층을 형성하되, 상기 도전성 장벽층은 상기 포토레지스트 패턴 하부에 잔류하는 상기 보호 절연막까지 신장되어 형성되는 단계를 포함하는 발광 다이오드의 형성방법의 제공을 통해서도 달성될 수 있다.According to a second aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: sequentially forming a first semiconductor layer, an active layer, and a second semiconductor layer on a substrate; Etching the second semiconductor layer and the active layer to form a mesa region exposing a surface of the first semiconductor layer; Forming a protective insulating film on the mesa region and the exposed second semiconductor layer; Forming a photoresist pattern of an overhang structure on the mesa region and etching the protective insulating layer exposed through a space between the photoresist patterns; Forming a reflective metal layer on a surface of the second semiconductor layer exposed through etching of the protective insulating layer; And forming a conductive barrier layer on the reflective metal layer, wherein the conductive barrier layer is extended to the protective insulating film remaining under the photoresist pattern to thereby form a light emitting diode. have.
또한, 상기 제3 과제를 이루기 위한 본 발명은, 기판 상에 제1 반도체층, 활성층, 제2 반도체층 및 반사 패턴이 형성된 구조물에 제1 절연층을 도포하고, 상기 반사 패턴과 상기 제1 반도체층을 노출시키는 단계; 상기 제1 절연층 상에 도전성 반사층 및 반사 장벽층을 형성하고, 상기 반사 장벽층은 상기 도전성 반사층을 통해 상기 제1 반도체층과 전기적으로 연결시키고, 상기 반사 패턴을 노출시키는 단계; 상기 반사 장벽층 상에 제2 절연층을 도포하여 상기 반사 패턴을 노출시키고, 상기 제1 반도체층과 전기적으로 연결된 상기 반사 장벽층을 노출시키는 단계; 및 상기 반사 장벽층 상에 제1 패드를 형성하고, 상기 반사 패턴 상에 제2 패드를 형성하는 단계를 포함하는 발광 다이오드 모듈의 제조방법을 제공한다.According to a third aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising the steps of: applying a first insulating layer to a structure in which a first semiconductor layer, an active layer, a second semiconductor layer, Exposing the layer; Forming a conductive reflective layer and a reflective barrier layer on the first insulating layer and electrically connecting the reflective barrier layer to the first semiconductor layer through the conductive reflective layer to expose the reflective pattern; Applying a second insulating layer on the reflective barrier layer to expose the reflective pattern and expose the reflective barrier layer in electrical communication with the first semiconductor layer; And forming a first pad on the reflective barrier layer and a second pad on the reflective pattern.
본 발명에 따르면, 제1 반도체층, 활성층 및 제2 반도체층으로 구성된 발광 구조체 상에 보호 절연막이 형성되고, 보호 절연막 사이에는 도전성 장벽층이 포함된 반사 패턴이 형성된다. According to the present invention, a protective insulating film is formed on a light emitting structure composed of a first semiconductor layer, an active layer and a second semiconductor layer, and a reflection pattern including a conductive barrier layer is formed between the protective insulating films.
반사 패턴은 반사 금속층, 응력 완화층 및 도전성 장벽층을 포함한다. 도전성 장벽층은 형성과정에서 오버행 구조의 포토레지스트 패턴 하부까지 침투되어 형성된다. 따라서, 리세스되고, 포토레지스트 패턴 하부의 일부까지 형성된 보호 절연막과 접하며 형성된다. 이를 통해 도전성 장벽층이 돌출되는 현상은 방지된다. 이를 통해 금속 파티클의 발생에 따른 공정의 오염 및 수율의 저하는 방지될 수 있다.The reflection pattern includes a reflective metal layer, a stress relieving layer, and a conductive barrier layer. The conductive barrier layer is formed by penetrating to the lower portion of the photoresist pattern of the overhang structure during the formation process. Therefore, it is recessed and formed in contact with the protective insulating film formed up to a part of the lower portion of the photoresist pattern. Thereby preventing the conductive barrier layer from protruding. Thus, contamination of the process due to the generation of metal particles and reduction in yield can be prevented.
또한, 발광 다이오드 모듈의 제조과정에서 도전성 반사층 상부에는 금속물의 확산을 방지하기 위한 반사 장벽층이 형성된다. 반사 장벽층은 제1 반도체층과 전기적으로 연결되며, 이후에 형성되는 제1 패드와 전기적으로 연결된다.Further, in the manufacturing process of the light emitting diode module, a reflective barrier layer is formed on the conductive reflective layer to prevent diffusion of metal. The reflective barrier layer is electrically connected to the first semiconductor layer and electrically connected to the first pad formed thereafter.
또한, 각각이 패드 상부에는 패드 장벽층이 형성된다. 따라서, 솔더링 또는 본딩 과정에서 침투되거나 확산되는 금속 원자의 이동은 차단되고, 패드는 높은 도전성을 확보할 수 있다.Further, a pad barrier layer is formed on each of the pads. Therefore, the movement of the metal atoms penetrated or diffused in the soldering or bonding process is blocked, and the pad can secure high conductivity.
본 발명의 기술적 효과들은 이상에서 언급한 것들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The technical effects of the present invention are not limited to those mentioned above, and other technical effects not mentioned can be clearly understood by those skilled in the art from the following description.
도 1 및 도 2는 종래 기술에 따라 반사층 및 장벽층이 도입된 발광 다이오드를 도시한 단면도들이다.
도 3은 본 발명의 제1 실시예에 따른 발광 다이오드를 도시한 단면도이다.
도 4 내지 도 9는 본 발명의 제1 실시예에 따라 상기 도 3의 발광 다이오드의 형성방법을 설명하기 위한 단면도들이다.
도 10은 본 발명의 제2 실시예에 따른 발광 다이오드를 도시한 단면도이다.
도 11 내지 도 16는 본 발명의 제2 실시예에 따라 상기 도 10의 발광 다이오드의 형성방법을 설명하기 위한 단면도들이다.
도 23 내지 도 27은 본 발명의 제4 실시예에 따라 상기 도 3 또는 도 10의 구조가 적용된 발광 다이오드 모듈을 도시한 평면도들 및 단면도들이다.
도 28 내지 도 30는 본 발명의 제5 실시예에 따라 상기 도 3 또는 도 10의 구조가 적용된 발광 다이오드 모듈을 도시한 평면도들 및 단면도들이다.FIGS. 1 and 2 are cross-sectional views illustrating a light emitting diode in which a reflective layer and a barrier layer are introduced according to the related art.
3 is a cross-sectional view illustrating a light emitting diode according to a first embodiment of the present invention.
4 to 9 are cross-sectional views illustrating a method of forming the light emitting diode of FIG. 3 according to the first embodiment of the present invention.
10 is a cross-sectional view illustrating a light emitting diode according to a second embodiment of the present invention.
11 to 16 are sectional views for explaining a method of forming the light emitting diode of FIG. 10 according to a second embodiment of the present invention.
FIGS. 23 to 27 are plan views and sectional views illustrating a light emitting diode module to which the structure of FIG. 3 or FIG. 10 is applied according to the fourth embodiment of the present invention.
FIGS. 28 to 30 are plan views and sectional views illustrating a light emitting diode module to which the structure of FIG. 3 or FIG. 10 is applied according to a fifth embodiment of the present invention.
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 보다 상세하게 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments described herein but may be embodied in other forms.
본 명세서에서 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 또한, 본 명세서에서 위쪽, 상(부), 상면 등의 방향적인 표현은 아래쪽, 하(부), 하면 등의 의미로 이해될 수 있다. 즉, 공간적인 방향의 표현은 상대적인 방향으로 이해되어야 하며, 절대적인 방향을 의미하는 것처럼 한정적으로 이해되어서는 안 된다.When a layer is referred to herein as being "on" another layer or substrate, it may be formed directly on another layer or substrate, or a third layer may be interposed therebetween. In the present specification, directional expressions of the upper side, the upper side, the upper side, and the like can be understood as meaning lower, lower (lower), lower, and the like. That is, the expression of the spatial direction should be understood in a relative direction, and should not be construed as definitively as an absolute direction.
본 실시예들에서 "제1", "제2", 또는 "제3"는 구성요소들에 어떠한 한정을 가하려는 것은 아니며, 다만 구성요소들을 구별하기 위한 용어로서 이해되어야 할 것이다.In the present embodiments, "first "," second ", or "third" is not intended to impose any limitation on the elements, but merely as terms for distinguishing the elements.
또한, 본 명세서에서 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하여 위하여 과장된 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Further, in the drawings, the thicknesses of layers and regions are exaggerated for clarity. Like reference numerals designate like elements throughout the specification.
제1 실시예First Embodiment
도 3은 본 발명의 제1 실시예에 따른 발광 다이오드를 도시한 단면도이다.3 is a cross-sectional view illustrating a light emitting diode according to a first embodiment of the present invention.
도 3을 참조하면, 기판(100) 상에 제1 반도체층(110), 활성층(120), 제2 반도체층(130) 및 반사 패턴(140)이 형성된다.Referring to FIG. 3, a
상기 기판(100)은 제1 반도체층(110)의 성장을 유도할 수 있는 구조를 가진다면, 여하한 재질이라도 가능할 것이다. 따라서, 상기 기판(100)은 사파이어(Al2O3), 실리콘 카바이드(SiC), 질화갈륨(GaN), 질화인듐갈륨(InGaN), 질화알루미늄갈륨(AlGaN), 질화알루미늄(AlN), 갈륨 산화물(Ga2O3) 또는 실리콘일 수 있다. 구체적으로 상기 기판(100)은 사파이어 기판일 수 있다.The
또한, 상기 기판(100)은 표면처리가 되지 않은 기판일 수 있으며, 패턴화된 기판일 수 있다.In addition, the
또한, 상기 기판(100) 상에는 제1 반도체층(110)이 구비된다. 제1 반도체층(110)은 n형의 도전형을 가짐이 바람직하다. Also, a
또한, 상기 제1 반도체층(110) 상에 형성되는 활성층(120)은 우물층과 장벽층이 적층된 단일 양자 우물 구조이거나, 우물층과 장벽층이 교대로 적층된 다중 양자 우물 구조일 수 있다. The
활성층(120) 상에는 제2 반도체층(130)이 구비된다. 제2 반도체층(130)은 p형의 도전형을 가짐이 바람직하다.A
또한, 상기 제1 반도체층(110), 활성층(120), 제2 반도체층(130)은 Si, GaN, AlN, InGaN 또는 AlInGaN을 포함할 수 있다. 만일, 제1 반도체층(110)이 GaN을 포함하는 경우, 활성층(120) 및 제2 반도체층(130)도 GaN을 포함함이 바람직하다. 다만, 제2 반도체층(130)의 경우, 제1 반도체층(110)과 상보적인 도전형을 가지므로, 제1 반도체층(110)과 다른 도판트가 도입된다. 즉, 제1 반도체층(110)에 도우너(donor) 기능을 가지는 도판트가 도입된다면, 제2 반도체층(130)에는 억셉터(acceptor) 기능을 가지는 도판트가 도입된다. 또한, 활성층(120)에는 장벽층과 우물층의 형성을 위해 밴드갭 엔지니어링이 수행되는 물질이 포함됨이 바람직하다.The
상기 제2 반도체층(130) 상에는 반사 패턴(140)이 형성된다.A
반사 패턴(140)은 오믹 접합층(141), 반사 금속층(142), 응력 완화층(143) 또는 도전성 장벽층(144)을 가진다.The
오믹 접합층(141)은 반사 금속층(142)과 제2 반도체층(130)의 오믹 접합을 달성할 수 있는 물질이라면 어느 것이나 가능할 것이다. 따라서, 상기 오믹 접합층(141)은 Ni 또는 Pt를 포함하는 금속물을 포함할 수 있으며, ITO 또는 ZnO 등의 도전성 산화물을 포함할 수 있다. 다만, 상기 오믹 접합층(141)은 실시의 형태에 따라 생략될 수 있다.The
상기 오믹 접합층(141) 상에는 반사 금속층(142)이 형성된다. 상기 반사 금속층(142)은 활성층(120)에서 형성된 광을 반사한다. 따라서 도전성을 가지면서 광에 대한 높은 반사도를 가진 물질로 선택된다. 상기 반사 금속층(142)은 Ag, Ag합금, Al 또는 Al합금을 가진다.A
또한, 상기 반사 금속층(142) 상에는 응력 완화층(143)이 형성될 수 있다. 상기 응력 완화층(143)의 열팽창계수는 도전성 장벽층(144)의 열팽창계수 이상이고, 반사 금속층(142)의 열팽창계수 이하의 값을 가짐이 바람직하다. 이를 통해 반사 금속층(142)과 도전성 장벽층(144)이 가지는 열팽창계수의 차이에 의해 발생되는 응력은 완화될 수 있다. 따라서, 상기 응력 완화층(143)의 재질은 반사 금속층(142)과 도전성 장벽층(144)의 재질의 선택에 따라 달리 선택된다.A
다만, 상기 오믹 접합층(141) 또는 응력 완화층(143)의 실시의 형태에 따라 생략될 수 있다.However, it may be omitted according to the embodiment of the
상기 반사 금속층(142) 또는 응력 완화층(143) 상에는 도전성 장벽층(144)이 형성된다. 예컨대, 응력 완화층(143)이 생략된 경우, 도전성 장벽층(144)은 반사 금속층(142) 상에 형성되고, 응력 완화층(143)이 형성된 경우, 도전성 장벽층(144)은 응력 완화층(143) 상에 형성된다. 상기 도전성 장벽층(144)은 적어도 반사 금속층(142)의 측면을 감싸고, 응력 완화층(143)의 상부와 측면을 감싸면서 형성된다. 따라서, 반사 금속층(142)을 구성하는 금속 원자 또는 이온의 확산은 방지된다. 또한, 도전성 장벽층(144)과 반사 금속층(142)의 열팽창계수의 차이에서 발생되는 응력은 응력 완화층(143)에서 흡수될 수 있다.A
예컨대, 상기 반사 금속층(142)이 Al 또는 Al합금이고, 도전성 장벽층(144)이 W, TiW 또는 Mo을 포함하는 경우, 상기 응력 완화층(143)은 Ag, Cu, Ni, Pt, Ti, Rh, Pd 또는 Cr의 단일층이거나, Cu, Ni, Pt, Ti, Rh, Pd 또는 Au의 복합층일 수 있다. 또한, 상기 반사 금속층(142)이 Al 또는 Al합금이고, 도전성 장벽층(144)이 Cr, Pt, Rh, Pd 또는 Ni인 경우, 상기 응력 완화층(143)은 Ag 또는 Cu의 단일층이거나, Ni, Au, Cu 또는 Ag의 복합층일 수 있다.For example, when the
또한, 상기 반사 금속층(142)이 Ag 또는 Ag합금이고, 도전성 장벽층(144)이 W, TiW 또는 Mo을 포함하는 경우, 상기 응력 완화층(143)은 Cu, Ni, Pt, Ti, Rh, Pd 또는 Cr의 단일층이거나, Cu, Ni, Pt, Ti, Rh, Pd, Cr 또는 Au의 복합층일 수 있다. 또한, 상기 반사 금속층(142)이 Ag 또는 Ag합금이고, 도전성 장벽층(144)이 Cr 또는 Ni인 경우, 상기 응력 완화층(143)은 Cu, Cr, Rh, Pd, TiW 또는 Ti의 단일층이거나, Ni, Au 또는 Cu의 복합층일 수 있다.When the
또한, 상기 도전성 장벽층(144)은 제2 반도체층(130)의 표면을 도포하고, 측면의 보호 절연막(145)까지 신장되게 형성된다. 다만, 상기 도전성 장벽층(144)은 보호 절연막(145)의 측면과 접하면서 형성되되, 보호 절연막(145)의 상부를 도포하는 형상을 가지지 않음이 바람직하다. The
도 4 내지 도 9는 본 발명의 제1 실시예에 따라 상기 도 3의 발광 다이오드의 형성방법을 설명하기 위한 단면도들이다.4 to 9 are cross-sectional views illustrating a method of forming the light emitting diode of FIG. 3 according to the first embodiment of the present invention.
도 4를 참조하면, 기판(100) 상에 제1 반도체층(110), 활성층(120), 제2 반도체층(130) 및 보호 절연막(145)이 순차적으로 형성된다.Referring to FIG. 4, a
상기 기판(100)은 사파이어(Al2O3), 실리콘 카바이드(SiC), 질화갈륨(GaN), 질화인듐갈륨(InGaN), 질화알루미늄갈륨(AlGaN), 질화알루미늄(AlN), 갈륨 산화물(Ga2O3) 또는 실리콘을 가질 수 있다. 구체적으로 상기 기판(100)은 사파이어 기판일 수 있다. 또한, 상기 기판(100)은 패턴화된 기판일 수 있다.The
또한, 상기 기판(100) 상에는 제1 반도체층(110)이 구비된다. 제1 반도체층(110)은 n형의 도전형을 가짐이 바람직하다. Also, a
또한, 상기 제1 반도체층(110) 상에 형성되는 활성층(120)은 우물층과 장벽층이 적층된 단일 양자 우물 구조이거나, 우물층과 장벽층이 교대로 적층된 다중 양자 우물 구조일 수 있다. The
활성층(120) 상에는 제2 반도체층(130)이 구비된다. 제2 반도체층(130)은 p형의 도전형을 가짐이 바람직하다.A
또한, 상기 제1 반도체층(110), 활성층(120), 제2 반도체층(130)은 재질 및 구성은 상기 도 3에서 설명된 바와 동일하다. 따라서, 이를 원용한다.The material and composition of the
또한, 상기 제1 반도체층(110), 활성층(120), 제2 반도체층(130)은 에피텍셜 성장을 통해 형성된다. 따라서, MOCVD 공정을 통해 상기 제1 반도체층(110), 활성층(120), 제2 반도체층(130)이 형성됨이 바람직하다.In addition, the
또한, 제2 반도체층 상에는 보호 절연막(145)이 형성된다. 상기 보호 절연막은 절연성 재질이라면 어느 것이나 가능할 것이다. 따라서, 실리콘 산화물 또는 실리콘 질화물 등이 사용될 수 있다. 이외에도 하부의 제2 반도체층(130), 활성층(120) 또는 제1 반도체층(110)과 식각 선택비를 가질 수 있는 물질이면서, 절연성의 특징을 가진 물질이라면 보호 절연막(145)으로 사용가능할 것이다.A protective
또한, 상기 보호 절연막(145)은 스핀 코팅, 물리적 기상 증착, 화학적 기상 증착 또는 원자층 증착 등의 다양한 방법을 통해 형성될 수 있다.The protective
도 5를 참조하면, 통상의 식각 공정에 따라 활성층(120), 제2 반도체층(130) 및 보호 절연막(145)의 일부가 제거된다. 이를 통해 제1 반도체층(110)의 일부가 노출된다. 식각 공정을 통해 제1 반도체층(110)의 상부 표면이 노출되고, 활성층(120) 및 제2 반도체층(130)의 측면이 노출되며, 보호 절연막(145)의 상부 표면 및 측면이 노출된다. 따라서, 상기 식각을 통해 활성층(120), 제2 반도체층(130) 및 보호 절연막(145)의 일부가 제거된 트렌치가 형성될 수 있으며, 홀이 형성될 수 있다. 즉, 상기 도 5의 보호 절연막(145) 표면으로부터 제1 반도체층(110) 표면까지 식각된 메사 영역(150)은 트렌치 형태의 스트라이프 타입을 가질 수 있으며, 홀 타입일 수 있다.Referring to FIG. 5, a part of the
또한, 메사 영역(150)이 스트라이프 타입의 경우, 제1 반도체층(110) 표면으로부터 수직 프로파일 또는 경사진 프로파일을 가질 수 있겠으나, 제1 반도체층(110) 표면으로부터 20도 내지 70도의 각도로 기울어진 경사진 프로파일을 가짐이 바람직하다. 또한, 메사 영역(150)이 대략 원형의 홀 타입인 경우, 제1 반도체층(110) 표면으로부터 수직 프로파일 또는 경사진 프로파일을 가질 수 있겠으나, 제1 반도체층(110) 표면으로부터 20도 내지 70도의 각도로 기울어진 경사진 프로파일을 가짐이 바람직하다. 만일, 프로파일이 20도 미만이면, 메사 영역(150)은 상부로 갈수록 간격이 매우 넓어진다. 따라서, 발광구조상 발생되는 광의 집중도가 저하되는 문제가 발생한다. 또한, 프로파일이 70도를 상회하는 경우, 메사 영역(150)은 수직에 가까운 프로파일을 가진다. 따라서, 발생되는 광을 막질들의 측벽에서 반사하는 효과가 미미해진다.In addition, the
도 6을 참조하면, 메사 영역(150)의 저면을 형성하면서 노출된 제1 반도체층(110) 상에 포토레지스트 패턴(160)이 형성된다. 상기 포토레지스트 패턴(160)은 제1 반도체층(110)의 표면으로부터 수직한 프로파일을 가질 수 있으며, 실시의 형태에 따라 저면의 폭이 상면의 폭보다 좁은 오버행 구조로 형성될 수 있다. 상기 포토레지스트 패턴(160)은 네거티브 타입임이 바람직하다. 따라서, 노광된 부위는 가교결합되는 특성을 가진다. 오버행 구조의 형성을 위해 포토레지스트 패턴(160)은 소정의 기울기를 가진 상태로 노광됨이 바람직하다. 오버행 구조인 경우, 포토레지스트 패턴(160) 사이의 저면들 사이의 이격거리가 상면들 사이의 이격거리에 비해 1um 이상이 되도록 설정됨이 바람직하다.Referring to FIG. 6, a
또한, 상기 포토레지스트 패턴(160)은 보호 절연막(145)의 표면 일부를 덮는 형태로 제공됨이 바람직하다. 따라서, 보호 절연막(145)의 상부 표면의 일부는 포토레지스트 패턴(160)에 의해 차폐된 형태를 유지할 수 있다.It is preferable that the
도 7을 참조하면, 포토레지스트 패턴(160)의 이격공간에 의해 노출된 보호 절연막(145)에 대한 식각 공정이 수행된다. 상기 식각 공정은 습식 또는 건식으로 수행될 수 있겠으나, 습식식각을 통해 수행됨이 바람직하다. 또한, 식각을 통해 제2 반도체층(130) 표면 상에 형성된 보호 절연막(145)의 상당 부분은 제거되고, 제2 반도체층(130) 표면의 일부는 노출된다. 다만, 포토레지스터 패턴(160) 하부의 코너 부위에 형성된 보호 절연막(145)은 잔류한다. 따라서, 식각을 통해 포토레지스트 패턴(160) 하부와 제2 반도체층(130) 사이에는 이격 공간이 형성되고, 이격 공간의 말단에는 보호 절연막(145)이 잔류한다. 이는 습식 식각 등의 공정이 등방성 식각이라는 특성을 가지므로, 포토레지스트 패턴(160) 하부의 코너 상에 형성된 보호 절연막(145)을 식각하기에 상당한 시간이 소모되거나 곤란함을 의미한다. 따라서, 이방성 식각 등을 통해 포토레지스 패턴(160)에 의해 노출된 보호 절연막(145)은 대부분 제거되고, 포토레지스트 패턴(160) 하부로부터 리세스된 보호 절연막(145) 만이 잔류한다.Referring to FIG. 7, the etching process for the protective
도 8을 참조하면, 제2 반도체층(130) 상에 반사 금속층(142) 및 응력 완화층(143)이 순차적으로 적층된다.Referring to FIG. 8, a
상기 반사 금속층(142)은 Al, Al합금, Ag 또는 Ag합금을 포함한다. 반사 금속층(142)은 통상의 금속물 증착법을 통해 형성될 수 있다. 다만, 제2 반도체층(130) 표면 상으로 대부분의 금속 원자 또는 이온이 수직한 방향으로 이동될 수 있는 전자빔 증착법(e-beam evaporation)이 사용됨이 바람직하다. 이를 통해 금속 원자 또는 이온은 포토레지스트 패턴(160) 사이의 이격 공간 내로 이방성의 특성을 가지며 진입하여 반사 금속층(142)이 형성될 수 있다.The
상기 반사 금속층(142)의 두께는 100nm 내지 1um임이 바람직하다. 반사 금속층(142)의 두께가 100nm 미만이면, 활성층(120)에서 형성된 광의 반사가 원활하지 못하는 문제가 발생된다. 또한, 반사 금속층(142)의 두께가 1um 를 상회하면, 과도한 공정시간으로 인한 공정상의 손실이 발생된다.The thickness of the
필요에 따라서는 반사 금속층(142)의 형성 이전에 오믹 접합층(141)이 형성될 수 있다. 상기 오믹 접합층(141)은 Ni, Pt, ITO 또는 ZnO를 포함할 수 있다. 또한, 상기 오믹 접합층(141)의 두께는 0.1nm 내지 20nm로 설정됨이 바람직하다. 오믹 접합층(141)의 두께가 0.1nm 미만이면, 매우 얇은 박막으로 인해 충분한 오믹 특성을 확보할 수 없다. 또한, 두께가 20nm 를 상회하면, 광의 투과량이 감소하여 상부의 반사 금속층(142)에서 반사되는 광량이 감소하는 문제가 발생된다.If necessary, the
반사 금속층(142) 상부에는 응력 완화층(143)이 형성된다. A
응력 완화층(143)은 통상의 금속 증착법을 통하여 형성될 수 있다. 다만, 증착 공정에서 높은 방향성을 가지는 전자빔 증착법이 사용됨이 바람직하다. 즉, 전자빔에 의해 증발되는 금속 원자 또는 이온은 방향성을 가지고, 포토레지스트 패턴(160) 사이의 이격공간 내부에서 이방성을 가지며, 금속 막질로 형성될 수 있다. 또한, 응력 완화층(143)은 상기 반사 금속층(142)보다 낮은 열팽창계수를 가지며, 도 3의 도전성 장벽층(144)보다 높은 열팽창계수를 가진다. 따라서, 응력 완화층(143)의 재질은 반사 금속층(142)과 도전성 장벽층(144)의 재질의 선택에 따라 달리 선택될 수 있다. 응력 완화층(143)의 재질은 후술키로 한다.The
반사 금속층(142) 및 응력 완화층(143)이 전자빔 증착법에 의해 형성되는 경우, 반사 금속층(142)의 측면과 응력 완화층(143)의 측면이 노출된다. 또한, 이방성 증착에 의해 포토레지스트 패턴(160) 상부의 개방된 영역에 상응하는 반사 금속층(142) 및 응력 완화층(143)이 형성된다.When the
계속해서, 포토레지스트 패턴(160)의 개방된 영역을 통해 도전성 장벽층(144)이 형성된다.Subsequently, the
상기 도전성 장벽층(144)은 W, TiW, Mo, Cr, Ni, Pt, Rh, Pd 또는 Ti를 포함한다. 특히, 상기 도전성 장벽층(144)을 구성하는 물질은 반사 금속층(142) 및 응력 완화층(143)의 물질의 선택에 따라 변경가능해진다.The
상기 도전성 장벽층(144)은 응력 완화층(143) 상에 형성되며, 반사 금속층(142) 및 응력 완화층(143)의 측면을 차폐한다. 따라서, 반사 금속층(142)을 구성하는 금속이 측면 확산을 통해 제2 반도체층(130)으로 확산되는 현상은 방지된다. 도전성 장벽층(144)의 형성은 통상의 금속 증착 공정을 통해 실현된다. 다만, 상기 도전성 장벽층(144)은 등방성 증착을 통해 형성됨이 바람직하다. 이는 도전성 장벽층(144)이 응력 완화층(143) 및 반사 금속층(142)의 측면을 감싸는 구성을 가지기 때문이다. 예컨대, 상기 도전성 장벽층(144)은 스퍼터링을 통해 형성될 수 있다.The
또한, 상기 도전성 장벽층(144)은 특정의 금속을 선택하여 100nm 이상의 단일층으로 형성될 수 있다. 또한, 상기 도전성 장벽층(144)은 2 이상 금속물이 번갈아가며 선택되고, 각각의 층의 두께는 20nm 이상으로 설정될 수도 있다. 예컨대, 상기 도전성 장벽층(144)은 50nm 두께를 가지는 TiW와 50nm 두께를 가지는 Ni층 또는 Ti층이 교대로 증착되어 형성될 수 있다.In addition, the
또한, 상기 도전성 장벽층(144) 상에는 이후의 물질과의 안정적인 접촉을 위해 Ni/Au/Ti 층이 추가로 형성될 수 있다.In addition, a Ni / Au / Ti layer may be additionally formed on the
전술한 바대로, 응력 완화층(143)의 재질은 반사 금속층(142) 및 도전성 장벽층(144)의 재질에 따라 선택된다. 이는 응력 완화층(143)의 열팽창계수가 도전성 장벽층(144)보다 높고, 반사 금속층(142)보다 낮은 값을 가지기 때문이다. 따라서, 반사 금속층(142)이 Al 또는 Al합금이고, 도전성 장벽층(144)이 W, TiW 또는 Mo를 포함하는 경우, 상기 응력 완화층(143)은 Ag, Cu, Ni, Pt, Ti, Rh, Pd 또는 Cr의 단일층이거나, Cu, Ni, Pt, Ti, Rh, Pd 또는 Au의 복합층일 수 있다. 또한, 반사 금속층(142)이 Al 또는 Al합금이고, 도전성 장벽층(144)이 Ti, Cr, Pt, Rh, Pd 또는 Ni을 포함하는 경우, 상기 응력 완화층(143)은 Ag 또는 Cu의 단일층이거나 Ni, Au, Cu 또는 Ag의 복합층일 수 있다. 또한, 반사 금속층(142)이 Ag 또는 Ag합금이고, 도전성 장벽층(144)이 W, TiW 또는 Mo를 포함하는 경우, 상기 응력 완화층(143)은 Cu, Ni, Pt, Ti, Rh, Pd 또는 Cr의 단일층이거나, Cu, Ni, Pt, Ti, Rh, Pd, Cr 또는 Au의 복합층일 수 있다. 또한, 반사 금속층(142)이 Ag 또는 Ag합금이고, 도전성 장벽층(144)이 Pt 또는 Ni을 포함하는 경우, 상기 응력 완화층(143)은 Cu, Cr, Rh, Pd, TiW 또는 Ti 의 단일층이거나, Ni, Au 또는 Cu의 복합층일 수 있다.As described above, the material of the
또한, 도전성 장벽층(144)은 스퍼터링 등의 증착법을 통해 형성되므로, 포토레지스트 패턴(160)의 에지 영역을 매립하며 형성된다. 즉, 포토레지스트 패턴(160)과 제2 반도체층(130) 사이의 이격 공간을 매립하며 형성된다. 이격 공간의 매립을 통해 보호 절연층(145)과 도전성 장벽층(144)은 물리적으로 접촉된다. 또한, 이러한 증착을 통해 제2 반도체층(130), 반사 금속층(142) 및 응력 완화층(143)의 표면 형상을 따르는 도전성 장벽층(144)이 형성될 수 있다.The
상기 오믹 접합층(141), 상기 반사 금속층(142), 상기 응력 완화층(143), 및 상기 도전성 장벽층(144)은 상기 포토레지스트 패턴(160)의 상부에도 형성될 수 있다.The
도 9를 참조하면, 포토레지스트 패턴(160)의 리프트-오프를 통해 포토레지스트 패턴(160) 및 그 상부의 층들은 제거된다. 따라서, 하부의 제1 반도체층(130) 및 상부의 반사 패턴(140)이 노출된다. 또한, 포토레지스트 패턴(160)의 제거를 통해 메사 영역(150)이 노출된다. 기 설명된 바와 같이 메사 영역(150)은 스트라이프 타입일 수 있으며, 홀 타입일 수 있다. 또한, 반사 패턴(140)의 측면에는 보호 절연막(145)이 구비된다. 상기 보호 절연막(145)에 의해 반사 패턴(140)의 도전성 장벽층(144)은 정의될 수 있다. Referring to FIG. 9, through the lift-off of the
상술한 과정을 통해 제2 반도체층(130) 상에 반사 패턴(140)이 형성된다. 반사 패턴(140)은 반사 금속층(142), 응력 완화층(143) 및 도전성 장벽층(144)을 포함한다. 응력 완화층(143)은 반사 금속층(142)보다 작은 열팽창계수를 가지고, 도전성 장벽층(143)보다 큰 열팽창계수를 가진다. 따라서, 반사 금속층(142)과 도전성 장벽층(144)의 열팽창계수의 차이에 의해 발생되는 응력은 응력 완화층(143)에서 흡수된다.A
또한, 반사 금속층(142) 또는 응력 완화층(143) 상에 형성된 도전성 장벽층(144)은 상기 도 1 및 도 2와 같이 돌출된 첨부의 형성이 배제된다. 따라서, 이후의 공정에서 금속 파티클의 발생이 억제되어 높은 수율을 유지할 수 있다.In addition, the
제2 실시예Second Embodiment
도 10은 본 발명의 제2 실시예에 따른 발광 다이오드를 도시한 단면도이다.10 is a cross-sectional view illustrating a light emitting diode according to a second embodiment of the present invention.
도 10을 참조하면, 기판(100) 상에 제1 반도체층(110), 활성층(120), 제2 반도체층(130), 반사 패턴(140) 및 보호 절연막(145)이 형성된다.Referring to FIG. 10, a
상기 기판(100)은 제1 반도체층(110)의 성장을 유도할 수 있는 구조를 가진다면, 여하한 재질이라도 가능할 것이다. 따라서, 상기 기판(100)은 사파이어(Al2O3), 실리콘 카바이드(SiC), 질화갈륨(GaN), 질화인듐갈륨(InGaN), 질화알루미늄갈륨(AlGaN), 질화알루미늄(AlN), 갈륨 산화물(Ga2O3) 또는 실리콘일 수 있다. 구체적으로 상기 기판(100)은 사파이어 기판일 수 있다.The
또한, 상기 기판(100)은 표면처리가 되지 않은 기판일 수 있으며, 패턴화된 기판일 수 있다.In addition, the
또한, 상기 기판(100) 상에는 제1 반도체층(110)이 구비된다. 제1 반도체층(110)은 n형의 도전형을 가짐이 바람직하다. Also, a
또한, 상기 제1 반도체층(110) 상에 형성되는 활성층(120)은 우물층과 장벽층이 적층된 단일 양자 우물 구조이거나, 우물층과 장벽층이 교대로 적층된 다중 양자 우물 구조일 수 있다. The
활성층(120) 상에는 제2 반도체층(130)이 구비된다. 제2 반도체층(130)은 p형의 도전형을 가짐이 바람직하다.A
또한, 상기 제1 반도체층(110), 활성층(120), 제2 반도체층(130)은 Si, GaN, AlN, InGaN 또는 AlInGaN을 포함할 수 있다. 만일, 제1 반도체층(110)이 GaN을 포함하는 경우, 활성층(120) 및 제2 반도체층(130)도 GaN을 포함함이 바람직하다. 다만, 제2 반도체층(130)의 경우, 제1 반도체층(110)과 상보적인 도전형을 가지므로, 제1 반도체층(110)과 다른 도판트가 도입된다. 즉, 제1 반도체층(110)에 도우너(donor) 기능을 가지는 도판트가 도입된다면, 제2 반도체층(130)에는 억셉터(acceptor) 기능을 가지는 도판트가 도입된다. 또한, 활성층(120)에는 장벽층과 우물층의 형성을 위해 밴드갭 엔지니어링이 수행되는 물질이 포함됨이 바람직하다.The
상기 제2 반도체층(130) 상에는 반사 패턴(140)이 형성된다.A
반사 패턴(140)은 오믹 접합층(141), 반사 금속층(142), 응력 완화층(143) 또는 도전성 장벽층(144)을 가진다.The
오믹 접합층(141)은 반사 금속층(142)과 제2 반도체층(130)의 오믹 접합을 달성할 수 있는 물질이라면 어느 것이나 가능할 것이다. 따라서, 상기 오믹 접합층(141)은 Ni 또는 Pt를 포함하는 금속물을 포함할 수 있으며, ITO 또는 ZnO 등의 도전성 산화물을 포함할 수 있다. 다만, 상기 오믹 접합층(141)은 실시의 형태에 따라 생략될 수 있다.The
상기 오믹 접합층(141) 상에는 반사 금속층(142)이 형성된다. 상기 반사 금속층(142)은 활성층(120)에서 형성된 광을 반사한다. 따라서 도전성을 가지면서 광에 대한 높은 반사도를 가진 물질로 선택된다. 상기 반사 금속층(142)은 Ag, Ag합금, Al 또는 Al합금을 가진다.A
또한, 상기 반사 금속층(142) 상에는 응력 완화층(143)이 형성될 수 있다. 상기 응력 완화층(143)의 열팽창계수는 도전성 장벽층(144)의 열팽창계수 이상이고, 반사 금속층(142)의 열팽창계수 이하의 값을 가짐이 바람직하다. 이를 통해 반사 금속층(142)과 도전성 장벽층(144)이 가지는 열팽창계수의 차이에 의해 발생되는 응력은 완화될 수 있다. 따라서, 상기 응력 완화층(143)의 재질은 반사 금속층(142)과 도전성 장벽층(144)의 재질의 선택에 따라 달리 선택된다.A
다만, 상기 오믹 접합층(141) 또는 응력 완화층(143)의 실시의 형태에 따라 생략될 수 있다.However, it may be omitted according to the embodiment of the
상기 반사 금속층(142) 또는 응력 완화층(143) 상에는 도전성 장벽층(144)이 형성된다. 예컨대, 응력 완화층(143)이 생략된 경우, 도전성 장벽층(144)은 반사 금속층(142) 상에 형성되고, 응력 완화층(143)이 형성된 경우, 도전성 장벽층(144)은 응력 완화층(143) 상에 형성된다. 상기 도전성 장벽층(144)은 적어도 반사 금속층(142)의 측면을 감싸고, 응력 완화층(142)의 상부와 측면을 감싸면서 형성된다. 따라서, 반사 금속층(142)을 구성하는 금속 원자 또는 이온의 확산은 방지된다. 또한, 도전성 장벽층(144)과 반사 금속층(142)의 열팽창계수의 차이에서 발생되는 응력은 응력 완화층(143)에서 흡수된다.A
예컨대, 상기 반사 금속층(142)이 Al 또는 Al합금이고, 도전성 장벽층(144)이 W, TiW 또는 Mo을 포함하는 경우, 상기 응력 완화층(143)은 Ag, Cu, Ni, Pt, Ti, Rh, Pd 또는 Cr의 단일층이거나, Cu, Ni, Pt, Ti, Rh, Pd 또는 Au의 복합층일 수 있다. 또한, 상기 반사 금속층(142)이 Al 또는 Al합금이고, 도전성 장벽층(144)이 Cr, Pt, Rh, Pd 또는 Ni인 경우, 상기 응력 완화층(143)은 Ag 또는 Cu의 단일층이거나, Ni, Au, Cu 또는 Ag의 복합층일 수 있다.For example, when the
또한, 상기 반사 금속층(142)이 Ag 또는 Ag합금이고, 도전성 장벽층(144)이 W, TiW 또는 Mo을 포함하는 경우, 상기 응력 완화층(143)은 Cu, Ni, Pt, Ti, Rh, Pd 또는 Cr의 단일층이거나, Cu, Ni, Pt, Ti, Rh, Pd, Cr 또는 Au의 복합층일 수 있다. 또한, 상기 반사 금속층(142)이 Ag 또는 Ag합금이고, 도전성 장벽층(144)이 Cr 또는 Ni인 경우, 상기 응력 완화층(143)은 Cu, Cr, Rh, Pd, TiW 또는 Ti의 단일층이거나, Ni, Au 또는 Cu의 복합층일 수 있다.When the
또한, 상기 도전성 장벽층(144)은 제2 반도체층(130)의 표면을 도포하고, 측면의 보호 절연막(145)까지 신장되게 형성된다. 다만, 상기 도전성 장벽층(145)은 보호 절연막(145)의 측면과 접하면서 형성되되, 보호 절연막(145)의 상부를 도포하는 형상을 가지지 않음이 바람직하다.The
상기 도 10에서 보호 절연막(145)은 제2 반도체층(130)의 상부 표면의 일부 및 메사 영역(150)을 완전히 도포하며 형성된다. 즉, 메사 식각에 의해 노출된 제1 반도체층(110) 표면, 활성층(120)과 제2 반도체층(130)의 측면과 표면의 일부를 도포한다.10, the protective insulating
도 11 내지 도 16는 본 발명의 제2 실시예에 따라 상기 도 10의 발광 다이오드의 형성방법을 설명하기 위한 단면도들이다.11 to 16 are sectional views for explaining a method of forming the light emitting diode of FIG. 10 according to a second embodiment of the present invention.
도 11을 참조하면, 기판(100) 상에 제1 반도체층(110), 활성층(120) 및 제2 반도체층(130)이 순차적으로 형성된다.Referring to FIG. 11, a
상기 제1 반도체층(110), 활성층(120), 제2 반도체층(130)은 재질 및 형성법은 제1 실시예에서 설명된 바와 동일하다. 따라서, 이를 원용한다.The material and the forming method of the
도 12를 참조하면, 통상의 식각 공정에 따라 활성층(120) 및 제2 반도체층(130)의 일부가 제거된다. 이를 통해 제1 반도체층(110)의 일부가 노출된다. 식각 공정을 통해 제1 반도체층(110)의 상부 표면이 노출되고, 활성층(120) 및 제2 반도체층(130)의 측면이 노출된다. 따라서, 상기 식각을 통해 활성층(120) 및 제2 반도체층(130)의 일부가 제거된 메사 영역(150)이 형성될 수 있으며, 홀이 형성될 수 있다. 즉, 상기 도 11의 제2 반도체층(130) 표면으로부터 제1 반도체층(110) 표면까지 식각된 메사 영역(150)은 트렌치 형태의 스트라이프 타입을 가질 수 있으며, 홀 타입일 수 있다.Referring to FIG. 12, a part of the
또한, 메사 영역(150)이 스트라이프 타입의 경우, 제1 반도체층(110) 표면으로부터 수직 프로파일 또는 경사진 프로파일을 가질 수 있겠으나, 제1 반도체층(110) 표면으로부터 20도 내지 70도의 각도로 기울어진 경사진 프로파일을 가짐이 바람직하다. 또한, 메사 영역(150)이 대략 원형의 홀 타입인 경우, 제1 반도체층(110) 표면으로부터 수직 프로파일 또는 경사진 프로파일을 가질 수 있겠으나, 제1 반도체층(110) 표면으로부터 20도 내지 70도의 각도로 기울어진 경사진 프로파일을 가짐이 바람직하다. 만일, 프로파일이 20도 미만이면, 메사 영역(150)은 상부로 갈수록 간격이 매우 넓어진다. 따라서, 발광구조상 발생되는 광의 집중도가 저하되는 문제가 발생한다. 또한, 프로파일이 70도를 상회하는 경우, 메사 영역(150)은 수직에 가까운 프로파일을 가진다. 따라서, 발생되는 광을 막질들의 측벽에서 반사하는 효과가 미미해진다.In addition, the
도 13을 참조하면, 상기 도 12에 도시된 구조물에 전면 상에 보호 절연막(145)이 형성된다. Referring to FIG. 13, a protective
상기 보호 절연막(145)은 절연성 재질이라면 어느 것이나 가능할 것이다. 따라서, 실리콘 산화물 또는 실리콘 질화물 등이 사용될 수 있다. 이외에도 하부의 제2 반도체층(130), 활성층(120) 또는 제1 반도체층(110)과 식각 선택비를 가질 수 있는 물질이면서, 절연성의 특징을 가진 물질이라면 보호 절연막(145)으로 사용가능할 것이다.The protective
상기 보호 절연막(145)은 도입되는 재질에 따라, 스핀 코팅, 물리적 기상 증착, 화학적 기상 증착 또는 원자층 증착을 통해 형성될 수 있다.The protective
도 14를 참조하면, 메사 영역(150)의 저면을 형성하면서 노출된 보호 절연막(145) 상에 포토레지스트 패턴(160)이 형성된다. 상기 포토레지스트 패턴(160)은 메사 영역 상의 보호 절연막(145) 표면으로부터 수직한 프로파일을 가질 수 있으며, 실시의 형태에 따라 저면의 폭이 상면의 폭보다 좁은 오버행 구조로 형성될 수 있다. 상기 포토레지스트 패턴(160)은 네거티브 타입임이 바람직하다. 따라서, 노광된 부위는 가교결합되는 특성을 가진다. 오버행 구조의 형성을 위해 포토레지스트 패턴(160)은 소정의 기울기를 가진 상태로 노광됨이 바람직하다. 오버행 구조인 경우, 포토레지스트 패턴(160) 사이의 저면들 사이의 이격거리가 상면들 사이의 이격거리에 비해 1um 이상이 되도록 설정됨이 바람직하다.Referring to FIG. 14, a
또한, 포토레지스트 패턴들(160) 사이의 이격공간을 통해 제2 반도체층 상의 보호 절연막(145)은 노출된다. 계속해서 포토레지스트 패턴(160) 사이의 이격공간을 통해 노출된 보호 절연막(145)에 대한 식각공정이 수행된다.In addition, the protective
상기 식각 공정은 습식 또는 건식으로 수행될 수 있겠으나, 습식식각을 통해 수행됨이 바람직하다. 또한, 식각을 통해 제2 반도체층(130) 표면 상에 형성된 보호 절연막(145)의 상당 부분은 제거되고, 제2 반도체층(130) 표면의 일부는 노출된다. 다만, 포토레지스터 패턴(160) 하부의 코너 부위에 형성된 보호 절연막(145)은 잔류한다. 따라서, 식각을 통해 포토레지스트 패턴(160) 하부와 제2 반도체층(130) 사이에는 이격 공간이 형성되고, 이격 공간의 말단에는 보호 절연막(145)이 잔류한다. 이는 습식 식각 등의 공정이 등방성 식각이라는 특성을 가지므로, 포토레지스트 패턴(160) 하부의 코너 상에 형성된 보호 절연막(145)을 식각하기에 상당한 시간이 소모됨을 의미한다. 따라서, 등방성 식각 등을 통해 포토레지스 패턴(160)에 의해 노출된 보호 절연막(145)은 대부분 제거되고, 포토레지스트 패턴(160) 하부로부터 리세스된 보호 절연막(145) 만이 잔류한다.The etching process may be performed either wet or dry, but is preferably performed by wet etching. Further, a substantial portion of the protective
도 15를 참조하면, 식각에 의해 노출된 제2 반도체층(130) 상에 반사 금속층(142), 응력 완화층(143) 및 도전성 장벽층(145)이 순차적으로 적층된다.Referring to FIG. 15, a
상기 반사 금속층(142)은 Al, Al합금, Ag 또는 Ag합금을 포함한다. 반사 금속층(142)은 통상의 금속물 증착법을 통해 형성될 수 있다. 다만, 제2 반도체층(130) 표면 상으로 대부분의 금속 원자 또는 이온이 수직한 방향으로 이동될 수 있는 전자빔 증착법(e-beam evaporation)이 사용됨이 바람직하다. 이를 통해 금속 원자 또는 이온은 포토레지스트 패턴(160) 사이의 이격 공간 내로 이방성의 특성을 가지며 진입하여 반사 금속층(142)이 형성될 수 있다.The
상기 반사 금속층(142)의 두께는 100nm 내지 1um임이 바람직하다. 반사 금속층(142)의 두께가 100nm 미만이면, 활성층(120)에서 형성된 광의 반사가 원활하지 못하는 문제가 발생된다. 또한, 반사 금속층(142)의 두께가 1um 를 상회하면, 과도한 공정시간으로 인한 공정상의 손실이 발생된다.The thickness of the
필요에 따라서는 반사 금속층(142)의 형성 이전에 오믹 접합층(141)이 형성될 수 있다. 상기 오믹 접합층(141)은 Ni, Pt, ITO 또는 ZnO를 포함할 수 있다. 또한, 상기 오믹 접합층(141)의 두께는 0.1nm 내지 20nm로 설정됨이 바람직하다. 오믹 접합층(141)의 두께가 0.1nm 미만이면, 매우 얇은 박막으로 인해 충분한 오믹 특성을 확보할 수 없다. 또한, 두께가 20nm 를 상회하면, 광의 투과량이 감소하여 상부의 반사 금속층(142)에서 반사되는 광량이 감소하는 문제가 발생된다.If necessary, the
반사 금속층(142) 상부에는 응력 완화층(143)이 형성된다. A
응력 완화층(143)은 통상의 금속 증착법을 통하여 형성될 수 있다. 다만, 증착 공정에서 높은 방향성을 가지는 전자빔 증착법이 사용됨이 바람직하다. 즉, 전자빔에 의해 증발되는 금속 원자 또는 이온은 방향성을 가지고, 포토레지스트 패턴(160) 사이의 이격공간 내부에서 이방성을 가지며, 금속 막질로 형성될 수 있다. 또한, 응력 완화층(143)은 상기 반사 금속층(142)보다 낮은 열팽창계수를 가지며, 도 3의 도전성 장벽층(144)보다 높은 열팽창계수를 가진다. 따라서, 응력 완화층(143)의 재질은 반사 금속층(142)과 도전성 장벽층(144)의 재질의 선택에 따라 달리 선택될 수 있다. 응력 완화층(143)의 재질은 후술키로 한다.The
반사 금속층(142) 및 응력 완화층(143)이 전자빔 증착법에 의해 형성되는 경우, 반사 금속층(142)의 측면과 응력 완화층(143)의 측면이 노출된다. 또한, 이방성 증착에 의해 포토레지스트 패턴(160) 상부의 개방된 영역에 상응하는 반사 금속층(142) 및 응력 완화층(143)이 형성된다.When the
계속해서, 포토레지스트 패턴(160)의 개방된 영역을 통해 도전성 장벽층(144)이 형성된다.Subsequently, the
상기 도전성 장벽층(144)은 W, TiW, Mo, Cr, Ni, Pt, Rh, Pd 또는 Ti를 포함한다. 특히, 상기 도전성 장벽층(144)을 구성하는 물질은 반사 금속층(142) 및 응력 완화층(143)의 물질의 선택에 따라 변경가능해진다.The
상기 도전성 장벽층(144)은 응력 완화층(143) 상에 형성되며, 반사 금속층(142) 및 응력 완화층(143)의 측면을 차폐한다. 따라서, 반사 금속층(142)을 구성하는 금속이 측면 확산을 통해 제2 반도체층(130)으로 확산되는 현상은 방지된다. 도전성 장벽층(144)의 형성은 통상의 금속 증착 공정을 통해 실현된다. 다만, 상기 도전성 장벽층(144)은 등방성 증착을 통해 형성됨이 바람직하다. 이는 도전성 장벽층(144)이 응력 완화층(143) 및 반사 금속층(142)의 측면을 감싸는 구성을 가지기 때문이다. 예컨대, 상기 도전성 장벽층(144)은 스퍼터링을 통해 형성될 수 있다.The
또한, 상기 도전성 장벽층(144)은 특정의 금속을 선택하여 100nm 이상의 단일층으로 형성될 수 있다. 또한, 상기 도전성 장벽층(144)은 2 이상 금속물이 번갈아가며 선택되고, 각각의 층의 두께는 20nm 이상으로 설정될 수도 있다. 예컨대, 상기 도전성 장벽층(144)은 50nm 두께를 가지는 TiW와 50nm 두께를 가지는 Ni층 또는 Ti층이 교대로 증착되어 형성될 수 있다.In addition, the
또한, 상기 도전성 장벽층(144) 상에는 이후의 물질과의 안정적인 접촉을 위해 Ni/Au/Ti 층이 추가로 형성될 수 있다.In addition, a Ni / Au / Ti layer may be additionally formed on the
전술한 바대로, 응력 완화층(143)의 재질은 반사 금속층(142) 및 도전성 장벽층(144)의 재질에 따라 선택된다. 이는 응력 완화층(143)의 열팽창계수가 도전성 장벽층(144)보다 높고, 반사 금속층(142)보다 낮은 값을 가지기 때문이다. 따라서, 반사 금속층(142)이 Al 또는 Al합금이고, 도전성 장벽층(144)이 W, TiW 또는 Mo를 포함하는 경우, 상기 응력 완화층(143)은 Ag, Cu, Ni, Pt, Ti, Rh, Pd 또는 Cr의 단일층이거나, Cu, Ni, Pt, Ti, Rh, Pd 또는 Au의 복합층일 수 있다. 또한, 반사 금속층(142)이 Al 또는 Al합금이고, 도전성 장벽층(144)이 Ti, Cr, Pt, Rh, Pd 또는 Ni을 포함하는 경우, 상기 응력 완화층(143)은 Ag 또는 Cu의 단일층이거나 Ni, Au, Cu 또는 Ag의 복합층일 수 있다. 또한, 반사 금속층(142)이 Ag 또는 Ag합금이고, 도전성 장벽층(144)이 W, TiW 또는 Mo를 포함하는 경우, 상기 응력 완화층(143)은 Cu, Ni, Pt, Ti, Rh, Pd 또는 Cr의 단일층이거나, Cu, Ni, Pt, Ti, Rh, Pd, Cr 또는 Au의 복합층일 수 있다. 또한, 반사 금속층(142)이 Ag 또는 Ag합금이고, 도전성 장벽층(144)이 Pt 또는 Ni을 포함하는 경우, 상기 응력 완화층(143)은 Cu, Cr, Rh, Pd, TiW 또는 Ti 의 단일층이거나, Ni, Au 또는 Cu의 복합층일 수 있다.As described above, the material of the
또한, 도전성 장벽층(145)은 스퍼터링 등의 증착법을 통해 형성되므로, 포토레지스트 패턴(160)의 에지 영역을 매립하며 형성된다. 즉, 포토레지스트 패턴(160)과 제2 반도체층(130) 사이의 이격 공간을 매립하며 형성된다. 이격 공간의 매립을 통해 보호 절연층(145)과 도전성 장벽층(144)은 물리적으로 접촉된다. 또한, 이러한 증착을 통해 제2 반도체층(130), 반사 금속층(142) 및 응력 완화층(143)의 표면 형상을 따르는 도전성 장벽층(144)이 형성될 수 있다.The
상기 오믹 접합층(141), 상기 반사 금속층(142), 상기 응력 완화층(143), 및 상기 도전성 장벽층(144)은 상기 포토레지스트 패턴(160)의 상부에도 형성될 수 있다.The
도 16를 참조하면, 포토레지스트 패턴(160)의 리프트-오프를 통해 포토레지스트 패턴 및 그 상부의 층들은 제거된다. 따라서, 메사 영역 상에 도포된 보호 절연막(145) 및 상부의 반사 패턴(140)이 노출된다. 기 설명된 바와 같이 메사 영역(150)은 스트라이프 타입일 수 있으며, 홀 타입일 수 있다. 또한, 반사 패턴(140)의 측면과 메사 영역(150)에는 보호 절연막(145)이 구비된다. 상기 보호 절연막(145)에 의해 반사 패턴(140)의 도전성 장벽층(144)은 정의될 수 있다. 16, through the lift-off of the
상술한 과정을 통해 제2 반도체층(130) 상에 반사 패턴(140)이 형성된다. 반사 패턴(140)은 반사 금속층(142), 응력 완화층(143) 및 도전성 장벽층(144)을 포함한다. 응력 완화층(143)은 반사 금속층(142)보다 작은 열팽창계수를 가지고, 도전성 장벽층(143)보다 큰 열팽창계수를 가진다. 따라서, 반사 금속층(142)과 도전성 장벽층(144)의 열팽창계수의 차이에 의해 발생되는 응력은 응력 완화층(143)에서 흡수된다.A
또한, 반사 금속층(142) 또는 응력 완화층(143) 상에 형성된 도전성 장벽층(144)은 상기 도 1 및 도 2와 같이 돌출된 첨부의 형성이 배제된다. 따라서, 이후의 공정에서 금속 파티클의 발생이 억제되어 높은 수율을 유지할 수 있다.In addition, the
제3 실시예Third Embodiment
도 17은 본 발명의 제3 실시예에 따른 발광 다이오드를 도시한 단면도이다.17 is a cross-sectional view illustrating a light emitting diode according to a third embodiment of the present invention.
도 17을 참조하면, 기판(100) 상에 제1 반도체층(110), 활성층(120), 제2 반도체층(130) 및 반사 패턴(140)이 형성된다.Referring to FIG. 17, a
*상기 기판(100)은 제1 반도체층(110)의 성장을 유도할 수 있는 구조를 가진다면, 여하한 재질이라도 가능할 것이다. 따라서, 상기 기판(100)은 사파이어(Al2O3), 실리콘 카바이드(SiC), 질화갈륨(GaN), 질화인듐갈륨(InGaN), 질화알루미늄갈륨(AlGaN), 질화알루미늄(AlN), 갈륨 산화물(Ga2O3) 또는 실리콘일 수 있다. 구체적으로 상기 기판(100)은 사파이어 기판일 수 있다.The
또한, 상기 기판(100)은 표면처리가 되지 않은 기판일 수 있으며, 패턴화된 기판일 수 있다. 또한, 상기 기판은 표면이 나방눈 구조를 가진 형태일 수 있다. 예컨대, 상기 기판은 대략 반구형으로 돌출된 돌출부가 형성되고, 돌출부 상에는 뾰쪽한 침상의 구조가 치밀하게 배치된 형태가 제공될 수 있다.In addition, the
또한, 상기 기판(100) 상에는 제1 반도체층(110)이 구비된다. 제1 반도체층(110)은 n형의 도전형을 가짐이 바람직하다. Also, a
또한, 상기 제1 반도체층(110) 상에 형성되는 활성층(120)은 우물층과 장벽층이 적층된 단일 양자 우물 구조이거나, 우물층과 장벽층이 교대로 적층된 다중 양자 우물 구조일 수 있다. The
활성층(120) 상에는 제2 반도체층(130)이 구비된다. 제2 반도체층(130)은 p형의 도전형을 가짐이 바람직하다.A
또한, 상기 제1 반도체층(110), 활성층(120), 제2 반도체층(130)은 Si, GaN, AlN, InGaN 또는 AlInGaN을 포함할 수 있다. 만일, 제1 반도체층(110)이 GaN을 포함하는 경우, 활성층(120) 및 제2 반도체층(130)도 GaN을 포함함이 바람직하다. 다만, 제2 반도체층(130)의 경우, 제1 반도체층(110)과 상보적인 도전형을 가지므로, 제1 반도체층(110)과 다른 도판트가 도입된다. 즉, 제1 반도체층(110)에 도우너(donor) 기능을 가지는 도판트가 도입된다면, 제2 반도체층(130)에는 억셉터(acceptor) 기능을 가지는 도판트가 도입된다. 또한, 활성층(120)에는 장벽층과 우물층의 형성을 위해 밴드갭 엔지니어링이 수행되는 물질이 포함됨이 바람직하다.The
상기 제2 반도체층(130) 상에는 반사 패턴(140)이 형성된다.A
반사 패턴(140)은 반사 금속층(142) 및 도전성 장벽층(144)을 가진다. 또한, 실시의 형태에 따라서, 반사 금속층(142) 하부에는 오믹 접합층(미도시)이 형성될 수 있으며, 반사 금속층(142)과 도전성 장벽층(144) 사이에는 응력 완화층(미도시)이 추가적으로 형성될 수 있다.The
오믹 접합층은 반사 금속층(142)과 제2 반도체층(130)의 오믹 접합을 달성할 수 있는 물질이라면 어느 것이나 가능할 것이다. 따라서, 상기 오믹 접합층은 Ni 또는 Pt를 포함하는 금속물을 포함할 수 있으며, ITO 또는 ZnO 등의 도전성 산화물을 포함할 수 있다. 다만, 상기 오믹 접합층은 실시의 형태에 따라 생략될 수 있다.The ohmic bonding layer may be any material capable of achieving ohmic contact between the
상기 오믹 접합층 상에는 반사 금속층(142)이 형성된다. 상기 반사 금속층(142)은 활성층(120)에서 형성된 광을 반사한다. 따라서 도전성을 가지면서 광에 대한 높은 반사도를 가진 물질로 선택된다. 상기 반사 금속층(142)은 Ag, Ag합금, Al 또는 Al합금을 가진다.A
또한, 상기 반사 금속층(142) 상에는 응력 완화층이 형성될 수 있다. 상기 응력 완화층의 열팽창계수는 도전성 장벽층(144)의 열팽창계수 이상이고, 반사 금속층(142)의 열팽창계수 이하의 값을 가짐이 바람직하다. 이를 통해 반사 금속층(142)과 도전성 장벽층(144)이 가지는 열팽창계수의 차이에 의해 발생되는 응력은 완화될 수 있다. 따라서, 상기 응력 완화층의 재질은 반사 금속층(142)과 도전성 장벽층(144)의 재질의 선택에 따라 달리 선택된다.Also, a stress relieving layer may be formed on the
다만, 상기 오믹 접합층 또는 응력 완화층의 실시의 형태에 따라 생략될 수 있다.However, it may be omitted according to the embodiment of the ohmic bonding layer or the stress relieving layer.
또한, 반사 금속층(142)과 하부의 제2 반도체층(130)의 평면이 이루는 각도 α는 5도 내지 45도 이하임이 바람직하다. 만일, 반사 금속층(142)의 측면이 이루는 각도 α가 5도 미만이면, 반사 금속층(142)의 충분한 두께를 확보하기 곤란하며, α가 45도를 상회하면 상부에 형성되는 도전성 장벽층(144)의 측면 프로파일에서 균열이 발생한다. 만일, 오믹 접합층이 도입되는 경우, 오믹 접합층 및 반사 금속층(142)의 측면이 형성하는 경사각도 상술한 각도의 범위 내에 포함되어야 할 것이다.The angle? Formed by the
상기 반사 금속층(142) 또는 응력 완화층(143) 상에는 도전성 장벽층(144)이 형성된다. 예컨대, 응력 완화층이 생략된 경우, 도전성 장벽층(144)은 반사 금속층(142) 상에 형성되고, 응력 완화층이 형성된 경우, 도전성 장벽층(144)은 응력 완화층 상에 형성된다. 상기 도전성 장벽층(144)은 적어도 반사 금속층(142)의 측면을 감싸고, 응력 완화층의 상부와 측면을 감싸면서 형성된다. 따라서, 반사 금속층(142)을 구성하는 금속 원자 또는 이온의 확산은 방지된다. 또한, 도전성 장벽층(144)과 반사 금속층(142)의 열팽창계수의 차이에서 발생되는 응력은 응력 완화층에서 흡수될 수 있다. 특히, 상기 도전성 장벽층(144)의 두께는 하부의 반사 금속층 또는 응력 완화층의 표면 상태에 따라 달리 설정될 수 있다. 예컨대, 반사 금속층(142)의 상부 표면 상에 형성되는 도전성 장벽층(144)의 두께를 t1이라 하고, 반사 금속층(142)의 측면 상에 형성되는 도전성 장벽층(144)의 두께를 t2라 하며, 제2 반도체층(130) 표면 상에 형성되는 도전성 장벽층(144)의 두께를 t3이라 한다면, t1>t3>t2의 관계가 설정됨이 바람직하다.A
또한, 상기 도전성 장벽층(144)은 반사 금속층(142) 또는 응력 완화층을 완전히 차폐하고, 제2 반도체층(130)의 표면까지 신장되어 형성된다.The
또한, 상기 반사 금속층(142)이 Al 또는 Al합금이고, 도전성 장벽층(144)이 W, TiW 또는 Mo을 포함하는 경우, 상기 응력 완화층은 Ag, Cu, Ni, Pt, Ti, Rh, Pd 또는 Cr의 단일층이거나, Cu, Ni, Pt, Ti, Rh, Pd 또는 Au의 복합층일 수 있다. 또한, 상기 반사 금속층(142)이 Al 또는 Al합금이고, 도전성 장벽층(144)이 Cr, Pt, Rh, Pd 또는 Ni인 경우, 상기 응력 완화층은 Ag 또는 Cu의 단일층이거나, Ni, Au, Cu 또는 Ag의 복합층일 수 있다.In addition, when the
또한, 상기 반사 금속층(142)이 Ag 또는 Ag합금이고, 도전성 장벽층(144)이 W, TiW 또는 Mo을 포함하는 경우, 상기 응력 완화층은 Cu, Ni, Pt, Ti, Rh, Pd 또는 Cr의 단일층이거나, Cu, Ni, Pt, Ti, Rh, Pd, Cr 또는 Au의 복합층일 수 있다. 또한, 상기 반사 금속층(142)이 Ag 또는 Ag합금이고, 도전성 장벽층(144)이 Cr 또는 Ni인 경우, 상기 응력 완화층은 Cu, Cr, Rh, Pd, TiW 또는 Ti의 단일층이거나, Ni, Au 또는 Cu의 복합층일 수 있다.When the
또한, 상기 도전성 장벽층(144)은 제2 반도체층(130)의 표면을 도포한다.In addition, the
도 18 내지 도 22는 본 발명의 제3 실시예에 따라 상기 도 17의 발광 다이오드의 형성방법을 설명하기 위한 단면도들이다.18 to 22 are sectional views for explaining a method of forming the light emitting diode of FIG. 17 according to the third embodiment of the present invention.
도 18을 참조하면, 기판(100) 상에 제1 반도체층(110), 활성층(120) 및 제2 반도체층(130)이 순차적으로 형성된다.Referring to FIG. 18, a
상기 기판(100)은 사파이어(Al2O3), 실리콘 카바이드(SiC), 질화갈륨(GaN), 질화인듐갈륨(InGaN), 질화알루미늄갈륨(AlGaN), 질화알루미늄(AlN), 갈륨 산화물(Ga2O3) 또는 실리콘을 가질 수 있다. 구체적으로 상기 기판(100)은 사파이어 기판일 수 있다. 또한, 상기 기판(100)은 패턴화된 기판 또는 표면이 나방눈 구조를 가진 기판일 수 있다.The
또한, 상기 기판(100) 상에는 제1 반도체층(110)이 구비된다. 제1 반도체층(110)은 n형의 도전형을 가짐이 바람직하다. Also, a
또한, 상기 제1 반도체층(110) 상에 형성되는 활성층(120)은 우물층과 장벽층이 적층된 단일 양자 우물 구조이거나, 우물층과 장벽층이 교대로 적층된 다중 양자 우물 구조일 수 있다. The
활성층(120) 상에는 제2 반도체층(130)이 구비된다. 제2 반도체층(130)은 p형의 도전형을 가짐이 바람직하다.A
또한, 상기 제1 반도체층(110), 활성층(120), 제2 반도체층(130)은 재질 및 구성은 상기 도 3에서 설명된 바와 동일하다. 따라서, 이를 원용한다.The material and composition of the
또한, 상기 제1 반도체층(110), 활성층(120), 제2 반도체층(130)은 에피텍셜 성장을 통해 형성된다. 따라서, MOCVD 공정을 통해 (110), 활성층(120), 제2 반도체층(130)이 형성됨이 바람직하다.In addition, the
도 19를 참조하면, 통상의 식각 공정에 따라 활성층(120) 및 제2 반도체층(130)의 일부가 제거된다. 이를 통해 제1 반도체층(110)의 일부가 노출된다. 식각 공정을 통해 제1 반도체층(110)의 상부 표면이 노출되고, 활성층(120) 및 제2 반도체층(130)의 측면이 노출된다. 따라서, 상기 식각을 통해 활성층(120) 및 제2 반도체층(130)의 일부가 제거된 트렌치가 형성될 수 있으며, 홀이 형성될 수 있다. 즉, 상기 도 5의 제2 반도체층(130) 표면으로부터 제1 반도체층(110) 표면까지 식각된 메사 영역(150)은 트렌치 형태의 스트라이프 타입을 가질 수 있으며, 홀 타입일 수 있다.Referring to FIG. 19, a part of the
또한, 메사 영역이 스트라이프 타입의 경우, 제1 반도체층(110) 표면으로부터 수직 프로파일 또는 경사진 프로파일을 가질 수 있겠으나, 제1 반도체층(110) 표면으로부터 20도 내지 70도의 각도로 기울어진 경사진 프로파일을 가짐이 바람직하다. 또한, 메사 영역(150)이 대략 원형의 홀 타입인 경우, 제1 반도체층(110) 표면으로부터 수직 프로파일 또는 경사진 프로파일을 가질 수 있겠으나, 제1 반도체층(110) 표면으로부터 20도 내지 70도의 각도로 기울어진 경사진 프로파일을 가짐이 바람직하다. 만일, 프로파일이 20도 미만이면, 메사 영역(150)은 상부로 갈수록 간격이 매우 넓어진다. 따라서, 발광구조상 발생되는 광의 집중도가 저하되는 문제가 발생한다. 또한, 프로파일이 70도를 상회하는 경우, 메사 영역(150)은 수직에 가까운 프로파일을 가진다. 따라서, 발생되는 광을 막질들의 측벽에서 반사하는 효과가 미미해진다.The mesa region may have a vertical profile or a tilted profile from the surface of the
도 20을 참조하면, 메사 영역의 저면을 형성하고, 노출된 제1 반도체층(110) 상에 포토레지스트 패턴(160)이 형성된다. 상기 포토레지스트 패턴(160)은 제1 반도체층(110)의 표면으로부터 수직한 프로파일을 가질 수 있으며, 실시의 형태에 따라 저면의 폭이 상면의 폭보다 좁은 오버행 구조로 형성될 수 있다. 상기 포토레지스트 패턴(160)은 네거티브 타입임이 바람직하다. 따라서, 노광된 부위는 가교결합되는 특성을 가진다. 오버행 구조의 형성을 위해 포토레지스트 패턴(160)은 소정의 기울기를 가진 상태로 노광됨이 바람직하다. 오버행 구조인 경우, 포토레지스트 패턴(160) 사이의 저면들 사이의 이격거리가 상면들 사이의 이격거리에 비해 1um 이상이 되도록 설정됨이 바람직하다. Referring to FIG. 20, a bottom surface of the mesa region is formed, and a
또한, 상기 포토레지스트 패턴(160)은 제2 반도체층(130)의 표면 일부를 덮는 형태로 제공됨이 바람직하다. 따라서, 제2 반도체층(130)의 상부 표면의 일부는 포토레지스트 패턴(160)에 의해 차폐된 형태를 유지할 수 있다.In addition, the
도 21을 참조하면, 제2 반도체층(130) 상에 반사 금속층(142) 및 도전성 장벽층(144)이 순차적으로 적층되어 반사 패턴(140)이 형성된다. 또한, 실시의 형태에 따라 반사 금속층(142) 하부에는 오믹 접합층(141)이 형성될 수 있으며, 반사 금속층(142)과 도전성 장벽층(144) 사이에는 응력 완화층(143)이 추가적으로 형성될 수 있다.Referring to FIG. 21, a
상기 반사 금속층(142)은 Al, Al합금, Ag 또는 Ag합금을 포함한다. 반사 금속층(142)은 통상의 금속물 증착법을 통해 형성될 수 있다. 다만, 제2 반도체층(130) 표면 상으로 대부분의 금속 원자 또는 이온이 수직한 방향으로 이동될 수 있는 전자빔 증착법(e-beam evaporation)이 사용됨이 바람직하다. 이를 통해 금속 원자 또는 이온은 포토레지스트 패턴(160) 사이의 이격 공간 내로 이방성의 특성을 가지며 진입하여 반사 금속층(142)이 형성될 수 있다.The
상기 반사 금속층(142)의 두께는 100nm 내지 1um임이 바람직하다. 반사 금속층(142)의 두께가 100nm 미만이면, 활성층(120)에서 형성된 광의 반사가 원활하지 못하는 문제가 발생된다. 또한, 반사 금속층(142)의 두께가 1um 를 상회하면, 과도한 공정시간으로 인한 공정상의 손실이 발생된다.The thickness of the
필요에 따라서는 반사 금속층(142)의 형성 이전에 오믹 접합층(141)이 형성될 수 있다. 상기 오믹 접합층(141)은 Ni, Pt, ITO 또는 ZnO를 포함할 수 있다. 또한, 상기 오믹 접합층(141)의 두께는 0.1nm 내지 20nm로 설정됨이 바람직하다. 오믹 접합층(141)의 두께가 0.1nm 미만이면, 매우 얇은 박막으로 인해 충분한 오믹 특성을 확보할 수 없다. 또한, 두께가 20nm 를 상회하면, 광의 투과량이 감소하여 상부의 반사 금속층(142)에서 반사되는 광량이 감소하는 문제가 발생된다.If necessary, the
반사 금속층(142) 상부에는 응력 완화층(143)이 형성된다. A
응력 완화층(143)은 통상의 금속 증착법을 통하여 형성될 수 있다. 다만, 증착 공정에서 높은 방향성을 가지는 전자빔 증착법이 사용됨이 바람직하다. 즉, 전자빔에 의해 증발되는 금속 원자 또는 이온은 방향성을 가지고, 포토레지스트 패턴(160) 사이의 이격공간 내부에서 이방성을 가지며, 금속 막질로 형성될 수 있다. 또한, 응력 완화층(143)은 상기 반사 금속층(142)보다 낮은 열팽창계수를 가지며, 도 3의 도전성 장벽층(144)보다 높은 열팽창계수를 가진다. 따라서, 응력 완화층(143)의 재질은 반사 금속층(142)과 도전성 장벽층(144)의 재질의 선택에 따라 달리 선택될 수 있다.The
반사 금속층(142) 및 응력 완화층(143)이 전자빔 증착법에 의해 형성되는 경우, 반사 금속층(142)의 측면 또는 응력 완화층(143)의 측면이 노출될 수 있다. 또한, 이방성 증착에 의해 포토레지스트 패턴(160) 상부의 개방된 영역에 상응하는 반사 금속층(142) 및 응력 완화층(143)이 형성된다.When the
또한, 전자빔 증착법에 의할 경우, 응력 완화층(143)의 측면 프로파일을 따라 상부의 층들이 형성된다. 다만, 하부에 형성된 층을 상부에 형성된 층이 덮거나 차폐하는 형태로 제공된다. 전자빔 증착법에 의해 형성된 응력 완화층(143) 또는 반사 금속층(142)으로 구성된 구조물의 측면 각도 α는 5도 내지 45도의 경사각을 가짐이 바람직하다. 이러한 측면 각도를 구현하기 위해, 전자빔 증착법에 의한 증착과정에서, 전자빔 소오스에 대해 기판(100)은 기울어진 방향으로 배치될 수 있다. 증착과정에서 상기 기판(100)은 상기 전자빔 소오스를 기준으로 회전 즉, 공전할 수 있으며, 또한 상기 기판(100)은 자체 회전 즉, 자전할 수 있다.Further, in the case of the electron beam evaporation method, upper layers are formed along the side profile of the
계속해서, 포토레지스트 패턴(160)의 개방된 영역을 통해 도전성 장벽층(144)이 형성된다.Subsequently, the
상기 도전성 장벽층(144)은 W, TiW, Mo, Cr, Ni, Pt, Rh, Pd 또는 Ti를 포함한다. 특히, 상기 도전성 장벽층(144)을 구성하는 물질은 반사 금속층(142) 및 응력 완화층(143)의 물질의 선택에 따라 변경가능해진다.The
상기 도전성 장벽층(144)은 응력 완화층(143) 상에 형성되며, 반사 금속층(142) 또는 응력 완화층(143)의 측면을 차폐한다. 따라서, 반사 금속층(142)을 구성하는 금속이 측면 확산을 통해 제2 반도체층(130)으로 확산되는 현상은 방지된다. 도전성 장벽층(144)의 형성은 통상의 금속 증착 공정을 통해 실현된다. 다만, 상기 도전성 장벽층(144)은 등방성 증착을 통해 형성됨이 바람직하다. 이는 도전성 장벽층(144)이 응력 완화층(143) 및 반사 금속층(142)의 측면을 감싸는 구성을 가지기 때문이다. 예컨대, 상기 도전성 장벽층(144)은 스퍼터링을 통해 형성될 수 있다.The
또한, 상기 도전성 장벽층(144)은 특정의 금속을 선택하여 100nm 이상의 단일층으로 형성될 수 있다. 또한, 상기 도전성 장벽층(144)은 2 이상 금속물이 번갈아가며 선택되고, 각각의 층의 두께는 20nm 이상으로 설정될 수도 있다. 예컨대, 상기 도전성 장벽층(144)은 50nm 두께를 가지는 TiW와 50nm 두께를 가지는 Ni층 또는 Ti층이 교대로 증착되어 형성될 수 있다.In addition, the
특히, 상기 도전성 장벽층(144)은 하부 막질의 상태 또는 경사도에 따라 다른 두께를 가지며, 제2 반도체층(130) 상부까지 신장되어 형성된다. 하부 막질의 측면 경사도 α가 45도 이하의 각도를 가지므로, 급격한 경사도에 따른 도전성 장벽층(144)의 균열 현상은 방지된다.In particular, the
또한, 상기 도전성 장벽층(144) 상에는 이후의 물질과의 안정적인 접촉을 위해 Ni/Au/Ti 층이 추가로 형성될 수 있다.In addition, a Ni / Au / Ti layer may be additionally formed on the
전술한 바대로, 응력 완화층(143)의 재질은 반사 금속층(142) 및 도전성 장벽층(144)의 재질에 따라 선택된다. 이는 응력 완화층(143)의 열팽창계수가 도전성 장벽층(144)보다 높고, 반사 금속층(142)보다 낮은 값을 가지기 때문이다. 따라서, 반사 금속층(142)이 Al 또는 Al합금이고, 도전성 장벽층(144)이 W, TiW 또는 Mo를 포함하는 경우, 상기 응력 완화층(143)은 Ag, Cu, Ni, Pt, Ti, Rh, Pd 또는 Cr의 단일층이거나, Cu, Ni, Pt, Ti, Rh, Pd 또는 Au의 복합층일 수 있다. 또한, 반사 금속층(142)이 Al 또는 Al합금이고, 도전성 장벽층(144)이 Ti, Cr, Pt, Rh, Pd 또는 Ni을 포함하는 경우, 상기 응력 완화층(143)은 Ag 또는 Cu의 단일층이거나 Ni, Au, Cu 또는 Ag의 복합층일 수 있다. 또한, 반사 금속층(142)이 Ag 또는 Ag합금이고, 도전성 장벽층(144)이 W, TiW 또는 Mo를 포함하는 경우, 상기 응력 완화층(143)은 Cu, Ni, Pt, Ti, Rh, Pd 또는 Cr의 단일층이거나, Cu, Ni, Pt, Ti, Rh, Pd, Cr 또는 Au의 복합층일 수 있다. 또한, 반사 금속층(142)이 Ag 또는 Ag합금이고, 도전성 장벽층(144)이 Pt 또는 Ni을 포함하는 경우, 상기 응력 완화층(143)은 Cu, Cr, Rh, Pd, TiW 또는 Ti 의 단일층이거나, Ni, Au 또는 Cu의 복합층일 수 있다.As described above, the material of the
상기 오믹 접합층(141), 상기 반사 금속층(142), 상기 응력 완화층(143), 및 상기 도전성 장벽층(144)은 상기 포토레지스트 패턴(160)의 상부에도 형성될 수 있다.The
도 22를 참조하면, 포토레지스트 패턴(160) 및 그 상부의 층들은 제거된다. 따라서, 하부의 제1 반도체층(130) 및 상부의 반사 패턴(140)이 노출된다. 또한, 포토레지스트 패턴(160)의 제거를 통해 메사 영역(150)이 노출된다. 이는 상기 도 17에 설명된 바와 동일하다. Referring to FIG. 22, the
상술한 과정을 통해 제2 반도체층(130) 상에 반사 패턴(140)이 형성된다. 반사 패턴(140)은 반사 금속층(142), 응력 완화층(143) 및 도전성 장벽층(144)을 포함한다. 응력 완화층(143)은 반사 금속층(142)보다 작은 열팽창계수를 가지고, 도전성 장벽층(143)보다 큰 열팽창계수를 가진다. 따라서, 반사 금속층(142)과 도전성 장벽층(144)의 열팽창계수의 차이에 의해 발생되는 응력은 응력 완화층(143)에서 흡수된다.A
또한, 반사 금속층(142) 또는 응력 완화층(143) 상에 형성된 도전성 장벽층(144)은 하부 막질의 형태 및 종류에 따라 다른 두께를 가진다. 예컨대, 반사 금속층(142) 또는 응력 완화층(143)의 표면 상부에 형성되는 도전성 장벽층(144)의 두께 t1은 제2 반도체층(130)의 표면 상에 형성된 도전성 장벽층(144)의 두께 t3보다 높은 값을 가진다. 또한, 두께 t3은 반사 금속층(142) 또는 응력 완화층(143)의 측면 상에 형성된 도전성 장벽층(144)의 두께 t2보다 높은 값을 가진다.In addition, the
이러한 두께의 차이는 오버행 구조의 포토레지스트 패턴이 형성된 상태에서 등방성 증착을 수행한 결과이다. 즉, 포토레지스트 패턴에 의해 오픈된 영역인 반사 금속층(142) 또는 응력 완화층(144)의 상부 표면 상에는 증착이 상대적으로 가장 많이 수행되며, 제2 반도체층(130) 표면 상에도 평면 구조이므로 상대적으로 많은 증착이 수행될 수 있다. 반면, 반사 금속층(142) 또는 응력 완화층(143)의 측면은 소정의 경사도를 가지고, 증착되는 금속이 측벽에 부착되어야 하는 한계를 가지므로 상대적으로 낮은 증착이 수행된다.The difference in the thickness is a result of performing isotropic deposition in a state where the photoresist pattern of the overhang structure is formed. That is, the deposition is relatively most performed on the upper surface of the
또한, 반사 금속층(142) 또는 응력 완화층(143)의 측면 경사각 α는 5도 내지 45도의 각도를 형성한다. 필요한 각도의 형성은 전자빔 증착 공정시 기판의 각도의 조절을 통해 수행될 수 있다. 즉, 진행이 예측되는 금속 이온 또는 입자의 가상의 진행 방향에 일정한 각도로 기판을 배향함을 통해 반사 금속층(142) 또는 응력 완화층(143)의 측면 경사각α의 조절은 수행될 수 있다. 측면 경사각의 설정을 통해 이후에 형성되는 도전성 장벽층(144)의 균열 현상은 방지된다.The side inclination angle alpha of the
제4 실시예Fourth Embodiment
도 23 내지 도 27은 본 발명의 제4 실시예에 따라 상기 도 3 또는 도 10의 구조가 적용된 발광 다이오드 모듈을 도시한 평면도들 및 단면도들이다.FIGS. 23 to 27 are plan views and sectional views illustrating a light emitting diode module to which the structure of FIG. 3 or FIG. 10 is applied according to the fourth embodiment of the present invention.
도 23을 참조하면, 상기 도 3 또는 도 10에서 메사 영역(150)은 스트라이프 형태로 식각된 영역이라 가정한다. 계속해서 도 3 또는 도 10의 구조물 전면에 제1 절연층(200)이 형성된다. 제1 절연층(200)은 상기 반사 패턴(140)의 상부 표면의 일부를 노출하고, 제1 반도체층(110)의 표면을 노출한다. 따라서, 도전성 반사층(144)의 표면은 노출된다.Referring to FIG. 23, it is assumed that the
또한, 상기 제1 절연층(200)의 도포는 도 3 및 도 10의 구조물 전면에 절연물을 도포하는 것으로 수행된다. 다만, 도포되는 절연물과 상기 도 3 및 도 10의 보호 절연막(145)에 대해서는 제1 절연층(200)으로 명기한다. 이는 절연막과 보호 절연막(145)은 동일 또는 유사한 전기적 특성을 가진다. 즉, 절연물이라는 동일한 특성을 가진다. 따라서, 설명의 편의를 위해 도포되는 절연층과 보호 절연막(145)을 하나의 제1 절연층(200)으로 명기한다. 따라서, 제1 절연층(200)의 식각을 통해 제1 반도체층(110)의 표면을 노출되고, 상부의 반사 패턴(140)은 노출된다.The application of the first insulating
제1 절연층(200)의 형성을 위해 SiO2 등의 산화막, SiN 등의 질화막, MgF2 등의 절연막 또는 SiO2/TiO2 등의 DBR층이(De-Bragg Reflector) 도 23의 구조물 상에 형성된다. 이어서, 통상의 포토리소그래피 공정을 통하여 반사 패턴(140)의 일부 및 제1 반도체층(110)의 표면이 노출된다.An oxide film such as SiO2, a nitride film such as SiN, an insulating film such as MgF2, or a DBR layer such as SiO2 / TiO2 (De-Bragg Reflector) is formed on the structure of Fig. 23 for forming the first insulating
도 23의 평면도 하부의 도면은 도 13의 평면도를 A-A' 방향을 따라 절단한 단면도이다. 상기 단면도에서 A-A' 라인은 불연속하며, 점선으로 표시된 부분은 단면도 상에 반영되지 않는다. 다만, 불연속선은 단면도 상에서는 연속하는 것으로 기술된다. 이하, 동일하게 적용된다.23 is a cross-sectional view taken along the line A-A 'in the plan view of FIG. 13. FIG. In the above section, the line A-A 'is discontinuous, and the portion indicated by the dotted line is not reflected on the sectional view. However, the discontinuity line is described as continuous on the cross-sectional view. Hereinafter, the same applies.
또한, 본 실시예에서는 반사 패턴(140)이 3개 노출된 것으로 기술되나, 이는 예시에 불과한 것으로 노출되는 반사 패턴(140)의 개수는 충분히 변경가능하다 할 것이다.Also, in this embodiment, three
일부 영역에서 반사 패턴(140)이 노출되고, 메사 영역(150)에서는 제1 반도체층(110)이 노출된다. 또한, 반사 패턴(140)이 노출되지 않은 영역에서는 제1 절연층(200)이 반사 패턴(140)을 완전히 차폐한다.The
도 24을 참조하면, 도전성 반사층(210) 및 반사 장벽층(220)이 제1 절연층(200) 상에 형성된다. Referring to FIG. 24, a conductive
도전성 반사층(210)은 도전성 재질로 형성된다. 또한, 도전성 반사층(210)은 반사 패턴(140)의 일부를 노출한다.The conductive
상기 도전성 반사층(210)은 Al을 포함할 수 있다. 따라서, 제1 반도체층(110)과 도전성 반사층(210)은 전기적으로 연결되며, 반사 패턴(140)은 제1 절연층(200)에 의해 도전성 반사층(210)과 전기적으로 절연된다.The conductive
또한, 도전성 반사층(210) 상부에는 반사 장벽층(220)이 형성된다. 상기 반사 장벽층(220)은 도전성 반사층(210)을 구성하는 금속물의 확산을 방지한다. Ni, Cr 또는 Au의 단일층이거나, 이들의 복합층일 수 있다. 상기 반사 장벽층(220)은 Ti/Al/Ti/Ni/Au의 복합층임이 바람직하다. 또한, 상기 도전성 반사층(210) 하부에는 접착층(미도시)이 더 구비될 수 있다. 상기 접착층은 Ti, Cr 또는 Ni을 포함할 수 있다.A
상기 도전성 반사층(210)과 반사 장벽층(220)의 형성은 도전성 반사층(210)과 반사 장벽층(220)의 순차적인 적층과 패터닝을 통한 식각을 통해 수행될 수 있다. 이외에 상기 도전성 반사층(210)과 반사 장벽층(220)은 리프트 오프 공정을 통해 형성될 수 있다. 즉, 반사 패턴(140) 상에 포토레지스트를 도포하고, 통상의 증착 공정을 통해 도전성 반사층과(210) 반사 장벽층(220)을 형성한다. 이후에 반사 패턴(140) 상의 포토레지스트를 제거하면, 반사 패턴(140)을 노출시키는 도전성 반사층(210)과 반사 장벽층(220)이 형성된다.The conductive
이는 하부 단면도를 통해 알 수 있다. 즉, A-A' 라인에서 2개의 노출된 반사 패턴(140)을 가로지르는 단면에서는 반사 패턴(140)이 노출되고, 도전성 반사층(210) 및 반사 장벽층(220)으로만 매립된 영역을 가로지르는 단면에서는 반사 패턴(140) 상에 제1 절연층(200)이 형성되고, 제1 절연층(200) 상에 도전성 반사층(210) 및 반사 장벽층(220)이 형성된 상태가 된다.This can be seen from the bottom section. That is, in the cross section across the two exposed
상기 도전성 반사층(210)은 Al 재질을 포함하므로 활성층에서 형성된 광을 반사할 수 있다. 따라서, 도전성 반사층(210)은 제1 반도체층(110)과의 전기적 접촉을 달성하면서 광을 반사하는 반사층으로의 기능을 가진다. 또한, 도전성 반사층(210) 상부에 형성되는 반사 장벽층(220)은 도전성 반사층(210)을 구성하는 금속 입자의 확산을 방지한다.Since the conductive
또한, 접합층의 게재를 통해 도전성 반사층(210)과 제1 반도체층(110) 사이의 오믹 접합이 용이하게 형성된다.In addition, ohmic bonding between the conductive
도 25를 참조하면, 도 24의 구조물 상에 제2 절연층(230)이 형성된다. 제2 절연층(230)을 통해 반사 장벽층(220)의 일부는 노출되고, 반사 패턴(140)의 일부도 노출된다. 반사 패턴(140)은 제2 반도체층(130)과 전기적으로 연결된 상태이며, 반사 장벽층(220)은 도전성 반사층(210)을 통해 제1 반도체층(110)과 전기적으로 연결된 상태이다.Referring to FIG. 25, a second insulating
상기 제2 절연층(230)은 절연성 재질이라면 어느 것이나 가능할 것이다. 따라서, 산화물계 절연물, 질화물계 절연물, 고분자 계열인 폴리이미드(polyimide), 테프론(Teflon) 또는 파릴렌(parylene) 등이 사용가능하다 할 것이다.The second
도 26을 참조하면, 상기 도 25의 구조물 상에 제1 패드(240) 및 제2 패드(250)가 형성된다. 상기 제1 패드(240)는 상기 도 25에서 노출된 반사 장벽층(220)을 통해 도전성 반사층(210)과 전기적으로 연결된다. 따라서, 제1 패드(240)와 제1 반도체층(110)은 전기적으로 연결된다. 이는 제1 반도체층(110)이 제1 패드(240)를 통해 외부의 전원 또는 전력 공급선과 전기적으로 연결됨을 의미한다. 또한, 상기 제2 패드(250)는 상기 도 25에서 노출된 반사 패턴(140)과 전기적으로 연결된다. 따라서, 제2 패드(250)와 제2 반도체층(130)은 전기적으로 연결된다. 이는 제2 반도체층(130)이 제2 패드(250)를 통해 외부의 전원 또는 전력 공급선과 전기적으로 연결됨을 의미한다.Referring to FIG. 26, a
상기 제1 패드(240) 및 제2 패드(250)는 Ti, Cr 또는 Ni을 포함하는 층과 Al, Cu, Ag 또는 Au의 2중층 구조로 형성될 수 있다. 또한, 제1 패드(240) 및 제2 패드(250)는 포토레지스트의 패터닝 및 패터닝된 이격 공간 사이를 금속물로 증착한 다음, 이를 제거하는 리프트-오프 공정을 이용하여 형성될 수 있다. 또한, 이중층 또는 단일층의 금속막을 형성한 다음, 통상의 포토리소그래피 공정을 통한 패턴을 형성하고, 이를 식각 마스크로 이용한 건식 식각 또는 습식 식각을 통해 형성될 수 있다. 다만, 건식 식각 및 습식 식각 시의 에천트는 식각되는 금속물의 재질에 따라 달리 설정될 수 있다.The
또한, 상기 제1 패드(240) 또는 제2 패드(250) 상부에는 도전성 재질의 패드 장벽층(260, 270)이 형성될 수 있다. 패드 장벽층(260, 270)은 패드들(240, 250)에 대한 본딩 또는 솔더링 작업시 발생할 수 있는 금속의 확산을 방지하기 위해 구비된다. 예컨대, 본딩 또는 솔더링 작업시, 본딩 금속 또는 솔더링 재질에 포함된 주석 원자 등이 패드(240, 250)로 확산하여 패드의 저항률을 증가시키는 현상은 방지된다. 이를 위해 상기 패드 장벽층(260, 270)은 Cr, Ni, Ti W, TiW, Mo, Pt 또는 이들의 복합층으로 구성될 수 있다.In addition, pad barrier layers 260 and 270 made of conductive material may be formed on the
도 27은 상기 도 26을 B-B' 라인을 따라 절단한 단면도 및 C-C' 라인을 따라 절단한 단면도이다.FIG. 27 is a cross-sectional view taken along line B-B 'and FIG. 26 is a cross-sectional view taken along line C-C'.
먼저, B-B' 라인은 제1 패드(240)가 형성된 영역을 절단한다. 제1 패드(240)는 노출된 반사 장벽층(220)과 전기적으로 연결된다. 또한, 제1 패드(240) 상부에는 제1 패드 장벽층(260)이 형성된다.First, the line B-B 'cuts the region where the
또한, C-C' 라인은 제2 패드(250)가 형성된 영역을 절단한다. 제2 패드(250)는 노출된 반사 패턴(140)과 전기적으로 연결된다. 또한, 제2 패드 상부에는 제2 패드 장벽층(270)이 형성된다.The line C-C 'cuts the region where the
상기 제1 패드 장벽층(260) 및 제2 패드 장벽층(270)은 상호간에 전기적으로 분리된 양상을 가진다.The first
결국, 제1 패드(240)는 제1 반도체층(110)과 전기적으로 연결되고, 제2 패드(250)는 제2 반도체층(130)과 전기적으로 연결됨을 알 수 있다.As a result, it can be understood that the
상술한 과정을 통해 반사 패턴(140)의 도전성 장벽층(144)은 보호 절연막(145)을 통해 정의된다. 따라서, 도전성 장벽층(144)은 보호 절연막(145) 사이의 이격공간에 도포되며, 반사 금속층(142) 또는 응력 완화층(143) 상부와 측면을 감싸며 형성된다. 따라서, 스퍼터링 공정을 통해 도전성 장벽층(144)이 포토레지스트 패턴의 측벽에 형성되어 뾰쪽한 첨두를 형성하는 현상은 방지된다. 또한, 이를 이용한 발광 다이오드 모듈에서 스트라이프 타입으로 제1 반도체층(110)이 노출되어, 도전성 반사층(210) 및 반사 장벽층(220)을 통해 제1 패드(240)와 전기적 접촉이 달성된다. 도전성 반사층(210)과 제1 패드(240) 사이에 구비된 반사 장벽층(220)을 통해 금속물의 확산은 방지된다. 예컨대, 도전성 반사층(210)을 구성하는 금속이 제1 패드(240)로 이동하여 제1 패드(240)의 저항률을 상승시키는 현상은 방지된다. 또한, 제2 반도체층(130)은 제2 패드(250)와 전기적으로 연결된다. 각각의 패드 상부에는 패드 장벽층(260, 270)이 형성된다. 패드 장벽층(260, 270)은 본딩 또는 솔더링 과정에서 발생되는 금속물의 확산을 방지하여 제1 패드(240) 또는 제2 패드(250)가 높은 도전율을 가지고, 외부와의 전기적 접촉의 달성을 달성하게 한다.Through the above process, the
제5 실시예Fifth Embodiment
도 28 내지 도 30는 본 발명의 제5 실시예에 따라 상기 도 3 또는 도 10의 구조가 적용된 발광 다이오드 모듈을 도시한 평면도들 및 단면도들이다.FIGS. 28 to 30 are plan views and sectional views illustrating a light emitting diode module to which the structure of FIG. 3 or FIG. 10 is applied according to a fifth embodiment of the present invention.
도 28을 참조하면, 도 3 및 도 10에서 메사 영역(150)은 홀 타입으로 형성된다. 따라서, 대략 원형으로 제1 반도체층(110)이 노출된다. Referring to FIG. 28, in FIG. 3 and FIG. 10, the
계속해서, 도 28의 구조물 전면에 대해 제1 절연층(200)이 형성된다. 제1 절연층(200)은 상기 반사 패턴(140)의 상부 표면의 일부를 노출하고, 제1 반도체층(110)의 표면을 노출한다. 상기 제1 절연층(200)의 형성은 제4 실시예의 상기 도 23에서 설명된 바와 동일하다. 따라서 이를 원용한다.Subsequently, a first insulating
도 28의 평면도 하부의 도면은 도 28의 평면도를 D-D' 방향을 따라 절단한 단면도이다. 상기 단면도에서 D-D' 라인은 점선 상에서는 불연속이며, 실선을 연결하여 구성한 것이다. 따라서, 점선 부분은 단면도에 반영되지 않고, 실선 부분만 단면도에 반영된다.28 is a cross-sectional view of the plan view of FIG. 28 taken along the direction D-D '. In the sectional view, the line D-D 'is discontinuous on the dotted line and is formed by connecting solid lines. Therefore, the dotted line portion is not reflected in the sectional view, but only the solid line portion is reflected in the sectional view.
일부 영역에서 반사 패턴(140)이 노출되고, 메사 영역(150)에서는 제1 반도체층(110)이 노출된다. 또한, 반사 패턴(140)이 노출되지 않은 영역에서는 제1 절연층(200)이 반사 패턴(140)을 완전히 차폐한다.The
또한, 상기 도 28에서 홀 타입의 메사 영역(150)은 설명의 편의를 위하여 과장되게 기술된다. 따라서, 실시의 형태에 따라 홀 타입의 메사 영역(150)의 개수 및 형태는 충분히 변경가능하다 할 것이다.28, the hole-
도 29을 참조하면, 도전성 반사층(210) 및 반사 장벽층이 제1 절연층(200) 상에 형성된다. 도전성 반사층(210) 및 반사 장벽층(220)의 재질 및 형성법은 상기 도 24에서 설명된 바와 동일하다. 또한, 도전성 반사층(210) 및 반사 장벽층(220)은 반사 패턴(140)의 일부를 노출한다.Referring to FIG. 29, a conductive
따라서, 제1 반도체층(110)과 반사 장벽층(220)은 도전성 반사층(210)을 통해 전기적으로 연결되며, 반사 패턴(140)은 제1 절연층(200)에 의해 도전성 반사층(210)과 전기적으로 절연된다.The
이는 하부 단면도를 통해 알 수 있다. 즉, D-D' 라인에서 2개의 노출된 반사 패턴(140)을 가로지르는 단면에서는 반사 패턴(140)이 노출되고, 도전성 반사층(210) 및 반사 장벽층(220)으로만 매립된 영역을 가로지르는 단면에서는 반사 패턴(140) 상에 제1 절연층(200)이 형성되고, 제1 절연층(200) 상에 도전성 반사층(210) 및 반사 장벽층(220)이 형성된 상태가 된다. 또한, 상기 도 29에서 홀 형태로 노출된 제1 반도체층(110) 표면에서는 도전성 반사층(210) 및 반사 장벽층(220)이 형성된다.This can be seen from the bottom section. That is, in the cross section across the two exposed
상기 도전성 반사층(210)은 Al 재질을 포함하므로 활성층(120)에서 형성된 광을 반사할 수 있다. 따라서, 도전성 반사층(210)은 제1 반도체층(110)과의 전기적 접촉을 달성하면서 광을 반사하는 반사층으로의 기능을 가진다.Since the conductive
상기 도전성 반사층(210)의 형성 이전에, 상기 도전성 반사층(210)과 동일한 형상을 가지는 접합층이 별도로 형성될 수 있다. 접합층은 Ti, Cr 또는 Ni을 포함한다. 접합층의 게재를 통해 도전성 반사층(210)과 제1 반도체층(110) 사이에는 오믹 접합이 용이하게 형성된다.A bonding layer having the same shape as the conductive
또한, 도전성 반사층(210)의 상부에 형성되는 반사 장벽층(220)은 Ni, Cr 또는 Au의 단일층이거나, 이들의 복합층일 수 있다. 상기 반사 장벽층(220)은 Ti/Al/Ti/Ni/Au의 복합층임이 바람직하다.The
도 30를 참조하면, 제2 절연층(230)이 형성된다. 제2 절연층(230)을 통해 반사 장벽층(220)의 일부는 노출되고, 반사 패턴(140)의 일부도 노출된다. 반사 패턴(140)은 제2 반도체층(130)과 전기적으로 연결된 상태이며, 도전성 반사층(210)은 제1 반도체층(110)과 전기적으로 연결된 상태이다. 따라서, 제2 절연층(230)을 통해 제1 반도체층(110)과 제2 반도체층(130)의 전기적 경로는 오픈된다.Referring to FIG. 30, a second insulating
상기 제2 절연층(230)의 재질 및 형성은 상기 도 25에서 설명된 바와 동일하다. 따라서, 이를 원용한다.The material and the formation of the
계속해서, 상기 도 26에서 설명된 바와 같이 제1 패드(미도시) 및 제2 패드(미도시)가 형성된다. 상기 제1 패드는 상기 도 30에서 노출된 도전성 반사층(220)과 전기적으로 연결된다. 따라서, 제1 패드와 제1 반도체층(110)은 전기적으로 연결된다. 이는 제1 반도체층(110)이 제1 패드를 통해 외부의 전원 또는 전력 공급선과 전기적으로 연결됨을 의미한다. 또한, 상기 제2 패드는 상기 도 30에서 노출된 반사 패턴(140)과 전기적으로 연결된다. 따라서, 제2 패드와 제2 반도체층(130)은 전기적으로 연결된다. 이는 제2 반도체층(130)이 제2 패드를 통해 외부의 전원 또는 전력 공급선과 전기적으로 연결됨을 의미한다.Subsequently, a first pad (not shown) and a second pad (not shown) are formed as described with reference to FIG. The first pad is electrically connected to the conductive
또한, 상기 제1 패드 또는 제2 패드 상부에는 도전성 재질의 패드 장벽층이 형성될 수 있다. 패드 장벽층은 패드들에 대한 본딩 또는 솔더링 작업시 발생할 수 있는 금속의 확산을 방지하기 위해 구비된다. 예컨대, 본딩 또는 솔더링 작업시, 본딩 금속 또는 솔더링 재질에 포함된 주석 원자 등이 패드로 확산하여 패드의 저항률을 증가시키는 현상은 방지된다. 이를 위해 상기 패드 장벽층은 Cr, Ni, Ti W, TiW, Mo, Pt 또는 이들의 복합층으로 구성될 수 있다.A pad barrier layer of a conductive material may be formed on the first pad or the second pad. The pad barrier layer is provided to prevent diffusion of metals that may occur during bonding or soldering operations on the pads. For example, during the bonding or soldering operation, the phenomenon that the tin atoms contained in the bonding metal or the soldering material diffuse into the pad and increase the resistivity of the pad is prevented. For this, the pad barrier layer may be composed of Cr, Ni, TiW, TiW, Mo, Pt, or a composite layer thereof.
상술한 과정을 통해 반사 패턴(140)의 도전성 장벽층(144)은 보호 절연막(145)을 통해 정의된다. 따라서, 도전성 장벽층(144)은 보호 절연막(145) 사이의 이격공간에 도포되며, 반사 금속층(142) 또는 응력 완화층(143) 상부와 측면을 감싸며 형성된다. 따라서, 스퍼터링 공정을 통해 도전성 장벽층(144)이 포토레지스트 패턴의 측벽에 형성되어 뾰쪽한 첨두를 형성하는 현상은 방지된다. 또한, 이를 이용한 발광 다이오드 모듈에서 홀 타입으로 제1 반도체층(110)이 노출되어, 도전성 반사층(210) 및 반사 장벽층(220)을 통해 제1 패드와 전기적 접촉이 달성된다. 도전성 반사층(210)과 제1 패드 사이에 구비된 반사 장벽층(220)을 통해 금속물의 확산은 방지된다. 예컨대, 도전성 반사층(210)을 구성하는 금속이 제1 패드로 이동하여 제1 패드의 저항률을 상승시키는 현상은 방지된다. 또한, 제2 반도체층(130)은 제2 패드와 전기적으로 연결된다. 각각의 패드 상부에는 패드 장벽층이 형성된다. 패드 장벽층은 본딩 또는 솔더링 과정에서 발생되는 금속물의 확산을 방지하여 제1 패드 또는 제2 패드가 높은 도전율을 가지고, 외부와의 전기적 접촉의 달성을 달성하게 한다.Through the above process, the
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, This is possible.
*100 : 기판
110 : 제1 반도체층
120 : 활성층
130 : 제2 반도체층
140 : 반사 패턴
141 : 오믹 접합층
142 : 반사 금속층
143 : 응력 완화층
144 : 도전성 장벽층
145 : 보호 절연막
150 : 메사 영역
200 : 제1 절연층
210 : 도전성 반사층
220 : 반사 장벽층
230 : 제2 절연층
240 : 제1 패드
250 : 제2 패드
260 : 제1 패드 장벽층
270 : 제2 패드 장벽층
100: substrate 110: first semiconductor layer
120: active layer 130: second semiconductor layer
140: reflection pattern 141: ohmic bonding layer
142: reflective metal layer 143: stress relieving layer
144: conductive barrier layer 145: protective insulating film
150: mesa region 200: first insulating layer
210: conductive reflective layer 220: reflective barrier layer
230: second insulating layer 240: first pad
250: second pad 260: first pad barrier layer
270: second pad barrier layer
Claims (9)
상기 기판 상에 형성된 제1 반도체층;
상기 제1 반도체층 상에 형성되고 광을 형성하는 활성층;
상기 활성층 상에 형성되고, 상기 제1 반도체층과 상보적인 도전형을 가지는 제2 반도체층; 및
상기 제2 반도체층 상에 형성되고, 하부의 막질에 따라 다른 두께를 가지는 도전성 장벽층을 가지는 반사 패턴을 포함하는 발광 다이오드.Board;
A first semiconductor layer formed on the substrate;
An active layer formed on the first semiconductor layer and forming light;
A second semiconductor layer formed on the active layer and having a conductivity type complementary to the first semiconductor layer; And
And a reflective pattern formed on the second semiconductor layer and having a conductive barrier layer having a different thickness depending on a film quality of a lower portion thereof.
상기 반사 패턴은 상기 제2 반도체층 상에 형성되고 광을 반사하는 반사 금속층을 더 포함하고, 상기 도전성 장벽층은 상기 반사 금속층의 상부와 측면을 차폐하는 것을 특징으로 하는 발광 다이오드.The method according to claim 1,
Wherein the reflective pattern further comprises a reflective metal layer formed on the second semiconductor layer and reflecting light, wherein the conductive barrier layer shields top and side surfaces of the reflective metal layer.
상기 반사 금속층은 상기 제2 반도체층의 표면에 대해 5도 내지 45도의 측면 경사각을 가지는 것을 특징으로 하는 발광 다이오드.3. The method of claim 2,
Wherein the reflective metal layer has a side inclination angle of 5 to 45 degrees with respect to the surface of the second semiconductor layer.
상기 반사 패턴은 상기 반사 금속층과 상기 도전성 장벽층 사이에 상기 반사 금속층과 상기 도전성 장벽층의 열팽창 계수들의 차이에서 발생되는 응력을 흡수하기 위한 응력 완화층을 더 포함하는 것을 특징으로 하는 발광 다이오드.The method of claim 3,
Wherein the reflective pattern further comprises a stress relieving layer between the reflective metal layer and the conductive barrier layer for absorbing stress generated in the difference between thermal expansion coefficients of the reflective metal layer and the conductive barrier layer.
상기 응력 완화층의 열팽창 계수는 상기 도전성 장벽층의 열팽창 계수 이상이고, 상기 반사 금속층의 열팽창계수 이하인 것을 특징으로 하는 발광 다이오드.5. The method of claim 4,
Wherein the coefficient of thermal expansion of the stress relieving layer is not less than the coefficient of thermal expansion of the conductive barrier layer and not more than the coefficient of thermal expansion of the reflective metal layer.
상기 반사 금속층은 Al, Al합금, Ag 또는 Ag의 합금을 포함하는 것을 특징으로 하는 발광 다이오드.5. The method of claim 4,
Wherein the reflective metal layer comprises an alloy of Al, Al alloy, Ag or Ag.
상기 도전성 장벽층은 W, TiW, Mo, Ti, Cr, Pt, Rh, Pd 또는 Ni을 포함하는 것을 특징으로 하는 발광 다이오드. The method according to claim 6,
Wherein the conductive barrier layer comprises W, TiW, Mo, Ti, Cr, Pt, Rh, Pd or Ni.
상기 도전성 장벽층은 상기 반사 금속층을 차폐하면서, 상기 제2 반도체층 표면까지 연속으로 신장되어 형성되는 것을 특징으로 하는 발광 다이오드.The method of claim 3,
Wherein the conductive barrier layer is formed by continuously extending to the surface of the second semiconductor layer while shielding the reflective metal layer.
상기 반사 금속층 상부에 형성된 상기 도전성 장벽층의 두께는 상기 제2 반도체층 상에 형성된 상기 도전성 장벽층의 두께보다 크며, 상기 제2 반도체층 상에 형성된 상기 도전성 장벽층의 두께는 상기 반사 금속층의 측면 상에 형성된 상기 도전성 장벽층의 두께보다 큰 것을 특징으로 하는 발광 다이오드.
9. The method of claim 8,
Wherein the thickness of the conductive barrier layer formed on the reflective metal layer is greater than the thickness of the conductive barrier layer formed on the second semiconductor layer and the thickness of the conductive barrier layer formed on the second semiconductor layer is greater than the thickness of the reflective metal layer Is greater than the thickness of the conductive barrier layer formed on the light emitting diode.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160112057A KR101894047B1 (en) | 2016-08-31 | 2016-08-31 | Light Emitting Diode for Surface Mount Technology, Method of manufacturing the same and Method of manufacturing of Light Emitting Diode Module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160112057A KR101894047B1 (en) | 2016-08-31 | 2016-08-31 | Light Emitting Diode for Surface Mount Technology, Method of manufacturing the same and Method of manufacturing of Light Emitting Diode Module |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020120070129A Division KR101669641B1 (en) | 2012-06-28 | 2012-06-28 | Light Emitting Diode for Surface Mount Technology, Method of manufacturing the same and Method of manufacturing of Light Emitting Diode Module |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20160106037A true KR20160106037A (en) | 2016-09-09 |
KR101894047B1 KR101894047B1 (en) | 2018-09-04 |
Family
ID=56939187
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020160112057A KR101894047B1 (en) | 2016-08-31 | 2016-08-31 | Light Emitting Diode for Surface Mount Technology, Method of manufacturing the same and Method of manufacturing of Light Emitting Diode Module |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101894047B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115498088A (en) * | 2022-11-16 | 2022-12-20 | 镭昱光电科技(苏州)有限公司 | Miniature light-emitting diode and preparation method thereof |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100609117B1 (en) * | 2005-05-03 | 2006-08-08 | 삼성전기주식회사 | Nitride semiconductor light emitting device and method of manufacturing the same |
KR20100036618A (en) * | 2008-09-30 | 2010-04-08 | 서울옵토디바이스주식회사 | Light emitting device for ac operation and method of fabricating the same |
JP2011187556A (en) * | 2010-03-05 | 2011-09-22 | Toshiba Corp | Semiconductor light-emitting element, semiconductor light-emitting device, and method for manufacturing the same |
KR20110139909A (en) * | 2010-06-24 | 2011-12-30 | 삼성엘이디 주식회사 | Manufacturing method of nitride semiconductor light emitting device and nitride semiconductor light emitting device formed by the same |
KR20120027318A (en) * | 2009-05-11 | 2012-03-21 | 크리 인코포레이티드 | Semiconductor light emitting diodes having reflective structures and methods of fabricating same |
-
2016
- 2016-08-31 KR KR1020160112057A patent/KR101894047B1/en active IP Right Grant
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100609117B1 (en) * | 2005-05-03 | 2006-08-08 | 삼성전기주식회사 | Nitride semiconductor light emitting device and method of manufacturing the same |
KR20100036618A (en) * | 2008-09-30 | 2010-04-08 | 서울옵토디바이스주식회사 | Light emitting device for ac operation and method of fabricating the same |
KR20120027318A (en) * | 2009-05-11 | 2012-03-21 | 크리 인코포레이티드 | Semiconductor light emitting diodes having reflective structures and methods of fabricating same |
JP2011187556A (en) * | 2010-03-05 | 2011-09-22 | Toshiba Corp | Semiconductor light-emitting element, semiconductor light-emitting device, and method for manufacturing the same |
KR20110139909A (en) * | 2010-06-24 | 2011-12-30 | 삼성엘이디 주식회사 | Manufacturing method of nitride semiconductor light emitting device and nitride semiconductor light emitting device formed by the same |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115498088A (en) * | 2022-11-16 | 2022-12-20 | 镭昱光电科技(苏州)有限公司 | Miniature light-emitting diode and preparation method thereof |
Also Published As
Publication number | Publication date |
---|---|
KR101894047B1 (en) | 2018-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101669641B1 (en) | Light Emitting Diode for Surface Mount Technology, Method of manufacturing the same and Method of manufacturing of Light Emitting Diode Module | |
KR101740531B1 (en) | Light Emitting Diode Module for Surface Mount Technology and Method of manufacturing the same | |
US9831401B2 (en) | Light emitting diode module for surface mount technology and method of manufacturing the same | |
KR101702500B1 (en) | Semiconductor light emitting device with light extraction structures | |
US10573780B2 (en) | Ultraviolet light-emitting device | |
KR20140121608A (en) | Reflective Electrode of LED, LED Chip Having the Same, and Method of Fabricating Those | |
KR101843512B1 (en) | Light Emitting Diode Module for Surface Mount Technology and Method of manufacturing the same | |
KR101894047B1 (en) | Light Emitting Diode for Surface Mount Technology, Method of manufacturing the same and Method of manufacturing of Light Emitting Diode Module | |
CN114464710B (en) | LED chip and preparation method thereof | |
KR101843508B1 (en) | Light Emitting Diode of having Stress Buffering Layer and Method of forming the same | |
KR20130128747A (en) | Light emitting diode of having stress buffering layer and method of forming the same | |
KR20150037215A (en) | Light emitting device having wide beam angle and method of fabricating the same | |
KR20160029570A (en) | Light emitting diode and method of fabricating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A107 | Divisional application of patent | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
AMND | Amendment | ||
X701 | Decision to grant (after re-examination) | ||
GRNT | Written decision to grant |